JPH1055998A - Processing of silicon wafer - Google Patents

Processing of silicon wafer

Info

Publication number
JPH1055998A
JPH1055998A JP8212798A JP21279896A JPH1055998A JP H1055998 A JPH1055998 A JP H1055998A JP 8212798 A JP8212798 A JP 8212798A JP 21279896 A JP21279896 A JP 21279896A JP H1055998 A JPH1055998 A JP H1055998A
Authority
JP
Japan
Prior art keywords
silicon wafer
silicon
processing
processed
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8212798A
Other languages
Japanese (ja)
Inventor
Takashi Yokoyama
敬志 横山
Kazuma Yamamoto
和馬 山本
Hiroaki Shimizu
洋昭 清水
Masato Yamamoto
政人 山本
Takahiro Mishima
孝博 三島
Takeshi Matsuda
豪 松田
Shigeki Ito
茂樹 伊藤
Kouichi Sugibuchi
康一 杉渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daido Hoxan Inc
Original Assignee
Daido Hoxan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daido Hoxan Inc filed Critical Daido Hoxan Inc
Priority to JP8212798A priority Critical patent/JPH1055998A/en
Publication of JPH1055998A publication Critical patent/JPH1055998A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of processing a silicon wafer, which does not cause the deterioration of silicon in the peripheries of the processing parts of the surface of the wafer and readhesion of the silicon, can process the wafer by a simple device, and is superior also in the mass productivity of the wafer. SOLUTION: This is a method of performing a removal processing on a silicon wafer 1, and the method is executed in such a way that it is provided with a process for forming a pattern, which masks the parts other than scheduled processing parts A of the surface of the wafer 1, a process for performing the removal processing by a way, wherein etching gas is fed to the parts 4 with exposed silicon and the etching gas is chemically reacted with the silicon to remove the silicon in the above parts 4 by a volatilization, and a process for removing the above pattern.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、シリコンウェーハ
表面に穴あけ,溝加工等の除去加工を施すシリコンウェ
ーハの加工方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for processing a silicon wafer, in which the surface of the silicon wafer is subjected to removal processing such as drilling and groove processing.

【0002】[0002]

【従来の技術】従来から、大規模集積回路(LSI)等
の半導体デバイスや太陽電池を形成するために、シリコ
ンウェーハ表面に微細な穴あけ加工や溝加工等の除去加
工を施すことが行われている。特に、最近では、シリコ
ンウェーハに多数のスルーホールを形成させて用いるス
ルーホール型太陽電池が考案され実用化が検討されてい
る。このようにシリコンウェーハ表面に穴あけ加工や溝
加工等を施す方法としては、一般に、固体レーザーや気
体レーザー,電子ビーム等を用いる方法が知られてい
る。すなわち、レーザービームや電子ビームをシリコン
ウェーハ表面に照射して、その熱によりシリコンウェー
ハ表面を溶融蒸発させることにより、穴あけ等の除去加
工が行われる。
2. Description of the Related Art Conventionally, in order to form a semiconductor device such as a large-scale integrated circuit (LSI) or a solar cell, a surface of a silicon wafer has been subjected to a removal process such as a fine drilling process or a groove process. I have. In particular, recently, a through-hole type solar cell used by forming a large number of through-holes in a silicon wafer has been devised and its practical use has been studied. As a method of forming a hole or a groove on the surface of a silicon wafer, a method using a solid laser, a gas laser, an electron beam, or the like is generally known. That is, a laser beam or an electron beam is applied to the surface of the silicon wafer, and the surface of the silicon wafer is melted and evaporated by the heat, thereby performing a removing process such as drilling.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記レ
ーザーや電子ビーム等を用いた加工では、急激な加熱に
よって加工部周辺のシリコンが変質したり、あるいは、
溶融シリコンが加工部周辺に飛散して再付着し、シリコ
ンウェーハ表面を汚染したりするため、加工後のデバイ
ス形成に支障が生じやすいという問題がある。また、上
記レーザーや電子ビーム等を用いた穴あけ加工では、1
個の穴あけに要する加工時間は比較的短いが、所定個所
にビームを照射して1個づつ穴あけ加工を繰り返す個別
処理であるため、多数の穴(スルーホール型太陽電池の
場合、例えば100mm×100mmのシリコンウェー
ハで1000個以上の穴が必要)をあけようとすると、
加工時間が非常に長くかかり、量産性が悪いうえコスト
高になるという問題がある。しかも、上記レーザーや電
子ビーム等を用いて複雑なパターンの溝加工等を行おう
とすると、加工パターンに沿ってビームの照射位置を移
動させなければならず、大がかりで複雑な装置が必要に
なるうえ、加工時間も長くなるという問題がある。
However, in the processing using the laser, the electron beam, or the like, the silicon around the processed portion is deteriorated due to rapid heating, or
Since the molten silicon scatters around the processing portion and reattaches, and contaminates the surface of the silicon wafer, there is a problem in that device formation after processing is likely to be hindered. Also, in the drilling process using the laser, the electron beam, or the like, 1
The processing time required for drilling individual holes is relatively short. However, since this is an individual process in which a beam is irradiated to a predetermined location and drilling is performed one by one, a large number of holes (for a through-hole type solar cell, for example, 100 mm × 100 mm Need more than 1000 holes in silicon wafer)
There is a problem that processing time is extremely long, mass productivity is low, and the cost is high. In addition, if a groove or the like of a complicated pattern is to be processed by using the laser or the electron beam, the irradiation position of the beam must be moved along the processing pattern, which requires a large and complicated device. However, there is a problem that the processing time is long.

【0004】本発明は、このような事情に鑑みなされた
もので、加工部周辺のシリコンの変質や再付着が起こら
ず、しかも簡単な装置で加工でき、量産性にも優れるシ
リコンウェーハの加工方法の提供をその目的とする。
The present invention has been made in view of such circumstances, and a silicon wafer processing method which does not cause deterioration or reattachment of silicon around a processing portion, can be processed with a simple apparatus, and has excellent mass productivity. The purpose is to provide.

【0005】[0005]

【課題を解決するための手段】上記の目的を達成するた
め、本発明のシリコンウェーハの加工方法は、シリコン
ウェーハに除去加工を施す方法であって、シリコンウェ
ーハの表面のうち加工予定部分以外の部分をマスクする
パターンを形成する工程と、シリコンが露出した上記加
工予定部分にエッチングガスを供給し、エッチングガス
とシリコンを化学反応させて上記加工予定部分のシリコ
ンを揮発除去することにより除去加工を行う工程と、上
記パターンを取り除く工程とを備えたことを第1の要旨
とする。
In order to achieve the above object, a method for processing a silicon wafer according to the present invention is a method for performing a removing process on a silicon wafer. A step of forming a pattern for masking a portion, and supplying an etching gas to the portion to be processed where silicon is exposed, and performing a chemical reaction between the etching gas and silicon to volatilize and remove the silicon in the portion to be processed. It is a first gist that the method includes a step of performing and a step of removing the pattern.

【0006】また、本発明のシリコンウェーハの加工方
法は、シリコンウェーハに除去加工を施す方法であっ
て、シリコンウェーハの表面に酸化膜を形成する工程
と、このシリコンウェーハ表面に形成された酸化膜のう
ち加工予定部分の酸化膜を除去することにより上記加工
予定部分以外の部分をマスクする酸化膜のパターンを形
成する工程と、酸化膜が除去されてシリコンが露出した
上記加工予定部分にエッチングガスを供給し、エッチン
グガスとシリコンを化学反応させて上記加工予定部分の
シリコンを揮発除去することにより除去加工を行う工程
と、上記酸化膜のパターンを取り除く工程とを備えたこ
とを第2の要旨とする。
Further, a method of processing a silicon wafer according to the present invention is a method of removing a silicon wafer, comprising the steps of forming an oxide film on the surface of the silicon wafer, and forming an oxide film on the surface of the silicon wafer. Forming an oxide film pattern for masking a portion other than the portion to be processed by removing the oxide film in the portion to be processed; and etching gas to the portion to be processed in which the oxide film is removed and silicon is exposed. And a step of removing the silicon oxide by volatilizing and removing silicon in the portion to be processed by chemically reacting the etching gas with the silicon, and a step of removing the pattern of the oxide film. And

【0007】[0007]

【発明の実施の形態】つぎに、本発明の実施の形態を説
明する。
Next, an embodiment of the present invention will be described.

【0008】本発明が対象とするシリコンウェーハとし
ては、従来から、半導体デバイス製造や太陽電池セルに
用いられているシリコンウェーハであればどのようなも
のであっても差し支えはない。例えば、単結晶インゴッ
トまたは多結晶インゴットを所定厚みの円板あるいは角
板にスライスし、鏡面仕上げしたもの等があげられる。
The silicon wafer to which the present invention is applied may be any silicon wafer that has been used in the manufacture of semiconductor devices and solar cells. For example, a single crystal ingot or a polycrystal ingot may be sliced into a disk or a square plate having a predetermined thickness and mirror-finished.

【0009】上記シリコンウェーハの加工に用いるエッ
チングガスとしては、シリコンと反応して揮発性物質を
生成する物性を有するものが最適で、塩素系ガスもしく
はフッ素系ガスが好適に用いられる。このようなガスと
しては、例えば、ClF3 ,NF3 ,CCl2 2 ,C
4 ,C2 6 ,C3 8 ,CHF3 ,CCl4 ,SF
6 ,CCl3 F,HCl,CBrF3 等があげられ、単
一でもしくは2種以上の混合ガスとして用いることがで
きる。これらのなかでも、特に、エッチング性がよく量
産性に優れるほか、プラズマを用いず熱分解反応のみで
シリコンが容易にエッチングできるという観点から、C
lF3 が好適に用いられる。
As the etching gas used for processing the silicon wafer, a gas having a property of reacting with silicon to generate a volatile substance is optimal, and a chlorine-based gas or a fluorine-based gas is preferably used. Examples of such gas include ClF 3 , NF 3 , CCl 2 F 2 , C
F 4 , C 2 F 6 , C 3 F 8 , CHF 3 , CCl 4 , SF
6 , CCl 3 F, HCl, CBrF 3 and the like, and can be used alone or as a mixed gas of two or more kinds. Among these, C is particularly preferred from the viewpoint that silicon is easily etched only by a thermal decomposition reaction without using plasma, in addition to excellent etching properties and excellent mass productivity.
lF 3 is preferably used.

【0010】最初に、本発明の第1の実施の形態例のシ
リコンウェーハの加工方法について説明する。
First, a method of processing a silicon wafer according to a first embodiment of the present invention will be described.

【0011】第1の実施の形態例の加工方法は、シリコ
ンウェーハの表面のうち加工予定部分以外の部分をマス
クするパターンを形成する工程と、シリコンが露出した
上記加工予定部分にエッチングガスを供給し、エッチン
グガスとシリコンを化学反応させて上記加工予定部分の
シリコンを揮発除去することにより除去加工を行う工程
と、上記パターンを取り除く工程とを備えたものであ
る。
The processing method according to the first embodiment includes a step of forming a pattern for masking a portion other than a portion to be processed on the surface of a silicon wafer, and supplying an etching gas to the portion to be processed where silicon is exposed. Then, a step of removing the silicon by volatilizing and removing silicon in the portion to be processed by chemically reacting the etching gas with the silicon, and a step of removing the pattern are provided.

【0012】具体的に説明すると、まず、シリコンウェ
ーハを準備し、上記シリコンウェーハの表面のうち加工
予定部分以外の部分をマスクするパターンを形成させ
る。以下、この処理をマスキング処理という。
More specifically, first, a silicon wafer is prepared, and a pattern for masking a portion of the surface of the silicon wafer other than a portion to be processed is formed. Hereinafter, this processing is referred to as masking processing.

【0013】上記マスキング処理は、例えば、フォトリ
ソグラフィによって行われる。すなわち、まず、図1に
示すように、シリコンウェーハ1の上に、スピンコーテ
ィング等により、レジスト膜3を形成する。このとき、
上記レジスト膜3は、シリコンウェーハ1の側面部にも
形成される。ついで、ガラスマスク(図示せず)等を通
して紫外線あるいは遠紫外線により上記レジスト膜3を
露光し現像を行い、図2に示すように、加工予定部分4
以外の部分がレジスト膜3で覆われたレジスト膜3のパ
ターンを形成する。なお、上記レジスト膜3はネガ形,
ポジ形いずれであっても差し支えない。これにより、加
工予定部分4においてのみシリコンが露出した状態とな
る。なお、上記フォトリソグラフィによるマスキング処
理において、ガラスマスクを通す露光パターンの設定に
より、レジスト膜3のパターンを任意に設定することが
できるのであり、これにより、加工部分の形状,個所,
個数等を任意に設定することができる。
The masking process is performed, for example, by photolithography. That is, first, as shown in FIG. 1, a resist film 3 is formed on a silicon wafer 1 by spin coating or the like. At this time,
The resist film 3 is also formed on the side surface of the silicon wafer 1. Next, the resist film 3 is exposed to ultraviolet light or far ultraviolet light through a glass mask (not shown) or the like to be developed, and as shown in FIG.
A pattern of the resist film 3 in which the other portions are covered with the resist film 3 is formed. The resist film 3 has a negative shape,
Any positive type is acceptable. Thereby, the silicon is exposed only in the portion 4 to be processed. In the masking process by the photolithography, the pattern of the resist film 3 can be arbitrarily set by setting an exposure pattern through a glass mask.
The number and the like can be set arbitrarily.

【0014】上記レジスト膜3を形成するレジストとし
ては、特に限定するものではなく、例えば、グルー,カ
ゼイン,セラック,ポリビニルアルコール等の高分子物
質に重クロム酸塩を感光材料として使用した重クロム酸
系水溶性フォトレジスト、水溶性の合成樹脂と4,4′
−ジアジドスチルベン−2,2′−ジスルホン酸ナトリ
ウムとの混合物,ポリビニルアルコールと酢酸ビニルエ
マルジョンにジアゾ樹脂を加えたもの,ポリビニルアル
コールにスチルバゾリウム基を導入した水溶性フォトポ
リマー等の非重クロム酸系水溶性フォトレジスト、環化
ゴムとアジド化合物をキシレンに溶解させたゴム系レジ
スト,ポリp−アジド安息香酸ビニル,ポリケイ皮酸ビ
ニル,メタクリロイルオキシカルコン−グリシジルメタ
クリレート共重合体,感光性ポリイミド,アクリル系ウ
レタンポリマー,アクリル系共重合体等のフォトポリマ
ー系油溶性フォトレジスト、ナフトキノンジアド化合物
のスルホン酸エステルとノボラック樹脂をセロソルブ系
の溶剤に溶解したポジ型フォトレジスト等、各種のもの
が用いられる。
The resist for forming the resist film 3 is not particularly limited. For example, a dichromic acid obtained by using a dichromate as a photosensitive material in a polymer such as glue, casein, shellac, polyvinyl alcohol, or the like Water-soluble photoresist, water-soluble synthetic resin and 4,4 '
Non-bichromic acid-based compounds, such as mixtures of sodium diazidostilbene-2,2'-disulfonate, polyvinyl alcohol and vinyl acetate emulsions with diazo resins, and water-soluble photopolymers in which stilbazolium groups have been introduced into polyvinyl alcohol Water-soluble photoresist, rubber-based resist with cyclized rubber and azide compound dissolved in xylene, poly (vinyl p-azidobenzoate), poly (vinyl cinnamate), methacryloyloxychalcone-glycidyl methacrylate copolymer, photosensitive polyimide, acrylic Various types are used, such as a photopolymer oil-soluble photoresist such as a urethane polymer and an acrylic copolymer, and a positive photoresist in which a sulfonic acid ester of a naphthoquinone diad compound and a novolak resin are dissolved in a cellosolve-based solvent.

【0015】つぎに、シリコンが露出した上記加工予定
部分4にエッチングガスを供給し、エッチングガスとシ
リコンを化学反応させて上記加工予定部分4のシリコン
を揮発除去することにより除去加工を行う。
Next, an etching gas is supplied to the portion to be processed 4 where the silicon is exposed, and a chemical reaction is performed between the etching gas and the silicon to volatilize and remove the silicon in the portion to be processed 4 to perform a removing process.

【0016】すなわち、図3に示すように、マスキング
処理されたシリコンウェーハ1を処理室6内に装入し、
処理室6内を10-3Torr以下程度まで真空引きす
る。ついで、ClF3 等のエッチングガスを処理室6内
に導入し、シリコンが露出した上記加工予定部分4にエ
ッチングガスを供給する。そして、エッチングガスとシ
リコンとを化学反応させて、例えば、下記の式(1)の
ような反応によりシリコンを揮発除去させ、穴19をあ
ける。図3において、7は処理室6内を真空引きする排
気パイプ、8はエッチングガス導入パイプである。
That is, as shown in FIG. 3, the silicon wafer 1 subjected to the masking process is loaded into the processing chamber 6,
The inside of the processing chamber 6 is evacuated to about 10 −3 Torr or less. Next, an etching gas such as ClF 3 is introduced into the processing chamber 6 and the etching gas is supplied to the portion 4 to be processed where the silicon is exposed. Then, a chemical reaction is caused between the etching gas and silicon, and for example, silicon is volatilized and removed by a reaction represented by the following formula (1), and a hole 19 is formed. In FIG. 3, reference numeral 7 denotes an exhaust pipe for evacuating the inside of the processing chamber 6, and reference numeral 8 denotes an etching gas introduction pipe.

【0017】[0017]

【化1】 3Si+4ClF3 →3SiF4 (揮発性物質)+2Cl2 (ガス)…(1)Embedded image 3Si + 4ClF 3 → 3SiF 4 (volatile substance) + 2Cl 2 (gas) (1)

【0018】このとき、加工予定部分4以外の部分は、
レジスト膜3でマスクされていることから、エッチング
ガスとはほとんど反応せず、加工予定部分4だけが揮発
除去される。なお、このとき、シリコンウェーハ1は、
基台9上に載置されているため、シリコンウェーハ1の
下面は、エッチングガスとほとんど接触しない。そし
て、必要に応じてさらにエッチング処理を続け、図4に
示すように、上記穴19がシリコンウェーハ1の裏面ま
で貫通してスルーホール11を形成するまで加工を行
う。もちろん、場合によっては、穴19を貫通させずに
一定深さの穴にすることもできる。
At this time, portions other than the portion 4 to be processed are:
Since it is masked by the resist film 3, it hardly reacts with the etching gas, and only the portion 4 to be processed is volatilized and removed. At this time, the silicon wafer 1
Since it is placed on the base 9, the lower surface of the silicon wafer 1 hardly comes into contact with the etching gas. Then, if necessary, the etching process is further continued until the hole 19 penetrates to the back surface of the silicon wafer 1 to form the through hole 11 as shown in FIG. Of course, depending on the case, it is also possible to form a hole having a constant depth without penetrating the hole 19.

【0019】上記エッチング処理において、処理温度
は、常温でも充分処理が可能であるが、エッチング速度
を上げるために、50〜150℃程度に加熱することが
好適である。また、エッチングガス濃度は、10〜10
0体積%に設定するのが好ましい。この場合も、エッチ
ングガス濃度が高いほど、エッチング速度を速くするこ
とができる。また、処理室6内の圧力は、10-3〜76
0Torrに設定するのが好ましい。そして、処理温
度,エッチングガス濃度,処理室6内の圧力を変えるこ
とにより、エッチング速度を任意に変えることができ
る。そしてエッチング速度とエッチング時間とを調節す
ることによってエッチング量を制御し、加工量を任意に
制御することが可能になる。例えば、溝加工での溝深さ
の制御を行ったり、穴あけ加工で穴の深さの制御を行っ
たりすることができる。なお、処理温度を高くする場合
には、基台9にヒータを設け、シリコンウェーハ1自体
を加熱するようにすると、加熱効率がよくなる。また、
処理室6内にヒータを設けて処理室6内を加熱するよう
にしてもよいし、あらかじめ加熱したエッチングガスを
処理室6内に導入するようにしても差し支えない。
In the above-mentioned etching treatment, the treatment can be carried out satisfactorily even at a normal temperature, but it is preferable to heat it to about 50 to 150 ° C. in order to increase the etching rate. The etching gas concentration is 10 to 10
It is preferably set to 0% by volume. Also in this case, the etching rate can be increased as the etching gas concentration increases. The pressure in the processing chamber 6 is 10 −3 to 76.
Preferably, it is set to 0 Torr. The etching rate can be arbitrarily changed by changing the processing temperature, the etching gas concentration, and the pressure in the processing chamber 6. By adjusting the etching rate and the etching time, the amount of etching can be controlled, and the amount of processing can be arbitrarily controlled. For example, it is possible to control the groove depth in the groove processing or to control the depth of the hole in the drilling processing. When the processing temperature is increased, a heater is provided on the base 9 to heat the silicon wafer 1 itself, thereby improving the heating efficiency. Also,
A heater may be provided in the processing chamber 6 to heat the processing chamber 6, or an etching gas heated in advance may be introduced into the processing chamber 6.

【0020】そして、不要となったレジスト膜3を剥離
剤やプラズマアッシャー等により剥離し、図5に示すよ
うなスルーホール11が形成されたシリコンウェーハ1
を得ることができる。
Then, the unnecessary resist film 3 is stripped by a stripping agent or a plasma asher, etc., and the silicon wafer 1 having the through holes 11 as shown in FIG.
Can be obtained.

【0021】上記のようにして、シリコンウェーハ1に
穴あけ,溝加工等の除去加工を行うことができる。上記
加工方法によれば、従来のレーザー等による加工のよう
にシリコンが急激に加熱されず、熱による変質や溶融シ
リコンの再付着が起こらず、そのままデバイス形成プロ
セスに使用することができる。また、高価なレーザー発
生装置等が不要で、装置コストが安くなる。さらに、レ
ジスト膜3のパターンを任意に設定することにより、加
工部分の形状,個所,個数等を任意に設定できる。しか
も、複雑なパターンの加工であっても、シリコンウェー
ハ1の全面に対して一気にエッチングして加工すること
ができるため、加工時間も短くてすみ、量産性に優れ
る。
As described above, the silicon wafer 1 can be subjected to removal processing such as drilling and groove processing. According to the above-mentioned processing method, silicon is not rapidly heated unlike conventional processing using a laser or the like, so that heat-induced deterioration and re-adhesion of molten silicon do not occur, and the silicon can be directly used in a device forming process. Further, an expensive laser generator or the like is not required, and the apparatus cost is reduced. Furthermore, by arbitrarily setting the pattern of the resist film 3, the shape, location, number, and the like of the processed portion can be arbitrarily set. In addition, even if a complicated pattern is processed, the entire surface of the silicon wafer 1 can be etched and processed at a stretch, so that the processing time can be shortened and mass productivity is excellent.

【0022】つぎに、本発明の第2の実施の形態例のシ
リコンウェーハの加工方法について説明する。
Next, a method of processing a silicon wafer according to a second embodiment of the present invention will be described.

【0023】第2の実施の形態例の加工方法は、シリコ
ンウェーハの表面に酸化膜を形成する工程と、このシリ
コンウェーハ表面に形成された酸化膜のうち加工予定部
分の酸化膜を除去することにより上記加工予定部分以外
の部分をマスクする酸化膜のパターンを形成する工程
と、酸化膜が除去されてシリコンが露出した上記加工予
定部分にエッチングガスを供給し、エッチングガスとシ
リコンを化学反応させて上記加工予定部分のシリコンを
揮発除去することにより除去加工を行う工程と、上記酸
化膜のパターンを取り除く工程とを備えたものである。
The processing method according to the second embodiment includes a step of forming an oxide film on the surface of a silicon wafer and a step of removing an oxide film in a portion to be processed of the oxide film formed on the surface of the silicon wafer. Forming an oxide film pattern that masks a portion other than the portion to be processed by the above, and supplying an etching gas to the portion to be processed where the oxide film is removed and the silicon is exposed, thereby causing a chemical reaction between the etching gas and silicon. A step of removing the silicon by volatilizing and removing the silicon in the portion to be processed, and a step of removing the pattern of the oxide film.

【0024】具体的に説明すると、まず、図6に示すよ
うなシリコンウェーハ1を準備し、図7に示すように、
上記シリコンウェーハ1の表面に、SiO2 等の酸化膜
2を形成させる。
More specifically, first, a silicon wafer 1 as shown in FIG. 6 is prepared, and as shown in FIG.
The surface of the silicon wafer 1 to form an oxide film 2 of SiO 2 or the like.

【0025】上記酸化膜2を形成させる方法としては、
例えば、シリコンウェーハ1をO2ガス雰囲気で800
〜1200℃で60〜180分間加熱保持する加熱処理
が行われる。なお、上記加熱処理は、O2 ガス雰囲気に
限らず、水蒸気雰囲気や大気雰囲気等で行っても差し支
えない。また、HNO3 溶液中にシリコンウェーハ1を
浸漬して表面にSiO2 膜を作製する方法を用いてもよ
い。なお、上記酸化膜2の厚みは、後に行われるエッチ
ング処理の際に、有効なマスキング効果を得るという観
点から、10000Å以上が好ましく、1000〜50
00Åであればより好ましい。
The method for forming the oxide film 2 is as follows.
For example, a silicon wafer 1 is placed in an O 2 gas atmosphere at 800
A heat treatment of heating and holding at 1200 ° C. for 60 to 180 minutes is performed. Note that the above heat treatment is not limited to the O 2 gas atmosphere, and may be performed in a steam atmosphere, an air atmosphere, or the like. Alternatively, a method of immersing the silicon wafer 1 in an HNO 3 solution to form a SiO 2 film on the surface may be used. The thickness of the oxide film 2 is preferably 10,000 ° or more, from the viewpoint of obtaining an effective masking effect at the time of an etching process performed later, and is preferably 1000 to 50 °.
00 ° is more preferable.

【0026】ついで、上記シリコンウェーハ1表面に形
成された酸化膜2のうち加工予定部分の酸化膜2を除去
することにより上記加工予定部分以外の部分をマスクす
る酸化膜のパターンを形成する。以下、この処理をパタ
ーニング処理という。
Next, by removing the oxide film 2 in the portion to be processed of the oxide film 2 formed on the surface of the silicon wafer 1, a pattern of an oxide film for masking a portion other than the portion to be processed is formed. Hereinafter, this processing is referred to as patterning processing.

【0027】上記パターニング処理は、例えば、フォト
リソグラフィによって行われる。すなわち、まず、図8
に示すように、酸化膜2が形成されたシリコンウェーハ
1の上に、スピンコーティング等により、レジスト膜3
を形成する。このとき、上記レジスト膜3は、シリコン
ウェーハ1の側面部にも形成される。ついで、ガラスマ
スク(図示せず)等を通して紫外線あるいは遠紫外線に
より上記レジスト膜3を露光し現像を行い、図9に示す
ように、加工予定部分4以外の部分がレジスト膜3で覆
われたレジスト膜3のパターンを形成する。なお、上記
レジスト膜3はネガ形,ポジ形いずれであっても差し支
えない。つぎに、このレジスト膜3のパターンが形成さ
れたシリコンウェーハ1をHF溶液等に浸漬することに
より、図10に示すように、レジスト膜3で覆われてい
ない加工予定部分4の酸化膜2を溶解除去する。これに
より、加工予定部分4においてのみシリコンが露出した
状態となる。そして、不要となったレジスト膜3を剥離
剤やプラズマアッシャーにより剥離して、図11に示す
ように、シリコンウェーハ1の表面に、加工予定部分4
以外の部分をマスクする酸化膜2のパターンを形成す
る。なお、上記フォトリソグラフィによるパターニング
処理において、ガラスマスクを通す露光パターンの設定
により、酸化膜2のパターンを任意に設定することがで
きるのであり、これにより、加工部分の形状,個所,個
数等を任意に設定することができる。
The patterning process is performed, for example, by photolithography. That is, first, FIG.
As shown in FIG. 3, a resist film 3 is formed on the silicon wafer 1 on which the oxide film 2 is formed by spin coating or the like.
To form At this time, the resist film 3 is also formed on the side surface of the silicon wafer 1. Next, the resist film 3 is exposed to ultraviolet light or far ultraviolet light through a glass mask (not shown) or the like to develop the resist film 3. As shown in FIG. The pattern of the film 3 is formed. The resist film 3 may be either a negative type or a positive type. Next, by immersing the silicon wafer 1 on which the pattern of the resist film 3 is formed in an HF solution or the like, the oxide film 2 of the portion 4 to be processed which is not covered with the resist film 3, as shown in FIG. Dissolve and remove. Thereby, the silicon is exposed only in the portion 4 to be processed. Then, the unnecessary resist film 3 is peeled off by a peeling agent or a plasma asher, and as shown in FIG.
The pattern of the oxide film 2 that masks the other parts is formed. In the patterning process by the photolithography, the pattern of the oxide film 2 can be arbitrarily set by setting the exposure pattern through a glass mask, whereby the shape, location, number, etc. of the processed portion can be arbitrarily set. Can be set to

【0028】つぎに、図12および図13に示すよう
に、酸化膜2が除去されてシリコンが露出した上記加工
予定部分4に、第1の実施の形態例の場合と同様にエッ
チングガスを供給し、エッチングガスとシリコンを化学
反応させて上記加工予定部分4のシリコンを揮発除去す
ることにより除去加工を行う。このとき、加工予定部分
4以外の部分は、酸化膜2でマスクされていることか
ら、エッチングガスとはほとんど反応せず、加工予定部
分4だけが揮発除去される。
Next, as shown in FIGS. 12 and 13, an etching gas is supplied to the portion 4 to be processed where the oxide film 2 has been removed and the silicon has been exposed in the same manner as in the first embodiment. Then, a removing process is performed by causing a chemical reaction between the etching gas and silicon to volatilize and remove silicon in the portion 4 to be processed. At this time, since the portions other than the portion to be processed 4 are masked by the oxide film 2, they hardly react with the etching gas, and only the portion to be processed 4 is volatilized and removed.

【0029】上記のようにして、シリコンウェーハ1に
穴あけ,溝加工等の除去加工を行うことができる。上記
加工方法によれば、酸化膜2のパターンによってマスク
したため、デバイス等を形成させウェーハとして使用す
る際、表面に酸化膜2を形成させて使用するものを製造
する場合に、あらかじめ酸化膜2が形成されているた
め、便利である。しかも、上述したような、複雑な酸化
膜2のパターンの形成も容易に行えるという利点もあ
る。また、酸化膜がシリコンウェーハ側面にも同時に形
成されるため、改めて側面にマスクを行う必要がないと
いう利点もある。それ以外は、上記第1の例の加工方法
と同様であり、同様の作用効果を奏する。
As described above, the silicon wafer 1 can be subjected to removal processing such as drilling and groove processing. According to the above-described processing method, since the mask is formed by the pattern of the oxide film 2, when a device or the like is formed and used as a wafer, the oxide film 2 is previously formed when manufacturing a device to be used with the oxide film 2 formed on the surface. It is convenient because it is formed. In addition, there is an advantage that a complicated pattern of the oxide film 2 can be easily formed as described above. In addition, since the oxide film is simultaneously formed on the side surface of the silicon wafer, there is an advantage that it is not necessary to newly mask the side surface. Other than that, it is the same as the processing method of the first example, and has the same effect.

【0030】なお、上記両実施の形態において、マスキ
ング処理およびパターニング処理の際、レジスト膜3を
紫外線等によって露光してレジスト膜3のパターンを形
成するようにしたが、これに限定するものではなく、図
14に示すように、酸化膜2が形成されたシリコンウェ
ーハ1の上に、スクリーン印刷等によってレジスト膜3
aのパターンを直接印刷するようにしても差し支えな
い。この方法によれば、パターニング処理が大幅に簡略
化されるため、一層コストを低く抑えることができる。
In both of the above embodiments, the resist film 3 is exposed to ultraviolet light or the like to form a pattern of the resist film 3 during the masking process and the patterning process. However, the present invention is not limited to this. As shown in FIG. 14, a resist film 3 is formed on the silicon wafer 1 on which the oxide film 2 is formed by screen printing or the like.
The pattern a may be directly printed. According to this method, the patterning process is greatly simplified, so that the cost can be further reduced.

【0031】また、上記両実施の形態において、エッチ
ング処理の際、エッチングガスをエッチングガス導入パ
イプ8から処理室6内に導入するようにしたが、これに
限定するものではなく、先端がシリコンウェーハ1の加
工予定部分4近傍まで延びるマイクロノズルを使用し、
そのマイクロノズルを通して加工予定部分4にエッチン
グガスを直接吹き付けるようにしてもよい。このように
することにより、エッチングガスのロスが減少し、ラン
ニングコストを低減させることができる。また、シリコ
ンウェーハ1表面の必要部分だけの加工を行うこともで
きる。
Further, in both of the above-described embodiments, the etching gas is introduced from the etching gas introduction pipe 8 into the processing chamber 6 during the etching process. However, the present invention is not limited to this. Using a micro nozzle extending to the vicinity of the part 4 to be processed 1
An etching gas may be directly blown onto the portion 4 to be processed through the micro nozzle. By doing so, the loss of the etching gas is reduced, and the running cost can be reduced. Further, it is also possible to process only a necessary portion of the surface of the silicon wafer 1.

【0032】[0032]

【発明の効果】以上のように、本発明のシリコンウェー
ハの加工方法は、エッチングガスとシリコンを化学反応
させ、エッチング作用により加工予定部分のシリコンを
揮発除去して加工する。これにより、従来のレーザー等
による加工のようなシリコンの急激加熱による変質が生
じない。また、溶融シリコンの飛散や再付着によるシリ
コンウェーハ表面の汚染も生じない。このため、加工後
のデバイス形成に支障が生じず、そのままデバイス形成
プロセスに使用することができる。さらに、高価なレー
ザー発生装置等も不要で、装置コストが安価になる。そ
のうえ、シリコンウェーハ表面加工予定部分以外の部分
をマスクするパターンを形成して加工するため、上記パ
ターンを任意に設定することにより、加工部分の形状,
個所,個数等を任意に設定できる。また、多数の穴あけ
加工や複雑なパターンの加工であっても、シリコンウェ
ーハ全面に対して一気にエッチングして加工できるた
め、装置および処理操作が簡単で加工時間も短く、極め
て量産性に優れ、低コストでの加工が可能になる。その
うえ、エッチングガスを供給するだけで加工できるた
め、操作が簡単であるうえ、機械的な衝撃によるシリコ
ンウェーハのダメージや割れが生じることもない。
As described above, in the method for processing a silicon wafer according to the present invention, the etching gas is subjected to a chemical reaction, and the silicon to be processed is volatilized and removed by the etching action. As a result, deterioration due to rapid heating of silicon unlike the conventional processing using a laser or the like does not occur. Further, contamination of the silicon wafer surface due to scattering and reattachment of the molten silicon does not occur. Therefore, there is no hindrance to device formation after processing, and the device can be used as it is in the device formation process. Further, an expensive laser generator or the like is not required, and the apparatus cost is reduced. Furthermore, in order to form and process a pattern that masks a portion other than the portion to be processed on the silicon wafer surface, the pattern is arbitrarily set, so that the shape of the processed portion,
The location, number, etc. can be set arbitrarily. In addition, even when processing a large number of holes or complex patterns, the entire surface of the silicon wafer can be etched and processed all at once, so the equipment and processing operations are simple, the processing time is short, and extremely excellent mass productivity is achieved. Processing at a cost becomes possible. In addition, since the processing can be performed only by supplying the etching gas, the operation is simple, and the silicon wafer is not damaged or cracked due to mechanical shock.

【0033】つぎに、実施例について説明する。Next, an embodiment will be described.

【0034】[0034]

【実施例1】実施例1として、本発明の加工方法をスル
ーホール型太陽電池の作製に応用した。まず、100m
m×100mm×厚み0.3mmのシリコンウェーハを
準備し、ホールサイズ0.5mm×0.5mm、ホール
ピッチ3mmのスルーホール(ホール数1089個)
を、下記のエッチング条件で穴あけ加工した。 〔マスキング処理〕 レジスト液 :S1818(シュプレ・ファーイースト
社製) 露光時間 :12秒 現像液 :MF−319(シュプレ・ファーイース
ト社製) レジスト剥離:アセトン 〔エッチング処理〕 エッチングガス:ClF3 (濃度33%) 処理温度 :25℃ 処理室内圧力 :150Torr
Example 1 As Example 1, the processing method of the present invention was applied to the production of a through-hole type solar cell. First, 100m
A silicon wafer having a size of mx 100 mm x a thickness of 0.3 mm is prepared, and a through hole having a hole size of 0.5 mm x 0.5 mm and a hole pitch of 3 mm (the number of holes is 1089).
Was drilled under the following etching conditions. [Masking] resist solution: S1818 (Shupure Far East Co., Ltd.) Exposure time: 12 seconds developer: MF-319 (manufactured by Shupure Far East Co.) resist stripping: acetone Etching Process] etching gas: ClF 3 (concentration 33%) Processing temperature: 25 ° C Processing chamber pressure: 150 Torr

【0035】上記エッチング処理を30分間行うことに
より、厚み0.3mmのシリコンウェーハを貫通するス
ルーホールを形成させることができた。
By performing the etching treatment for 30 minutes, a through-hole penetrating a silicon wafer having a thickness of 0.3 mm could be formed.

【0036】そして、上記のようにして得られた多数の
スルーホール11が形成されたシリコンウェーハ1を使
用してスルーホール型太陽電池を作製した。すなわち、
まず、上記シリコンウェーハ1に不純物拡散処理を施
し、図15および図16に示すように、その表面(受光
面)およびスルーホール11内面からスルーホール11
の裏面側の開口周辺部にわたってn層12を形成させ
た。ついで、シリコンウェーハ1の裏面側の上記スルー
ホール11開口部のn層12に、負電極13を接続する
とともに、シリコン部(p形基板)14に正電極15を
接続し、スルーホール型太陽電池を作製した。
Then, a through-hole type solar cell was manufactured using the silicon wafer 1 having a large number of through-holes 11 obtained as described above. That is,
First, the silicon wafer 1 is subjected to an impurity diffusion treatment, and as shown in FIG. 15 and FIG.
The n-layer 12 was formed over the periphery of the opening on the back surface side. Next, a negative electrode 13 is connected to the n-layer 12 in the opening of the through hole 11 on the back surface side of the silicon wafer 1, and a positive electrode 15 is connected to the silicon part (p-type substrate) 14. Was prepared.

【0037】一方、図17および図18に、一般的な太
陽電池を示す。このものは、シリコンウェーハ10にス
ルーホール11が形成されておらず、負電極16がシリ
コンウェーハ10の表面(受光面)に設けられている。
上記負電極16は、やや幅広の2本のバスバー電極17
(2mm幅×100mm)と、このバスバー電極17か
ら3mmピッチで樹枝状に枝分かれしている幅狭のフィ
ンガー電極18(0.1mm幅×100mm)とからな
っている。なお、シリコンウェーハ10のサイズは10
0mm×100mm×厚み0.3mmで上記スルーホー
ル型太陽電池のものと同様である。
On the other hand, FIGS. 17 and 18 show general solar cells. In this case, the through hole 11 is not formed in the silicon wafer 10, and the negative electrode 16 is provided on the surface (light receiving surface) of the silicon wafer 10.
The negative electrode 16 has two slightly wider bus bar electrodes 17.
(2 mm width × 100 mm) and narrow finger electrodes 18 (0.1 mm width × 100 mm) branching from the bus bar electrode 17 at a pitch of 3 mm. The size of the silicon wafer 10 is 10
It is 0 mm × 100 mm × thickness 0.3 mm, which is the same as that of the through-hole type solar cell.

【0038】上記従来型の太陽電池では、表面の負電極
16の影による受光面の有効面積の損失は約7.3%に
も達する。これに対し、上記スルーホール型太陽電池で
は、スルーホール11による有効面積の減少は、約2.
7%ですむ。このように、スルーホール型太陽電池は、
有効面積の損失を少なくすることにより短絡電流が向上
する。しかも、シリコンウェーハ1の裏面側に正負両電
極13,15を設けることにより、高密度モジュール化
を達成することができる。さらに、集積型構造による民
生品への応用を図ることができ、高性能の優れた太陽電
池を得ることができる。そして、上記本発明のシリコン
ウェーハの加工方法によれば、上記のようなスルーホー
ル型太陽電池を従来の加工方法では得られなかった低コ
ストで作製することが可能となり、スルーホール型太陽
電池の実用化を推進することができる。
In the above conventional solar cell, the loss of the effective area of the light receiving surface due to the shadow of the negative electrode 16 on the surface reaches about 7.3%. On the other hand, in the through-hole type solar cell, the decrease in the effective area due to the through-hole 11 is about 2.
7% is enough. Thus, through-hole solar cells are:
Short circuit current is improved by reducing the loss of the effective area. In addition, by providing both the positive and negative electrodes 13 and 15 on the back surface side of the silicon wafer 1, a high-density module can be achieved. Further, application to consumer products due to the integrated structure can be achieved, and a solar cell excellent in high performance can be obtained. According to the method for processing a silicon wafer of the present invention, the through-hole solar cell as described above can be manufactured at a low cost, which cannot be obtained by a conventional processing method. Practical application can be promoted.

【0039】[0039]

【実施例2】実施例2として、本発明の加工方法をスル
ーホール型太陽電池の作製に応用した。まず、100m
m×100mm×厚み0.3mmのシリコンウェーハを
準備し、ホールサイズ0.5mm×0.5mm、ホール
ピッチ3mmのスルーホール(ホール数1089個)
を、下記のエッチング条件で穴あけ加工した。 〔酸化膜形成処理〕 加熱条件 :wetO2 雰囲気 1000℃×100
分 SiO2 膜厚:4000Å 〔パターニング処理〕 レジスト液 :S1818(シュプレ・ファーイースト
社製) 露光時間 :12秒 現像液 :MF−319(シュプレ・ファーイース
ト社製) レジスト剥離:アセトン 〔エッチング処理〕 エッチングガス:ClF3 (濃度33%) 処理温度 : 25℃ 処理室内圧力 : 150Torr
Example 2 As Example 2, the processing method of the present invention was applied to the production of a through-hole type solar cell. First, 100m
A silicon wafer having a size of mx 100 mm x a thickness of 0.3 mm is prepared, and a through hole having a hole size of 0.5 mm x 0.5 mm and a hole pitch of 3 mm (the number of holes is 1089).
Was drilled under the following etching conditions. [Oxide film formation treatment] Heating condition: wetO 2 atmosphere 1000 ° C x 100
Min SiO 2 film thickness: 40004 [patterning treatment] Resist solution: S1818 (manufactured by Supre-Far East) Exposure time: 12 seconds Developing solution: MF-319 (manufactured by Supre-Far East) Resist stripping: acetone [etching treatment] Etching gas: ClF 3 (concentration 33%) Processing temperature: 25 ° C. Processing chamber pressure: 150 Torr

【0040】上記エッチング処理を30分間行うことに
より、厚み0.3mmのシリコンウェーハを貫通するス
ルーホールを形成させることができた。
By performing the etching treatment for 30 minutes, a through-hole penetrating a silicon wafer having a thickness of 0.3 mm could be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態例において、シリコ
ンウェーハにレジスト膜を形成させた状態を示す断面図
である。
FIG. 1 is a sectional view showing a state in which a resist film is formed on a silicon wafer in a first embodiment of the present invention.

【図2】上記シリコンウェーハにレジスト膜のパターン
を形成させた状態を示す断面図である。
FIG. 2 is a cross-sectional view showing a state where a resist film pattern is formed on the silicon wafer.

【図3】エッチング処理の状態を示す説明図である。FIG. 3 is an explanatory diagram showing a state of an etching process.

【図4】エッチング処理の状態を示す説明図である。FIG. 4 is an explanatory diagram showing a state of an etching process.

【図5】スルーホールを形成させたシリコンウェーハを
示す断面図である。
FIG. 5 is a cross-sectional view showing a silicon wafer on which a through hole is formed.

【図6】本発明の第2の実施の形態例に用いるシリコン
ウェーハを示す断面図である。
FIG. 6 is a sectional view showing a silicon wafer used in the second embodiment of the present invention.

【図7】上記シリコンウェーハに酸化膜を形成させた状
態を示す断面図である。
FIG. 7 is a sectional view showing a state where an oxide film is formed on the silicon wafer.

【図8】上記シリコンウェーハにレジスト膜を形成させ
た状態を示す断面図である。
FIG. 8 is a sectional view showing a state where a resist film is formed on the silicon wafer.

【図9】上記シリコンウェーハにレジスト膜のパターン
を形成させた状態を示す断面図である。
FIG. 9 is a cross-sectional view showing a state where a resist film pattern is formed on the silicon wafer.

【図10】上記シリコンウェーハの加工予定部分の酸化
膜を除去した状態を示す断面図である。
FIG. 10 is a cross-sectional view showing a state where an oxide film in a portion of the silicon wafer to be processed is removed.

【図11】上記シリコンウェーハに酸化膜のパターンを
形成させた状態を示す断面図である。
FIG. 11 is a sectional view showing a state where an oxide film pattern is formed on the silicon wafer.

【図12】エッチング処理の状態を示す説明図である。FIG. 12 is an explanatory diagram showing a state of an etching process.

【図13】エッチング処理の状態を示す説明図である。FIG. 13 is an explanatory diagram showing a state of an etching process.

【図14】その他の実施の形態例の加工工程を示す断面
図である。
FIG. 14 is a cross-sectional view showing a processing step of another embodiment.

【図15】スルーホール型太陽電池を示す部分拡大平面
図である。
FIG. 15 is a partially enlarged plan view showing a through-hole type solar cell.

【図16】上記スルーホール型太陽電池を示す部分拡大
断面図である。
FIG. 16 is a partially enlarged sectional view showing the through-hole type solar cell.

【図17】一般の太陽電池を示す平面図である。FIG. 17 is a plan view showing a general solar cell.

【図18】上記一般の太陽電池を示す部分拡大断面図で
ある。
FIG. 18 is a partially enlarged sectional view showing the general solar cell.

【符号の説明】[Explanation of symbols]

1 シリコンウェーハ 4 加工予定部分 1 Silicon wafer 4 Planned processing part

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 政人 大阪府堺市築港新町2丁6番地40 大同ほ くさん株式会社堺工場内 (72)発明者 三島 孝博 大阪府堺市築港新町2丁6番地40 大同ほ くさん株式会社堺工場内 (72)発明者 松田 豪 大阪府堺市築港新町2丁6番地40 大同ほ くさん株式会社堺工場内 (72)発明者 伊藤 茂樹 大阪府堺市築港新町2丁6番地40 大同ほ くさん株式会社堺工場内 (72)発明者 杉渕 康一 大阪府堺市築港新町2丁6番地40 大同ほ くさん株式会社堺工場内 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Masato Yamamoto 2-6-6 Chikushinmachi, Sakai City, Osaka Prefecture Daido Hokusan Sakai Plant (72) Inventor Takahiro Mishima 2-6 Chikushinmachi, Sakai City, Osaka Prefecture No. 40 Daido Hokusan Co., Ltd. Sakai Factory (72) Inventor Go Matsuda 2-6-6 Chikako Shinmachi, Sakai City, Osaka Prefecture (72) Inventor Shigeki Ito 2 Chiku Shinmachi 2 in Sakai City, Osaka Prefecture 6-6-40 Daido Hokusan Co., Ltd. Sakai Factory (72) Inventor Koichi Sugibuchi 2-6-40 Chikushinmachi, Sakai City, Osaka Daido Hokusan Co., Ltd. Sakai Factory

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 シリコンウェーハに除去加工を施す方法
であって、シリコンウェーハの表面のうち加工予定部分
以外の部分をマスクするパターンを形成する工程と、シ
リコンが露出した上記加工予定部分にエッチングガスを
供給し、エッチングガスとシリコンを化学反応させて上
記加工予定部分のシリコンを揮発除去することにより除
去加工を行う工程と、上記パターンを取り除く工程とを
備えたことを特徴とするシリコンウェーハの加工方法。
1. A method for performing a removal process on a silicon wafer, comprising: forming a pattern for masking a portion other than a portion to be processed on the surface of the silicon wafer; and etching gas on the portion to be processed where silicon is exposed. A silicon wafer, comprising: a step of performing a removing process by volatilizing and removing silicon in the portion to be processed by chemically reacting the etching gas with the silicon to remove the pattern; and a process of removing the pattern. Method.
【請求項2】 シリコンウェーハに除去加工を施す方法
であって、シリコンウェーハの表面に酸化膜を形成する
工程と、このシリコンウェーハ表面に形成された酸化膜
のうち加工予定部分の酸化膜を除去することにより上記
加工予定部分以外の部分をマスクする酸化膜のパターン
を形成する工程と、酸化膜が除去されてシリコンが露出
した上記加工予定部分にエッチングガスを供給し、エッ
チングガスとシリコンを化学反応させて上記加工予定部
分のシリコンを揮発除去することにより除去加工を行う
工程と、上記酸化膜のパターンを取り除く工程とを備え
たことを特徴とするシリコンウェーハの加工方法。
2. A method for removing a silicon wafer, comprising: forming an oxide film on a surface of the silicon wafer; and removing an oxide film of a portion to be processed of the oxide film formed on the surface of the silicon wafer. Forming an oxide film pattern that masks portions other than the portion to be processed, and supplying an etching gas to the portion to be processed where the oxide film has been removed and the silicon is exposed, thereby chemically etching the etching gas and silicon. A method for processing a silicon wafer, comprising: a step of performing a removal process by volatilizing and removing silicon in the portion to be processed by reacting; and a step of removing a pattern of the oxide film.
【請求項3】 エッチングガスが、ClF3 ,NF3
CCl2 2 ,CF 4 ,C2 6 ,C3 8 ,CH
3 ,CCl4 ,SF6 ,CCl3 F,HCl,CBr
3 からなる群から選ばれた少なくとも一つの成分から
なる請求項1または2記載のシリコンウェーハの加工方
法。
3. The etching gas is ClF.Three, NFThree,
CClTwoFTwo, CF Four, CTwoF6, CThreeF8, CH
FThree, CClFour, SF6, CClThreeF, HCl, CBr
FThreeFrom at least one component selected from the group consisting of
3. The method of processing a silicon wafer according to claim 1 or 2.
Law.
JP8212798A 1996-08-12 1996-08-12 Processing of silicon wafer Pending JPH1055998A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8212798A JPH1055998A (en) 1996-08-12 1996-08-12 Processing of silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8212798A JPH1055998A (en) 1996-08-12 1996-08-12 Processing of silicon wafer

Publications (1)

Publication Number Publication Date
JPH1055998A true JPH1055998A (en) 1998-02-24

Family

ID=16628563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8212798A Pending JPH1055998A (en) 1996-08-12 1996-08-12 Processing of silicon wafer

Country Status (1)

Country Link
JP (1) JPH1055998A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078117B2 (en) * 2015-09-30 2018-09-18 Allegro Microsystems, Llc Magnetic field sensors and methods using mixing in a magnetoresistance element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078117B2 (en) * 2015-09-30 2018-09-18 Allegro Microsystems, Llc Magnetic field sensors and methods using mixing in a magnetoresistance element

Similar Documents

Publication Publication Date Title
US5811358A (en) Low temperature dry process for stripping photoresist after high dose ion implantation
JP3152430B2 (en) Organic film removal method
US5908735A (en) Method of removing polymer of semiconductor device
US20040106067A1 (en) Method for shrinking critical dimension of semiconductor devices
KR0172237B1 (en) Method of manufacturing micropattern of semiconductor device
JP2639372B2 (en) Method for manufacturing semiconductor device
JPH1055998A (en) Processing of silicon wafer
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
JP2000331905A (en) Manufacture of transfer mask-blank for exposure of charged-particle beam
US7081411B2 (en) Wafer etching techniques
CN110047801B (en) Array substrate preparation method and array substrate
KR20020048610A (en) Method for removing photoresist in semiconductor device
KR20060015949A (en) Method for forming metal patterns
JP2007173730A (en) Method of manufacturing semiconductor device
US20040253830A1 (en) [method for removing silicon nitride film]
Heuberger et al. Open silicon stencil masks for demagnifying ion projection
US7892723B2 (en) Method for forming patterned photoresist layer
KR19980084124A (en) Micro pattern formation method of semiconductor device
US20100119982A1 (en) Etching method and manufacturing method of semiconductor device
KR100613097B1 (en) Method for manufacturing of the semiconductor device
JP2000347406A (en) Resist pattern forming method and production of semiconductor device
JPS6222263B2 (en)
US6664194B1 (en) Photoexposure method for facilitating photoresist stripping
JP3348556B2 (en) Diamond etching method
KR19980049918A (en) Contact hole formation method of semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040817