JPH1051816A - Analog subscriber circuit in exchange provided with on-hook transmission function - Google Patents
Analog subscriber circuit in exchange provided with on-hook transmission functionInfo
- Publication number
- JPH1051816A JPH1051816A JP8198650A JP19865096A JPH1051816A JP H1051816 A JPH1051816 A JP H1051816A JP 8198650 A JP8198650 A JP 8198650A JP 19865096 A JP19865096 A JP 19865096A JP H1051816 A JPH1051816 A JP H1051816A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- loop
- ringer
- hook
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Devices For Supply Of Signal Current (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はオンフックトランス
ミッション機能を備えた交換機におけるアナログ加入者
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog subscriber circuit in an exchange having an on-hook transmission function.
【0002】電話交換機の加入者端末への着信時に端末
装置がオンフック時(送受器が置かれた状態の時)に情
報データ(発信加入者番号等)を送信する方式がオンフ
ックトランスミッション(On-Hook-Transmission: OH
T)方式と称される。[0002] On-hook transmission (On-Hook transmission) is a method of transmitting information data (such as a calling subscriber number) when a terminal device is on-hook (when a handset is placed) when an incoming call arrives at a subscriber terminal of a telephone exchange. -Transmission: OH
T) method.
【0003】このオンフックトランスミッション方式の
機能は,主としてISDN等のデジタル加入者回路に対
し適用されていたが,アナログ加入者回路に対しても適
用することが可能になっている。その場合,オンフック
状態の端末に対して情報データ(交流信号)を伝送し
て,正確にオフフックの状態を検出することが望まれて
いる。The function of the on-hook transmission system has been mainly applied to digital subscriber circuits such as ISDN, but can be applied to analog subscriber circuits. In such a case, it is desired to transmit information data (AC signal) to the terminal in the on-hook state to accurately detect the off-hook state.
【0004】[0004]
【従来の技術】図19はOHT方式の説明図である。図
19のA.はオンフックトランスミッション機能を実行
するための接続構成を示し,B.は加入者回路の信号の
変化を示す図である。2. Description of the Related Art FIG. 19 is an explanatory diagram of the OHT method. FIG. Indicates a connection configuration for executing the on-hook transmission function, FIG. 4 is a diagram showing a change in a signal of a subscriber circuit.
【0005】図19のA.において,80はアナログ電
話機等の端末,81は送受話器が置かれた時オフで,外
されるとオンになるフックスイッチ,82は端末80内
に設けられ交流信号の形式で伝送される情報データを受
信する受信端末,83は受信回路,84はコンデンサ,
85加入者線,86は交換機,87はアナログの加入者
回路である。FIG. , 80 denotes a terminal such as an analog telephone, 81 denotes a hook switch which is turned off when the handset is placed and turned on when the handset is removed, and 82 is information data provided in the terminal 80 and transmitted in the form of an AC signal. Receiving terminal, 83 is a receiving circuit, 84 is a capacitor,
85 is a subscriber line, 86 is an exchange, and 87 is an analog subscriber circuit.
【0006】図19のB.を参照しながらオンフックト
ランスミッションの動作を説明する。交換機86におい
て端末80への着信が発生すると,加入者回路87から
加入者線85を介して端末80へ一定周期でリンガ送出
区間とサイレント区間のサイクルが繰り返す形式でリン
ガ信号(B.の)が送出される。第1のリンガ送出時
間と第2のリンガ送出時間の間のサイレント期間に,加
入者回路87にOHTモードを表すOHT信号(B.の
)が交換機の制御装置(図示省略)から供給される。
このOHTモードの期間にダウン(下り)ハイウエイD
HWから端末80へ送出すべき発信加入者番号等の情報
データが入力されて,加入者線85上に交流信号の情報
データ(B.の)が送出される。この時,端末80
は,オンフック状態(フックスイッチがオフ)であり,
加入者線の情報データは受信端末82で交流信号の情報
データを受信して,図示されない表示装置により表示す
る等の動作を行う。FIG. The operation of the on-hook transmission will be described with reference to FIG. When an incoming call to the terminal 80 occurs in the exchange 86, a ringer signal (B.) is sent from the subscriber circuit 87 to the terminal 80 via the subscriber line 85 in a form in which a cycle of a ringer sending section and a silent section is repeated at a constant cycle. Sent out. During a silent period between the first ringer delivery time and the second ringer delivery time, an OHT signal (of B.) indicating the OHT mode is supplied to the subscriber circuit 87 from a control device (not shown) of the exchange.
During the OHT mode, the down (down) highway D
The information data such as the calling subscriber number to be sent from the HW to the terminal 80 is input, and the information data (B.) of the AC signal is sent out on the subscriber line 85. At this time, the terminal 80
Is in the on-hook state (hook switch is off),
The subscriber line information data receives the AC signal information data at the receiving terminal 82 and performs operations such as displaying it on a display device (not shown).
【0007】上記のOHT方式を実現する加入者回路を
図20乃至図23により説明する。図20は従来例1の
構成図,図21は従来例1の動作例を示す図である。図
20において,90〜94は加入者回路(図19の8
7)を構成する回路であり,90はリンガ送出回路,9
1は給電回路,92はループ検出回路,93は加入者線
の2線とコーデック側の4線の相互変換を行うハイブリ
ッド,94は加入者線側のアナログ信号と交換機側デジ
タル信号の相互変換を行うコーデックであり,A,Bは
2つの加入者線(図19の85に対応)である。A subscriber circuit for realizing the above OHT method will be described with reference to FIGS. FIG. 20 is a configuration diagram of the first conventional example, and FIG. 21 is a diagram illustrating an operation example of the first conventional example. 20, reference numerals 90 to 94 denote subscriber circuits (8 in FIG. 19).
90 is a ringer sending circuit;
1 is a power supply circuit, 92 is a loop detection circuit, 93 is a hybrid that performs mutual conversion between two subscriber lines and four lines on the codec side, and 94 is a mutual conversion between analog signals on the subscriber line and digital signals on the exchange side. A and B are two subscriber lines (corresponding to 85 in FIG. 19).
【0008】図21を用いて従来例1の加入者回路の動
作を説明すると,端末80がオンフック状態では,図2
1の,の先頭位置に示すように加入者線のA線,B
線には給電回路91からそれぞれVBB(−48Vを使
用する場合が多い),G(グランド電位)が供給されて
いる。この時,ループ検出回路92はA線,B線の電圧
を検出して,B線の電圧に対し予め設定されたに示す
スレッショルド電圧(B線Vth)より低いかを識別
し,A線の電圧に対し予め設定されたで示すスレッシ
ョルド電圧(A線Vth)より高いかを識別する。A
線,B線の両方についてこの条件が成立するとループ検
出回路92の出力信号LPとしてループ有り(加入者の
端末でオフフックされて直流ループが形成されたこと)
を表す“L”を出力する。[0008] The operation of the subscriber circuit of the first conventional example will be described with reference to FIG.
A, B of the subscriber line as shown in the head position of 1,
VBB (−48 V is often used) and G (ground potential) are supplied from the power supply circuit 91 to the lines, respectively. At this time, the loop detection circuit 92 detects the voltage of the A line and the B line, determines whether the voltage of the B line is lower than a preset threshold voltage (B line Vth), and determines the voltage of the A line. Is higher than a preset threshold voltage (A line Vth). A
When this condition is satisfied for both the line and the B line, there is a loop as the output signal LP of the loop detection circuit 92 (the DC loop was formed by being off-hook at the subscriber terminal).
Is output.
【0009】端末80への着信時にリンガ信号送出のサ
イレント期間に図21のに示すようにOHTモード信
号が発生すると,給電回路91のバイアス回路910,
911,ループ検出回路92及びコーデック94を駆動
する。バイアス回路910,911はこれにより,A,
B線にバイアス電圧を発生して,図21の,に示す
ように電圧が変化する。この状態で図21のに示す情
報データがDHWから入力されると,予め駆動されたコ
ーデック94が情報データを復号化し,その出力がハイ
ブリッド93を介してA,B線に出力すると図21の
,に示すようなバイアス電圧に重畳した交流信号が
発生して端末80へ送出される。この時,OHTモード
信号が供給されたループ検出回路92では,スレッショ
ルド電圧Vthは,に示すように変化させられて,
A線,B線の電圧がバイアス電圧またはバイアス電圧と
交流信号が印加されても誤ってループ有りと検出するの
を防止している。When the OHT mode signal is generated as shown in FIG. 21 during the silent period of the ringer signal transmission at the time of an incoming call to the terminal 80, the bias circuit 910 of the power supply circuit 91
911, a loop detection circuit 92 and a codec 94 are driven. The bias circuits 910 and 911 thereby provide A,
A bias voltage is generated on the B line, and the voltage changes as shown in FIG. In this state, when the information data shown in FIG. 21 is input from the DHW, the pre-driven codec 94 decodes the information data, and the output is output to the A and B lines via the hybrid 93. An AC signal superimposed on the bias voltage as shown in FIG. At this time, in the loop detection circuit 92 to which the OHT mode signal has been supplied, the threshold voltage Vth is changed as shown in FIG.
Even if the voltage of the A line and the B line is a bias voltage or a bias voltage and an AC signal are applied, it is prevented that a loop is erroneously detected.
【0010】この従来例1は,OHTモード復旧時に,
バイアス回路をオフにしてA,B線の電圧レベルを元に
戻すと共にスレッショルド電圧Vthも元に戻す必要が
ある。しかし,A,B線の電圧は時定数を持つため,徐
々に変化し,図21の〜の波形の中の「X」で示す
位置において,A,B線の電圧がスレッショルド電圧V
thを越えるために示すように微小時間だけループ検
出回路92からループ有りを表す誤LP信号が発生して
しまう。これを防止するには,Vthにも時定数を持た
せたり,誤LP信号をマスクする等の対策を取る必要が
あった。[0010] In the conventional example 1, when the OHT mode is restored,
It is necessary to return the voltage levels of the A and B lines to the original state by turning off the bias circuit, and also to return the threshold voltage Vth to the original state. However, since the voltages of the A and B lines have a time constant, they gradually change, and at the positions indicated by “X” in the waveforms of FIG.
The erroneous LP signal indicating that there is a loop is generated from the loop detection circuit 92 for a very short time as shown to exceed th. In order to prevent this, it is necessary to take measures such as giving a time constant to Vth and masking an erroneous LP signal.
【0011】図22は従来例2の構成図,図23は従来
例2の動作例を示す図である。図22において,90〜
94は上記従来例1(図20)の各符号と同様であり説
明を省略する。この従来例2の場合,上記従来例1と異
なる点は給電回路91内のバイアス回路910,911
は常時A,B線にバイアス電圧を加える点でありこれに
より,従来例1のような誤LP信号の発生を防止してい
る。FIG. 22 is a block diagram of the second conventional example, and FIG. 23 is a diagram showing an operation example of the second conventional example. In FIG.
Reference numeral 94 is the same as that of each of the above-described conventional examples 1 (FIG. 20), and a description thereof will be omitted. The second conventional example differs from the first conventional example in that bias circuits 910 and 911 in the power supply circuit 91 are provided.
Is a point at which a bias voltage is constantly applied to the A and B lines, thereby preventing the generation of an erroneous LP signal as in the conventional example 1.
【0012】図23を用いて従来例2の加入者回路の動
作を説明すると,端末80がオンフック状態では,図2
3の,の先頭位置に示すように加入者線のA線,B
線には給電回路91からそれぞれG(グランド),VB
Bの電位から電圧VA,VBだけバイアスが加えられ,
リンガが送出されてそのサイレント区間で図23のに
示すようにOHTモード信号が発生して,コーデックか
ら交流信号が発生しても,スレッショルド電圧Vthは
変化せず,その後で端末80でオフフックが行われる
と,図23のに示すようにループ有りの検出信号が発
生する。The operation of the conventional subscriber's circuit will be described with reference to FIG. 23. When the terminal 80 is in the on-hook state, FIG.
A, B of the subscriber line as shown in the head position of 3,
G (ground), VB
Bias is applied from the potential of B by voltages VA and VB,
When the ringer is transmitted and the OHT mode signal is generated in the silent section as shown in FIG. 23 and the AC signal is generated from the codec, the threshold voltage Vth does not change. Then, a detection signal indicating the presence of a loop is generated as shown in FIG.
【0013】この従来例2によれば,給電回路のバイア
ス及びループ検出回路のスレッショルド電圧をOHT信
号で変化させる必要がなく,コーデックを常時パワーオ
ンさせるとOHT信号が不要となる。According to the second conventional example, there is no need to change the bias of the power supply circuit and the threshold voltage of the loop detection circuit by the OHT signal. If the codec is always powered on, the OHT signal becomes unnecessary.
【0014】[0014]
【発明が解決しようとする課題】上記従来例2の構成
(図22)では,常時バイアス電圧を加えているため,
端末の加入者がオフフック(着信時のリンガに応答した
時及び発信時)した時に給電電流はバイアス電流が無い
時より少なくなる。具体例で説明すると,給電抵抗(給
電回路の内部抵抗)=250Ω×2,VBB=−48
V,線路抵抗=1900Ω,バイアス電圧=VB+VA
=8Vの場合, バイアス無しの時の給電電流=|VBB |/(給電抵抗+線
路抵抗) =48V/(250Ω×2+1900Ω) =20mA(ミリアン
ペア) バイアス有りの時の給電電流=(|VBB |−バイアス)
/(給電抵抗+線路抵抗) =(48V-8V)/(250 Ω×2+1900
Ω) =16.7mA(ミリアンペア) このようにバイアスを常時かける場合には給電電流が少
なくなると,交換機の回路を正常に動作させるには交換
機と加入者の端末までの線路長を短くすることにより線
路抵抗を少なくする必要があるという問題があった。In the configuration of the second prior art (FIG. 22), a bias voltage is constantly applied.
When the subscriber of the terminal goes off-hook (when responding to the ringer at the time of incoming call and at the time of calling), the supply current is smaller than when there is no bias current. Describing in a specific example, power supply resistance (internal resistance of power supply circuit) = 250Ω × 2, VBB = −48
V, line resistance = 1900Ω, bias voltage = VB + VA
In the case of = 8V, feed current without bias = | VBB | / (feed resistance + line resistance) = 48V / (250Ω x 2 + 1900Ω) = 20mA (milliampere) Feed current with bias = (| VBB |- bias)
/ (Feeding resistance + line resistance) = (48V-8V) / (250Ω × 2 + 1900
Ω) = 16.7 mA (milliamps) When the bias is constantly applied, if the supply current decreases, the line length between the switch and the subscriber's terminal must be shortened to operate the switch circuit normally. There was a problem that it was necessary to reduce the resistance.
【0015】本発明は給電電流を減少させることなくし
かも,ループ検出回路の誤検出を防止することができる
オンフックトランスミッション機能を備えた交換機にお
ける加入者回路を提供することを目的とする。An object of the present invention is to provide a subscriber circuit in an exchange having an on-hook transmission function capable of preventing erroneous detection of a loop detection circuit without reducing a supply current.
【0016】[0016]
【課題を解決するための手段】図1は本発明の原理構成
図である。図1において,1は給電回路,10a,10
bは加入者の端末に接続するA線,B線へ電源を発生す
る電源発生回路,11a,11bはバイアス回路,2は
ループ検出回路,3はハイブリッド回路,4はコーデッ
クである。FIG. 1 is a block diagram showing the principle of the present invention. In FIG. 1, reference numeral 1 denotes a power supply circuit, 10a, 10
b is a power supply generating circuit for generating power to the A and B lines connected to the subscriber's terminal, 11a and 11b are bias circuits, 2 is a loop detection circuit, 3 is a hybrid circuit, and 4 is a codec.
【0017】本発明はループ検出回路2から発生するL
P信号を給電回路1のバイアス回路11a,11bに入
力して,端末(図示せず)がオンフック状態ではループ
検出回路2がオンフックを検出すると,給電回路1のバ
イアス回路11a,11bにバイアスオン信号を送出す
る。バイアス回路11a,11bはこれに応じてバイア
ス電圧を発生し,電源発生回路10a,10bはそれぞ
れバイアス電圧を加えた電源電圧を発生してA線,B線
に供給する。このオンフック状態中に従来と同様にOH
Tモードで情報データがコーデック(図示せず)に送出
可能となる。In the present invention, L generated from the loop detection circuit 2
When the P signal is input to the bias circuits 11a and 11b of the power supply circuit 1 and the terminal (not shown) is in the on-hook state and the loop detection circuit 2 detects the on-hook, the bias on signal is supplied to the bias circuits 11a and 11b of the power supply circuit 1. Is sent. The bias circuits 11a and 11b generate a bias voltage in response thereto, and the power supply generation circuits 10a and 10b generate a power supply voltage to which the bias voltage is added and supply the generated power supply voltage to the A line and the B line. During this on-hook state, the OH
In the T mode, information data can be transmitted to a codec (not shown).
【0018】端末がオフフック状態になると,ループ検
出回路2はオフフックを検出し,給電回路1のバイアス
回路11a,11bにバイアスオフ信号を送出する。バ
イアス回路11a,11bはこれに応じてバイアス電圧
の発生を停止し,電源発生回路10a,10bはそれぞ
れバイアス電圧を除いた電源電圧を発生してA線,B線
に供給する。これにより,オフフック状態ではバイアス
電圧が無くなるため,給電電流が減少することがない。When the terminal goes off-hook, the loop detection circuit 2 detects the off-hook and sends a bias-off signal to the bias circuits 11a and 11b of the power supply circuit 1. The bias circuits 11a and 11b stop generating the bias voltage in response thereto, and the power generation circuits 10a and 10b generate the power supply voltage excluding the bias voltage and supply the generated power supply voltage to the A and B lines. Thus, the bias voltage is lost in the off-hook state, so that the power supply current does not decrease.
【0019】[0019]
【発明の実施の形態】図2は実施例1の構成図,図3は
実施例1の各部の動作波形の例である。図2において,
1,10a,10b,11a,11b,2〜4は上記図
1の同じ符号の各回路に対応し,名称も同じであるため
説明を省略する。また,5は端末を表し,OHTはオン
フックトランスミッション信号(OHT信号という),
UHWは上り方向の信号を伝送するアッパーハイウェ
イ,DHWは下り方向の信号を伝送するダウンハイウェ
イ,LPはループ検出回路2の出力信号(LP信号とい
う)を表す。FIG. 2 is a block diagram of the first embodiment, and FIG. 3 is an example of operation waveforms of various parts of the first embodiment. In FIG.
Reference numerals 1, 10a, 10b, 11a, 11b, and 2 to 4 correspond to the respective circuits having the same reference numerals in FIG. 1 and have the same names. 5 denotes a terminal, OHT denotes an on-hook transmission signal (referred to as an OHT signal),
UHW indicates an upper highway for transmitting an upward signal, DHW indicates a down highway for transmitting a downward signal, and LP indicates an output signal (referred to as an LP signal) of the loop detection circuit 2.
【0020】図3を参照しながら図2の実施例1の動作
を説明する。図3のに示すオンフック(ON-HOOK)状態
では,B線,A線の電圧は,で示すように電源の電
圧G,VBBに対しそれぞれバイアス電圧VB,VAが
加えられ,ループ検出回路2では電圧の加算回路(また
は電流和回路)2aによりA線,B線の電圧を加算した
電圧Vabをスレッショルド電圧Vthと比較する比較
回路(CMPで表示)2bからに示すようにループ無
しを表すLP=“H”が出力される。The operation of the first embodiment shown in FIG. 2 will be described with reference to FIG. In the on-hook (ON-HOOK) state shown in FIG. 3, the voltages of the lines B and A are applied with the bias voltages VB and VA to the voltages G and VBB of the power supply, respectively, as shown by. As shown from a comparison circuit (indicated by CMP) 2b which compares the voltage Vab obtained by adding the voltages of the A line and the B line by the voltage addition circuit (or the current sum circuit) 2a with a threshold voltage Vth, LP = no loop shown “H” is output.
【0021】端末5側で送受器を上げる等の操作により
に示すオフフック状態になると,ループ検出回路2の
比較回路2bからに示すようにループ有りを表すLP
=“L”が出力される。この出力信号は制御回路(図示
省略)に送出されると共にバイアス回路11a,11b
に供給されると,各バイアス回路11a,11bはバイ
アス電圧の発生を停止し,B線,A線は図3ののオフ
フック状態時の,に示すループ電圧Vb,Vaに変
化する。なお,この時,比較回路2bへ供給されるスレ
ッショルド電圧Vthもオフフック状態における,
に示すように変化する(ループ検出回路2の出力信号に
より制御される)。このようにして,オンフック状態に
おいてA線,B線へのバイアス供給を行ってOHTモー
ド時の情報データの送出を良好に行い,オンフック状態
ではバイアス電圧の供給を停止することにより給電電流
を低下することがない。When the terminal 5 enters an off-hook state as indicated by an operation such as raising the handset, an LP indicating a loop is present as indicated by the comparison circuit 2b of the loop detection circuit 2.
= “L” is output. This output signal is sent to a control circuit (not shown) and bias circuits 11a, 11b
, The bias circuits 11a and 11b stop generating the bias voltage, and the B and A lines change to the loop voltages Vb and Va shown in the off-hook state of FIG. At this time, the threshold voltage Vth supplied to the comparison circuit 2b is also in the off-hook state.
(Controlled by the output signal of the loop detection circuit 2). In this manner, in the on-hook state, the bias supply to the A-line and the B-line is performed, and the information data is properly transmitted in the OHT mode. In the on-hook state, the supply of the bias voltage is stopped to reduce the power supply current. Nothing.
【0022】次に上記実施例1の構成における問題を図
4,図5を用いて説明する。図4はダイヤルパルス受信
時の問題を示す図である。図2の端末5としてダイヤル
式電話機を使用した場合,オフフックしてダイヤルを回
した時に電話機の内部抵抗がブレーク,メークに対応し
て数十〜数百Ωから0Ωに変化する。図4の例ではダイ
ヤル数字が“3”の場合であり,ダイヤルパルスに応じ
てA,B線間の電圧Vabが変化して,に示すループ
検出回路の出力電圧によりダイヤルに対応する出力を発
生する。ダイヤルパルスの送出後,電話機の内部抵抗が
0Ωから数十〜数百Ωに戻る時,A,B線間の電圧Va
bはに示すように一瞬降下する。Next, a problem in the configuration of the first embodiment will be described with reference to FIGS. FIG. 4 is a diagram showing a problem when receiving a dial pulse. When a dial-type telephone is used as the terminal 5 in FIG. 2, when the dial is turned off-hook, the internal resistance of the telephone changes from several tens to several hundreds Ω to 0 Ω in response to the break and make. In the example of FIG. 4, the dial number is "3", and the voltage Vab between the A and B lines changes according to the dial pulse, and an output corresponding to the dial is generated by the output voltage of the loop detection circuit shown in FIG. I do. After the dial pulse is transmitted, when the internal resistance of the telephone returns from 0Ω to several tens to several hundreds Ω, the voltage Va between the A and B lines
b drops momentarily as shown in FIG.
【0023】これは,従来の電話機のダイヤルパルスの
送信回路に設けられたCポジション回路(各ダイヤルパ
ルスの区間だけオンとなり終了するとオフになる周知の
リレー回路)の動作により発生する。これにより,A,
B線間電圧のVabが下がるため,ループ検出回路2か
らループ無し(オンフック)を表すLP=“H”が短時
間だけ発生し,バイアス回路11a,11bからバイア
ス電圧が発生すると共にスレッショルド電圧Vthも変
化する。このような誤ったループ無しを表す誤LP信号
は,Vthを変化させない回路の場合は数μs〜数ms
のパルスでありループ検出回路の疑似パルス吸収回路に
より充分除去できるが,Vthが変化する実施例1では
誤LP信号の時間が数十msとなり疑似パルス吸収回路
で除去ができない。This is caused by the operation of a C-position circuit (a well-known relay circuit that is turned on only during the section of each dial pulse and turned off when the operation is completed) provided in the dial pulse transmission circuit of the conventional telephone. Thus, A,
Since Vab of the line-to-line voltage Vab decreases, LP = “H” indicating no loop (on-hook) is generated from the loop detection circuit 2 for a short time, and the bias voltages are generated from the bias circuits 11a and 11b and the threshold voltage Vth is also reduced. Change. Such an erroneous LP signal indicating that there is no erroneous loop is several μs to several ms in a circuit that does not change Vth.
These pulses can be sufficiently removed by the pseudo-pulse absorption circuit of the loop detection circuit. However, in the first embodiment in which Vth changes, the erroneous LP signal time is several tens of ms, and cannot be removed by the pseudo-pulse absorption circuit.
【0024】図5は線間電圧がスレッショルド付近にな
った時の問題を示す図である。実施例1の図2の構成に
おいて,オフフックするとA,B線間の電圧Vab>ス
レッショルド電圧Vthになると,ループ検出回路2が
ループ有りを検出して図5のに示すスレッショルド電
圧thが下がり,図5のに示すVabは給電回路1の
時定数により徐々に下がる。しかし,アンダーシュート
によりVab<Vthになると,Vthが上がりVab
は徐々に下がる。これを繰り返すことにより発振してし
まい,ループ検出回路2から図5のに示す発振に対応
する出力が発生する。FIG. 5 is a diagram showing a problem when the line voltage becomes close to the threshold. In the configuration of FIG. 2 of the first embodiment, when the voltage Vab between the A and B lines becomes greater than the threshold voltage Vth when the hook is off-hook, the loop detection circuit 2 detects the presence of a loop and the threshold voltage th shown in FIG. Vab indicated by 5 gradually decreases due to the time constant of the power supply circuit 1. However, when Vab <Vth due to undershoot, Vth increases and Vab rises.
Gradually falls. By repeating this, oscillation occurs, and an output corresponding to the oscillation shown in FIG. 5 is generated from the loop detection circuit 2.
【0025】上記図4,図5に示す問題を防止するため
の実施例2を図6に示す。図6は実施例2の構成図,図
7は実施例2の各部の動作波形の例である。図6におい
て,1,2,5は上記実施例1の各符号に対応し,1は
給電回路,2はループ検出回路,5は端末であり,ハイ
ブリッド回路3,コーデック4は図示省略されている。
また,ループ検出回路2の中の2aはA線,B線の電圧
の加算回路,2cはパルス吸収回路,2dはスレッショ
ルド電圧Vthとパルス吸収回路2cの出力を比較する
比較回路(CMP1),2eはスレッショルド電圧Vt
hとVabを比較する比較回路(CMP2)である。A second embodiment for preventing the problems shown in FIGS. 4 and 5 is shown in FIG. FIG. 6 is a configuration diagram of the second embodiment, and FIG. 7 is an example of an operation waveform of each unit of the second embodiment. In FIG. 6, 1, 2, and 5 correspond to the respective symbols of the first embodiment, 1 is a power supply circuit, 2 is a loop detection circuit, 5 is a terminal, and the hybrid circuit 3 and the codec 4 are not shown. .
Further, 2a in the loop detection circuit 2 is a circuit for adding the voltages of the A line and the B line, 2c is a pulse absorption circuit, 2d is a comparison circuit (CMP1) for comparing the threshold voltage Vth with the output of the pulse absorption circuit 2c, 2e. Is the threshold voltage Vt
A comparison circuit (CMP2) for comparing h with Vab.
【0026】この実施例2では,A,B線電圧の加算回
路2aの出力を,一方が入力信号の急激な変化を抑止す
るパルス吸収回路2cに供給し,他方を比較回路2eに
供給する。パルス吸収回路2cを通った出力Vpsは比
較回路2dでスレッショルド電圧Vthと比較され,そ
の出力BCをバイアス回路11a,11bに供給し,比
較回路2eの出力をLP信号として出力している。In the second embodiment, one of the outputs of the A and B line voltage adding circuits 2a is supplied to a pulse absorbing circuit 2c which suppresses a rapid change of an input signal, and the other is supplied to a comparing circuit 2e. The output Vps that has passed through the pulse absorbing circuit 2c is compared with a threshold voltage Vth by a comparing circuit 2d, the output BC is supplied to bias circuits 11a and 11b, and the output of the comparing circuit 2e is output as an LP signal.
【0027】図7を参照すると,この例は上記図4の場
合と同様にオンフック状態になった後,ダイヤルパルス
(数字“3”)が発生した場合であり,に示すA,B
線間の電圧Vabが実線のように変化しても,パルス吸
収回路2cからは点線で示すような信号Vpsが発生し
緩やかに変化する。この信号Vpsはダイヤルパルスが
発生している期間にループモードを保持することによ
り,比較回路2dから発生する出力BCはに示すよう
にCポジション回路や,ノイズ等によるバイアス回路の
誤動作を無くし,誤LP信号の発生を防止できる。ま
た,出力BCによりバイアス回路11a,11bを制御
するので,バイアス回路の誤動作を無くすことができ
る。また,ループ検出時にVabのアンダーシュートに
対しパルス吸収回路2cのフィルタを加えるため,Va
b<Vthとなることが無くなり発振を防ぐことができ
る。Referring to FIG. 7, this example shows a case where a dial pulse (numeral "3") is generated after an on-hook state is established as in the case of FIG. 4 described above.
Even if the voltage Vab between the lines changes as shown by the solid line, the signal Vps shown by the dotted line is generated from the pulse absorbing circuit 2c and changes slowly. The signal Vps maintains the loop mode during the period in which the dial pulse is generated, so that the output BC generated from the comparison circuit 2d eliminates the malfunction of the C position circuit and the bias circuit due to noise as shown in FIG. The generation of the LP signal can be prevented. Further, since the bias circuits 11a and 11b are controlled by the output BC, it is possible to eliminate a malfunction of the bias circuit. In addition, since the filter of the pulse absorption circuit 2c is added to the undershoot of Vab at the time of detecting the loop, Va
b <Vth is not satisfied, and oscillation can be prevented.
【0028】図8はパルス吸収回路の構成例1である。
このパルス吸収回路は抵抗Rとコンデンサによりフィル
タ(ローパスフィルタ)を構成し,上記図6のパルス吸
収回路2cとして使用することによりパルス状の急峻な
信号成分を除去している。FIG. 8 shows a configuration example 1 of the pulse absorbing circuit.
This pulse absorbing circuit forms a filter (low-pass filter) with a resistor R and a capacitor, and removes a steep pulse-like signal component by using it as the pulse absorbing circuit 2c in FIG.
【0029】図10は実施例3の構成図,図9はパルス
吸収回路の構成例2を示し,図11は実施例3の各部の
動作波形の例である。図10において,1,2,5は上
記実施例1(図2),実施例2(図6)の各符号に対応
し,1は給電回路,2はループ検出回路,5は端末であ
り,ハイブリッド回路3,コーデック4は図示省略され
ている。また,ループ検出回路2の中の2aはA線,B
線の電圧の加算回路,2bはスレッショルド電圧Vth
と加算回路2aの出力を比較する比較回路(CMP),
2fはパルス吸収回路である。FIG. 10 is a configuration diagram of the third embodiment, FIG. 9 shows a second configuration example of the pulse absorbing circuit, and FIG. 11 shows an example of an operation waveform of each part of the third embodiment. In FIG. 10, 1, 2, and 5 correspond to the respective symbols in the first embodiment (FIG. 2) and the second embodiment (FIG. 6), 1 is a power supply circuit, 2 is a loop detection circuit, 5 is a terminal, The hybrid circuit 3 and the codec 4 are not shown. 2a in the loop detection circuit 2 is line A, B
Line voltage adding circuit, 2b is a threshold voltage Vth
And a comparison circuit (CMP) for comparing the output of the addition circuit 2a
2f is a pulse absorption circuit.
【0030】図10の実施例3では,上記実施例2と異
なりループ検出回路2の比較回路2bの出力をループ信
号LPとして交換機の制御装置に出力すると共にパルス
吸収回路2fに供給している。これにより,実施例2の
パルス吸収回路2cでは入力電圧Vabが,電源VBB
として−48Vを使用した場合に−46V程度に達して
その電圧に対応できる回路を構成しなければならないの
に対し,実施例3のパルス吸収回路2fは5V程度に限
定されるため汎用の回路で構成できる。In the third embodiment shown in FIG. 10, unlike the second embodiment, the output of the comparison circuit 2b of the loop detection circuit 2 is output as a loop signal LP to the control device of the exchange and supplied to the pulse absorption circuit 2f. As a result, in the pulse absorbing circuit 2c of the second embodiment, the input voltage Vab is
When -48V is used, a circuit which can reach about -46V and can cope with the voltage must be constructed. On the other hand, the pulse absorbing circuit 2f of the third embodiment is limited to about 5V and is a general-purpose circuit. Can be configured.
【0031】図9はパルス吸収回路の構成例2を示し,
上記図8に示すパルス吸収回路の構成例1と同じ抵抗
R,コンデンサCを備え,更にその出力信号(Vipで
表示)が入力される比較回路(CMP)30を備えてい
る。比較回路30は,信号Vipをスレッショルド電圧
Vthpと比較して,バイアス回路11a,11bを制
御する信号BCを発生している。FIG. 9 shows a configuration example 2 of the pulse absorption circuit.
It has the same resistor R and capacitor C as in the configuration example 1 of the pulse absorption circuit shown in FIG. 8, and further has a comparison circuit (CMP) 30 to which an output signal (indicated by Vip) is input. The comparison circuit 30 compares the signal Vip with the threshold voltage Vthp to generate a signal BC for controlling the bias circuits 11a and 11b.
【0032】図11は上記図9に示すパルス吸収回路を
用いた図10の実施例3の動作波形の例であり,この例
も上記図7の場合と同様にオンフック状態になった後,
ダイヤルパルス(数字“3”)が発生した場合である。FIG. 11 shows an example of the operation waveform of the third embodiment of FIG. 10 using the pulse absorbing circuit shown in FIG. 9, and this example also becomes the on-hook state similarly to the case of FIG.
This is a case where a dial pulse (number “3”) is generated.
【0033】に示すA線,B線回路の電圧Vabが加
算回路2aから出力され,比較回路2bでに示すスレ
ッショルド電圧Vthと比較され,その出力としてに
示すLP信号が発生する。このLP信号はパルス吸収回
路2fへ入力されると,図10に示すパルス吸収回路の
R,C回路の出力信号VLpは,に示す波形となって
比較回路30(図9)に供給され,に示すスレッショ
ルド電圧Vthpと比較することにより,に示すBC
信号を発生し,この信号によりバイアス回路11a,1
1bを制御し,に示すようにバイアス電圧を変化させ
る。この場合にも,オフフック時にダイヤルパルス信号
等の短いパルスは除去され,バイアス回路をループモー
ドに保持することができる。The voltage Vab of the A-line and B-line circuits shown in FIG. 4 is output from the adder circuit 2a and compared with the threshold voltage Vth shown in the comparison circuit 2b, and an LP signal shown as an output is generated. When this LP signal is input to the pulse absorption circuit 2f, the output signal VLp of the R and C circuits of the pulse absorption circuit shown in FIG. 10 is supplied to the comparison circuit 30 (FIG. 9) with the waveform shown in FIG. By comparing with the threshold voltage Vthp shown in FIG.
A signal is generated, and the bias circuit 11a, 1
1b is controlled to change the bias voltage as shown in FIG. Also in this case, a short pulse such as a dial pulse signal is removed at the time of off-hook, and the bias circuit can be held in the loop mode.
【0034】図12はパルス吸収回路の構成例3を示
し,図13は図12のパルス吸収回路を用いた場合の実
施例3の各部の動作波形の例である。図12において,
31はカウンタ(CN1で表示),32,33はフリッ
プフロップ回路(以下,FF1,FF2という)であ
る。FIG. 12 shows a third example of the configuration of the pulse absorbing circuit, and FIG. 13 shows an example of the operation waveform of each part of the third embodiment when the pulse absorbing circuit of FIG. 12 is used. In FIG.
Reference numeral 31 denotes a counter (indicated by CN1), and reference numerals 32 and 33 denote flip-flop circuits (hereinafter referred to as FF1 and FF2).
【0035】図13を参照しながら,図12のパルス吸
収回路を用いた場合の実施例3の動作例を説明する。最
初にクリア信号(CLR)=“L”がカウンタ31,F
F1,FF2に供給されて,カウンタ31のキャリーア
ウト(CO)の出力が“L”,FF2の出力Qが
“L”,FF1の出力Qが“H”になる。An example of the operation of the third embodiment when the pulse absorbing circuit of FIG. 12 is used will be described with reference to FIG. First, the clear signal (CLR) = "L" is output from the counter 31, F
The output of the carry-out (CO) of the counter 31 is "L", the output Q of the FF2 is "L", and the output Q of the FF1 is "H".
【0036】オンフック時にLP信号=“H”で,BC
信号(FF1の出力)は“H”であり,給電回路(図1
0の1)はOHTモードになる。オフフックになってL
P信号=“L”になると,この信号がFF1はクリア
(CL)端子に入力されるためFF1の出力端子Qから
発生する信号BCは“L”になり,給電回路はループモ
ードとなる。また,LP信号=“L”によりカウンタ3
1のロード(L)端子が駆動され,入力端子A〜Dに加
えられたマスク時間設定の入力がロードされる。When the LP signal is "H" at the time of on-hook, BC
The signal (output of FF1) is “H” and the power supply circuit (FIG. 1)
0) 1) becomes the OHT mode. L off-hook
When the P signal becomes "L", this signal is input to the clear (CL) terminal of the FF1, so that the signal BC generated from the output terminal Q of the FF1 becomes "L", and the power supply circuit enters the loop mode. Further, the counter 3 is set by the LP signal = "L"
1 is driven, and the input of the mask time setting applied to the input terminals A to D is loaded.
【0037】この説明では,端子A〜D=“0”である
ものとすると,カウンタ31の出力端子QA〜QD及び
CO(キャリーアウト)の出力は“L”であり,FF2
の出力Q=“L”であるためFF1のクロック端子CK
を駆動せず,FF1は動作しない。In this description, assuming that the terminals A to D are "0", the outputs of the output terminals QA to QD and CO (carry out) of the counter 31 are "L" and the FF2
Since the output Q = “L”, the clock terminal CK of the FF1
Is not driven, and FF1 does not operate.
【0038】このループモード(BC信号=“L”)の
期間に,ダイヤルパルスのブレイクパルス(図13のL
P信号中のDP1,DP2で表す“H”の区間)が発生
すると,LP信号=“H”になりカウンタ31のロード
が解除されて,クロック(CLK)信号を端子CKから
入力してカウントを開始する。しかし,図13のLP信
号のDP1,DP2で示す区間が短いため,カウンタ3
1は出力端子QA,QBが“H”になった状態(カウン
ト値“3”)で,ダイヤルパルスがメーク状態(オフフ
ック状態)になってLP信号=“L”になり,カウンタ
31は再びロード状態になって,端子CO=“L”を保
持して,マスク設定した時間内ではマスクをかけてBC
信号が“H”(OHTモード)になるのを防止する。During the loop mode (BC signal = “L”), the break pulse of the dial pulse (L in FIG. 13)
When the "H" section represented by DP1 and DP2 in the P signal occurs, the LP signal becomes "H", the load of the counter 31 is released, and the clock (CLK) signal is input from the terminal CK to count. Start. However, since the section indicated by DP1 and DP2 of the LP signal in FIG.
1 is a state in which the output terminals QA and QB have become "H" (count value "3"), the dial pulse becomes a make state (off-hook state), the LP signal becomes "L", and the counter 31 is loaded again. State, the terminal CO is kept at "L", and the mask is
The signal is prevented from becoming "H" (OHT mode).
【0039】DP2の後のオフフック状態から,再びオ
ンフック状態になってLP信号=“H”に戻ると,カウ
ンタ31はカウントを始め,マスク時間設定として設定
され個数のクロック信号をカウントして,15個のクロ
ック信号をカウントすると出力端子QA〜QD=“H”
になって端子CO=“H”になる。この端子COの
“H”は,FF2のデータ入力Dへ供給されクロックに
同期してセットされて出力Qが“H”となり,これがF
F1のクロック入力CKへ供給されてデータ入力Dの
“1”が設定されて出力Qから“H”が発生してBC信
号として出力されて,OHTモードに戻る。When the on-hook state is returned to the on-hook state after DP2 and the LP signal returns to "H", the counter 31 starts counting and counts the number of clock signals set as the mask time setting. When the number of clock signals is counted, output terminals QA to QD = "H"
And the terminal CO becomes "H". The "H" of this terminal CO is supplied to the data input D of the FF2 and is set in synchronization with the clock, so that the output Q becomes "H".
It is supplied to the clock input CK of F1 to set "1" of the data input D, and "H" is generated from the output Q, output as a BC signal, and return to the OHT mode.
【0040】このようにして,短いパルスを除去したB
C信号を給電回路1のバイアス回路11a,11bに加
えて,バイアス回路をループモードに保持する。なお,
この例ではマスク時間設定は,入力端子A〜Dが全て
“0”であるため,キャリーアウトCOが発生するま
で,15個のクロック周期の時間がマクス時間となって
いる。In this way, B from which short pulses have been removed
The C signal is applied to the bias circuits 11a and 11b of the power supply circuit 1, and the bias circuit is held in the loop mode. In addition,
In this example, since the input terminals A to D are all "0" in the mask time setting, 15 clock cycles are the max time until the carry-out CO occurs.
【0041】図14はパルス吸収回路の構成例4を示
す。図中,31〜33は上記図12の同一符号の各回路
と同じであり,34はリンガマスク回路である。この構
成例4では,上記図12に示す構成においてLP信号が
通過する経路上にリンガマスク回路34を設けたもので
ある。この構成例は,リンガ信号がオン・オフを繰り返
した時に,その都度加入者線上の電圧が急激に変化する
ためにループ検出回路が誤ってループ有り(LP信号=
“L”)を検出する場合があり,そのような誤ったルー
プ有りの検出を防止するものである。FIG. 14 shows a configuration example 4 of the pulse absorbing circuit. In the figure, reference numerals 31 to 33 denote the same circuits as those having the same reference numerals in FIG. 12, and reference numeral denotes a ringer mask circuit. In the configuration example 4, the ringer mask circuit 34 is provided on the path through which the LP signal passes in the configuration shown in FIG. In this configuration example, when the ringer signal is repeatedly turned on and off, the loop detection circuit erroneously has a loop (LP signal =
"L") is detected in some cases, and such an erroneous loop is prevented from being detected.
【0042】図15はリンガマスク回路の構成例1を示
し,図15において,INV1はインバータ1,FF3
〜FF6はプリセット端子(PR)を備え,この端子に
“H”から“L”へ変化する信号が入力するとプリセッ
トがかけられ,“L”の入力が維持される間は出力Qに
“H”が出力されるフリップフロップ回路,AND1,
AND2はアンド回路,OR1はオア回路1である。FIG. 15 shows a configuration example 1 of the ringer mask circuit. In FIG.
FF6 is provided with a preset terminal (PR). When a signal that changes from "H" to "L" is input to this terminal, presetting is performed and the output Q is set to "H" while the "L" input is maintained. , And flip-flop circuits AND1,
AND2 is an AND circuit, and OR1 is an OR circuit 1.
【0043】このリンガマスク回路は,リンガ信号の切
替えを行うリレーの動作,復旧から一定時間だけLP信
号をマスクして,OHTモードを保持するために設けた
ものである。This ringer mask circuit is provided for masking the LP signal for a certain period of time from the operation and recovery of the relay for switching the ringer signal and maintaining the OHT mode.
【0044】図16は図15に示すリンガマスク回路を
含むパルス吸収回路の動作波形の例であり,以下に説明
する。図15のリンガマスク回路のFF3,FF4は初
期設定でクリア信号(CLR)によりクリアされ,それ
ぞれの出力Q=“L”となりマスク無しとなる。リンガ
(RNGで示す)信号がオフからオンに変化すると,イ
ンバータ(INV1)で反転されて発生した“H”から
“L”への信号がFF3,FF4のプリセット端子(P
R)に加えられ,FF3,FF4の出力Qが“H”にな
るが,アンド回路1(AND1)の入力の他方はリンガ
オン時は“L”のためその出力は“L”となってマスク
無しとなる。FIG. 16 shows an example of operation waveforms of the pulse absorbing circuit including the ringer mask circuit shown in FIG. 15, which will be described below. The FF3 and FF4 of the ringer mask circuit of FIG. 15 are cleared by the clear signal (CLR) in the initial setting, and the respective outputs Q = "L", so that no masking is performed. When a ringer (indicated by RNG) signal changes from off to on, a signal from “H” to “L” generated by being inverted by the inverter (INV1) is output to the preset terminals (P) of FF3 and FF4.
R), the output Q of FF3 and FF4 becomes "H", but the other input of the AND circuit 1 (AND1) becomes "L" when the ringer is on, so that the output becomes "L" and there is no mask. Becomes
【0045】このFF3,FF4はこの後,リンガ(R
NG)がオンからオフに変化すると,プリセットが解除
されてクロック信号(CKR)の立ち上げが端子CKに
供給されると,最初にFF3がデータ入力端子D
(“0”に固定)がセットされて出力Qから“L”を出
力し,続いて次のクロック信号の立ち上げによりFF4
がFF3の出力Qの“L”がデータ入力端子Dへ入力さ
れているため同じく“0”がセットされて,その出力Q
から“L”を発生する。これによりリンガ(RNG)が
オンからオフに切替わった直後から一定時間内にLP信
号が誤ってループ有りを表す誤パルスを発生しても,ア
ンド回路1(AND1)によりインバータ1とFF4の
出力のアンドにより“H”が出力され,オア回路1(O
R1)から誤パルスが発生した期間も誤パルスをマスク
したLP’信号が出力されてOHTモードを保持するこ
とができる。Thereafter, the FF3 and FF4 are connected to the ringer (R
When NG) changes from ON to OFF, the preset is released and the rising edge of the clock signal (CKR) is supplied to the terminal CK.
(Fixed to “0”) is set, and “L” is output from the output Q. Then, when the next clock signal rises, FF4
Is also set to "0" because "L" of the output Q of the FF3 is input to the data input terminal D, and the output Q
Generates "L" from Thus, even if the LP signal erroneously generates an erroneous pulse indicating that there is a loop within a predetermined time immediately after the ringer (RNG) is switched from on to off, the output of the inverter 1 and the FF4 is output by the AND circuit 1 (AND1). "H" is output by AND of the OR circuit 1 (O
During the period in which the erroneous pulse is generated from R1), the LP 'signal masking the erroneous pulse is output, and the OHT mode can be maintained.
【0046】一方,FF5,FF6は図16に示すよう
にリンガ(RNG)信号がオンからオフに変化する時に
プリセット端子(PR)が駆動されて,それぞれの出力
Qが“H”を出力するが,アンド回路2(AND2)の
入力の他方はリンガオフ時に“L”のため,その出力は
“L”になってマスク無しとなる。リンガ信号がオフか
らオンに切替わると,プリセットが解除されてFF3が
次のクロック(CKR)の立ち上がりで“0”にセット
され,その次のクロック(CKR)の立ち上がりでFF
4が“0”にセットされて,各出力Qから順に“L”が
発生する。この時,アンド回路2(AND2)からLP
信号の誤パルスをマスクする“H”が出力されて,オア
回路1から誤パルスを含まないLP’信号が発生する。On the other hand, as shown in FIG. 16, when the ringer (RNG) signal changes from on to off, the preset terminals (PR) of the FF5 and FF6 are driven, and the respective outputs Q output "H". , And the other input of the AND circuit 2 (AND2) is "L" when the ringer is off, so that its output becomes "L" and there is no mask. When the ringer signal is switched from off to on, the preset is released and FF3 is set to "0" at the rising of the next clock (CKR), and FF3 is set at the rising of the next clock (CKR).
4 is set to "0", and "L" is generated sequentially from each output Q. At this time, LP from AND circuit 2 (AND2)
“H” for masking the erroneous pulse of the signal is output, and the OR ′ circuit 1 generates an LP ′ signal that does not include the erroneous pulse.
【0047】図17はリンガマスク回路の構成例2を示
す。このリンガマスク回路は上記図14に示すパルス吸
収回路の中のリンガマスク回路34として使用する。図
17において,INV2はインバータ2,FF7〜FF
12はそれぞれプリセット端子を備えたフリップフロッ
プ回路,OR2はオア回路2である。FIG. 17 shows a configuration example 2 of the ringer mask circuit. This ringer mask circuit is used as the ringer mask circuit 34 in the pulse absorption circuit shown in FIG. In FIG. 17, INV2 is an inverter 2, FF7 to FF.
Reference numeral 12 denotes a flip-flop circuit having a preset terminal, and OR2 denotes an OR circuit 2.
【0048】図18は図17に示すリンガマスク回路を
含むパルス吸収回路(図14)の動作波形の例であり,
この例ではリンガ送出期間(例えば,リンガオンが1
秒,リンガオフが3秒の周期)の間,LP信号のマスク
を行いリンガ送出中はOHTモードを保持する動作の例
であり,以下に説明する。FIG. 18 shows an example of operation waveforms of the pulse absorbing circuit (FIG. 14) including the ringer mask circuit shown in FIG.
In this example, the ringer sending period (for example, if the ringer-on is 1
This is an example of an operation in which the LP signal is masked during the period of 2 seconds and the ringer-off period is 3 seconds, and the OHT mode is maintained while the ringer is being transmitted.
【0049】最初にリンガ(RNG)信号がオフの期間
にクリア信号(CLR)が発生すると,図17の全ての
フリップフロップ回路FF7〜FF12がクリアされ
て,それぞれの出力Qは“L”になり,マスク無しとな
る。リンガ送出が開始してリンガ(RNG)信号が図1
8に示すように“H”(オン)になると,インバータ2
(INV2)で反転した信号がFF7〜FF12の各プ
リセット端子へ入力されるため,それぞれプリセットさ
れて図18に示すように各出力Qは全て“H”となって
マスクを開始する。マスクはFF12の出力Qの信号と
LP信号をオア回路2(OR2)で論理和することによ
り実行され,出力信号LP’がループ信号となる。When a clear signal (CLR) is first generated while the ringer (RNG) signal is off, all the flip-flop circuits FF7 to FF12 in FIG. 17 are cleared, and the respective outputs Q become "L". , No mask. Ringer transmission starts and the ringer (RNG) signal is
As shown in FIG.
Since the signal inverted at (INV2) is input to each of the preset terminals of FF7 to FF12, they are respectively preset and all the outputs Q become "H" as shown in FIG. 18 to start masking. The mask is executed by ORing the signal of the output Q of the FF 12 and the LP signal by the OR circuit 2 (OR2), and the output signal LP 'becomes a loop signal.
【0050】リンガオンからオフになると,FF7のデ
ータ入力(D)=“0”がクロック(CKS)の立ち上
がりでセットされて出力Qが“L”になる。図18に示
すように次のクロック(CKS)の立ち上がりでFF8
はFF7の出力Qからの“L”がセットされ,その出力
Qも“L”となり,更に次のクロック(CKS)により
FF9の出力Qも“L”となる。しかし,FF12に
“L”が達する前にリンガオンになって,FF7〜FF
12は再びプリセットされて,それぞれの出力Qは全て
“H”になり,リンガオフになると上記の動作を実行す
る。When the ringer is turned off, the data input (D) = "0" of the FF 7 is set at the rising edge of the clock (CKS), and the output Q becomes "L". As shown in FIG. 18, at the rising of the next clock (CKS), FF8
Is set to "L" from the output Q of the FF 7, the output Q also becomes "L", and the output Q of the FF 9 also becomes "L" by the next clock (CKS). However, the linger is turned on before “L” reaches FF12, and FF7 to FF7 are turned on.
12 is preset again, all the outputs Q become "H", and when the ringer is turned off, the above operation is executed.
【0051】リンガ送出が終了すると,FF7〜FF1
2はクロック(CKS)の立ち上がり毎に“L”をシフ
トして,最後にFF12の出力Qが“L”となってマス
クが終了する。このようにして,リンガリレーの動作,
復旧時の誤LP信号をマスクすることができ,OHTモ
ードを保持することができる。When the ringer transmission is completed, FF7 to FF1
2 shifts “L” at every rising edge of the clock (CKS), and finally the output Q of the FF 12 becomes “L”, and the masking ends. In this way, the operation of the ringer relay,
The erroneous LP signal at the time of restoration can be masked, and the OHT mode can be maintained.
【0052】[0052]
【発明の効果】本発明によれば,オンフックトランスミ
ッション時に給電回路のバイアス電圧を切替える方法を
用いた場合に,誤ったループ信号の送出を無くすことが
でき,常時バイアス電圧を発生させることによる給電電
流の減少を無くすことができる。また,パルス吸収回路
によりバイアス電圧変化時にオン・オフを繰り返す発振
を防止することができる。更に,リンガマスクをパルス
吸収回路に設けることによりリンガ送出時のバイアス回
路の誤動作を防止することができる。According to the present invention, when the method of switching the bias voltage of the power supply circuit during the on-hook transmission is used, it is possible to eliminate the transmission of an erroneous loop signal, and to reduce the power supply current by constantly generating the bias voltage. Can be reduced. In addition, the pulse absorption circuit can prevent oscillation that repeatedly turns on and off when the bias voltage changes. Further, by providing a ringer mask in the pulse absorbing circuit, it is possible to prevent a malfunction of the bias circuit when the ringer is transmitted.
【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.
【図2】実施例1の構成図である。FIG. 2 is a configuration diagram of a first embodiment.
【図3】実施例1の各部の動作波形の例を示す図であ
る。FIG. 3 is a diagram illustrating an example of an operation waveform of each unit according to the first exemplary embodiment.
【図4】ダイヤルパルス受信時の問題を示す図である。FIG. 4 is a diagram showing a problem when receiving a dial pulse.
【図5】線間電圧がスレッショルド付近になった時の問
題を示す図である。FIG. 5 is a diagram illustrating a problem when a line voltage becomes close to a threshold.
【図6】実施例2の構成図である。FIG. 6 is a configuration diagram of a second embodiment.
【図7】実施例2の各部の動作波形の例を示す図であ
る。FIG. 7 is a diagram illustrating an example of an operation waveform of each unit according to the second embodiment.
【図8】パルス吸収回路の構成例1を示す図である。FIG. 8 is a diagram illustrating a configuration example 1 of a pulse absorption circuit.
【図9】パルス吸収回路の構成例2を示す図である。FIG. 9 is a diagram illustrating a configuration example 2 of the pulse absorption circuit.
【図10】実施例3の構成図である。FIG. 10 is a configuration diagram of a third embodiment.
【図11】実施例3の各部の動作波形の例を示す図であ
る。FIG. 11 is a diagram illustrating an example of an operation waveform of each unit according to the third embodiment.
【図12】パルス吸収回路の構成例3を示す図である。FIG. 12 is a diagram illustrating a configuration example 3 of the pulse absorption circuit.
【図13】図12のパルス吸収回路を用いた場合の実施
例3の各部の動作波形の例を示す図である。FIG. 13 is a diagram illustrating an example of operation waveforms of each unit of the third embodiment when the pulse absorption circuit of FIG. 12 is used.
【図14】パルス吸収回路の構成例4を示す図である。FIG. 14 is a diagram illustrating a configuration example 4 of the pulse absorption circuit.
【図15】リンガマスク回路の構成例1を示す図であ
る。FIG. 15 is a diagram illustrating a configuration example 1 of a ringer mask circuit.
【図16】図15に示すリンガマスク回路を含むパルス
吸収回路の動作波形の例を示す図である。16 is a diagram showing an example of an operation waveform of a pulse absorption circuit including the ringer mask circuit shown in FIG.
【図17】リンガマスク回路の構成例2を示す図であ
る。FIG. 17 is a diagram illustrating a configuration example 2 of a ringer mask circuit.
【図18】図17に示すリンガマスク回路を含むパルス
吸収回路の動作波形の例を示す図である。18 is a diagram showing an example of an operation waveform of a pulse absorption circuit including the ringer mask circuit shown in FIG.
【図19】OHT方式の説明図である。FIG. 19 is an explanatory diagram of the OHT method.
【図20】従来例1の構成図である。FIG. 20 is a configuration diagram of Conventional Example 1.
【図21】従来例1の動作例を示す図である。FIG. 21 is a diagram showing an operation example of Conventional Example 1.
【図22】従来例2の構成図である。FIG. 22 is a configuration diagram of Conventional Example 2.
【図23】従来例2の動作例を示す図である。FIG. 23 is a diagram showing an operation example of Conventional Example 2.
1 給電回路 10a,10b 電源発生回路 11a,11b バイアス回路 2 ループ検出回路 3 ハイブリッド回路 4 コーデック DESCRIPTION OF SYMBOLS 1 Power supply circuit 10a, 10b Power generation circuit 11a, 11b Bias circuit 2 Loop detection circuit 3 Hybrid circuit 4 Codec
Claims (7)
ガの休止期間に情報データを端末へ送信するオンフック
トランスミッション機能を備えた交換機におけるアナロ
グ加入者回路であって,アナログ加入者回路は給電回
路,ループ検出回路,リンガ送出回路及び情報データを
加入者線へ出力する回路とを備え,前記給電回路は,加
入者線を構成する2つの線へ電源を供給する電源発生回
路と前記電源発生回路から発生する電源電圧に対しバイ
アス電圧を供給するバイアス回路を備え,前記ループ検
出回路はループ有を検出すると前記給電回路のバイアス
回路をオフにして,ループ無しを検出すると前記給電回
路のバイアス回路をオンに制御することを特徴とするオ
ンフックトランスミッション機能を備えた交換機におけ
るアナログ加入者回路。1. An analog subscriber circuit in an exchange having an on-hook transmission function for transmitting information data to a terminal while a ringer is inactive while in an on-hook state when an incoming call arrives at the terminal. A detection circuit, a ringer sending circuit, and a circuit for outputting information data to the subscriber line, wherein the power supply circuit generates a power from the power generating circuit for supplying power to two lines constituting the subscriber line; A bias circuit for supplying a bias voltage to the power supply voltage to be supplied. The loop detection circuit turns off the bias circuit of the power supply circuit when detecting the presence of a loop, and turns on the bias circuit of the power supply circuit when detecting no loop. Analog subscriber circuit in exchange with on-hook transmission function characterized by controlling .
は,前記加入者線を構成する2つの線の電圧または電流
を加算する加算回路と,前記加算回路の出力の一方がパ
ルス吸収回路を介して入力される第1の比較回路と,前
記加算回路の出力の他方が入力される第2の比較回路と
を備え,前記第1の比較回路は入力された電流または電
圧のレベルを比較電圧と比較した結果を前記バイアス回
路の制御信号として供給し,前記第2の比較回路は入力
された電流または電圧のレベルを比較電圧と比較した結
果をループ状態を表す信号として出力することを特徴と
するオンフックトランスミッション機能を備えた交換機
におけるアナログ加入者回路。2. The loop detecting circuit according to claim 1, wherein the loop detecting circuit includes an adding circuit for adding a voltage or a current of two lines forming the subscriber line, and one of outputs of the adding circuit is connected to a pulse absorbing circuit. And a second comparison circuit to which the other of the outputs of the adder circuit is inputted, wherein the first comparison circuit compares the level of the inputted current or voltage with a comparison voltage. The comparison result is supplied as a control signal of the bias circuit, and the second comparison circuit outputs a result of comparing the level of the input current or voltage with a comparison voltage as a signal indicating a loop state. Analog subscriber circuit in an exchange with on-hook transmission function.
は,前記加入者線を構成する2つの線の電流または電圧
のレベルを加算する加算回路と,前記加算回路の出力を
比較電圧と比較する比較回路とを備え,前記比較回路の
出力をループ状態を表す信号として出力すると共に,該
比較回路の出力が供給されるパルス吸収回路を設け,該
パルス吸収回路の出力を前記バイアス回路の制御信号と
して供給することを特徴とするオンフックトランスミッ
ション機能を備えた交換機におけるアナログ加入者回
路。3. The loop detection circuit according to claim 1, wherein the loop detection circuit compares an output of the addition circuit with a comparison voltage for adding a current or voltage level of two lines constituting the subscriber line. And a pulse absorbing circuit to which an output of the comparing circuit is output as a signal indicating a loop state and to which an output of the comparing circuit is supplied, wherein an output of the pulse absorbing circuit is supplied to a control signal of the bias circuit. An analog subscriber circuit in an exchange having an on-hook transmission function, characterized in that the circuit is supplied as a telephone.
吸収回路は,コンデンサ,抵抗を用いたローパスフィル
タの構成,または前記ローパスフィルタ及びその出力を
比較電圧と比較する比較回路を含む構成の何れかにより
構成したことを特徴とするオンフックトランスミッショ
ン機能を備えた交換機におけるアナログ加入者回路。4. The pulse absorption circuit according to claim 2, wherein the pulse absorption circuit has a configuration of a low-pass filter using a capacitor and a resistor, or a configuration including the low-pass filter and a comparison circuit for comparing an output of the low-pass filter with a comparison voltage. An analog subscriber circuit in an exchange having an on-hook transmission function, comprising:
は,ループ信号がオンフックを表示すると設定されたマ
スク時間を計測するカウンタと,前記ループ信号及び前
記カウンタの出力により制御されてバイアス回路の制御
信号を発生するフリップフロップ回路とを備え,前記フ
リップフロップ回路はループ信号がオフフックからオン
フックを表示する場合にオンフックを表す信号の継続時
間が前記カウンタが設定時間に達するまではオンフック
信号をマスクすることを特徴とするオンフックトランス
ミッション機能を備えた交換機におけるアナログ加入者
回路。5. The pulse absorption circuit according to claim 3, wherein the pulse absorption circuit controls a bias circuit controlled by a counter for measuring a mask time set when the loop signal indicates on-hook, and a bias circuit controlled by an output of the loop signal and the counter. A flip-flop circuit for generating a signal, wherein the flip-flop circuit masks the on-hook signal until the counter reaches a set time when the loop signal indicates on-hook from off-hook until the counter reaches a set time. An analog subscriber circuit in an exchange having an on-hook transmission function.
は,前記ループ信号が入力されると共にリンガ信号が供
給されるリンガマスク回路を備え,前記リンガマスク回
路は,リンガ信号の動作,復旧時の誤ったループ信号を
マスクした出力を前記カウンタ及び前記フリップフロッ
プ回路に供給することを特徴とするオンフックトランス
ミッション機能を備えた交換機におけるアナログ加入者
回路。6. The pulse absorbing circuit according to claim 5, further comprising a ringer mask circuit to which the loop signal is input and to which a ringer signal is supplied, wherein the ringer mask circuit operates and recovers the ringer signal. An analog subscriber circuit in an exchange having an on-hook transmission function, wherein an output obtained by masking an erroneous loop signal is supplied to the counter and the flip-flop circuit.
は,前記ループ信号が入力されると共にリンガ信号が供
給されるリンガマスク回路を備え,前記リンガマスク回
路は,リンガ信号の動作,復旧時の誤ったループ信号を
マスクするために,リンガ送出期間中に継続してマスク
信号を発生することを特徴とするオンフックトランスミ
ッション機能を備えた交換機におけるアナログ加入者回
路。7. The pulse absorbing circuit according to claim 5, further comprising: a ringer mask circuit to which the loop signal is input and a ringer signal is supplied, wherein the ringer mask circuit operates and recovers the ringer signal. An analog subscriber circuit in an exchange having an on-hook transmission function characterized in that a mask signal is continuously generated during a ringer transmission period in order to mask an erroneous loop signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8198650A JPH1051816A (en) | 1996-07-29 | 1996-07-29 | Analog subscriber circuit in exchange provided with on-hook transmission function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8198650A JPH1051816A (en) | 1996-07-29 | 1996-07-29 | Analog subscriber circuit in exchange provided with on-hook transmission function |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1051816A true JPH1051816A (en) | 1998-02-20 |
Family
ID=16394752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8198650A Withdrawn JPH1051816A (en) | 1996-07-29 | 1996-07-29 | Analog subscriber circuit in exchange provided with on-hook transmission function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1051816A (en) |
-
1996
- 1996-07-29 JP JP8198650A patent/JPH1051816A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5333190A (en) | Telephone ring detection method and apparatus | |
EP0089687B1 (en) | Method of and electronic device for detecting the lifting of the telephone handset in presence of ringing current | |
US4636588A (en) | Electric source circuit for telephone sets | |
US4524245A (en) | Ring trip detection system | |
US3920928A (en) | Line control circuit | |
JPH1051816A (en) | Analog subscriber circuit in exchange provided with on-hook transmission function | |
US4196318A (en) | Electronically-switched multifrequency generator for providing tone signaling | |
EP0600644A1 (en) | Ring-trip detection using ring voltage and current | |
KR850008599A (en) | Call signal transmitter | |
USRE29078E (en) | Key telephone system | |
JP2980777B2 (en) | Terminal network controller | |
JPH0432580B2 (en) | ||
US5661777A (en) | Loop detection signal issuing circuit in subscriber circuit having on-hook transmission facility | |
JPH0272790A (en) | Loop detecting circuit | |
JP3290212B2 (en) | No-ringing incoming call network controller | |
JPH07118739B2 (en) | Telephone circuit | |
JP3021121B2 (en) | Terminal network controller | |
JPS6387849A (en) | Resonance preventing circuit | |
JPH05327873A (en) | Ringer transmission circuit | |
JPH04104546A (en) | Polarity inversion detection | |
JPS62159959A (en) | Telephone line holding circuit | |
JPS6294061A (en) | Charge recept type telephone set | |
JPS5825749A (en) | Response detecting circuit | |
JPH01168148A (en) | Subscriber call signal system for time division exchange | |
JP2000036868A (en) | Ring trip circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |