JPH1050689A - Apparatus and method for removing particles in semiconductor production - Google Patents

Apparatus and method for removing particles in semiconductor production

Info

Publication number
JPH1050689A
JPH1050689A JP12352397A JP12352397A JPH1050689A JP H1050689 A JPH1050689 A JP H1050689A JP 12352397 A JP12352397 A JP 12352397A JP 12352397 A JP12352397 A JP 12352397A JP H1050689 A JPH1050689 A JP H1050689A
Authority
JP
Japan
Prior art keywords
self
semiconductor
semiconductor device
protective
assembled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12352397A
Other languages
Japanese (ja)
Inventor
Enu Marakasu Jiyooji
ジョージ・エヌ・マラカス
Goronkin Haabaato
ハーバート・ゴロンキン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH1050689A publication Critical patent/JPH1050689A/en
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

PROBLEM TO BE SOLVED: To protect semiconductor elements outside and inside of a clean room by the semiconductor surface of the element being fabricated with a self- composed protective seal. SOLUTION: A semiconductor element 10 includes a Si substrate 12. An upper face 12 having an SiO2 layer 14 is formed on the upper part of the element 10. A bond layer 20 is deposited on the upper face 16 and has a self- composed protective seal 30 deposited thereto, so that the radicals composed of hydroxy (OH) group at the head part form Si-O bonds during self composition. The seal 30 can be removed it any time by such a standard manufacturing procedure for gasifying this film by ultraviolet rays or standard O-plasma. Thus it is possible to protect the element 10 outside and inside of a clean room.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は一般的には半導体素
子の製造に関し、特に半導体素子製造の信頼性を改善す
る方法および装置に関する。
FIELD OF THE INVENTION The present invention relates generally to semiconductor device fabrication, and more particularly to a method and apparatus for improving the reliability of semiconductor device fabrication.

【0002】[0002]

【従来の技術】半導体素子の製造においてはそれらを汚
染物質から保護するために細心の注意を払わねばならな
い。そのため、従来の半導体素子製造法では製造処理の
全段階について高価で精巧なクリーン・ルームを使用す
る必要がある。半導体素子が汚染された環境で処理され
ると、微粒子が素子を汚染し、生産性および素子完成品
の信頼性に多大な損失が生じる。この一定したクリーン
・ルーム環境の必要性が半導体素子製造に要する高い経
費の大きな部分を占めている。
BACKGROUND OF THE INVENTION In the manufacture of semiconductor devices, great care must be taken to protect them from contaminants. Therefore, in the conventional semiconductor device manufacturing method, it is necessary to use expensive and sophisticated clean rooms for all stages of the manufacturing process. When a semiconductor device is processed in a contaminated environment, fine particles contaminate the device, causing a great loss in productivity and reliability of a completed device. The need for this constant clean room environment accounts for a large portion of the high cost of manufacturing semiconductor devices.

【0003】[0003]

【発明が解決しようとする課題】半導体素子の汚染を防
止するために、素子がクリーン・ルームから取り出され
るときには常に高価で複雑な真空搬送チャンバが用いら
れる。さらに、半導体素子はクリーン・ルーム環境の外
にあるときは常時かかる真空搬送チャンバ内に収容しな
ければならない。残念なことに、かかる真空搬送チャン
バは大型かつ高価であり、この問題に対する理想的な解
決策とはいえないものである。
In order to prevent contamination of semiconductor devices, expensive and complex vacuum transfer chambers are used whenever the device is removed from the clean room. Furthermore, semiconductor devices must always be housed in such a vacuum transfer chamber when outside of a clean room environment. Unfortunately, such vacuum transfer chambers are large and expensive, and are not ideal solutions to this problem.

【0004】したがって、半導体素子をクリーン・ルー
ム外では常時真空搬送チャンバに収容する必要性を低減
する半導体素子保護方法が必要とされている。本発明の
目的はクリーン・ルーム環境の内外いずれにおいても半
導体素子を保護することである。本発明の他の目的は生
産の全段階において半導体素子の汚染を低減することに
よって半導体製造の生産歩留まりを増大させることであ
る。
Therefore, there is a need for a semiconductor device protection method that reduces the necessity of always accommodating semiconductor devices in a vacuum transfer chamber outside a clean room. It is an object of the present invention to protect semiconductor devices both inside and outside a clean room environment. It is another object of the present invention to increase the production yield of semiconductor manufacturing by reducing contamination of semiconductor devices at all stages of production.

【0005】[0005]

【課題を解決するための手段】自己集成型の保護封入物
を用いた半導体素子保護方法および装置において上記の
課題およびその他の課題が少なくとも部分的には解決さ
れ、また上記の目的およびその他の目的が達成される。
SUMMARY OF THE INVENTION The above and other objects are at least partially attained in a method and apparatus for protecting a semiconductor device using a self-molding protective enclosure. Is achieved.

【0006】[0006]

【発明の実施の形態】実施例においては、自己集成封入
物を用いて半導体素子の表面を保護する膜が設けられ
る。この保護膜は素子に対する過剰な汚染を生じさせる
ことなく素子をクリーン・ルーム環境から取り出すこと
を可能にするものである。自己集成封入物は半導体素子
の表面に堆積された少なくとも1つの自己集成単分子層
(SAM)からなる。この自己集成単分子層封入物は界
面活性基からなる頭部を有する分子を含んだ溶液を塗布
することによって作成される。界面活性基は自己集成
し、半導体素子の表面に結合する。詳細には、界面活性
基は半導体素子の表面に結合するように選択される。実
施例において、界面活性基は半導体素子基板上の二酸化
珪素層に付着するように選択される。かかる分子が自己
集成するとき、分子はその頭が半導体の表面に向き、そ
の尾が表面から離れる方向を向くように自己整列し、こ
れによって半導体素子の上に緻密な保護膜が形成され
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the embodiment, a film for protecting the surface of a semiconductor device by using a self-assembled enclosure is provided. This protective film allows the device to be removed from the clean room environment without causing excessive contamination to the device. The self-assembled enclosure comprises at least one self-assembled monolayer (SAM) deposited on the surface of the semiconductor device. This self-assembled monolayer inclusion is made by applying a solution containing molecules with heads consisting of surfactant groups. The surfactant groups self-assemble and bind to the surface of the semiconductor device. In particular, the surface-active groups are selected to bind to the surface of the semiconductor device. In an embodiment, the surfactant groups are selected to adhere to a silicon dioxide layer on the semiconductor device substrate. When such molecules self-assemble, they self-align such that their heads point toward the surface of the semiconductor and their tails point away from the surface, thereby forming a dense protective film over the semiconductor device.

【0007】自己集成膜は極めて薄い有機膜を作成する
ことのできる極めて整然とした分子集成体である。“極
めて整然とした”とはこれらの分子の空間的構造を指
す。これらの膜のこの極めて整然とした性質によって少
ない欠陥で高密度が得られ、また高度な分子整列が達成
される。本開示においては、自己集成および自己集成膜
とはある面の上にほぼ均一な分子構造が形成され、分子
がその面に対してほぼ直角を成す分子の堆積として定義
される。
[0007] Self-assembled self-assembly is an extremely ordered molecular assembly that can produce very thin organic films. "Extremely ordered" refers to the spatial structure of these molecules. This extremely orderly nature of these films results in high densities with few defects and a high degree of molecular alignment. In the present disclosure, self-assembly and self-assembly deposition are defined as a deposition of molecules in which a substantially uniform molecular structure is formed on a surface and the molecules are substantially perpendicular to the surface.

【0008】希望あるいは必要に応じて、追加的な封入
物の自己集成単分子層を塗布することもできる。素子が
清浄な環境に戻されるとき、あるいは他のさらに処理可
能な状態にあるとき、封入物を簡単に除去し素子をもと
の状態に戻すことができる。ここで実施例のより詳細な
説明のための図面を見ると、図1は半導体素子10の一
部の概略側断面図である。一実施例では、半導体素子1
0は珪素(Si)基板12を含む。半導体素子10の上
部は二酸化珪素の上面16を有する二酸化珪素(SiO
2 )層14を含む。他の実施例では、半導体基板12は
ガリウムひ素(GaAs)等の他の適当な半導体元素か
らなる。図示する半導体素子10はしたがって基板12
中の個々の半導体元素の形成前、形成中あるいは形成後
の任意の製造段階における任意の半導体部分とすること
ができる。半導体素子10は本発明に係る素子保護方法
および装置を図示するために用いるものである。
[0008] If desired or necessary, an additional self-assembled monolayer of inclusions can be applied. When the device is returned to a clean environment, or is in any other processable condition, the enclosure can be easily removed and the device returned to its original state. Turning now to the drawings for a more detailed description of the embodiments, FIG. 1 is a schematic side cross-sectional view of a portion of a semiconductor device 10. In one embodiment, the semiconductor device 1
0 includes the silicon (Si) substrate 12. The upper portion of the semiconductor element 10 has silicon dioxide (SiO 2) having an upper surface 16 of silicon dioxide.
2 ) Including layer 14. In other embodiments, semiconductor substrate 12 comprises other suitable semiconductor elements, such as gallium arsenide (GaAs). The semiconductor element 10 shown is thus a substrate 12
It can be any semiconductor portion before, during or after the formation of the individual semiconductor elements in any of the manufacturing steps. The semiconductor device 10 is used to illustrate the device protection method and device according to the present invention.

【0009】図2には半導体素子10の製造における他
の段階の概略側断面図を示す。本実施例の第1段階は半
導体素子10上の結合層20の堆積である。結合層20
は本実施例では搬送体素子10を後に塗布される保護封
入物と結合するはたらきをする。結合層の種類は半導体
素子10の上面16および保護封入物に化学的に結合す
るように選択される。二酸化珪素層14を有する珪素基
板12上で用いられる本実施例では、結合層はヒドロキ
シ(OH)からなる。特に、自己集成中に頭部の基が珪
素−酸素結合を形成するようにヒドロキシレートが選択
される。
FIG. 2 is a schematic side sectional view showing another stage in the manufacture of the semiconductor device 10. As shown in FIG. The first step in this embodiment is the deposition of a bonding layer 20 on the semiconductor device 10. Bonding layer 20
Works in this embodiment to couple the carrier element 10 with a protective enclosure to be applied later. The type of tie layer is selected to chemically bond to the top surface 16 of the semiconductor device 10 and the protective encapsulation. In the present embodiment used on the silicon substrate 12 having the silicon dioxide layer 14, the bonding layer is made of hydroxy (OH). In particular, the hydroxylate is chosen such that the head group forms a silicon-oxygen bond during self-assembly.

【0010】異なる種類の材料で形成された半導体素子
に対しては結合層20以外の結合層を選択することもで
きる。たとえば、半導体材料系がガリウムひ素(GaA
s)を含む場合、適当な結合層はチオール(SH)からな
るものである。より詳細には、GaAs半導体基板の結
合層は好適にはアルケンチオール(alkanethiol) からな
る。
For semiconductor elements made of different types of materials, a coupling layer other than the coupling layer 20 can be selected. For example, if the semiconductor material system is gallium arsenide (GaAs)
If s) is included, a suitable tie layer comprises thiol (SH). More specifically, the bonding layer of the GaAs semiconductor substrate preferably comprises alkanethiol.

【0011】図3には半導体素子10の製造における他
の段階の概略側断面図を示す。半導体素子10に結合層
20が塗布された状態において、本実施例における次の
段階は自己集成保護封入物30の堆積である。保護封入
物30は半導体素子10に化学的に結合してそれを汚染
から有効に保護する。本実施例では、保護封入物30は
少なくとも1つの自己集成単分子層封入物を含む。
FIG. 3 is a schematic side sectional view showing another stage in the manufacture of the semiconductor device 10. With the bonding layer 20 applied to the semiconductor device 10, the next step in this embodiment is the deposition of a self-assembled protective fill 30. The protective encapsulation 30 chemically bonds to the semiconductor device 10 and effectively protects it from contamination. In this embodiment, protective encapsulation 30 includes at least one self-assembled monolayer encapsulation.

【0012】図4には半導体素子に塗布される前の自己
集成単分子層の分子40を示す。本実施例では、分子4
0はオクタデシルトリクロロシラン(OTS:octadecy
ltrichlorosilane)を含む。詳細には、OTS分子40
は頭部42,胴部44および尾部46からなる。頭部4
2は半導体素子に結合するように選択された界面活性基
を含む。珪素基板上で使用する本実施例では、界面活性
基はトリクロロシラン(SiCl3 )からなる。頭部4
2の界面活性基がSiCl3 である場合、この分子は自
己集成し、半導体素子の表面の結合層との間に緊密な分
子結合を形成する。また、頭部42にSiCl3 を用い
ると半導体部分の表面が汚染されることがない。
FIG. 4 shows molecules 40 of a self-assembled monolayer before being applied to a semiconductor device. In this embodiment, the molecule 4
0 is octadecyltrichlorosilane (OTS: octadecy)
ltrichlorosilane). Specifically, the OTS molecule 40
Consists of a head 42, a torso 44 and a tail 46. Head 4
2 comprises a surfactant group selected to bind to the semiconductor device. In this embodiment used on a silicon substrate, the surface-active group is composed of trichlorosilane (SiCl 3 ). Head 4
If the two surface-active groups are SiCl 3 , these molecules will self-assemble and form a tight molecular bond with the bonding layer on the surface of the semiconductor device. Also, if SiCl 3 is used for the head portion 42, the surface of the semiconductor portion will not be contaminated.

【0013】分子40の胴部44は一連の炭化水素分子
を含む。本実施例では18の炭化水素分子、詳細にはC
2 が用いられる。尾部46は好適にはフッ素等の界面
自由エネルギーの低い(通常1キロカロリー/モル未
満)元素を含む。したがって、この末端基はフッ化炭素
分子、たとえばCF3 からなるものとすることができ
る。他の界面自由エネルギーの低い分子を用いることも
可能であることはいうまでもない。あるいは、尾部46
を設けるかどうかは随意であり、すべて削除することも
できる。
The body 44 of the molecule 40 contains a series of hydrocarbon molecules. In this example, 18 hydrocarbon molecules, specifically C
H 2 is used. Tail 46 preferably contains an element with low interfacial free energy (typically less than 1 kcal / mol), such as fluorine. Therefore, the terminal groups can be made of fluorocarbon molecules, for example CF 3. It goes without saying that other molecules having low interfacial free energy can also be used. Alternatively, the tail 46
Is optional, and all of them can be deleted.

【0014】図4に示す種類の複数の分子を半導体素子
上に堆積すると、これらは自己集成して保護封入物を形
成する。典型的な自己集成においては、ヒドロキシル化
された半導体部分が有機溶剤中でオクタデシルトリクロ
ロシラン(OTS;CH3 (CH2 )17SiCl3
溶液に導入される。浸漬後、半導体素子は水洗および乾
燥される。図5には半導体素子10上での自己集成後の
保護封入物30(図3)を画成する複数の分子50を示
す。詳細には、複数の分子50は半導体素子10に緻密
な単分子層形成物として結合された自己集成保護封入物
膜を構成する。この場合も、分子50はそれぞれ頭部5
2,胴部54および尾部56からなる。本実施例では、
封入物が堆積されると、各分子50の頭部52の塩素
(図4参照)が界面化学吸着によって半導体素子10に
すでに堆積されている結合層14からの酸素と置換され
る。塩素は結合層14からの酸素と結合して蒸発する。
残った珪素−酸素結合は非常に強固であり、分子50を
半導体素子10に緊密に結合させる。さらに、炭化水素
が静電力その他の力によって側方結合する。この結合に
よって化学的に緻密な膜が作成され、これによって半導
体素子10のための機械的・化学的保護封入物が得られ
る。この過程によって半導体素子10を覆い、保護封入
物を成す自己集成膜が得られる。この保護封入物は他の
化学物質および汚染物質の半導体素子10の表面への到
達を防止するものである。
When multiple molecules of the type shown in FIG. 4 are deposited on a semiconductor device, they self-assemble to form a protective enclosure. In a typical self-assembled, hydroxylated semiconductor portion octadecyl trichlorosilane in an organic solvent (OTS; CH 3 (CH 2 ) 17SiCl 3)
Introduced into the solution. After immersion, the semiconductor element is washed with water and dried. FIG. 5 shows the plurality of molecules 50 defining the protective encapsulation 30 (FIG. 3) after self-assembly on the semiconductor device 10. In particular, the plurality of molecules 50 form a self-assembled protective encapsulation film that is bonded to the semiconductor device 10 as a dense monolayer. Also in this case, each molecule 50 has a head 5
2, consisting of a trunk 54 and a tail 56. In this embodiment,
As the fill is deposited, the chlorine on the head 52 of each molecule 50 (see FIG. 4) is replaced by interfacial chemisorption with oxygen from the bonding layer 14 already deposited on the semiconductor device 10. The chlorine combines with oxygen from the bonding layer 14 and evaporates.
The remaining silicon-oxygen bonds are very strong, and cause the molecules 50 to be tightly bonded to the semiconductor device 10. In addition, hydrocarbons are laterally coupled by electrostatic forces and other forces. This bonding creates a chemically dense film, which results in a mechanically and chemically protective enclosure for the semiconductor device 10. By this process, the semiconductor element 10 is covered, and a self-assembled film forming a protective enclosure is obtained. The protective enclosure prevents other chemicals and contaminants from reaching the surface of the semiconductor device 10.

【0015】ガリウムひ素(GaAs)半導体素子に用
いる一代替実施例においては、好適な界面活性基はチオ
ールを含む。詳細には、GaAs用の自己集成保護封入
物は好適にはオクタデカンチオール(OTD;CH3
(CH2 )17SH)を含む。本実施例では、胴部およ
び尾部の基の化学的組成は珪素半導体部分のものと同様
である。
In an alternative embodiment for use in gallium arsenide (GaAs) semiconductor devices, suitable surface active groups include thiols. In particular, the self-assembled protective fill for GaAs is preferably octadecanethiol (OTD; CH 3
(CH 2 ) 17 SH). In this embodiment, the chemical composition of the body and tail groups is similar to that of the silicon semiconductor portion.

【0016】複数の分子50によって作成された保護封
入物30は同時に半導体素子10上に新たな表面構造を
形成する。この表面構造は分子50の尾部56に位置す
る元素の性質を有する。したがって、尾部56が界面自
由エネルギーが低くなるように選択される場合、この封
入物の表面は低い界面自由エネルギーを有する。本実施
例では、尾部56はCF3 の形態のフッ素(F)あるい
はポリマ−含有フッ素を含む。フッ素を用いることによ
って他の粒子がその面に容易に付着しないような、ある
いはその面に着いたいかなる粒子もその面にごくゆるく
しか結合しないような界面自由エネルギーの低い面が作
成される。界面自由エネルギーの低い他の互換性のある
元素としては塩素や珪素等がある。したがって、半導体
素子10が汚染される可能性は大幅に低下する。
The protective encapsulation 30 created by the plurality of molecules 50 simultaneously forms a new surface structure on the semiconductor device 10. This surface structure has the properties of an element located at the tail 56 of the molecule 50. Thus, if the tail 56 is selected to have a low interfacial free energy, the surface of the fill will have a low interfacial free energy. In this embodiment, the tail 56 is fluorine (F) or polymers in the form of CF 3 - -containing fluorine. The use of fluorine creates a surface with low interfacial free energy such that other particles do not readily adhere to the surface, or that any particles attached to the surface are only loosely bound to the surface. Other compatible elements with low interfacial free energy include chlorine and silicon. Therefore, the possibility that the semiconductor element 10 is contaminated is greatly reduced.

【0017】尾部56には他の元素を使用することもで
きる。あるいは尾部56は完全に削除することもでき
る。たとえば、フッ素含有ポリマー等のより大きな分子
を末端基として用いて所望の界面特性を得ることができ
る。
Other elements may be used for the tail 56. Alternatively, tail 56 can be omitted entirely. For example, larger molecules, such as fluorine-containing polymers, can be used as end groups to achieve desired interfacial properties.

【0018】本発明に係る保護封入物30の他の利点は
作成される面がその面の化学的特性についていえば不活
性化されることである。その結果、不活性化によってこ
の面の特性が特に微粒子による汚染に対して安定化す
る。
Another advantage of the protective encapsulation 30 according to the present invention is that the surface to be produced is passivated in terms of its surface chemistry. As a result, the properties of this surface are stabilized by deactivation, especially against contamination by particulates.

【0019】図6には半導体素子10の製造における他
の段階の概略側断面図を示す。本実施例の場合、自己集
成単分子膜の第2層が塗布される。本実施例では、先に
塗布される層の末端基は好適には後続の層に結合するも
のである。次の段階は保護封入物30に他の結合層62
を塗布する段階である。本実施例においても結合層62
はヒドロキシ(OH)からなる。
FIG. 6 is a schematic side sectional view of another stage in the manufacture of the semiconductor device 10. In this embodiment, the second layer of the self-assembled monolayer is applied. In this embodiment, the end groups of the previously applied layer are preferably those that are bonded to subsequent layers. The next step is to add another tie layer 62 to the protective enclosure 30.
This is the step of applying Also in this embodiment, the bonding layer 62
Consists of hydroxy (OH).

【0020】図7には半導体素子10の製造における他
の段階の概略側断面図を示す。図6の第2結合層62が
塗布された状態で、自己集成単分子層の第2膜72が塗
布される。本実施例では第2膜72は保護封入物30と
同様であるが、それが望ましい場合には異なる特徴ある
いは追加の特徴を有する層を用いることも可能である。
第2膜72はより厚い保護封入物層を成し、汚染物質が
基板の表面に到達する可能性をさらに小さくする。この
処理は所望の回数繰り返すことができ、追加の自己集成
層によって半導体素子10の保護がさらに強化される。
FIG. 7 is a schematic side sectional view of another stage in the manufacture of the semiconductor device 10. With the second bonding layer 62 of FIG. 6 applied, a second film 72 of a self-assembled monolayer is applied. In this embodiment, the second film 72 is similar to the protective encapsulation 30, but it is possible to use layers having different or additional features if desired.
The second film 72 provides a thicker layer of protective encapsulation, further reducing the possibility of contaminants reaching the surface of the substrate. This process can be repeated as many times as desired, and the protection of the semiconductor device 10 is further enhanced by the additional self-assembled layer.

【0021】このように、半導体素子の表面を汚染から
保護する保護封入物が提供される。この保護封入物は、
この膜を紫外線光あるいは標準的な酸素プラズマ中で気
化させるというような標準的な製造手順で随時除去する
ことができる。したがって、クリーン・ルームの経費の
過大な増加を必要とすることなく半導体製造の信頼性を
大幅に改善する有効な保護封入物が提供される。さら
に、この保護封入物を用いて半導体素子を汚染のリスク
を低減しながらクリーン・ルームから取り出すことがで
きる。
Thus, there is provided a protective enclosure for protecting the surface of a semiconductor device from contamination. This protective enclosure
The film can be removed at any time by standard manufacturing procedures, such as vaporizing in ultraviolet light or standard oxygen plasma. Thus, an effective protective encapsulation is provided that significantly improves the reliability of semiconductor manufacturing without requiring excessive increases in clean room costs. In addition, semiconductor elements can be removed from the clean room using this protective enclosure while reducing the risk of contamination.

【0022】以上、本発明の具体的実施例を図示および
説明してきたが、当業者にはこれ以外の変更や改良が考
案されよう。したがって、本発明がここに図示した特定
の形態に限定されないことを望むものであり、特許請求
の範囲には本発明の精神および範囲から逸脱しないあら
ゆる変更が含まれることを意図するものである。
Although specific embodiments of the present invention have been illustrated and described, other modifications and improvements will occur to those skilled in the art. Accordingly, it is desired that the invention not be limited to the specific forms illustrated herein, but that the appended claims intend to cover any modifications that do not depart from the spirit and scope of the invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体素子製造段階を示す側断面
図である。
FIG. 1 is a side sectional view showing a stage of manufacturing a semiconductor device according to the present invention.

【図2】本発明に係る半導体素子製造段階を示す側断面
図である。
FIG. 2 is a side sectional view showing a stage of manufacturing a semiconductor device according to the present invention.

【図3】本発明に係る半導体素子製造段階を示す側断面
図である。
FIG. 3 is a side sectional view showing a stage of manufacturing a semiconductor device according to the present invention.

【図4】本発明において使用する分子を示す。FIG. 4 shows molecules used in the present invention.

【図5】本発明にかかる分子の自己集成基を示す。FIG. 5 shows a self-assembled group of a molecule according to the present invention.

【図6】本発明に係る半導体部分の側断面図である。FIG. 6 is a side sectional view of a semiconductor portion according to the present invention.

【図7】本発明に係る半導体部分の側断面図である。FIG. 7 is a side sectional view of a semiconductor portion according to the present invention.

【符号の説明】[Explanation of symbols]

10 半導体素子 12 珪素(Si)基板 14 二酸化珪素(SiO2 )層 16 層14の上面 20 結合層 30 自己集成保護封入物 40 自己集成単分子層の分子 42 分子40の頭部 44 分子40の胴部 46 分子40の尾部 50 保護封入物30の分子 52 分子50の頭部 54 分子50の胴部 56 分子50の尾部 62 結合層 72 第2の膜REFERENCE SIGNS LIST 10 semiconductor element 12 silicon (Si) substrate 14 silicon dioxide (SiO 2 ) layer 16 upper surface of layer 14 20 bonding layer 30 self-assembled protective encapsulation 40 molecule of self-assembled monolayer 42 head of molecule 40 body 44 of molecule 40 Part 46 Tail of molecule 40 50 Molecule of protective enclosure 30 52 Head of molecule 50 54 Body of molecule 50 56 Tail of molecule 50 62 Bonding layer 72 Second membrane

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】製造中の半導体素子の半導体表面を保護す
る方法であって:半導体素子(10)の半導体表面(1
6)を設ける段階;および前記半導体表面(16)を自
己集成保護封入物(30)で被覆する段階;からなるこ
とを特徴とする方法。
A method for protecting a semiconductor surface of a semiconductor device during manufacture, comprising: a method of protecting a semiconductor surface of a semiconductor device;
6); and coating the semiconductor surface (16) with a self-assembled protective encapsulation (30).
【請求項2】製造中の半導体素子の半導体表面を保護す
る方法であって:半導体素子(10)の半導体表面(1
6)を設ける段階;前記半導体面(16)上に結合層
(20)を堆積する段階;および前記結合層(20)上
に自己集成保護封入物(30)を堆積する段階であっ
て、前記自己集成保護封入物(30)は前記結合層(2
0)を介して前記半導体表面(16)に結合される段
階;からなることを特徴とする方法。
2. A method for protecting a semiconductor surface of a semiconductor device during manufacture, comprising the steps of:
6) depositing a tie layer (20) on the semiconductor surface (16); and depositing a self-assembled protective fill (30) on the tie layer (20); The self-assembled protective enclosure (30) is connected to the tie layer (2).
Bonding to the semiconductor surface (16) via 0).
【請求項3】製造中の半導体素子の面を保護する保護封
入物であって:半導体素子(10)の半導体表面(1
6);および前記半導体表面(16)上に配置された自
己集成封入物(30);からなることを特徴とする保護
封入物。
3. A protective encapsulation for protecting a surface of a semiconductor device during manufacture, comprising: a semiconductor surface (1) of a semiconductor device (10).
6); and a self-assembled fill (30) disposed on said semiconductor surface (16).
JP12352397A 1996-05-06 1997-04-25 Apparatus and method for removing particles in semiconductor production Pending JPH1050689A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64365396A 1996-05-06 1996-05-06
US643653 1996-05-06

Publications (1)

Publication Number Publication Date
JPH1050689A true JPH1050689A (en) 1998-02-20

Family

ID=24581733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12352397A Pending JPH1050689A (en) 1996-05-06 1997-04-25 Apparatus and method for removing particles in semiconductor production

Country Status (1)

Country Link
JP (1) JPH1050689A (en)

Similar Documents

Publication Publication Date Title
US8173522B2 (en) Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer
US7309620B2 (en) Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
JP4536148B2 (en) Lithography imprint system
US7887884B2 (en) Method for atomic layer deposition of materials using an atmospheric pressure for semiconductor devices
US7045170B1 (en) Anti-stiction coating for microelectromechanical devices
JPH03200329A (en) Method of silicating spin-on glass
US20050042153A1 (en) Extreme ultraviolet pellicle using a thin film and supportive mesh
US6190778B1 (en) Process for joining two solid bodies and the resultant structural element
KR20110089857A (en) Facilitating adhesion between substrate and patterned layer
US20080311725A1 (en) Method For Assembling Substrates By Depositing An Oxide Or Nitride Thin Bonding Layer
JP3424835B2 (en) Color solid-state imaging device and color filter
KR970007114B1 (en) Fabration method of semiconductor device
US7569487B2 (en) Method for atomic layer deposition of materials using a pre-treatment for semiconductor devices
US10355150B2 (en) Method of passivating and encapsulating III-V surfaces
US6218078B1 (en) Creation of an etch hardmask by spin-on technique
WO2020180438A1 (en) Gas permeable superstrate and methods of using the same
US20080064214A1 (en) Semiconductor processing including etched layer passivation using self-assembled monolayer
JP3602443B2 (en) Semiconductor element manufacturing method
US20070164390A1 (en) Silicon nitride passivation layers having oxidized interface
JPH1050689A (en) Apparatus and method for removing particles in semiconductor production
KR20210047811A (en) Pellicle Using Boron Nitride Nanotube for Extreme Ultraviolet(EUV) Lithography and method for fabricating of the same
JPH07507147A (en) Method for forming lacquer films sensitive to UV and/or electron beam radiation
US20070254491A1 (en) Protective layer for a low k dielectric film and methods of forming the same
US4680087A (en) Etching of dielectric layers with electrons in the presence of sulfur hexafluoride
JP3290745B2 (en) Method for forming monolayer pattern