【発明の詳細な説明】
ガス放電装置のための低周波数の方形波の電子安定器発明の背景技術
１．発明の分野
本発明は、低周波数電力コンバータに、特に、ガス放電装置のための低周波数
電子安定器に関する。更に特に、本発明は、高圧ナトリウムランプのための低周
波数方形波電子安定器に関する。
２．先行技術
高周波数スイッチモード電力コンバータのための重要な応用例は、ガス放電装
置、特に、高圧力ナトリウム（ＨＰＳ）ランプへの電力を供給することである。
ガス放電ランプの高周波数電力の場合において、高周波数安定器及びガス放電ラ
ンプは、通常の低周波数安定器とガス放電ランプの間にあるよりも、高いレベル
の干渉を行なっている。高い周波数の安定器では、音響の共鳴が生じ、それは、
種々の問題、例えば、不安定性、高出力変動性を生じ、また、最悪の場合、アー
ク管の破壊になる。従って、この問題の最良の解決策は、高周波数ＤＣ−ＤＣス
イッチ−モードを使用して、制御された電流源として、低周波数ＤＣ−ＡＣ方形
波インバータと結合して、ガス放電ランプに供給するものである。重量が軽減さ
れるために、より高い効率と、音響共鳴がないことのために、低い周波数の出力
でのこの新規な高周波数安定器は、通常の低周波数安定器及び普通の高周波数電
子（エレクトロニクス）安定器と比較して、著しい有利な点を有する。更に、新
規で、非常に洗練された電子安定波発生器では、例えば、音響的或いは制御され
た鈍化のような、特別の特性が得られる。
従って、非常に洗練された、そして、高い効率の、低周波数の電子安定器供給
ガス放電ランプのための本質的な設計ターゲットは、次のものである：
（ａ）非常に高い効率（≒９５％）、エネルギー節約及び臨界成分の低い温度
上昇率；
（ｂ）低周波数方形波ランプ電流（クレストファクタはユニットである）、瞬
時のランプ電力は、一定であり（フリッカーなし）、音響共鳴は生じない；
（ｃ）高い信頼性及び長い寿命（低い電力損失、電解コンデンサーがないこと
）；
（ｄ）完全に制御されたランプ電力、線的な電圧変動及びランプの劣化効果の
ないもの；
（ｅ）プログラムされ、そして／或いは、制御された鈍化であり、それは、本
質的にエネルギー節約となる；
（ｆ）ランプが、その寿命時間の終点になると（前もってプログラムされてい
る）、自動的にスイッチイングオフされる；
（ｇ）自動的な光スイッチングと高温保護；及び
（ｈ）電力ファクタ補正（ＰＦ≧９５％）及びＥＭＩフィルタリング。
従来技術では、ガス放電ランプのための高周波数安定器を与える多くの既知の
回路を有するものがある。例えば、ＨＰＳ（ＨＩＤ）ランプに使用できる高効率
の電子安定器が、”Master-Slave Half-bridge DC-to-AC Switchmode Power Con
verter”と題する米国特許第5,097,183号に説明され、そして、1992年5月15日出
願の”Self-Symmetrizing and Self-Oscillating Half-Bridge Power Inverter
”と題し、本発明の出願人に譲渡された米国特許出願番号第883,762号に説明さ
れる。発明の概略
本発明の目的は、ＨＰＳ（ＨＩＤ）ランプのための理想的な安定化曲線が可能
な、電力制御の、電流制限の電流源を供給することである。
本発明の第２の目的は、電力が選択でき、そして／或いは連続的に変えること
ができるような、電力制御の電流源を提供することである。
本発明の更なる目的は、電解コンデンサーを用いないような、電力制御の電流
源として、高周波数のＤＣ−ＤＣのコンバータを提供することである。
本発明の他の目的は、制御回路は、主スイッチング・トランジスタと共に浮動
し、基本的に改良された効率を有する、高周波数バック・コンバータ形状装置を
提供することである。
本発明の更なる目的は、特に、出力電圧の変換（インバージョン）とゼロ電流
検知を行なう、バック・コンバータ形状装置のための回路を供給することである
。
本発明のもう１つの目的は、ＤＣ動作を含む非常に広い周波数範囲で動作する
高い効率の方形波全ブリッヂ・インバータを提供することである。
本発明の他の目的は、高い（或いはゼロの）周波数動作と低周波数動作の間で
、プログラム転換を改良した方形波全ブリッヂ・インバータを制御する論理制御
回路を提供することである。
本発明の他の目的は、電解コンデンサーを用いないような、主電圧と結合され
た低電力の安定化の論理供給電圧源を供給することである。
本発明の他の目的は、電解コンデンサーを用いなくして、主電圧に結合される
、低電力の、安定化された論理供給電圧源を供給することである。図面の簡単な説明
図１は、６つの基本ユニットを含み、ガス放電装置のための好適な電子安定器
の模式的な図を示す。
図２Ａ、２Ｂ及び２Ｃは、図１の模式図に関する電圧及び電流の波形を示す。
図３Ａは、本発明の好適な電子安定器により実現されるランプ電力対ランプ電
圧のダイヤグラムとして安定化曲線を示す。
図３Ｂは、ランプ電流対ランプ電圧を示す図である。
図４は、図１中のユニット−１として示される高電力ファクタの予備調整器の
回路図である。
図５Ａは、図１中のユニット−２として示される電力制御コンバータの回路図
である。
図５Ｂは、ユニット−２に関する誘電器電流を示す図である。
図５Ｃは、出力と制御電圧の間の関数関係を示す図である。
図６Ａは、図１中のユニット−３とユニット−４として示される制御された全
−ブリッヂ・インバータ及びイグナイタ回路の回路図である。
図６Ｂは、図１中のＬＤ−３として示される論理駆動ユニットの４つの出力制
御信号を示す。
図６Ｃは、無負荷条件下でのユニット−３に関するタイミング図を示す。
図６Ｄは、負荷条件下でのユニット−３に関するタイミング図を示す。
図７は、図１中のユニット−５とユニット−６として示される論理供給及びモ
ニターユニットの回路図である。発明の詳細な説明
図１は、次の基本ユニットを含み、ガス放電装置のための好適な電子安定器の
模式的な図を示し；
ブーストコンバータ（ＰＵ−１）、ＭＯＳＦＥＴ駆動器（ＭＤ−１）及び制御
ユニット（ＣＵ−１）を含むユニット−１として示される高電力ファクタの予備
調整器；
バックコンバータ（ＰＵ−２）、ＭＯＳＦＥＴ駆動器（ＭＤ−２）及び制御ユ
ニット（ＣＵ−２）を含むユニット−２として示される電力制御されたＤＣ電流
源；
全ブリッヂ方形波インバータ（ＰＵ−３）、４つのＭＯＳＦＥＴ駆動器（ＭＤ
−３）、論理駆動器（ＬＤ−３）及び周波数制御ユニット（ＣＵ−３）を含むユ
ニット−３として示される低周波数の方形波ＤＣ−ＡＣコンバータ；
ユニット−４として示される高電圧イグナイタ回路；
低電力半−ブリッヂ方形波インバータ（ＨＢ）及び５つの線形調整器（ＬＲ−
１、ＬＲ−２、ＬＲ−３、ＬＲ−４及びＬＲ−５）を含むユニット−５として示
される安定化された論理供給電圧源；
入力電圧、温度及び光検知回路を含むユニット−６として示されるモニターユ
ニット；及び
ＨＩＤランプとして示されるガス放電装置、特に、高圧ナトリウムランプを有
する。
図２Ａ、２Ｂ及び２Ｃは、図１の模式図に関する好適な電子安定器の特性電圧
と電流波形を示す。特に、図２Ａは、高電力ファクタ予備調整器の正弦波近似の
入力電流（Ｉi）を示す。更に、図２Ｂは、電力制御されたＤＣ電流源の入力（
Ｖ1)及び出力（Ｖ0）電圧を示す。図２Ｃは、正常の、低周波数モードでのラン
プ電圧(ＶL＝±Ｖ0)及びランプ電流(ＩL)波形を示す。この図は、現在のランプ
電力が得られることを示す。
図３Ａは、ランプ電力(ＰL)とランプ電圧(ＶL)の間の関数関係の図としての安
定化曲線を示す。図３Ｂは、ランプ電流(ＩL)対ランプ電圧(ＶL)を示す図である
。３つの異なる範囲は、区別でき、図３Ａ及び３Ｂに示すように、ランプ電圧に
依存している。即ち；
ウオーミングアップ期間中に一定のランプ電流範囲（０≦ＶL≦ＶL(min)）；
一定ランプ電力範囲は、ランプ電圧の所定範囲（ＶL(min)≦ＶL≦ＶL(max)）
である；そして、禁止範囲（ＶL＞ＶL(max)）、ランプ電圧がＶL(max)に達する
と、安定器は、自動的にスイッチオフとなる。
２つの異なる規定ランプ電力レベルは、好適な安定器により、例えば、２００
Ｗ或いは２５０Ｗに選択される。更に、ランプ電力は、連続的に変化され、エネ
ルギー節約の観点から、十分な鈍化能力を与えるものである。
次に、本発明の基本的な６つのユニットについて説明する。
ユニット−１は、入力フィルターＦ１０を含み、図４に示される。その回路は
、ブリッヂ整流器Ｂ１０、誘導子Ｌ１０、電力ＭＯＳＦＥＴ Ｍ１０、高速整流
器Ｄ１０及び出力コンデンサーＣ１０を有する標準ブースト・コンバータ装置に
基づくものである。技術上、制御されたオンタイムで、ゼロ電流のスイッチング
を適用する。従って、ピーク及び平均の誘導子電流は、入力電圧と同じ正弦波で
ある。図１において、ＭＤ−１として示されるＭＯＳＦＥＴ駆動器は、ＭＯＳＦ
ＥＴのＭ１１とＭ１２により駆動され、その入力は、各々、デュアル入力ＮＡＮ
Ｄシュミット−トリガーＩＣ１０とＩＣ１１の出力に結合される。
図１に、ＣＵ−１として示される制御ユニットは、
エラー増幅器ＩＣ１５；
抵抗Ｒ１１、コンデンサーＣ１１、ＭＯＳＦＥＴ Ｍ１３及びＮＡＮＤシュミッ
ト−トリガーＩＣ１３により駆動されるノコギリ波発生器；
パルス幅調整された（ＰＷＭ）コンパレイター（比較器）ＩＣ１４；及び
分流器Ｒ１０に結合されたゼロ電流検知コンパレイターＩＣ１２を有する。
本発明の好適な高電力ファクタ予備調整器と標準調整器の間にある本質的な差
異は、分流器Ｒ１０の位置である。この場合、Ｒ１０での電圧低下（誘導子電流
と比例する）は、感度と少ない損失を与える制御ユニットのゼロレベルと比較す
ると、ポジティブである。この最大のオン−タイムで、最大の誘導子電流は、ツ
エナーダイオードＺ１０により制限される。この解決策は、主スイッチＭ１０が
、好適な具体例でのように、ゼロ誘導子電流レベルで、スイッチオンされると、
効果的である。好適な高電力ファクタ予備調整器と標準調整器の間での差異は、
本発明でのように、出力コンデンサーとして、大きい値の電解コンデンサーでな
く、比較的に低い値の薄膜コンデンサーＣ１０を用いることである。この場合、
出力電圧Ｖ1の変動（１２０Ｈｚ）は、図２Ｂで見られると同じ大きさである。
ユニット−２は、ユニット−１の出力コンデンサーＣ１０に結合されており、
図５Ａに示される。図１にＰＵ−２として示される電力ユニットは、電力ＭＯＳ
ＦＥＴ Ｍ２０、高速整流器Ｄ２０、誘導子Ｌ２０及び出力（薄膜）コンデンサ
ーＣ２０を含む標準的なバック・コンバータ形状装置に基づく。図１に、ＭＤ−
２として示されるＭＯＳＦＥＴ駆動器は、デュアル入力ＮＡＮＤシュミット−ト
リガーＩＣ２０及びＩＣ２１により制御されるＭＯＳＦＥＴのＭ２１及びＭ２２
により作動される。図１で、ＣＵ−２として示される制御ユニットは、標準的な
制御方法とは大きく異なるものである。
この制御回路は、次のように説明される。
ａ）浮動制御：制御ユニットは、ＭＯＳＦＥＴ−駆動器ＭＤ−２（Ｍ２１とＭ
２２）と直接結合され、従って、主スイッチＭ２０と結合される。
ｂ）ゼロ電流検知使用の整流器：ショットキイ−整流器Ｄ２２と直列に結合さ
れた高速整流器Ｄ２１は、主整流器Ｄ２０と並列に結合される。主スイッチＭ２
０がオフの場合、主整流器Ｄ２０はオンであり、約２００ｍＶの電圧低下が、シ
ョットキイ−整流器Ｄ２２に生じる。この電圧は、ＮＡＮＤシュミット−トリガ
ーＩＣ２０とＩＣ２１の第１の入力に結合される電圧コンパレイターＩＣ２２を
制御し、Ｍ２０をオフにし、ゼロ誘導子電流で、Ｍ２０をスイッチオンすること
ができるのみである。図５Ｂは、誘導子電流ｉL(t)の図である。
ｃ）誘導子電流の制御：Ｍ２０はオン状態で、コンデンサーＣ２１は、放電開
始条件であるとすると、その電圧Ｖc(t)は、次の式で計算できる：
Ｖc(t)＝（Ｖi−Ｖ0）ｔ／ＲＣ
（ここで、ｔは、オンタイムの間隔に関する時間であり、Ｒ＝Ｒ２０＋Ｒ２１で
あり、（Ｒ２２とＲ２３の効果が無視される）、Ｃ＝Ｃ２１で、ＶiとＶ0は、入
力及び出力の電圧である。）誘導子電流ｉL(t)もまた、Ｖi−Ｖ0に比例する。従
って、
ｉL(t)＝（ＲＣ）ＶC(t)／Ｌ
（ここで、Ｌは、誘導子Ｌ２０のインダクタンスである。）デュアル入力ＮＡＮ
Ｄシュミット−トリガーＩＣ２０とＩＣ２１の第２入力と結合された電圧コンパ
レイターＩＣ２３を用いて、ピーク誘導子電流は、次の式により誘導される。
Ｉp＝（ＲＣ）Ｖr／Ｌ （１）
（ここで、Ｉpは、ピーク誘導子電流であり、Ｖr＝１２−Ｖf、図５Ａに示すよ
うな所定参照電圧である。）従って、ピーク誘導子電流及び平均誘導子電流Ｉa
＝Ｉp／２は、参照電圧Ｖrにより直接調整できる。コンデンサーＣ２１の放電を
行なうために、低い電力ＰチャンネルＭＯＳＦＥＴ Ｍ２３は、電圧コンパレイ
ターＩＣ２２の出力に結合され、コンデンサーＣ２１は、このＭＯＳＦＥＴの電
源及びドレインに並列に結合される。
ｄ）出力電力の制御：参照電圧は、出力電圧Ｖ0の反転値に比例すると仮定し
て、
Ｖr＝１２−Ｖf＝α／Ｖ0、Ｖ0(min)≦Ｖ0≦Ｖo(max) （２）
そして、式（２）を式（１）に置換すると、次式が得られる。
ＰA＝ＩpＶ0／２ ＝ＲＣα／２Ｌ
（ここで、ＰAは、平均出力電力である。）
従って、固定された出力電力の制御は、以下に説明される式（２）を電子的に
実現するとして、一定範囲の出力電圧において、解決される。
（ｅ）関数関係 Ｖr＝α／Ｖ0の電子的な実現：出力電圧Ｖ0は、整流器Ｄ２３
と平滑化コンデンサーＣ２２を用いて、浮動制御レベルにブーストする。これは
、フライバック法、特に、バック・コンバータ装置のための方法、誘導子Ｌ２０
への第２次巻線を行なわない方法である。電圧分割器抵抗Ｒ２４とＲ２５を適用
し、及びツエナーダイオードＺ２０とＺ２１を各々、抵抗Ｒ２６及びＲ２７と直
列に結合させ、図５Ｃに示されるように、関数Ｖr＝α／Ｖ0（出力電圧の一定な
範囲内で）と十分に近似させ（±１％）ることができる。Ｖ0＜Ｖ0(min)、Ｖrと
すると、Ｉp（Ｉa）は、ツエナーダイオードＺ２２により、図５Ａに示されるよ
うに、適当な値に限定される。
コンデンサーＣ２１の放電を行なうために、低電力ＰチャンネルＭＯＳＦＥＴ
Ｍ２３は、電圧コンパレイターＩＣ２２の出力と結合され、このＭＯＳＦＥＴ
の電源及びドレインと並列に結合されたコンデンサーＣ２１を有する。
ＨＰＳランプが、１００Ｖの規定ランプ電圧とすると、Ｖ0(min)≒８０Ｖ、Ｖ0(max)
≒１６０Ｖ及びＩL(max)≒３アンペアである。電流制限抵抗Ｒ２８と直列
に結合しているツエナーダイオードＺ２３（Ｖz＝１６０Ｖ）と、主スイッチＭ
２０についてオフ状態にする光カップラーＯＣ２０（ＩＣ２２にも結合する）を
適用することにより、出力電圧は、制限される。出力電力は、抵抗Ｒ２１の値を
変化させることにより、変化させる。例えば、Ｒ＝Ｒ２０＝Ｒ２１の場合、出力
電力は、２５０Ｗにできる。そして、Ｒ＝Ｒ２０（Ｒ２１＝０）である場合、出
力電力は２００Ｗである。更に、出力電力（ランプ電力）を連続的に鈍化させる
ことは、抵抗Ｒ２１の値が連続的に低下することにより、達成でき、それは、エ
ネルギー節約の配慮から有利である。
ユニット−３は、ユニット−２の出力コンデンサーに結合されており、図６Ａ
に示される。図１に、ＰＵ−３として示される電力ユニットは、ＭＯＳＦＥＴＭ
３１、Ｍ３２、Ｍ３３及びＭ３４を含む全ブリッヂ形状装置に基づいている。図
１で、ＭＤ−３として示されるＭＯＳＦＥＴ駆動は、４つの補償型のＭＯＳＦＥ
ＴのＣＭ３１、ＣＭ３２、ＣＭ３３及びＣＭ３４により行なわれる。更に、補償
型ＭＯＳＦＥＴのＣＭ３３とＣＭ３４は、各々、光アイソレータＯＣ３３とＯＣ
３４により駆動され、制御レベルから分離される。図１でＬＤ−３として示さ
、図６Ｂに示される。論理駆動信号は、特有のデッドタイムを有し、主スイッチ
が横断して導電性になるのを回避するものである。シンメトリの入力論理信号Ｑ
は、△ｔ≒５μ秒、変動して、デュアルコンパレイターＩＣ３２／２とＩＣ３２
３２／１の非反転入力及びＩＣ３２／２の反転入力は、Ｒ３１とＣ３１を有する
ＲＣ回路の共通点と結合される。ＩＣ３２／１の反転入力及びＩＣ３２／２の非
反転入力は、抵抗Ｒ３２とＲ３３を有する電圧分割器対の共通点と結合される。
デュアル入力ＮＡＮＤゲートＩＣ３１／１、ＩＣ３１／２、ＩＣ３１／３及びＩ
Ｃ３１／４を用いて、４つの論理駆動器信号は、上部ＭＯＳＦＥＴ駆動器から、
として、誘導され、
として低ＭＯＳＦＥＴ駆動のために、誘導される。
（ここで、Ｘは、抑制信号である（Ｘ＝０とすると、低ＭＯＳＦＥＴ Ｍ３１及
びＭ３２は、スイッチオフされる）。）
図１にＣＵ−３として示される論理制御ユニットは、タイムプログラミング開
始及び再開始を行ない、開始（イグナイタ）ユニット（ユニット−４）の制御が
行なわれ、正規な動作（Ｘ＝１）での論理駆動器を制御する低周波数シンメトリ
・論理信号（Ｑ）を有し、そして荷重なしで、或いはランプ損失条件下で、或い
は、古いランプの場合では、自動的スイッチングオフ特性を成す。
次の機能的な回路を含む制御ユニットＣＵ−３：
Ｖ1がＶ0(max)よりいくらか小さい場合、コンパレイターレベルＶ1での第１の
電圧コンパレイター（ＩＣ３３／１）；
Ｖ2がＶ1よりいくらか小さい場合、コンパレイターレベルＶ2での第２の電圧
コンパレイター（ＩＣ３３／２）；
ｔ1≒１０秒のタイミング時間を有する第１のタイマー（ＩＣ３４）；
ｔ2≒１２０秒のタイミング時間を有するデジタル計数器ＩＣ３５及びデジタ
ル発振器ＩＣ３６を含む第２のタイマー；
周波数ｆ1≒２５Ｈｚであり、動作サイクルは任意である場合、低周波数デジ
タル発振器ＩＣ３７；
周波数ｆ2≒２０ｋＨｚを有し、０．５より小さい動作サイクルを有する高周
波数デジタル発振器ＩＣ３８；
クロック入力及びＳＥＴ入力を有し、シンメトリ信号Ｑを与え、Ｄフリップ−
フロップ回路ＩＣ３９により行なわれるＴフリップ−フロップ回路；及び、
２つのＡＮＤゲートＩＣ４０／１とＩＣ４０／２及び、図６Ａから分かる関数
の２つのインバータを含むものである。
図６Ｃは、開始のない場合を含む荷重なしの条件下でのタイミング図である。
図６Ｄは、開始のある（通常の動作の）場合でのタイミング図である。開始され
たランプは、複雑なプラズマ物理的な過程で（グロー放電で）、高速で動作して
、アーク放電の状態に達し、十分に高い電圧及び高電流が供給されると仮定する
ものである。アーク放電が行なわれた後、本発明の回路の重要な仕事は、アーク
放電状態にランプを安定化することである。放電管が冷たいので、遅いゼロ電流
の流れは、アーク放電を消滅させることができる。
従って、２つの異なる種の、短時間開始法があり、高周波数電流パルス動作或
いはＤＣ動作を適用するとき、消滅を回避する方法である。
短時間開始動作の期間は、第１のタイマー（ｔ1≒１０秒）により為される。
短い時間の開始時の後に、放電は、正常な低周波数（≒５０Ｈｚ）のシンメトリ
方形波動作になる。異なる開始動作が、図６Ａに示すように、スイッチＳにより
選択され、高周波数（ＨＦ）或いは直流（ＤＣ）モードの間でスイッチされる。
ＤＣ開始動作の場合、制御回路は明らかに単純化できる。ＨＰＳランプに対して
、単純なＤＣ開始法で十分できる。方形波全−ブリッヂＰＵ−３は、図６Ａに示
さない制御ユニットと共に結合された標準的な電流制限法の１つにより、完成で
きる。
ユニット−４は、ユニット−３の出力と結合されており、図６Ａに示される。
更に、抵抗Ｒ４２は、予備調整器ユニットの出力コンデンサーＣ１０と結合され
る。ユニット−４は、イグナイタ（開始器）に、ＨＩＤランプのための高電圧（
≒３５００Ｖ）の開始信号を与えるものである。その回路は、パルス変圧器Ｌ４
１、サイリスタＴｈ４１、コンデンサーＣ４１及びサイリスタＴｈ４１のゲート
と結合されたＲＣ回路（Ｒ４１とＣ４２）を有するパルス変圧器装置に基づいて
いる。コンデンサーＣ４１は、ユニット−１の出力コンデンサーと結合された抵
抗Ｒ４２により荷電される。コンデンサーＣ４１は、２Ｈｚの繰り返し周波数で
、ユニットＣＵ−３のデジタル計数器により制御されるサイリスタＴｈ４１によ
り、周期的に放電される。全荷電されたコンデンサーＣ４１の電圧（≒４５０Ｖ
）は、巻線Ｎ1とＮ2（ここで、Ｎ1／Ｎ2＝８）を有する変圧器により高められる
。正常な動作では、サイリスタＴｈ４１がスイッチオフされ、フィルター要素と
して機能するギャップされたコア誘導子により成されるパルス変圧器となる。更
に、ユニットＰＵ−３が、デッドタイムを含有するランプ電圧の極性を変える場
合、誘導子Ｌ４１は、ランプを通して連続的電流を与える。
ユニット−５は、正弦波ＡＣ電力供給器（より正確には、ユニット−１の共通
モードフィルターに結合）と結合されており、図７に説明されている。ユニット
−５は、安定化電圧源として作用し、ＨＢとして示される低電力の、半−ブリッ
ヂ方形波インバータを有し、また、ＬＲ−１、ＬＲ−２、ＬＲ−３、ＬＲ−４及
びＬＲ−５として示される５つの線形の調整器を有する。低電力の自己−発振の
半ブリッヂ・インバータ（方形波発振器）は、整流器ブリッヂＢ５１、Ｂ５１の
ＤＣ出力と結合されたエネルギー貯蔵（薄膜）コンデンサーＣ５１、制御された
スイッチとして働く２つのトランジスタＴ５１とＴ５２、２つの電圧分割コンデ
ンサーＣ５２とＣ５３及び高周波数の半−ブリッヂの方形波発振器として働く変
圧器Ｌ５１を有する。
変圧器は、第１次の巻線Ｎp、２つのフィードバック巻線Ｎf1、Ｎf2及び５つ
の第２次巻線Ｎs1、Ｎs2、Ｎs3、Ｎs4、Ｎs5を有し、５つの線形の調整器のため
の適する（非−安定化）電圧源とする。ＲＣ回路（Ｒ５１、Ｃ５４及びＲ５２、
Ｃ５５）と直列に結合されたフィードバック巻線は、トランジスタＴ５１とＴ５
２のベースに結合され、ベース（ダイオード）電流を低減し、そして、トランジ
スタのために、スイッチオン或いはオフと変えるものである。自己−発振特性は
、変圧器Ｌ５１の磁化電流をスイッチオフにより生じる巻線中の極性の変化によ
り、成される。更に、回路は、連続荷電されるコンデンサーＣ６５、ＤＩＡＣＳ
５１及び巻線Ｎf1により制御されるトランジスタＴ５３により成される自己−ス
イッチングオフ開始回路を有する。整流された出力電圧は、高周波数の観点から
、本質的にＤＣ電圧である。従って、小さい値の薄膜コンデンサーが、平滑化要
素として使用できる。安定化出力電圧（１２Ｖ）は、標準的な線形の調整方法の
使用により、得られる。
ユニット−６は、図７に示すように４つのシュミット−トリガーを有するモニ
タユニットとして動作する。シュミット−トリガーＳＴ−１、ＳＴ−２、ＳＴ−
３及びＳＴ−４（図１参照）は、ＩＣ６１、ＩＣ６２、ＩＣ６３及びＩＣ６４と
して示される４つの電圧コンパレイターにより行なわれる。第１のシュミット−
トリガー（ＩＣ６１）は、光制御スイッチを行なうホトレジスタ（ＰＨ）により
制御される。第２のシュミット−トリガー（ＩＣ６２）は、温度制御スイッチを
行なうサーミスタ（ＴＨ）により制御される。第３及び第４のシュミット−トリ
ガー（ＩＣ６３及びＩＣ６４）は、ウィンドコンパレイターを行なう入力電圧に
比例する電圧Ｖxにより制御される。トランジスタＴ６１は、コンパレイター（
ＡＮＤ結合）の共通出力により制御され、モニタユニットとなる。トランジスタ
Ｔ６１の出力（Ｍ）は、ユニット−１及びユニット−２を制御し、Ｍ＝０或いは
Ｍ＝１（≒１２Ｖ）とするため、オン状態或いはオフ状態にするものである。
本発明の好適な具体例を示し、詳細に説明したが、その代替形、修飾形及び修
正形が、本発明の精神と特許請求の範囲の記載の範囲内に限り行なうことができ
ることは、当業者により留意されるべきである。従って、本発明は、以上に示し
た特定の具体例に限定すべきでない。DETAILED DESCRIPTION OF THE INVENTION
Low frequency square wave electronic ballast for gas discharge devicesBACKGROUND OF THE INVENTION
1.Field of the invention
The present invention relates to low-frequency power converters, in particular low-frequency
Electronic ballast. More particularly, the invention relates to a low-pressure sodium lamp for high pressure sodium lamps.
It relates to a wave number square wave electronic ballast.
2.Prior art
An important application for high frequency switch mode power converters is in gas discharge devices.
Power, especially to high pressure sodium (HPS) lamps.
In the case of gas discharge lamp high frequency power, high frequency ballast and gas discharge lamp
The pump is at a higher level than between a normal low frequency ballast and a gas discharge lamp.
Interference. In high frequency ballasts, acoustic resonance occurs, which
Various problems such as instability, high output variability and worst case
The pipe is destroyed. Therefore, the best solution to this problem is a high frequency DC-DC switch.
Low frequency DC-AC square as controlled current source using switch-mode
To supply the gas discharge lamp in combination with the wave inverter. Reduced weight
Low frequency output due to higher efficiency and lack of acoustic resonance
This new high frequency ballast at
It has significant advantages compared to a child (electronic) ballast. Furthermore, new
However, very sophisticated electronically stable wave generators, for example, can be acoustically or
Special properties are obtained, such as dulling.
Therefore, a very sophisticated and highly efficient, low frequency electronic ballast supply
The essential design targets for a gas discharge lamp are:
(A) Very high efficiency ($ 95%), energy saving and low temperature of critical components
rate of up;
(B) low frequency square wave lamp current (crest factor is in units), instantaneous
The lamp power at the time is constant (no flicker) and no acoustic resonance occurs;
(C) High reliability and long service life (low power loss, no electrolytic capacitors
);
(D) fully controlled lamp power, linear voltage fluctuations and lamp degradation effects;
Not available;
(E) programmed and / or controlled slowdown, which
Qualitatively saves energy;
(F) When the lamp reaches the end of its lifetime (pre-programmed
Automatically switched off;
(G) automatic optical switching and high temperature protection; and
(H) Power factor correction (PF ≧ 95%) and EMI filtering.
In the prior art, there are many known high frequency ballasts for gas discharge lamps.
Some have circuits. For example, high efficiency that can be used for HPS (HID) lamps
Electronic ballast is “Master-Slave Half-bridge DC-to-AC Switchmode Power Con
Verter ”, described in US Patent No. 5,097,183, and issued May 15, 1992.
The wish “Self-Symmetrizing and Self-Oscillating Half-Bridge Power Inverter
No. 883,762, assigned to the assignee of the present invention.
It is.Summary of the Invention
The aim of the present invention is to enable an ideal stabilization curve for HPS (HID) lamps
It is to provide a current source for power control and current limiting.
A second object of the invention is to make the power selectable and / or continuously variable.
To provide a current source for power control.
A further object of the present invention is to provide a power control current, such as without using an electrolytic capacitor.
A source is to provide a high frequency DC-DC converter.
Another object of the invention is that the control circuit floats with the main switching transistor.
And a high frequency buck converter configuration device with essentially improved efficiency.
To provide.
A further object of the invention is, inter alia, conversion of output voltage (inversion) and zero current
Providing a circuit for the buck converter configuration device that performs the sensing
.
Another object of the invention is to operate over a very wide frequency range, including DC operation
The object is to provide a high efficiency square wave full bridge inverter.
Another object of the present invention is to provide a method for switching between high (or zero) frequency operation and low frequency operation.
Control to control square wave full bridge inverter with improved program conversion
Is to provide a circuit.
Another object of the present invention is to combine with a mains voltage, such as without using electrolytic capacitors.
And providing a low power stabilized logic supply voltage source.
Another object of the invention is to couple to mains voltage without using electrolytic capacitors
Providing a low power, regulated logic supply voltage source.BRIEF DESCRIPTION OF THE FIGURES
FIG. 1 shows a preferred electronic ballast for a gas discharge device, comprising six basic units.
FIG.
2A, 2B and 2C show voltage and current waveforms for the schematic diagram of FIG.
FIG. 3A illustrates lamp power versus lamp power provided by the preferred electronic ballast of the present invention.
The stabilization curve is shown as a pressure diagram.
FIG. 3B is a diagram showing lamp current versus lamp voltage.
FIG. 4 shows a high power factor pre-regulator, shown as unit-1 in FIG.
It is a circuit diagram.
FIG. 5A is a circuit diagram of a power control converter shown as unit-2 in FIG.
It is.
FIG. 5B is a diagram showing the dielectric current for the unit-2.
FIG. 5C is a diagram illustrating a functional relationship between the output and the control voltage.
FIG. 6A shows a controlled whole shown as unit-3 and unit-4 in FIG.
FIG. 4 is a circuit diagram of a bridge inverter and an igniter circuit.
FIG. 6B shows four output controls of the logic drive unit shown as LD-3 in FIG.
Control signal.
FIG. 6C shows a timing diagram for Unit-3 under no-load conditions.
FIG. 6D shows a timing diagram for Unit-3 under load conditions.
FIG. 7 shows the logic supply and module shown as unit-5 and unit-6 in FIG.
FIG. 4 is a circuit diagram of a monitor unit.Detailed description of the invention
FIG. 1 shows a suitable electronic ballast for a gas discharge device, comprising the following basic units:
Shows a schematic diagram;
Boost converter (PU-1), MOSFET driver (MD-1) and control
High power factor reserve indicated as unit-1 including unit (CU-1)
Moderator;
Buck converter (PU-2), MOSFET driver (MD-2) and control unit
Power controlled DC current shown as unit-2 including unit (CU-2)
source;
All Bridge Square Wave Inverter (PU-3), Four MOSFET Drivers (MD
-3), a unit including a logic driver (LD-3) and a frequency control unit (CU-3).
A low frequency square wave DC-AC converter shown as Knit-3;
A high voltage igniter circuit shown as unit-4;
Low power half-bridge square wave inverter (HB) and five linear regulators (LR-
1, LR-2, LR-3, LR-4 and LR-5).
Regulated logic supply voltage source;
Monitor unit shown as Unit-6 including input voltage, temperature and light sensing circuits
Knit; and
Has a gas discharge device shown as an HID lamp, especially a high pressure sodium lamp
I do.
2A, 2B and 2C show the characteristic voltages of a suitable electronic ballast with respect to the schematic diagram of FIG.
And the current waveform. In particular, FIG. 2A illustrates a sinusoidal approximation of a high power factor preconditioner.
Input current (Ii). Further, FIG. 2B shows the input of the power controlled DC current source (
V1) And output (V0) Indicates voltage. FIG. 2C shows the run in normal, low frequency mode.
Voltage (VL= ± V0) And lamp current (IL) Show the waveform. This figure shows the current lamp
Indicates that power is available.
FIG. 3A shows the lamp power (PL) And lamp voltage (VL) As a diagram of the functional relationship between
2 shows a stabilization curve. FIG. 3B shows the lamp current (IL) Vs. lamp voltage (VLFIG.
. The three different ranges are distinguishable, and as shown in FIGS. 3A and 3B, the lamp voltage
Depends. That is;
During the warm-up period, a certain lamp current range (0 ≦ VL≤VL (min));
The constant lamp power range is a predetermined range (VL (min)≤VL≤VL (max))
And the prohibited range (VL> VL (max)), Lamp voltage is VL (max)Reach
Then, the ballast switches off automatically.
Two different specified lamp power levels can be adjusted by a suitable ballast, for example, 200
W or 250W. Furthermore, the lamp power is changed continuously and the energy
From the viewpoint of energy saving, it gives sufficient dulling ability.
Next, six basic units of the present invention will be described.
Unit-1 includes an input filter F10 and is shown in FIG. The circuit is
, Bridge rectifier B10, inductor L10, power MOSFET M10, high-speed rectification
A standard boost converter device with a transformer D10 and an output capacitor C10
It is based on Technically controlled on-time, zero current switching
Apply Therefore, the peak and average inductor currents are sinusoidal with the input voltage.
is there. In FIG. 1, the MOSFET driver indicated as MD-1 is a MOSF.
Driven by M11 and M12 of ET, their inputs are dual input NAN, respectively.
D Schmitt-Trigger is coupled to the outputs of IC10 and IC11.
In FIG. 1, the control unit shown as CU-1 is:
Error amplifier IC 15;
Resistor R11, capacitor C11, MOSFET M13 and NAND
A sawtooth wave generator driven by the trigger circuit 13;
A pulse width modulated (PWM) comparator IC14; and
It has a zero current sensing comparator IC12 coupled to the shunt R10.
The essential difference between the preferred high power factor pre-regulator and the standard regulator of the present invention
The difference is the position of the shunt R10. In this case, the voltage drop at R10 (inductor current
Is proportional to the zero level of the control unit, which gives sensitivity and less loss
Then it is positive. At this maximum on-time, the maximum inductor current is
Limited by the energetic diode Z10. The solution is that the main switch M10
When switched on at zero inductor current level, as in the preferred embodiment,
It is effective. The difference between the preferred high power factor pre-regulator and the standard regulator is
As in the present invention, a large value electrolytic capacitor should not be used as the output capacitor.
And using a relatively low value thin film capacitor C10. in this case,
Output voltage V1(120 Hz) is the same magnitude as seen in FIG. 2B.
Unit-2 is coupled to the output capacitor C10 of Unit-1;
As shown in FIG. 5A. The power unit shown as PU-2 in FIG.
FET M20, fast rectifier D20, inductor L20 and output (thin film) capacitor
-Based on standard buck converter geometry including C20. In FIG. 1, MD-
2 is a dual-input NAND Schmitt gate.
MOSFET M21 and M22 controlled by rigger IC20 and IC21
Activated by In FIG. 1, the control unit shown as CU-2 is a standard control unit.
This is very different from the control method.
This control circuit is described as follows.
a) Floating control: The control unit consists of a MOSFET driver MD-2 (M21 and M21).
22) and therefore to the main switch M20.
b) Rectifier using zero current sensing: coupled in series with Schottky rectifier D22
The fast rectifier D21 is coupled in parallel with the main rectifier D20. Main switch M2
When 0 is off, the main rectifier D20 is on and a voltage drop of about 200 mV
It occurs at the rectifier-D22. This voltage is the NAND Schmidt-trigger
A voltage comparator IC22 coupled to the first inputs of IC20 and IC21.
Controlling, turning off M20 and switching on M20 with zero inductor current
Can only be done. FIG. 5B shows the inductor current iLIt is a figure of (t).
c) Inductor current control: M20 is on, capacitor C21 is open
If it is a starting condition, the voltage Vc(t) can be calculated by the following formula:
Vc(t) = (Vi-V0) T / RC
(Where t is the time related to the on-time interval, and R = R20 + R21
Yes (the effects of R22 and R23 are ignored), C = C21 and ViAnd V0Is
Power and output voltage. ) Inductor current iL(t) is also Vi-V0Is proportional to Obedience
What
iL(t) = (RC) VC(t) / L
(Where L is the inductance of inductor L20). Dual input NAN
D Schmitt-trigger IC20 and voltage comparator coupled to second inputs of IC21
Using the rater IC23, the peak inductor current is induced by the following equation.
Ip= (RC) Vr/ L (1)
(Where IpIs the peak inductor current and Vr= 12-VfAs shown in FIG. 5A.
Such a predetermined reference voltage. ) Therefore, the peak inductor current and the average inductor current Ia
= Ip/ 2 is the reference voltage VrCan be adjusted directly. Discharge capacitor C21
To perform, a low power P-channel MOSFET M23 is
The capacitor C21 is coupled to the output of the
Coupled in parallel to the source and drain.
d) Output power control: The reference voltage is the output voltage V0Is proportional to the inverse of
hand,
Vr= 12-Vf= Α / V0, V0 (min)≤V0≤Vo (max) (2)
Then, when the equation (2) is replaced with the equation (1), the following equation is obtained.
PA= IpV0/ 2 = RCα / 2L
(Where PAIs the average output power. )
Therefore, control of the fixed output power electronically converts equation (2) described below.
As a practical matter, it is solved over a range of output voltages.
(E) Functional relationship Vr= Α / V0Realization of the output voltage V0Is a rectifier D23
And a smoothing capacitor C22 to boost to a floating control level. this is
, Flyback method, especially method for buck converter device, inductor L20
In this method, the secondary winding is not performed. Apply voltage divider resistors R24 and R25
And Zener diodes Z20 and Z21 are connected directly to resistors R26 and R27, respectively.
Combined into columns, and as shown in FIG. 5C, the function Vr= Α / V0(Constant output voltage
(Within the range) can be sufficiently approximated (± 1%). V0<V0 (min), VrWhen
Then Ip(Ia) Is shown in FIG. 5A by the Zener diode Z22.
Thus, it is limited to an appropriate value.
Low power P-channel MOSFET to discharge capacitor C21
M23 is coupled to the output of the voltage comparator IC22 and this MOSFET
And a capacitor C21 coupled in parallel with the power supply and drain of the power supply.
Assuming that the HPS lamp has a specified lamp voltage of 100 V, V0 (min)≒ 80V, V0 (max)
≒ 160V and IL (max)$ 3. Series with current limiting resistor R28
Zener diode Z23 (Vz= 160V) and the main switch M
An optical coupler OC20 (which also couples to IC22) to turn off for 20
By applying, the output voltage is limited. The output power is determined by the value of the resistor R21.
It is changed by changing. For example, if R = R20 = R21, the output
The power can be 250W. If R = R20 (R21 = 0),
The power is 200W. Further, the output power (lamp power) is continuously reduced.
This can be achieved by a continuous decrease in the value of the resistor R21, which
This is advantageous from consideration of energy saving.
Unit-3 is coupled to the output capacitor of unit-2, as shown in FIG.
Is shown in The power unit shown as PU-3 in FIG.
31, M32, M33 and M34. Figure
1, the MOSFET drive shown as MD-3 has four compensated MOSFEs.
This is performed by CMs CM31, CM32, CM33 and CM34 of T. Further compensation
Type MOSFETs CM33 and CM34 are optical isolators OC33 and OC33, respectively.
Driven by 34 and separated from the control level. Shown as LD-3 in FIG.
, Shown in FIG. 6B. The logic drive signal has a unique dead time and the main switch
To avoid becoming conductive across. Input logic signal Q for symmetry
Is fluctuating for △ t ≒ 5 μs, and the dual comparator IC32 / 2 and IC32
The non-inverting input of 32/1 and the inverting input of IC32 / 2 have R31 and C31
Combined with common points of RC circuits. Inverting input of IC32 / 1 and non-inverting of IC32 / 2
The inverting input is coupled to a common point of a voltage divider pair having resistors R32 and R33.
Dual input NAND gate IC31 / 1, IC31 / 2, IC31 / 3 and I
Using C31 / 4, the four logic driver signals from the upper MOSFET driver are:
Is induced as
For low MOSFET drive.
(Here, X is a suppression signal (assuming X = 0, low MOSFET M31 and low MOSFET M31)
And M32 are switched off). )
The logic control unit shown as CU-3 in FIG.
Start and restart, and control of the start (igniter) unit (unit-4)
Low frequency symmetry performed and controlling logic driver in normal operation (X = 1)
Having a logic signal (Q) and without load or under lamp loss conditions, or
Has an automatic switching-off characteristic in the case of old lamps.
Control unit CU-3 including the following functional circuits:
V1Is V0 (max)If somewhat smaller, the comparator level V1The first in
Voltage comparator (IC33 / 1);
VTwoIs V1If somewhat smaller, the comparator level VTwoThe second voltage at
Comparator (IC33 / 2);
t1$ First timer with a timing time of 10 seconds (IC34);
tTwoDigital counter IC 35 having a timing time of 120 seconds and digital
A second timer including an oscillator IC 36;
Frequency f1≒ 25Hz, if the operation cycle is arbitrary, low frequency digital
Tal oscillator IC37;
Frequency fTwoHigh frequency with ≒ 20kHz and less than 0.5 operation cycle
Wave number digital oscillator IC38;
It has a clock input and a SET input, provides a symmetry signal Q,
A T flip-flop circuit performed by a flop circuit IC39;
The two AND gates IC40 / 1 and IC40 / 2 and the function seen in FIG. 6A
The above two inverters are included.
FIG. 6C is a timing diagram under the condition without load including the case without start.
FIG. 6D is a timing chart in a case where there is a start (normal operation). Started
Lamps operate at high speed, in complex plasma physical processes (with glow discharge)
Assume that the state of arcing is reached and that a sufficiently high voltage and high current are supplied
Things. After the arcing has taken place, an important task of the circuit according to the invention is
To stabilize the lamp in a discharged state. Slow zero current because the discharge tube is cold
Flow can extinguish the arc discharge.
Therefore, there are two different types of short-time initiation methods, high frequency current pulse operation or
Or applying DC operation to avoid extinction.
During the period of the short-time start operation, the first timer (t1(≒ 10 seconds).
After the beginning of the short period of time, the discharge will return to normal low frequency (≒ 50 Hz) symmetry.
It becomes a square wave operation. A different starting operation is triggered by the switch S, as shown in FIG. 6A.
Selected and switched between high frequency (HF) or direct current (DC) mode.
In the case of a DC start operation, the control circuit can obviously be simplified. For HPS lamps
, A simple DC start method is sufficient. The square wave all-bridge PU-3 is shown in FIG. 6A.
One of the standard current limiting methods combined with the control unit
Wear.
Unit-4 is combined with the output of unit-3 and is shown in FIG. 6A.
Further, a resistor R42 is coupled to the output capacitor C10 of the pre-regulator unit.
You. Unit-4 provides the igniter (initiator) with a high voltage for the HID lamp (
(3500 V). The circuit is a pulse transformer L4
1. Thyristor Th41, capacitor C41 and gate of thyristor Th41
Based on a pulse transformer device having an RC circuit (R41 and C42) coupled to
I have. Capacitor C41 is a resistor coupled to the output capacitor of unit-1.
Charged by anti-R42. The capacitor C41 has a repetition frequency of 2 Hz.
, The thyristor Th41 controlled by the digital counter of the unit CU-3.
And is periodically discharged. Voltage of fully charged capacitor C41 (４１450V
) Is the winding N1And NTwo(Where N1/ NTwo= 8)
. In normal operation, thyristor Th41 is switched off and the filter element
And a pulse transformer formed by a gapped core inductor that functions. Change
When the unit PU-3 changes the polarity of the lamp voltage including the dead time,
If so, inductor L41 provides a continuous current through the lamp.
Unit-5 is a sine wave AC power supply (more precisely, the common
(Coupled to a mode filter) and described in FIG. unit
-5 acts as a regulated voltage source and is a low power, half-bridge indicated as HB.
を Has a square wave inverter, and has LR-1, LR-2, LR-3, LR-4 and
And LR-5, with five linear regulators. Low power self-oscillating
The half-bridge inverter (square wave oscillator) is a rectifier bridge B51, B51
Energy storage (thin film) capacitor C51 combined with DC output, controlled
Two transistors T51 and T52 acting as switches, two voltage dividing capacitors
Transformers C52 and C53 and a transformer acting as a high frequency half-bridge square wave oscillator.
It has a pressure device L51.
The transformer has a primary winding NpTwo feedback windings Nf1, Nf2And five
Secondary winding Ns1, Ns2, Ns3, Ns4, Ns5With 5 linear regulators
(Non-stabilized) voltage source. RC circuit (R51, C54 and R52,
C55) is connected in series with the transistors T51 and T5.
2 to reduce the base (diode) current, and
It is switched on or off for the star. The self-oscillation characteristic is
, The magnetizing current of the transformer L51 is changed by the polarity change in the winding caused by the switch-off.
It is done. In addition, the circuit includes a continuously charged capacitor C65, DIACS
51 and winding Nf1Self-source formed by transistor T53 controlled by
The switching off start circuit is provided. The rectified output voltage is
, Is essentially a DC voltage. Therefore, small value thin film capacitors are
Can be used as a prime. The regulated output voltage (12V) is a standard linear adjustment method.
Obtained by use.
Unit-6 has a monitor with four Schmitt-triggers as shown in FIG.
It operates as a data unit. Schmitt-Trigger ST-1, ST-2, ST-
3 and ST-4 (see FIG. 1) are IC61, IC62, IC63 and IC64.
This is performed by four voltage comparators shown as: The first Schmidt
The trigger (IC61) is provided by a photo register (PH) that performs a light control switch.
Controlled. The second Schmitt-trigger (IC 62) is to switch the temperature control switch
It is controlled by a thermistor (TH). Third and fourth Schmidt-Tries
The gar (IC63 and IC64) is connected to the input voltage for performing the window comparator.
Proportional voltage VxIs controlled by The transistor T61 is connected to a comparator (
The output is controlled by the common output of the (AND combination) and becomes a monitor unit. Transistor
The output (M) of T61 controls unit-1 and unit-2, and M = 0 or
In order to set M = 1 (≒ 12 V), it is turned on or off.
While preferred embodiments of the present invention have been shown and described in detail, their alternatives, modifications and modifications have been described.
Regular forms may only be made within the spirit of the invention and the scope of the following claims.
It should be noted by those skilled in the art. Accordingly, the present invention has been
It should not be limited to any particular embodiment.
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，
ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ
Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ
，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，
ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ)，ＡＭ，ＡＴ，
ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ
Ｚ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＪＰ
，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＴ，ＬＵ，
ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，Ｐ
Ｌ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＩ，ＳＫ，ＴＪ
，ＴＴ，ＵＡ，ＵＺ，ＶＮ
(72)発明者 メリシュ，ヤーニシュ
アメリカ合衆国 フロリダ州 33126 マ
イアミ ナンバー 402 ノースウエスト
セブンス ストリート 8075────────────────────────────────────────────────── ───
Continuation of front page
(81) Designated countries EP (AT, BE, CH, DE,
DK, ES, FR, GB, GR, IE, IT, LU, M
C, NL, PT, SE), OA (BF, BJ, CF, CG
, CI, CM, GA, GN, ML, MR, NE, SN,
TD, TG), AP (KE, MW, SD), AM, AT,
AU, BB, BG, BR, BY, CA, CH, CN, C
Z, DE, DK, ES, FI, GB, GE, HU, JP
, KE, KG, KP, KR, KZ, LK, LT, LU,
LV, MD, MG, MN, MW, NL, NO, NZ, P
L, PT, RO, RU, SD, SE, SI, SK, TJ
, TT, UA, UZ, VN
(72) Inventors Melish, Janish
United States Florida 33126 Ma
Iami No. 402 Northwest
7th Street 8075