JPH10504928A - Low frequency of the square wave of the electronic ballast for a gas discharge device - Google Patents

Low frequency of the square wave of the electronic ballast for a gas discharge device

Info

Publication number
JPH10504928A
JPH10504928A JP51468594A JP51468594A JPH10504928A JP H10504928 A JPH10504928 A JP H10504928A JP 51468594 A JP51468594 A JP 51468594A JP 51468594 A JP51468594 A JP 51468594A JP H10504928 A JPH10504928 A JP H10504928A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
coupled
voltage
input
output
konpareita
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP51468594A
Other languages
Japanese (ja)
Inventor
マソット,オスカル ヴィラ
メリシュ,ヤーニシュ
Original Assignee
レッド コーポレイション ナムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHTING NOT OTHERWISE PROVIDED FOR
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/26Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/288Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps without preheating electrodes, e.g. for high-intensity discharge lamps, high-pressure mercury or sodium lamps or low-pressure sodium lamps
    • H05B41/2885Static converters especially adapted therefor; Control thereof
    • H05B41/2887Static converters especially adapted therefor; Control thereof characterised by a controllable bridge in the final stage
    • H05B41/2888Static converters especially adapted therefor; Control thereof characterised by a controllable bridge in the final stage the bridge being commutated at low frequency, e.g. 1kHz
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHTING NOT OTHERWISE PROVIDED FOR
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/26Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/288Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps without preheating electrodes, e.g. for high-intensity discharge lamps, high-pressure mercury or sodium lamps or low-pressure sodium lamps
    • H05B41/292Arrangements for protecting lamps or circuits against abnormal operating conditions
    • H05B41/2921Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions
    • H05B41/2923Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions against abnormal power supply conditions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies
    • Y02B20/16Gas discharge lamps, e.g. fluorescent lamps, high intensity discharge lamps [HID] or molecular radiators
    • Y02B20/20High pressure [UHP] or high intensity discharge lamps [HID]
    • Y02B20/202Specially adapted circuits

Abstract

(57)【要約】 ガス放電装置のための低周波数方形波電子安定器は、正弦波AC電力供給器と結合された高電力ファクタ予備調整器と、該予備調整器と結合された電力制御DC電流源を有する。 (57) Abstract: a low frequency square wave electronic ballast for a gas discharge device, sinusoidal AC and high power factor pre-regulator coupled to the power supply, the preconditioner to the binding power control DC having a current source. 低周波数方形波DC−ACインバータは、DC電流源と結合され、開始器電流は、該インバータと結合されている。 Low-frequency square-wave DC-AC inverter is coupled to the DC current source, the start device current is coupled to the inverter. モニタ回路と低電力安定化論理供給電圧源も用いる。 Monitor circuit and low power stabilizing logic supply voltage source is also used. 全回路は、ガス放電装置に結合され、この装置の瞬時電力は一定であり、制御されて、音響共鳴のない動作ができ、理想的な安定化曲線が得られる。 All circuitry is coupled to the gas discharge device, the instantaneous power of the device is constant, is controlled, it is operation without acoustic resonance, an ideal stabilizing curve is obtained.

Description

【発明の詳細な説明】 ガス放電装置のための低周波数の方形波の電子安定器発明の背景技術 1. BACKGROUND 1 electronic ballast invention of a square wave of a low frequency for DETAILED DESCRIPTION OF THE INVENTION Gas discharge devices. 発明の分野本発明は、低周波数電力コンバータに、特に、ガス放電装置のための低周波数電子安定器に関する。 Field of the Invention The present invention relates to a low-frequency power converter, in particular, relates to a low frequency electronic ballast for gas discharge devices. 更に特に、本発明は、高圧ナトリウムランプのための低周波数方形波電子安定器に関する。 More particularly, the present invention relates to a low-frequency square wave electronic ballast for high pressure sodium lamps. 2. 2. 先行技術高周波数スイッチモード電力コンバータのための重要な応用例は、ガス放電装置、特に、高圧力ナトリウム(HPS)ランプへの電力を供給することである。 Important applications for prior art high-frequency switch mode power converter, a gas discharge device, in particular, is to supply power to the high pressure sodium (HPS) lamps. ガス放電ランプの高周波数電力の場合において、高周波数安定器及びガス放電ランプは、通常の低周波数安定器とガス放電ランプの間にあるよりも、高いレベルの干渉を行なっている。 In the case of high-frequency power of the gas discharge lamp, the high-frequency ballast and gas discharge lamps, than it is between normal low-frequency ballast and the gas discharge lamp is subjected to high levels of interference. 高い周波数の安定器では、音響の共鳴が生じ、それは、 種々の問題、例えば、不安定性、高出力変動性を生じ、また、最悪の場合、アーク管の破壊になる。 The ballast high frequency, cause acoustic resonance, it various problems, for example, instability results in high output variability, also in the worst case, the destruction of the arc tube. 従って、この問題の最良の解決策は、高周波数DC−DCスイッチ−モードを使用して、制御された電流源として、低周波数DC−AC方形波インバータと結合して、ガス放電ランプに供給するものである。 Thus, the best solution to this problem, the high-frequency DC-DC switch - using mode, as a controlled current source, coupled with the low-frequency DC-AC square wave inverter is supplied to the gas discharge lamp it is intended. 重量が軽減されるために、より高い効率と、音響共鳴がないことのために、低い周波数の出力でのこの新規な高周波数安定器は、通常の低周波数安定器及び普通の高周波数電子(エレクトロニクス)安定器と比較して、著しい有利な点を有する。 For weight can be reduced, and higher efficiency, due to the absence of acoustic resonance, the novel high frequency ballast at the output of the low frequency, normal low-frequency ballasts and ordinary high-frequency electronic ( compared to electronics) ballasts have significant advantages. 更に、新規で、非常に洗練された電子安定波発生器では、例えば、音響的或いは制御された鈍化のような、特別の特性が得られる。 Furthermore, a new, in a very sophisticated electronic ballast wave generator, for example, such as acoustic or controlled slowing, special characteristics. 従って、非常に洗練された、そして、高い効率の、低周波数の電子安定器供給ガス放電ランプのための本質的な設計ターゲットは、次のものである: (a)非常に高い効率(≒95%)、エネルギー節約及び臨界成分の低い温度上昇率; (b)低周波数方形波ランプ電流(クレストファクタはユニットである)、瞬時のランプ電力は、一定であり(フリッカーなし)、音響共鳴は生じない; (c)高い信頼性及び長い寿命(低い電力損失、電解コンデンサーがないこと); (d)完全に制御されたランプ電力、線的な電圧変動及びランプの劣化効果のないもの; (e)プログラムされ、そして/或いは、制御された鈍化であり、それは、本質的にエネルギー節約となる; (f)ランプが、その寿命時間の終点になると(前もってプログラ Thus, very sophisticated and highly efficient, the essential design target for the low-frequency electronic ballast supply gas discharge lamps are the following: (a) very high efficiency (≒ 95 %), energy saving and critical component of low temperature rise rate; (b) the low-frequency square wave lamp current (crest factor is a unit), the instantaneous lamp power is constant (no flicker), the acoustic resonance occurs no; (c) high reliability and long life (low power loss, no electrolytic capacitor); (d) fully controlled lamp power, having no degradation effects of line voltage fluctuation and the lamp; (e ) is programmed, and / or a controlled slowing, it becomes essentially energy savings; (f) lamp, at the end of its lifetime (previously program されている)、自動的にスイッチイングオフされる; (g)自動的な光スイッチングと高温保護;及び (h)電力ファクタ補正(PF≧95%)及びEMIフィルタリング。 And being), which is automatically switched queuing off; (g) automatic optical switching and high-temperature protection; and (h) Power Factor Correction (PF ≧ 95%) and EMI filtering. 従来技術では、ガス放電ランプのための高周波数安定器を与える多くの既知の回路を有するものがある。 In the prior art, those having a number of known circuit for providing a high frequency ballast for gas discharge lamps. 例えば、HPS(HID)ランプに使用できる高効率の電子安定器が、”Master-Slave Half-bridge DC-to-AC Switchmode Power Con verter”と題する米国特許第5,097,183号に説明され、そして、1992年5月15日出願の”Self-Symmetrizing and Self-Oscillating Half-Bridge Power Inverter ”と題し、本発明の出願人に譲渡された米国特許出願番号第883,762号に説明される。 For example, HPS (HID) High efficiency electronic ballast that can be used for lamps is described in "Master-Slave Half-bridge DC-to-AC Switchmode Power Con verter" entitled U.S. Patent No. 5,097,183, and 1992 May 15 entitled "Self-Symmetrizing and Self-Oscillating Half-Bridge Power Inverter" application, are described in U.S. Patent application Serial No. 883,762, assigned to the assignee of the present invention. 発明の概略本発明の目的は、HPS(HID)ランプのための理想的な安定化曲線が可能な、電力制御の、電流制限の電流源を供給することである。 Summary An object of the present invention relates to a possible ideal stabilization curve for HPS (HID) lamp, the power control is to supply the current source of the current limit. 本発明の第2の目的は、電力が選択でき、そして/或いは連続的に変えることができるような、電力制御の電流源を提供することである。 A second object of the present invention, power can be selected, and / or as may continuously altering is to provide a current source of the power control. 本発明の更なる目的は、電解コンデンサーを用いないような、電力制御の電流源として、高周波数のDC−DCのコンバータを提供することである。 A further object of the present invention, such as not using the electrolytic capacitor, as a current source of power control is to provide a converter of the DC-DC high frequency. 本発明の他の目的は、制御回路は、主スイッチング・トランジスタと共に浮動し、基本的に改良された効率を有する、高周波数バック・コンバータ形状装置を提供することである。 Another object of the present invention, the control circuit is floating with the main switching transistor, having essentially improved efficiency, it is to provide a high-frequency buck converter shaper. 本発明の更なる目的は、特に、出力電圧の変換(インバージョン)とゼロ電流検知を行なう、バック・コンバータ形状装置のための回路を供給することである。 A further object of the present invention, in particular, the conversion of the output voltage (inversion) performing zero current detection and to supply a circuit for the buck converter configuration device. 本発明のもう1つの目的は、DC動作を含む非常に広い周波数範囲で動作する高い効率の方形波全ブリッヂ・インバータを提供することである。 Another object of the present invention is to provide a high efficiency square wave full bridge inverter of which operate at a very wide frequency range including DC operation. 本発明の他の目的は、高い(或いはゼロの)周波数動作と低周波数動作の間で、プログラム転換を改良した方形波全ブリッヂ・インバータを制御する論理制御回路を提供することである。 Another object of the present invention, among the high (or zero) frequency operation and low frequency operation, is to provide a logic control circuit for controlling the square wave full bridge inverter having improved program conversion. 本発明の他の目的は、電解コンデンサーを用いないような、主電圧と結合された低電力の安定化の論理供給電圧源を供給することである。 Another object of the present invention, such as not using the electrolytic capacitor is to supply a logic supply voltage source to stabilize the low power that is coupled to the main voltage. 本発明の他の目的は、電解コンデンサーを用いなくして、主電圧に結合される、低電力の、安定化された論理供給電圧源を供給することである。 Another object of the present invention is to not use an electrolytic capacitor, is coupled to the main voltage, low power, is to supply a regulated logic supply voltage source. 図面の簡単な説明図1は、6つの基本ユニットを含み、ガス放電装置のための好適な電子安定器の模式的な図を示す。 BRIEF DESCRIPTION OF THE DRAWINGS Figure 1 includes six basic units, shows a schematic diagram of a suitable electronic ballast for gas discharge devices. 図2A、2B及び2Cは、図1の模式図に関する電圧及び電流の波形を示す。 Figures 2A, 2B and 2C show the waveforms of the voltage and current relating to the schematic diagram of FIG 1. 図3Aは、本発明の好適な電子安定器により実現されるランプ電力対ランプ電圧のダイヤグラムとして安定化曲線を示す。 3A shows a stabilization curve as diagrams of lamp power versus lamp voltage is realized by a suitable electronic ballast according to the present invention. 図3Bは、ランプ電流対ランプ電圧を示す図である。 Figure 3B is a view showing a lamp current versus lamp voltage. 図4は、図1中のユニット−1として示される高電力ファクタの予備調整器の回路図である。 Figure 4 is a circuit diagram of a preconditioner of the high power factor, shown as a unit-1 in FIG. 図5Aは、図1中のユニット−2として示される電力制御コンバータの回路図である。 Figure 5A is a circuit diagram of a power control converter shown as a unit -2 in FIG. 図5Bは、ユニット−2に関する誘電器電流を示す図である。 Figure 5B is a diagram showing a dielectric device current related unit 2. 図5Cは、出力と制御電圧の間の関数関係を示す図である。 Figure 5C is a diagram showing the functional relationship between the output and the control voltage. 図6Aは、図1中のユニット−3とユニット−4として示される制御された全−ブリッヂ・インバータ及びイグナイタ回路の回路図である。 Figure 6A, all controlled illustrated as a unit -3 and units -4 in Figure 1 - it is a circuit diagram of a bridge inverter and igniter circuit. 図6Bは、図1中のLD−3として示される論理駆動ユニットの4つの出力制御信号を示す。 Figure 6B shows four output control signal of the logic drive unit shown as LD-3 in FIG. 図6Cは、無負荷条件下でのユニット−3に関するタイミング図を示す。 Figure 6C shows a timing diagram for the unit -3 under no load conditions. 図6Dは、負荷条件下でのユニット−3に関するタイミング図を示す。 Figure 6D shows a timing diagram for the unit -3 in load conditions. 図7は、図1中のユニット−5とユニット−6として示される論理供給及びモニターユニットの回路図である。 Figure 7 is a circuit diagram of the logic supply and monitoring unit shown as unit -5 and units -6 in FIG. 発明の詳細な説明図1は、次の基本ユニットを含み、ガス放電装置のための好適な電子安定器の模式的な図を示し; ブーストコンバータ(PU−1)、MOSFET駆動器(MD−1)及び制御ユニット(CU−1)を含むユニット−1として示される高電力ファクタの予備調整器; バックコンバータ(PU−2)、MOSFET駆動器(MD−2)及び制御ユニット(CU−2)を含むユニット−2として示される電力制御されたDC電流源; 全ブリッヂ方形波インバータ(PU−3)、4つのMOSFET駆動器(MD −3)、論理駆動器(LD−3)及び周波数制御ユニット(CU−3)を含むユニット−3として示される低周波数の方形波DC−ACコンバータ; ユニット−4として示される高電圧イグナイタ回路; 低電力半− DETAILED DESCRIPTION OF THE INVENTION Figure 1 includes the following basic units, shows a schematic diagram of a suitable electronic ballast for a gas discharge device; boost converter (PU-1), MOSFET driver (MD-1 ) and control unit (preconditioner high power factor, shown as a unit -1 comprising CU-1); buck converter (PU-2), MOSFET driver to (MD-2) and a control unit (CU-2) DC current source is a power control shown as a unit-2 comprising; full-bridge square wave inverter (PU-3), 4 single MOSFET driver (MD -3), logic driver (LD-3) and a frequency control unit ( CU-3) a low frequency square wave DC-AC converter, shown as unit -3 comprising; high voltage igniter circuit shown as a unit -4; low power semi - リッヂ方形波インバータ(HB)及び5つの線形調整器(LR− 1、LR−2、LR−3、LR−4及びLR−5)を含むユニット−5として示される安定化された論理供給電圧源; 入力電圧、温度及び光検知回路を含むユニット−6として示されるモニターユニット;及び HIDランプとして示されるガス放電装置、特に、高圧ナトリウムランプを有する。 Riddji square wave inverter (HB) and five linear regulator (LR- 1, LR-2, LR-3, LR-4 and LR-5) logic supply voltage source stabilized shown as unit -5 including ; input voltage, the monitor unit is shown as unit -6 including temperature and light sensing circuits; gas discharge device shown as and HID lamps, in particular, it has a high-pressure sodium lamps. 図2A、2B及び2Cは、図1の模式図に関する好適な電子安定器の特性電圧と電流波形を示す。 Figures 2A, 2B and 2C show a characteristic voltage and current waveforms of a suitable electronic ballast relates schematic diagram of FIG. 特に、図2Aは、高電力ファクタ予備調整器の正弦波近似の入力電流(I i )を示す。 In particular, Figure 2A shows an input current of the sine wave approximation of the high power factor pre-regulator (I i). 更に、図2Bは、電力制御されたDC電流源の入力( V 1 )及び出力(V 0 )電圧を示す。 Further, FIG. 2B, the input of the DC current source that is the power control (V 1) and an output (V 0) indicates the voltage. 図2Cは、正常の、低周波数モードでのランプ電圧(V L =±V 0 )及びランプ電流(I L )波形を示す。 2C shows normal, the lamp voltage in the low frequency mode (V L = ± V 0) and the lamp current (I L) waveform. この図は、現在のランプ電力が得られることを示す。 This figure shows that the current lamp power is obtained. 図3Aは、ランプ電力(P L )とランプ電圧(V L )の間の関数関係の図としての安定化曲線を示す。 3A shows a stabilization curve as a diagram of the functional relationship between the lamp power (P L) and the lamp voltage (V L). 図3Bは、ランプ電流(I L )対ランプ電圧(V L )を示す図である。 Figure 3B is a view showing a lamp current (I L) versus the lamp voltage (V L). 3つの異なる範囲は、区別でき、図3A及び3Bに示すように、ランプ電圧に依存している。 Three different ranges distinguished can be, as shown in FIGS. 3A and 3B, it is dependent on the lamp voltage. 即ち; ウオーミングアップ期間中に一定のランプ電流範囲(0≦V L ≦V L(min) ); 一定ランプ電力範囲は、ランプ電圧の所定範囲(V L(min) ≦V L ≦V L(max) ) である;そして、禁止範囲(V L >V L(max) )、ランプ電圧がV L(max)に達すると、安定器は、自動的にスイッチオフとなる。 That; warmup constant lamp current range during (0 ≦ V L ≦ V L (min)); certain lamp power range, the predetermined range of the lamp voltage (V L (min) ≦ V L ≦ V L (max) ) is a; and the prohibited range (V L> V L (max )), the lamp voltage reaches V L (max), ballast, automatically becomes switched off. 2つの異なる規定ランプ電力レベルは、好適な安定器により、例えば、200 W或いは250Wに選択される。 Two different prescribed lamp power level, by suitable ballast, for example, is selected to 200 W or 250 W. 更に、ランプ電力は、連続的に変化され、エネルギー節約の観点から、十分な鈍化能力を与えるものである。 Furthermore, the lamp power is continuously varied, from the viewpoint of energy saving and gives sufficient blunting capacity. 次に、本発明の基本的な6つのユニットについて説明する。 Following describes the basic six unit of this invention. ユニット−1は、入力フィルターF10を含み、図4に示される。 Unit -1 includes an input filter F10, shown in FIG. その回路は、ブリッヂ整流器B10、誘導子L10、電力MOSFET M10、高速整流器D10及び出力コンデンサーC10を有する標準ブースト・コンバータ装置に基づくものである。 The circuit, bridge rectifier B10, inductor L10, the power MOSFET M10, is based on the standard boost converter device having a high-speed rectifier D10 and the output capacitor C10. 技術上、制御されたオンタイムで、ゼロ電流のスイッチングを適用する。 In the art, a controlled on-time, apply the switching zero current. 従って、ピーク及び平均の誘導子電流は、入力電圧と同じ正弦波である。 Therefore, the peak and average inductor current is the same sine wave as the input voltage. 図1において、MD−1として示されるMOSFET駆動器は、MOSF ETのM11とM12により駆動され、その入力は、各々、デュアル入力NAN Dシュミット−トリガーIC10とIC11の出力に結合される。 In Figure 1, MOSFET driver, shown as MD-1 is driven by M11 and M12 of MOSF ET, its inputs, respectively, a dual-input NAN D Schmitt - is coupled to the output of the trigger IC10 and IC 11. 図1に、CU−1として示される制御ユニットは、 エラー増幅器IC15; 抵抗R11、コンデンサーC11、MOSFET M13及びNANDシュミット−トリガーIC13により駆動されるノコギリ波発生器; パルス幅調整された(PWM)コンパレイター(比較器)IC14;及び 分流器R10に結合されたゼロ電流検知コンパレイターIC12を有する。 1, the control unit shown as CU-1, the error amplifier IC 15; resistor R11, capacitors C11, MOSFET M13 and NAND Schmitt - sawtooth generator driven by a trigger IC 13; is the pulse width adjusting (PWM) comparator Later (comparator) IC 14; having and coupled to shunt R10 zero current detection Konpareita IC 12. 本発明の好適な高電力ファクタ予備調整器と標準調整器の間にある本質的な差異は、分流器R10の位置である。 The essential difference in between suitable high power factor pre-regulator and the standard regulator of the present invention is the location of the shunt R10. この場合、R10での電圧低下(誘導子電流と比例する)は、感度と少ない損失を与える制御ユニットのゼロレベルと比較すると、ポジティブである。 In this case, voltage drop at R10 (proportional to the inductor current) is different from the zero level of the control unit to provide a sensitivity and low loss, is positive. この最大のオン−タイムで、最大の誘導子電流は、ツエナーダイオードZ10により制限される。 The maximum on - a time, the maximum inductor current is limited by the Zener diode Z10. この解決策は、主スイッチM10が、好適な具体例でのように、ゼロ誘導子電流レベルで、スイッチオンされると、 効果的である。 This solution, the main switch M10 is, as in the preferred embodiment, a zero inductor current level, when it is switched on, it is effective. 好適な高電力ファクタ予備調整器と標準調整器の間での差異は、 本発明でのように、出力コンデンサーとして、大きい値の電解コンデンサーでなく、比較的に低い値の薄膜コンデンサーC10を用いることである。 The difference between suitable high power factor pre-regulator and the standard regulator, as in the present invention, as the output capacitor, rather electrolytic capacitors of large value, using the thin film capacitor C10 of relatively low value it is. この場合、 出力電圧V 1の変動(120Hz)は、図2Bで見られると同じ大きさである。 In this case, variation of the output voltage V 1 (120 Hz) is the same size as the seen in Figure 2B. ユニット−2は、ユニット−1の出力コンデンサーC10に結合されており、 図5Aに示される。 Unit-2 is coupled to the output capacitor C10 of the unit -1, shown in Figure 5A. 図1にPU−2として示される電力ユニットは、電力MOS FET M20、高速整流器D20、誘導子L20及び出力(薄膜)コンデンサーC20を含む標準的なバック・コンバータ形状装置に基づく。 Power unit shown as PU-2 in FIG. 1, the power MOS FET M20, fast rectifier D20, based on the standard buck converter shaper including inductor L20 and the output (thin film) capacitor C20. 図1に、MD− 2として示されるMOSFET駆動器は、デュアル入力NANDシュミット−トリガーIC20及びIC21により制御されるMOSFETのM21及びM22 により作動される。 Figure 1, MOSFET driver, shown as a MD-2 is a dual input NAND Schmitt - is actuated by a MOSFET which is controlled by a trigger IC20 and IC 21 M21 and M22. 図1で、CU−2として示される制御ユニットは、標準的な制御方法とは大きく異なるものである。 In Figure 1, a control unit shown as CU-2 is significantly different from the standard control methods. この制御回路は、次のように説明される。 The control circuit is described as follows. a)浮動制御:制御ユニットは、MOSFET−駆動器MD−2(M21とM 22)と直接結合され、従って、主スイッチM20と結合される。 a) Floating Control: The control unit is coupled directly MOSFET- driver MD-2 (M21 and M 22), therefore, is coupled to the main switch M20. b)ゼロ電流検知使用の整流器:ショットキイ−整流器D22と直列に結合された高速整流器D21は、主整流器D20と並列に結合される。 b) zero current detection using the rectifier: Shot Kii - rectifier D22 and a high-speed rectifier D21 coupled in series are coupled in parallel with the main rectifier D20. 主スイッチM2 0がオフの場合、主整流器D20はオンであり、約200mVの電圧低下が、ショットキイ−整流器D22に生じる。 When the main switch M2 0 is off, the main rectifier D20 is turned on, the voltage drop of about 200mV is shot Kii - occurring rectifier D22. この電圧は、NANDシュミット−トリガーIC20とIC21の第1の入力に結合される電圧コンパレイターIC22を制御し、M20をオフにし、ゼロ誘導子電流で、M20をスイッチオンすることができるのみである。 This voltage, NAND Schmitt - controlling the voltage Konpareita IC22 that is coupled to a first input of a trigger IC20 and IC 21, to clear the M20, a zero inductor current, are only capable of switching on M20 . 図5Bは、誘導子電流i L (t)の図である。 5B is a diagram of the inductor current i L (t). c)誘導子電流の制御:M20はオン状態で、コンデンサーC21は、放電開始条件であるとすると、その電圧V c (t)は、次の式で計算できる: V c (t)=(V i −V 0 )t/RC (ここで、tは、オンタイムの間隔に関する時間であり、R=R20+R21であり、(R22とR23の効果が無視される)、C=C21で、V iとV 0は、入力及び出力の電圧である。)誘導子電流i L (t)もまた、V i −V 0に比例する。 c) inductor control of the current: M20 is turned on, the capacitor C21, when as the discharge start condition, the voltage V c (t) can be calculated by the following equation: V c (t) = ( V i -V 0) t / RC (where, t is the time for interval on-time, an R = R20 + R21, (R22 and effect of R23 are ignored), with C = C21, and V i V 0 is the voltage of the input and output.) inductor current i L (t) is also proportional to V i -V 0. 従って、 i L (t)=(RC)V C (t)/L (ここで、Lは、誘導子L20のインダクタンスである。)デュアル入力NAN Dシュミット−トリガーIC20とIC21の第2入力と結合された電圧コンパレイターIC23を用いて、ピーク誘導子電流は、次の式により誘導される。 Therefore, i L (t) = ( RC) V C (t) / L ( where, L is the inductance of the inductor L20.) Dual Input NAN D Schmidt - coupled to the second input of the trigger IC20 and IC21 using the voltage Konpareita IC23 that is, the peak inductor current is induced by the following equation. p =(RC)V r /L (1) (ここで、I pは、ピーク誘導子電流であり、V r =12−V f 、図5Aに示すような所定参照電圧である。)従って、ピーク誘導子電流及び平均誘導子電流I a I p = (RC) V r / L (1) ( where, I p is the peak inductor current, V r = 12-V f , which is a predetermined reference voltage as shown in FIG. 5A.) Therefore , the peak inductor current and the average inductor current I a =I p /2は、参照電圧V rにより直接調整できる。 = I p / 2 can be adjusted directly by the reference voltage V r. コンデンサーC21の放電を行なうために、低い電力PチャンネルMOSFET M23は、電圧コンパレイターIC22の出力に結合され、コンデンサーC21は、このMOSFETの電源及びドレインに並列に結合される。 To perform the discharge of the capacitor C21, a low power P-channel MOSFET M23 is coupled to the output of the voltage Konpareita IC 22, capacitors C21 is coupled in parallel to the power supply and the drain of the MOSFET. d)出力電力の制御:参照電圧は、出力電圧V 0の反転値に比例すると仮定して、 V r =12−V f =α/V 0 、V 0(min) ≦V 0 ≦V o(max) (2) そして、式(2)を式(1)に置換すると、次式が得られる。 d) control of the output power: the reference voltage, and assumed to be proportional to the inverted value of the output voltage V 0, V r = 12- V f = α / V 0, V 0 (min) ≦ V 0 ≦ V o ( max) (2) When substituting the equation (2) into equation (1), the following equation is obtained. A =I p0 /2 =RCα/2L (ここで、P Aは、平均出力電力である。) 従って、固定された出力電力の制御は、以下に説明される式(2)を電子的に実現するとして、一定範囲の出力電圧において、解決される。 (Where, P A is the average output power.) P A = I p V 0/2 = RCα / 2L Thus, control of the fixed output power, electronic (2) described below as is realized, the output voltage of the predetermined range, are solved. (e)関数関係 V r =α/V 0の電子的な実現:出力電圧V 0は、整流器D23 と平滑化コンデンサーC22を用いて、浮動制御レベルにブーストする。 (E) functional relationship V r = α / V electronic realization of 0: output voltage V 0, using a rectifier D23 and a smoothing capacitor C22, to boost the floating control level. これは、フライバック法、特に、バック・コンバータ装置のための方法、誘導子L20 への第2次巻線を行なわない方法である。 This fly-back method, in particular, a method that does not perform a method for buck converter apparatus, the second winding of the inductor L20. 電圧分割器抵抗R24とR25を適用し、及びツエナーダイオードZ20とZ21を各々、抵抗R26及びR27と直列に結合させ、図5Cに示されるように、関数V r =α/V 0 (出力電圧の一定な範囲内で)と十分に近似させ(±1%)ることができる。 Applying the voltage divider resistors R24 and R25, and each zener diode Z20 and Z21, resistors R26 and R27 and is coupled in series, as shown in Figure 5C, the function V r = α / V 0 (output voltage of the constant within a range) sufficiently is approximated (± 1%) can Rukoto. 0 <V 0(min) 、V rとすると、I p (I a )は、ツエナーダイオードZ22により、図5Aに示されるように、適当な値に限定される。 V 0 <V 0 (min) , when the V r, I p (I a ) is a Zener diode Z22, as illustrated in Figure 5A, is limited to an appropriate value. コンデンサーC21の放電を行なうために、低電力PチャンネルMOSFET M23は、電圧コンパレイターIC22の出力と結合され、このMOSFET の電源及びドレインと並列に結合されたコンデンサーC21を有する。 To perform the discharge of the capacitor C21, a low power P-channel MOSFET M23 is coupled to the output of the voltage Konpareita IC 22, having a condenser C21 coupled in parallel with the power source and the drain of the MOSFET. HPSランプが、100Vの規定ランプ電圧とすると、V 0(min) ≒80V、V 0(max) ≒160V及びI L(max) ≒3アンペアである。 HPS lamp, when defining the ramp voltage of 100 V, a V 0 (min) ≒ 80V, V 0 (max) ≒ 160V and I L (max) ≒ 3 amps. 電流制限抵抗R28と直列に結合しているツエナーダイオードZ23(V z =160V)と、主スイッチM 20についてオフ状態にする光カップラーOC20(IC22にも結合する)を適用することにより、出力電圧は、制限される。 A zener diode Z23 which is coupled to a current limiting resistor R28 in series (V z = 160V), by applying a light coupler to turn off the main switch M 20 OC20 (binds to IC 22), the output voltage , it is limited. 出力電力は、抵抗R21の値を変化させることにより、変化させる。 Output power by changing the value of the resistor R21, is varied. 例えば、R=R20=R21の場合、出力電力は、250Wにできる。 For example, in the case of R = R20 = R21, the output power can in 250 W. そして、R=R20(R21=0)である場合、出力電力は200Wである。 When an R = R20 (R21 = 0), the output power is 200 W. 更に、出力電力(ランプ電力)を連続的に鈍化させることは、抵抗R21の値が連続的に低下することにより、達成でき、それは、エネルギー節約の配慮から有利である。 Furthermore, it is continuously slowed the output power (lamp power), by the value of resistor R21 is continuously reduced, it can be achieved, which is advantageous from considerations of energy saving. ユニット−3は、ユニット−2の出力コンデンサーに結合されており、図6A に示される。 Unit -3 is coupled to the output capacitor of the unit -2 shown in Figure 6A. 図1に、PU−3として示される電力ユニットは、MOSFETM 31、M32、M33及びM34を含む全ブリッヂ形状装置に基づいている。 1, the power unit shown as PU-3 is based on the total bridge shaper including a MOSFET M 31, M32, M33 and M34. 図1で、MD−3として示されるMOSFET駆動は、4つの補償型のMOSFE TのCM31、CM32、CM33及びCM34により行なわれる。 In Figure 1, MOSFET drive shown as MD-3 is performed by the four-compensated MOSFE T CM31, CM32, CM33 and CM34. 更に、補償型MOSFETのCM33とCM34は、各々、光アイソレータOC33とOC 34により駆動され、制御レベルから分離される。 Furthermore, CM 33 and CM34 compensation type MOSFET, respectively, is driven by an optical isolator OC33 and OC 34, it is separated from the control level. 図1でLD−3として示さ In Figure 1 shown as LD-3 、図6Bに示される。 , It is shown in Figure 6B. 論理駆動信号は、特有のデッドタイムを有し、主スイッチが横断して導電性になるのを回避するものである。 Logic driving signal is to avoid having a unique dead time, the main switch is turned conductive to cross. シンメトリの入力論理信号Q は、△t≒5μ秒、変動して、デュアルコンパレイターIC32/2とIC32 Input logic signal Q of symmetry is, △ t ≒ 5μ seconds, varied, dual comparator later-IC32 / 2 and IC32 32/1の非反転入力及びIC32/2の反転入力は、R31とC31を有するRC回路の共通点と結合される。 The non-inverting inverting input of the input and IC 32/2 of 32/1 is coupled to the common point of the RC circuit with R31 and C31. IC32/1の反転入力及びIC32/2の非反転入力は、抵抗R32とR33を有する電圧分割器対の共通点と結合される。 IC 32/1 inverting non-inverting input of the input and IC 32/2 is coupled to the common point of the voltage divider pair having a resistor R32 and R33. デュアル入力NANDゲートIC31/1、IC31/2、IC31/3及びI C31/4を用いて、4つの論理駆動器信号は、上部MOSFET駆動器から、 Using a dual input NAND gate IC31 / 1, IC31 / 2, IC31 / 3 and I C31 / 4, 4 logical driver signal from the upper MOSFET driver, として、誘導され、 As are derived, として低MOSFET駆動のために、誘導される。 As for low MOSFET drive is derived. (ここで、Xは、抑制信号である(X=0とすると、低MOSFET M31及びM32は、スイッチオフされる)。) 図1にCU−3として示される論理制御ユニットは、タイムプログラミング開始及び再開始を行ない、開始(イグナイタ)ユニット(ユニット−4)の制御が行なわれ、正規な動作(X=1)での論理駆動器を制御する低周波数シンメトリ・論理信号(Q)を有し、そして荷重なしで、或いはランプ損失条件下で、或いは、古いランプの場合では、自動的スイッチングオフ特性を成す。 (Wherein, X is, when a suppression signal (X = 0, the low MOSFET M31 and M32 are switched off).) Logic control unit shown as CU-3 in FIG. 1, the time programming starts and performs restart, start (igniter) control unit (unit -4) is performed, has a lower frequency symmetry and logic signals to control the logic driver in normal operation (X = 1) (Q), and without load, or a lamp loss conditions, or, in the case of older lamps, forming the automatic switching-off characteristics. 次の機能的な回路を含む制御ユニットCU−3: V 1がV 0(max)よりいくらか小さい場合、コンパレイターレベルV 1での第1の電圧コンパレイター(IC33/1); V 2がV 1よりいくらか小さい場合、コンパレイターレベルV 2での第2の電圧コンパレイター(IC33/2); t 1 ≒10秒のタイミング時間を有する第1のタイマー(IC34); t 2 ≒120秒のタイミング時間を有するデジタル計数器IC35及びデジタル発振器IC36を含む第2のタイマー; 周波数f 1 ≒25Hzであり、動作サイクルは任意である場合、低周波数デジタル発振器IC37; 周波数f 2 ≒20kHzを有し、0.5より小さい動作サイクルを有する高周波数デジタル発振器IC38; クロック入力及びSET入力を有し、シンメトリ信号Q The control unit CU-3 comprises the following functional circuit: If V 1 is somewhat smaller than V 0 (max), a first voltage at the comparator later-level V 1 Konpareita (IC33 / 1); V 2 is V If 1 somewhat smaller than, the second voltage at the comparator later-level V 2 Konpareita (IC33 / 2); t 1 ≒ first timer with 10 seconds time time (IC34); t 2 ≒ 120 seconds timing the frequency f 1 ≒ 25 Hz, if the operating cycle is arbitrary, the low-frequency digital oscillator IC 37;; second timer including a digital counter IC35 and the digital oscillator IC36 with time has a frequency f 2 ≒ 20 kHz, 0 high frequency digital oscillator having a .5 smaller operating cycle IC 38; has a clock input and a SET input, symmetry signal Q 与え、Dフリップ− フロップ回路IC39により行なわれるTフリップ−フロップ回路;及び、 2つのANDゲートIC40/1とIC40/2及び、図6Aから分かる関数の2つのインバータを含むものである。 Given, D flip - T Flip performed by flop IC 39 - flop circuits; and two AND gates IC 40/1 and IC 40/2 and is intended to include two inverters functions can be seen from Figure 6A. 図6Cは、開始のない場合を含む荷重なしの条件下でのタイミング図である。 Figure 6C is a timing diagram under the conditions of no load including the absence of starting. 図6Dは、開始のある(通常の動作の)場合でのタイミング図である。 6D is a timing diagram in the case of start (normal operation). 開始されたランプは、複雑なプラズマ物理的な過程で(グロー放電で)、高速で動作して、アーク放電の状態に達し、十分に高い電圧及び高電流が供給されると仮定するものである。 Starting ramp is a complex plasma physical processes (glow discharge), operating at a high speed, reaches a state of the arc discharge, is to assume that a sufficiently high voltage and high current is supplied . アーク放電が行なわれた後、本発明の回路の重要な仕事は、アーク放電状態にランプを安定化することである。 After the arc discharge is performed, the important work of the circuit of the present invention is to stabilize the lamp arc discharge state. 放電管が冷たいので、遅いゼロ電流の流れは、アーク放電を消滅させることができる。 Since cold discharge tube, the flow of slow zero current can be extinguished arc discharge. 従って、2つの異なる種の、短時間開始法があり、高周波数電流パルス動作或いはDC動作を適用するとき、消滅を回避する方法である。 Accordingly, the two different species, there is a short period of time starting method, when applying a high-frequency current pulse operation or DC operation, is a method to avoid extinction. 短時間開始動作の期間は、第1のタイマー(t 1 ≒10秒)により為される。 Period short start operation is done by the first timer (t 1 ≒ 10 seconds). 短い時間の開始時の後に、放電は、正常な低周波数(≒50Hz)のシンメトリ方形波動作になる。 After the start of the short time, the discharge will symmetry square wave operation of the normal low frequency (≒ 50 Hz). 異なる開始動作が、図6Aに示すように、スイッチSにより選択され、高周波数(HF)或いは直流(DC)モードの間でスイッチされる。 Different starting operation, as shown in FIG. 6A, is selected by the switch S, is switched between the high frequency (HF) or current (DC) mode. DC開始動作の場合、制御回路は明らかに単純化できる。 For DC start operation, the control circuit can be clearly simplified. HPSランプに対して、単純なDC開始法で十分できる。 For the HPS lamp, it can be sufficient for simple DC start method. 方形波全−ブリッヂPU−3は、図6Aに示さない制御ユニットと共に結合された標準的な電流制限法の1つにより、完成できる。 Square wave All - bridge PU-3 is the one of the standard current limit method coupled with the control unit which is not shown in FIG. 6A, can be completed. ユニット−4は、ユニット−3の出力と結合されており、図6Aに示される。 Unit-4 is coupled with the output of unit -3, shown in Figure 6A. 更に、抵抗R42は、予備調整器ユニットの出力コンデンサーC10と結合される。 Furthermore, resistor R42 is coupled to the output capacitor C10 of the preconditioner unit. ユニット−4は、イグナイタ(開始器)に、HIDランプのための高電圧( ≒3500V)の開始信号を与えるものである。 Unit -4 igniter (starting circuit) and gives the start signal of the high voltage (≒ 3500V) for HID lamps. その回路は、パルス変圧器L4 1、サイリスタTh41、コンデンサーC41及びサイリスタTh41のゲートと結合されたRC回路(R41とC42)を有するパルス変圧器装置に基づいている。 The circuit, the pulse transformer L4 1, thyristor Th41, are based on the pulse transformer arrangement having an RC circuit coupled to the gate of the capacitor C41 and thyristor Th41 (R41 and C42). コンデンサーC41は、ユニット−1の出力コンデンサーと結合された抵抗R42により荷電される。 Condenser C41 is charged by resistor R42 which is coupled to the output capacitor units -1. コンデンサーC41は、2Hzの繰り返し周波数で、ユニットCU−3のデジタル計数器により制御されるサイリスタTh41により、周期的に放電される。 Condenser C41 is at a repetition frequency of 2 Hz, the thyristor Th41 controlled by digital counter unit CU-3, is periodically discharged. 全荷電されたコンデンサーC41の電圧(≒450V )は、巻線N 1とN 2 (ここで、N 1 /N 2 =8)を有する変圧器により高められる。 All the charged voltage of the capacitor C41 (≒ 450V) is winding N 1 and N 2 (where, N 1 / N 2 = 8 ) is enhanced by a transformer having a. 正常な動作では、サイリスタTh41がスイッチオフされ、フィルター要素として機能するギャップされたコア誘導子により成されるパルス変圧器となる。 In normal operation, the thyristor Th41 is switched off, a pulse transformer which is made by the core inductors are gap functions as a filter element. 更に、ユニットPU−3が、デッドタイムを含有するランプ電圧の極性を変える場合、誘導子L41は、ランプを通して連続的電流を与える。 Furthermore, the unit PU-3, when changing the polarity of the lamp voltage containing a dead time, inductor L41 provides a continuous current through the lamp. ユニット−5は、正弦波AC電力供給器(より正確には、ユニット−1の共通モードフィルターに結合)と結合されており、図7に説明されている。 Unit -5 sinusoidal AC power supply (to be more precise, common mode coupling in the filter unit -1) is coupled with, and is described in Figure 7. ユニット−5は、安定化電圧源として作用し、HBとして示される低電力の、半−ブリッヂ方形波インバータを有し、また、LR−1、LR−2、LR−3、LR−4及びLR−5として示される5つの線形の調整器を有する。 Unit -5 acts as a stabilizing voltage source, low power, shown as HB, semi - bridge has a square-wave inverter, also, LR-1, LR-2, LR-3, LR-4 and LR with five linear regulator shown as -5. 低電力の自己−発振の半ブリッヂ・インバータ(方形波発振器)は、整流器ブリッヂB51、B51のDC出力と結合されたエネルギー貯蔵(薄膜)コンデンサーC51、制御されたスイッチとして働く2つのトランジスタT51とT52、2つの電圧分割コンデンサーC52とC53及び高周波数の半−ブリッヂの方形波発振器として働く変圧器L51を有する。 Low power self - oscillation of the half-bridge inverter (square wave oscillator) includes a rectifier bridge B51, combined energy storage and DC output of the B51 (thin film) capacitors C51, 2 two transistors act as controlled switches T51 T52 , two voltage dividing capacitors C52 and C53 and high-frequency half - having a transformer L51 acting as bridge square wave oscillator. 変圧器は、第1次の巻線N p 、2つのフィードバック巻線N f1 、N f2及び5つの第2次巻線N s1 、N s2 、N s3 、N s4 、N s5を有し、5つの線形の調整器のための適する(非−安定化)電圧源とする。 Transformer has a second winding N s1, N s2, N s3 , N s4, N s5 of the primary winding N p, 2 one feedback winding N f1, N f2 and five, 5 One of suitable for linear regulator - and (non-stabilized) voltage source. RC回路(R51、C54及びR52、 C55)と直列に結合されたフィードバック巻線は、トランジスタT51とT5 2のベースに結合され、ベース(ダイオード)電流を低減し、そして、トランジスタのために、スイッチオン或いはオフと変えるものである。 RC circuit (R51, C54 and R52, C55) coupled in series with the feedback winding is coupled to the base of transistor T51 and T5 2, to reduce the base (diode) current, and, for the transistor, the switch on or in which change and off. 自己−発振特性は、変圧器L51の磁化電流をスイッチオフにより生じる巻線中の極性の変化により、成される。 Self - oscillation characteristics, by a change in polarity in the winding caused by switching off the magnetizing current of the transformer L51, made. 更に、回路は、連続荷電されるコンデンサーC65、DIACS 51及び巻線N f1により制御されるトランジスタT53により成される自己−スイッチングオフ開始回路を有する。 Furthermore, the circuit is self-made by a condenser C65, DIACS 51 and transistor T53 which is controlled by the winding N f1 that is continuously charged - with a switching-off start circuit. 整流された出力電圧は、高周波数の観点から、本質的にDC電圧である。 Rectified output voltage, from the viewpoint of high frequencies, is essentially a DC voltage. 従って、小さい値の薄膜コンデンサーが、平滑化要素として使用できる。 Therefore, thin film capacitors of small value can be used as a smoothing element. 安定化出力電圧(12V)は、標準的な線形の調整方法の使用により、得られる。 Regulated output voltage (12V) through the use of standard linear adjustment method, is obtained. ユニット−6は、図7に示すように4つのシュミット−トリガーを有するモニタユニットとして動作する。 Unit -6, four Schmitt 7 - operates as a monitor unit with a trigger. シュミット−トリガーST−1、ST−2、ST− 3及びST−4(図1参照)は、IC61、IC62、IC63及びIC64として示される4つの電圧コンパレイターにより行なわれる。 Schmitt - trigger ST-1, ST-2, ST- 3 and ST-4 (see FIG. 1) is performed by four voltage Konpareita shown as IC 61, IC 62, IC 63 and IC 64. 第1のシュミット− トリガー(IC61)は、光制御スイッチを行なうホトレジスタ(PH)により制御される。 First Schmitt - trigger (IC 61) is controlled by Hotorejisuta (PH) which performs light control switch. 第2のシュミット−トリガー(IC62)は、温度制御スイッチを行なうサーミスタ(TH)により制御される。 Second Schmitt - trigger (IC 62) is controlled by a thermistor (TH) for controlling the temperature switch. 第3及び第4のシュミット−トリガー(IC63及びIC64)は、ウィンドコンパレイターを行なう入力電圧に比例する電圧V xにより制御される。 Third and fourth Schmitt - trigger (IC 63 and IC 64) is controlled by a voltage V x proportional to the input voltage to perform window comparator later-. トランジスタT61は、コンパレイター( AND結合)の共通出力により制御され、モニタユニットとなる。 Transistor T61 is controlled by the common output of Konpareita (AND bond), a monitor unit. トランジスタT61の出力(M)は、ユニット−1及びユニット−2を制御し、M=0或いはM=1(≒12V)とするため、オン状態或いはオフ状態にするものである。 The output of the transistor T61 (M) controls the unit 1 and unit -2 for the M = 0 or M = 1 (≒ 12V), is intended to be turned on or off state. 本発明の好適な具体例を示し、詳細に説明したが、その代替形、修飾形及び修正形が、本発明の精神と特許請求の範囲の記載の範囲内に限り行なうことができることは、当業者により留意されるべきである。 It shows a preferred embodiment of the present invention has been described in detail, that the alternative forms, modified forms and modifications shaped, can be carried out only within the range described in the spirit and scope of the present invention, those it should be noted by the skilled in the art. 従って、本発明は、以上に示した特定の具体例に限定すべきでない。 Accordingly, the present invention should not be limited to the particular embodiments shown above.

───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),OA(BF,BJ,CF,CG ,CI,CM,GA,GN,ML,MR,NE,SN, TD,TG),AP(KE,MW,SD),AM,AT, AU,BB,BG,BR,BY,CA,CH,CN,C Z,DE,DK,ES,FI,GB,GE,HU,JP ,KE,KG,KP,KR,KZ,LK,LT,LU, LV,MD,MG,MN,MW,NL,NO,NZ,P L,PT,RO,RU,SD,SE,SI,SK,TJ ,TT,UA,UZ,VN (72)発明者 メリシュ,ヤ ────────────────────────────────────────────────── ─── of the front page continued (81) designated States EP (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, PT, SE), OA ( BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP (KE, MW, SD), AM, AT, AU, BB, BG, BR, BY, CA, CH, CN, C Z, DE, DK, ES, FI, GB, GE, HU, JP, KE, KG, KP, KR, KZ, LK, LT, LU, LV, MD, MG, MN , MW, NL, NO, NZ, P L, PT, RO, RU, SD, SE, SI, SK, TJ, TT, UA, UZ, VN (72) inventor Merishu, ya ニシュ アメリカ合衆国 フロリダ州 33126 マ イアミ ナンバー 402 ノースウエスト セブンス ストリート 8075 Nis United States Florida 33126 Ma Iami number 402 Northwest Seventh Street 8075

Claims (1)

  1. 【特許請求の範囲】 1. [Claims] 1. 電力供給器と結合された高電力ファクタ予備調整器を有し、それにより、 該高電力ファクタ予備調整器が、誘導子、第1のMOSFET、整流器及び出力コンデンサー及び分流器を有する制御ユニットを含むブースト・コンバータを備え、更に、 前記分流器が、前記の第1のMOSFETの電源及び前記の出力コンデンサーと結合されており、そして、 前記の誘導子と前記整流器が、前記の第1のMOSFETと結合しており、更に、前記の第1のMOSFETと駆動MOSFETと結合された補償性MOSF ET対を有し、 第1及び第2のデュアル入力NANDゲートが、各々、前記の駆動MOSFE Tを行なう前記の補償性MOSFET対のゲートと結合しており、それにより、 前記の補償性MOSFET対のMOSFET各々は、 It has a high power factor pre-regulator coupled to the power supply, whereby the high power factor pre-regulator includes a control unit having inductor, a first MOSFET, a rectifier and an output capacitor and shunt includes a boost converter, further, the flow divider, the first and power supply and is coupled to the output capacitor of the MOSFET, and the inductors and the rectifier, said first MOSFET of bound and, further, has been coupled to the first MOSFET and the driving MOSFET of compensatory MOSF ET pairs, first and second dual-input NAND gates, respectively, performs the driving a MOSFET T is bonded to the gate of the compensating resistance MOSFET pair, whereby, MOSFET each of said compensation resistance MOSFET pairs, 独立に制御できるものであることを特徴とするガス放電のための低周波数方形波電子安定器。 A low frequency square wave electronic ballast for a gas discharge, characterized in that as it can be independently controlled. 2. 2. 制御ユニットは、前記の第1と第2のNANDゲートと結合され、更に、前記デュアル入力NANDゲートの入力と結合された第1及び第2の電圧コンパレイター、第3のデュアル入力NANDゲートにより制御されたノコギリ波発生器を有し、それにより、 前記第1の電圧コンパレイターが、ゼロ電流検知を行なう前記分流器と結合されており、更に、前記の第2の電圧コンパレイターのインバーテイング入力が、 前記ノコギリ波発生器と結合されており、前記の第3のNANDゲートの第1の入力が、前記第2の電圧コンパレイターの遅延出力と結合され、前記の第3のデュアル入力NANDゲートの第2の入力は、前記の第1の電圧コンパレイター入力の出力と結合され、そして、更に、エラー増幅器を有し、それにより、 前記のエ Control unit, the first and coupled to a second NAND gate, further, the first and second voltage Konpareita coupled to the input of the dual input NAND gate, controlled by a third dual-input NAND gate by having a saw-tooth wave generator, whereby said first voltage Konpareita is being coupled to the flow divider to perform zero current detection, further Invar Te queuing input of said second voltage Konpareita but the is coupled with the sawtooth generator, a first input of said third NAND gate is coupled to the delay output of the second voltage Konpareita, said third dual-input NAND gate the second input of is coupled to the output of the first voltage Konpareita inputs, and further comprises an error amplifier, whereby said picture ー増幅器の出力が、前記の第2の電圧コンパレイターの非インバーテイングの入力と結合され、従って、前記の誘導子の平均電流が、正弦波である制御オン−タイム技術を行なうことを特徴とする請求項1に記載の、ガス放電装置のための低周波数方形波電子安定器。 The output of the chromatography amplifier is coupled to the input of the non-inverter Te queuing of said second voltage Konpareita, therefore, the average current of the inductors is controlled on a sine wave - and characterized by performing time technology according to claim 1, the low frequency square wave electronic ballast for gas discharge devices. 3. 3. 前記の高電力予備調整器と結合された電力制御のDC電流源を有し、それにより、前記の電力制御のDC電流源が、第1のMOSFET、誘導子、前記の第1のMOSFETと誘導子の間に結合された第1整流器、前記の第1の整流器と結合した出力コンデンサー、前記の第1のMOSFETと結合された補償MOS FET対、前記の補償MOSFETと結合された第1及び第2のデュアル入力N ANDゲート及び前記第1及び第2のデュアル入力NANDゲートと直接に結合され、浮動制御を行なう制御回路を有するバック・コンバータを備え、 それにより、前記の制御回路が、前記の第1及び第2のデュアル入力NAND ゲートの第1入力と結合されたゼロ誘導子電圧検知ユニット、前記の第1及び第2のデュアル入力NANDゲート Has a DC current source coupled power control with high power preconditioner of the induction thereby, DC current source of said power control, the first MOSFET, inductor, and the first MOSFET of first rectifier coupled between the children, the first rectifier and bound output capacitor of the first Equalizers MOS FET pairs combined with the MOSFET, the first and second coupled with the compensation MOSFET is coupled to a second dual-input N directly aND gate and said first and second dual-input NAND gate, with a buck converter having a control circuit for performing floating control, thereby, the control circuit, the first and second dual-input NAND gate first input coupled with zero-inductor voltage detecting unit, wherein the first and second dual-input NAND gate の第2入力と結合された誘導子電流制御ユニット、及び前記の誘導子電流制御ユニットと結合された出力電圧インバージョン・ ユニットを有し、電力制御のDC電流源を与えることを特徴とする請求項1に記載の、ガス放電装置のための低周波数方形波電子安定器。 The second has input and coupled inductor current control unit, and the output voltage inversion unit coupled with inductor current control unit, wherein, characterized in that providing a DC current source power control according to claim 1, the low-frequency square wave electronic ballast for gas discharge devices. 4. 4. 前記のゼロ誘導子電流検知ユニットは、第1の電圧コンパレイター、第2の整流器及びショットキイ整流器を有し、それにより、 前記ショットキイ整流器のカソードが、前記の第1の整流器のカソードと結合され、前記の第2の整流器のアノードは、前記の第1の整流器のアノードと結合され、前記のショットキイ整流器のアノードは、前記の第2の整流器のカソードと結合され、更に、それにより、 前記のショットキイ整流器及び前記の第2の整流器の共通な点は、前記の第1 の電圧コンパレイターと結合され、前記の第1のMOSFETのオフ状態での誘導子電流のゼロレベルを検知できることを特徴とする請求項3に記載の、ガス放電装置のための低周波数方形波電子安定器。 Zero inductor current detection unit of said first voltage Konpareita, a second rectifier and shot Kii rectifier, coupled whereby the cathode of the shot Kii rectifier, the cathode of the first rectifier of said the anode of the second rectifier above, is coupled to the anode of the first rectifier of said anode of said shot Kii rectifier is coupled to the cathode of the second rectifier of said further whereby, said shot Kii rectifier and the common point of the second rectifier above, coupled to said first voltage Konpareita, it can detect the zero level of the inductor current in the off state of the first MOSFET of according to claim 3, wherein the low frequency square wave electronic ballast for gas discharge devices. 5. 5. 前記の誘導子電流制御ユニットは、第2の電圧コンパレイター、電源及びドレインを有する第2のMOSFET(該第2のMOSFETは、前記の第1の電圧コンパレイターの出力と結合されている)、前記の第2のMOSFETの電源及びドレインと並列に結合された第1のコンデンサー、前記の第1のコンデンサーと結合された第3の整流器及び前記の第3の整流器と直列に結合された第1の抵抗器を有し、それにより、 前記の第3の整流器と前記の第1のコンデンサーの共通点が、前記の第2の電圧コンパレイターの非インバーテイングの入力に結合しており、前記の第1の整流器が前記出力コンデンサーのポジティブ端子に結合されており、そして、前記の第2のMOSFETの電源は、前記の制御回路のポジティブの論理供給器と Wherein the inductor current control unit, a second MOSFET having a second voltage Konpareita, power and drain (said 2 MOSFET is coupled to the output of said first voltage Konpareita) first capacitor coupled in parallel with the power source and the drain of said second MOSFET, the first coupled to the third third rectifier and said the rectifier series coupled to the first capacitor of the resistors have, thereby, a common point of said third rectifier and said first condenser is bound to the input of the non-inverter Te queuing of said second voltage Konpareita, the first and rectifier is coupled to the positive terminal of the output capacitor, and the power of the second MOSFET of a logic supply positive of the control circuit 結合されており、それにより、前記の第1のMOSFETのオン状態で、誘導子電流のアナログ・モデルを提供するものであることを特徴とする請求項3に記載の、ガス放電装置のための低周波数方形波電子安定器。 And it is coupled, thereby, the on-state of the first MOSFET of, according to claim 3, characterized in that there is provided an analog model of the inductor current, for the gas discharge device a low frequency square wave electronic ballast. 6. 6. 前記の出力電圧インバージョン・ユニットは、第2のコンデンサー、第4の整流器、前記の第2のコンデンサーと結合された電圧分割抵抗対、第2及び第3 の抵抗と直列に結合された第1及び第2のツエナーダイオードを各々有し、 それにより、前記の第4の整流器のカソードが、前記の出力コンデンサーのポジテイブ端子と結合され、前記の第4の整流器のアノードが、前記の第2のコンデンサーの第1の端子と結合され、前記の第2のコンデンサーの第2の端子及び前記の第2及び第3の抵抗器は、前記の制御回路のゼロレベルと結合され、前記の第1及び第2のツエナーダイオードが、前記の電圧分割抵抗対の共通点と結合されて、それにより、 前記の電圧分割抵抗対の共通点は、前記の第2の電圧コンパレイターのインバーテイン Output Voltage inversion units of said second capacitor, a fourth rectifier, said second voltage dividing resistor pair coupled with condenser, first coupled to the second and third resistor in series with and a second Zener diode, respectively, thereby, the cathode of the fourth rectifier of the is coupled with Pojiteibu terminal of said output capacitor, the anode of the fourth rectifier of the found second of the is coupled to the first terminal of the capacitor, a second terminal and a second and third resistor of said second condenser is coupled to the zero level of the control circuit, the first and the a second Zener diode, is coupled to a common point of the voltage dividing resistor pair, whereby the common point of the voltage dividing resistor pair of the Invar TEIN of said second voltage Konpareita 入力と結合され、非−ゼロの最小及び最大の出力電圧の範囲内で、出力電力を一定にするものであり、更に、前記の制御回路の論理供給器と結合された第3の抵抗器と直列に結合された第3のツエナーダイオード及び、前記の第3 のツエナーダイオード及び前記の第3の抵抗器の共通点と結合している第5の整流器を有し、それにより、 前記の第5の整流器のカソードは、前記の第2の電圧コンパレイターのインバーティング入力と結合され、それにより、ゼロ及び非ゼロの最小の出力電圧の範囲内で、出力電流を一定にするものであることを特徴とする請求項3に記載の、 ガス放電装置のための低周波数方形波電子安定器。 It is coupled to the input, a non - within the minimum and maximum output voltage of zero, which is the output power constant, further, a third resistor coupled between the logic supply of the control circuit and third Zener diodes coupled in series, and a fifth rectifier which joins the common point of the third Zener diode and the third resistor of the above, whereby the said 5 the cathode of the rectifier is coupled to the inverting input of said second voltage Konpareita, thereby, in the range of zero and the minimum output voltage of the non-zero, the output current is to a certain according to claim 3, wherein the low frequency square wave electronic ballast for gas discharge devices. 7. 7. 前記の電力制御のDC電流源と結合された低周波数方形波DC−ACインバータを有し、それにより、 前記の低周波数方形波DC−ACインバータは、第1、第2、第3及び第4のMOSFET、第1、第2、第3及び第4の補償型MOSFET対、第1、第2 の論理光アイソレータ、論理信号駆動ユニット及び周波数制御ユニットを有し、 それにより、 前記の第1及び第2の補償型MOSFET対は、前記の第1及び第2のMOS FETに結合されており、前記の第3及び第4の補償型のMOSFET対は、前記の第3及び第4のMOSFETと結合されており、前記の第1及び第2の論理光アイソレータは、前記の第3及び第4の補償型MOSFET対と結合され、前記の第1及び第2の補償型MOSFET対及び前記の第1及び第 Having said low-frequency square-wave DC-AC inverter coupled between DC current source power control, whereby the low-frequency square-wave DC-AC inverter of said first, second, third and fourth the MOSFET, first, second, compensation type MOSFET pair of third and fourth, have a first, second logic Optoisolator logic signal driving unit and the frequency control unit, whereby said first and the second compensated MOSFET pairs being coupled to the first and second MOS FET of the third and fourth compensation type MOSFET pair, and the third and fourth of the MOSFET and coupled to the first and second logic optical isolator of the is coupled with the third and fourth compensated MOSFET pairs, the first of said first and second compensation-type MOSFET pair and the 1 and the second の論理光アイソレータは、前記の論理信号駆動ユニットと結合され、そして、前記の論理信号駆動ユニットは、前記の周波数制御ユニットと結合され、タイムプログラムされた周波数制御は、前記の低周波数方形波DC−ACインバータのDC動作によることを特徴とする請求項3に記載の、ガス放電装置のための低周波数方形波電子安定器。 Logical optical isolator, coupled to said logic signal drive unit, and, the logic signal driving unit is coupled to the frequency control unit, time programmed frequency control, the low-frequency square wave DC according to claim 3, characterized in that due to the DC operation -AC inverter, a low frequency square wave electronic ballast for gas discharge devices. 8. 8. 前記の論理信号駆動ユニットは、第1、第2、第3及び第4のデュアル入力NANDゲート、第1及び第2の電圧コンパレイター、RC回路、前記の論理信号駆動ユニットの論理供給部と結合された電圧分割抵抗対、論理制御入力及び抑制入力を有し、それにより、前記のRC回路は、前記の論理制御入力及び前記の論理駆動器のゼロ電圧レベルと結合され、それにより、 前記の第1の電圧コンパレイターの非−インバーテイング入力及び前記の第2 の電圧コンパレイターのインバーテイング入力は、前記のRC回路の共通点と結合され、前記の第1の電圧コンパレイターのインバーテイング入力及び前記の第2の電圧コンパレイターの非−インバーテイングの入力は、前記の電圧分割抵抗対の共通点と結合され、前記の第1の電圧コンパ Logic signal driving unit of said first, second, third and fourth dual input NAND gate, first and second voltage Konpareita, RC circuit, coupled with the logic supply of the logic signal drive unit by the voltage dividing resistors pairs has a logic control input and suppress input, whereby said RC circuit is coupled to zero voltage level of the logic driver of the logic control inputs and said, whereby the non of the first voltage Konpareita - invar Te queuing input of the second voltage Konpareita invar Te queuing input and the is coupled with the common point of said RC circuit, inverter Te queuing input of said first voltage Konpareita and non of said second voltage Konpareita - input of inverter Te queuing is combined with the common point of the voltage dividing resistor pair, the first voltage comparator of イターの出力は、前記の第1 及び前記の第3のデュアル入力NANDゲートの第1入力と結合され、前記の第2の電圧コンパレイターの出力は、前記の第2及び第4のデュアル入力NAND ゲートの第1入力と結合され、前記の第3のデュアル入力NANDゲートの第2 の入力は、前記の論理制御入力と結合され、 前記の、第4のデュアル入力NANDゲートの第2入力は、インバータ論理制御信号と結合され、前記の第1の及び前記の第2デュアル入力NANDゲートの第2入力は、前記の抑制入力と結合され、更に、それにより、 前記の、第1、第2、第3及び第4のデュアル入力NANDゲートの出力は、 前記の第1の、補償型MOSFET対、前記の、第2の補償型MOSFET対、 前記の第1の論理光アイソレータ及び前記 The output of the Reuters is coupled to the first input of the first and the third of the dual-input NAND gate, the output of the second voltage Konpareita, the second and fourth dual input NAND coupled to the first input of the gate, a second input of said third dual-input NAND gate is coupled to the logical control input of the second input of the fourth dual-input NAND gates, coupled with the inverter logic control signal, a second input of said first and said second dual-input NAND gate is coupled to the inhibition input, further, whereby the first, second, the output of the third and fourth dual input NAND gate, the first of the compensation type MOSFET pairs, said second compensated MOSFET pairs, the first logical optical isolator and said 第2の論理光アイソレータと結合され、それにより、スイッチング或いはDC動作を変えて、或いは、前記の方形波インバータの抑制は、デッドタイム制御により、前記の第1、第2、第3及び第4のMOSFETを横断して導電性になることを回避することを特徴とする請求項7に記載の、ガス放電装置のための低周波数方形波電子安定器。 Coupled to a second logic Optoisolator thereby switching or changing the DC operation, or, said in a square wave inverter inhibited by dead time control, first the, second, third and fourth according to claim 7, characterized in that to avoid becoming a MOSFET in conductivity across the low-frequency square wave electronic ballast for gas discharge devices. 9. 9. 前記の周波数制御ユニットは、第3及び第4の電圧コンパレイター、第1及び第2の出力を有するデジタル・タイマー、アナログ・タイマー、低周波数デジタル発振器及びD−フリップ−フロップを有し、それにより、 前記の第3及び第4の電圧コンパレイターは、前記方形波インバータの入力電圧により制御され、 前記のデジタル・タイマーは、前記の第3の電圧コンパレイターにより制御され、 前記のアナログ・タイマーは、前記の第4の電圧コンパレイターにより制御され、前記の低周波数デジタル発振器の出力は、前記のDフリップ−フロップのクロック入力と結合され、前記のアナログ・タイマーの出力は、前記のDフリップ−フロップのSET入力と結合され、前記のDフリップ−フロップの出力は、前記の論理駆動器の論理 Wherein the frequency control unit, the third and fourth voltage Konpareita, first and second digital timer with an output, the analog timer, a low frequency digital oscillator and D- flip - having flop, whereby third and fourth voltage Konpareita said, the is controlled by the input voltage square wave inverter, the digital timer is controlled by said third voltage Konpareita, the analog timer is is controlled by said fourth voltage Konpareita, the output of the low-frequency digital oscillator, said D flip - coupled with flop clock input, the output of the analog timers, the D-flip - coupled with flop SET input, said D flip - output of flop, the logic of the logic driver 御入力と結合され、短時間タイムプログラムされたDC 動作を成し、そして、 荷重条件下で前記の方形波インバータの正常な低周波数動作に転換せしめ、更に、それにより、 前記のデジタル・タイマーの第1の出力は、前記の論理駆動器の抑制入力と結合され、小さい荷重の条件下で、前記の方形波インバータの長い時間のタイムプログラムされた抑制を行なうことを特徴とする請求項7に記載の、ガス放電装置のための低周波数方形波電子安定器。 Coupled with control input, it forms a short time programmed DC operation and allowed converted to normal low frequency operation of the square wave inverter of said at loading conditions, further, whereby the digital timer the first output is coupled to the inhibition input of the logic driver, under conditions of low load, to claim 7, characterized in that performing the suppression is time program of long time the square wave inverter according, a low frequency square wave electronic ballast for gas discharge devices. 10. 10. 前記の周波数制御ユニットは、更に、前記のアナログ・タイマーと第1及び第2のANDゲートにより制御された高周波数デジタル発振器を有し、 それにより、前記の高周波数デジタル発振器の出力と前記のデジタル・タイマーの第1出力は、前記の第1のANDゲートに結合しており、その出力は、前記の論理信号ユニットと前記の低周波数デジタル発振器の出力に結合しており、前記の高周波数デジタル発振器の出力は、前記の第2のANDゲートに結合されており、その出力が、前記のDフリップ−フロップ回路に結合しており、 それにより、前記の方形波インバータの短時間のタイム・プログラムされた高周波数電流パルス動作になることを特徴とする請求項3に記載の、ガス放電装置のための低周波数方形波電子安定器。 Wherein the frequency control unit further includes the analog timer and first and second high frequency digital oscillator which is controlled by an AND gate, whereby said digital output of said high-frequency digital oscillator - first output of the timer, the first is linked to an aND gate, whose output is coupled to the output of the logic signal unit and the low-frequency digital oscillator of the said high-frequency digital the output of the oscillator is coupled to said second aND gate, the output of the D-flip - is bound to flop circuit, whereby short-time program of the square wave inverter have been set forth in claim 3, characterized in that the high frequency current pulse operation, a low frequency square wave electronic ballast for gas discharge devices. 11. 11. 前記の高電力ファクタ予備調整器と結合され、前記の低周波数方形波DC −ACインバータと結合されたイグナイタ回路を有し、それにより、 前記のイグナイタ回路は、第1次及び第2次の巻線を有するパルス変圧器、前記の高電力ファクタ予備調整器の出力コンデンサーに結合された抵抗器、前記抵抗器と結合されたコンデンサー、サイリスタ、前記のサイリスタのゲート及び前記のデジタル・タイマーの第2の出力と結合されたRC回路を有し、それにより、 前記のパルス変圧器の第2次巻線は、前記コンデンサーと前記のサイリスタと結合されており、更にそれにより、 前記のパルス変圧器の第1次巻線は、前記の方形波インバータと前記のガス放電装置の出力と直列に結合されており、それにより、 前記のガス放電装置の周期的 Coupled with high power factor pre-regulator of the have an igniter circuit coupled to the low-frequency square-wave DC -AC inverter of the, whereby the igniter circuit, the first-order and second-order winding pulse transformer having a line, the high power factor preconditioner a resistor coupled to the output capacitor of the resistor and coupled capacitor, thyristor, the second gate and the digital timer of the thyristor of having an RC circuit coupled to the output, whereby the second winding of the pulse transformer, the condenser and is coupled to the thyristor, further thereby, of the pulse transformer the first winding is coupled to the output series of the square wave inverter of the gas discharge device, whereby the periodic of the gas discharge device 高電圧イグニションパルスを与えることを特徴とする請求項7に記載の、ガス放電装置のための低周波数方形波電子安定器。 According to claim 7, characterized in providing a high voltage ignition pulse, a low frequency square wave electronic ballast for gas discharge devices. 12. 12. 前記の高電力ファクタの予備調整器と結合され、そして、また、前記の電力制御のDC電流源と結合され、そして、前記の低周波数方形波DC−ACインバータと結合された低電力安定化の論理供給電圧源を有し、それにより、 前記の低電力安定化の論理供給電圧源が、前記の電力供給器と結合されたブリッヂ整流器、前記のブリッヂ整流器のDC出力と結合された第1のコンデンサー、前記の第1のコンデンサーと結合された高周波数の半−ブリッヂの方形波発振器及び前記の高周波数の半−ブリッヂ方形波発振器と結合された5つの線形の調整器を有し、 前記の高周波数の半−ブリッヂの方形波発振器が、第1と第2のトランジスタ、電圧分割コンデンサーとして動作する第2と第3のコンデンサー、前記のトランジスタと前記の電圧 Coupled with the preconditioner high power factor of the, and, also, be combined with DC current source of the power control and low power stabilization coupled to the low-frequency square-wave DC-AC inverter It has a logical supply voltage source, whereby the logic supply voltage source of the low-power stabilization of the can, said bridge rectifier coupled to the power supply, a first coupled with the DC output of said bridge rectifier condenser, a first condenser and combined high-frequency half of the - bridge square wave oscillator and said high frequency half - have bridge five linear regulator coupled a square wave oscillator, the high frequency half - square wave oscillator bridge is, first and second transistors, the second and third capacitor operating as a voltage dividing capacitor, the transistor and the voltage 割コンデンサーの共通点と結合された第1次巻線を有する変圧器、第1と第2のフィードバック巻線及び5つの第2次巻線を有し、 前記の高周波数の半−ブリッヂの方形波発振器が、更に、前記の第1のフィードバック巻線及び第1のトランジスタのベースと結合された第1のRC回路、第2のフィードバック巻線及び前記の第2のトランジスタのベースに結合された第2RC回路、及び前記の第1のトランジスタのベースと結合された自己−スイッチングオフ スタータを有し、 それにより、5つの単独な非−安定化の高周波数方形波の電圧源は、5つの単独で、安定化された論理供給電圧源を与えることを特徴とする請求項7に記載の、ガス放電装置のための低周波数方形波電子安定器。 Transformer, the first and a second feedback winding and five second winding, said high frequency half having a primary winding coupled to a common point of the split condenser - bridge square wave oscillator, which is further coupled to a first RC circuit, the base of the second transistor of the second feedback winding and the coupled to the base of said first feedback winding and a first transistor a switching-off the starter, whereby five single non - - Part 2RC circuit, and said first self based coupled transistors of the high-frequency square-wave voltage source of stabilization, five alone in, according to claim 7, characterized in that providing the regulated logic supply voltage source, a low frequency square wave electronic ballast for gas discharge devices. 13. 13. 前記の低電力安定化論理供給電圧源と結合されたモニタ(監視)回路を有し、それにより、 前記のモニタ回路が、入力電圧のためのウィンドコンパレイターを行なう前記の電力供給器の整流された電圧により制御された第1及び第2の電圧コンパレイター、第3の電圧コンパレイター、前記の第3の電圧コンパレイターを制御する光素子(抵抗)、第4の電圧コンパレイター、前記の第4の電圧コンパレイターを制御するサーミスタを有し、それにより、 前記の高電力ファクタ予備調整器及び前記の電力制御のDC電流源が、前記の電圧コンパレイターの出力により制御され、光制御スイッチ、過剰温度保護及び論理供給電圧保護が得られることを特徴とする請求項12に記載の、ガス放電装置のための低周波数方形波電子安定器。 Has low power stabilization logic supply voltage source coupled with a monitor (monitor) circuits of the, whereby the monitor circuit, the window comparator later-is the rectification of the power supply performed for the input voltage first and second voltage Konpareita was controlled by voltage, the third voltage Konpareita optical device for controlling the third voltage Konpareita (resistance), the fourth voltage Konpareita, first the It has a thermistor for controlling the fourth voltage Konpareita, whereby the high-power-factor pre-regulator and DC current source of said power control is controlled by the output of the voltage Konpareita light control switch, according to claim 12, characterized in that the excess temperature protection and logic supply voltage protection is obtained, a low frequency square wave electronic ballast for gas discharge devices.
JP51468594A 1993-07-12 1994-08-26 Low frequency of the square wave of the electronic ballast for a gas discharge device Pending JPH10504928A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/US1994/009467 WO1996007130A1 (en) 1993-07-12 1994-08-26 Low frequency square wave electronic ballast for gas discharge devices

Publications (1)

Publication Number Publication Date
JPH10504928A true true JPH10504928A (en) 1998-05-12

Family

ID=34806501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51468594A Pending JPH10504928A (en) 1993-07-12 1994-08-26 Low frequency of the square wave of the electronic ballast for a gas discharge device

Country Status (2)

Country Link
EP (1) EP0777872A4 (en)
JP (1) JPH10504928A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185376A (en) * 1999-12-28 2001-07-06 Hitachi Media Electoronics Co Ltd Electric source for lighting discharge lamp

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0059053A3 (en) * 1981-02-21 1983-05-18 THORN EMI plc Switched mode power supply
US4437146A (en) * 1982-08-09 1984-03-13 Pacific Electro Dynamics, Inc. Boost power supply having power factor correction circuit
JPS62295398A (en) * 1986-04-08 1987-12-22 Akutoronitsuku Raiteingu Kuroo Method of operating gas discharge lamp and gas discharge controller
US4974141A (en) * 1988-05-18 1990-11-27 Viteq Corporation AC to DC power converter with input current waveform control for buck-boost regualtion of output
EP0507393A3 (en) * 1991-04-04 1992-11-19 Philips Electronics N.V. Circuit arrangement
US5367247A (en) * 1992-08-10 1994-11-22 International Business Machines Corporation Critically continuous boost converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185376A (en) * 1999-12-28 2001-07-06 Hitachi Media Electoronics Co Ltd Electric source for lighting discharge lamp

Also Published As

Publication number Publication date Type
EP0777872A1 (en) 1997-06-11 application
EP0777872A4 (en) 1997-12-17 application

Similar Documents

Publication Publication Date Title
US5650694A (en) Lamp controller with lamp status detection and safety circuitry
US4717863A (en) Frequency modulation ballast circuit
Faehnrich et al. Electronic ballasts for metal halide lamps
US5677602A (en) High efficiency electronic ballast for high intensity discharge lamps
US5381076A (en) Metal halide electronic ballast
US6137240A (en) Universal ballast control circuit
US4251752A (en) Solid state electronic ballast system for fluorescent lamps
Ben-Yaakov et al. Design and performance of an electronic ballast for high-pressure sodium (HPS) lamps
US6975077B2 (en) High intensity discharge lamp ballast apparatus
US5416387A (en) Single stage, high power factor, gas discharge lamp ballast
US6337800B1 (en) Electronic ballast with inductive power feedback
US7061188B1 (en) Instant start electronic ballast with universal AC input voltage
US5930121A (en) Direct drive backlight system
US5923129A (en) Apparatus and method for starting a fluorescent lamp
US6069458A (en) Power supply circuit device for a high intensity discharge lamp that repetitively lights the lamp using a pulse-by-pulse mode current limiting function
US5428268A (en) Low frequency square wave electronic ballast for gas discharge
US4939427A (en) Ground-fault-protected series-resonant ballast
US20060082330A1 (en) Ballast power supply
US6329761B1 (en) Frequency controlled half-bridge inverter for variable loads
US20050212458A1 (en) Electronic ballast with closed loop control using composite current and voltage feedback and method thereof
US6710551B2 (en) High-intensity discharge lamp lighting apparatus and luminaire for using the same
US20040056607A1 (en) Lamp inverter with pre-regulator
US6124680A (en) Lighting device for illumination and lamp provided with the same
Tao et al. Self-oscillating electronic ballast with dimming control
CN1368789A (en) High-effiicent adaptive DC/AC converter