JPH1042576A - Power converter - Google Patents

Power converter

Info

Publication number
JPH1042576A
JPH1042576A JP8196693A JP19669396A JPH1042576A JP H1042576 A JPH1042576 A JP H1042576A JP 8196693 A JP8196693 A JP 8196693A JP 19669396 A JP19669396 A JP 19669396A JP H1042576 A JPH1042576 A JP H1042576A
Authority
JP
Japan
Prior art keywords
voltage
capacitor
circuit
capacitors
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8196693A
Other languages
Japanese (ja)
Other versions
JP3402082B2 (en
Inventor
Takashi Kanda
隆司 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP19669396A priority Critical patent/JP3402082B2/en
Publication of JPH1042576A publication Critical patent/JPH1042576A/en
Application granted granted Critical
Publication of JP3402082B2 publication Critical patent/JP3402082B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable setting the breakdown voltage of switching elements to a low value and further reduce the sum of the chip area of the switching elements, by series-connecting a combination of cells which differ in output voltages, and making a switched capacitor circuit output a voltage higher than that of the cells in the combined number. SOLUTION: Three capacitor cells SC1, SC2, SC3 are used, and capacitors C1, C2, C3, C4 are charged at a voltage different from the direct-current supply voltage. These are combined to reduce the number of switching elements, and yet positive and negative voltages in five levels are generated. This enables reducing the number of switching elements and simplifying a control circuit, and enables the reduction of supply voltage and the breakdown voltage for each switching element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、直流電圧をスイッ
チドキャパシタ回路を用いて高周波交流電圧に変換する
電力変換装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power converter for converting a DC voltage into a high-frequency AC voltage using a switched capacitor circuit.

【0002】[0002]

【従来の技術】従来より微小なインダクタとスイッチド
キャパシタを利用して直流電源から滑らかな交流出力を
得る電力変換回路として図18に示すような回路があ
る。本従来例の回路構成は、ダイオードDj、単方向ス
イッチ素子Sj1、キャパシタCj(j=1〜5)の直
列回路を並列に接続し、単一直流電源DCにスイッチ素
子Ss、インダクタL1を介してこの並列回路を接続
し、スイッチ素子SsとインダクタL1の交点とグラン
ドの間にダイオードDsを接続してキャパシタC1〜C
5の充電部を構成する。更に、単方向スイッチ素子(例
えばMOSFET)Sj2a、Sj2b(j=1〜5)
のソース同士を接続してなる双方向スイッチ素子(図1
9参照)とキャパシタCjとの直列回路を並列に接続
し、インダクタL2を介して負荷回路1に接続して電力
変換部を構成し、これらの制御回路(図中に記さず)よ
り成る。負荷回路1は、負荷Zと、この負荷Zへの出力
極性を反転させるためのスイッチ素子Sz1〜Sz4よ
りなるフルブリッジ回路と、負荷用キャパシタCzの並
列回路よりなる。
2. Description of the Related Art Conventionally, there is a circuit as shown in FIG. 18 as a power conversion circuit for obtaining a smooth AC output from a DC power supply using a minute inductor and a switched capacitor. In the circuit configuration of this conventional example, a series circuit of a diode Dj, a unidirectional switch element Sj1, and a capacitor Cj (j = 1 to 5) is connected in parallel, and a single DC power supply DC is connected via a switch element Ss and an inductor L1. This parallel circuit is connected, a diode Ds is connected between the intersection of the switch element Ss and the inductor L1 and the ground, and capacitors C1 to C
5 is constituted. Further, unidirectional switch elements (for example, MOSFETs) Sj2a, Sj2b (j = 1 to 5)
Bidirectional switch element (Fig. 1)
9) and a capacitor Cj are connected in parallel, and connected to the load circuit 1 via an inductor L2 to form a power conversion unit, which is composed of these control circuits (not shown in the figure). The load circuit 1 includes a parallel circuit of a load Z, a full bridge circuit including switch elements Sz1 to Sz4 for inverting the output polarity to the load Z, and a load capacitor Cz.

【0003】この回路の動作について説明すると、直流
電源DCからインダクタL1を介してキャパシタC1〜
C5にV10<V20<V30<V40<V50の電圧
関係で異なる電圧で充電し、キャパシタC1〜C5をイ
ンダクタL2を介して1つずつ順番に負荷回路1に接続
することにより負荷電圧を滑らかに変化させ、負荷Zに
交流電圧を供給する。また、微小インダクタL1、L2
を介して共振的に電力を伝達することにより電力伝達効
率を向上するものである。
The operation of this circuit will be described. Capacitors C1 to C1 are supplied from a DC power supply DC via an inductor L1.
C5 is charged with different voltages in a voltage relationship of V10 <V20 <V30 <V40 <V50, and the capacitors C1 to C5 are sequentially connected to the load circuit 1 one by one via the inductor L2 to smoothly change the load voltage. Then, an AC voltage is supplied to the load Z. Also, the minute inductors L1, L2
The power transmission efficiency is improved by transmitting the power in a resonant manner via the.

【0004】更に、他の従来例として図20に示すよう
な回路がある。本従来例は、複数個のキャパシタ(C1
〜C5)を直流電源DC(電圧E)で一括並列充電し、
任意の個数のキャパシタを任意の極性に直列放電するこ
とにより、負荷に−5E、−4E、−3E、−2E、−
E、0、E、2E、3E、4E、5Eの電圧Vscを供
給することができるスイッチドキャパシタ回路SCを備
え、その出力に微小インダクタLzと微小キャパシタC
zより成るフィルタ回路を接続し、微小キャパシタCz
と並列に負荷Zを接続したものである。
Further, there is a circuit as shown in FIG. 20 as another conventional example. In this conventional example, a plurality of capacitors (C1
To C5) with the DC power supply DC (voltage E) at once.
By discharging an arbitrary number of capacitors in series to an arbitrary polarity, -5E, -4E, -3E, -2E,-
A switched capacitor circuit SC capable of supplying voltages Vsc of E, 0, E, 2E, 3E, 4E, and 5E.
z and a small capacitor Cz
And a load Z connected in parallel.

【0005】上記スイッチドキャパシタ回路SCの構成
は、5個のスイッチドキャパシタセルSCm(m=1、
2、3、4、5)の直列回路とその充電回路より構成さ
れる。各スイッチドキャパシタセルSCmは、相補的に
動作するスイッチ素子Sm1、Sm2及びSm3、Sm
4の直列回路と、スイッチ素子Sm3とSm1の接続点
とSm4とSm2の接続点の間に接続されたキャパシタ
Cmとでブリッジを構成したもので、各セルはSm1と
Sm2の接続点とSn3とSn4の接続点(m≠n)を
接続することにより直列接続される。さらに、これらス
イッチ素子を逆並列ダイオードを持つMOSFETで実
現する場合、各スイッチ素子Sm1、Sm2及びSm
3、Sm4は、それぞれキャパシタCmのプラス側がド
レイン、マイナス側がソースとなるように直列接続す
る。
The configuration of the switched capacitor circuit SC includes five switched capacitor cells SCm (m = 1,
2, 3, 4, 5) and its charging circuit. Each of the switched capacitor cells SCm includes switch elements Sm1, Sm2 and Sm3, Sm which operate complementarily.
4 and a capacitor Cm connected between a connection point between the switch elements Sm3 and Sm1 and a connection point between Sm4 and Sm2, and each cell is a connection point between Sm1 and Sm2 and Sn3. The connection is made in series by connecting the connection points of Sn4 (m ≠ n). Further, when these switch elements are realized by MOSFETs having antiparallel diodes, each of the switch elements Sm1, Sm2 and Sm
3, Sm4 are connected in series such that the plus side of the capacitor Cm is the drain and the minus side is the source.

【0006】スイッチドキャパシタ回路SCの出力は、
スイッチドキャパシタセルSC1、SC2、…、SC5
の直列回路の両端のセルから取り出し、具体的にはスイ
ッチ素子S11とS12の接続点と、スイッチ素子S5
3とS54の接続点の間に負荷回路を接続する。
The output of the switched capacitor circuit SC is
Switched capacitor cells SC1, SC2,..., SC5
From the cells at both ends of the series circuit, specifically, the connection point between the switch elements S11 and S12 and the switch element S5
A load circuit is connected between nodes 3 and S54.

【0007】また、各スイッチドキャパシタセルSCm
ヘの並列充電回路は、ダイオードD1〜D5のカソード
を各キャパシタC1〜C5のプラス側に接続し、アノー
ド同士を接続して直流電源DCとスイッチ素子S6の直
列回路に接続し、スイッチ素子S11、S13、S2
1、…、S43、S51、S53の直列回路(スイッチ
列Aとする)の中点であるスイッチ素子S33とS31
の接続点に接続する。スイッチ素子S12、S14、S
22、…、S52、S54(スイッチ列Bとする)をオ
フし、スイッチ列Aを全てオンして、スイッチ素子S6
をオンすることにより、各キャパシタC1〜C5をスイ
ッチ列Bに接続された側をプラスとして全て同電圧Eで
並列に充電する。
Further, each switched capacitor cell SCm
In the parallel charging circuit, the cathodes of the diodes D1 to D5 are connected to the positive sides of the capacitors C1 to C5, the anodes are connected to each other and connected to a series circuit of the DC power supply DC and the switch element S6. S13, S2
1,..., S43, S51, and S31, which are the midpoints of the series circuit (switch row A) of S53 and S31
To the connection point. Switch elements S12, S14, S
, S52 and S54 (switch row B) are turned off, all switch rows A are turned on, and switch element S6 is turned on.
Is turned on, all the capacitors C1 to C5 are charged in parallel with the same voltage E, with the side connected to the switch array B being positive.

【0008】次に、図21をもとに負荷Zに交流電圧を
供給する制御方法について説明する。初期状態として、
各キャパシタC1〜C5が全て同電圧Eで等しく充電さ
れており、スイッチ列Aが全てオン、スイッチ列Bが全
てオフしているとする。時刻t0にスイッチ素子S13
をオフ、スイッチ素子S14をオンすると、スイッチ素
子S11、キャパシタC1、スイッチ素子S14、スイ
ッチ素子S21、S23、S31、S33、S41、S
43、S51、S53の経路でキャパシタC1がプラス
方向に負荷Zに接続されて、スイッチドキャパシタ回路
SCの出力Vscが+Eとなる。時刻t1にスイッチ素
子S23をオフ、スイッチ素子S24をオンすると、ス
イッチ素子S11、キャパシタC1、スイッチ素子S1
4、S21、キャパシタC2、スイッチ素子S24、S
31、S33、S41、S43、S51、S53の経路
でキャパシタC1とC2が直列にプラス方向に負荷Zに
接続されて、スイッチドキャパシタ回路SCの出力Vs
cが+2Eとなる。同様の制御により、キャパシタC
3、C4、C5も順次プラス方向に直列接続することに
より、スイッチドキャパシタ回路SCの出力Vscが順
次+3E、+4E、+5Eとステップ状に上がって行
く。
Next, a control method for supplying an AC voltage to the load Z will be described with reference to FIG. As an initial state,
It is assumed that all the capacitors C1 to C5 are equally charged with the same voltage E, all the switch rows A are on, and all the switch rows B are off. At time t0, switch element S13
Is turned off and the switch element S14 is turned on, the switch element S11, the capacitor C1, the switch element S14, the switch elements S21, S23, S31, S33, S41, S
43, S51, and S53, the capacitor C1 is connected to the load Z in the positive direction, and the output Vsc of the switched capacitor circuit SC becomes + E. When the switch element S23 is turned off and the switch element S24 is turned on at time t1, the switch element S11, the capacitor C1, and the switch element S1 are turned on.
4, S21, capacitor C2, switch element S24, S
31, S33, S41, S43, S51, and S53, the capacitors C1 and C2 are connected in series to the load Z in the plus direction, and the output Vs of the switched capacitor circuit SC is output.
c becomes + 2E. By the same control, the capacitor C
3, C4, and C5 are also connected in series in the positive direction, so that the output Vsc of the switched capacitor circuit SC sequentially increases in a stepwise manner to + 3E, + 4E, and + 5E.

【0009】次に、時刻t3にスイッチ素子S54をオ
フ、スイッチ素子S53をオンすると、キャパシタC5
が負荷電流経路から切り離されて、スイッチドキャパシ
タ回路SCの出力Vscは+4Eに下がる。同様に順次
キャパシタC4、C3、C2、C1と負荷電流経路から
切り離すことにより、スイッチドキャパシタ回路SCの
出力Vscは階段状に+3E、+2E、+E、0と下が
る。時刻t4に全てのキャパシタC1〜C5が負荷電流
経路から切り離されて、スイッチ列Aが全てオン、スイ
ッチ列Bが全てオフすると、スイッチ素子S6をオンし
てキャパシタC1〜C5を並列に直流電源DCから充電
する。充電が完了する時刻t5にスイッチ素子S6をオ
フし、スイッチ素子S11をオフ、スイッチ素子S12
をオンすると、スイッチ素子S12、キャパシタC1、
スイッチ素子S13、S21、S23、S31、S3
3、S41、S43、S51、S53の経路でキャパシ
タC1がマイナス方向に負荷Zに接続されて、スイッチ
ドキャパシタ回路SCの出力Vscが−Eとなる。同様
の制御により、キャパシタC2、C3、C4、C5も順
次マイナス方向に直列接続することにより、スイッチド
キャパシタ回路SCの出力Vscが順次−2E、−3
E、−4E、−5Eとステップ状に変化する。スイッチ
ドキャパシタ回路SCの出力Vscが−5Eになると、
時刻t7にキャパシタC5を電流経路から切り離し、ス
イッチドキャパシタ回路SCの出力Vscは−4Eにな
る。同様にキャパシタC4、C3、C2、C1を電流経
路から切り離すことにより、スイッチドキャパシタ回路
SCの出力Vscは時刻t8にゼロに戻る。以上、時刻
t0〜t8の動作を行えば、スイッチドキャパシタ回路
SCは階段状に−5E〜5Eの振幅を持つ交流を負荷Z
に印加する。負荷部の微小インダクタLzと微小キャパ
シタCzはスイッチドキャパシタ回路SCの出力する1
ステップの階段波形をフィルタリングして滑らかな波形
にすれば、負荷Zには図3に示すような滑らかな交流電
圧Vzが供給できる。
Next, when the switching element S54 is turned off and the switching element S53 is turned on at time t3, the capacitor C5
Is disconnected from the load current path, and the output Vsc of the switched capacitor circuit SC drops to + 4E. Similarly, by sequentially disconnecting the capacitors C4, C3, C2, and C1 from the load current path, the output Vsc of the switched capacitor circuit SC decreases stepwise to + 3E, + 2E, + E, and 0. At time t4, when all the capacitors C1 to C5 are disconnected from the load current path and all the switch rows A are turned on and all the switch rows B are turned off, the switch element S6 is turned on and the capacitors C1 to C5 are connected in parallel to the DC power supply DC. Charge from. At time t5 when charging is completed, switch element S6 is turned off, switch element S11 is turned off, and switch element S12 is turned off.
Is turned on, the switch element S12, the capacitor C1,
Switch elements S13, S21, S23, S31, S3
3, the capacitor C1 is connected to the load Z in the negative direction through the paths of S41, S43, S51, and S53, and the output Vsc of the switched capacitor circuit SC becomes -E. With the same control, the capacitors C2, C3, C4, and C5 are also connected in series in the negative direction, so that the output Vsc of the switched capacitor circuit SC is sequentially changed to -2E, -3.
E, -4E, and -5E change stepwise. When the output Vsc of the switched capacitor circuit SC becomes -5E,
At time t7, the capacitor C5 is disconnected from the current path, and the output Vsc of the switched capacitor circuit SC becomes -4E. Similarly, by disconnecting the capacitors C4, C3, C2, and C1 from the current path, the output Vsc of the switched capacitor circuit SC returns to zero at time t8. As described above, if the operation at the times t0 to t8 is performed, the switched capacitor circuit SC applies the AC having the amplitude of −5E to 5E in a stepwise manner to the load Z.
Is applied. The small inductor Lz and the small capacitor Cz in the load section are connected to the output 1 of the switched capacitor circuit SC.
If the step waveform of the step is filtered to obtain a smooth waveform, a smooth AC voltage Vz as shown in FIG.

【0010】[0010]

【発明が解決しようとする課題】第1の従来例において
は、スイッチドキャパシタ回路と小さなLCフィルタと
ブリッジ回路を組み合わせることにより負荷に高調波歪
の少ない電力を供給することができるが、基本的に異な
る電圧を持つ複数のキャパシタを並列的に順次切り替え
て使うので、各スイッチ素子は最大出力電圧相当の耐圧
を持つ必要がある。一般に、二重拡散MOSFETのチ
ップ面積Aはドレイン・ソース間の耐圧BVdsが一定
の電圧BVdss(現状の市販の素子では約100V)
以上であれば、BVgsの2乗に比例し、オン抵抗Ro
nに反比例する傾向にある。さらに、チップ面積は耐圧
がBVdss以下に下がってもあまり小さくならない傾
向にある。従って耐圧の高い素子はチップ面積が大きく
なる傾向にある。また、1つの双方向スイッチを実現す
るために、図19のように、2つの片方向スイッチ素子
Qa,Qbが必要となり、したがって、スイッチ素子の
個数も多くなり、電力変換回路全体で見たときにスイッ
チ素子のチップ面積の合計はかなり大きくなる。
In the first conventional example, power with less harmonic distortion can be supplied to a load by combining a switched capacitor circuit, a small LC filter, and a bridge circuit. Since a plurality of capacitors having different voltages are sequentially switched and used in parallel, each switch element needs to have a withstand voltage corresponding to the maximum output voltage. Generally, the chip area A of the double-diffused MOSFET is a voltage BVdss having a constant withstand voltage BVds between the drain and the source (approximately 100 V in current commercial devices).
If it is above, the on-resistance Ro is proportional to the square of BVgs, and
It tends to be inversely proportional to n. Furthermore, the chip area does not tend to become very small even if the breakdown voltage falls below BVdss. Therefore, a chip with a high breakdown voltage tends to have a large chip area. Further, in order to realize one bidirectional switch, two one-way switch elements Qa and Qb are required as shown in FIG. 19, so that the number of switch elements increases, and when viewed as a whole power conversion circuit, In addition, the total chip area of the switching elements becomes considerably large.

【0011】一方、第2の従来例においては、単一の低
電圧キャパシタを直列的に接続し或いは切り離して複数
の電圧を作り、小さなLCフィルタにより負荷に滑らか
な交流電圧を供給するため、各スイッチ素子は低耐圧で
チップ面積の小さいものが利用できる。しかし、スイッ
チ素子の個数は増加し、更にほとんどのスイッチ素子は
基準電位が変動するハイサイドスイッチであるため制御
回路は複雑となる。
On the other hand, in the second conventional example, a single low-voltage capacitor is connected or disconnected in series to generate a plurality of voltages, and a small LC filter supplies a smooth AC voltage to the load. A switch element having a low withstand voltage and a small chip area can be used. However, the number of switch elements increases, and most of the switch elements are high-side switches whose reference potential fluctuates, so that the control circuit becomes complicated.

【0012】以上のように従来例では、高耐圧大面積の
スイッチ素子を必要とする、或いは、スイッチ素子の個
数が増加し、制御回路が複雑になるという課題があっ
た。
As described above, in the conventional example, there is a problem that a switch element having a high withstand voltage and a large area is required, or the number of switch elements is increased, and a control circuit is complicated.

【0013】[0013]

【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、電圧源となるキャパシタと上
記キャパシタの極性を反転するブリッジ回路より成るセ
ルを1組以上直列接続して成るスイッチドキャパシタ回
路を負荷に接続し、上記セルのキャパシタを電圧源から
並列に充電する手段を具備し、上記セルのキャパシタが
任意の個数、任意の極性で直列接続されることにより負
荷に交流出力を供給する制御を行う電力変換装置におい
て、出力電圧が異なる上記セルを組み合わせて直列接続
することにより上記スイッチドキャパシタ回路が上記セ
ルの個数以上の電圧を出力することを特徴とするもので
ある。
According to the present invention, in order to solve the above-mentioned problems, at least one set of cells comprising a capacitor as a voltage source and a bridge circuit for inverting the polarity of the capacitor is connected in series. Means connected to a load in parallel with the load, and a means for charging the capacitor of the cell in parallel from a voltage source. In a power converter that performs control for supplying an AC output, the switched capacitor circuit outputs a voltage equal to or greater than the number of cells by combining and serially connecting the cells having different output voltages. is there.

【0014】[0014]

【実施の形態】本発明の1つの実施の形態を図1に示
す。上述の第2の従来例では、直流電源DCから5つの
キャパシタC1〜C5を等しく同電圧Eに充電し、これ
らを直列に組み合わせることにより正負5レベルずつの
電圧を生成したのに対し、図1の回路では、スイッチド
キャパシタセルをSC1、SC2、SC3の3つとし、
キャパシタC1とC2を2E、キャパシタC3とC4を
Eと異なる電圧に充電し、E、2E、E+2E、2E+
2E、E+2E+2Eとこれらを組み合わせて、第2の
従来例よりもスイッチ素子の個数を減らしても正負5レ
ベルの電圧を生成するものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention is shown in FIG. In the second conventional example described above, five capacitors C1 to C5 are equally charged to the same voltage E from the DC power supply DC, and these are combined in series to generate voltages of five positive and negative levels, respectively. In the circuit of the above, there are three switched capacitor cells SC1, SC2, SC3,
The capacitors C1 and C2 are charged to a voltage different from 2E and the capacitors C3 and C4 are charged to a voltage different from E, and E, 2E, E + 2E, 2E +
2E, E + 2E + 2E, and a combination thereof, to generate a voltage of five positive and negative levels even if the number of switch elements is reduced as compared with the second conventional example.

【0015】第2の従来例との違いを中心に説明する。
直流電源DCは2Eの電圧を持つ。スイッチドキャパシ
タ回路SCは3つのスイッチドキャパシタセルSC1〜
SC3を含み、スイッチドキャパシタセルSC3におい
ては、1つのキャパシタC3の代わりに、2つの容量の
等しいキャパシタC3、C4及びダイオードD31〜D
33により構成される直列充電・並列放電回路が接続さ
れる。スイッチドキャパシタセルSC3の動作は、充電
時にはスイッチ列Aがオンしているため、スイッチ素子
S6がオンすると、ダイオードD31は順バイアスされ
て、直流電源DC、ダイオードD3、キャパシタC4、
ダイオードD31、キャパシタC3、スイッチ素子S3
1、S23の径路でキャパシタC3+C4を直列充電す
る。ダイオードD33、D32は逆バイアスのためオフ
している。ここで、キャパシタC3、C4の初期電荷が
等しければ、それぞれ等しい電圧Eに充電される。スイ
ッチ素子S31、S34がオンして、スイッチドキャパ
シタセルSC3が正電圧で負荷Zに接続されるとき、ス
イッチドキャパシタセルSC3の電流はスイッチ素子S
31からS34の方向に流れ、キャパシタC3、C4が
放電しようとすると、ダイオードD31が逆バイアスさ
れてオフし、ダイオードD32、D33が順バイアスさ
れるとオンして、スイッチ素子S31、ダイオードD3
3、キャパシタC4、スイッチ素子S34の径路及びス
イッチ素子S31、キャパシタC3、ダイオードD3
2、スイッチ素子S34の径路で並列的に負荷Zに接続
され、スイッチドキャパシタセルSC3は負荷Zに電圧
Eを印加する。一方、スイッチ素子S32、S33がオ
ンしてスイッチドキャパシタセルSC3が負電圧で負荷
Zに接続されるとき、スイッチドキャパシタセルSC3
の電流はスイッチ素子S33からS32の方向に流れ、
キャパシタC3、C4に電流が流れようとすると、ダイ
オードD31が逆バイアスされてオフし、ダイオードD
32、D33が順バイアスされてオンして、スイッチ素
子S33、ダイオードD33、キャパシタC4、スイッ
チ素子S32の径路及びスイッチ素子S33、キャパシ
タC3、ダイオードD32、スイッチ素子S32の径路
で並列的に負荷Zに接続され、スイッチドキャパシタセ
ルSC3は負荷Zに電圧−Eを印加する。キャパシタC
3、C4は毎回同じ条件で充放電を繰り返すため、その
電圧はVc3=Vc4=Eとなる。
The description will focus on the differences from the second conventional example.
The DC power supply DC has a voltage of 2E. The switched capacitor circuit SC includes three switched capacitor cells SC1 to SC1.
In the switched capacitor cell SC3 including SC3, two capacitors C3 and C4 having the same capacitance and diodes D31 to D31 are substituted for one capacitor C3.
33 are connected. The operation of the switched capacitor cell SC3 is as follows. Since the switch row A is on at the time of charging, when the switch element S6 is on, the diode D31 is forward-biased, and the DC power supply DC, the diode D3, the capacitor C4,
Diode D31, capacitor C3, switch element S3
1. The capacitors C3 and C4 are charged in series along the path of S23. The diodes D33 and D32 are off due to reverse bias. Here, if the initial charges of the capacitors C3 and C4 are equal, they are charged to the same voltage E, respectively. When the switching elements S31 and S34 are turned on and the switched capacitor cell SC3 is connected to the load Z at a positive voltage, the current of the switched capacitor cell SC3 becomes equal to the switching element S3.
When the capacitors C3 and C4 are to be discharged, the diode D31 is reverse-biased and turned off, and the diodes D32 and D33 are forward-biased and turned on.
3, capacitor C4, path of switch element S34 and switch element S31, capacitor C3, diode D3
2. Connected in parallel to the load Z on the path of the switch element S34, the switched capacitor cell SC3 applies the voltage E to the load Z. On the other hand, when the switching elements S32 and S33 are turned on and the switched capacitor cell SC3 is connected to the load Z with a negative voltage, the switched capacitor cell SC3
Flows in the direction from the switch element S33 to S32.
When current flows through the capacitors C3 and C4, the diode D31 is reverse-biased and turned off, and the diode D31 is turned off.
32 and D33 are forward-biased and turned on, and switch element S33, diode D33, capacitor C4, the path of switch element S32 and the path of switch element S33, capacitor C3, diode D32, and switch element S32 are applied to load Z in parallel. Connected, switched capacitor cell SC3 applies voltage -E to load Z. Capacitor C
3, C4 repeatedly charges and discharges under the same conditions each time, so that the voltage becomes Vc3 = Vc4 = E.

【0016】図1の回路の全体動作を図2により説明す
る。初期状態としてキャパシタC1、C2が電源電圧2
E、キャパシタC3、C4がEで充電されており、スイ
ッチ列Aが全てオン、スイッチ列Bが全てオフしている
ものとする。時刻t0にスイッチ素子S33をオフ、ス
イッチ素子S34をオンすると、スイッチ素子S11、
S13、S21、S23、S31を介して、キャパシタ
C3とダイオードD32の直列回路及びダイオードD3
3とキャパシタC4の直列回路を並列接続した回路、及
びスイッチ素子S34の径路でキャパシタC3、C4が
並列にプラス方向に負荷Zに接続されて、スイッチドキ
ャパシタ回路SCの出力Vscが+Eとなる。次に、時
刻t1にスイッチ素子S34をオフ、スイッチ素子S3
3をオン、スイッチ素子S13をオフ、スイッチ素子S
14をオンすると、スイッチ素子S11、キャパシタC
1、スイッチ素子S14、S21、S23、S31、S
33の径路でキャパシタC1がプラス方向に負荷Zに接
続されて、スイッチドキャパシタ回路SCの出力Vsc
が+2Eとなる。次に、時刻t2にスイッチ素子S33
がオフ、スイッチ素子S34がオンすると、キャパシタ
C1とキャパシタC3、C4の並列回路が直列接続され
て、2E+E=3Eがプラス方向に負荷Zに接続され
る。以下、図2に示すように、キャパシタC1とC2を
直列接続して2E+2E=4E、キャパシタC1、C2
の直列回路とキャパシタC3とC4の並列回路を直列接
続して2E+2E+E=5Eを順次負荷Zに印加する。
The overall operation of the circuit shown in FIG. 1 will be described with reference to FIG. As an initial state, the capacitors C1 and C2 are connected to the power supply voltage 2
It is assumed that E, the capacitors C3 and C4 are charged with E, the switch row A is all on, and the switch row B is all off. When the switch element S33 is turned off and the switch element S34 is turned on at time t0, the switch element S11,
Via S13, S21, S23, and S31, a series circuit of the capacitor C3 and the diode D32 and the diode D3
The capacitor C3 and the capacitor C4 are connected in parallel in the plus direction along the path of the switch element S34, and the output Vsc of the switched capacitor circuit SC becomes + E. Next, at time t1, switch element S34 is turned off, and switch element S3 is turned off.
3 on, switch element S13 off, switch element S
14, when the switch element S11 and the capacitor C
1, switch elements S14, S21, S23, S31, S
33, the capacitor C1 is connected to the load Z in the plus direction, and the output Vsc of the switched capacitor circuit SC is output.
Becomes + 2E. Next, at time t2, the switch element S33
Is turned off and the switch element S34 is turned on, the parallel circuit of the capacitor C1 and the capacitors C3 and C4 is connected in series, and 2E + E = 3E is connected to the load Z in the plus direction. Hereinafter, as shown in FIG. 2, the capacitors C1 and C2 are connected in series to obtain 2E + 2E = 4E, and the capacitors C1 and C2
And a parallel circuit of the capacitors C3 and C4 are connected in series, and 2E + 2E + E = 5E is sequentially applied to the load Z.

【0017】次に、時刻t3〜t4では、時刻t0〜t
3とは逆に順次直列キャパシタを切り離して行き、階段
状に4E、3E、2E、E、0と出力Vscを下げてい
く。時刻t4に全てのキャパシタが負荷電流経路から切
り離されて、スイッチ列Aが全てオン、スイッチ列Bが
全てオフすると、スイッチ素子S6をオンしてキャパシ
タC1、C2、及びキャパシタC3とC4の直列回路を
直流電源DCから並列に充電する。充電が完了する時刻
t5にスイッチ素子S6をオフし、スイッチ素子S31
をオフ、スイッチ素子S32をオンすると、スイッチ素
子S11、S13、S21、S23、S32を介して、
キャパシタC3とダイオードD32の直列回路及びダイ
オードD33とキャパシタC4の直列回路を並列接続し
た回路、及びスイッチ素子S33の径路でキャパシタC
3、C4が並列にマイナス方向に負荷Zに接続されて、
スイッチドキャパシタ回路SCの出力Vscが−Eとな
る。以降、キャパシタC1をマイナス方向に接続して−
2E、キャパシタC1とキャパシタC3、C4の並列回
路をマイナス方向に直列に接続して−3E、キャパシタ
C1、C2を直列にマイナス方向に接続して−4E、キ
ャパシタC1、C2の直列回路とキャパシタC3、C4
の並列回路をマイナス方向に直列に接続して−5Eと
し、スイッチドキャパシタ回路SCの出力Vscが順次
−2E、−3E、−4E、−5Eとステップ状に変化す
る。時刻t7〜t8は時刻t5〜t7とは逆に順次直列
キャパシタを切り離して行き、階段状に−4E、−3
E、−2E、−Eと出力Vscを変化させて行くことに
より、スイッチドキャパシタ回路SCの出力Vscは時
刻t8にゼロに戻る。
Next, at times t3 to t4, times t0 to t
Contrary to 3, the series capacitor is sequentially disconnected, and the output Vsc is lowered stepwise to 4E, 3E, 2E, E, 0. At time t4, when all the capacitors are disconnected from the load current path, all the switch rows A are turned on, and all the switch rows B are turned off, the switch element S6 is turned on to connect the capacitors C1, C2 and the series circuit of the capacitors C3 and C4. Are charged in parallel from the DC power supply DC. At time t5 when charging is completed, switch element S6 is turned off, and switch element S31 is turned off.
Is turned off and the switch element S32 is turned on, via the switch elements S11, S13, S21, S23 and S32,
A circuit in which a series circuit of a capacitor C3 and a diode D32 and a series circuit of a diode D33 and a capacitor C4 are connected in parallel;
3, C4 is connected in parallel to the load Z in the negative direction,
The output Vsc of the switched capacitor circuit SC becomes -E. Thereafter, the capacitor C1 is connected in the minus direction to
2E, a parallel circuit of the capacitor C1 and the capacitors C3 and C4 are connected in series in the minus direction to -3E, and a series circuit of the capacitor C1 and C2 are connected in series to the minus direction and -4E, and a series circuit of the capacitors C1 and C2 and the capacitor C3. , C4
Are connected in series in the minus direction to -5E, and the output Vsc of the switched capacitor circuit SC changes stepwise in the order of -2E, -3E, -4E, -5E. At times t7 to t8, the series capacitors are sequentially disconnected in the reverse of the times t5 to t7, and -4E and -3 are stepped.
By changing the output Vsc to E, -2E, -E, the output Vsc of the switched capacitor circuit SC returns to zero at time t8.

【0018】以上、時刻t0〜t8の動作を行えば、ス
イッチドキャパシタ回路SCは階段状に−5E〜5Eの
振幅を持つ交流電圧を負荷Zに印加する。負荷部の微小
インダクタLzと微小キャパシタCzはスイッチドキャ
パシタ回路SCの出力する1ステップの階段波形をフィ
ルタリングして滑らかな波形にすれば、負荷Zには図5
に示すような滑らかな交流電圧Vzを供給できる。
As described above, if the operation at times t0 to t8 is performed, the switched capacitor circuit SC applies an AC voltage having an amplitude of -5E to 5E to the load Z in a stepwise manner. If the small inductor Lz and the small capacitor Cz of the load section filter the one-step staircase waveform output from the switched capacitor circuit SC into a smooth waveform, the load Z can be applied to the load Z as shown in FIG.
A smooth AC voltage Vz as shown in FIG.

【0019】以上のように、図1に示す本発明の電力変
換回路では、第2の従来例に示すスイッチドキャパシタ
セル5段の回路と同様の出力が3段のスイッチドキャパ
シタセルにより構成され、スイッチドキャパシタ部を構
成するスイッチ素子の個数も5分の3に低減することが
可能で、制御回路も簡略化可能となる。更に電源電圧及
び各スイッチ素子の耐圧は、第2の従来例の2倍になる
が、出力最大電圧の5分の2に抑えることができる。
As described above, in the power conversion circuit of the present invention shown in FIG. 1, the same output as that of the five-stage switched capacitor cell circuit shown in the second conventional example is constituted by three-stage switched capacitor cells. Also, the number of switch elements constituting the switched capacitor unit can be reduced to three fifths, and the control circuit can be simplified. Further, the power supply voltage and the withstand voltage of each switch element are twice as large as those of the second conventional example, but can be suppressed to two fifths of the maximum output voltage.

【0020】図3は本発明の実施例の回路図を示す。本
実施例は図1の基本回路におけるダイオードD31に逆
並列にスイッチ素子S35を接続することにより、キャ
パシタC3とC4を直列放電可能とし、正負6レベルの
出力を可能とするものである。スイッチドキャパシタセ
ルSC3の充電時には、図1の基本回路と同様に、ダイ
オードD3からキャパシタC4、ダイオードD31、キ
ャパシタC3を通って直流電源DC(電圧2E)から充
電する。キャパシタC3、C4の初期電荷が等しけれ
ば、キャパシタC3、C4は共に電圧Eに充電される。
スイッチドキャパシタセルSC3が+E又は−Eを負荷
Zに印加する場合には、スイッチ素子S35をオフし
て、図1の基本回路と同様に、キャパシタC3とダイオ
ードD32の直列回路及びダイオードD33とキャパシ
タC4の直列回路を並列接続して出力する。また、スイ
ッチドキャパシタセルSC3が+2E又は−2Eを負荷
Zに印加する場合には、スイッチ素子S35をオンし
て、キャパシタC3、スイッチ素子S35、キャパシタ
C4の直列回路で+2E又は−2Eの電圧を出力する。
FIG. 3 shows a circuit diagram of an embodiment of the present invention. In the present embodiment, by connecting a switch element S35 in anti-parallel to the diode D31 in the basic circuit of FIG. 1, the capacitors C3 and C4 can be discharged in series, and outputs of positive and negative 6 levels are possible. When charging the switched capacitor cell SC3, the diode D3 is charged from the DC power supply DC (voltage 2E) through the capacitor C4, the diode D31 and the capacitor C3 as in the basic circuit of FIG. If the initial charges of the capacitors C3 and C4 are equal, both the capacitors C3 and C4 are charged to the voltage E.
When the switched capacitor cell SC3 applies + E or -E to the load Z, the switch element S35 is turned off, and the series circuit of the capacitor C3 and the diode D32 and the diode D33 and the capacitor are turned off as in the basic circuit of FIG. C4 series circuits are connected in parallel and output. When the switched capacitor cell SC3 applies + 2E or -2E to the load Z, the switch element S35 is turned on, and the voltage of + 2E or -2E is applied to the series circuit of the capacitor C3, the switch element S35, and the capacitor C4. Output.

【0021】本実施例の全体動作を図4により説明す
る。図1の基本回路と違う点は、キャパシタC3とC4
が並列接続されて、スイッチドキャパシタ回路SCの出
力Vscが+5Eであるときに、時刻t3にスイッチ素
子S35をオンして、スイッチ素子S11、キャパシタ
C1、スイッチ素子S14、S21、キャパシタC2、
スイッチ素子S24、S31、キャパシタC3、スイッ
チ素子S35、キャパシタC4、スイッチ素子S34の
径路で電流が流れて、スイッチドキャパシタ回路SCの
出力Vscが+6Eとなる。更に、時刻t8にも同様
に、スイッチ素子S35をオンすることによりキャパシ
タC3、C4を直列接続し、−6Eを出力する。キャパ
シタC3、C4は並列接続或いは直列接続されて均等に
放電するため、直列充電時にはキャパシタC3、C4は
共に電圧Eに充電される。
The overall operation of this embodiment will be described with reference to FIG. The difference from the basic circuit of FIG. 1 is that the capacitors C3 and C4
Are connected in parallel, and when the output Vsc of the switched capacitor circuit SC is + 5E, the switch element S35 is turned on at time t3, and the switch element S11, the capacitor C1, the switch elements S14, S21, the capacitor C2,
A current flows through the paths of the switch elements S24 and S31, the capacitor C3, the switch element S35, the capacitor C4, and the switch element S34, and the output Vsc of the switched capacitor circuit SC becomes + 6E. Similarly, at time t8, the switch element S35 is turned on to connect the capacitors C3 and C4 in series and output -6E. Since the capacitors C3 and C4 are connected in parallel or connected in series and are discharged uniformly, the capacitors C3 and C4 are both charged to the voltage E during the series charging.

【0022】以上のような制御によって、正負6レベル
の階段状電圧を負荷回路に出力することにより、正負5
レベルのときよりもきめ細かい電圧を出力し、より小さ
なフィルタ回路Lz、Czにより、より滑らかな負荷電
圧を得ることが可能となる。更に電源電圧に対する昇圧
比が3倍となるため、電源電圧を図1の基本回路に比べ
て6分の5に下げることが可能で、各スイッチ素子の耐
圧もそれに比例して下げることが可能となる。更に、ス
イッチ素子S35として縦方向MOSFETを使用する
と、そのボディダイオードでダイオードD31は代用で
きる。
By outputting a step-like voltage of 6 levels to the load circuit by the control as described above, the positive and negative 5 levels are output.
A finer voltage is output than at the time of the level, and a smoother load voltage can be obtained by the smaller filter circuits Lz and Cz. Further, since the boost ratio with respect to the power supply voltage is tripled, the power supply voltage can be reduced to 5/6 compared to the basic circuit of FIG. 1, and the withstand voltage of each switch element can be reduced in proportion thereto. Become. Further, when a vertical MOSFET is used as the switch element S35, the diode D31 can be used instead of the body diode.

【0023】図5は本発明の他の実施例の回路図を示
す。上述の図3の実施例がE、E、2E、2Eの電圧を
持つ4つのキャパシタC1〜C4を組み合わせて正負6
レベルの電圧を出力するのに対して、本実施例では、3
E、2E、Eの電圧を持つ3つのキャパシタC1〜C3
を組み合わせて正負6レベルの出力を可能とするもので
ある。
FIG. 5 shows a circuit diagram of another embodiment of the present invention. The above-described embodiment of FIG. 3 combines four capacitors C1 to C4 having voltages of E, E, 2E, and 2E to add positive and negative
In contrast to the output of the voltage of level 3, in the present embodiment,
Three capacitors C1 to C3 having voltages of E, 2E and E
To enable output of six levels of positive and negative.

【0024】以下、図5の実施例について、図3の実施
例との違いを中心に説明する。直流電源DCは3Eの電
圧を持つ。スイッチドキャパシタ回路SCは2つのスイ
ッチドキャパシタセルSC1、SC2を含み、このう
ち、スイッチドキャパシタセルSC2は、図3の実施例
のスイッチドキャパシタセルSC3と同様に、直列充電
・並列放電回路の2個のキャパシタC2、C3の間のダ
イオードD21に逆並列にスイッチ素子S27を接続し
たもので、更に各キャパシタC2,C3を並列接続する
ためのダイオードD23、D22と直列にスイッチ素子
S25、S26を接続してなる。また、キャパシタC3
の容量は、キャパシタC2の2倍に設定する。従って、
キャパシタC2、C3を直列充電すると、その電圧はV
c2=2×Vc3となる。従って、キャパシタC2、C
3の直列回路を3Eで充電すると、Vc2=2E、Vc
3=Eになる。
Hereinafter, the embodiment of FIG. 5 will be described focusing on differences from the embodiment of FIG. The DC power supply DC has a voltage of 3E. The switched capacitor circuit SC includes two switched capacitor cells SC1 and SC2. Among them, the switched capacitor cell SC2 is similar to the switched capacitor cell SC3 of the embodiment of FIG. A switch element S27 is connected in anti-parallel to a diode D21 between two capacitors C2 and C3. Further, switch elements S25 and S26 are connected in series with diodes D23 and D22 for connecting the capacitors C2 and C3 in parallel. Connect. Also, the capacitor C3
Is set to be twice as large as the capacitor C2. Therefore,
When the capacitors C2 and C3 are charged in series, the voltage becomes V
c2 = 2 × Vc3. Therefore, capacitors C2, C
When the 3 series circuit is charged with 3E, Vc2 = 2E, Vc
3 = E.

【0025】本実施例では、図3の実施例と違って、新
たに接続されたスイッチ素子S25、S26のどちらか
一方をオフすることによりキャパシタC2、C3のどち
らか一方のみを負荷回路に接続することが可能となる。
例えば、スイッチ素子S25をオン、スイッチ素子S2
6、S27をオフすることにより、スイッチドキャパシ
タセルSC2の出力はキャパシタC3のみでEとなる。
また、スイッチ素子S26をオン、スイッチ素子S2
5、S27をオフすることにより、スイッチドキャパシ
タセルSC2の出力はキャパシタC2のみで2Eとな
る。さらに、スイッチ素子S27をオン、スイッチ素子
S25、S26をオフすることにより、スイッチドキャ
パシタセルSC2の出力は、キャパシタC2、C3が直
列接続されて3Eとなる。キャパシタC1は電源電圧3
Eに充電されるため、C1、C2、C3を直列に組み合
わせることにより、図6のVscに示すようにE(=C
3)、2E(=C2)、3E(=C1)、4E(=C1
+C3)、5E(=C1+C2)、6E(=C1+C2
+C3)の正負6レべルの出力を可能とするものであ
る。
In this embodiment, unlike the embodiment shown in FIG. 3, only one of the capacitors C2 and C3 is connected to the load circuit by turning off one of the newly connected switch elements S25 and S26. It is possible to do.
For example, the switch element S25 is turned on, and the switch element S2 is turned on.
6. By turning off S27, the output of the switched capacitor cell SC2 becomes E with only the capacitor C3.
Further, the switch element S26 is turned on, and the switch element S2 is turned on.
5. By turning off S27, the output of the switched capacitor cell SC2 becomes 2E with only the capacitor C2. Further, by turning on the switch element S27 and turning off the switch elements S25 and S26, the output of the switched capacitor cell SC2 becomes 3E by connecting the capacitors C2 and C3 in series. The capacitor C1 has a power supply voltage of 3
Since E is charged to E, C1, C2, and C3 are combined in series to obtain E (= C
3), 2E (= C2), 3E (= C1), 4E (= C1)
+ C3), 5E (= C1 + C2), 6E (= C1 + C2)
+ C3) output of 6 levels of positive and negative.

【0026】以上のように、本実施例は電源電圧(3
E)に対する出力電圧Vscの昇圧比は2倍と小さい
が、スイッチドキャパシタセル2つで図3の実施例と同
様の出力を得ることが可能となる。
As described above, in the present embodiment, the power supply voltage (3
Although the boosting ratio of the output voltage Vsc with respect to E) is as small as twice, it is possible to obtain the same output as the embodiment of FIG. 3 by using two switched capacitor cells.

【0027】また、上述の図5の実施例におけるキャパ
シタC1の代わりに、図7の実施例のように、直流電源
DCを直接接続すれば、スイッチドキャパシタ回路SC
は2つのキャパシタC2、C3により構成できる。この
図7の実施例では、直流電源DCからキャパシタC2、
C3に充電するため、直流電源DCからスイッチ素子S
6、逆流防止用ダイオードD2を介してキャパシタC
3、ダイオードD21、キャパシタC2の直列回路に接
続し、上記各実施例で各キャパシタを充電するタイミン
グと同じタイミングでキャパシタC2、C3の直列回路
を充電するものである。
If the direct-current power supply DC is directly connected as in the embodiment of FIG. 7 instead of the capacitor C1 in the embodiment of FIG. 5, the switched capacitor circuit SC
Can be constituted by two capacitors C2 and C3. In the embodiment of FIG. 7, the capacitor C2,
To charge C3, switch element S from DC power supply DC
6. Capacitor C via backflow prevention diode D2
3, connected to a series circuit of a diode D21 and a capacitor C2 to charge the series circuit of the capacitors C2 and C3 at the same timing as the timing of charging each capacitor in the above embodiments.

【0028】上述の各実施例では、単一の直流電源DC
より複数のキャパシタに異なる電圧で充電し、これらを
組み合わせて多レベルの階段状波形を得て、微小なフィ
ルタリング回路で滑らかな出力波形を得るものであっ
た。これに対して、図8の実施例は異なる電源により複
数のキャパシタに異なる電圧を充電するものである。図
8の回路においては、異なる直流電圧源DC1、DC
2、DC3をそれぞれスイッチ素子S16、S26、S
36及び逆流防止ダイオードD1、D2、D3を介して
キャパシタC1、C2、C3に接続してある。キャパシ
タC1〜C3は異なる直流電圧源DC1〜DC3により
独立して充電されるため、異なる電圧に充電可能であ
る。ここで、例えば、DC1=E、DC2=2E、DC
3=3EでC1=E、C2=2E、C3=3Eに充電さ
れたとすると、図5の実施例と同様に、キャパシタC1
〜C3を直列に組み合わせて正負6レベルの出力が可能
となる。
In each of the above embodiments, a single DC power supply DC
A plurality of capacitors are charged with different voltages, and these are combined to obtain a multi-level step-like waveform, and a smooth output waveform is obtained by a minute filtering circuit. On the other hand, in the embodiment of FIG. 8, a plurality of capacitors are charged with different voltages by different power sources. In the circuit of FIG. 8, different DC voltage sources DC1, DC
2 and DC3 are respectively connected to switch elements S16, S26, S
36 and capacitors C1, C2, C3 via a backflow prevention diode D1, D2, D3. Since the capacitors C1 to C3 are independently charged by the different DC voltage sources DC1 to DC3, they can be charged to different voltages. Here, for example, DC1 = E, DC2 = 2E, DC
Assuming that C1 = E, C2 = 2E, and C3 = 3E at 3 = 3E, the capacitor C1 is charged as in the embodiment of FIG.
To C3 can be combined in series to output positive and negative 6 levels.

【0029】また、図9の実施例は、図8の実施例と同
様に、異なる電源により複数のキャパシタに異なる電圧
を充電するものであるが、本実施例では特に、直流電圧
源DC1、DC2、DC3がそれぞれ等しくEの電圧を
持ち、これらが直列接続され、キャパシタC1には直流
電圧源DC1とDC2の接続点からスイッチ素子S1
6、ダイオードD1を介してEを、キャパシタC2には
直流電圧源DC2とDC3の接続点からスイッチ素子S
26、ダイオードD2を介して直流電圧源DC1とDC
2の直列電圧2Eを、キャパシタC3には直流電圧源D
C1、DC2、DC3の直列回路からスイッチ素子S3
6、ダイオードD3を介して3Eの電圧を充電する。こ
のように、キャパシタC1〜C3にE、2E、3Eを充
電して、図5の実施例と同様に正負6レベルの階段状出
力を得ることができる。本実施例の直流電圧源DC1〜
DC3は、乾電池や太陽電池等のバッテリー電源で容易
に構成可能であり、バッテリーの直列電圧よりも高い電
圧及びバッテリーの個数よりも多いレベルの電圧が出力
可能であり、大きな共振回路を必要としないため、DC
−AC変換を必要とするバッテリー機器の小型化が可能
となる。
In the embodiment shown in FIG. 9, similarly to the embodiment shown in FIG. 8, different voltages are charged to a plurality of capacitors by different power sources. In this embodiment, DC voltage sources DC1 and DC2 are particularly used. , DC3 each have the same voltage of E, which are connected in series, and the capacitor C1 is connected to the switch element S1 from the connection point of the DC voltage sources DC1 and DC2.
6. E is connected through the diode D1, and the capacitor C2 is connected to the switch element S from the connection point of the DC voltage sources DC2 and DC3.
26, DC voltage source DC1 and DC via diode D2
2 is connected to the DC voltage source D by the capacitor C3.
From the series circuit of C1, DC2 and DC3, switch element S3
6. Charge the voltage of 3E via the diode D3. In this manner, the capacitors C1 to C3 are charged with E, 2E, and 3E, and a step-like output having six levels of positive and negative can be obtained as in the embodiment of FIG. The DC voltage sources DC1 to DC1 of the present embodiment
The DC3 can be easily configured with a battery power source such as a dry cell or a solar cell, can output a voltage higher than the series voltage of the batteries and a voltage higher than the number of batteries, and does not require a large resonance circuit. Therefore, DC
-It is possible to reduce the size of battery devices that require AC conversion.

【0030】次に、図10の実施例は、図1の基本回路
におけるスイッチドキャパシタ回路SCの電源として、
異なる電圧源を利用して多段の出力電圧を得るものであ
る。具体的には、2Eの電圧を持つ直流電圧源DC1、
DC2を図9の実施例と同様に直列接続し、直流電圧源
DC2のマイナス側をキャパシタC2のマイナス側に接
続する。直流電圧源DC1とDC2の接続点からスイッ
チ素子S26を介して、ダイオードD2とキャパシタC
2の直列回路を、また、ダイオードD3を介してキャパ
シタC3、ダイオードD31、キャパシタC4の直列回
路に接続する。また、直流電圧源DC1からスイッチ素
子S16、ダイオードD1を介してキャパシタC1を接
続する。
Next, in the embodiment of FIG. 10, the power supply of the switched capacitor circuit SC in the basic circuit of FIG.
A multi-stage output voltage is obtained by using different voltage sources. Specifically, a DC voltage source DC1 having a voltage of 2E,
DC2 is connected in series similarly to the embodiment of FIG. 9, and the negative side of the DC voltage source DC2 is connected to the negative side of the capacitor C2. A diode D2 and a capacitor C are connected from a connection point between the DC voltage sources DC1 and DC2 via the switch element S26.
The series circuit of No. 2 is connected to a series circuit of a capacitor C3, a diode D31 and a capacitor C4 via a diode D3. Also, the capacitor C1 is connected from the DC voltage source DC1 via the switch element S16 and the diode D1.

【0031】本実施例の動作は図11及び図12に示す
ように、時刻t8でスイッチS16、S26をオンし
て、キャパシタC1は直流電圧源DC1、DC2の直列
回路から4Eで充電し、キャパシタC2は直流電圧源D
C2から2Eで充電し、キャパシタC3、C4は直列接
続されて直流電圧源DC2から2Eで充電し、結果とし
て、キャパシタC3、C4は各々Eに充電される。
As shown in FIGS. 11 and 12, the operation of the present embodiment turns on the switches S16 and S26 at time t8, and charges the capacitor C1 with 4E from the series circuit of the DC voltage sources DC1 and DC2. C2 is a DC voltage source D
Charging with C2 to 2E, capacitors C3 and C4 are connected in series and charging with DC voltage sources DC2 to 2E, resulting in capacitors C3 and C4 each charging E.

【0032】負荷Zへの放電は、キャパシタC3、C4
を並列接続してE、キャパシタC2から2E、キャパシ
タC3、C4の並列接続とキャパシタC2を直列接続し
て3E、キャパシタC1から4E、キャパシタC3、C
4の並列接続とキャパシタC1を直列接続して5E、キ
ャパシタC2とC1を直列接続して6E、キャパシタC
3、C4の並列接続とキャパシタC2とC1を直列接続
して7E、という7つの電圧レベルを組み合わせて正負
14レベルの出力をすることができる。
The discharge to the load Z is performed by the capacitors C3 and C4.
Are connected in parallel, E is connected in parallel with the capacitors C2 to 2E, the capacitors C3 and C4 are connected in series, and the capacitor C2 is connected in series to 3E, the capacitors C1 to 4E, and the capacitors C3 and C are connected.
4 and the capacitor C1 are connected in series, 5E. The capacitors C2 and C1 are connected in series, 6E.
3, C4 is connected in parallel, and capacitors C2 and C1 are connected in series, and seven voltage levels of 7E are combined to output positive and negative 14 levels.

【0033】以上のように本実施例は、図1の基本回路
において、キャパシタの充電用電源として複数の電圧源
を用いることにより、よりきめ細かいレベルの電圧を出
力することが可能となる。
As described above, in the present embodiment, a finer level of voltage can be output by using a plurality of voltage sources as a power supply for charging a capacitor in the basic circuit of FIG.

【0034】図1〜図7の各実施例が単一電源から複数
キャパシタに異なる電圧で充電し、また、図8〜図12
の各実施例が複数電源から複数キャパシタに異なる電圧
で充電したのに対し、図13の実施例は、時間的に電圧
の変動する電源から複数キャパシタに異なる電圧で充電
し、これらキャパシタを組み合わせて多レベルの階段状
波形を出力し、微小フィルタによりフィルタリングして
交流電力に変換するものである。図13に示すように、
交流電源ACをダイオードブリッジ回路DBで全波整流
した出力Viは、図14に示すとおり、時々刻々と変化
する。キャパシタC1を電圧E1、キャパシタC2を電
圧E2、キャパシタC3を電圧E3に充電する場合、全
波整流出力Viが電圧E1になる時刻t1及びt5の前
後でスイッチ素子S16をオンしてキャパシタC1を充
電し、全波整流出力Viが電圧E2になる時刻t2及び
t4の前後でスイッチ素子S26をオンしてキャパシタ
C2を充電し、全波整流出力Viが電圧E3になる時刻
t3の前後でスイッチ素子S36をオンしてキャパシタ
C3を充電する。キャパシタC1、C2、C3を充電す
るタイミングは、全波整流出力Viの変化する周期の中
で限られるため、充放電による電圧変化が少なくなるよ
うにキャパシタC1、C2、C3の容量を大きく設定す
る必要がある。しかし、商用交流電源を平滑して図1の
基本回路のような単一直流電源DCを得る場合、入力電
流は大きく歪むが、本実施例の場合、交流半周期当たり
5回に分けて入力電流を取り込むため、1回で取り込む
よりは入力電流の歪みが小さくなる。更に取り込む電圧
のレベルを増やすと、入力電流の歪みは一層軽減され
る。
Each of the embodiments shown in FIGS. 1 to 7 charges a plurality of capacitors from a single power supply with different voltages.
In each of the embodiments described above, the plurality of capacitors were charged with different voltages from the plurality of power supplies, whereas the embodiment of FIG. 13 charged the plurality of capacitors with different voltages from the power supply whose voltage fluctuated over time, and combined these capacitors. A multi-level step-like waveform is output, filtered by a minute filter, and converted into AC power. As shown in FIG.
The output Vi obtained by full-wave rectification of the AC power supply AC by the diode bridge circuit DB changes every moment as shown in FIG. When the capacitor C1 is charged to the voltage E1, the capacitor C2 is charged to the voltage E2, and the capacitor C3 is charged to the voltage E3, the switch element S16 is turned on around the times t1 and t5 when the full-wave rectified output Vi becomes the voltage E1 to charge the capacitor C1. Then, before and after times t2 and t4 when the full-wave rectified output Vi becomes the voltage E2, the switch element S26 is turned on to charge the capacitor C2, and before and after the time t3 when the full-wave rectified output Vi becomes the voltage E3, the switching element S36 is turned on. Is turned on to charge the capacitor C3. Since the timing for charging the capacitors C1, C2, and C3 is limited in the cycle in which the full-wave rectified output Vi changes, the capacitance of the capacitors C1, C2, and C3 is set to be large so that the voltage change due to charging and discharging is reduced. There is a need. However, when a single DC power supply DC such as the basic circuit of FIG. 1 is obtained by smoothing the commercial AC power supply, the input current is greatly distorted. In this embodiment, the input current is divided into five times per half cycle of the AC. , The distortion of the input current is smaller than in a single capture. When the level of the voltage to be taken is further increased, the distortion of the input current is further reduced.

【0035】また、図15の実施例では、図10の実施
例における複数電源の代わりに、図13の実施例と同様
に、時間的に電圧の変動する電源から時分割で複数のキ
ャパシタC1〜C4に充電を行うものである。特に交流
電源を整流して使用する場合に、図13の実施例よりも
ステップ数が多く取れ、よりきめ細かいステップ電圧を
出力することにより、微小インダクタLzと微小キャパ
シタCzで構成されるフィルタ回路の一層の小型化が図
れる。
In the embodiment of FIG. 15, instead of the multiple power supplies in the embodiment of FIG. 10, similarly to the embodiment of FIG. C4 is charged. In particular, when the AC power supply is rectified and used, the number of steps can be increased compared to the embodiment of FIG. 13 and a finer step voltage is output, so that the filter circuit composed of the small inductor Lz and the small capacitor Cz can be further improved. Can be reduced in size.

【0036】図16と図17は、図3の実施例回路にお
いて、負荷Zが放電灯の場合で、放電灯印加電圧を2値
制御することによりバラストを特別に設けずに安定点灯
を図るものである。放電灯の特性電圧Vlaより高い電
圧Vhを印加するとランプ電流Ilaは増加して暴走
し、特性電圧Vlaよりも低い電圧Vlを印加するとラ
ンプ電流Ilaは減少して放電灯が立ち消える。そのた
めに、直流電源DCの電圧を2Eとすると、放電灯の特
性電圧Vlaが4Eより大きく5Eより小さくなるよう
に、つまり、電源電圧は特性電圧Vlaの0.4倍以上
0.5倍以下に設定する。
FIGS. 16 and 17 show the circuit of the embodiment shown in FIG. 3 in which the load Z is a discharge lamp, and a binary control of the discharge lamp applied voltage allows stable lighting without specially providing a ballast. It is. When a voltage Vh higher than the characteristic voltage Vla of the discharge lamp is applied, the lamp current Ila increases and runs away, and when a voltage Vl lower than the characteristic voltage Vla is applied, the lamp current Ila decreases and the discharge lamp extinguishes. Therefore, assuming that the voltage of the DC power supply DC is 2E, the characteristic voltage Vla of the discharge lamp is larger than 4E and smaller than 5E, that is, the power supply voltage is 0.4 to 0.5 times the characteristic voltage Vla. Set.

【0037】図16は図4の動作と同様であり、特性電
圧Vlaより高い電圧Vhを放電灯に印加しているため
放電灯は暴走傾向にある。ランプ電流Ilaを検出し設
定値以上になると、図17に示すように出力Vscが最
大となるタイミング(t13〜t14)でスイッチ素子
S35をオンさせずにキャパシタC3、C4を並列のま
ま出力してプラスマイナス5Eの振幅の交流電圧を供給
する。このとき、放電灯には特性電圧Vlaよりも低い
電圧Vlが印加されるため放電灯は立ち消え傾向にあ
り、ランプ電流Ilaは減少する。ランプ電流Ilaを
検出し設定値以下になると図16の動作に戻し、出力V
scが最大となるタイミングでスイッチ素子S35をオ
ンしてキャパシタC3、C4を直列接続して6Eを出力
し、特性電圧Vlaより高い電圧Vhを放電灯に供給す
る。
FIG. 16 is similar to the operation of FIG. 4, and the voltage Vh higher than the characteristic voltage Vla is applied to the discharge lamp, so that the discharge lamp tends to run away. When the lamp current Ila is detected and becomes equal to or greater than the set value, the capacitors C3 and C4 are output in parallel without turning on the switch element S35 at the timing (t13 to t14) when the output Vsc becomes maximum as shown in FIG. An AC voltage having an amplitude of ± 5E is supplied. At this time, since the voltage Vl lower than the characteristic voltage Vla is applied to the discharge lamp, the discharge lamp tends to extinguish, and the lamp current Ila decreases. When the lamp current Ila is detected and becomes equal to or less than the set value, the operation returns to the operation of FIG.
At the timing when sc becomes maximum, the switch element S35 is turned on, the capacitors C3 and C4 are connected in series to output 6E, and a voltage Vh higher than the characteristic voltage Vla is supplied to the discharge lamp.

【0038】ランプ電流Ilaを検出しながら以上の動
作を切り換えて2値出力することにより放電灯を安定点
灯させることが可能となる。そのため、直接制御するス
イッチ素子はS35のオン・オフ動作のみであり、簡単
にバラストレス安定点灯が実現できる。また、上述の他
の実施例についても同様の制御により本実施例と同様の
動作が可能である。
By switching the above operations and outputting binary values while detecting the lamp current Ila, the discharge lamp can be lit stably. Therefore, the only switch element that is directly controlled is the ON / OFF operation of S35, and stable ballastless lighting can be easily realized. In addition, the same operation as the present embodiment can be performed by the same control in the other embodiments described above.

【0039】以上の各実施例においてスイッチ素子とし
てはMOSFETを用いた例を示したが、バイポーラト
ランジスタ等、スイッチング素子であれば何でも同様の
効果を持つことは言うまでもない。
In each of the above embodiments, an example in which a MOSFET is used as a switching element has been described. However, it goes without saying that any switching element such as a bipolar transistor has the same effect.

【0040】[0040]

【発明の効果】本発明の電力変換装置は、スイッチドキ
ャパシタを応用することにより大きな共振用L、Cを用
いることなく、直流電圧源から昇圧をして高周波交流出
力を得ることができ、さらに小さなフィルタ回路のみで
高調波歪の少ない正弦波形を出力可能とする。更に異な
る電圧を持つキャパシタを組み合わせることによりキャ
パシタの個数よりも多くのレベルの電圧を出力できるこ
とより、回路構成及び制御回路の簡略化が可能となる。
また、スイッチドキャパシタ回路を構成するスイッチ素
子の耐圧を低く設定することができるため、スイッチ素
子を半導体上に集積した場合に、全体で見たときのスイ
ッチ素子のチップ面積の合計を小さくできるという効果
がある。
According to the power converter of the present invention, by applying a switched capacitor, a high-frequency AC output can be obtained by boosting from a DC voltage source without using large resonance L and C. A sine waveform with less harmonic distortion can be output with only a small filter circuit. Further, by combining capacitors having different voltages, a voltage of a level higher than the number of capacitors can be output, so that the circuit configuration and the control circuit can be simplified.
In addition, since the withstand voltage of the switch elements constituting the switched capacitor circuit can be set low, when the switch elements are integrated on a semiconductor, the total chip area of the switch elements when viewed as a whole can be reduced. effective.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】図1の回路の動作説明図である。FIG. 2 is an operation explanatory diagram of the circuit of FIG. 1;

【図3】本発明の実施例2の回路図である。FIG. 3 is a circuit diagram according to a second embodiment of the present invention.

【図4】図3の回路の動作説明図である。FIG. 4 is an operation explanatory diagram of the circuit of FIG. 3;

【図5】本発明の実施例3の回路図である。FIG. 5 is a circuit diagram of a third embodiment of the present invention.

【図6】図5の回路の動作説明図である。FIG. 6 is an operation explanatory diagram of the circuit of FIG. 5;

【図7】本発明の実施例4の回路図である。FIG. 7 is a circuit diagram of a fourth embodiment of the present invention.

【図8】本発明の実施例5の回路図である。FIG. 8 is a circuit diagram of a fifth embodiment of the present invention.

【図9】本発明の実施例6の回路図である。FIG. 9 is a circuit diagram of a sixth embodiment of the present invention.

【図10】本発明の実施例7の回路図である。FIG. 10 is a circuit diagram of a seventh embodiment of the present invention.

【図11】図10の回路の制御信号を示す動作説明図で
ある。
FIG. 11 is an operation explanatory diagram showing control signals of the circuit of FIG. 10;

【図12】図10の回路の出力波形を示す動作説明図で
ある。
FIG. 12 is an operation explanatory diagram showing output waveforms of the circuit of FIG. 10;

【図13】本発明の実施例8の回路図である。FIG. 13 is a circuit diagram of an eighth embodiment of the present invention.

【図14】図13の回路の動作説明図である。FIG. 14 is an operation explanatory diagram of the circuit in FIG. 13;

【図15】本発明の実施例9の回路図である。FIG. 15 is a circuit diagram of a ninth embodiment of the present invention.

【図16】図15の回路の高電圧出力時の出力波形を示
す動作説明図である。
16 is an operation explanatory diagram showing an output waveform at the time of high voltage output of the circuit of FIG. 15;

【図17】図15の回路の低電圧出力時の出力波形を示
す動作説明図である。
FIG. 17 is an operation explanatory diagram showing an output waveform at the time of low voltage output of the circuit of FIG. 15;

【図18】従来例1の回路図である。FIG. 18 is a circuit diagram of Conventional Example 1.

【図19】従来例1に用いる双方向スイッチ素子の回路
図である。
FIG. 19 is a circuit diagram of a bidirectional switch element used in Conventional Example 1.

【図20】従来例2の回路図である。FIG. 20 is a circuit diagram of a second conventional example.

【図21】従来例2の動作説明図である。FIG. 21 is an operation explanatory diagram of Conventional Example 2.

【符号の説明】[Explanation of symbols]

C1〜C3 キャパシタ D1〜D3 ダイオード S11〜S34 スイッチ素子 Z 負荷 C1 to C3 Capacitor D1 to D3 Diode S11 to S34 Switch element Z Load

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 電圧源となるキャパシタと上記キャパ
シタの極性を反転するブリッジ回路より成るセルを1組
以上直列接続して成るスイッチドキャパシタ回路を負荷
に接続し、上記セルのキャパシタを電圧源から並列に充
電する手段を具備し、上記セルのキャパシタが任意の個
数、任意の極性で直列接続されることにより負荷に交流
出力を供給する制御を行う電力変換装置において、出力
電圧が異なる上記セルを組み合わせて直列接続すること
により上記スイッチドキャパシタ回路が上記セルの個数
以上の電圧を出力することを特徴とする電力変換装置。
A switched capacitor circuit comprising a series of one or more cells each comprising a capacitor serving as a voltage source and a bridge circuit for inverting the polarity of the capacitor is connected to a load, and a capacitor of the cell is connected from a voltage source. A power conversion device comprising means for charging in parallel and controlling the supply of AC output to a load by connecting the capacitors of the cells in an arbitrary number and an arbitrary polarity in series. A power converter wherein the switched capacitor circuit outputs a voltage equal to or greater than the number of cells by connecting in series with each other.
【請求項2】 請求項1記載の電力変換装置におい
て、上記セルの一部が直列充電、並列放電を行うスイッ
チドキャパシタ回路により構成されていることを特徴と
する電力変換装置。
2. The power converter according to claim 1, wherein a part of the cells is constituted by a switched capacitor circuit that performs serial charging and parallel discharging.
【請求項3】 請求項1記載の電力変換装置におい
て、上記セルの一部が複数のキャパシタより構成され、
電源電圧を任意の割合に分割して充電し、上記複数のキ
ャパシタが独立して又は直列に出力することを特徴とす
る電力変換装置。
3. The power converter according to claim 1, wherein a part of the cell is constituted by a plurality of capacitors,
A power converter wherein a power supply voltage is divided at an arbitrary ratio and charged, and the plurality of capacitors output independently or in series.
【請求項4】 請求項1記載の電力変換装置におい
て、上記キャパシタのうち最大電圧を持つキャパシタを
直流電圧源に置き換えたことを特徴とする電力変換装
置。
4. The power converter according to claim 1, wherein a capacitor having a maximum voltage among the capacitors is replaced with a DC voltage source.
【請求項5】 請求項1記載の電力変換装置におい
て、上記電圧源が複数有り、それぞれが異なる電圧を持
ち、上記セルを異なる電圧で充電することを特徴とする
電力変換装置。
5. The power conversion device according to claim 1, wherein there are a plurality of said voltage sources, each of said voltage sources has a different voltage, and said cell is charged with a different voltage.
【請求項6】 請求項1記載の電力変換装置におい
て、上記電圧源が複数個の直列電圧源より構成され、上
記直列電圧源の中間電位より上記セルを異なる電圧で充
電することを特徴とする電力変換装置。
6. The power converter according to claim 1, wherein said voltage source is composed of a plurality of series voltage sources, and said cell is charged with a voltage different from an intermediate potential of said series voltage source. Power converter.
【請求項7】 請求項1記載の電力変換装置におい
て、上記電圧源が時間的に変動する電圧源であり、異な
るタイミングで上記セルを充電することにより、上記セ
ルを異なる電圧に充電することを特徴とする電力変換装
置。
7. The power converter according to claim 1, wherein the voltage source is a time-varying voltage source, and the cells are charged to different voltages by charging the cells at different timings. Characteristic power converter.
【請求項8】 請求項1記載の電力変換装置におい
て、負荷が放電灯であることを特徴とする電力変換装
置。
8. The power conversion device according to claim 1, wherein the load is a discharge lamp.
【請求項9】 請求項8記載の電力変換装置におい
て、上記スイッチドキャパシタ回路の出力電圧の振幅が
上記セルの組み替えにより上記放電灯の特性電圧よりも
大きい又は小さい2値に交互に切り替え制御することを
特徴とする電力変換装置。
9. The power converter according to claim 8, wherein the amplitude of the output voltage of the switched capacitor circuit is alternately switched to a binary value larger or smaller than the characteristic voltage of the discharge lamp by rearranging the cells. A power converter characterized by the above-mentioned.
JP19669396A 1996-07-25 1996-07-25 Power converter Expired - Fee Related JP3402082B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19669396A JP3402082B2 (en) 1996-07-25 1996-07-25 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19669396A JP3402082B2 (en) 1996-07-25 1996-07-25 Power converter

Publications (2)

Publication Number Publication Date
JPH1042576A true JPH1042576A (en) 1998-02-13
JP3402082B2 JP3402082B2 (en) 2003-04-28

Family

ID=16362026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19669396A Expired - Fee Related JP3402082B2 (en) 1996-07-25 1996-07-25 Power converter

Country Status (1)

Country Link
JP (1) JP3402082B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879062B2 (en) 2000-03-18 2005-04-12 Alstom Electrical substation
US6898089B2 (en) 2000-03-18 2005-05-24 Alstom Solid state converter for high voltages
WO2006030466A1 (en) * 2004-09-17 2006-03-23 Micronasa Di Patarchi Alberto Circuit for the sinusoidal regulation of the electrical power supplied to a load
JP2007325480A (en) * 2006-06-05 2007-12-13 National Institute Of Advanced Industrial & Technology Power integration circuit
WO2011025029A1 (en) * 2009-08-31 2011-03-03 三洋電機株式会社 Inverter and power converter having inverter mounted therein
WO2013001740A1 (en) * 2011-06-30 2013-01-03 三洋電機株式会社 Inverter and power converter mounted therewith
CN108683352A (en) * 2018-06-14 2018-10-19 厦门大学 A kind of three level self-balancing inverters based on novel bridge type switching capacity module
EP3985855A1 (en) * 2020-10-14 2022-04-20 Infineon Technologies Austria AG Multi-stage power converter and control

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879062B2 (en) 2000-03-18 2005-04-12 Alstom Electrical substation
US6898089B2 (en) 2000-03-18 2005-05-24 Alstom Solid state converter for high voltages
WO2006030466A1 (en) * 2004-09-17 2006-03-23 Micronasa Di Patarchi Alberto Circuit for the sinusoidal regulation of the electrical power supplied to a load
JP2007325480A (en) * 2006-06-05 2007-12-13 National Institute Of Advanced Industrial & Technology Power integration circuit
WO2011025029A1 (en) * 2009-08-31 2011-03-03 三洋電機株式会社 Inverter and power converter having inverter mounted therein
CN102648576A (en) * 2009-08-31 2012-08-22 三洋电机株式会社 Inverter and power converter having inverter mounted therein
US8963372B2 (en) 2009-08-31 2015-02-24 Panasonic Intellectual Property Management Co., Ltd. Inverter and power converter having inverter mounted therein
WO2013001740A1 (en) * 2011-06-30 2013-01-03 三洋電機株式会社 Inverter and power converter mounted therewith
CN108683352A (en) * 2018-06-14 2018-10-19 厦门大学 A kind of three level self-balancing inverters based on novel bridge type switching capacity module
EP3985855A1 (en) * 2020-10-14 2022-04-20 Infineon Technologies Austria AG Multi-stage power converter and control
US11532986B2 (en) 2020-10-14 2022-12-20 Infineon Technologies Austria Ag Multi-stage power converter with transformless switched-capacitor converter and control

Also Published As

Publication number Publication date
JP3402082B2 (en) 2003-04-28

Similar Documents

Publication Publication Date Title
JP3424398B2 (en) Power converter
CN103038990B (en) Power-converting device
US9948177B2 (en) Power conversion device
US6429604B2 (en) Power feedback power factor correction scheme for multiple lamp operation
CA2249755C (en) Full bridge dc-dc converters
US6771518B2 (en) DC converters
JP3374917B2 (en) Switching power supply
US7116087B2 (en) Current sharing method and apparatus for alternately controlling parallel connected boost PFC circuits
US6984964B2 (en) Soft-switching three-phase power factor correction converter
US20130002215A1 (en) Dc-dc power conversion apparatus
CN102332813A (en) Power factor correction efficiency improvement circuit, a converter employing the circuit and a method of manufacturing a converter
US9197126B2 (en) Power converting apparatus
US20130082666A1 (en) Buck power factor correction system
JP2010041910A (en) Power supply apparatus
CN103178716A (en) Voltage generator with large dynamic range and voltage generation method
JP3402082B2 (en) Power converter
JP3528921B2 (en) Switching power supply
US11973419B2 (en) Inverter circuit and method, for example for use in power factor correction
AU2018287788A1 (en) Improved power supply having four quadrant converter and techniques for operation
JPH0382364A (en) Step-up/down chopper device
US20040245973A1 (en) Digital power converting method and device with zero voltage
Anand et al. Experimental Validation of a Quadruple Boost Multilevel Inverter for Medium Voltage High Power Renewable Energy Integration
EP4199331A1 (en) Hybrid switched-mode converter, method of operating the same, and lighting system
US20100289334A1 (en) Inverter
JP2001035681A (en) Discharge lamp lighting device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees