JPH1040102A - プロセッサの命令実行制御方法およびシステム - Google Patents

Abstract

(57)【要約】 【課題】 演算ユニットの有効利用を図り、演算処理能
力を向上させる。 【解決手段】 命令キャッシュ２は、複数の命令流の命
令を格納する。プログラムカウンタ５１ａ、５１ｂは、
命令流の個数分設けられ、対応した命令流を選択する。
プログラムカウンタ制御部４におけるカウンタ４１は、
クロック１０１に基づき、１サイクル毎にプログラムカ
ウンタ５１ａ、５１ｂを有効とする。これにより、命令
流は、１サイクル毎に順次切り替えられる。その結果、
ある命令の真の依存のために実行が待たされる可能性が
減少する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の命令列の実
行機能を備えた複数命令流パイプライン計算機における
プロセッサの命令実行制御方法およびシステムに関す
る。

【０００２】

【従来の技術】パイプライン計算機において、その処理
性能を向上させるために同時に複数の命令を実行するス
ーパースカラ方式や、命令の発行順序を変えて実行する
アウトオブオーダ発行が用いられている。

【０００３】その際に、性能低下の原因となる命令間の
データ依存を回避するための技術としてレジスターリネ
ーミング（register renaming ：レジスタ名前替え）が
用いられる。このレジスターリネーミングを用いること
により、命令依存のうち、先行の命令がそのレジスタの
値をリードしてからでないとレジスタに新しい値を書き
込めないといった逆依存と、同じレジスタに同時に書き
込もうとしたという出力依存という二つの依存を取り除
くことができる。これにより依存による性能の低下を抑
えることが可能となる。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
ようなパイプライン計算機であっても、真の依存、即
ち、命令依存のうち、先行の命令の結果を利用して次の
命令の演算を行うといった場合は、その実行が待たされ
るのは避けられず、この場合は、プロセッサの演算資源
が使われずに無駄になるという問題があった。

【０００５】このような点から、演算ユニットの有効利
用が図れ、演算処理能力を向上させることのできるプロ
セッサの命令実行制御方法およびシステムの実現が望ま
れていた。

【０００６】

【課題を解決するための手段】本発明は、前述の課題を
解決するため次の構成を採用する。 〈請求項１の構成〉複数の命令を同時に実行可能な演算
ユニットに対して、複数の命令流を与える場合、複数の
命令流を、順次切り替えて与えることを特徴とするプロ
セッサの命令実行制御方法である。

【０００７】〈請求項１の説明〉複数の命令流とは、互
いに独立に実行可能な命令流を意味している。例えば、
このような命令流として二つの命令流があった場合、演
算ユニットに対して、これらを交互に与える。これによ
り、一方の命令流において、真の依存関係のため、次の
命令の実行が待たされる場合であっても、他方の命令流
の命令を実行する間に、一方の命令流の命令を完了させ
ることができ、その結果、真の依存関係による性能低下
を減少させることができる。

【０００８】〈請求項２の構成〉複数の命令を同時に実
行可能な演算ユニットに対して与える複数の命令流に対
応して設けられ、これら複数の命令流を選択するための
プログラムカウンタと、複数のプログラムカウンタに対
して、順次、対応する命令流を選択するよう制御を行う
プログラムカウンタ制御部とを備えたことを特徴とする
プロセッサの命令実行制御システムである。

【０００９】〈請求項２の説明〉プログラムカウンタ
は、命令流と等しい数だけ設けられ、対応した命令流の
実行を管理するものである。プログラムカウンタ制御部
は、これらのプログラムカウンタに対して、順次有効に
なるよう制御する。これにより、有効となったプログラ
ムカウンタに対応した命令流が選択され、演算ユニット
に与えられる。そして、順次命令流が切り替わるため、
真の依存関係による性能低下を減少させることができ
る。

【００１０】〈請求項３の構成〉複数の命令を同時に実
行可能な演算ユニットに対して、複数の命令流を与える
場合、複数の命令流を、複数の任意の命令実行単位で順
次切り替えることを特徴とするプロセッサの命令実行制
御方法である。

【００１１】〈請求項３の説明〉請求項３の発明は、命
令流の切り替えタイミングが複数の命令実行単位となっ
ている点を特徴としている。これにより、一つの命令流
が連続して選択される長さを自由に変更することがで
き、システムに応じて適切な長さとすることにより、プ
ロセッサのスループットを向上させることができる。

【００１２】〈請求項４の構成〉複数の命令を同時に実
行可能な演算ユニットに対して与える複数の命令流に対
応して設けられ、これら複数の命令流を選択するための
プログラムカウンタと、これら複数のプログラムカウン
タに対して、順次、複数の任意の命令実行単位で対応す
る命令流を選択するよう制御を行うプログラムカウンタ
制御部とを備えたことを特徴とするプロセッサの命令実
行制御システムである。

【００１３】〈請求項４の説明〉請求項４の発明は、プ
ログラムカウンタ制御部の制御が、プログラムカウンタ
に対して、複数の任意の命令実行単位で選択するよう制
御する点を特徴としている。これにより、一つの命令流
が連続して選択される長さを自由に変更することがで
き、システムに応じて適切な長さとすることにより、プ
ロセッサのスループットを向上させることができる。

【００１４】〈請求項５の構成〉複数の命令を同時に実
行可能な演算ユニットに対して、複数の命令流を与える
場合、複数の命令流を、それぞれの命令流に対して重み
付けした命令実行単位で順次切り替えることを特徴とす
るプロセッサの命令実行制御方法である。

【００１５】〈請求項５の説明〉請求項５の発明は、命
令流の切り替えタイミングが複数の命令実行単位で、か
つ、それぞれの命令流に対して重み付けした命令実行単
位となっている点を特徴としている。これにより、複数
の命令流に対して、実行の優先度を与えることができ
る。

【００１６】〈請求項６の構成〉複数の命令を同時に実
行可能な演算ユニットに対して与える複数の命令流に対
応して設けられ、これら複数の命令流を選択するための
プログラムカウンタと、これら複数のプログラムカウン
タに対して、順次、それぞれ重み付けした命令実行単位
で命令流を選択するよう制御を行うプログラムカウンタ
制御部とを備えたことを特徴とするプロセッサの命令実
行制御システムである。

【００１７】〈請求項６の説明〉請求項６の発明は、複
数の命令流の切り替えタイミングが、それぞれ任意に重
み付けして設定できる点を特徴としている。これによ
り、複数の命令流に対し、自由に実行の優先度を与える
ことが可能となる。

【００１８】〈請求項７の構成〉複数の命令流を命令キ
ャッシュに格納し、この命令キャッシュから、複数の命
令を同時に実行可能な演算ユニットに対して、複数の命
令流を与える場合、任意の命令が命令キャッシュにおい
てミスヒットした場合、その命令を除き、順次、複数の
命令流を切り替えることを特徴とするプロセッサの命令
実行制御方法である。

【００１９】〈請求項７の説明〉請求項７の発明は、命
令キャッシュからある命令流を取り出そうとした時に、
これが命令キャッシュでミスヒットであった場合、その
命令流を除き、次の命令流を選択するようにしたもので
ある。これにより、命令キャッシュでヒットした命令の
み実行されることから効率的な命令実行が可能となる。

【００２０】〈請求項８の構成〉複数の命令を同時に実
行可能な演算ユニットに対して与える複数の命令流を格
納する命令キャッシュと、複数の命令流に対応して設け
られ、これら複数の命令流を選択するためのプログラム
カウンタと、任意の命令が命令キャッシュにおいてミス
ヒットした場合、その命令に対応したプログラムカウン
タを除き、複数のプログラムカウンタに対して、順次、
命令流を選択するよう制御を行うプログラムカウンタ制
御部とを備えたことを特徴とするプロセッサの命令実行
制御システムである。

【００２１】〈請求項８の説明〉命令キャッシュは、複
数の命令流におけるそれぞれの命令を格納するためのキ
ャッシュメモリである。そして、各命令は、この命令キ
ャッシュより読み出されて、演算ユニットで実行され
る。ここで、命令キャッシュでミスヒットした命令は選
択されず、キャッシュヒットした命令のみが読み出され
るため、命令キャッシュへの命令読み込みの時間待ちを
することなく、効率的な実行が可能となる。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。図１は本発明のプロセッサの
命令実行制御方法およびシステムの具体例１を示す要部
の構成図であるが、これに先立ち、本発明の全体構成に
ついて説明する。

【００２３】《全体の構成》図２は、本発明の全体構成
としてのパイプライン計算機の構成図である。図の装置
は、命令メモリ１、命令キャッシュ２、デコーダ３、プ
ログラムカウンタ制御部４、プログラムカウンタユニッ
ト（ＰＣユニット）５、リネーミングレジスタ６、デー
タキャッシュ７、データメモリ８、リザベーションステ
ーション１０〜１３、演算ユニット２０〜２３からな
る。

【００２４】命令メモリ１は、複数の命令を格納するメ
モリであり、命令キャッシュ２を通じてデコーダ３に接
続されている。命令キャッシュ２は、命令メモリ１よ
り、例えば４ワード分といったように命令を一次格納す
るキャッシュメモリである。

【００２５】デコーダ３からの出力、およびプログラム
カウンタ制御部４の出力は、各演算ユニット２０〜２３
のリザベーションステーション１０〜１３と、リネーミ
ングレジスタ６に接続されている。プログラムカウンタ
制御部４は、命令流識別タグ生成ユニットであり、その
出力は、命令流の個数分のプログラムカウンタ（ＰＣ）
を持つプログラムカウンタユニット（以下、ＰＣユニッ
トという）５と、リネーミングレジスタ６に接続されて
いる。

【００２６】図３は、リネーミングレジスタ６の構成説
明図である。リネーミングレジスタ６は、レジスタリネ
ーミング（レジスタ名前替え）を行うための連想メモリ
であり、ｖフィールド、destフィールド、ＩＮフィール
ド、dataフィールド、Ｃフィールド、ＩＣフィールドを
備えたテーブルである。ここで、ｖフィールドは１ビッ
トからなる値で、そのエントリが有効か否かを示すフィ
ールド、destフィールドは、そのエントリが実際にはど
のレジスタの値を保持しているかを表すフィールドであ
る。また、ＩＮフィールドは、命令流指示ビットフィー
ルドで、［log₂n ］（小数点以下切り上げ。ただし、ｎ
＞１で命令流の数。）ビットからなり、そのエントリの
値がどの命令流であるかを識別するための値を示してい
る。dataフィールドは、そのレジスタの持つ値、または
結果タグを保持するためのフィールドである。Ｃフィー
ルドは、そのエントリのdataフィールドが実際の値を持
っているのか、または、実行完了待ち、即ち結果タグを
持っているのかを区別するための１ビットからなるフラ
グである。更に、ＩＣフィールドは、完了フラグフィー
ルドであり、これは割り込みに対処するためのフィール
ドである。

【００２７】図２に戻って、各リザベーションステーシ
ョン１０〜１３は、対応する各演算ユニット２０〜２３
に接続されており、ロードストアユニット２３を除く各
演算ユニット２０〜２２の出力はリネーミングレジスタ
６に接続されている。

【００２８】ロードストアユニット２３の出力は、デー
タキャッシュ７を通じてデータメモリ８と接続されてい
る。また、各演算ユニット２０〜２３は、例えば、分岐
（Branch）、算術演算（ALU ）、シフタ（Shifter ）、
ロード／ストア（Load/Store）ユニットである。

【００２９】《全体の動作》最初に、複数の命令流につ
いて説明する。図４は、複数の命令流の説明図である。
この例は、二つのアプリケーションＡＰ１、ＡＰ２の命
令列を示しており、それぞれの命令（１Ａ）〜（４Ａ）
と、命令（１Ｂ）〜（４Ｂ）とはプログラムの実行順序
としては全く無関係である。このような複数の命令流が
ある場合は、各命令流を同時に実行できれば、演算ユニ
ット２０〜２３の有効利用が図れ、プロセッサの性能向
上に寄与することができる。そこで、リネーミングレジ
スタ６を用いて以下のように制御を行う。

【００３０】先ず、プログラムカウンタ制御部４が、Ｐ
Ｃユニット５に、命令流個あるプログラムカウンタのう
ちの一つを選択する信号を出す。ＰＣユニット５は、選
ばれたプログラムカウンタの値で命令キャッシュ２にア
クセスし、命令キャッシュ２からの出力は、デコーダ３
に送られる。デコーダ３は、命令を解釈し、どの演算ユ
ニット２０〜２３に送るかを決定し、対応するリザベー
ションステーション１０〜１３に出力を送る。同時に、
プログラムカウンタ制御部４から［log₂n ］（小数点以
下切り上げ）ビットの命令流識別タグが、同一リザベー
ションステーションに送られる。同時に、デコーダ３か
らは、命令のソースレジスタの値とデスティネーション
レジスタの値が、また、プログラムカウンタ制御部４か
らは命令流識別タグが、それぞれリネーミングレジスタ
６に送られる。

【００３１】リネーミングレジスタ６は、このソースレ
ジスタの値と命令流識別タグをキーとして連想メモリを
引き、合致するもののなかで、最新の値を対応するリザ
ベーションステーションに送る。この時、もし、合致し
たエントリのＣフィールドが無効だった場合、値の代わ
りに結果タグの値を送る。また、リネーミングレジスタ
６はデスティネーションレジスタの値を新しいエントリ
のdestフィールドに、命令流識別タグをＩＮフィールド
に加え、更に、ｖフィールドを有効にし、Ｃフィールド
とＩＣフィールドを無効にし、結果タグを生成してdata
フィールドに保持する。また、このリネーミングレジス
タ６のエントリの値をリザベーションステーション１０
〜１３に送る。

【００３２】図５は、リネーミングレジスタ６の内容説
明図である。即ち、これは、図３に示した二つのアプリ
ケーションＡＰ１とＡＰ２との命令列が入力されたもの
であり、アプリケーションＡＰ１およびＡＰ２のそれぞ
れのＲ３_a とＲ５_a の値がdataフィールドに書き込まれ
ており、従って、Ｃフィールドが有効（＝１）であり、
また、ＩＣフィールドも、前の命令での結果を保持して
いるエントリのＩＣフィールドが全て有効であるため、
有効（＝１）となっている。このように、ＡＰ１とＡＰ
２とは、ＩＮフィールドの値が異なるため、これらの命
令は同時に実行することが可能となる。尚、dataフィー
ルドの「２」「３」「５」「６」は値であり、「１０
５」〜「１０８」および「２０１」〜「２０４」は、結
果タグの値である。

【００３３】リザベーションステーション１０〜１３で
は、これらのデコードされた命令と命令流識別タグ、リ
ネーミングレジスタ３３のエントリの値、ソースレジス
タの値（もしくは、タグの値）を保持しており、該当す
る演算ユニット２０〜２３が空いていて、かつ、ソース
レジスタの値が揃っていれば、その演算ユニット２０〜
２３に送られる。

【００３４】演算ユニット２０〜２３で実行された結果
と命令流識別タグは、ストア命令を除き、リネーミング
レジスタ６の先ほどのエントリへ送られ、dataフィール
ドに結果を書き込み、Ｃフィールドを有効にする。その
際dataフィールドに書かれていた、結果タグの値と一致
するタグを持っているものが、リザベーションステーシ
ョン１０〜１３にいないかを探し、もし一致するものが
あれば、そのリザベーションステーション１０〜１３に
も結果を書き込む。

【００３５】また、ＩＣフィールドは、実行が実際の命
令順において前の命令での結果を保持しているエントリ
のＩＣフィールドが全て有効であれば、有効にする。更
に、ＩＣフィールドが有効なもののうちdestエントリが
同一なエントリが存在した場合、古い方のエントリのｖ
フィールドを無効にする。

【００３６】このようなプロセッサでは、複数の命令流
がお互い共通のパイプラインを使用して実行される。そ
のため、ある時間内での全体のスループットが向上する
かは、複数の命令流をどのように選択するかにかかって
いる。そこで、以下の各具体例において、複数の命令流
の制御機構について説明する。

【００３７】《具体例１》 〈構成〉図１は、上述したように、本発明のプロセッサ
の命令実行制御方法およびシステムの要部を示す構成図
である。図のシステムは、命令キャッシュ２と、プログ
ラムカウンタ制御部４と、ＰＣユニット５とを示してい
る。命令キャッシュ２のキャッシュコントローラ２ａ
は、ＰＣユニット５からの信号に基づき、命令を格納し
ているキャッシュメモリへのアクセスを制御するコント
ローラである。

【００３８】プログラムカウンタ制御部４は、カウンタ
４１と現命令識別タグレジスタ４２とを備えている。カ
ウンタ４１は、ｎ進（ｎはプログラムカウンタの個数と
等しい値）の巡回カウンタであり、クロック１０１に対
応してカウントを行う。現命令識別タグレジスタ４２
は、現在有効なプログラムカウンタの番号（命令流識別
子）を保持するレジスタである。

【００３９】ＰＣユニット５は、複数のプログラムカウ
ンタ（ＰＣ）５１ａ、５１ｂと、これらプログラムカウ
ンタ５１ａ、５１ｂのゲート５２ａ、５２ｂからなる。
これらゲート５２ａ、５２ｂは、ＰＣ制御線４０を介し
てプログラムカウンタ制御部４で制御されるよう構成さ
れている。尚、本具体例では、プログラムカウンタ（Ｐ
Ｃ）５１ａ、５１ｂと、ゲート５２ａ、５２ｂの例とし
て２個の場合を示しているが、この数は命令流に対応し
て種々の値に構成される。

【００４０】また、図中、１０２は、キャッシュコント
ローラ２ａからのアック信号、即ち、選択された命令流
がキャッシュヒットしたことを示す信号である。

【００４１】〈動作〉カウンタ４１は、クロック１０１
に従って毎サイクルカウントを進める。この出力は、現
命令識別タグレジスタ４２に保持される。そして、プロ
グラムカウンタ制御部４は、この現命令識別タグレジス
タ４２の値により、これに該当するプログラムカウンタ
５１ａ（５１ｂ）の出力のみがキャッシュコントローラ
２ａに送られるよう、ＰＣ制御線４０を介してゲート５
２ａ（５２ｂ）を制御する。これにより、キャッシュコ
ントローラ２ａは、キャッシュメモリにアクセスし、キ
ャッシュメモリからは、プログラムカウンタ５１ａ（５
１ｂ）の値に対応した命令が読み出される。従って、本
具体例１では、１サイクル毎に命令流が切り替えられる
ことになる。尚、カウンタ４１は、キャッシュコントロ
ーラ２ａからアック信号１０２が返ってこない場合は、
そのカウントアップを行わない。即ち、キャッシュミス
した場合は、そのカウント値が継続して出力され、従っ
て、キャッシュコントローラ２ａは、キャッシュミスし
た命令流のデータが命令キャッシュ２に読み込まれるま
で、そのアクセスを行う。

【００４２】〈効果〉以上のように、本具体例１では、
命令流が順次切り替えられるため、一つの命令流の真の
依存のために実行が待たされる可能性を減少させ、効率
のよい命令の実行が可能となる。即ち、一つの命令流の
うち、ある命令（これを命令１とする）に対して、次の
命令（命令２とする）が真の依存関係となっており、か
つ命令１の実行が２サイクル必要であるとする。このよ
うな場合、本具体例では、命令１の次のサイクルでは、
他の命令流の命令を実行するため、命令２の実行までに
は命令１の実行が完了していることになる。このよう
に、ある命令流で真の依存関係があった場合でも、これ
による次の命令の実行待ちの可能性を減少させることが
できる。

【００４３】《具体例２》 〈構成〉図６は、具体例２の構成図である。図のシステ
ムは、命令キャッシュ２と、プログラムカウンタ制御部
４ａと、ＰＣユニット５とを示している。ここで、命令
キャッシュ２とＰＣユニット５とは具体例１と同様であ
るため、ここでの説明は省略する。

【００４４】プログラムカウンタ制御部４ａは、カウン
タ４１、現命令識別タグレジスタ４２を備えると共に、
更新タイミングレジスタ４３、減算器４４、レジスタ４
５からなる。更新タイミングレジスタ４３は、予め設定
した命令流の更新タイミングとなる値を格納するレジス
タである。減算器４４は、更新タイミングレジスタ４３
の値をクロック１０１に基づき毎サイクル減算し、その
値を減算器４４の入力とレジスタ４５に出力するよう構
成されている。カウンタ４１は、減算器４４の出力が
“０”即ち、レジスタ４５の値が０となった場合にカウ
ントアップするカウンタであり、現命令識別タグレジス
タ４２は、具体例１と同様に、現在有効なプログラムカ
ウンタの番号（命令流識別子）を保持するレジスタであ
る。

【００４５】〈動作〉更新タイミングレジスタ４３に設
定された値が減算器４４に送られ、毎サイクル減算され
る。そして、この値が０になるとカウンタ４１はその値
をカウントアップする。ＰＣユニット５では、このカウ
ンタ４１の値に対応したプログラムカウンタの出力をキ
ャッシュコントローラ２ａに送るため、それぞれの命令
流は、更新タイミングレジスタ４３に設定された値のサ
イクル分連続して実行されることになる。尚、本具体例
においても、キャッシュコントローラ２ａからのアック
信号１０２が返ってこなかった場合は、減算器４４の動
作を停止するが、後述する具体例４と同様に、次の命令
流を選択するよう構成してもよい。

【００４６】〈効果〉本具体例では、一つの命令流が連
続してフェッチされる長さを更新タイミングレジスタ４
３に与えることにより、自由に変更することが可能であ
る。これにより、例えば、更新タイミングを、命令キャ
ッシュ２におけるキャッシュのラインサイズに合わせる
といった構成にすることにより、効率のよいアクセスが
可能となる。即ち、通常、命令はアドレスが連続してい
ることが多いため、ある命令が命令キャッシュ２に存在
すれば、次の命令もヒットする可能性が高い。例えば、
命令キャッシュ２が、一度に４命令分のデータを読み込
む場合、先頭の命令でキャッシュヒットすれば、残りの
３命令も必ずヒットすることになる。そこで、更新タイ
ミングレジスタ４３の値を４としておくことにより、一
つの命令流で、ある命令がヒットすれば、必ず４命令が
ヒットすることになり、効率のよいアクセスが可能とな
る。

【００４７】《具体例３》 〈構成〉図７は、具体例３の構成図である。この具体例
では、上記具体例２において、更新タイミングを命令流
毎に重み付けを行ったものである。図７において、プロ
グラムカウンタ制御部４ｂは、現命令識別タグレジスタ
４２と、プログラムカウンタの個数分の更新タイミング
レジスタ４３ａ、４３ｂと、これに対応した個数分設け
られたテンポラリレジスタ４６ａ、４６ｂと、減算器４
４と、比較器４７とからなる。即ち、更新タイミングレ
ジスタ４３ａ、４３ｂの出力は、それぞれテンポラリレ
ジスタ４６ａ、４６ｂを通して減算器４４と比較器４７
に入力される。また、減算器４４の出力はテンポラリレ
ジスタ４６ａ、４６ｂへ入力され、比較器４７の出力
は、現命令識別タグレジスタ４２に入力されるよう構成
されている。

【００４８】〈動作〉各プログラムカウンタ５１ａ、５
１ｂに対応して設定された更新タイミングレジスタ４３
ａ、４３ｂの値は、それぞれのテンポラリレジスタ４６
ａ、４６ｂに送られる。テンポラリレジスタ４６ａ、４
６ｂの値は、交互あるいは同時に毎サイクル減算され、
結果は、それぞれのテンポラリレジスタ４６ａ、４６ｂ
に下記戻される。また、このテンポラリレジスタ４６
ａ、４６ｂの値は比較器４７に送られ、０になった方の
プログラムカウンタ５１ａ（５１ｂ）の識別子が現命令
識別タグレジスタ４２に送られる。または、それぞれの
テンポラリレジスタ４６ａ、４６ｂの値が比較器４７で
比較され、小さい方のプログラムカウンタ識別子が現命
令識別タグレジスタ４２に送られる。

【００４９】図８は、それぞれの方法の説明図であり、
（ａ）が、０になった方のプログラムカウンタ５１ａ
（５１ｂ）の識別子を選択する場合、（ｂ）が、テンポ
ラリレジスタ４６ａ、４６ｂの値を比較器４７で比較
し、小さい方のプログラムカウンタ識別子を選択する場
合を示している。

【００５０】図８の例は、更新タイミングレジスタ４３
ａの値が５、更新タイミングレジスタ４３ｂの値が３で
ある場合を示し、図面右側の数字がテンポラリレジスタ
４６ａ、４６ｂの値を示している。尚、テンポラリレジ
スタ４６ａ、４６ｂの値は矢印方向に変化していくもの
とする。また、（ａ）の場合、０になった次のサイクル
から、他方のテンポラリレジスタの値が０になるまでの
間を、そのテンポラリレジスタに対応したプログラムカ
ウンタの識別子を選択するものとする。尚、双方が０に
なった場合は、公知のバスアービトレーションの手法と
同様に、それまで選択していた以外の識別子を選択する
ものとする。これにより、（ａ）の場合、プログラムカ
ウンタ５１ａ、５１ｂの更新タイミングが、図中の太線
で示すサイクルの割合で行われることとなる。

【００５１】また、（ｂ）で示す例においても、テンポ
ラリレジスタ４６ａ、４６ｂの値が等しくなった場合
は、それまで選択していた以外の識別子を選択するもの
とする。従って、（ｂ）の場合もプログラムカウンタ５
１ａ、５１ｂの更新タイミングは、図中、太線で示す割
合となる。

【００５２】〈効果〉以上のように、具体例３では、複
数の命令流に対して、実行の優先度を自由に与えること
が可能となる。

【００５３】《具体例４》 〈構成〉図９は、具体例４の構成図である。この具体例
では、命令キャッシュ２において、キャッシュミスした
命令流は選択しないようにしたものである。

【００５４】図９において、プログラムカウンタ制御部
４ｃは、カウンタ４１、現命令識別タグレジスタ４２と
共に、ミスヒット中識別子レジスタ４８を備えている。
このミスヒット中識別子レジスタ４８は、現在ミスヒッ
ト中とそうでない識別子を保持するレジスタであり、信
号１０２を通じてキャッシュコントローラ２ａから送ら
れてきたミスヒット識別子、完了識別子の信号により更
新する。即ち、現命令識別タグレジスタ４２で保持する
現命令識別子は、信号１０３を通してキャッシュコント
ローラ２ａに送られる。キャッシュコントローラ２ａで
はアクセスが完了した識別子を信号１０２を通してプロ
グラムカウンタ制御部４ｃに返す。これにより、ミスヒ
ット中識別子レジスタ４８は、ミスヒット識別子、完了
識別子を保持するよう構成されている。

【００５５】〈動作〉カウンタ４１は、クロック１０１
に基づき、毎サイクル（あるいは毎アクセス）ごとにカ
ウントアップを行うが、ミスヒット中識別子レジスタ４
８を参照し、その命令流がミスヒット中であった場合
は、これに対応したプログラムカウンタ５１ａ（５１
ｂ）の識別子を送らず、次のプログラムカウンタ５１ｂ
（５１ａ）の識別子をＰＣユニット５に送る。即ち、現
命令識別タグレジスタ４２が保持する現命令識別子がキ
ャッシュコントローラ２ａに送られ、これがキャッシュ
ミスであった場合は、その命令がミスヒット中識別子レ
ジスタ４８に保持される。これによりカウンタ４１は、
カウントアップを行い、次のプログラムカウンタ５１ｂ
（５１ａ）の識別子を選択する。従って、ミスヒット中
の命令は選択されず、次の命令の実行に進むよう処理さ
れる。

【００５６】〈効果〉以上のように、キャッシュミスヒ
ット中の命令流は選択されず、キャッシュミスヒット処
理時間中は、他の命令流（他のプログラムカウンタ）の
処理を進めることができ、効率的な命令の実行が可能と
なる。

【図面の簡単な説明】

【図１】本発明のプロセッサの命令実行制御方法および
システムの具体例１を示す要部の構成図である。

【図２】本発明の全体構成としてのパイプライン計算機
の構成図である。

【図３】リネーミングレジスタ６の構成説明図である。

【図４】複数の命令流の説明図である。

【図５】リネーミングレジスタの内容説明図である。

【図６】本発明のプロセッサの命令実行制御方法および
システムにおける具体例２の構成図である。

【図７】本発明のプロセッサの命令実行制御方法および
システムにおける具体例３の構成図である。

【図８】本発明のプロセッサの命令実行制御方法および
システムにおける具体例３の更新タイミングの説明図で
ある。

【図９】本発明のプロセッサの命令実行制御方法および
システムにおける具体例４の構成図である。

【符号の説明】

２ 命令キャッシュ ２ａ キャッシュコントローラ ４、４ａ、４ｂ、４ｃ プログラムカウンタ制御部 ５ ＰＣユニット ４１ カウンタ ４２ 現命令識別タグレジスタ ４３、４３ａ、４３ｂ 更新タイミングレジスタ ４４ 減算器 ４５ レジスタ ４６ａ、４６ｂ テンポラリレジスタ ４７ 比較器 ４８ ミスヒット中識別子レジスタ ５１ａ、５１ｂ プログラムカウンタ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数の命令を同時に実行可能な演算ユニ
   ットに対して、複数の命令流を与える場合、 複数の命令流を、順次切り替えて与えることを特徴とす
   るプロセッサの命令実行制御方法。
2. 【請求項２】 複数の命令を同時に実行可能な演算ユニ
   ットに対して与える複数の命令流に対応して設けられ、
   これら複数の命令流を選択するためのプログラムカウン
   タと、 前記複数のプログラムカウンタに対して、順次、対応す
   る命令流を選択するよう制御を行うプログラムカウンタ
   制御部とを備えたことを特徴とするプロセッサの命令実
   行制御システム。
3. 【請求項３】 複数の命令を同時に実行可能な演算ユニ
   ットに対して、複数の命令流を与える場合、 複数の命令流を、複数の任意の命令実行単位で順次切り
   替えることを特徴とするプロセッサの命令実行制御方
   法。
4. 【請求項４】 複数の命令を同時に実行可能な演算ユニ
   ットに対して与える複数の命令流に対応して設けられ、
   これら複数の命令流を選択するためのプログラムカウン
   タと、 これら複数のプログラムカウンタに対して、順次、複数
   の任意の命令実行単位で対応する命令流を選択するよう
   制御を行うプログラムカウンタ制御部とを備えたことを
   特徴とするプロセッサの命令実行制御システム。
5. 【請求項５】 複数の命令を同時に実行可能な演算ユニ
   ットに対して、複数の命令流を与える場合、 複数の命令流を、それぞれの命令流に対して重み付けし
   た命令実行単位で順次切り替えることを特徴とするプロ
   セッサの命令実行制御方法。
6. 【請求項６】 複数の命令を同時に実行可能な演算ユニ
   ットに対して与える複数の命令流に対応して設けられ、
   これら複数の命令流を選択するためのプログラムカウン
   タと、 これら複数のプログラムカウンタに対して、順次、それ
   ぞれ重み付けした命令実行単位で命令流を選択するよう
   制御を行うプログラムカウンタ制御部とを備えたことを
   特徴とするプロセッサの命令実行制御システム。
7. 【請求項７】 複数の命令流を命令キャッシュに格納
   し、当該命令キャッシュから、前記複数の命令を同時に
   実行可能な演算ユニットに対して、前記複数の命令流を
   与える場合、 任意の命令が前記命令キャッシュにおいてミスヒットし
   た場合、その命令を除き、順次、複数の命令流を切り替
   えることを特徴とするプロセッサの命令実行制御方法。
8. 【請求項８】 複数の命令を同時に実行可能な演算ユニ
   ットに対して与える複数の命令流を格納する命令キャッ
   シュと、 前記複数の命令流に対応して設けられ、これら複数の命
   令流を選択するためのプログラムカウンタと、 任意の命令が前記命令キャッシュにおいてミスヒットし
   た場合、その命令に対応したプログラムカウンタを除
   き、前記複数のプログラムカウンタに対して、順次、命
   令流を選択するよう制御を行うプログラムカウンタ制御
   部とを備えたことを特徴とするプロセッサの命令実行制
   御システム。