JPH1039820A - Control circuit for light emitting diode display device - Google Patents

Control circuit for light emitting diode display device

Info

Publication number
JPH1039820A
JPH1039820A JP19202196A JP19202196A JPH1039820A JP H1039820 A JPH1039820 A JP H1039820A JP 19202196 A JP19202196 A JP 19202196A JP 19202196 A JP19202196 A JP 19202196A JP H1039820 A JPH1039820 A JP H1039820A
Authority
JP
Japan
Prior art keywords
display
light emitting
emitting diode
vram
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19202196A
Other languages
Japanese (ja)
Inventor
Manabu Nakamura
学 中村
Osamu Furuya
修 古屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP19202196A priority Critical patent/JPH1039820A/en
Publication of JPH1039820A publication Critical patent/JPH1039820A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a display screen in which the nonuniformity of intensity of light emission caused by the difference of structure can be compensated and which has uniform luminance and is easy to watch by constituting plural light emitting devices with a single memory and a signal system and simplifying circuit constitution. SOLUTION: A memory (VRAM) is made only 1 and 2 for both planes of R and G, read-out of this VRAM is performed in time division manner for each display element, and the number of channels of a circuit is reduced. Also, the difference of light emission is compensated by writing doubly the same information in a memory so that emitting is performed repeatedly in the prescribed time for elements of a low luminance side and effective brightness is improved by increasing light emission frequency.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は発光ダイオードを用
いた文字表示板及び7セグメント構成の数字表示板を用
いた表示装置の制御回路に係る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control circuit for a display device using a character display panel using light emitting diodes and a numeric display panel having a seven-segment structure.

【0002】[0002]

【従来の技術】従来、表示装置に用いられる表示板とし
ては図2に示す発光ダイオードをマトリックス上に配列
した発光ダイオードアレイ、及び図3に示した7セグメ
ント構成の数字表示板とを組み合わせた形式のものが用
いられて来た。ここで、ダイオードマトリックスとして
は、例えば16×16素子(ドット)を単位として、こ
れを多数個並べて電光掲示板式に文字をスクロールさせ
たり、静止表示させたり等の方法が用いられている。特
に、最近では16×16ドット表示に使用される発光ダ
イオードとしては緑(G)、赤(R)2色の発光が可能
なものが用いられるようになって来ている。
2. Description of the Related Art Conventionally, a display panel used in a display device is a combination of a light emitting diode array in which light emitting diodes shown in FIG. 2 are arranged in a matrix and a numeric display panel having a seven-segment configuration shown in FIG. Things have been used. Here, as the diode matrix, for example, a method of arranging a large number of 16 × 16 elements (dots) as a unit and scrolling characters in a bulletin board style or displaying statically is used. In particular, recently, as a light emitting diode used for 16 × 16 dot display, a light emitting diode capable of emitting two colors of green (G) and red (R) has been used.

【0003】図4に従来用いられて来た上記表示装置の
駆動回路の構成を示す。図4において、信号発生器12
から供給される文字・記号情報の一部は発光ダイオード
アレイ6用信号として赤色表示用画像メモリ(VRAM
−R)1および緑色表示用画像メモリ(VRAM−G)
2に蓄えられ、残りの情報は7セグメント数字表示板
(以下、数字表示板)11、11’用としてのキャラク
タ表示用メモリ(VRAM−C)7に一旦蓄えられる。
ここで、VRAM−R1は赤色情報の一時記憶用のRプ
レーンであり、VRAM−G2は緑色情報の一時記憶用
のGプレーンである。これら赤色および緑色のデータは
各色に対応して発光ダイオードアレイ信号用の制御回路
18からの制御信号により読み出され、それぞれ赤色表
示信号系シリアル−パラレル変換回路(以下S−P変換
回路R)3および緑色表示信号系シリアル−パラレル変
換回路(以下S−P変換回路G)4で信号配列がパラレ
ルデータに変換された後発光ダイオードアレイ用信号バ
ッファ回路5を介して発光ダイオードアレイ6、6’に
供給される。また、キャラクタ表示用メモリ(VRAM
−C)7には数字表示板11、11’で表示するための
文字を発生するキャラクタジェネレータ8を駆動するキ
ャラクタコードを一時記憶するためのものである。すな
わち、信号発生器12から供給された文字情報となるキ
ャラクタコードはVRAM−C7に一時記憶された後、
制御回路19により所定のタイミングで読み出され、キ
ャラタジェネレータ8で7セグメントの数字表示板1
1、11’を駆動するキャラクタデータとして出力され
る。このキャラクタデータはS−P変換回路C9で上記
数字表示板を駆動する信号としてパラレル出力信号の形
に整えられ、キャラクタデータ信号バッファ回路10を
介して上記数字表示板11、11’に供給される。
FIG. 4 shows a configuration of a driving circuit of the above-mentioned display device which has been conventionally used. In FIG. 4, the signal generator 12
A part of the character / symbol information supplied from the image memory (VRAM) for red display is used as a signal for the light emitting diode array 6.
-R) 1 and green display image memory (VRAM-G)
2 and the remaining information is temporarily stored in a character display memory (VRAM-C) 7 for 7-segment numeric display boards (hereinafter, numeric display boards) 11 and 11 '.
Here, VRAM-R1 is an R plane for temporarily storing red information, and VRAM-G2 is a G plane for temporarily storing green information. These red and green data are read out according to the control signal from the light emitting diode array signal control circuit 18 corresponding to each color, and are each a red display signal type serial-parallel conversion circuit (hereinafter, SP conversion circuit R) 3. After the signal arrangement is converted into parallel data by a green-display signal system serial-parallel conversion circuit (hereinafter referred to as an SP conversion circuit G) 4, the signals are transmitted to the light-emitting diode arrays 6 and 6 ′ via a light-emitting diode array signal buffer circuit 5. Supplied. In addition, a character display memory (VRAM
-C) 7 is for temporarily storing a character code for driving a character generator 8 for generating a character to be displayed on the numeral display boards 11, 11 '. That is, the character code serving as the character information supplied from the signal generator 12 is temporarily stored in the VRAM-C7,
It is read out at a predetermined timing by the control circuit 19, and the character generator 8 reads the seven-segment numeral display board 1.
It is output as character data for driving 1, 11 '. This character data is arranged in the form of a parallel output signal as a signal for driving the numeric display panel by an SP conversion circuit C9, and supplied to the numeric display panels 11 and 11 'via a character data signal buffer circuit 10. .

【0004】以上述べたように、従来の方法では、発光
ダイオードパネルおよび数字表示板を同時駆動表示する
場合は、それぞれの信号系統に別個の同様な構成の回路
を装備して構成されていた。
As described above, in the conventional method, when the light emitting diode panel and the numeric display panel are simultaneously driven and displayed, each signal system is provided with a separate circuit having the same configuration.

【0005】[0005]

【発明が解決しようとする課題】以上述べたように、従
来の構成では表示手段の種類に応じて同様な回路構成を
並列に所定のチャネル数(信号系列数)だけ並列に設置
する必要があり、回路規模がチャネル数と共に大きくな
っていた。また、この解決策として信号伝達系を単一系
として各チャネルの情報を時分割して処理する方法が考
えられるが、この場合、時分割を等分割すると発光方式
の違いによる実効的な発光強度の差が影響して表示文字
の明るさの不均一を生じる問題があった。このように、
表示方式の異なる表示板を複数個並列して用いる場合に
は、回路規模が大きくなり、また発光強度の不均一性が
避けられなかった。
As described above, in the conventional configuration, it is necessary to install a similar circuit configuration in parallel for a predetermined number of channels (the number of signal sequences) according to the type of display means. And the circuit scale has increased with the number of channels. As a solution to this, there is a method of processing the information of each channel in a time-division manner with a single signal transmission system. In this case, if the time-division is equally divided, the effective light emission intensity due to the difference in the light emission method is considered. , There is a problem that the brightness of the displayed characters becomes non-uniform. in this way,
When a plurality of display panels having different display methods are used in parallel, the circuit scale becomes large, and non-uniformity of the emission intensity is inevitable.

【0006】また、上記発光ダイードアレイ6、6’お
よび7セグメントの数字表示板11、11’の両表示装
置においては、前者は16×16ドットで1文字を形成
し、後者は7素子(セグメント)で1文字を形成してい
るため、数字表示板では一つの発光素子当たりの発光面
積が大となり実効輝度が発光ダイオードパネルの場合よ
りも低くなっている。このため表示板の構造により表示
の明るさが揃わないことも解決を要する課題となってい
た。
In both the light emitting diode arrays 6 and 6 'and the seven-segment numeral display boards 11 and 11', the former forms one character with 16 × 16 dots, and the latter has seven elements (segments). Therefore, the light emitting area per one light emitting element is large on the numeric display panel, and the effective luminance is lower than that of the light emitting diode panel. For this reason, the problem that the brightness of the display is not uniform due to the structure of the display panel has also been a problem to be solved.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めに、請求項1においては、多色表示が可能な発光ダイ
オードアレイと7セグメントで構成された数字表示板と
の異なる発光構造を有する二種類の表示装置を有する情
報表示装置において、両表示装置で表示すべきデータを
一時記憶するメモリを共通に使用し、かつこれらのメモ
リの内容を時分割で読み出し、上記表示装置で表示し得
る信号形態に変換した後上記表示装置に信号を供給する
構造としている。
In order to achieve the above object, according to the present invention, there is provided a light emitting diode array capable of multicolor display and a different light emitting structure of a numeric display panel composed of seven segments. In an information display device having two types of display devices, a memory for temporarily storing data to be displayed on both display devices is commonly used, and the contents of these memories are read out in a time division manner and can be displayed on the display device. After converting to a signal form, a signal is supplied to the display device.

【0008】また、請求項2においては、上記各構造の
発光部の面積に応じて面積の大きな素子に対して、所定
の文字表示時間内での発光時間がより長くなるようにデ
ューティ比を制御して発光させ、発光素子の構造の差に
よる明るさの不均一性を低減するようにしている。
According to a second aspect of the present invention, the duty ratio of the element having a large area in accordance with the area of the light emitting portion of each of the above structures is controlled so that the light emitting time within a predetermined character display time becomes longer. To reduce the non-uniformity of the brightness due to the difference in the structure of the light emitting element.

【0009】[0009]

【発明の実施の形態】以下本発明の実施の形態を図によ
り説明する。図1に本発明による表示装置の回路構成を
示す。図1において信号発生器12からの文字・記号情
報を一時記憶するVRAMは前記図4におけるRプレー
ン(VRAM−R)1およびGプレーン(VRAM−
G)2のみとし、図4におけるキャラクターコードの一
時記憶用のVRAM7は省略されている。ここで、VR
AM−R1およびVRAM−G2とのメモリ番地は共に
発光ダイオードアレイ6用、数字表示板11、11’用
にそれぞれ2分割されている。発光ダイオードパネル
6、6’用の番地、すなわち図1におけるVRAM−R
1およびVRAM−G2の上側部分、に記憶されたデー
タは制御信号発生回路17から供給された所定のタイミ
ングで上記従来の技術と同様にVRAM−R1、VRA
M−G2から読み出され、S−P変換回路R3およびS
−P変換回路G4により例えば16ビットの並列データ
となり発光ダイオードアレイ用バッファ回路13を経て
発光ダイオードパネルを点灯し、情報の表示を行わせ
る。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a circuit configuration of a display device according to the present invention. In FIG. 1, the VRAM for temporarily storing character / symbol information from the signal generator 12 is an R plane (VRAM-R) 1 and a G plane (VRAM-R) shown in FIG.
G) 2 only, and the VRAM 7 for temporarily storing the character code in FIG. 4 is omitted. Where VR
The memory addresses of the AM-R1 and the VRAM-G2 are both divided into two for the light emitting diode array 6 and two for the numeric display boards 11, 11 '. The addresses for the light emitting diode panels 6, 6 ', that is, the VRAM-R in FIG.
1 and the data stored in the upper part of the VRAM-G2 at predetermined timings supplied from the control signal generation circuit 17 in the same manner as in the above-described conventional technique.
Read from the MG2 and the SP conversion circuits R3 and S3
For example, 16-bit parallel data is converted into 16-bit parallel data by the -P conversion circuit G4, the light-emitting diode panel is turned on via the light-emitting diode array buffer circuit 13, and information is displayed.

【0010】一方、7セグメント発光ダイオードによる
数字表示板11、11’の表示信号系では、信号発生器
12で表示すべきキャラクタを、コードではなく文字デ
ータとして直接発生せしめているため、上記VRAM−
R1、VRAM−G2上の数字表示板側のメモリ番地、
すなわち図1におけるVRAMの下側部分では、既にキ
ャラクタデータとして記憶されていることになる。この
ため、このキャラクタデータを読み出す際には従来のよ
うにキャラクタコードからキャラクタデータに変換する
必要が無い。したがって、数字表示板11、11’の表
示信号系においては図4に示した従来例でのキャラクタ
ジェネレータ8が不要となる。このようにしてVRAM
−R、VRAM−G上のデータは制御信号発生回路17
から供給される所定のタイミングで読み出され、上記発
光ダイオードパネル6、6’の信号系と共通のS−P変
換回路R3およびS−P変換回路G4によりパラレルデ
ータとなり、数字表示板用バッファ回路17を経て数字
表示板11および11’でデータの表示が行われる。
On the other hand, in the display signal system of the numeric display panels 11 and 11 'using 7-segment light emitting diodes, the characters to be displayed by the signal generator 12 are directly generated as character data instead of codes, so that the VRAM-
R1, a memory address on the numeric display board side on VRAM-G2,
That is, the lower part of the VRAM in FIG. 1 is already stored as character data. Therefore, when reading this character data, there is no need to convert the character code into character data as in the related art. Therefore, the character signal generator 8 of the conventional example shown in FIG. In this way VRAM
-R, data on the VRAM-G are stored in the control signal generation circuit 17.
Is read out at a predetermined timing supplied from the LCD panel, and is converted into parallel data by the SP conversion circuit R3 and the SP conversion circuit G4 which are common to the signal system of the light emitting diode panels 6, 6 '. After 17, data is displayed on the numeric display boards 11 and 11 ′.

【0011】以上述べたごとく、本発明においてはVR
AM−R1、VRAM−G2から発光ダイオードアレイ
用バッファ回路13、および数字表示板用バッファ回路
14に至る区間では信号は時分割されて伝送されてい
る。このため、図4で述べた各表示素子に至る専用の信
号系は不要となり、単一の信号系、単一の制御系で構成
され、図4における制御回路18、19は1回路のみで
良く、メモリもVRAM1、2のみで十分となる。
As described above, according to the present invention, VR
In a section from the AM-R1 and the VRAM-G2 to the buffer circuit 13 for the light emitting diode array and the buffer circuit 14 for the numeric display panel, signals are transmitted in a time-division manner. For this reason, the dedicated signal system to each display element described in FIG. 4 becomes unnecessary, and is constituted by a single signal system and a single control system. Only one control circuit 18 or 19 in FIG. , Only the VRAMs 1 and 2 are sufficient.

【0012】また、課題の項にて述べた発光強度が不均
一となる点に関しては、1文字の発光時間に対して1発
光素子当たりの発光時間を、発光ダイオードパネルの場
合は1/16デューティを、数字表示板の場合は1/8
デューティを割り当てるようにしている。このため、図
1においては、VRAM−R1、VRAM−G2の数字
表示板データ用の番地、すなわち図1におけるVRAM
−R1およびVRAM−G2の下側部分の(1)および
(2)で示した部分に同一デーを2重に記録し、発光ダ
イード用の番地、すなわち図1におけるVRAM−R1
およびVRAM−G2の上側の部分の読み出しと同じク
ロック周期で読み出している。
Regarding the point where the light emission intensity becomes non-uniform as described in the section of the subject, the light emission time per one light emitting element with respect to the light emission time of one character is 1/16 duty in the case of a light emitting diode panel. , And 1/8 in the case of a numeric display
Duty is assigned. For this reason, in FIG. 1, the addresses for the numeric display board data of VRAM-R1 and VRAM-G2, that is, the VRAM in FIG.
The same data is recorded twice in the lower part of (1) and (2) of -R1 and VRAM-G2, and the address for the light emitting diode, that is, VRAM-R1 in FIG.
And reading is performed at the same clock cycle as the reading of the upper part of the VRAM-G2.

【0013】以上述べた実施の形態は2種類の構造の発
光ダイオード表示装置に対して説明したものであるが、
これらの手法はさらに多くの発光構造、あるいは発光原
理の異なる表示素子に対しても拡張し得ることは言うま
でもない。
The above-described embodiment has been described with respect to the light emitting diode display device having two types of structures.
It goes without saying that these methods can be extended to more light emitting structures or display elements having different light emitting principles.

【0014】[0014]

【発明の効果】上記説明のように本発明によれば、複数
の発光装置を単一のメモリ、信号系で構成出来、回路構
成を簡略化出来る。また、同時に構造の差による発光強
度の不均一性も補正することが出来、均一な明るさで見
易い表示画面を得ることが出来る。
As described above, according to the present invention, a plurality of light emitting devices can be configured with a single memory and signal system, and the circuit configuration can be simplified. At the same time, non-uniformity of the light emission intensity due to the difference in the structure can be corrected, and a display screen with uniform brightness and easy to see can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による表示装置の回路構成図。FIG. 1 is a circuit configuration diagram of a display device according to the present invention.

【図2】16×16素子(ドット)による発光ダイオー
ドアレイの表示面構成図。
FIG. 2 is a view showing the configuration of a display surface of a light-emitting diode array using 16 × 16 elements (dots).

【図3】7セグメントによる数字表示板の構成図。FIG. 3 is a configuration diagram of a number display plate having seven segments.

【図4】従来の表示装置の回路構成図。FIG. 4 is a circuit configuration diagram of a conventional display device.

【符号の説明】[Explanation of symbols]

1…赤色表示用画像メモリ(VRAM−R) 2…緑色表示用画像メモリ(VRAM−G) 3…赤色表示信号系シリアル−パラレル変換回路(S−
P変換回路R) 4…緑色表示信号系シリアル−パラレル変換回路(S−
P変換回路G) 5…発光ダイオードアレイ用信号バッファ回路 6、6’…16×16発光ダイオードアレイ 7…キャラクタ表示用メモリ(VRAM−C) 8…キャラクタジェネレータ 9…キャラクタデータ用シリアル−パラレル変換回路
(S−P変換回路C) 10…キャラクタデータ信号系バッファ回路 11、11’…7セグメント発光ダイオード数字表示板 12…信号発生器 13…発光ダイオードアレイ用バッファ回路 14…数字表示板用バッファ回路 15…インバータ 16…発光ダイオードアレイ信号系用制御回路 17…7セグメント発光ダイオード数字表示板信号系用
制御回路 18…発光ダイオードアレイ表示信号用制御回路 19…数字表示板表示信号用制御回路
1: Red display image memory (VRAM-R) 2: Green display image memory (VRAM-G) 3: Red display signal serial-parallel conversion circuit (S-
P conversion circuit R 4... Green display signal system serial-parallel conversion circuit (S-
P conversion circuit G) 5 ... Light emitting diode array signal buffer circuit 6, 6 '... 16 × 16 light emitting diode array 7 ... Character display memory (VRAM-C) 8 ... Character generator 9 ... Character data serial-parallel conversion circuit (SP conversion circuit C) 10 ... Character data signal system buffer circuit 11, 11 '... 7-segment light-emitting diode number display board 12 ... Signal generator 13 ... Light-emitting diode array buffer circuit 14 ... Number display board buffer circuit 15 ... Inverter 16 ... Control circuit for light emitting diode array signal system 17 ... Control circuit for 7 segment light emitting diode number display board signal system 18 ... Control circuit for light emitting diode array display signal 19 ... Control circuit for number display board display signal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】多色表示が可能な発光ダイオードパネルと
7セグメントで構成された表示素子による数字表示板と
の二つの表示素子を有する情報表示装置において、両表
示装置で表示すべきデータを一時記憶するメモリを共通
に使用し、かつこれらのメモリの内容を時分割で読み出
し、上記表示装置で表示し得る信号形態に変換した後上
記表示装置に信号を供給することを特徴とする発光ダイ
オード表示装置制御回路。
In an information display device having two display elements, a light emitting diode panel capable of multicolor display and a numeric display panel formed of display elements composed of seven segments, data to be displayed on both display devices is temporarily stored. A light-emitting diode display, wherein a memory to be stored is commonly used, and the contents of these memories are read out in a time-division manner, converted into a signal form that can be displayed on the display device, and then supplied to the display device. Device control circuit.
【請求項2】請求項1に記載の異なる構造の表示素子に
より構成されている情報表示装置において、上記各構造
の発光部の面積に応じて発光時間のデューティ比を所定
の割合に制御して発光させることを特徴とする発光ダイ
オード表示装置制御回路。
2. An information display device comprising a display element having a different structure according to claim 1, wherein a duty ratio of a light emission time is controlled to a predetermined ratio according to an area of a light emitting portion of each structure. A light emitting diode display device control circuit, which emits light.
JP19202196A 1996-07-22 1996-07-22 Control circuit for light emitting diode display device Pending JPH1039820A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19202196A JPH1039820A (en) 1996-07-22 1996-07-22 Control circuit for light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19202196A JPH1039820A (en) 1996-07-22 1996-07-22 Control circuit for light emitting diode display device

Publications (1)

Publication Number Publication Date
JPH1039820A true JPH1039820A (en) 1998-02-13

Family

ID=16284287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19202196A Pending JPH1039820A (en) 1996-07-22 1996-07-22 Control circuit for light emitting diode display device

Country Status (1)

Country Link
JP (1) JPH1039820A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104680964A (en) * 2013-11-26 2015-06-03 美的集团股份有限公司 Dish washing machine and LED (Light Emitting Diode) Nixie tube display driving circuit and method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104680964A (en) * 2013-11-26 2015-06-03 美的集团股份有限公司 Dish washing machine and LED (Light Emitting Diode) Nixie tube display driving circuit and method thereof

Similar Documents

Publication Publication Date Title
US5708452A (en) Led display device and method for controlling the same
JP2770631B2 (en) Display device
US5036247A (en) Dot matrix fluorescent display device
JP4207986B2 (en) Fluorescent display device and driving method thereof
JPH1039820A (en) Control circuit for light emitting diode display device
JP3025315B2 (en) Color LED display device
JP3041556B2 (en) Light emitting diode display
JPH0468152B2 (en)
JP3467045B2 (en) LED dot matrix type full color display
JPS6318046Y2 (en)
JP2596531B2 (en) Color printer
JPS62220986A (en) Video display unit
KR102389188B1 (en) Display device with improved ease of manufacture and driving method of the same
JP3202816B2 (en) Display device and control method thereof
JPH11344955A (en) Led display
JP2668502B2 (en) LED display
JPH10226102A (en) Driving ic and optical print head
JPH07152338A (en) Display driving device
JPH05265399A (en) Display device
KR100409050B1 (en) Controller driver for vacuum fluorescent display
JPH01123291A (en) Display device
JP2931387B2 (en) Display device
JPH0617185Y2 (en) Dot matrix light emitting display device
JPH0567239B2 (en)
JP2005338482A (en) Semiconductor integrated circuit