JPH103466A - Central arithmetic processing unit and image generator using the processing unit - Google Patents

Central arithmetic processing unit and image generator using the processing unit

Info

Publication number
JPH103466A
JPH103466A JP17551496A JP17551496A JPH103466A JP H103466 A JPH103466 A JP H103466A JP 17551496 A JP17551496 A JP 17551496A JP 17551496 A JP17551496 A JP 17551496A JP H103466 A JPH103466 A JP H103466A
Authority
JP
Japan
Prior art keywords
data
processing unit
image
main
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17551496A
Other languages
Japanese (ja)
Inventor
Akio Oba
章男 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Priority to JP17551496A priority Critical patent/JPH103466A/en
Publication of JPH103466A publication Critical patent/JPH103466A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To increase the drawing speed without increasing the hardware capacity by preparing the arithmetic parts which exclusively perform the matrix and a product-sum operations respectively. SOLUTION: An instruction cache memory 112, a data cache memory 113, a geometric arithmetic part 114 which primarily performs the matrix and function operations such as the coordinate transformation, etc., and a physical arithmetic part 115 which constructs a DDA(digital differential analyzer) are connected to a CPU main body 111 via an internal bus 110. In such a constitution, a main CPU can perform its processing to some extent without using a main bus 10. Thus, the bus 10 can be easily opened. The parts 114 and 115 consist of the arithmetic processing parts 114P and 115P and the register packets 114R and 115R respectively and can perform each arithmetic processing in every packet. A DDA array constructing the part 115P consists of plural adders and registers.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、例えば、グラフ
ィックコンピュータ、特殊効果装置、ゲーム機などのコ
ンピュータを利用した画像生成装置のように高速に画像
を生成する必要がある装置に使用して好適な中央演算処
理装置(以下、CPUという)およびこれを使用した画
像生成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is suitable for use in an apparatus which needs to generate an image at high speed, such as an image generating apparatus using a computer, such as a graphic computer, a special effect device, and a game machine. The present invention relates to a central processing unit (hereinafter, referred to as a CPU) and an image generating apparatus using the same.

【0002】[0002]

【従来の技術】例えばグラフィックコンピュータにより
3次元画像を生成(描画)する場合には、次のような処
理手順で画像描画処理をする。
2. Description of the Related Art For example, when a three-dimensional image is generated (drawn) by a graphic computer, an image drawing process is performed in the following processing procedure.

【0003】すなわち、コンピュータグラフィックスで
は、描画しようとする物体(オブジェクトと称される)
は小さな基本図形(ポリゴン(多角形))に分割され、
そのポリゴンの形、位置、向き、色、模様などが画像を
決めるポリゴンデータとして与えられる。ポリゴンの
形、位置、向きは、その頂点の座標で決まる。
That is, in computer graphics, an object to be drawn (called an object)
Is divided into small basic shapes (polygons)
The shape, position, orientation, color, pattern, and the like of the polygon are given as polygon data that determines an image. The shape, position, and orientation of a polygon are determined by the coordinates of its vertices.

【0004】画像描画処理としては、先ず、例えばメモ
リや記録媒体に蓄えられている描画データを読み込み、
その描画データからポリゴンデータのみを抽出する。次
に、所定の入力手段から入力された視点位置の情報を元
に、当該視点に正対するスクリーンを仮想して、オブジ
ェクトを構成する各ポリゴンの頂点座標を、そのスクリ
ーン上の座標に変換し、変換後のデータをメモリに一時
格納する。
In the image drawing process, first, for example, drawing data stored in a memory or a recording medium is read,
Only polygon data is extracted from the drawing data. Next, based on the information on the viewpoint position input from the predetermined input means, imagining a screen directly facing the viewpoint, converting vertex coordinates of each polygon constituting the object into coordinates on the screen, The converted data is temporarily stored in the memory.

【0005】この頂点座標の座標変換は、視点を基準に
したオブジェクトの向きに変換するための3次元座標変
換と、上記のスクリーンに対して視点からの物体までの
距離に応じた透視変換(2次元座標変換)とを行う。3
次元座標変換は、座標変換マトリクスを用いて行い、透
視変換は、頂点の奥行き情報(Z情報)を用いた割算演
算を行うものである。
The coordinate conversion of the vertex coordinates includes three-dimensional coordinate conversion for converting the orientation of the object with respect to the viewpoint and perspective conversion (2) corresponding to the distance from the viewpoint to the object with respect to the screen. Dimensional coordinate conversion). 3
The dimensional coordinate conversion is performed using a coordinate conversion matrix, and the perspective conversion is to perform a division operation using depth information (Z information) of a vertex.

【0006】そして、得られた変換後の頂点データを、
メモリから取り出し、その座標に従ってビデオRAM上
にポリゴンの描画を行う。
Then, the obtained converted vertex data is
It is taken out of the memory and a polygon is drawn on the video RAM according to the coordinates.

【0007】ところで、最近は、パーソナルコンピュー
タやテレビゲーム機で3次元グラフィックス表示ができ
るようになり、シュミレーション、バーチャルリアリテ
ィなどで3次元世界を表現することができるようになっ
ている。これに伴い、グラフィックス用の専用ハードウ
エアが開発され、座標変換、透視変換などの演算処理が
高速にできるようになった。
Recently, three-dimensional graphics can be displayed on a personal computer or a video game machine, and a three-dimensional world can be represented by simulation, virtual reality, or the like. Along with this, dedicated hardware for graphics has been developed, and arithmetic processing such as coordinate transformation and perspective transformation can be performed at high speed.

【0008】[0008]

【発明が解決しようとする課題】上述のような3次元世
界の表現能力の向上に伴い、オブジェクト自身がその動
きや移動に応じて変形するような場合などの物理的変化
の表現能力を向上させて、よりリアルが表現が行えるよ
うにする要求が増加しているが、従来は、上述のような
幾何マトリクス演算に比べて、物理表現のための計算能
力は低かった。これは、従来のグラフィックスにおいて
は、物理表現については、それ程、問題にされていなか
ったので、CPUがソフトウエアにより物理表現のため
の演算処理を行っても十分に対応できたからである。
As described above, with the improvement in the ability to express a three-dimensional world, the ability to express physical changes such as when an object itself is deformed in response to its movement or movement is improved. Therefore, there is an increasing demand for more realistic representation, but conventionally, the computational power for physical representation is lower than that of the above-described geometric matrix operation. This is because, in the conventional graphics, the physical expression was not so much a problem, so that even if the CPU performed an arithmetic processing for the physical expression by software, it could cope sufficiently.

【0009】しかし、最近のような高度の表現が要求さ
れるようになると、物理表現のための演算が増加し、高
速の座標変換演算に比べてバランスが悪いものとなって
しまっている。
[0009] However, when a recent high-level expression is required, the number of calculations for the physical expression increases, and the balance becomes worse compared with the high-speed coordinate conversion calculation.

【0010】この発明は、以上の点にかんがみ、例え
ば、小型で、描画機能の高いグラフィック機器を製作す
る場合に、ハードウエアを増大させることなく、描画速
度を高めることが可能なCPUを提供することを目的と
する。
In view of the above, the present invention provides a CPU capable of increasing a drawing speed without increasing hardware when manufacturing a small graphic device having a high drawing function. The purpose is to:

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
に、この発明によるCPUは、中央演算処理部本体と、
前記中央演算処理部本体と内部バスを介して接続され、
マトリクス演算機能を専用に実行する第1の専用演算部
と、前記中央演算処理部本体と内部バスを介して接続さ
れ、積和演算を専用に実行する第2の専用演算部と、を
備えることを特徴とするものである。
In order to solve the above problems, a CPU according to the present invention comprises a central processing unit main body,
Connected to the central processing unit via an internal bus,
A first dedicated operation unit dedicated to executing a matrix operation function; and a second dedicated operation unit connected to the central processing unit main body via an internal bus and exclusively executing a product-sum operation. It is characterized by the following.

【0012】また、この発明による画像生成装置は、中
央演算処理部本体と、前記中央演算処理部本体と内部バ
スを介して接続され、マトリクス演算機能を専用に実行
する第1の専用演算部と、前記中央演算処理部本体と内
部バスを介して接続され、積和演算を専用に実行する第
2の専用演算部とを備えるCPUを有し、2次元表現あ
るいは3次元表現の動画の画像データを生成する際に、
前記第1の専用演算部により座標変換演算を行い、前記
第2の専用演算部により物理的変化、変形等の物理表現
演算を行うようにすることを特徴とする。
An image generating apparatus according to the present invention includes a central processing unit main unit, a first dedicated operation unit connected to the central processing unit main unit via an internal bus, and exclusively executing a matrix operation function. A CPU connected to the main body of the central processing unit via an internal bus, and having a second dedicated operation unit for exclusively executing a product-sum operation, and a two-dimensional or three-dimensional representation of moving image data. When generating
A coordinate conversion operation is performed by the first dedicated operation unit, and a physical expression operation such as physical change or deformation is performed by the second dedicated operation unit.

【0013】上記の構成のCPUを備える画像生成装置
においては、CPU内に、座標変換演算用の専用演算部
を備えると共に、物理表現演算用の専用演算部を備える
ため、座標変換演算だけでなく、物理表現のための演算
も高速に並列して行え、計算能力が向上する。そして、
両専用演算部が同一CPU内にあるので、物理表現演算
のために、関連する座標変換演算結果を利用することが
容易であり、また、CPUの外部に専用のハードウエア
がある場合に比べて、CPUが接続されるメインバスの
干渉を少なくすることができる。
In the image generating apparatus provided with the CPU having the above-described configuration, the CPU has a dedicated operation unit for coordinate conversion operation and a dedicated operation unit for physical expression operation. In addition, calculations for physical expression can be performed in parallel at high speed, and the calculation capability is improved. And
Since both dedicated operation units are in the same CPU, it is easy to use the relevant coordinate transformation operation result for the physical expression operation, and it is easier to use the dedicated hardware outside the CPU than in the case where dedicated hardware is provided outside the CPU. The interference of the main bus to which the CPU is connected can be reduced.

【0014】[0014]

【発明の実施の形態】以下、この発明によるCPUおよ
びそれを使用した画像生成装置の一実施の形態を、テレ
ビゲーム機の場合について、図を参照しながら説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a CPU according to the present invention and an image generating apparatus using the same will be described below with reference to the drawings for a video game machine.

【0015】図2は、この発明の一実施の形態の画像生
成装置の構成例を示すもので、この例は3次元グラフィ
ックス機能と、動画再生機能とを備えるゲーム機の場合
の例である。
FIG. 2 shows an example of the configuration of an image generating apparatus according to an embodiment of the present invention. This example is an example of a game machine having a three-dimensional graphics function and a moving image reproducing function. .

【0016】図3は、この例のゲーム機の外観を示すも
ので、この例のゲーム機は、ゲーム機本体1と、ユーザ
の操作入力部を構成するコントロールパッド2とからな
る。コントロールパッド2は、このコントロールパッド
2に接続されているケーブル3の先端に取り付けられて
いるコネクタプラグ4を、ゲーム機本体1のコネクタジ
ャック5Aに結合させることにより、ゲーム機本体1に
接続される。この例では、いわゆる対戦ゲーム等のため
に、2個のコントロールパッド2がゲーム機本体1に対
して接続することができるように、2個のコネクタジャ
ック5A,5Bがゲーム機本体1に設けられている。
FIG. 3 shows the appearance of the game machine of this embodiment. The game machine of this embodiment comprises a game machine main body 1 and a control pad 2 constituting an operation input section for a user. The control pad 2 is connected to the game machine main body 1 by connecting a connector plug 4 attached to a tip of a cable 3 connected to the control pad 2 to a connector jack 5A of the game machine main body 1. . In this example, two connector jacks 5A and 5B are provided on the game machine main body 1 so that two control pads 2 can be connected to the game machine main body 1 for a so-called battle game or the like. ing.

【0017】この例のゲーム機は、ゲームプログラムや
画像データが書き込まれた補助記憶手段としてのCD−
ROMディスク6をゲーム機本体1に装填することによ
り、ゲームを楽しむことができる。
The game machine of this embodiment has a CD-ROM as an auxiliary storage means in which a game program and image data are written.
The game can be enjoyed by loading the ROM disk 6 into the game machine body 1.

【0018】次に、図2を参照しながら、この例の画像
生成装置の構成について説明する。この例の画像生成装
置としてのゲーム機は、メインバス10と、サブバス2
0とからなる2つのシステムバスを備える構成を有して
いる。これらメインバス10と、サブバス20との間の
データのやり取りは、バスコントローラ30により制御
される。
Next, the configuration of the image generating apparatus of this example will be described with reference to FIG. A game machine as an image generating apparatus of this example includes a main bus 10 and a sub bus 2
0 is provided with two system buses. Data exchange between the main bus 10 and the sub-bus 20 is controlled by the bus controller 30.

【0019】そして、メインバス10には、メインCP
U11と、メインメモリ12と、画像伸長部13と、前
処理部14と、描画処理部15と、メインのDMAコン
トローラ16(以下、メインDMACという)が接続さ
れている。描画処理部15には、処理用メモリ17が接
続されていると共に、この描画処理部15は表示データ
用のいわゆるフレームメモリと、D/A変換回路を含
み、この描画処理部15からのアナログビデオ信号がビ
デオ出力端子18に出力される。図示しないが、このビ
デオ出力端子18は、表示装置としての例えばCRTデ
ィスプレイに接続される。
The main bus 10 has a main CP.
U11, a main memory 12, an image decompression unit 13, a preprocessing unit 14, a drawing processing unit 15, and a main DMA controller 16 (hereinafter referred to as a main DMAC) are connected. A processing memory 17 is connected to the drawing processing unit 15, and the drawing processing unit 15 includes a so-called frame memory for display data and a D / A conversion circuit. The signal is output to the video output terminal 18. Although not shown, the video output terminal 18 is connected to, for example, a CRT display as a display device.

【0020】サブバス20には、サブCPU21と、サ
ブメモリ22と、ブートROM23と、サブのDMAコ
ントローラ24と、音声処理用プロセッサ25と、入力
部26と、CD−ROMデコーダ27と、拡張用の通信
インターフェース部28とが接続される。ブートROM
23には、ゲーム機としての立ち上げを行うためのプロ
グラムが格納されている。また、音声処理用プロセッサ
25に対しては、音声処理用メモリ25Mが接続されて
いる。そして、この音声処理用プロセッサ25はD/A
変換回路を備え、これよりはアナログ音声信号を音声出
力端子29に出力する。
The sub bus 20 includes a sub CPU 21, a sub memory 22, a boot ROM 23, a sub DMA controller 24, an audio processor 25, an input unit 26, a CD-ROM decoder 27, and an extension The communication interface unit 28 is connected. Boot ROM
23 stores a program for starting up as a game machine. Further, the audio processing memory 25M is connected to the audio processing processor 25. The audio processing processor 25 has a D / A
A conversion circuit is provided to output an analog audio signal to the audio output terminal 29.

【0021】そして、CD−ROMデコーダ27は、C
D−ROMドライバ40に接続されており、CD−RO
Mドライバ40に装填されたCD−ROMディスク6に
記録されているアプリケーションプログラム(例えばゲ
ームのプログラム)やデータをデコードする。CD−R
OMディスク6には、例えば離散コサイン変換(DC
T)により画像圧縮された動画や静止画の画像データ
や、ポリゴンを修飾するためのテクスチャー画像の画像
データも記録されている。また、CD−ROMディスク
6のアプリケーションプログラムには、ポリゴン描画命
令が含まれている。
Then, the CD-ROM decoder 27
It is connected to the D-ROM driver 40 and has a CD-RO
The application program (eg, game program) and data recorded on the CD-ROM disk 6 loaded in the M driver 40 are decoded. CD-R
The OM disk 6 has, for example, a discrete cosine transform (DC
Image data of moving images and still images compressed by T) and image data of texture images for modifying polygons are also recorded. The application program on the CD-ROM disk 6 includes a polygon drawing command.

【0022】入力部26は、前述した操作入力手段とし
てのコントロールパッド2と、ビデオ信号の入力端子
と、音声信号の入力端子を備えるものである。
The input section 26 includes the control pad 2 as the operation input means described above, a video signal input terminal, and an audio signal input terminal.

【0023】メインCPU11は、メインバス10側の
各部の管理および制御を行なう。また、このメインCP
U11は、物体を多数のポリゴンの集まりとして描画す
る場合の処理の一部を行う。メインCPU11は、後述
もするように、1画面分の描画画像を生成するための描
画命令例をメインメモリ12上に作成する。メインCP
U11とメインバス10とのデータのやり取りは、デー
タをパケット形式にしてパケット単位に行い、バースト
転送を可能にしている。このメインCPU11の内部構
成については、後でさらに詳述する。
The main CPU 11 manages and controls each unit on the main bus 10 side. Also, this main CP
U11 performs a part of the processing when the object is drawn as a group of many polygons. The main CPU 11 creates, on the main memory 12, a drawing command example for generating a drawing image for one screen, as will be described later. Main CP
Data exchange between the U11 and the main bus 10 is performed in packet units by converting data into a packet format, thereby enabling burst transfer. The internal configuration of the main CPU 11 will be described later in more detail.

【0024】メインメモリ12は、動画や静止画の画像
データに対しては、圧縮された画像データのメモリ領域
と、伸長デコード処理された伸長画像データのメモリ領
域とを備えている。また、メインメモリ12は、描画命
令列などのグラフィックスデータのメモリ領域(これを
パケットバッファという)を備える。このパケットバッ
ファは、メインCPU11による描画命令列の設定と、
描画命令列の描画処理部への転送とに使用される。
The main memory 12 has a memory area for compressed image data and a memory area for decompressed decoded image data for moving image and still image data. The main memory 12 has a memory area for graphics data such as a drawing instruction sequence (this is called a packet buffer). This packet buffer is used to set a drawing command sequence by the main CPU 11 and
It is used for transferring the drawing instruction sequence to the drawing processing unit.

【0025】画像伸長部13は、CD−ROMディスク
6から再生された圧縮画像データの伸長処理を行なうも
ので、ハフマン符号のデコーダと、逆量子化回路と、逆
離散コサイン変換回路のハードウエアを備える。ハフマ
ン符号のデコーダの部分は、メインCPU11がソフト
ウエアとしてその処理を行うようにしてもよい。
The image decompression unit 13 decompresses compressed image data reproduced from the CD-ROM disk 6, and includes hardware for a Huffman code decoder, an inverse quantization circuit, and an inverse discrete cosine transform circuit. Prepare. The Huffman code decoder may be processed by the main CPU 11 as software.

【0026】描画処理部15は、メインメモリ12から
転送されてくる描画命令を実行して、その結果をフレー
ムメモリに書き込む。フレームメモリから読み出された
画像データは、D/A変換器を介してビデオ出力端子1
8に出力され、画像モニター装置の画面に表示される。
The drawing processor 15 executes a drawing command transferred from the main memory 12 and writes the result to the frame memory. The image data read from the frame memory is supplied to a video output terminal 1 via a D / A converter.
8 and displayed on the screen of the image monitor device.

【0027】前処理部14は、CPUを備えるプロセッ
サの構成とされるもので、メインCPU11の処理の一
部を分担することができるようにするものである。例え
ばポリゴンデータを、表示のための2次元座標データに
変換する処理も、この前処理部14が行う場合がある。
The pre-processing unit 14 has a configuration of a processor having a CPU, and can share a part of the processing of the main CPU 11. For example, the pre-processing unit 14 may also perform a process of converting polygon data into two-dimensional coordinate data for display.

【0028】このゲーム機の基本的な処理について以下
に説明する。
The basic processing of this game machine will be described below.

【0029】[CD−ROMディスク6からのデータの
取り込み]図2の例のゲーム機に電源が投入され、ゲー
ム機本体1にCD−ROMディスク6が装填されると、
ブートROM23の、ゲームを実行するためのいわゆる
初期化処理をするためのプログラムが、サブCPU21
により実行される。すると、CD−ROMディスク6の
記録データが次のようにして取り込まれる。
[Importing Data from CD-ROM Disk 6] When the game machine in the example of FIG. 2 is powered on and the CD-ROM disk 6 is loaded into the game machine body 1,
A program for executing a so-called initialization process for executing a game in the boot ROM 23 is stored in the sub CPU 21.
Is executed by Then, the data recorded on the CD-ROM disk 6 is captured as follows.

【0030】すなわち、CD−ROMディスク6から、
圧縮画像データ、描画命令及びメインCPU11が実行
するプログラムが、CD−ROMドライバ40、CD−
ROMデコーダ27を介して読み出され、サブDMAC
24によってサブメモリ22に一旦ロードされる。
That is, from the CD-ROM disk 6,
The compressed image data, the drawing command, and the program executed by the main CPU 11 are stored in a CD-ROM driver 40, a CD-ROM driver.
Read via the ROM decoder 27 and the sub DMAC
24, the data is temporarily loaded into the sub memory 22.

【0031】そして、このサブメモリ22に取り込まれ
たデータは、サブDMACおよびバスコントローラ3
0、さらにはメインDMAC16によってメインメモリ
12に転送される。なお、サブCPU21は、描画処理
部15のフレームに対して直接的にアクセスできるよう
に構成されており、このサブCPU21によっても表示
画像内容の変更が、描画処理部15の制御とは離れて可
能とされている。
The data fetched into the sub memory 22 is stored in the sub DMAC and the bus controller 3.
0, and further transferred to the main memory 12 by the main DMAC 16. The sub CPU 21 is configured to directly access the frame of the drawing processing unit 15, and the sub CPU 21 can also change the display image content separately from the control of the drawing processing unit 15. It has been.

【0032】[圧縮画像データの伸長及び転送]メイン
メモリ12の入力データのうち、圧縮画像データは、こ
の例では、メインCPU11がハフマン符号のデコード
処理を行った後、再びメインCPU11によりメインメ
モリ12に書き込まれる。そして、メインDMAC16
は、このハフマン符号のデコード処理後の画像データを
メインメモリ12から画像伸長部13に転送する。画像
伸長部13は、逆量子化の処理と、逆DCTの処理を行
って画像データの伸長デコード処理を行う。伸長された
画像データは、メインDMAC16が、メインメモリ1
2に転送する。
[Expansion and Transfer of Compressed Image Data] Among the input data of the main memory 12, in this example, the compressed image data is transferred to the main memory 12 again by the main CPU 11 after the main CPU 11 performs the Huffman code decoding process. Is written to. Then, the main DMAC 16
Transfers the image data after the decoding processing of the Huffman code from the main memory 12 to the image decompression unit 13. The image decompression unit 13 performs dequantization processing and inverse DCT processing to perform decompression decoding processing of image data. The decompressed image data is transmitted from the main DMAC 16 to the main memory 1.
Transfer to 2.

【0033】メインCPU11は、伸長された画像デー
タのマクロブロックと呼ばれる単位データが一定量、メ
インメモリ12に蓄積された時点で、当該伸長データを
描画処理部15のフレームメモリに転送する。この際
に、伸長画像データがフレームメモリの画像メモリ領域
に転送されれば、そのまま背景動画像として画像モニタ
ー装置で表示されることになる。また、フレームメモリ
のテクスチャー領域に転送される場合もある。このテク
スチャー領域の画像データは、テクスチャー画像とし
て、ポリゴンの修飾に使用される。
The main CPU 11 transfers the decompressed data to the frame memory of the drawing processing unit 15 when a fixed amount of unit data called macroblocks of the decompressed image data is stored in the main memory 12. At this time, if the decompressed image data is transferred to the image memory area of the frame memory, it will be displayed on the image monitor as a background moving image. Also, the data may be transferred to the texture area of the frame memory. The image data of the texture area is used as a texture image for modifying a polygon.

【0034】[描画命令列についての処理と転送]物体
の面を構成するポリゴンは、3次元的な奥行きの情報で
あるZデータに従って奥行き方向の深い位置にあるポリ
ゴンから順に描画することにより、2次元画像表示面に
立体的に画像を表示することができる。メインCPU1
1は、このように奥行き方向の深い位置にあるポリゴン
から順に、描画処理部15で描画が行われるようにする
ための描画命令列をメインメモリ12上に作成する。
[Processing and Transfer of Drawing Instruction Sequence] The polygons forming the surface of the object are drawn in order from the polygon located deeper in the depth direction in accordance with Z data which is three-dimensional depth information. An image can be stereoscopically displayed on the two-dimensional image display surface. Main CPU1
1 creates, on the main memory 12, a drawing command sequence for causing the drawing processing unit 15 to perform drawing in order from the polygon located at a deep position in the depth direction.

【0035】メインCPU11は、入力部26のコント
ロールパッドからのユーザーの操作入力に基づいて、物
体や視点の動きを計算し、メインメモリ12上にポリゴ
ン描画命令列を作成する。
The main CPU 11 calculates the movement of the object and the viewpoint based on the user's operation input from the control pad of the input unit 26, and creates a polygon drawing command sequence on the main memory 12.

【0036】この描画命令列が完成すると、メインDM
AC16は、前処理部14を通じて、描画命令毎に、メ
インメモリ12から描画処理部15に転送する。
When this drawing command sequence is completed, the main DM
The AC 16 transfers the drawing command from the main memory 12 to the drawing processing unit 15 through the preprocessing unit 14 for each drawing command.

【0037】描画処理部15では、送られてきたデータ
を順次実行して、その結果を、フレームメモリの描画領
域に格納する。このポリゴン描画の際、データは、描画
処理部15の勾配計算ユニットに送られ、勾配計算が行
なわれる。勾配計算は、ポリゴン描画で多角形の内側を
マッピングデータで埋めていく際、マッピングデータの
平面の傾きを求める計算である。テクスチャーの場合は
テクスチャー画像データでポリゴンが埋められ、また、
グーローシェーディングの場合は輝度値でポリゴンが埋
められる。
The drawing processing section 15 sequentially executes the transmitted data and stores the result in a drawing area of the frame memory. At the time of rendering the polygon, the data is sent to the gradient calculation unit of the rendering processing unit 15, and the gradient is calculated. The gradient calculation is a calculation for calculating the inclination of the plane of the mapping data when filling the inside of the polygon with the mapping data by polygon drawing. In the case of texture, polygons are filled with texture image data,
In the case of Gouraud shading, polygons are filled with luminance values.

【0038】更に、動画のテクスチャーが可能である。
つまり、動画テクスチャーの場合には、前述したよう
に、CD−ROMディスク6からの圧縮された動画デー
タは、一旦、メインメモリ12に読み込まれる。そし
て、この圧縮画像データは、画像伸長部13に送られ
る。画像伸長部13で、画像データが伸長される。この
とき、前述したように、伸長処理の一部は、メインCP
U11が負担する。
Furthermore, the texture of a moving image is possible.
That is, in the case of the moving image texture, the compressed moving image data from the CD-ROM disk 6 is once read into the main memory 12 as described above. Then, the compressed image data is sent to the image decompression unit 13. The image data is expanded by the image expansion unit 13. At this time, as described above, a part of the decompression processing is performed by the main CP.
U11 bears.

【0039】そして、伸長された動画データは描画処理
部15のフレームメモリ上のテクスチャー領域に送られ
る。テクスチャー領域は、この描画処理部15のフレー
ムメモリ内に設けられているので、テクスチャーパター
ン自身も、フレーム毎に書き換えることが可能である。
このように、テクスチャー領域に動画を送ると、テクス
チャーが1フレーム毎に動的に書き換えられて変化す
る。このテクスチャー領域の動画により、ポリゴンへの
テクスチャーマッピングを行えば、動画のテクスチャー
が実現される。
The decompressed moving image data is sent to the texture area on the frame memory of the drawing processing unit 15. Since the texture area is provided in the frame memory of the drawing processing unit 15, the texture pattern itself can be rewritten for each frame.
As described above, when a moving image is sent to the texture area, the texture is dynamically rewritten and changed every frame. If texture mapping to polygons is performed using the moving image in the texture area, the texture of the moving image is realized.

【0040】[メインCPUの構成例]図1は、メイン
CPU11の内部構成例を示すものである。このメイン
CPU11は、CPU本体111に対して、内部バス1
10を介して、命令キャッシュメモリ112と、データ
キャッシュメモリ113と、座標変換等の主としてマト
リクス演算や関数演算を実行する幾何演算部114と、
デジタル微分解析器(DDA;Digital Differencial A
nalyzer )を構成する物理演算部115とが接続され
る。
[Configuration Example of Main CPU] FIG. 1 shows an example of the internal configuration of the main CPU 11. The main CPU 11 provides an internal bus 1 to the CPU main body 111.
10, an instruction cache memory 112, a data cache memory 113, a geometric operation unit 114 that mainly performs a matrix operation or a function operation such as coordinate conversion,
Digital Differential Analyzer (DDA)
(Analyzer) is connected.

【0041】このように、メインCPU11は、内部に
命令キャッシュメモリ112と幾何演算部114および
物理演算部115とを有しているため、その処理をメイ
ンバス10を使用しなくても、ある程度行うことができ
るため、メインバス10を開放しやすい。
As described above, since the main CPU 11 has the instruction cache memory 112, the geometric operation unit 114, and the physical operation unit 115 inside, the processing is performed to some extent without using the main bus 10. Therefore, the main bus 10 can be easily opened.

【0042】そして、内部バス110と、メインバス1
0との間のデータの入出力は、バスインターフェース1
16を介してパケットデータとして行われると共に、デ
ータのパケット化およびアンパケット化の手順が変更可
能なプログラマブルパケットエンジン(以下、PKEと
いう)117を介しても行われる場合もある。
Then, the internal bus 110 and the main bus 1
Data input / output between the bus interface 1 and the bus interface 1
16, and may also be performed via a programmable packet engine (hereinafter, referred to as PKE) 117 that can change the procedure of packetizing and unpacketizing data.

【0043】そして、幾何演算部114および物理演算
部115は、それぞれの演算処理部114Pおよび11
5Pと、レジスタパケット114Rおよび115Rとか
らなり、演算処理をパケット単位で実行することができ
る。
The geometric operation unit 114 and the physical operation unit 115 are operated by the operation processing units 114P and 114P, respectively.
5P and the register packets 114R and 115R, and the arithmetic processing can be executed in packet units.

【0044】物理演算部115の演算処理部115Pを
構成するDDAアレー(以下、DDAアレー115Pと
いう)は、複数個の加算器とレジスタとで構成されるも
のである。図4は、このDDAアレーからなる演算部1
15Pの一例を示すものである。
The DDA array (hereinafter, referred to as DDA array 115P) constituting the arithmetic processing section 115P of the physical arithmetic section 115 is composed of a plurality of adders and registers. FIG. 4 shows an operation unit 1 comprising this DDA array.
15P shows an example.

【0045】すなわち、DDAアレー115Pは、並列
処理を行うための複数個、この例では、4対のレジスタ
51および52、53および54、55および56、5
7および58と、対応する数、この例では4個の加算器
61、62、63、64とからなる。対のレジスタのそ
れぞれの一方のレジスタ51、53、55、57の内容
は、順次入力データにより書き替えられる。対のレジス
タのそれぞれの他方のレジスタ52、54、56、58
には、前回の加算演算結果が蓄えられる。
That is, a plurality of DDA arrays 115P for performing parallel processing, in this example, four pairs of registers 51 and 52, 53 and 54, 55 and 56, 5
7 and 58, and a corresponding number, in this example, four adders 61, 62, 63 and 64. The contents of one register 51, 53, 55, 57 of each of the pair of registers are sequentially rewritten by the input data. Each other register 52, 54, 56, 58 of the pair of registers
Stores the result of the previous addition operation.

【0046】そして、各加算器61、62、63、64
は、それぞれ対のレジスタ51および52、53および
54、55および56、57および58のデータを互い
に加算し、その加算出力データを、他方のレジスタ5
2、54、56、58に上書きするように構成されてい
る。
The adders 61, 62, 63, 64
Adds the data of the pair of registers 51 and 52, 53 and 54, 55 and 56, 57 and 58 to each other, and outputs the added output data to the other register 5
It is configured to overwrite 2, 54, 56, 58.

【0047】こうして、一方のレジスタ51、53、5
5、57に、変化量を順次にセットして演算を繰り返し
実行すると、他方のレジスタ52、54、56、58に
は、微分方程式の解法としての積分結果が得られること
になる。
Thus, one of the registers 51, 53, 5
When the amounts of change are sequentially set in 5, 57, and the calculation is repeatedly executed, the other registers 52, 54, 56, 58 obtain the integration result as the solution of the differential equation.

【0048】したがって、CPU本体111や、幾何演
算部114での計算により求められたオブジェクトの変
化量などを、物理演算部115に送ると、目的とする物
理量が高速演算されて得られることになる。
Therefore, when the amount of change of an object or the like calculated by the CPU main body 111 or the geometric operation unit 114 is sent to the physical operation unit 115, the target physical amount can be obtained at a high speed. .

【0049】例えば、ユーザー入力や、CD−ROMか
ら読み込まれたゲームプログラムのゲーム環境から、加
わる力Fと、オブジェクトの質量M(重さ)のデータか
ら、CPU本体111や幾何演算部114で加速度が演
算されると、その加速度のデータに基づいてオブジェク
トの変化位置のデータが得られることになる。
For example, based on a user input or a game environment of a game program read from a CD-ROM, the CPU main body 111 or the geometric operation unit 114 calculates the acceleration F from the data of the applied force F and the mass M (weight) of the object. Is calculated, data on the change position of the object is obtained based on the acceleration data.

【0050】図5は、この場合のDDAアレー115P
の利用例を説明するための図である。この場合、図5に
おいて、1/Mは1/重さ(質量)配列データ、Fは力
配列データ、Aは加速度配列データ、Vは速度配列デー
タ、Pは位置配列データで、これらのデータは、パケッ
ト単位で、かつ、フレームレートで変えられるものであ
る。
FIG. 5 shows a DDA array 115P in this case.
It is a figure for explaining the example of utilization of. In this case, in FIG. 5, 1 / M is 1 / weight (mass) array data, F is force array data, A is acceleration array data, V is velocity array data, and P is position array data. , On a packet-by-packet basis and at a frame rate.

【0051】また、図5において、一点鎖線で囲んだ部
分は、DDAアレー115Pがそれぞれ演算を実行する
部分である。すなわち、この例の場合には、DDAアレ
ー115Pは、2回使用されて、加速度配列データから
位置配列データが求められるものである。
In FIG. 5, portions surrounded by alternate long and short dash lines are portions where the DDA array 115P executes calculations. That is, in the case of this example, the DDA array 115P is used twice, and the position array data is obtained from the acceleration array data.

【0052】すなわち、図5の例の場合、例えば、ゲー
ムプログラムにより設定されているオブジェクトの1/
重さ配列データ1/Mと、ユーザー入力やそのときの環
境から作られる力配列データFとが、CPU本体110
や幾何演算部114で掛け算演算が行われ、加速度配列
データAが求められる。
That is, in the case of the example of FIG. 5, for example, 1/1/3 of the object set by the game program
The weight array data 1 / M and force array data F generated from user input and the environment at that time are stored in the CPU main body 110.
A multiplication operation is performed by the geometric operation unit 114 and the acceleration array data A is obtained.

【0053】そして、この加速度配列データAがDDA
アレー115Pのレジスタ51、53、55、57に転
送されて書き込まれる。この書き込まれた加速度配列デ
ータAは、レジスタ52、54、56、58に蓄えられ
ている前回速度配列データ(あるいは初期速度配列デー
タ)V(前)に、加算器61、62、63、64におい
て加算される。そして、その加算結果の速度配列データ
Vがレジスタ52、54、56、58に書き込まれる。
The acceleration array data A is the DDA
The data is transferred to and written to the registers 51, 53, 55, and 57 of the array 115P. The written acceleration array data A is added to the previous speed array data (or the initial speed array data) V (previous) stored in the registers 52, 54, 56, 58 by adders 61, 62, 63, 64. Is added. Then, the speed array data V resulting from the addition is written into the registers 52, 54, 56, 58.

【0054】次に、このようにして求められた速度配列
データVを、次回の演算に使用する前回速度配列データ
V(前)として退避しておくと共に、この速度配列デー
タVをDDAアレー115Pのレジスタ51、53、5
5、57に書き込む。そして、レジスタ52、54、5
6、58に、退避されていた前回位置配列データ(ある
いは初期位置配列データ)P(前)をセットする。
Next, the speed array data V obtained in this way is saved as the previous speed array data V (previous) used for the next calculation, and this speed array data V is stored in the DDA array 115P. Registers 51, 53, 5
Write to 5, 57. And registers 52, 54, 5
The saved previous position array data (or initial position array data) P (previous) is set to 6, 58.

【0055】そして、加算器61、62、63、64で
演算を実行し、その加算結果を上述と同様にしてレジス
タ52、54、56、58に書き込む。これにより、こ
れらレジスタ52、54、56、58から、当該フレー
ムにおけるオブジェクトの位置配列データPが求められ
る。この求められた位置配列データPは、次回の演算に
使用する前回速度配列データP(前)として退避してお
くと共に、当該フレームの位置配列データPとして、出
力する。
Then, the operation is performed by the adders 61, 62, 63 and 64, and the addition result is written in the registers 52, 54, 56 and 58 in the same manner as described above. Thus, the position array data P of the object in the frame is obtained from the registers 52, 54, 56, and 58. The obtained position array data P is saved as the previous speed array data P (previous) to be used for the next calculation, and is output as the position array data P of the frame.

【0056】次のフレームになると、再び、ゲームプロ
グラムにより設定されているオブジェクトの1/重さ配
列データ1/Mと、ユーザー入力やそのときの環境から
作られる力配列データFとが、CPU本体110や幾何
演算部114で掛け算演算が行われて、加速度配列デー
タAが求められ、DDAアレー115Pのレジスタ5
1、53、55、57にセットされる。そして、退避さ
れていた前回速度データV(前)と加算器61〜64に
より加算し、その加算結果をレジスタ52、54、5
6、58に書き込む。以下、上述の動作を各フレームに
おいて繰り返すことにより、各フレームのオブジェクト
の位置配列データPを得ることができる。
In the next frame, the 1 / weight array data 1 / M of the object set by the game program and the force array data F generated from the user input and the environment at that time are again stored in the CPU main body. A multiplication operation is performed by 110 and a geometric operation unit 114 to obtain acceleration array data A, and the data is stored in the register 5 of the DDA array 115P.
1, 53, 55 and 57 are set. Then, the saved previous speed data V (previous) is added by the adders 61 to 64, and the addition result is added to the registers 52, 54, 5
Write to 6, 58. Hereinafter, by repeating the above operation in each frame, the position array data P of the object in each frame can be obtained.

【0057】次に、図6に、DDAアレー115Pを用
いて簡単な周期運動を計算する場合について説明する。
この場合も、一点鎖線で囲んだ部分は、DDAアレー1
15Pがそれぞれ演算を実行する部分である。すなわ
ち、この例の場合には、DDAアレー115Pは、繰り
返し使用されて、加速度配列データから位置配列データ
が求められるものである。
Next, a case where a simple periodic motion is calculated using the DDA array 115P will be described with reference to FIG.
Also in this case, the portion surrounded by the dashed line is the DDA array 1
15P is a part for executing the operation. That is, in the case of this example, the DDA array 115P is used repeatedly to obtain the position array data from the acceleration array data.

【0058】すなわち、この例の場合には、DDAアレ
ー115Pの出力データとしての位置配列データPか
ら、CPU本体110あるいは幾何演算部114は、周
期運動の逆側の位置(−P)方向に向かう加速度配列デ
ータA(−P)を演算より求める。そして、この逆位置
の加速度配列データA(−P)を、DDAアレー115
Pのレジスタ51、53、55、57にセットする。ま
た、前回速度配列データ(あるいは初期速度配列デー
タ)をDDAアレー115Pのレジスタ52、54、5
6、58にセットする。
That is, in this example, from the position array data P as output data of the DDA array 115P, the CPU main body 110 or the geometric operation unit 114 moves toward the position (-P) on the opposite side of the periodic motion. The acceleration array data A (-P) is obtained by calculation. Then, the acceleration array data A (-P) at the opposite position is transferred to the DDA array 115.
It is set in the registers 51, 53, 55, and 57 of P. The previous speed array data (or initial speed array data) is stored in the registers 52, 54, 5 of the DDA array 115P.
Set to 6, 58.

【0059】そして、加算器61〜64の加算結果であ
る今回の速度配列データをDDAアレー115Pのレジ
スタ52、54、56、58に書き込む。求めた速度配
列データVを、次回の演算に使用する前回速度配列デー
タV(前)として退避しておくと共に、この速度配列デ
ータVをDDAアレー115Pのレジスタ51、53、
55、57に書き込む。そして、レジスタ52、54、
56、58に、退避されていた前回位置配列データ(あ
るいは初期位置配列データ)P(前)をセットする。
Then, the current speed array data, which is the addition result of the adders 61 to 64, is written into the registers 52, 54, 56, 58 of the DDA array 115P. The obtained speed array data V is saved as the previous speed array data V (previous) to be used in the next calculation, and the speed array data V is stored in the registers 51, 53 of the DDA array 115P.
Write to 55 and 57. And registers 52, 54,
The saved previous position array data (or initial position array data) P (previous) is set in 56 and 58.

【0060】そして、この求めた位置配列データPをC
PU本体111あるいは幾何演算部114に内部バス1
10を通じて渡し、前述したように、逆位置に対する加
速度配列データA(−P)を求める。そして、前述した
ように、この逆位置に対する加速度配列データA(−
P)をDDAアレー115Pに上述のようにして渡して
セット(負帰還)して、以上の処理を繰り返す。これに
より、周期運動を簡単に実現することができる。
Then, the obtained position array data P is
The internal bus 1 is sent to the PU main body 111 or the geometric operation unit 114.
10, the acceleration array data A (-P) for the reverse position is obtained as described above. Then, as described above, the acceleration array data A (−
P) is passed to the DDA array 115P as described above and set (negative feedback), and the above processing is repeated. Thereby, the periodic motion can be easily realized.

【0061】こうして、各フレーム毎に上述の演算を物
理演算部115を用いて行うことにより、オブジェクト
に関する加速度配列データから、位置配列データを高速
に得ることができ、描画表現能力が上がる。
In this manner, by performing the above-described operation for each frame by using the physical operation unit 115, position array data can be obtained at high speed from acceleration array data relating to an object, and the drawing expression ability is improved.

【0062】この場合、CPU本体111は、加速度配
列データの計算だけでよいので、負担が少なく、高速処
理に寄与する。すなわち、CPU本体111により上述
のような積和演算を実行させる場合には、物理計算結果
を一旦レジスタに溜めて、また、読み出して演算を実行
するというような処理手順となり、CPU本体111の
負荷が非常に大きくなる。しかし、この実施の形態の場
合には、CPU本体111は、加速度などの計算結果を
物理演算部115に送れば、積和演算が自動的に実行さ
れる。したがって、CPU本体111の負荷が非常に減
る。
In this case, since the CPU main body 111 only needs to calculate the acceleration array data, the burden is small and it contributes to high-speed processing. That is, when the above-described product-sum operation is executed by the CPU main body 111, the processing procedure is such that the physical calculation result is temporarily stored in a register and read out and the operation is executed. Becomes very large. However, in the case of this embodiment, when the CPU main body 111 sends a calculation result such as acceleration to the physical operation unit 115, the product-sum operation is automatically executed. Therefore, the load on the CPU main body 111 is greatly reduced.

【0063】また、幾何演算部114やCPU本体11
1で計算した加速度などのデータを利用して物理演算部
115で物理演算を実行させるようにできるので、座標
変換演算やその他の複雑な動き演算に関連付けながら、
物理演算部115で物理演算をすることができるため、
より自然で複雑な動きを、高速演算処理により実現する
ことが可能になる。
The geometric operation unit 114 and the CPU body 11
Since the physical operation unit 115 can execute the physical operation using the data such as the acceleration calculated in step 1, it is possible to associate the coordinate operation with the coordinate conversion operation and other complicated motion operations.
Since the physical operation can be performed by the physical operation unit 115,
More natural and complicated movements can be realized by high-speed arithmetic processing.

【0064】また、関連性のある座標変換と物理演算と
を同時に並行して計算することができ、レジスタへのデ
ータのロード、リロードなどのオーバーヘッドを低減で
きる。そして、座標変換演算と同様に、物理演算を専用
の演算器により行うようにすることにより、3次元世界
の物理現象を高速にバランスよく実現する画像生成装置
を得ることができる。
Further, the coordinate transformation and the physical operation having a relation can be calculated simultaneously and in parallel, and the overhead of loading and reloading data to registers can be reduced. Then, as in the case of the coordinate conversion operation, by performing the physics operation using a dedicated operation unit, it is possible to obtain an image generation apparatus that realizes the physical phenomena in the three-dimensional world at high speed and with good balance.

【0065】特に、ゲーム機の場合、オブジェクトの画
像が衝突と共に、物理的に変形するような複雑かつ視覚
的に自然な画像を、これら幾何演算部114および物理
演算部115を用いて、得ることができ、動きと座標計
算が密接した処理が容易に実現でき、描画機能の向上が
図れる。
In particular, in the case of a game machine, a complicated and visually natural image in which an image of an object is physically deformed with a collision is obtained by using the geometric operation unit 114 and the physical operation unit 115. Thus, processing in which movement and coordinate calculation are closely related can be easily realized, and the drawing function can be improved.

【0066】そして、物理計算をCPU本体内で実行す
る場合には、プログラミングスタイルとして種々のもの
が出てきて、統一が取れなくなるおそれがあるが、この
実施の形態によれば、幾何演算部114と物理演算部1
15とは専用ハードウエアとしてCPU本体とは別個に
設けられているので、プログラミングスタイルが規定さ
れ、統一が取れるという利点もある。
In the case where the physical calculation is executed in the CPU main body, various programming styles may come out and unification may not be achieved. And physical operation unit 1
15 is provided as dedicated hardware separately from the CPU main body, so that there is an advantage that the programming style is defined and unification can be achieved.

【0067】なお、以上の例は、この発明によるCPU
をゲーム機に適用した場合であるが、この発明によるC
PUは、画像生成装置に限定されない種々の用途に使用
できることはいうまでもない。
The above example is based on the CPU according to the present invention.
Is applied to a game machine.
It goes without saying that the PU can be used for various applications not limited to the image generation device.

【0068】[0068]

【発明の効果】以上説明したように、この発明によれ
ば、CPU内にDDAアレーからなる簡単なハードウエ
アを設けて、物理演算を専用に実行させることにより、
専用に座標変換演算などを行う幾何演算部と相俟って、
描画機能の高いCPUおよび画像生成装置を実現するこ
とができる。
As described above, according to the present invention, a simple hardware consisting of a DDA array is provided in a CPU to execute a physical operation exclusively.
In conjunction with a geometric operation unit that performs coordinate conversion operation etc. exclusively,
It is possible to realize a CPU and an image generating device having a high drawing function.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明によるCPUの内部構成の一実施の形
態を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of an internal configuration of a CPU according to the present invention.

【図2】この発明による画像生成装置の一実施の形態と
してのゲーム機の構成例を示すブロック図である。
FIG. 2 is a block diagram illustrating a configuration example of a game machine as an embodiment of an image generation device according to the present invention.

【図3】図2の例のゲーム機の外観例を示す図である。FIG. 3 is a diagram showing an example of an appearance of the game machine in the example of FIG. 2;

【図4】この発明によるCPUの内部の物理演算部の要
部の構成例を示す図である。
FIG. 4 is a diagram showing a configuration example of a main part of a physical operation unit inside a CPU according to the present invention;

【図5】図4の物理演算部を使用した物理計算例を説明
するための図である。
5 is a diagram for explaining a physical calculation example using the physical operation unit in FIG. 4;

【図6】図4の物理演算部を使用した物理計算例を説明
するための図である。
FIG. 6 is a diagram for explaining a physical calculation example using the physical operation unit of FIG. 4;

【符号の説明】[Explanation of symbols]

10…メインバス、11…メインCPU、110…内部
バス、111…CPU本体、112…命令キャッシュメ
モリ、113…データキャッシュメモリ、114…幾何
演算部、115…物理演算部、115P…物理演算処理
部(DDAアレー)、51〜58…レジスタ、61〜6
4…加算器
DESCRIPTION OF SYMBOLS 10 ... Main bus, 11 ... Main CPU, 110 ... Internal bus, 111 ... CPU main body, 112 ... Instruction cache memory, 113 ... Data cache memory, 114 ... Geometric operation part, 115 ... Physical operation part, 115P ... Physical operation processing part (DDA array) 51-58 ... register, 61-6
4 ... Adder

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】中央演算処理部本体と、 前記中央演算処理部本体と内部バスを介して接続され、
マトリクス演算機能を専用に実行する第1の専用演算部
と、 前記中央演算処理部本体と内部バスを介して接続され、
積和演算を専用に実行する第2の専用演算部とを備える
中央演算処理装置。
1. A central processing unit main body, connected to the central processing unit main unit via an internal bus,
A first dedicated operation unit that exclusively executes a matrix operation function, connected to the central processing unit main unit via an internal bus,
A central processing unit comprising: a second dedicated operation unit that exclusively performs a product-sum operation.
【請求項2】マトリクス演算機能を専用に実行する第1
の専用演算部と、積和演算を専用に実行する第2の専用
演算部とが、内部バスを介して中央演算処理部本体に接
続されて設けられている中央演算処理装置を有し、 2次元表現あるいは3次元表現の動画の画像データを生
成する際に、前記第1の専用演算部により座標変換演算
を行い、前記第2の専用演算部により物理的変化、変形
等の物理表現演算を行うようにすることを特徴とする画
像生成装置。
2. A method according to claim 1, further comprising the steps of:
A central processing unit, which is connected to the main body of the central processing unit via an internal bus, and a dedicated processing unit for executing the product-sum operation exclusively. When generating image data of a moving image in a three-dimensional expression or a three-dimensional expression, a coordinate conversion operation is performed by the first dedicated operation unit, and a physical expression operation such as physical change or deformation is performed by the second dedicated operation unit. An image generation apparatus characterized in that the image generation is performed.
【請求項3】記憶媒体に記憶されている、画像を描画す
るためのデータを読み出す読み出し手段を備え、この読
み出したデータを用いて画像を生成する装置であって、 前記記憶媒体には、ゲームのデータが前記画像を描画す
るデータと共に記憶されて、ゲーム機の構成とされてな
る請求項3に記載の画像生成装置。
3. An apparatus for reading out data for drawing an image stored in a storage medium, wherein the read-out means generates an image by using the read-out data. 4. The image generation device according to claim 3, wherein the data of the image generation device is stored together with the data for drawing the image, thereby forming a game machine.
JP17551496A 1996-06-14 1996-06-14 Central arithmetic processing unit and image generator using the processing unit Pending JPH103466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17551496A JPH103466A (en) 1996-06-14 1996-06-14 Central arithmetic processing unit and image generator using the processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17551496A JPH103466A (en) 1996-06-14 1996-06-14 Central arithmetic processing unit and image generator using the processing unit

Publications (1)

Publication Number Publication Date
JPH103466A true JPH103466A (en) 1998-01-06

Family

ID=15997391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17551496A Pending JPH103466A (en) 1996-06-14 1996-06-14 Central arithmetic processing unit and image generator using the processing unit

Country Status (1)

Country Link
JP (1) JPH103466A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503926A (en) * 1998-02-16 2002-02-05 カナル プラス ソシエテ アノニム Processing of digital image data in decoder.
US6714690B1 (en) 1999-10-14 2004-03-30 Sega Enterprises, Ltd. Image processing device having matrix computing units
US6807620B1 (en) 2000-02-11 2004-10-19 Sony Computer Entertainment Inc. Game system with graphics processor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503926A (en) * 1998-02-16 2002-02-05 カナル プラス ソシエテ アノニム Processing of digital image data in decoder.
US6714690B1 (en) 1999-10-14 2004-03-30 Sega Enterprises, Ltd. Image processing device having matrix computing units
US6807620B1 (en) 2000-02-11 2004-10-19 Sony Computer Entertainment Inc. Game system with graphics processor
US6891544B2 (en) 2000-02-11 2005-05-10 Sony Computer Entertainment Inc. Game system with graphics processor

Similar Documents

Publication Publication Date Title
JP4846120B2 (en) Graphics device with skeleton animation stitching hardware
US5933148A (en) Method and apparatus for mapping texture
US5793376A (en) Method of producing image data, image data processing apparatus, and recording medium
US7307640B2 (en) Method and apparatus for efficient generation of texture coordinate displacements for implementing emboss-style bump mapping in a graphics rendering system
JP3492761B2 (en) Image generation method and apparatus
KR20020012561A (en) Image producing device
US5659672A (en) Method and apparatus for generating images
JP2002203255A (en) Method and device for image processing, computer program and semiconductor device
JP3569089B2 (en) Image generation method, image generation device, recording medium, and pseudo random number generation device
US7212215B2 (en) Apparatus and method for rendering an antialiased image
US7161600B2 (en) Methods and apparatus for transforming three-dimensional objects in video games
EP1306114B1 (en) Recording medium storing 3D model deformation program, 3D model deformation program, 3D deformation method and video game device
JPH103466A (en) Central arithmetic processing unit and image generator using the processing unit
JP3809294B2 (en) GAME DEVICE, GAME METHOD, COMPUTER-READABLE RECORDING MEDIUM
JP3643036B2 (en) Apparatus and method for perspective transformation
JP3636681B2 (en) Image processing method, image processing apparatus, semiconductor device, computer program, and recording medium
JP3910259B2 (en) Image processing apparatus and method, and rendering apparatus and method
JP3306139B2 (en) Image processing device and game machine
JP3872032B2 (en) Image generation program, image generation apparatus, image generation method, and video game apparatus
JP3468985B2 (en) Graphic drawing apparatus and graphic drawing method
JP4726355B2 (en) Image processing apparatus and image processing program
JP3479184B2 (en) Image generation method and image generation device
JP3238567B2 (en) Image generation method and apparatus
JP4391633B2 (en) Image generation system and information storage medium
JPH09292927A (en) Function generator

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050816

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080613