JPH10340308A - Neuro element - Google Patents

Neuro element

Info

Publication number
JPH10340308A
JPH10340308A JP9149783A JP14978397A JPH10340308A JP H10340308 A JPH10340308 A JP H10340308A JP 9149783 A JP9149783 A JP 9149783A JP 14978397 A JP14978397 A JP 14978397A JP H10340308 A JPH10340308 A JP H10340308A
Authority
JP
Japan
Prior art keywords
voltage
input
variable
circuit
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9149783A
Other languages
Japanese (ja)
Other versions
JP3912852B2 (en
Inventor
Akira Nagami
旭 永見
Hirofumi Inada
洋文 稲田
Naoya Miyano
尚哉 宮野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP14978397A priority Critical patent/JP3912852B2/en
Publication of JPH10340308A publication Critical patent/JPH10340308A/en
Application granted granted Critical
Publication of JP3912852B2 publication Critical patent/JP3912852B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a neuro element which improves reliability and enables high-speed operation. SOLUTION: Concerning the neuro element for constituting a neural network while using radial basic function, this element is provided with a two-output differential amplifier 3, a multiplier 5 for multiplying these two outputs and a variable voltage circuit 1 for outputting a prescribed voltage, an input to the virtual node of neural network is defined as one input of the differential amplifier 3 at least, and the voltage outputted by the variable voltage circuit 1 is added to the input.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、人間の脳の神経系
を模倣したニューラルネットワークを構成するためのニ
ューロ素子に関し、特に、半導体集積回路で容易に実現
できるニューロ素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a neural element for constructing a neural network imitating the nervous system of the human brain, and more particularly to a neural element which can be easily realized by a semiconductor integrated circuit.

【0002】[0002]

【従来の技術】人間の脳の神経系を模倣したニューラル
ネットワークを有する情報処理装置(ニューロコンピュ
ータ)が注目されている。このようなニューロコンピュ
ータは、所定の学習アルゴリズムに従って多数のニュー
ロン間の結合強度を変更することにより、ノイマン型コ
ンピュータが不得意であるあいまいな情報処理における
解を得ることができる。
2. Description of the Related Art An information processing apparatus (neurocomputer) having a neural network imitating the nervous system of the human brain has been receiving attention. Such a neurocomputer can obtain an ambiguous solution in information processing that Neumann-type computers are not good at by changing the connection strength between many neurons according to a predetermined learning algorithm.

【0003】ニューラルネットワークをプログラムでは
なく装置として実現するために必要であるニューロ素子
として、EEPROMを用いたものが提案されている(特開平
3−144785号公報)。このニューロ素子では、各入力信
号にそれぞれの係数を乗算し、それらの合計を例えばシ
グモイド関数のようなしきい値関数に入力し、その関数
の計算値をニューロ素子の出力としている。
As a neural element required to realize a neural network as a device rather than a program, a neural element using an EEPROM has been proposed (Japanese Patent Laid-Open No. 3-144785). In this neuro element, each input signal is multiplied by a coefficient, the sum of the coefficients is input to a threshold function such as a sigmoid function, and the calculated value of the function is used as the output of the neuro element.

【0004】一方、しきい値関数とは異なり、動径基底
関数を用いたニューラルネットワークも考案されている
が、この種のニューラルネットワークをハードウェアに
て実現する構成としては、ガウス関数を動径基底関数と
したニューラルネットワークが知られている(“A Gaus
sian Synapse Circuit For Analog VLSI Neural Networ
ks" )。図4(a)は、このガウス関数を動径基底関数
としたニューラルネットワークを構成するニューロ素子
の構成例を示す回路図である。このニューロ素子は、M
OSトランジスタを用いた1対の差動増幅器とカレント
ミラー回路とを組み合わせたものとなっており、高圧側
電源電圧VDDがソースに印加されたMOSトランジスタ
3 のドレインに2つのMOSトランジスタM1 ,M2
のソースが接続され、MOSトランジスタM2 のゲート
はコンデンサC1 を介して接地されている。
On the other hand, unlike a threshold function, a neural network using a radial basis function has been devised. However, as a configuration for realizing this kind of neural network by hardware, a Gaussian function is used for the radial network. Neural networks based on basis functions are known (“A Gauss
sian Synapse Circuit For Analog VLSI Neural Networ
ks "). FIG. 4A is a circuit diagram showing a configuration example of a neural element forming a neural network using the Gaussian function as a radial basis function.
It is a combination of a pair of differential amplifiers using an OS transistor and a current mirror circuit. Two MOS transistors M 1 are connected to the drain of a MOS transistor M 3 whose source is applied with the high-side power supply voltage V DD. , M 2
Source connected to the gate of the MOS transistor M 2 is grounded via a capacitor C 1.

【0005】MOSトランジスタM1 のドレインは、低
圧側電源電圧VSSがソースに印加された2つのMOSト
ランジスタM4 ,M5 のドレインに接続され、MOSト
ランジスタM5 はドレインとゲートとが接続されてい
る。高圧側電源電圧VDDがソースに印加されたMOSト
ランジスタM9 のドレインに2つのMOSトランジスタ
7 ,M8 のソースが接続され、MOSトランジスタM
8 のドレインはコンデンサC2 を介して接地されてい
る。
The drain of the MOS transistor M 1 is connected to the drains of two MOS transistors M 4 and M 5 whose low-voltage-side power supply voltage V SS is applied to the source, and the drain and gate of the MOS transistor M 5 are connected. ing. The sources of the two MOS transistors M 7 and M 8 are connected to the drain of the MOS transistor M 9 to which the high-side power supply voltage V DD has been applied, and the MOS transistor M
Drain of 8 is grounded through a capacitor C 2.

【0006】MOSトランジスタM7 のドレインは、低
圧側電源電圧VSSがソースに印加された2つのMOSト
ランジスタM10,M11のドレインに接続され、MOSト
ランジスタM11はドレインとゲートとが接続されてい
る。MOSトランジスタM8 のドレインはMOSトラン
ジスタM1 のドレインに接続され、MOSトランジスタ
2 のドレインはMOSトランジスタM7 のドレインに
接続されている。
The drain of the MOS transistor M 7 is connected to the drains of two MOS transistors M 10 and M 11 to which the low-voltage-side power supply voltage V SS is applied to the source, and the drain and gate of the MOS transistor M 11 are connected. ing. The drain of the MOS transistor M 8 is connected to the drain of the MOS transistor M 1, the drain of the MOS transistor M 2 is connected to the drain of the MOS transistor M 7.

【0007】高圧側電源電圧VDDがソースに印加された
MOSトランジスタM15のドレインは、低圧側電源電圧
SSがソースに印加された2つのMOSトランジスタM
6 ,M12のドレインに接続され、MOSトランジスタM
6 のドレインはMOSトランジスタM5 のドレインに、
MOSトランジスタM12のゲートはMOSトランジスタ
11のゲートにそれぞれ接続されている。
[0007] The drain of the MOS transistor M 15 which high-voltage power source voltage V DD is applied to the source, the two MOS transistors low-voltage power source voltage V SS is applied to the source M
6, is connected to the drain of M 12, MOS transistor M
The drain of the 6 to the drain of the MOS transistor M 5,
The gate of the MOS transistor M 12 is connected to the gate of the MOS transistor M 11.

【0008】高圧側電源電圧VDDがソースに印加された
MOSトランジスタM13のドレインは、定電流源IX1
一方に接続され、定電流源IX1の他方は低圧側電源電圧
SSが印加されている。MOSトランジスタM13のドレ
インは、MOSトランジスタM13,M3 ,M9 ,M15
それぞれのゲートに接続されている。低圧側電源電圧V
SSがソースに印加されたMOSトランジスタM14のドレ
インは、定電流源IX2の一方に接続され、定電流源IX2
の他方は高圧側電源電圧VDDが印加されている。MOS
トランジスタM14のドレインは、MOSトランジスタM
14,M4 ,M10のそれぞれのゲートに接続されている。
[0008] The drain of the high-pressure side MOS transistor M 13 which supply voltage V DD is applied to the source is connected to one of the constant current source I X1, the other constant current source I X1 is applied low voltage side power supply voltage V SS Have been. The drain of the MOS transistor M 13 is connected to the gates of the MOS transistors M 13, M 3, M 9 , M 15. Low-voltage power supply voltage V
The drain of the MOS transistor M 14 which SS is applied to the source is connected to one of the constant current source I X2, the constant current source I X2
The other is applied with the high-side power supply voltage V DD . MOS
The drain of the transistor M 14 is, MOS transistor M
14 , M 4 , and M 10 .

【0009】1対の差動増幅器としての入力電圧VIN
正側はMOSトランジスタM1 のゲートに、負側はMO
SトランジスタM7 のゲートに与えられる。入力電圧V
INのリファレンス電圧VW の正側はMOSトランジスタ
2 のゲートに、負側はMOSトランジスタM8 のゲー
トに与えられる。ニューロ素子としての出力電流IOU T
は、MOSトランジスタM15のドレインから得られる。
The positive side of the input voltage V IN as a pair of differential amplifiers is connected to the gate of the MOS transistor M 1 , and the negative side is set to MO.
It is applied to the gate of the S transistor M 7. Input voltage V
Positive side of the reference voltage V W of the IN to the gate of the MOS transistor M 2, the negative side is applied to the gate of the MOS transistor M 8. Output current I OU T as neuro device
It is obtained from the drain of the MOS transistor M 15.

【0010】このような構成のニューロ素子では、1対
の差動増幅器における入力電圧VINとリファレンス電圧
W とに応じた、MOSトランジスタM1 ,M8 のドレ
イン電流の合計電流I1 及びMOSトランジスタM2
7 のドレイン電流の合計電流I2 が、定電流源である
MOSトランジスタM4 ,M5 及びMOSトランジスタ
11,M10を通じて流れる。そのとき、上段カレントミ
ラー回路のMOSトランジスタM15を通じて流れる電流
の内、電流I1 ,I2 と同じ量の電流が定電流源である
MOSトランジスタM6 ,M12を通じて接地側に流れ、
残りの電流が出力電流IOUT として出力されるようにな
っている。
In the neuro element having such a configuration, the total current I 1 of the drain currents of the MOS transistors M 1 and M 8 according to the input voltage V IN and the reference voltage V W in the pair of differential amplifiers and the MOS The transistors M 2 ,
Total current I 2 of the drain current of M 7 flows through the MOS transistors M 4, M 5 and the MOS transistor M 11, M 10 is a constant current source. Then, among the current flowing through the MOS transistor M 15 of the upper current mirror circuit flows to the ground through the MOS transistor M 6, M 12 the same amount of current as the current I 1, I 2 is a constant current source,
The remaining current is output as the output current I OUT .

【0011】ここで、この回路は(1)式に示すよう
な、出力であるガウス関数特性の入力電圧に対するシフ
トに相当するsynapse weightWjiと、標準偏差を決定す
るσjiとを、それぞれ差動増幅器リファレンス電圧VW
と、図4(b)に示すようなトランジスタサイズ(ゲー
ト幅/ゲート長)の変化により表現している。(1)式
において、Yj は出力ニューロンを、Xj は入力ニュー
ロンを表す。
In this circuit, as shown in equation (1), a synapse weight W ji corresponding to a shift of the output Gaussian function characteristic with respect to the input voltage and a σ ji for determining the standard deviation are respectively differentially calculated. Amplifier reference voltage V W
And the change in transistor size (gate width / gate length) as shown in FIG. In equation (1), Y j represents an output neuron, and X j represents an input neuron.

【0012】[0012]

【数1】 (Equation 1)

【0013】図5(a)は、図4(a)に示したニュー
ロ素子の、差動増幅器におけるリファレンス電圧VW
変化させたときの入出力特性を示したグラフであり、リ
ファレンス電圧VW の高低変化に応じて、特性曲線が差
動増幅器における入力電圧V INの高低方向へシフトす
る。図5(b)は、図4(a)に示したニューロ素子
の、カレントミラー回路の定電流源IX1,IX2の電流値
X を変化させたときの入出力特性を示したグラフであ
り、定電流源IX1,IX2の電流値IX が増加するに従っ
て出力電流IOUT も増加する。これらの基底関数特性曲
線の変化により、ニューラルネットワークにおけるシナ
プスの重み付けが可能となる。
FIG. 5 (a) shows the new model shown in FIG. 4 (a).
Element, the reference voltage V in the differential amplifierWTo
FIG. 5 is a graph showing input / output characteristics when changed.
Reference voltage VWThe characteristic curve differs according to the height change
Input voltage V in a dynamic amplifier INShift to higher or lower
You. FIG. 5B shows the neuro element shown in FIG.
Of the constant current source I of the current mirror circuitX1, IX2Current value
IXIs a graph showing the input / output characteristics when
Constant current source IX1, IX2Current value IXAccording to increase
Output current IOUTAlso increase. These basis function characteristic songs
The change of the line causes the neural network
The weighting of the pulses becomes possible.

【0014】[0014]

【発明が解決しようとする課題】従来は、図5(b)に
示すように、入出力特性全体において、定電流源IX1
X2の電流値IX の変化に対し、同じ比率で出力電流I
OUT は変化していない。つまり、パラメータ変更に際し
て出力が線形に変化しない。これは、出力電流I OUT
上段カレントミラーの電流と差動増幅器の電流との差し
引きにより決定されている為と考えられるが、このよう
な特性のずれは、ニューラルネットワークにおいて基底
関数の積和演算を行う際、その出力結果の信頼性を大幅
に低下させる。
Conventionally, as shown in FIG.
As shown in the figure, the constant current source IX1,
IX2Current value IXOutput current I at the same ratio
OUTHas not changed. In other words, when changing parameters
Output does not change linearly. This is the output current I OUTBut
The difference between the current of the upper stage current mirror and the current of the differential amplifier
It is thought that it is determined by pulling, but like this
Characteristic shift is the basis in neural networks.
When performing product-sum operation of functions, the reliability of the output result is greatly increased
To lower.

【0015】また、動径基底関数特性における、入力に
対するシフト量及び振幅を、それぞれ差動増幅器リファ
レンス電圧VW 及び定電流源IX1,IX2の電流値IX
変化により行っており、この場合、回路外部からリファ
レンス電圧VW 及び定電流源IX1,IX2の電流値IX
制御し、その状態を記憶する必要があり、ネットワーク
全体の信号処理時間が長くなる問題がある。本発明は、
このような事情に鑑みてなされたものであり、信頼性が
高く、高速動作が可能なニューロ素子を提供することを
目的とする。
The shift amount and amplitude with respect to the input in the radial basis function characteristics are determined by changes in the differential amplifier reference voltage V W and the current values I X of the constant current sources I X1 and I X2 , respectively. If, by controlling the current value I X of the circuit outside the reference voltage V W and a constant current source I X1, I X2, it is necessary to store the state, there is a problem that the signal processing time for the entire network increases. The present invention
The present invention has been made in view of such circumstances, and has as its object to provide a neuro element having high reliability and capable of high-speed operation.

【0016】[0016]

【課題を解決するための手段】第1発明に係るニューロ
素子は、動径基底関数を用いてニューラルネットワーク
を構成するためのニューロ素子において、2出力の差動
増幅器と、該2出力を乗算する乗算器と、所定の電圧を
出力する可変電圧回路とを備え、前記ニューラルネット
ワークの仮想するノードへの入力を前記差動増幅器の少
なくとも一方の入力となし、該入力に前記電圧を加算す
べくなしてあることを特徴とする。
According to a first aspect of the present invention, there is provided a neural element for constructing a neural network using a radial basis function, wherein the differential element has two outputs and the two outputs are multiplied. A multiplier and a variable voltage circuit for outputting a predetermined voltage, wherein an input to a virtual node of the neural network is at least one input of the differential amplifier, and the voltage is added to the input. It is characterized by having.

【0017】第2発明に係るニューロ素子は、前記可変
電圧回路は、ベース電圧が可変抵抗と定電流回路とによ
り制御されるエミッタホロワ可変電圧回路であることを
特徴とする。
The neuro element according to the second invention is characterized in that the variable voltage circuit is an emitter follower variable voltage circuit whose base voltage is controlled by a variable resistor and a constant current circuit.

【0018】第3発明に係るニューロ素子は、前記差動
増幅器の負荷抵抗は可変抵抗器であることを特徴とす
る。
A neuro element according to a third invention is characterized in that the load resistance of the differential amplifier is a variable resistor.

【0019】本発明に係るニューロ素子では、差動増幅
器とその差動増幅器の2出力を乗算する乗算器とから構
成されたニューロ素子において、動径基底関数特性にお
ける入力に対する出力シフト量の変化を、差動増幅器の
入力側外部入力電圧に直列に、可変抵抗器と定電流回路
とによりベース電圧が制御されるエミッタホロワ可変電
圧回路を付加することにより実現している。また、差動
増幅器の負荷抵抗に可変抵抗器を使用することにより、
出力ノードの電圧降下量を変化させ、出力特性の振幅を
抵抗値に対し線形に変化させる。
In the neuro element according to the present invention, in a neuro element composed of a differential amplifier and a multiplier for multiplying two outputs of the differential amplifier, a change in an output shift amount with respect to an input in a radial basis function characteristic is measured. This is realized by adding an emitter follower variable voltage circuit whose base voltage is controlled by a variable resistor and a constant current circuit in series with the input external input voltage of the differential amplifier. Also, by using a variable resistor for the load resistance of the differential amplifier,
The amount of voltage drop at the output node is changed, and the amplitude of the output characteristic is changed linearly with respect to the resistance value.

【0020】これにより、動径基底関数特性における振
幅、及び入力に対するシフト量を変化させるのに、回路
外部で各電流源及び各電圧源を制御しその状態を記憶す
る必要がなくなり、ネットワーク全体の信号処理時間が
短縮される。つまり、学習過程におけるニューラルネッ
トワーク内の動径基底関数の各パラメータを各可変抵抗
器により保持することができ、回路外部からの制御が不
要となり、ネットワークの信号処理速度も格段に向上す
る。
Thus, it is not necessary to control each current source and each voltage source outside the circuit and store the state of the entire network in order to change the amplitude in the radial basis function characteristic and the shift amount with respect to the input. Signal processing time is reduced. That is, each parameter of the radial basis function in the neural network in the learning process can be held by each variable resistor, so that control from outside the circuit becomes unnecessary, and the signal processing speed of the network is significantly improved.

【0021】[0021]

【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。図1は、本発明に係る
ニューロ素子の実施の形態の構成を示す回路図である。
このニューロ素子は、差動増幅回路部3(差動増幅器)
と入力電圧回路部2と基準電圧回路部4と乗算器5とエ
ミッタホロワ可変電圧回路部1(可変電圧回路)とから
構成されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings showing an embodiment. FIG. 1 is a circuit diagram showing a configuration of an embodiment of a neuro element according to the present invention.
This neuro element is a differential amplifier circuit 3 (differential amplifier)
And an input voltage circuit section 2, a reference voltage circuit section 4, a multiplier 5, and an emitter follower variable voltage circuit section 1 (variable voltage circuit).

【0022】差動増幅回路部3は、トランジスタTR1
のコレクタが、一方の可変抵抗器VRC (負荷抵抗)を
介して定電圧源VDDに接続され、エミッタが、一端が接
地された定電流源IEEに接続されている。また、トラン
ジスタTR2 のコレクタが、他方の可変抵抗器VR
C (負荷抵抗)を介して定電圧源VDDに接続され、エミ
ッタが定電流源IEEに接続されている。これらの両トラ
ンジスタTR1 ,TR2 の特性は同一である。また、両
可変抵抗器VRC は、図示しない外部からの制御電圧に
応じてその抵抗値を調整できる可変抵抗器である。
The differential amplifier circuit 3 includes a transistor TR 1
Is connected to the constant voltage source V DD via one variable resistor VR C (load resistance), and the emitter is connected to the constant current source IEEE having one end grounded. The collector of the transistor TR 2 is the other of the variable resistor VR
It is connected to a constant voltage source V DD via C (load resistance), and the emitter is connected to a constant current source IE . The characteristics of these two transistors TR 1 and TR 2 are the same. The variable resistors VR C are variable resistors whose resistance can be adjusted according to an external control voltage (not shown).

【0023】入力電圧回路部2は、時間的に変化する入
力信号源としての入力電圧源VIN及び抵抗RB1,RB2
らなる閉回路であり、可変入力電圧源VINの正側端子に
抵抗RB1が、負側端子に抵抗RB2が接続され、両抵抗R
B1,RB2の共通接続点がトランジスタTR1 のベースに
接続されている。エミッタホロワ可変電圧回路部1は、
トランジスタTR3 のコレクタが定電圧源VDDに接続さ
れ、エミッタが、他端が接地された抵抗RB3の一端と、
可変入力電圧源VINの負側端子とに接続されている。ま
た、一端が定電圧源VDDに接続された可変抵抗器VRB
(可変抵抗)の他端に、定電流源IBB(定電流回路)の
一端が接続され、定電流源IBBの他端は接地されてい
る。可変抵抗器VRB の他端はトランジスタTR3 のベ
ースにも接続されている。可変抵抗器VRB は、図示し
ない外部からの制御電圧に応じてその抵抗値を調整でき
る可変抵抗器である。
The input voltage circuit section 2 is a closed circuit comprising an input voltage source V IN as a time-varying input signal source and resistors R B1 and R B2 , and is connected to the positive terminal of the variable input voltage source V IN. The resistor R B1 is connected to the negative terminal and the resistor R B2 is
B1, the common connection point of R B2 is connected to the base of the transistor TR 1. The emitter follower variable voltage circuit section 1
The collector of the transistor TR 3 is connected to a constant voltage source V DD, emitter, and one end of a resistor R B3 other end of which is grounded,
It is connected to the negative terminal of the variable input voltage source V IN . Further, a variable resistor VR B having one end connected to the constant voltage source V DD.
The other end of the (variable resistor), one end of the constant current source I BB (constant current circuit) connected, the other end of the constant current source I BB is grounded. The other end of the variable resistor VR B is also connected to the base of the transistor TR 3. Variable resistor VR B is a variable resistor capable of adjusting the resistance value in response to an external control voltage (not shown).

【0024】基準電圧回路部4は、基準電圧源VREF
び抵抗RB1,RB2からなる閉回路であり、基準電圧源V
REF の正側端子に抵抗RB1が、負側端子に抵抗RB2が接
続され、両抵抗RB1,RB2の共通接続点がトランジスタ
TR2 のベースに接続されている。また、基準電圧源V
REF の負側端子はバイアス電圧源VBSの正側端子にも接
続され、バイアス電圧源VBSの負側端子は接地されてい
る。乗算器5は、トランジスタTR1 ,TR2 のコレク
タ電圧V1 ,V2 が個別に入力される。
The reference voltage circuit section 4 is a closed circuit composed of a reference voltage source V REF and resistors R B1 and R B2.
Resistor R B1 to the positive terminal of REF is, the resistance R B2 is connected to the negative terminal, a common connection point of the resistors R B1, R B2 is connected to the base of the transistor TR 2. Also, the reference voltage source V
The negative terminal of the REF is also connected to the positive terminal of the bias voltage source V BS, the negative terminal of the bias voltage source V BS is grounded. The multiplier 5 receives the collector voltages V 1 and V 2 of the transistors TR 1 and TR 2 individually.

【0025】このような構成のニューロ素子では、両ト
ランジスタTR1 ,TR2 の特性を表す式(2)(3)
と、差動増幅回路部3における条件式(4)とから計算
により求めた式(5)(6)で表される入力電圧VIN
応じたシグモイド特性を有する差動出力電流IC1,IC2
が流れる。
In the neuro element having such a configuration, the equations (2) and (3) representing the characteristics of both transistors TR 1 and TR 2 are used.
And differential output currents I C1 and I C having sigmoid characteristics corresponding to the input voltage V IN represented by equations (5) and (6) obtained by calculation from conditional equation (4) in differential amplifier circuit section 3. C2
Flows.

【0026】[0026]

【数2】 (Equation 2)

【0027】[0027]

【数3】 (Equation 3)

【0028】そして、差動出力電流IC1,IC2と可変抵
抗器VRCの抵抗値とで決まる差動出力電圧V1 ,V2
を乗算器5において掛け算し、最終的な回路出力とし
て、式(7)で表される動径基底関数特性を有するIC1
・IC2に比例した電圧V1 ・V 2 が、乗算器5から出力
される。
Then, the differential output current IC1, IC2And variable resistor
Anti-arms VRCDifferential output voltage V determined by the resistance value of1, VTwo
Is multiplied by a multiplier 5 to obtain a final circuit output.
Thus, I having a radial basis function characteristic represented by the equation (7)C1
・ IC2Voltage V proportional to1・ V TwoIs output from the multiplier 5
Is done.

【0029】[0029]

【数4】 (Equation 4)

【0030】ここで、IE1,IE2はトランジスタT
1 ,TR2 のエミッタ電流を、VE1,VE2はトランジ
スタTR1 ,TR2 のベース・エミッタ間電圧を表す。
また、αはトランジスタTR1 ,TR2 のベース接地短
絡電流増幅率を、qは電子の電荷量を、kはボルツマン
定数を、Tは温度を、IS はトランジスタTR1 ,TR
2の逆方向飽和電流を表す。
Here, I E1 and I E2 are transistors T
R 1 and TR 2 represent emitter currents, and V E1 and V E2 represent base-emitter voltages of transistors TR 1 and TR 2 .
Α is the base ground short-circuit current amplification factor of the transistors TR 1 and TR 2 , q is the amount of electron charge, k is the Boltzmann constant, T is the temperature, I S is the transistors TR 1 and TR 2.
2 represents the reverse saturation current.

【0031】ここで、ニューラルネットワークの学習過
程において、ネットワーク内の各ニューロン間の結合強
度を変更する必要が有るが、これをハードウェアにより
実現する為には、各ニューロンの出力である動径基底関
数特性を式(8)及び図2で表されるようにする。
Here, in the learning process of the neural network, it is necessary to change the connection strength between the neurons in the network. In order to realize this by hardware, the radial basis which is the output of each neuron is required. The function characteristics are represented by Expression (8) and FIG.

【0032】[0032]

【数5】 (Equation 5)

【0033】ここに、VOUT =V1 ・V2 である。この
とき、変数Ck により出力振幅を、変数βk により半値
幅を、変数θk により入力に対するシフト量をそれぞれ
変化させる必要がある。f[x(t)]はネットワーク
における各ニューロン出力の積和を、x(t)はネット
ワークの入力データを表す。
Here, V OUT = V 1 · V 2 . At this time, it is necessary to change the output amplitude by the variable C k, the half width by the variable β k , and the shift amount with respect to the input by the variable θ k . f [x (t)] represents the product sum of each neuron output in the network, and x (t) represents the input data of the network.

【0034】以下に、このニューロ素子において、入力
に対する出力シフト量、及び出力振幅の変化を実現する
方法を説明する。図1に示したように、差動増幅回路部
3の入力電圧回路部2に直列に付加したエミッタホロワ
可変電圧回路部1内の定電圧源VDD側抵抗VRB 、及び
差動増幅回路部3の両コレクタ負荷抵抗VRC は可変抵
抗器となっており、各抵抗値の変化により、図2に示す
ように動径基底関数特性の入力に対するシフト量及び振
幅を変化させる。詳細には、可変抵抗器VRB の抵抗値
を変化させることにより、入力側のトランジスタTR1
のベースバイアス電圧が、基準側のトランジスタTR2
のベースバイアス電圧に対しオフセットされるようにな
り、そのオフセット分だけ差動増幅回路部3の平衡点は
移動し、動径基底関数出力特性も入力電圧VINに対しシ
フトする。
A method of realizing a change in the output shift amount with respect to the input and the output amplitude in the neuro element will be described below. As shown in FIG. 1, the constant voltage source V DD side resistor VR B in the emitter follower variable voltage circuit 1 added in series to the input voltage circuit 2 of the differential amplifier circuit 3, and the differential amplifier circuit 3 The two collector load resistors VR C are variable resistors, and the amount of shift and the amplitude with respect to the input of the radial basis function characteristic are changed as shown in FIG. 2 by changing each resistance value. In particular, by changing the resistance value of the variable resistor VR B, the input-side transistor TR 1
Of the reference transistor TR 2
, The equilibrium point of the differential amplifier circuit 3 moves by the offset, and the radial basis function output characteristic also shifts with respect to the input voltage V IN .

【0035】このときの可変抵抗器VRB の抵抗値の変
化は、実用的な回路電源電圧を考慮すると、1kΩ〜1
00kΩ程度が適当である。また、コレクタ負荷抵抗で
ある可変抵抗器VRC の抵抗値を変化させることによ
り、差動出力電圧V1 ,V2 の電圧降下が変化し、差動
増幅回路部3の出力のシグモイド特性及び乗算器5の出
力の動径基底関数特性の振幅が変化する。このときのコ
レクタ負荷抵抗である可変抵抗器VRC の抵抗値として
は、素子の増幅特性及びフルスイングを考慮すると、1
00Ω〜10kΩが適当である。
At this time, the change in the resistance value of the variable resistor VR B is 1 kΩ to 1 k in consideration of a practical circuit power supply voltage.
About 00 kΩ is appropriate. Further, by changing the resistance value of the variable resistor VR C which is the collector load resistance, the voltage drop of the differential output voltages V 1 and V 2 changes, and the sigmoid characteristic and multiplication of the output of the differential amplifier circuit section 3 are obtained. The amplitude of the radial basis function characteristic of the output of the detector 5 changes. At this time, the resistance value of the variable resistor VR C , which is the collector load resistance, is 1 in consideration of the amplification characteristics and the full swing of the element.
00Ω to 10 kΩ is appropriate.

【0036】図3(a)は、可変抵抗器VRB の抵抗値
を30kΩ〜38kΩに変化させたときのニューロ素子
の入出力特性を示したグラフである。ここに、VOUT
1・V2 である。抵抗値を30kΩ,34kΩ,38
kΩと増加させるに従い、出力特性は、同一の関数特性
を保った状態で、入力電圧VINに対しシフトしており、
そのシフト量は抵抗値の変化に対して線形に変化してい
る。図3(b)は、可変抵抗器VRC の抵抗値を1kΩ
〜3kΩに変化させたときのニューロ素子の入出力特性
を示したグラフである。抵抗値を1kΩ,2kΩ,3k
Ωと増加させるに従い、特性曲線も、式(7)で表され
る動径基底関数特性を保った状態で、その振幅が2倍、
3倍となっており、可変抵抗器VRC の抵抗値の変化に
対して線形に変化している。
[0036] FIG. 3 (a) is a graph showing input-output characteristics of the neuro device when changing the resistance value of the variable resistor VR B to 30Keiomega~38keiomega. Where V OUT =
V 1 · V 2 . The resistance value is 30 kΩ, 34 kΩ, 38
As the resistance increases, the output characteristic shifts with respect to the input voltage V IN while maintaining the same function characteristic.
The shift amount changes linearly with the change in the resistance value. FIG. 3B shows that the resistance value of the variable resistor VR C is 1 kΩ.
4 is a graph showing input / output characteristics of a neuro element when the voltage is changed to に 3 kΩ. Resistance value of 1 kΩ, 2 kΩ, 3 k
As the value increases, the amplitude of the characteristic curve is also doubled while maintaining the radial basis function characteristic represented by the equation (7).
It is three times, and changes linearly with the change in the resistance value of the variable resistor VR C.

【0037】[0037]

【発明の効果】第1,2発明に係るニューロ素子によれ
ば、その入力電圧に可変電圧回路からの可変電圧を加算
するので、ニューロ素子の出力である動径基底関数特性
の、入力電圧に対するシフト量を線形に変化させること
ができる。
According to the neuro elements according to the first and second aspects of the present invention, the variable voltage from the variable voltage circuit is added to the input voltage. The shift amount can be changed linearly.

【0038】第3発明に係るニューロ素子によれば、さ
らに、差動増幅器の可変負荷抵抗器により、ニューロ素
子の出力である動径基底関数特性の、入力電圧に対する
振幅を線形に変化させることができるので、ニューラル
ネットワークの学習過程において必要であるネットワー
ク内の各ニューロン間の結合強度を正確に変更でき、ネ
ットワーク出力の信頼性を大幅に向上させることができ
る。従って、内蔵の各可変抵抗器により、基底関数の各
パラメータを変化させることができるので、ニューラル
ネットワークの完全なハードウェア化が実現可能とな
り、信号処理速度も格段に速くなる。
According to the neuro element of the third aspect, the amplitude of the radial basis function characteristic, which is the output of the neuro element, with respect to the input voltage can be linearly changed by the variable load resistor of the differential amplifier. Since it is possible, the connection strength between each neuron in the network, which is necessary in the learning process of the neural network, can be accurately changed, and the reliability of the network output can be greatly improved. Therefore, since each parameter of the basis function can be changed by each built-in variable resistor, complete hardware realization of the neural network can be realized, and the signal processing speed is significantly increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るニューロ素子の実施の形態の構成
を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of an embodiment of a neuro element according to the present invention.

【図2】変数Ck ,θk の、ニューロ素子の入出力特性
に対する影響を説明する為の説明図である。
FIG. 2 is an explanatory diagram for explaining the influence of variables C k and θ k on input / output characteristics of a neuro element.

【図3】可変抵抗器の抵抗値を変化させたときのニュー
ロ素子の入出力特性を示したグラフである。
FIG. 3 is a graph showing input / output characteristics of a neuro element when a resistance value of a variable resistor is changed.

【図4】ガウス関数を動径基底関数としたニューラルネ
ットワークを構成する従来のニューロ素子の構成例を示
す回路図である。
FIG. 4 is a circuit diagram showing a configuration example of a conventional neural element forming a neural network using a Gaussian function as a radial basis function.

【図5】図4に示したニューロ素子の入出力特性を示し
たグラフである。
FIG. 5 is a graph showing input / output characteristics of the neuro element shown in FIG.

【符号の説明】[Explanation of symbols]

1 エミッタホロワ可変電圧回路部(可変電圧回路) 2 入力電圧回路部 3 差動増幅回路部(差動増幅器) 4 基準電圧回路部 5 乗算器 IBB 定電流源(定電流回路) TR1 〜TR3 トランジスタ VRB 可変抵抗器(可変抵抗) VRC 可変抵抗器(負荷抵抗、コレクタ負荷抵抗) VIN 入力電圧源REFERENCE SIGNS LIST 1 Emitter follower variable voltage circuit section (variable voltage circuit) 2 Input voltage circuit section 3 Differential amplifier circuit section (differential amplifier) 4 Reference voltage circuit section 5 Multiplier I BB Constant current source (constant current circuit) TR 1 to TR 3 Transistor VR B variable resistor (variable resistor) VR C variable resistor (load resistor, collector load resistor) V IN input voltage source

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 動径基底関数を用いてニューラルネット
ワークを構成するためのニューロ素子において、 2出力の差動増幅器と、該2出力を乗算する乗算器と、
所定の電圧を出力する可変電圧回路とを備え、前記ニュ
ーラルネットワークの仮想するノードへの入力を前記差
動増幅器の少なくとも一方の入力となし、該入力に前記
電圧を加算すべくなしてあることを特徴とするニューロ
素子。
1. A neural element for forming a neural network using a radial basis function, comprising: a two-output differential amplifier; a multiplier for multiplying the two outputs;
A variable voltage circuit that outputs a predetermined voltage, wherein an input to a virtual node of the neural network is at least one input of the differential amplifier, and the voltage is added to the input. The characteristic neuro element.
【請求項2】 前記可変電圧回路は、ベース電圧が可変
抵抗と定電流回路とにより制御されるエミッタホロワ可
変電圧回路である請求項1記載のニューロ素子。
2. The neural element according to claim 1, wherein said variable voltage circuit is an emitter follower variable voltage circuit whose base voltage is controlled by a variable resistor and a constant current circuit.
【請求項3】 前記差動増幅器の負荷抵抗は可変抵抗器
である請求項1又は2記載のニューロ素子。
3. The neuro element according to claim 1, wherein the load resistance of the differential amplifier is a variable resistor.
JP14978397A 1997-06-06 1997-06-06 Neuro element Expired - Fee Related JP3912852B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14978397A JP3912852B2 (en) 1997-06-06 1997-06-06 Neuro element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14978397A JP3912852B2 (en) 1997-06-06 1997-06-06 Neuro element

Publications (2)

Publication Number Publication Date
JPH10340308A true JPH10340308A (en) 1998-12-22
JP3912852B2 JP3912852B2 (en) 2007-05-09

Family

ID=15482629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14978397A Expired - Fee Related JP3912852B2 (en) 1997-06-06 1997-06-06 Neuro element

Country Status (1)

Country Link
JP (1) JP3912852B2 (en)

Also Published As

Publication number Publication date
JP3912852B2 (en) 2007-05-09

Similar Documents

Publication Publication Date Title
JP2595051B2 (en) Semiconductor integrated circuit
Mulder et al. General current-mode analysis method for translinear filters
JP2760543B2 (en) Multiple feedback circuit
JPH02226492A (en) Neural network
Yadav et al. New high frequency memristorless and resistorless meminductor emulators using OTA and CDBA
Takaloo et al. Design and analysis of the Morris–Lecar spiking neuron in efficient analog implementation
JPH10340308A (en) Neuro element
JPH08297714A (en) Controller of analog fuzzy logic
US5075869A (en) Neural network exhibiting improved tolerance to temperature and power supply variations
US5625752A (en) Artificial neural system with binary weighting by equal resistor network
US5570456A (en) Analog circuit implementing a fuzzy logic controller
Li et al. A 0.7 v low-power fully programmable gaussian function generator for brain-inspired gaussian correlation associative memory
JP3175567B2 (en) Neuro element
Baturone et al. Implementation of inference/defuzzification methods via continuous-time analog circuits
Vidal-Verdú et al. A design approach for analog neuro/fuzzy systems in CMOS digital technologies
JPH02181284A (en) Neural network
JP3191678B2 (en) Neuro element
Hasler et al. A four-quadrant floating-gate synapse
Song et al. Analog neural network building blocks based on current mode subthreshold operation
Asai et al. A MOS circuit for a nonmonotonic neural network with excellent retrieval capabilities
JPH076192A (en) Signal synthesizing circuit
Mayes et al. Pulsed VLSI for RBF neural networks
US6809558B1 (en) Push-pull output neuron circuit
Pandey et al. High precision low-voltage WTA/LTA circuit for signal processing applications
JPH02311972A (en) Neuron element circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees