JPH10340197A - キャッシング制御方法及びマイクロコンピュータ - Google Patents
キャッシング制御方法及びマイクロコンピュータInfo
- Publication number
- JPH10340197A JPH10340197A JP9150627A JP15062797A JPH10340197A JP H10340197 A JPH10340197 A JP H10340197A JP 9150627 A JP9150627 A JP 9150627A JP 15062797 A JP15062797 A JP 15062797A JP H10340197 A JPH10340197 A JP H10340197A
- Authority
- JP
- Japan
- Prior art keywords
- task
- frame
- microcomputer
- cache
- current frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 キャッシング管理処理を各サブタスクに組み
込んでプログラムすることなく、キャッシング管理処理
による時間的遅れを生じないＲＴＯＳを提供すること。 【解決手段】 ＯＳにキャッシング管理処理を実行させ
る。タスクを実行するフレーム以前のフレームでタスク
をバンクにロードすることにより、タスクコード転送に
要する時間とタスクスイッチ処理に要する時間の差に起
因する待ち時間の発生を防ぎ、キャッシング管理処理に
伴う時間的遅れを解消する。
込んでプログラムすることなく、キャッシング管理処理
による時間的遅れを生じないＲＴＯＳを提供すること。 【解決手段】 ＯＳにキャッシング管理処理を実行させ
る。タスクを実行するフレーム以前のフレームでタスク
をバンクにロードすることにより、タスクコード転送に
要する時間とタスクスイッチ処理に要する時間の差に起
因する待ち時間の発生を防ぎ、キャッシング管理処理に
伴う時間的遅れを解消する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、特にマイクロコンピュータのキャッシング
制御に関する。
ータに関し、特にマイクロコンピュータのキャッシング
制御に関する。
【０００２】
【従来の技術】マイクロコンピュータを用いたデジタル
信号処理システムにおいて、デバイスの高速化に伴って
高速なメモリの要求や、肥大化するプログラムコードを
格納するための大きなメモリ空間の要求が強くなりつつ
ある。これらの要求を満たすためには、高速なメモリを
大量に必要とするが、低コスト化を図るため、内部の実
行アドレス空間には高速キャッシュメモリを使用し、外
部に低速メモリを多く載せる構成をとるシステムが一般
的になっている。
信号処理システムにおいて、デバイスの高速化に伴って
高速なメモリの要求や、肥大化するプログラムコードを
格納するための大きなメモリ空間の要求が強くなりつつ
ある。これらの要求を満たすためには、高速なメモリを
大量に必要とするが、低コスト化を図るため、内部の実
行アドレス空間には高速キャッシュメモリを使用し、外
部に低速メモリを多く載せる構成をとるシステムが一般
的になっている。
【０００３】携帯電話の音声信号のように、時間的遅れ
が絶対に許されない信号を扱うシステム、即ちリアルタ
イム性の強いシステムをキャッシュメモリを有するマイ
クロコンピュータにより構築する場合、リアルタイム性
を損なうため、ハードウェアによるキャッシング制御を
行うことは難しい。なぜなら、ハードウェアによるキャ
ッシング制御ではキャッシュのミスヒットはある程度避
けられず、ミスヒットは時間的遅れを生じるからであ
る。
が絶対に許されない信号を扱うシステム、即ちリアルタ
イム性の強いシステムをキャッシュメモリを有するマイ
クロコンピュータにより構築する場合、リアルタイム性
を損なうため、ハードウェアによるキャッシング制御を
行うことは難しい。なぜなら、ハードウェアによるキャ
ッシング制御ではキャッシュのミスヒットはある程度避
けられず、ミスヒットは時間的遅れを生じるからであ
る。
【０００４】ミスヒットによる時間的遅れを避けるた
め、このようなシステムのキャッシング制御はソフトウ
ェアによって行われており、これを実現するにはプログ
ラマが全てのプログラムフローを熟知している必要があ
る。しかし、１チップで幾つものプログラムを同時に実
行するようなマルチメディアシステムに対応する場合
や、他のプロジェクトで開発されたプログラムをシステ
ムに組み込む場合などでは、プログラマがプログラムフ
ローの全てを理解するのは困難である。しかも、仮に理
解出来ても、ソフトウェアによるキャッシング制御その
ものが複雑になるので、開発期間が長期化してしまう。
め、このようなシステムのキャッシング制御はソフトウ
ェアによって行われており、これを実現するにはプログ
ラマが全てのプログラムフローを熟知している必要があ
る。しかし、１チップで幾つものプログラムを同時に実
行するようなマルチメディアシステムに対応する場合
や、他のプロジェクトで開発されたプログラムをシステ
ムに組み込む場合などでは、プログラマがプログラムフ
ローの全てを理解するのは困難である。しかも、仮に理
解出来ても、ソフトウェアによるキャッシング制御その
ものが複雑になるので、開発期間が長期化してしまう。
【０００５】更に、同時に複数のプログラムを実行させ
る場合、リアルタイムＯＳ（以下ＲＴＯＳと記す）を導
入したシステムを採るのが一般的であるが、従来のＲＴ
ＯＳは時間的遅れを伴わずにキャッシング制御を行うこ
とについて考慮されていないため、ソフトウェアによる
キャッシング制御をプログラマ自身によってプログラム
に組み込むことになり、プログラマの負担は一層大きく
なる。以下に、従来のＲＴＯＳによるキャッシング制御
について説明する。
る場合、リアルタイムＯＳ（以下ＲＴＯＳと記す）を導
入したシステムを採るのが一般的であるが、従来のＲＴ
ＯＳは時間的遅れを伴わずにキャッシング制御を行うこ
とについて考慮されていないため、ソフトウェアによる
キャッシング制御をプログラマ自身によってプログラム
に組み込むことになり、プログラマの負担は一層大きく
なる。以下に、従来のＲＴＯＳによるキャッシング制御
について説明する。
【０００６】図７は従来のＲＴＯＳとこの上で実行され
るタスクの構成の概念図である。サブタスク１Ａ、２
Ａ、３Ａにあるように、各タスクのいずれかのサブタス
ク内に、次に実行するタスクを判断する処理及びそのプ
ログラムをロードする処理、即ちキャッシング管理処理
が組み入れられている。つまり、プログラマはすべての
サブタスク内にキャッシング管理処理をプログラマ自身
が組み入れなければならない。
るタスクの構成の概念図である。サブタスク１Ａ、２
Ａ、３Ａにあるように、各タスクのいずれかのサブタス
ク内に、次に実行するタスクを判断する処理及びそのプ
ログラムをロードする処理、即ちキャッシング管理処理
が組み入れられている。つまり、プログラマはすべての
サブタスク内にキャッシング管理処理をプログラマ自身
が組み入れなければならない。
【０００７】図８はＲＴＯＳのブロック図である。
【０００８】インターバルタイマ処理部１０はインター
バルタイマ割り込み毎に間隔テーブル３０に格納されて
いる各タスクの実行開始処理時間を更新する。間隔テー
ブル３０は図９のようなテーブルで、各タスクのカレン
トフレームカウンタ、フレームカウンタＡ及びフレーム
カウンタＢを格納している。カレントフレームカウンタ
は０以下になると該当するタスクに対する実行要求にな
る。フレームカウンタＡはフレームの開始時に直前のカ
レントフレームカウンタから引かれる値、フレームカウ
ンタＢはタスク終了時のカレントフレームカウンタに加
えられる値である。
バルタイマ割り込み毎に間隔テーブル３０に格納されて
いる各タスクの実行開始処理時間を更新する。間隔テー
ブル３０は図９のようなテーブルで、各タスクのカレン
トフレームカウンタ、フレームカウンタＡ及びフレーム
カウンタＢを格納している。カレントフレームカウンタ
は０以下になると該当するタスクに対する実行要求にな
る。フレームカウンタＡはフレームの開始時に直前のカ
レントフレームカウンタから引かれる値、フレームカウ
ンタＢはタスク終了時のカレントフレームカウンタに加
えられる値である。
【０００９】周期間隔検出部１１は間隔テーブル３０を
参照して次に実行開始しなければならないタスクを検索
する。
参照して次に実行開始しなければならないタスクを検索
する。
【００１０】該当するタスクが存在する場合、ターゲッ
トバンク検出部１５はキャッシュタグ管理テーブル３２
から次の実行タスクに割り当て可能なバンクを検出し、
該当するバンクの割当コードが次の実行タスクのコード
を示すようにキャッシュタグ管理テーブル３２を更新す
る。キャッシュタグ管理テーブル３２は各キャッシュバ
ンクの割当コードを管理する図１０のようなテーブルで
あり、キャッシュバンクを識別するためのキャッシュバ
ンク番号と、バンクにロードされているタスクを識別す
るためのロードタスクＩＤからなる組を、キャッシュバ
ンクの数だけ格納している。
トバンク検出部１５はキャッシュタグ管理テーブル３２
から次の実行タスクに割り当て可能なバンクを検出し、
該当するバンクの割当コードが次の実行タスクのコード
を示すようにキャッシュタグ管理テーブル３２を更新す
る。キャッシュタグ管理テーブル３２は各キャッシュバ
ンクの割当コードを管理する図１０のようなテーブルで
あり、キャッシュバンクを識別するためのキャッシュバ
ンク番号と、バンクにロードされているタスクを識別す
るためのロードタスクＩＤからなる組を、キャッシュバ
ンクの数だけ格納している。
【００１１】ロードオペレーション部１６は周期間隔検
出部１１で検索されたタスクのタスクコードをターゲッ
トバンク検出部１５で検出されたバンクにロードする命
令を発行する。
出部１１で検索されたタスクのタスクコードをターゲッ
トバンク検出部１５で検出されたバンクにロードする命
令を発行する。
【００１２】待ち合わせ登録部１２は待ち合わせテーブ
ル３１に実行タスクを登録する。
ル３１に実行タスクを登録する。
【００１３】タスクスイッチ部１３は待ち合わせテーブ
ル３１に登録してある実行タスクへのタスクスイッチを
行い、スイッチ終了後に新しい実行タスク１４に移る。
ル３１に登録してある実行タスクへのタスクスイッチを
行い、スイッチ終了後に新しい実行タスク１４に移る。
【００１４】次に、キャッシュメモリとタスクコードが
格納されている外部メモリが図１２のように構成されて
いるとし、キャッシュメモリに転送される際、各タスク
コードは複数のバンク間に跨がって配置されることはな
いものとするとき、３つのタスク（ＴＡＳＫ１、２、
３）が図１１のようなスケジューリングで実行される際
の従来のＲＴＯＳによるキャッシング管理処理を説明す
る。
格納されている外部メモリが図１２のように構成されて
いるとし、キャッシュメモリに転送される際、各タスク
コードは複数のバンク間に跨がって配置されることはな
いものとするとき、３つのタスク（ＴＡＳＫ１、２、
３）が図１１のようなスケジューリングで実行される際
の従来のＲＴＯＳによるキャッシング管理処理を説明す
る。
【００１５】前述のように、次にどのタスクが実行され
るかは間隔テーブルのカレントフレームカウンタの値に
よって決定されている。図１３はＴＡＳＫ１、２、３の
間隔テーブルがどのように更新されるかを示す表であ
る。
るかは間隔テーブルのカレントフレームカウンタの値に
よって決定されている。図１３はＴＡＳＫ１、２、３の
間隔テーブルがどのように更新されるかを示す表であ
る。
【００１６】−１、−１、−１は、インターバル
タイマ処理部１０により（カレントフレームカウンタ）
＝（カレントフレームカウンタ）−（フレームカウンタ
Ａ）の更新を実行した後の値である。尚、カレントフレ
ームカウンタが０以下になるとそのタスクの実行要求が
あると見なす。
タイマ処理部１０により（カレントフレームカウンタ）
＝（カレントフレームカウンタ）−（フレームカウンタ
Ａ）の更新を実行した後の値である。尚、カレントフレ
ームカウンタが０以下になるとそのタスクの実行要求が
あると見なす。
【００１７】−２、−２、−２は、タスク終了時
に（カレントフレームカウンタ）＝（カレントフレーム
カウンタ）＋（フレームカウンタＢ）の更新を実行した
後の値である。尚、実行されていないタスクのカレント
フレームカウンタは更新されない。例えば、−２で
は、ＴＡＳＫ１のカレントフレームカウンタは更新され
ない。
に（カレントフレームカウンタ）＝（カレントフレーム
カウンタ）＋（フレームカウンタＢ）の更新を実行した
後の値である。尚、実行されていないタスクのカレント
フレームカウンタは更新されない。例えば、−２で
は、ＴＡＳＫ１のカレントフレームカウンタは更新され
ない。
【００１８】図１３のように間隔テーブルが更新された
時、ＴＡＳＫ１、２、３のタスクコード転送、ＯＳのタ
スクスイッチ処理、タスクの実行のタイミングを示した
のが図１４である。従来のＲＴＯＳによるタスクコード
転送では、ＯＳのタスクスイッチ処理とタスクコードの
転送がほぼ同時に開始されるが、タスクコード転送に要
する時間の方が長い場合が多く、このような場合、待ち
時間（ａ）（ｂ）（ｃ）が発生する。
時、ＴＡＳＫ１、２、３のタスクコード転送、ＯＳのタ
スクスイッチ処理、タスクの実行のタイミングを示した
のが図１４である。従来のＲＴＯＳによるタスクコード
転送では、ＯＳのタスクスイッチ処理とタスクコードの
転送がほぼ同時に開始されるが、タスクコード転送に要
する時間の方が長い場合が多く、このような場合、待ち
時間（ａ）（ｂ）（ｃ）が発生する。
【００１９】
【発明が解決しようとする課題】待ち合わせ登録部１２
とタスクスイッチ部１３の処理の間に転送可能なコード
数は非常に少ない。このため、従来のＲＴＯＳでは、キ
ャッシュメモリへのコード転送が完了する前にタスクス
イッチが完了し、転送が間に合わずに待ち時間が発生す
る確率が高い。このようなとき、コード転送中のキャッ
シュメモリのバンクはロックされるため、直にタスク実
行に移らず、コード転送が完了するまで待ち時間が発生
する。
とタスクスイッチ部１３の処理の間に転送可能なコード
数は非常に少ない。このため、従来のＲＴＯＳでは、キ
ャッシュメモリへのコード転送が完了する前にタスクス
イッチが完了し、転送が間に合わずに待ち時間が発生す
る確率が高い。このようなとき、コード転送中のキャッ
シュメモリのバンクはロックされるため、直にタスク実
行に移らず、コード転送が完了するまで待ち時間が発生
する。
【００２０】ここで発生する待ち時間は、キャッシング
のミスヒットに伴う待ち時間と比較すれば短時間である
が、リアルタイム性が強く要求されるデジタル信号処理
システムにおいては、短い待ち時間であっても致命的な
時間的遅れとなる。
のミスヒットに伴う待ち時間と比較すれば短時間である
が、リアルタイム性が強く要求されるデジタル信号処理
システムにおいては、短い待ち時間であっても致命的な
時間的遅れとなる。
【００２１】本発明が解決しようとする課題は、キャッ
シング管理処理を各サブタスクに組み込んでプログラム
することなく、キャッシング管理処理による時間的遅れ
を生じないＲＴＯＳを提供することである。
シング管理処理を各サブタスクに組み込んでプログラム
することなく、キャッシング管理処理による時間的遅れ
を生じないＲＴＯＳを提供することである。
【００２２】
【課題を解決するための手段】以上のような課題を解決
するため、本発明は、キャッシュを使用してフレーム毎
にタスクを処理するマイクロコンピュータのキャッシン
グ制御方法において、現在のフレーム以降のフレームで
処理されるタスクを予測するタスク予測段階と、キャッ
シュの中の、現在実行中のタスク以外のタスクを格納す
るための待機キャッシュ領域を識別するキャッシュ領域
識別段階と、タスク予測段階で予測されたタスクの実行
フレームより少なくとも１フレーム前に、待機キャッシ
ュ領域へ、当該タスクをロードするタスクロード段階と
を含むことを特徴とするキャッシング制御方法と、この
キャッシング制御方法に基づいてキャッシング管理処理
を行うＲＴＯＳ、及びマイクロコンピュータを提供す
る。
するため、本発明は、キャッシュを使用してフレーム毎
にタスクを処理するマイクロコンピュータのキャッシン
グ制御方法において、現在のフレーム以降のフレームで
処理されるタスクを予測するタスク予測段階と、キャッ
シュの中の、現在実行中のタスク以外のタスクを格納す
るための待機キャッシュ領域を識別するキャッシュ領域
識別段階と、タスク予測段階で予測されたタスクの実行
フレームより少なくとも１フレーム前に、待機キャッシ
ュ領域へ、当該タスクをロードするタスクロード段階と
を含むことを特徴とするキャッシング制御方法と、この
キャッシング制御方法に基づいてキャッシング管理処理
を行うＲＴＯＳ、及びマイクロコンピュータを提供す
る。
【００２３】
【発明の実施の形態】図１は本発明のＲＴＯＳによる構
成を概念的イメージで示した図である。図７の従来の構
成と比較すると、従来の構成ではＴＡＳＫ１、ＴＡＳＫ
２及びＴＡＳＫ３はサブタスクのひとつにキャッシング
管理処理を組み込んでいるが、本発明のＲＴＯＳによる
構成ではＲＴＯＳの内部にキャッシング管理処理を組み
込んでいるため、サブタスク内にキャッシング管理処理
を組み込む必要がない。
成を概念的イメージで示した図である。図７の従来の構
成と比較すると、従来の構成ではＴＡＳＫ１、ＴＡＳＫ
２及びＴＡＳＫ３はサブタスクのひとつにキャッシング
管理処理を組み込んでいるが、本発明のＲＴＯＳによる
構成ではＲＴＯＳの内部にキャッシング管理処理を組み
込んでいるため、サブタスク内にキャッシング管理処理
を組み込む必要がない。
【００２４】図２を参照して本発明の１実施の形態であ
るＲＴＯＳを説明する。尚、図８に示した従来のＲＴＯ
Ｓと同一の構成要素には同一の番号を付してある。
るＲＴＯＳを説明する。尚、図８に示した従来のＲＴＯ
Ｓと同一の構成要素には同一の番号を付してある。
【００２５】インターバルタイマ割り込み毎に、インタ
ーバルタイマ処理部１０は間隔テーブル３０及び予測間
隔テーブル３３を更新する。予測間隔テーブル３３は、
数回後のインターバルタイマ割り込み時に間隔テーブル
３０が示す内容を先行して示すテーブルである。
ーバルタイマ処理部１０は間隔テーブル３０及び予測間
隔テーブル３３を更新する。予測間隔テーブル３３は、
数回後のインターバルタイマ割り込み時に間隔テーブル
３０が示す内容を先行して示すテーブルである。
【００２６】次期実行タスク検出部１７は予測間隔テー
ブル３３を参照し、次期実行タスクを検出する。次期実
行タスクは次のフレームで実行されるタスクである。
ブル３３を参照し、次期実行タスクを検出する。次期実
行タスクは次のフレームで実行されるタスクである。
【００２７】キャッシング有無判定部１８は、検出され
た次期実行タスクと現在の実行タスクを比較する。次期
実行タスクと現在の実行タスクが同じならば、キャッシ
ングの必要なしと判断して周期間隔検出部１１へ分岐す
る。両タスクが異なるならば、キャッシングの必要有り
と判断し、ターゲットバンク検出部１５へ分岐する。
た次期実行タスクと現在の実行タスクを比較する。次期
実行タスクと現在の実行タスクが同じならば、キャッシ
ングの必要なしと判断して周期間隔検出部１１へ分岐す
る。両タスクが異なるならば、キャッシングの必要有り
と判断し、ターゲットバンク検出部１５へ分岐する。
【００２８】ターゲットバンク検出部１５では、各キャ
ッシュバンクの割り当てコードを管理するキャッシュタ
グ管理テーブル３４を参照して次期実行タスクに割り当
て可能なバンクを検出し、該当するバンクの割り当てコ
ードが次期実行タスクのコードを示すようにキャッシュ
タグ管理テーブル３４を更新する。図１０に示した従来
のＲＴＯＳのキャッシュタグ管理テーブル３２と異な
り、キャッシュバンク番号及びロードタスクＩＤに加え
て、実行フラグを格納している。実行フラグは現在どの
タスクが実行されているかを示すフラグであり、実行中
のバンクにロードすることを避けるために必要となる。
ッシュバンクの割り当てコードを管理するキャッシュタ
グ管理テーブル３４を参照して次期実行タスクに割り当
て可能なバンクを検出し、該当するバンクの割り当てコ
ードが次期実行タスクのコードを示すようにキャッシュ
タグ管理テーブル３４を更新する。図１０に示した従来
のＲＴＯＳのキャッシュタグ管理テーブル３２と異な
り、キャッシュバンク番号及びロードタスクＩＤに加え
て、実行フラグを格納している。実行フラグは現在どの
タスクが実行されているかを示すフラグであり、実行中
のバンクにロードすることを避けるために必要となる。
【００２９】ロードオペレーション部１６は次期実行タ
スク検出部１７で検出された次期実行タスクをターゲッ
トバンク検出部１５で検出されたバンクにロードする命
令を発行する。
スク検出部１７で検出された次期実行タスクをターゲッ
トバンク検出部１５で検出されたバンクにロードする命
令を発行する。
【００３０】以上のキャッシング管理処理を終了して、
従来と同じ周期間隔検出部１１、待ち合わせ登録部１２
及びタスクスイッチ部１３の処理が実行される。
従来と同じ周期間隔検出部１１、待ち合わせ登録部１２
及びタスクスイッチ部１３の処理が実行される。
【００３１】次に、本発明のＲＴＯＳによるキャッシン
グ管理処理を説明する。前述した従来のＲＴＯＳによる
ものと同様に、キャッシュメモリとタスクコードが格納
されている外部メモリが図１２のように構成されてお
り、３つのタスク（ＴＡＳＫ１、２、３）が図１１のよ
うなスケジューリングで実行される際のキャッシング管
理処理を説明する。
グ管理処理を説明する。前述した従来のＲＴＯＳによる
ものと同様に、キャッシュメモリとタスクコードが格納
されている外部メモリが図１２のように構成されてお
り、３つのタスク（ＴＡＳＫ１、２、３）が図１１のよ
うなスケジューリングで実行される際のキャッシング管
理処理を説明する。
【００３２】間隔テーブル３０は、従来と全く同様に更
新される。
新される。
【００３３】予測間隔テーブル３３は間隔テーブル３０
のカレントフレームカウンタと同様の動作をする予測カ
レントフレームカウンタを各タスクについて格納してい
る。図５は図１３の間隔テーブル３０の更新に対応した
予測間隔テーブル３３の更新を示す図である。間隔テー
ブル３０と同様に、予測間隔テーブル３３はインターバ
ルタイマ処理部１０により更新されるが、更新後のカレ
ントフレームカウンタの値により更新の方法が異なる。
カレントフレームカウンタ≦０の場合、（予測フレーム
カウンタ）＝（カレントフレームカウンタ）−（フレー
ムカウンタＡ）＋（フレームカウンタＢ）の更新を行
う。カレントフレームカウンタ＞０の場合、（予測フレ
ームカウンタ）＝（カレントフレームカウンタ）−（フ
レームカウンタＡ）の更新を行う。予測フレームカウン
タが０以下になると次のフレームで該当するタスクの実
行要求があると見なす。尚、この例では、予測フレーム
カウンタは１フレーム前のカレントフレームカウンタを
予測しているが、バンク数に応じて１フレーム以前のフ
レームのカレントフレームカウンタを予測することが出
来る。
のカレントフレームカウンタと同様の動作をする予測カ
レントフレームカウンタを各タスクについて格納してい
る。図５は図１３の間隔テーブル３０の更新に対応した
予測間隔テーブル３３の更新を示す図である。間隔テー
ブル３０と同様に、予測間隔テーブル３３はインターバ
ルタイマ処理部１０により更新されるが、更新後のカレ
ントフレームカウンタの値により更新の方法が異なる。
カレントフレームカウンタ≦０の場合、（予測フレーム
カウンタ）＝（カレントフレームカウンタ）−（フレー
ムカウンタＡ）＋（フレームカウンタＢ）の更新を行
う。カレントフレームカウンタ＞０の場合、（予測フレ
ームカウンタ）＝（カレントフレームカウンタ）−（フ
レームカウンタＡ）の更新を行う。予測フレームカウン
タが０以下になると次のフレームで該当するタスクの実
行要求があると見なす。尚、この例では、予測フレーム
カウンタは１フレーム前のカレントフレームカウンタを
予測しているが、バンク数に応じて１フレーム以前のフ
レームのカレントフレームカウンタを予測することが出
来る。
【００３４】のタイミングでは、ＴＡＳＫ２の予測フ
レームカウンタが０なので、次期実行タスク検出部１７
はＦｒａｍｅ Ｂの実行タスクをＴＡＳＫ２と予測す
る。ＴＡＳＫ２がキャッシュメモリに存在しない、即
ち、キャッシング有無判定部１８がキャッシングの必要
有りと判断すると、ターゲットバンク検出部１５が割り
当て可能と検出したバンクにロードオペレーション部１
６がＴＡＳＫ２をロードする。
レームカウンタが０なので、次期実行タスク検出部１７
はＦｒａｍｅ Ｂの実行タスクをＴＡＳＫ２と予測す
る。ＴＡＳＫ２がキャッシュメモリに存在しない、即
ち、キャッシング有無判定部１８がキャッシングの必要
有りと判断すると、ターゲットバンク検出部１５が割り
当て可能と検出したバンクにロードオペレーション部１
６がＴＡＳＫ２をロードする。
【００３５】同様に、のタイミングでは、Ｆｒａｍｅ
Ｃの実行タスクを予測し、現在キャッシュメモリに存
在しないＴＡＳＫ３のコードをロードする命令を発行す
る。
Ｃの実行タスクを予測し、現在キャッシュメモリに存
在しないＴＡＳＫ３のコードをロードする命令を発行す
る。
【００３６】図５のように予測間隔テーブルが更新され
た時、ＴＡＳＫ１、２、３のタスクコード転送、ＯＳの
タスクスイッチ処理、タスクの実行のタイミングを示し
たのが図６である。このように、本発明のキャッシング
管理処理では、タスクスイッチ処理から目的のタスクが
実行される前にタスクコードの転送を終了しているの
で、待ち時間が発生しない。
た時、ＴＡＳＫ１、２、３のタスクコード転送、ＯＳの
タスクスイッチ処理、タスクの実行のタイミングを示し
たのが図６である。このように、本発明のキャッシング
管理処理では、タスクスイッチ処理から目的のタスクが
実行される前にタスクコードの転送を終了しているの
で、待ち時間が発生しない。
【００３７】
【発明の効果】本発明のＲＴＯＳによれば、ミスヒット
の発生率を上げることなく、キャッシュメモリへのコー
ド転送未完了によるプログラム実行開始の待ち時間のな
いキャッシング管理処理を行うことが出来る。
の発生率を上げることなく、キャッシュメモリへのコー
ド転送未完了によるプログラム実行開始の待ち時間のな
いキャッシング管理処理を行うことが出来る。
【００３８】以上、本発明を実施の形態に基づいて説明
したが、本発明はこれに限定されるものではなく、当業
者の通常の知識の範囲内でその変更や改良が可能である
ことは勿論である。
したが、本発明はこれに限定されるものではなく、当業
者の通常の知識の範囲内でその変更や改良が可能である
ことは勿論である。
【図１】本発明のＲＴＯＳの構成を概念的に示した図で
ある。
ある。
【図２】本発明の１実施の形態のＲＴＯＳの構成図であ
る。
る。
【図３】予測間隔テーブル３３を示す図である。
【図４】キャッシュタグ管理テーブル３４を示す図であ
る。
る。
【図５】予測間隔テーブルの更新の例を示す図である。
【図６】本発明のＲＴＯＳによるキャッシュメモリへの
タスクコード転送タイミングを示す図である。
タスクコード転送タイミングを示す図である。
【図７】従来のＲＴＯＳの構成を概念的に示した図であ
る。
る。
【図８】従来のＲＴＯＳの構成図である。
【図９】間隔テーブルを示す図である。
【図１０】キャッシュタグ管理テーブル３２を示す図で
ある。
ある。
【図１１】ＴＡＳＫ１、２、３のスケジューリングを示
す図である。
す図である。
【図１２】キャッシュメモリとタスクコードが格納され
ている外部メモリの構成を示す図である。
ている外部メモリの構成を示す図である。
【図１３】間隔テーブルの更新の例を示す図である。
【図１４】従来のＲＴＯＳによるキャッシュメモリへの
タスクコード転送タイミングを示す図である。
タスクコード転送タイミングを示す図である。
１０ インターバルタイマ処理部 １１ 周期間隔検出部 １２ 待ち合わせ登録部 １３ タスクスイッチ部 １４ タスク部 １５ ターゲットバンク検出部 １６ ロードオペレーション部 １７ 次期実行タスク検出部 １８ キャッシング有無判定部 ３０ 間隔テーブル ３１ 待ち合わせテーブル ３２、３４ キャッシュタグ管理テーブル ３３ 予測間隔テーブル
フロントページの続き (72)発明者 藤原 雄治 神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株 式会社内
Claims (7)
- 【請求項１】 キャッシュを使用してフレーム毎にタス
クを処理するマイクロコンピュータのキャッシング制御
方法において、 現在のフレーム以降のフレームで処理されるタスクを予
測するタスク予測段階と、 前記キャッシュの中の、現在実行中のタスク以外のタス
クを格納するための待機キャッシュ領域を識別するキャ
ッシュ領域識別段階と、 前記タスク予測段階で予測されたタスクの実行フレーム
より少なくとも１フレーム前に、前記待機キャッシュ領
域へ、当該タスクをロードするタスクロード段階とを含
むことを特徴とするキャッシング制御方法。 - 【請求項２】 キャッシュを使用してフレーム毎にタス
クを処理するマイクロコンピュータのＲＴＯＳ（リアル
タイムＯＳ）を記録した記録媒体において、前記ＲＴＯ
Ｓは、 現在のフレーム以降のフレームで処理されるタスクを予
測するタスク予測処理と、 前記キャッシュの中の、現在実行中のタスク以外のタス
クを格納するための待機キャッシュ領域を識別するキャ
ッシュ領域識別処理と、 前記タスク予測段階で予測されたタスクの実行フレーム
より少なくとも１フレーム前に、前記待機キャッシュ領
域へ、当該タスクをロードするタスクロード処理とをマ
イクロコンピュータに実行させることを特徴とする記録
媒体。 - 【請求項３】 請求項２記載の記録媒体において、前記
タスク予測処理は、フレームの移行及び前記タスクの実
行により更新され、前記タスク毎に定められる現在のフ
レームに与えられた値から、現在のフレーム以降に実行
されるフレームの値を算出し、算出された値から現在の
フレーム以降のフレームで処理されるタスクを予測する
ことを特徴とする前記ＲＴＯＳを記録した記録媒体。 - 【請求項４】 キャッシュを使用してフレーム毎にタス
クを処理するマイクロコンピュータにおいて、 現在のフレーム以降のフレームで処理されるタスクを予
測するタスク予測手段と、 前記キャッシュの中の、現在実行中のタスク以外のタス
クを格納するための待機キャッシュ領域を識別するキャ
ッシュ領域識別手段と、 前記タスク予測段階で予測されたタスクの実行フレーム
より少なくとも１フレーム前に、前記待機キャッシュ領
域へ、当該タスクをロードするタスクロード手段とを備
えることを特徴とするマイクロコンピュータ。 - 【請求項５】 請求項４記載のマイクロコンピュータに
おいて、前記タスク予測手段は、 フレームの移行及び前記タスクの実行により更新され、
前記タスク毎に定められるカレントフレームカウンタ
と、 前記カレントフレームカウンタが現在のフレーム以降の
フレームでとる値をとる予測フレームカウンタと、を備
えることを特徴とするマイクロコンピュータ。 - 【請求項６】 請求項４及び５のいずれかに記載のマイ
クロコンピュータにおいて、複数のバンクを有するキャ
ッシュを使用するマイクロコンピュータであり、かつ、
前記バンクの１つを現在実行中のタスクを格納するため
のバンクとし、前記バンクのうち、現在実行中のタスク
以外のタスクを格納するためのバンクを前記待機キャッ
シュ領域とすることを特徴とするマイクロコンピュー
タ。 - 【請求項７】 請求項４乃至６のいずれかに記載のマイ
クロコンピュータにおいて、ＲＴＯＳに従って動作する
ことを特徴とするマイクロコンピュータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9150627A JPH10340197A (ja) | 1997-06-09 | 1997-06-09 | キャッシング制御方法及びマイクロコンピュータ |
| US09/094,355 US20010039558A1 (en) | 1997-06-09 | 1998-06-09 | Cache memory management method for real time operating system |
| EP98110499A EP0884682A3 (en) | 1997-06-09 | 1998-06-09 | Cache memory management method for real time operating system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9150627A JPH10340197A (ja) | 1997-06-09 | 1997-06-09 | キャッシング制御方法及びマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10340197A true JPH10340197A (ja) | 1998-12-22 |
Family
ID=15501001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9150627A Pending JPH10340197A (ja) | 1997-06-09 | 1997-06-09 | キャッシング制御方法及びマイクロコンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20010039558A1 (ja) |
| EP (1) | EP0884682A3 (ja) |
| JP (1) | JPH10340197A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005100034A (ja) * | 2003-09-24 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 情報処理制御システム |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE548695T1 (de) | 2000-08-21 | 2012-03-15 | Texas Instruments France | Softwaregesteuerte cache-speicherkonfiguration |
| EP1215583A1 (en) | 2000-12-15 | 2002-06-19 | Texas Instruments Incorporated | Cache with tag entries having additional qualifier fields |
| DE60131907D1 (de) * | 2001-10-08 | 2008-01-24 | Ericsson Telefon Ab L M | Hidden-job-startpräperation in einem anweisungsparallelen prozessorsystem |
| JP4431315B2 (ja) * | 2003-01-14 | 2010-03-10 | 株式会社日立製作所 | パケット通信方法およびパケット通信装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4257097A (en) * | 1978-12-11 | 1981-03-17 | Bell Telephone Laboratories, Incorporated | Multiprocessor system with demand assignable program paging stores |
| EP0856798B1 (en) * | 1997-01-30 | 2004-09-29 | STMicroelectronics Limited | A cache system |
-
1997
- 1997-06-09 JP JP9150627A patent/JPH10340197A/ja active Pending
-
1998
- 1998-06-09 US US09/094,355 patent/US20010039558A1/en not_active Abandoned
- 1998-06-09 EP EP98110499A patent/EP0884682A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005100034A (ja) * | 2003-09-24 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 情報処理制御システム |
| US8135909B2 (en) | 2003-09-24 | 2012-03-13 | Panasonic Corporation | System for starting a preload of a second program while a first program is executing |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0884682A2 (en) | 1998-12-16 |
| EP0884682A3 (en) | 2001-03-21 |
| US20010039558A1 (en) | 2001-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6389446B1 (en) | Multi-processor system executing a plurality of threads simultaneously and an execution method therefor | |
| US6006247A (en) | Method and system for scheduling threads and handling exceptions within a multiprocessor data processing system | |
| JP4520788B2 (ja) | マルチスレッドプロセッサ | |
| EP0747816B1 (en) | Method and system for high performance multithread operation in a data processing system | |
| US7590990B2 (en) | Computer system | |
| JP2001515624A (ja) | ペナルティーに基づくキャッシュ格納置換方法 | |
| JPH08106386A (ja) | データ処理システム | |
| US8321874B2 (en) | Intelligent context migration for user mode scheduling | |
| US5784711A (en) | Data cache prefetching under control of instruction cache | |
| JP2012108576A (ja) | マルチコアプロセッサ、処理実行方法、プログラム | |
| JPH06332697A (ja) | データ処理システム | |
| US20090059951A1 (en) | Program control device | |
| JP2002530734A (ja) | ジョブ並列プロセッサ | |
| EP1131704B1 (en) | Processing system scheduling | |
| US9841994B2 (en) | Implementation of multi-tasking on a digital signal processor with a hardware stack | |
| JP4170364B2 (ja) | プロセッサ | |
| CN1926514B (zh) | 从处理器中的并发物理线程的数目中去耦合逻辑线程的数目 | |
| US8869172B2 (en) | Method and system method and system for exception-less system calls for event driven programs | |
| US5943494A (en) | Method and system for processing multiple branch instructions that write to count and link registers | |
| JPH10340197A (ja) | キャッシング制御方法及びマイクロコンピュータ | |
| US7698525B2 (en) | Method and apparatus for managing storage used by a processor when processing instructions | |
| JP3795055B1 (ja) | 値予測装置、マルチプロセッサシステムおよび値予測方法 | |
| JP2006195705A (ja) | プロセッサ | |
| JP2853460B2 (ja) | データロード方法及びそれを用いた演算プロセッサ | |
| JPH0836553A (ja) | マルチプロセッサシステムおよび同システムにおけるタスクスケジューリング方法 |