JPH10327090A - Transmitter-receiver of superheterodyne system - Google Patents

Transmitter-receiver of superheterodyne system

Info

Publication number
JPH10327090A
JPH10327090A JP9152838A JP15283897A JPH10327090A JP H10327090 A JPH10327090 A JP H10327090A JP 9152838 A JP9152838 A JP 9152838A JP 15283897 A JP15283897 A JP 15283897A JP H10327090 A JPH10327090 A JP H10327090A
Authority
JP
Japan
Prior art keywords
pll circuit
frequency
output
mixer
reference oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9152838A
Other languages
Japanese (ja)
Inventor
Hideto Kano
秀人 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP9152838A priority Critical patent/JPH10327090A/en
Publication of JPH10327090A publication Critical patent/JPH10327090A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a transmitter-receiver of a superheterodyne system with a small size and low power consumption by using a frequency divider so as to use an oscillator in common for each section. SOLUTION: A conventional transmitter-receiver is provided with a reference oscillator 40, a 1st phase locked loop PLL circuit 51, a 2nd PLL circuit and a 3rd PLL circuit 53. An output of the reference oscillator 40 is given to the 1st, 2nd and 3rd PLL circuits, an output of the 1st PLL circuit is used for a 1st local oscillating frequency and an output of the 2nd PLL circuit is used for a 2nd local oscillating frequency and an output of the 3rd PLL circuit is fed to a modulator 21 as a transmission modulation frequency. In the transmitter-receiver in this invention, the 2nd PLL circuit is eliminated and a frequency divider 41 having a prescribed frequency division ratio is provided, an output of a reference oscillator 40 is used for a 2nd local oscillating frequency and it is given to a 1st PLL circuit 51 and a 3rd PLL circuit 53 via a frequency divider 41.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は携帯電話機や自動車
電話機等で使用されるス−パ−ヘテロダイン方式の送受
信機に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a super-heterodyne transceiver used in portable telephones, automobile telephones and the like.

【0002】[0002]

【従来の技術】図4は携帯電話機や自動車電話機等で使
用される従来のス−パ−ヘテロダイン方式の送受信機の
構成例を示す図である。図示するように、従来のス−パ
−ヘテロダイン方式の送受信機はアンテナ1、アンテナ
共用器2、高周波増幅器3、バンドパスフィルタ4、ミ
キサ5、第1中間周波フィルタ6、第1中間周波増幅器
7、ミキサ8、第2中間周波フィルタ9、第2中間周波
増幅器10、変調器21、ロ−パスフィルタ22、ミキ
サ23、バンドパスフィルタ24、電力増幅器25及
び、後述する第1局部発振回路、第2局部発振回路、送
信信号の変調に使用する発振回路を具備する構成であ
る。
2. Description of the Related Art FIG. 4 is a diagram showing an example of the configuration of a conventional super-heterodyne transceiver used in a portable telephone, a car telephone or the like. As shown in the drawing, a conventional super-heterodyne transceiver includes an antenna 1, an antenna duplexer 2, a high-frequency amplifier 3, a band-pass filter 4, a mixer 5, a first intermediate frequency filter 6, and a first intermediate frequency amplifier 7. , Mixer 8, second intermediate frequency filter 9, second intermediate frequency amplifier 10, modulator 21, low-pass filter 22, mixer 23, band-pass filter 24, power amplifier 25, and a first local oscillation circuit to be described later. The configuration includes two local oscillation circuits and an oscillation circuit used for modulating a transmission signal.

【0003】発振回路は温度補償型水晶発振器等の基準
発振器30、PLL(フェ−ズロックドル−プ)回路5
1、PLL回路52、PLL回路53で構成される。前
記PLL回路51は位相比較器31、ロ−パスフィルタ
32及び電圧制御発振器33からなるル−プ回路で構成
される。また、PLL回路52は位相比較器16、ロ−
パスフィルタ15及び電圧制御発振器14で構成され、
PLL回路53は位相比較器13、ロ−パスフィルタ1
2及び電圧制御発振器11で構成される。
The oscillation circuit includes a reference oscillator 30, such as a temperature-compensated crystal oscillator, and a PLL (phase locked loop) circuit 5.
1, a PLL circuit 52 and a PLL circuit 53. The PLL circuit 51 includes a loop circuit including a phase comparator 31, a low-pass filter 32, and a voltage-controlled oscillator 33. The PLL circuit 52 includes a phase comparator 16, a low
It is composed of a pass filter 15 and a voltage controlled oscillator 14,
The PLL circuit 53 includes a phase comparator 13, a low-pass filter 1,
2 and a voltage controlled oscillator 11.

【0004】PLL回路51、PLL回路52及びPL
L回路53は基準発振器30の出力周波数を入力し、そ
れぞれ所定の周波数を出力する。PLL回路51の出力
は第1局部発振周波数としてミキサ5に供給されると共
に、ミキサ23へ供給され送信周波数に変換される。P
LL回路52の出力はミキサ8に供給され第2中間周波
数変換に使用される。PLL回路53の出力は変調器2
1へ供給され送信信号を変調し、出力はロ−パスフィル
タ22で不要波が除かれミキサ23へ供給される。
[0004] PLL circuit 51, PLL circuit 52 and PL
The L circuit 53 receives an output frequency of the reference oscillator 30 and outputs a predetermined frequency. The output of the PLL circuit 51 is supplied to the mixer 5 as a first local oscillation frequency, and is also supplied to the mixer 23 to be converted to a transmission frequency. P
The output of the LL circuit 52 is supplied to the mixer 8 and used for the second intermediate frequency conversion. The output of the PLL circuit 53 is the modulator 2
The modulated signal is supplied to 1 and the transmission signal is modulated. The output is supplied to a mixer 23 after unnecessary waves are removed by a low-pass filter 22.

【0005】受信時、アンテナ1で受信された受信信号
はアンテナ共用器2を介して高周波増幅器3に送られ増
幅される。増幅された信号はバンドパスフィルタ4で不
要波が除去された後、ミキサ5において第1局部発振周
波数でダウンコンバ−ジョンされ、第1中間周波フィル
タ6で不要波が除去され、第1中間周波信号となり、第
1中間周波増幅器7で増幅される。更に、該第1中間周
波信号はミキサ8においてPLL回路52からの受信用
第2局部発振周波数でダウンコンバ−ジョンされ、第2
中間周波フィルタ9で不要波が除去され第2中間周波信
号となり、第2中間周波増幅器10で増幅され復調器
(図では省略)で復調される。
At the time of reception, a received signal received by the antenna 1 is sent to the high-frequency amplifier 3 via the antenna duplexer 2 and amplified. After the unnecessary signal is removed by the band-pass filter 4, the amplified signal is down-converted by the first local oscillation frequency in the mixer 5, the unnecessary signal is removed by the first intermediate frequency filter 6, and the first intermediate frequency The signal is amplified by the first intermediate frequency amplifier 7. Further, the first intermediate frequency signal is down-converted by the mixer 8 at the second local oscillation frequency for reception from the PLL circuit 52, and
Unwanted waves are removed by the intermediate frequency filter 9 to become a second intermediate frequency signal, which is amplified by the second intermediate frequency amplifier 10 and demodulated by a demodulator (not shown).

【0006】一方、ベ−スバンドの出力は変調器21に
おいてPLL回路53の出力周波数で変調された後、ロ
−パスフィルタ22で不要波が除去され、ミキサ23で
第1局部発振周波数と混合され、バンドパスフィルタ2
4で不要波が除去された後、電力増幅器25で規定電力
まで増幅され、アンテナ共用器2を介してアンテナ1に
供給される。
On the other hand, the output of the base band is modulated by the modulator 21 at the output frequency of the PLL circuit 53, the unnecessary wave is removed by the low-pass filter 22, and mixed with the first local oscillation frequency by the mixer 23. , Bandpass filter 2
After the unnecessary wave is removed in step 4, the signal is amplified to a specified power by the power amplifier 25 and supplied to the antenna 1 via the antenna duplexer 2.

【0007】図5は前記第1局部発振周波数を出力する
PLL回路51の替りにミキサ34、バンドパスフィル
タ35及び増幅器36からなる回路を使用した従来の送
受信機の構成例を示す図で、直接変調方式の送信系を採
用した送受信機の例である。PLL回路52とPLL回
路53の出力はミキサ34で混合され、その出力周波数
はバンドパスフィルタ35で不要波が除去され、増幅器
36で増幅された後、第1局部発振周波数としてミキサ
5に供給されると共に、変調器21に供給される。
FIG. 5 is a diagram showing a configuration example of a conventional transceiver using a circuit comprising a mixer 34, a band-pass filter 35 and an amplifier 36 instead of the PLL circuit 51 for outputting the first local oscillation frequency. This is an example of a transceiver that employs a modulation type transmission system. The outputs of the PLL circuit 52 and the PLL circuit 53 are mixed by the mixer 34, the output frequency of which is removed by the band-pass filter 35 and amplified by the amplifier 36, and then supplied to the mixer 5 as the first local oscillation frequency. At the same time, it is supplied to the modulator 21.

【0008】図6は2バンドの受信周波数帯を切替える
切替スイッチ43を受信回路に設け、第2局部発振周波
数を出力するPLL回路52に周波数帯に対応して発振
周波数を切替える手段を設けた従来の送受信機の構成例
を示す図である。同図も直接変調方式の送信系を採用し
た送受信機の例である。
FIG. 6 shows a conventional circuit in which a changeover switch 43 for switching between two reception frequency bands is provided in a reception circuit, and a PLL circuit 52 for outputting a second local oscillation frequency is provided with means for switching the oscillation frequency corresponding to the frequency band. FIG. 3 is a diagram illustrating a configuration example of a transceiver. This figure is also an example of a transceiver employing a direct modulation type transmission system.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上述し
たように図4に示す従来の送受信機は基準発振器30、
第1局部発振回路としてPLL回路51、第2局部発振
回路としてPLL回路52及び送信用の変調器21に供
給する発振周波数としてPLL回路53を使用する構成
のため回路が大規模になり、その駆動のために消費電力
が増大し、また、発振器の基板に占める面積も大きくな
り小型化することが難しいという問題があった。
However, as described above, the conventional transceiver shown in FIG.
Since the PLL circuit 51 is used as the first local oscillation circuit, the PLL circuit 52 is used as the second local oscillation circuit, and the PLL circuit 53 is used as the oscillation frequency to be supplied to the modulator 21 for transmission, the circuit becomes large-scale. As a result, the power consumption increases, and the area occupied by the oscillator on the substrate increases, making it difficult to reduce the size.

【0010】また、図5及び図6に示す直接変調方式の
例でも同様にPLL回路52及びPLL回路53を使用
するため回路が大規模になり、その駆動のために消費電
力が増大し、また、発振器の基板に占める面積も大きく
なり小型化することが難しいという問題があった。
Also, in the example of the direct modulation method shown in FIGS. 5 and 6, the circuits are similarly large because the PLL circuit 52 and the PLL circuit 53 are used, and the power consumption increases due to the driving thereof. However, there has been a problem that the area occupied by the oscillator in the substrate becomes large and it is difficult to reduce the size.

【0011】本発明は上述の点に鑑みてなされたもの
で、上記問題を解決するために分周器を使用し発振器を
共用することにより小型化、低消費電力化したスーパー
ヘテロダイン方式の送受信機を提供することを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and in order to solve the above problems, a superheterodyne transceiver having a reduced size and reduced power consumption by using a frequency divider and sharing an oscillator. The purpose is to provide.

【0012】[0012]

【課題を解決するための手段】上記課題を解決するため
請求項1に記載の発明は、基準発振器、第1のPLL回
路、第2のPLL回路、第3のPLL回路を具備し、基
準発振器の出力を第1のPLL回路、第2のPLL回路
及び第3のPLL回路に供給し、第1のPLL回路の出
力を第1局部発振周波数として使用し、第2のPLL回
路の出力を第2局部発振周波数として使用し、第3のP
LL回路の出力を送信変調周波数として変調器に供給す
るス−パ−ヘテロダイン方式の送受信機において、第2
のPLL回路を削除すると共に、所定の分周比を有する
分周器を設け、基準発振器の出力を直接第2局部発振周
波数として使用すると共に、基準発振器の出力を分周器
を介して第1のPLL回路及び第3のPLL回路に入力
することを特徴とする。
According to a first aspect of the present invention, there is provided a reference oscillator comprising a reference oscillator, a first PLL circuit, a second PLL circuit, and a third PLL circuit. Is supplied to a first PLL circuit, a second PLL circuit, and a third PLL circuit, the output of the first PLL circuit is used as a first local oscillation frequency, and the output of the second PLL circuit is Used as the 2 local oscillation frequency and the third P
In a super-heterodyne transceiver that supplies the output of the LL circuit to the modulator as a transmission modulation frequency, the second
And a frequency divider having a predetermined frequency division ratio is provided, the output of the reference oscillator is used directly as the second local oscillation frequency, and the output of the reference oscillator is supplied to the first oscillator via the frequency divider. And a third PLL circuit.

【0013】また、請求項2に記載の発明は、基準発振
器、第1のPLL回路、第2のPLL回路及びミキサを
具備し、基準発振器の出力を第1のPLL回路及び第2
のPLL回路に供給し、第2のPLL回路の出力を第2
局部発振周波数として使用すると共に第1のPLL回路
の出力とミキサで混合し、該ミキサで混合した出力を第
1局部発振周波数として使用すると共に送信周波数とし
て変調器に供給するス−パ−ヘテロダイン方式の送受信
機において、第2のPLL回路を削除すると共に、所定
の分周比を有する分周器を設け、基準発振器の出力を直
接第2局部発振周波数として使用すると共にミキサ及び
分周器に供給し、該分周器の出力を第1のPLL回路に
入力することを特徴とする。
According to a second aspect of the present invention, there is provided a reference oscillator, a first PLL circuit, a second PLL circuit, and a mixer, and outputs the output of the reference oscillator to the first PLL circuit and the second PLL circuit.
And outputs the output of the second PLL circuit to the second PLL circuit.
A super-heterodyne system which is used as a local oscillation frequency, is mixed with an output of a first PLL circuit by a mixer, and uses the output mixed by the mixer as a first local oscillation frequency and supplies the output as a transmission frequency to a modulator. In the transmitter / receiver, the second PLL circuit is deleted, a frequency divider having a predetermined frequency division ratio is provided, and the output of the reference oscillator is directly used as the second local oscillation frequency and supplied to the mixer and the frequency divider. The output of the frequency divider is input to a first PLL circuit.

【0014】また、請求項3に記載の発明は、受信周波
数帯切替器、基準発振器、第1のPLL回路、周波数帯
により出力周波数を切替える第2のPLL回路及びミキ
サを具備し、基準発振器の出力を第1のPLL回路及び
第2のPLL回路に供給し、第2のPLL回路の出力を
第2局部発振周波数として使用すると共に第1のPLL
回路の出力とミキサで混合し、該ミキサで混合した出力
を第1局部発振周波数として使用すると共に送信周波数
として変調器に供給するス−パ−ヘテロダイン方式の送
受信機において、第2のPLL回路を削除すると共に、
周波数帯により出力周波数を切替える基準発振器及び分
周比を切替える切替分周器を設け、基準発振器の出力を
第2局部発振周波数として使用すると共にミキサ及び切
替分周器に供給し、切替分周器の出力を第1のPLL回
路に入力することを特徴とする。
According to a third aspect of the present invention, there is provided a reception frequency band switch, a reference oscillator, a first PLL circuit, a second PLL circuit for switching an output frequency according to a frequency band, and a mixer. The output is supplied to a first PLL circuit and a second PLL circuit, and the output of the second PLL circuit is used as a second local oscillation frequency and the first PLL circuit is used.
The output of the circuit is mixed by a mixer, the output mixed by the mixer is used as a first local oscillation frequency, and a super-heterodyne transceiver that supplies a modulator as a transmission frequency is provided with a second PLL circuit. Delete it,
A reference oscillator for switching an output frequency according to a frequency band and a switching divider for switching a dividing ratio, wherein an output of the reference oscillator is used as a second local oscillation frequency and supplied to a mixer and a switching divider; Is input to the first PLL circuit.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態例を図
面に基づいて詳細に説明する。図1は本発明のス−パ−
ヘテロダイン方式の送受信機の構成例を示す図である。
同図で従来例と同一符号の部分は従来例で説明したので
ここでの説明は省略する。図示するように、本発明のス
−パ−ヘテロダイン方式の送受信機はSAW(弾性表面
波)発振器等の基準発振器40及び所定の分周比を持つ
分周器41を設け、基準発振器40の出力を直接第2局
部発振周波数としてミキサ8へ供給すると共に、分周器
41を介して所定の周波数に低減しPLL回路51及び
PLL回路53に供給することを特徴とする。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a super
It is a figure which shows the example of a structure of the transceiver of a heterodyne system.
In the figure, the parts having the same reference numerals as those in the conventional example have been described in the conventional example, and the description thereof will be omitted. As shown in the figure, the super-heterodyne transceiver of the present invention is provided with a reference oscillator 40 such as a SAW (surface acoustic wave) oscillator and a frequency divider 41 having a predetermined frequency division ratio. Is directly supplied to the mixer 8 as the second local oscillation frequency, and is reduced to a predetermined frequency via the frequency divider 41 and supplied to the PLL circuit 51 and the PLL circuit 53.

【0016】基準発振器40の出力は受信用の第2局部
発振周波数としてミキサ8に供給されると共に、分周器
41でN分周されPLL回路51及びPLL回路53に
供給される。PLL回路51の出力は第1局部発振周波
数としてミキサ5に供給されると共に、ミキサ23へ供
給され送信周波数に変換される。PLL回路53の出力
は変調器21へ供給され、送信信号を変調し、その出力
はロ−パスフィルタ22で不要波が除かれ、ミキサ23
へ供給される。
The output of the reference oscillator 40 is supplied to the mixer 8 as the second local oscillation frequency for reception, and is also frequency-divided by the frequency divider 41 into N and supplied to the PLL circuits 51 and 53. The output of the PLL circuit 51 is supplied to the mixer 5 as a first local oscillation frequency, and is also supplied to the mixer 23 to be converted to a transmission frequency. The output of the PLL circuit 53 is supplied to the modulator 21 and modulates the transmission signal. The output of the PLL circuit 53 is filtered by the low-pass filter 22 to remove unnecessary waves.
Supplied to

【0017】上述したように図1に示す構成の送受信機
によれば基準発振器40、所定の分周比Nに設定された
分周器41を設け、基準発振器40の出力を直接第2局
部発振周波数としてミキサ8へ供給し、更に分周器41
を介してN分周しPLL回路51及びPLL回路53へ
供給するので、図4に示す従来の送受信機で使用してい
たPLL回路52(電圧制御発振器14、ロ−パスフィ
ルタ15、位相比較器16)を削除することができ、機
器の小型化、低消費電力化を図ることができる。なお、
分周器41はIC化が容易で他のIC部品に容易に組み
込むことができるので小型化が可能となる。ここで、分
周比N=1の時は分周器41は不要になる。
As described above, according to the transceiver having the configuration shown in FIG. 1, the reference oscillator 40 and the frequency divider 41 set to a predetermined frequency division ratio N are provided, and the output of the reference oscillator 40 is directly transmitted to the second local oscillator. The frequency is supplied to the mixer 8 and the frequency divider 41
Is supplied to the PLL circuit 51 and the PLL circuit 53 through the PLL circuit 52 (the voltage controlled oscillator 14, the low-pass filter 15, the phase comparator, etc.) used in the conventional transceiver shown in FIG. 16) can be omitted, and the size and power consumption of the device can be reduced. In addition,
Since the frequency divider 41 can be easily integrated into an IC and can be easily incorporated into another IC component, the size can be reduced. Here, when the frequency division ratio N = 1, the frequency divider 41 becomes unnecessary.

【0018】図2は図5に示す従来の送受信機からPL
L回路52を削除したものである。本実施例は基準発振
器40の出力を第2局部発振周波数としてミキサ8に供
給すると共に、分周器41を介してN分周した周波数を
PLL回路53に供給し、その出力を基準発振器40の
出力とミキサ34で混合し、該ミキサ34の出力をバン
ドパスフィルタ35で不要波を除去し、増幅器36で増
幅した後、第1局部発振周波数としてミキサ5に供給す
ると共に、変調器21に供給する。
FIG. 2 is a block diagram of the conventional transceiver shown in FIG.
The L circuit 52 is deleted. In this embodiment, the output of the reference oscillator 40 is supplied to the mixer 8 as the second local oscillation frequency, and the frequency divided by N is supplied to the PLL circuit 53 via the frequency divider 41. The output and the mixer 34 are mixed, and the output of the mixer 34 is filtered by a band-pass filter 35 to remove unnecessary waves, amplified by an amplifier 36, supplied to the mixer 5 as a first local oscillation frequency, and supplied to the modulator 21. I do.

【0019】上述したように図2に示す構成の送受信機
によれば図5に示す従来の送受信機で使用していたPL
L回路52(電圧制御発振器14、ロ−パスフィルタ1
5、位相比較器16)を削除することができるので、送
受信機の小型化、低消費電力化を図ることができる。な
お、分周器41はIC化が容易で他の部品に容易に組み
込むことができ小型化、低消費電力化が可能となる。
As described above, according to the transceiver shown in FIG. 2, the PL used in the conventional transceiver shown in FIG.
L circuit 52 (voltage controlled oscillator 14, low-pass filter 1)
5. Since the phase comparator 16) can be omitted, the size and power consumption of the transceiver can be reduced. Note that the frequency divider 41 can be easily integrated into an IC and can be easily incorporated into other components, so that downsizing and low power consumption can be achieved.

【0020】図3は2バンドの受信周波数帯を切り替え
て受信する送受信機(図6参照)に適用した例である。
周波数帯を切替える切替信号で出力周波数を切替える基
準発振器40及び分周比Nを切替える切替分周器42を
設け、切替信号でそれぞれの周波数帯に応じた第2局部
発振周波数及び分周比Nを設定する。その他の動作は従
来例の図6で説明したので省略する。
FIG. 3 shows an example in which the present invention is applied to a transmitter / receiver (see FIG. 6) which receives two frequency bands by switching between them.
A reference oscillator 40 for switching an output frequency by a switching signal for switching a frequency band and a switching frequency divider 42 for switching a frequency dividing ratio N are provided, and a second local oscillation frequency and a frequency dividing ratio N corresponding to each frequency band are provided by a switching signal. Set. Other operations have been described with reference to FIG.

【0021】上述したように図3に示す受信周波数帯を
切り替える方式の送受信機の場合でも、切替信号で基準
発振器40の出力周波数及び切替分周器42の分周比N
を切替えることにより、PLL回路52を削除すること
ができるので機器の小型化、低消費電力化を図ることが
できる。
As described above, even in the case of the transmitter / receiver of the system for switching the reception frequency band shown in FIG. 3, the output frequency of the reference oscillator 40 and the frequency division ratio N of the switching frequency divider 42 are obtained by the switching signal.
By switching between them, the PLL circuit 52 can be eliminated, so that downsizing of the device and low power consumption can be achieved.

【0022】[0022]

【発明の効果】以上説明したように、請求項1に記載の
発明によれば所定の分周比を有する分周器を設け、基準
発振器の出力を第2局部発振周波数として使用すると共
に分周器を介して第1のPLL回路及び第3のPLL回
路に入力する手段を設け、第2のPLL回路を削除する
ので機器の小型化、低消費電力化を図ることができる。
As described above, according to the first aspect of the present invention, a frequency divider having a predetermined frequency dividing ratio is provided, the output of the reference oscillator is used as the second local oscillation frequency, and the frequency is divided. Means for inputting to the first PLL circuit and the third PLL circuit via a device are provided, and the second PLL circuit is eliminated, so that the size and power consumption of the device can be reduced.

【0023】また、請求項2に記載の発明によれば所定
の分周比を有する分周器を設け、基準発振器の出力を第
2局部発振周波数として使用すると共にミキサ及び前記
分周器に供給し、該分周器の出力を第1のPLL回路に
入力する手段を設け、第2のPLL回路を削除するので
直接変調方式の送信系を採用した送受信機でも機器の小
型化、低消費電力化を図ることができる。
According to the second aspect of the present invention, a frequency divider having a predetermined frequency dividing ratio is provided, and the output of the reference oscillator is used as the second local oscillation frequency and supplied to the mixer and the frequency divider. A means for inputting the output of the frequency divider to the first PLL circuit is provided, and the second PLL circuit is eliminated. Therefore, even in the case of a transceiver employing a direct modulation type transmission system, downsizing of the device and low power consumption are achieved. Can be achieved.

【0024】また、請求項3に記載の発明によれば受信
周波数帯により出力周波数を切替える基準発振器及び分
周比を切替える切替分周器を設け、基準発振器の出力を
第2局部発振周波数として使用すると共に切替分周器に
供給し、切替分周器の出力を第1のPLL回路に入力す
る手段を設け第2のPLL回路を削除するので、受信周
波数帯を切替える方式の送受信機でも機器の小型化、低
消費電力化を図ることができる。なお、前記分周器及び
切替分周器はIC化が容易で他の部品に容易に組み込む
ことができる。
According to the third aspect of the present invention, a reference oscillator for switching an output frequency according to a reception frequency band and a switching frequency divider for switching a division ratio are provided, and an output of the reference oscillator is used as a second local oscillation frequency. In addition, a means for supplying the switching divider and inputting the output of the switching divider to the first PLL circuit is provided and the second PLL circuit is eliminated. The size and power consumption can be reduced. The frequency divider and the switching frequency divider can be easily integrated into an IC and can be easily incorporated into other parts.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のス−パ−ヘテロダイン方式の送受信機
の構成例を示す図である。
FIG. 1 is a diagram showing an example of the configuration of a super-heterodyne transceiver according to the present invention.

【図2】本発明のス−パ−ヘテロダイン方式の送受信機
の構成例を示す図である。
FIG. 2 is a diagram showing a configuration example of a super heterodyne type transceiver of the present invention.

【図3】本発明のス−パ−ヘテロダイン方式の送受信機
の構成例を示す図である。
FIG. 3 is a diagram illustrating a configuration example of a super-heterodyne transceiver according to the present invention;

【図4】従来のス−パ−ヘテロダイン方式の送受信機の
構成例を示す図である。
FIG. 4 is a diagram illustrating a configuration example of a conventional super heterodyne type transceiver.

【図5】従来のス−パ−ヘテロダイン方式の送受信機の
構成例を示す図である。
FIG. 5 is a diagram illustrating a configuration example of a conventional super-heterodyne transceiver.

【図6】従来のス−パ−ヘテロダイン方式の送受信機の
構成例を示す図である。
FIG. 6 is a diagram illustrating a configuration example of a conventional super heterodyne type transceiver.

【符号の説明】[Explanation of symbols]

1 アンテナ 2 アンテナ共用器 3 高周波増幅器 4 バンドパスフィルタ 5 ミキサ 6 第1中間周波フィルタ 7 第1中間周波増幅器 8 ミキサ 9 第2中間周波フィルタ 10 第2中間周波増幅器 11 電圧制御発振器 12 ロ−パスフィルタ 13 位相比較器 14 電圧制御発振器 15 ロ−パスフィルタ 16 位相比較器 21 変調器 22 ロ−パスフィルタ 23 ミキサ 24 バンドパスフィルタ 25 電力増幅器 30 基準発振器 31 位相比較器 32 ロ−パスフィルタ 33 電圧制御発振器 34 ミキサ 35 バンドパスフィルタ 36 増幅器 40 基準発振器 41 分周器 42 切替分周器 43 切替スイッチ 51 PLL回路 52 PLL回路 53 PLL回路 Reference Signs List 1 antenna 2 antenna duplexer 3 high-frequency amplifier 4 band-pass filter 5 mixer 6 first intermediate-frequency filter 7 first intermediate-frequency amplifier 8 mixer 9 second intermediate-frequency filter 10 second intermediate-frequency amplifier 11 voltage-controlled oscillator 12 low-pass filter DESCRIPTION OF SYMBOLS 13 Phase comparator 14 Voltage controlled oscillator 15 Low pass filter 16 Phase comparator 21 Modulator 22 Low pass filter 23 Mixer 24 Band pass filter 25 Power amplifier 30 Reference oscillator 31 Phase comparator 32 Low pass filter 33 Voltage controlled oscillator 34 mixer 35 band-pass filter 36 amplifier 40 reference oscillator 41 frequency divider 42 switching frequency divider 43 switching switch 51 PLL circuit 52 PLL circuit 53 PLL circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基準発振器、第1のPLL回路、第2の
PLL回路、第3のPLL回路を具備し、前記基準発振
器の出力を前記第1のPLL回路、第2のPLL回路及
び第3のPLL回路に供給し、第1のPLL回路の出力
を第1局部発振周波数として使用し、第2のPLL回路
の出力を第2局部発振周波数として使用し、第3のPL
L回路の出力を送信変調周波数として変調器に供給する
ス−パ−ヘテロダイン方式の送受信機において、 前記第2のPLL回路を削除すると共に、所定の分周比
を有する分周器を設け、 前記基準発振器の出力を直接第2局部発振周波数として
使用すると共に、該基準発振器の出力を前記分周器を介
して前記第1のPLL回路及び前記第3のPLL回路に
入力することを特徴とするス−パ−ヘテロダイン方式の
送受信機。
1. A reference oscillator, a first PLL circuit, a second PLL circuit, and a third PLL circuit, wherein an output of the reference oscillator is output from the first PLL circuit, the second PLL circuit, and a third PLL circuit. , The output of the first PLL circuit is used as a first local oscillation frequency, the output of the second PLL circuit is used as a second local oscillation frequency, and a third PLL circuit is used.
In a super-heterodyne transceiver that supplies an output of an L circuit to a modulator as a transmission modulation frequency, a frequency divider having a predetermined frequency division ratio is provided while removing the second PLL circuit, The output of the reference oscillator is used directly as the second local oscillation frequency, and the output of the reference oscillator is input to the first PLL circuit and the third PLL circuit via the frequency divider. Super-heterodyne transceiver.
【請求項2】 基準発振器、第1のPLL回路、第2の
PLL回路及びミキサを具備し、前記基準発振器の出力
を前記第1のPLL回路及び前記第2のPLL回路に供
給し、該第2のPLL回路の出力を第2局部発振周波数
として使用すると共に前記第1のPLL回路の出力と前
記ミキサで混合し、該ミキサで混合した出力を第1局部
発振周波数として使用すると共に送信周波数として変調
器に供給するス−パ−ヘテロダイン方式の送受信機にお
いて、 前記第2のPLL回路を削除すると共に、所定の分周比
を有する分周器を設け、 前記基準発振器の出力を直接前記第2局部発振周波数と
して使用すると共に前記ミキサ及び前記分周器に供給
し、該分周器の出力を前記第1のPLL回路に入力する
ことを特徴とするス−パ−ヘテロダイン方式の送受信
機。
2. A reference oscillator, a first PLL circuit, a second PLL circuit, and a mixer, wherein an output of the reference oscillator is supplied to the first PLL circuit and the second PLL circuit. 2 is used as the second local oscillation frequency, and the output of the first PLL circuit is mixed with the mixer. The output mixed by the mixer is used as the first local oscillation frequency and is used as the transmission frequency. In a super-heterodyne transceiver for supplying a modulator, the second PLL circuit is omitted, a frequency divider having a predetermined frequency division ratio is provided, and an output of the reference oscillator is directly transmitted to the second oscillator. A super-heterodyne system, wherein the super-heterodyne system is used as a local oscillation frequency, supplied to the mixer and the frequency divider, and inputs an output of the frequency divider to the first PLL circuit. Transceiver.
【請求項3】 受信周波数帯切替器、基準発振器、第1
のPLL回路、周波数帯により出力周波数を切替える第
2のPLL回路及びミキサを具備し、前記基準発振器の
出力を第1のPLL回路及び前記第2のPLL回路に供
給し、第2のPLL回路の出力を第2局部発振周波数と
して使用すると共に前記第1のPLL回路の出力と前記
ミキサで混合し、該ミキサで混合した出力を第1局部発
振周波数として使用すると共に送信周波数として変調器
に供給するス−パ−ヘテロダイン方式の送受信機におい
て、 前記第2のPLL回路を削除すると共に、周波数帯によ
り出力周波数を切替える基準発振器及び分周比を切替え
る切替分周器を設け、 前記基準発振器の出力を第2局部発振周波数として使用
すると共に前記ミキサ及び前記切替分周器に供給し、前
記切替分周器の出力を第1のPLL回路に入力すること
を特徴とするス−パ−ヘテロダイン方式の送受信機。
3. A receiving frequency band switch, a reference oscillator, a first
A PLL circuit, a second PLL circuit for switching an output frequency according to a frequency band, and a mixer. The output of the reference oscillator is supplied to a first PLL circuit and the second PLL circuit. The output is used as a second local oscillation frequency, mixed with the output of the first PLL circuit by the mixer, and the output mixed by the mixer is used as a first local oscillation frequency and supplied to a modulator as a transmission frequency. In the super-heterodyne transceiver, the second PLL circuit is deleted, and a reference oscillator that switches an output frequency according to a frequency band and a switching divider that switches a dividing ratio are provided. It is used as a second local oscillation frequency and supplied to the mixer and the switching divider, and the output of the switching divider is input to a first PLL circuit. Scan, characterized in that - Pa - transceiver heterodyne system.
JP9152838A 1997-05-26 1997-05-26 Transmitter-receiver of superheterodyne system Pending JPH10327090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9152838A JPH10327090A (en) 1997-05-26 1997-05-26 Transmitter-receiver of superheterodyne system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9152838A JPH10327090A (en) 1997-05-26 1997-05-26 Transmitter-receiver of superheterodyne system

Publications (1)

Publication Number Publication Date
JPH10327090A true JPH10327090A (en) 1998-12-08

Family

ID=15549245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9152838A Pending JPH10327090A (en) 1997-05-26 1997-05-26 Transmitter-receiver of superheterodyne system

Country Status (1)

Country Link
JP (1) JPH10327090A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU100924B1 (en) * 2017-09-30 2019-05-08 Univ Tianjin A novel transceiver structure based on phase frequency detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU100924B1 (en) * 2017-09-30 2019-05-08 Univ Tianjin A novel transceiver structure based on phase frequency detector

Similar Documents

Publication Publication Date Title
JP3255843B2 (en) Digital / Analog Dual Circuit in Dual Mode Radio Equipment
JPH06209235A (en) High-frequency circuit configuration for digital mobile telephone
JPH07221667A (en) Method for generation of signal of different frequencies in digital radiotelephone
US5603097A (en) Digital radio system capable of high-speed frequency changing at low power consumption
JP2009536795A (en) Device for receiving and / or transmitting radio frequency signals with noise reduction
US7043221B2 (en) Mixer circuit with image frequency rejection, in particular for an RF receiver with zero or low intermediate frequency
US6021164A (en) Digital radio communication system having reduced phase-locked loop, and its synchronization
JPH11289273A (en) Radio transceiver
JPH10145262A (en) Dual band vco
JPH1188219A (en) Receiver and transmitter-receiver
JPH10327090A (en) Transmitter-receiver of superheterodyne system
JP3252211B2 (en) Superheterodyne transceiver
JP3252201B2 (en) Digital car phone
JPH05244033A (en) Dual-band radio communication device
JPH10322239A (en) Transmitter-receiver of superheterodyne system
JPH06284037A (en) Digital moving body communication device
JP2005033234A (en) Wireless apparatus
JP2591490Y2 (en) High frequency mobile radio transceiver
JPH11154887A (en) Radio equipment
JPH06260961A (en) Digital mobile telephone set
JP3884923B2 (en) Transceiver
JP2001044880A (en) Transmitter-receiver
JPH05300044A (en) Command receiver
JP4385521B2 (en) Transceiver
JP2002026762A (en) Radio communication unit