JPH10322215A - Signal transmission method by means of 1-bit digital signal, delta sigma modulation circuit and demodulation circuit - Google Patents

Signal transmission method by means of 1-bit digital signal, delta sigma modulation circuit and demodulation circuit

Info

Publication number
JPH10322215A
JPH10322215A JP13014997A JP13014997A JPH10322215A JP H10322215 A JPH10322215 A JP H10322215A JP 13014997 A JP13014997 A JP 13014997A JP 13014997 A JP13014997 A JP 13014997A JP H10322215 A JPH10322215 A JP H10322215A
Authority
JP
Japan
Prior art keywords
signal
circuit
sub
bit digital
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13014997A
Other languages
Japanese (ja)
Other versions
JP3369438B2 (en
Inventor
Masahiro Kishida
正浩 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP13014997A priority Critical patent/JP3369438B2/en
Publication of JPH10322215A publication Critical patent/JPH10322215A/en
Application granted granted Critical
Publication of JP3369438B2 publication Critical patent/JP3369438B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a signal transmission method where a subsignal is superimposed on a main signal with a simple circuit and the superimposed signal is transmitted by means of a 1-bit digital signal and to provide a delta sigma modulation circuit and a demodulation circuit. SOLUTION: In the delta sigma modulation circuit 31, an input signal is integrated in high degree by integration devices m1-m7. All outputs from the integrators of each degree are added by an adder 13, the sum is quantized by a quantizer 14, which provides an output of a 1-bit digital signal. A dip is formed at a prescribed zero point frequency in a quantized noise frequency characteristic of the 10-bit digital signal by a partial negative feedback loop consisting of feedback circuits m11-m13. Furthermore, an additional information signal generating circuit 21 generates a signal whose carrier frequency is the zero point frequency as channel information and gives the signal to the adder 13. The channel information is superimposed on the main signal in terms of the 1-bit digital signal through frequency division multiplexing at the zero point frequency.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、オーディ
オ信号処理などに、特に好適に用いられるデルタシグマ
変調を用いた信号伝送方法、デルタシグマ変調回路、お
よび、デルタシグマ変調にて生成された1ビットデジタ
ル信号の復調回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal transmission method using delta sigma modulation, a delta sigma modulation circuit, and a signal generated by delta sigma modulation, which are particularly preferably used for audio signal processing. The present invention relates to a bit digital signal demodulation circuit.

【0002】[0002]

【従来の技術】デジタル信号を伝送する方式として、従
来より、複数のビットからなる1語を区切りとして伝送
するマルチビット符号化方式と、デルタシグマ変調を用
いて、1ビットデジタル信号に符号化して伝送する方式
とが知られている。
2. Description of the Related Art Conventionally, as a method of transmitting a digital signal, a multi-bit encoding method in which one word composed of a plurality of bits is transmitted as a delimiter and a 1-bit digital signal using delta-sigma modulation have been used. A transmission method is known.

【0003】マルチビット符号化方式の場合、送信また
は記録側は、所定のフォーマットに応じて、データを1
語にエンコードする。一方、受信または再生側は、語同
期を取って、各語の区切りを判別すると共に、各語をデ
コードしてデータを識別する。したがって、双方の側
で、語のフォーマットに応じた信号処理を行う信号処理
回路が必要になる。この結果、語のフォーマットが決定
され、サンプリング周波数やダイナミックレンジなどが
一旦規格化されると、規格を変更することが困難であ
る。さらに、当該方式では、語同期を必要とするため、
伝送路などの影響を受けやすく、発生したエラーを訂正
するためのエラー訂正回路が不可欠である。
[0003] In the case of the multi-bit encoding method, the transmitting or recording side transmits one data according to a predetermined format.
Encode to words. On the other hand, the receiving or reproducing side establishes word synchronization to determine the delimitation of each word, and decodes each word to identify data. Therefore, a signal processing circuit that performs signal processing according to the word format is required on both sides. As a result, once the word format is determined and the sampling frequency, dynamic range, etc. are standardized, it is difficult to change the standard. Furthermore, since the method requires word synchronization,
An error correction circuit for correcting an error that is easily affected by a transmission path or the like is indispensable.

【0004】これに対して、1ビットデジタル符号化方
式は、1ビットデジタル信号が語同期の不要な微細に細
分化されたデータの流れであるため、伝送路などの影響
を受けにくく、エラーに強いという利点を有している。
したがって、当該方式では、送信または記録装置と、受
信または再生装置との双方において、エラー訂正回路が
不要になる。さらに、1ビットデジタル信号が音声信号
である場合、受信または再生側は、簡単な低次のローパ
スフィルタによって、当該1ビットデジタル信号をアナ
ログ信号に復調できるので、復調に複雑な処理回路が不
要になる。したがって、近年では、マルチビット符号化
方式に比べて利点の多い1ビットデジタル符号化方式が
注目を集めている。
On the other hand, in the 1-bit digital encoding method, since the 1-bit digital signal is a finely divided data flow that does not require word synchronization, the 1-bit digital signal is hardly affected by a transmission path or the like, and is less susceptible to errors. It has the advantage of being strong.
Therefore, in this system, an error correction circuit is not required in both the transmitting or recording device and the receiving or reproducing device. Further, when the 1-bit digital signal is an audio signal, the receiving or reproducing side can demodulate the 1-bit digital signal into an analog signal by a simple low-order low-pass filter, thereby eliminating the need for a complicated processing circuit for demodulation. Become. Therefore, in recent years, a 1-bit digital encoding scheme, which has many advantages as compared with a multi-bit encoding scheme, has attracted attention.

【0005】図12に示すように、従来の典型的なデル
タシグマ変調回路100において、入力端子101から
入力されたアナログの音声信号は、縦続に接続された積
分器m101〜m107にて積分される。各段の積分器
出力は、加算器103にて加算された後、量子化器10
4に入力される。量子化器104は、加算器103の出
力が0以上であるとき、出力端子106に「1」の出力
を導出し、加算器103の出力が0未満のとき「0」の
出力を導出する。また、量子化器104の出力は、デジ
タル/アナログ変換器105および帰還抵抗r100を
介して、初段の積分器m101の入力側に負帰還され
る。
As shown in FIG. 12, in a conventional typical delta-sigma modulation circuit 100, an analog audio signal input from an input terminal 101 is integrated by integrators m101 to m107 connected in cascade. . After the outputs of the integrators of each stage are added by the adder 103, the quantizer 10
4 is input. The quantizer 104 derives an output of “1” to the output terminal 106 when the output of the adder 103 is 0 or more, and derives an output of “0” when the output of the adder 103 is less than 0. The output of the quantizer 104 is negatively fed back to the input side of the first-stage integrator m101 via the digital / analog converter 105 and the feedback resistor r100.

【0006】一方、デルタシグマ変調回路101が出力
する1ビットデジタル信号のノイズフロアにディップを
形成して、当該ノイズフロア形状を所望の形状に調整す
るために、デルタシグマ変調回路101の積分回路10
2には、3つの帰還回路m111〜m113が設けられ
ている。帰還回路m111は、第3段目の積分器m10
3の出力を第2段目の積分器m102の入力側に負帰還
し、帰還回路m112およびm113は、第5および第
7段目の積分器m105・m107の出力を、第4およ
び第6段目の積分器m104・m106の入力側に負帰
還する。
On the other hand, a dip is formed in the noise floor of the 1-bit digital signal output from the delta-sigma modulation circuit 101 and the integration circuit 10 of the delta-sigma modulation circuit 101 is adjusted in order to adjust the noise floor shape to a desired shape.
2, two feedback circuits m111 to m113 are provided. The feedback circuit m111 includes a third-stage integrator m10.
3 is negatively fed back to the input side of the second-stage integrator m102, and the feedback circuits m112 and m113 output the outputs of the fifth and seventh-stage integrators m105 and m107 to the fourth and sixth stages, respectively. Negative feedback is provided to the input sides of the integrators m104 and m106 of the eyes.

【0007】これらの帰還回路m111〜m113によ
って、3つの部分負帰還ループが形成され、1ビットデ
ジタル信号の量子化ノイズレベルは、各部分負帰還ルー
プのゲインに応じた周波数(零点周波数)を中心に急峻
に低下する。なお、以下では、量子化ノイズの周波数特
性のうち、レベルが低下している部分をディップと称す
る。これらのディップによって、高域の量子化ノイズが
抑制され、例えば、20kHzなど、所望の利用周波数
帯域の上限まで、量子化ノイズのレベルを所定の値以下
に保つことができる。
The feedback circuits m111 to m113 form three partial negative feedback loops. The quantization noise level of the 1-bit digital signal is centered on a frequency (zero frequency) corresponding to the gain of each partial negative feedback loop. And drops sharply. In the following, a portion of the frequency characteristic of the quantization noise whose level is reduced is referred to as a dip. By these dips, high-frequency quantization noise is suppressed, and the level of the quantization noise can be kept at a predetermined value or less, for example, up to the upper limit of a desired use frequency band such as 20 kHz.

【0008】上記デルタシグマ変調回路100におい
て、音声信号が1ビットデジタル信号へと変調された
後、当該1ビットデジタル信号は、図示しない受信ある
いは再生装置において、例えば、低次のローパスフィル
タなどにより、アナログの音声信号へと復調される。
After the audio signal is modulated into a 1-bit digital signal in the delta-sigma modulation circuit 100, the 1-bit digital signal is transmitted to a receiving or reproducing device (not shown) by, for example, a low-order low-pass filter. It is demodulated to an analog audio signal.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記構
成のデルタシグマ変調回路100を用いて変調した場
合、音声信号などの主信号と、例えば、チャネル情報を
示すフラグなどの副信号との双方を伝送することが困難
であるという問題を有している。
However, when modulated using the delta-sigma modulation circuit 100 having the above configuration, both the main signal such as an audio signal and the sub-signal such as a flag indicating channel information are transmitted. It is difficult to do this.

【0010】ここで、主信号と副信号との双方を伝送す
る従来の方法として、マルチビット符号化方式における
信号伝送方法の場合を例にして説明する。なお、以下で
は、従来における典型的なマルチビット符号化方式の一
例として、例えば、コンパクトディスクなどのデジタル
オーディオを用い、主信号と副信号とを伝送または記録
再生する方法について説明する。
Here, as a conventional method for transmitting both a main signal and a sub-signal, a case of a signal transmission method in a multi-bit encoding system will be described as an example. In the following, a method of transmitting or recording and reproducing a main signal and a sub signal using digital audio such as a compact disc will be described as an example of a typical conventional multi-bit encoding method.

【0011】コンパクトディスクの場合、サンプリング
周波数Fsは、44.1kHzに設定されており、図1
3に示すように、音声帯域の上限周波数Faは、1/2
Fs、すなわち、22.05kHzとなる。ここで、F
aからFsまでの周波数帯域では、音声帯域の信号がF
aで鏡像反転して折り返されるので、この帯域(折り返
し領域)は、信号伝送に使用できない。したがって、主
信号である音声信号と共に、例えば、左右いずれのチャ
ネルであるかを識別するフラグなどのサブコードを副信
号として伝送する場合、当該サブコードは、音声信号を
示すメインデータと共に、それぞれ時間軸方向に分割さ
れて伝送される。
In the case of a compact disk, the sampling frequency Fs is set to 44.1 kHz, and FIG.
As shown in FIG. 3, the upper limit frequency Fa of the audio band is 1 /.
Fs, that is, 22.05 kHz. Where F
In the frequency band from a to Fs, the signal in the voice band is F
Since the mirror image is inverted at a and turned back, this band (turned area) cannot be used for signal transmission. Therefore, when a sub-code such as a flag for identifying the left or right channel is transmitted as a sub-signal together with the audio signal as the main signal, the sub-code is transmitted in time together with the main data indicating the audio signal. It is split and transmitted in the axial direction.

【0012】この結果、送信または記録側では、規格化
されたデータフォーマットに合わせて、上記フラグや音
声信号をエンコードする回路が必要になると共に、受信
または再生側では、受信または再生されたデータをデコ
ードして、上記メインデータとサブコードとを分離する
回路が必要になる。
As a result, on the transmitting or recording side, a circuit for encoding the flag and the audio signal in accordance with the standardized data format is required, and on the receiving or reproducing side, the received or reproduced data is encoded. A circuit for decoding and separating the main data and the subcode is required.

【0013】なお、メインデータとサブコードとを時分
割して伝送する方法は、簡単な回路で復調できるという
1ビットデジタル符号化方式の利点を阻害するため、1
ビットデジタル符号化方式に適用することはできない。
The method of transmitting the main data and the subcode in a time-division manner impairs the advantage of the 1-bit digital encoding system that it can be demodulated by a simple circuit.
It cannot be applied to bit digital encoding.

【0014】本発明は、上記の問題点を鑑みてなされた
ものであり、その目的は、簡単な回路で、主信号に副信
号を重畳して伝送可能な1ビットデジタル信号を介する
信号伝送方法、デルタシグマ変調回路、および、復調回
路を提供することにある。
The present invention has been made in view of the above problems, and has as its object to provide a signal transmission method via a 1-bit digital signal which can be transmitted by superimposing a sub signal on a main signal with a simple circuit. , A delta-sigma modulation circuit, and a demodulation circuit.

【0015】[0015]

【課題を解決するための手段】請求項1の発明に係る1
ビットデジタル信号を介した信号伝送方法は、上記課題
を解決するために、所定の有効周波数を有する主信号
を、零点制御を用い、上記有効周波数帯域内の予め定め
る特定周波数での量子化雑音が低下するようにデルタシ
グマ変調して1ビットデジタル信号に変調する工程と、
伝送路または記録媒体を介して1ビットデジタル信号を
伝送する伝送工程と、伝えられた上記1ビットデジタル
信号を復調する工程とを有する1ビットデジタル信号を
介した信号伝送方法において、さらに、以下の工程を備
えていることを特徴としている。
According to the first aspect of the present invention, there is provided:
In order to solve the above-mentioned problem, a signal transmission method via a bit digital signal converts a main signal having a predetermined effective frequency into a quantization noise at a predetermined specific frequency within the effective frequency band using zero point control. Delta-sigma modulation so as to decrease and modulate to a 1-bit digital signal;
A signal transmission method via a 1-bit digital signal, comprising: a transmission step of transmitting a 1-bit digital signal via a transmission path or a recording medium; and a step of demodulating the transmitted 1-bit digital signal. It is characterized by having a process.

【0016】すなわち、上記伝送工程の前に、上記特定
周波数にて、上記1ビットデジタル信号の主信号に副信
号を周波数分割多重で重畳する工程と、上記伝送工程の
後で、上記1ビットデジタル信号の上記特定周波数を弁
別して、上記副信号を抽出する工程とを備えている。
That is, before the transmission step, a sub-signal is superimposed on the main signal of the 1-bit digital signal by frequency division multiplexing at the specific frequency, and after the transmission step, the 1-bit digital signal is superimposed. Discriminating the specific frequency of the signal to extract the sub-signal.

【0017】上記構成において、変調側では、例えば、
アナログ信号やマルチビットデジタル信号などとして与
えられる主信号が1ビットデジタル信号にデルタシグマ
変調される。この際、1ビットデジタル信号の量子化雑
音レベルは、零点制御によって、主信号の有効周波数帯
域内の予め定められる特定周波数で低下している。
In the above configuration, on the modulation side, for example,
A main signal provided as an analog signal, a multi-bit digital signal, or the like is delta-sigma modulated into a 1-bit digital signal. At this time, the quantization noise level of the 1-bit digital signal is reduced at a predetermined specific frequency within the effective frequency band of the main signal due to the zero point control.

【0018】さらに、変調側において、1ビットデジタ
ル信号には、特定周波数の搬送波を介して、副信号が周
波数分割多重で重畳される。当該特定周波数では、量子
化雑音レベルが低下しているので、当該量子化雑音レベ
ルと、主信号のレベルの下限値とのレベル差は、有効周
波数帯域内の近隣の周波数に比べて大きくなっており、
当該特定周波数では、主信号のダイナミックレンジと副
信号のダイナミックレンジとの双方を確保できる。
Further, on the modulation side, a sub-signal is superimposed on the 1-bit digital signal by frequency division multiplexing via a carrier wave of a specific frequency. At the specific frequency, the quantization noise level is reduced, so the level difference between the quantization noise level and the lower limit of the level of the main signal is larger than the neighboring frequency in the effective frequency band. Yes,
At the specific frequency, both the dynamic range of the main signal and the dynamic range of the sub signal can be secured.

【0019】一方、当該1ビットデジタル信号が伝送路
または記録媒体を介して伝送されると、復調側では、受
け取った1ビットデジタル信号から、主信号を復調す
る。例えば、主信号が音声信号の場合、1ビットデジタ
ル信号に含まれた主信号は、簡単な低次のローパスフィ
ルタを通過させるなどして復調される。
On the other hand, when the 1-bit digital signal is transmitted via a transmission path or a recording medium, the demodulation side demodulates the main signal from the received 1-bit digital signal. For example, when the main signal is an audio signal, the main signal included in the 1-bit digital signal is demodulated by passing through a simple low-order low-pass filter.

【0020】さらに、復調側では、例えば、バンドパス
フィルタやフーリエ変換などを用いて、上記1ビットデ
ジタル信号の特定周波数成分を弁別し、副信号を抽出す
る。上述したように、主信号のダイナミックレンジと副
信号のダイナミックレンジとが十分確保されているの
で、復調側では、何ら支障無く副信号を抽出できる。
Further, on the demodulation side, a specific frequency component of the 1-bit digital signal is discriminated by using, for example, a band-pass filter or a Fourier transform, and a sub-signal is extracted. As described above, since the dynamic range of the main signal and the dynamic range of the sub-signal are sufficiently ensured, the sub-signal can be extracted without any trouble on the demodulation side.

【0021】上記1ビットデジタル信号を介した信号伝
送方法では、副信号が主信号に周波数分割多重によって
重畳されているので、時分割多重などにて伝送する場合
に必要となるような複雑な構成を必要とせず、信号処理
のための回路を簡略化できる。この結果、1ビットデジ
タル信号にて信号を伝送する場合の利点を阻害すること
なく、主信号と副信号とを重畳できる。
In the above-described signal transmission method using a 1-bit digital signal, since the sub-signal is superimposed on the main signal by frequency division multiplexing, a complicated configuration required for transmission by time division multiplexing or the like is required. And a circuit for signal processing can be simplified. As a result, the main signal and the sub-signal can be superimposed without impairing the advantage of transmitting the signal as a 1-bit digital signal.

【0022】また、上記特定周波数は、主信号の有効周
波数帯域内に設定されている。したがって、特定周波数
を知らない第三者は、主信号と副信号とを分離できな
い。例えば、第三者が、1ビットデジタル信号から主信
号の有効帯域成分のみを弁別しても、弁別された信号に
は、主信号と副信号との双方が含まれている。また、周
波数分割多重なので、時分割多重で付加した場合に比べ
ても、主信号と副信号とを分離しにくい。この結果、第
三者による副信号の改竄を防止できる。
The specific frequency is set within the effective frequency band of the main signal. Therefore, a third party who does not know the specific frequency cannot separate the main signal and the sub signal. For example, even if a third party discriminates only the effective band component of the main signal from the 1-bit digital signal, the discriminated signal includes both the main signal and the sub-signal. Further, since the frequency division multiplexing is used, it is difficult to separate the main signal and the sub signal compared to the case where the time division multiplexing is used. As a result, falsification of the sub signal by a third party can be prevented.

【0023】請求項2の発明に係るデルタシグマ変調回
路は、上記課題を解決するために、主信号となる入力信
号が初段に入力され、互いに縦続に接続された複数の積
分器と、上記各積分器の出力を加算する加算器と、上記
加算器の出力を量子化して、1ビットデジタル信号を出
力する量子化器と、上記積分器の出力を、当該積分器よ
り前段の積分器の入力側へ負帰還して、予め定める特定
周波数での上記1ビットデジタル信号の量子化雑音を低
下させる部分負帰還回路とを有するデルタシグマ変調回
路において、上記特定周波数にて、上記1ビットデジタ
ル信号の主信号に副信号を周波数分割多重で重畳する副
信号重畳手段を備えていることを特徴としている。
According to a second aspect of the present invention, there is provided a delta-sigma modulation circuit, comprising: a plurality of integrators which receive an input signal as a main signal at an initial stage and are connected in cascade with each other; An adder for adding the output of the integrator; a quantizer for quantizing the output of the adder to output a one-bit digital signal; and an output of the integrator to an input of an integrator preceding the integrator. A partial negative feedback circuit that negatively feedbacks to the side to reduce the quantization noise of the 1-bit digital signal at a predetermined specific frequency. It is characterized by having a sub-signal superimposing means for superimposing a sub-signal on a main signal by frequency division multiplexing.

【0024】上記構成では、積分器、加算器、量子化
器、および部分負帰還回路によって、入力信号は、1ビ
ットデジタル信号にデルタシグマ変調される。また、例
えば、副信号に基づいて生成した特定周波数の信号を上
記加算器に入力するなどして、副信号重畳手段は、当該
1ビットデジタル信号の主信号に副信号を周波数分割多
重にて重畳する。
In the above configuration, the input signal is delta-sigma modulated into a 1-bit digital signal by the integrator, the adder, the quantizer, and the partial negative feedback circuit. The sub-signal superimposing unit superimposes the sub-signal on the main signal of the 1-bit digital signal by frequency division multiplexing, for example, by inputting a signal of a specific frequency generated based on the sub-signal to the adder. I do.

【0025】上記特定周波数は、積分器や部分負帰還回
路などによって形成される部分負帰還ループのゲインに
よって設定され、1ビットデジタル信号の量子化雑音の
レベルは、当該特定周波数で低下している。したがっ
て、当該特定周波数において、主信号のダイナミックレ
ンジと、副信号のダイナミックレンジとの双方を確実に
確保できる。
The specific frequency is set by the gain of a partial negative feedback loop formed by an integrator, a partial negative feedback circuit, and the like, and the level of quantization noise of a 1-bit digital signal decreases at the specific frequency. . Therefore, at the specific frequency, both the dynamic range of the main signal and the dynamic range of the sub-signal can be ensured.

【0026】それゆえ、請求項1と同様に、復調が容易
であるというデルタシグマ変調の特徴を阻害することな
く、主信号と副信号とを1ビットデジタル信号に変調可
能なデルタシグマ変調回路を提供できる。また、当該デ
ルタシグマ変調回路は、主信号の有効周波数帯域内で副
信号を重畳しているので、第三者による副信号の除去あ
るいは改竄を困難にすることができる。
Therefore, a delta-sigma modulation circuit capable of modulating a main signal and a sub-signal into a 1-bit digital signal without obstructing the feature of the delta-sigma modulation that demodulation is easy as in claim 1 is provided. Can be provided. Further, since the delta-sigma modulation circuit superimposes the sub-signal within the effective frequency band of the main signal, it is difficult to remove or alter the sub-signal by a third party.

【0027】また、請求項3の発明に係るデルタシグマ
変調回路は、請求項2記載の発明の構成において、上記
副信号重畳手段は、上記加算器の入力の1つに、上記副
信号を上記特定周波数の搬送波を介して入力することを
特徴としている。
According to a third aspect of the present invention, in the delta-sigma modulation circuit according to the second aspect of the present invention, the sub-signal superimposing means transmits the sub-signal to one of the inputs of the adder. It is characterized by inputting via a carrier wave of a specific frequency.

【0028】上記構成では、副信号重畳手段は、デルタ
シグマ変調に使用される加算器を副信号の重畳にも使用
している。したがって、重畳のために設ける回路を簡略
化できる。
In the above configuration, the sub-signal superimposing means uses the adder used for delta-sigma modulation also for superimposing the sub-signal. Therefore, a circuit provided for superposition can be simplified.

【0029】さらに、請求項4の発明に係るデルタシグ
マ変調回路は、請求項2または3記載の発明の構成にお
いて、上記主信号は、音声信号であり、上記副信号は、
チャネル情報、プリエンファシスの有無、著作権擁護の
ためのフラグ、IDコード、マスタリングコード、また
は、時間情報のうちの少なくとも1つを示す信号である
ことを特徴としている。
Further, in the delta-sigma modulation circuit according to a fourth aspect of the present invention, in the configuration of the second or third aspect, the main signal is an audio signal, and the sub-signal is
It is a signal indicating at least one of channel information, presence / absence of pre-emphasis, a flag for copyright protection, an ID code, a mastering code, and time information.

【0030】上記構成では、上記の各副信号となる情報
は、主信号となる音声信号に密接に関連し、かつ、情報
量が少ない情報である。したがって、特定周波数におけ
る量子化レベルと、主信号レベルの下限値とのレベル差
が少ない場合、すなわち、副信号のダイナミックレンジ
が余り広くとれない場合であっても、十分なS/Nで副
信号を重畳して伝送あるいは記録できる。この結果、復
調側において、上記副信号に基づいて、チャネル分離や
プリエンファシスの制御など、主信号に関連した処理を
行うことができる。
In the above configuration, the information serving as the sub-signals is information that is closely related to the audio signal serving as the main signal and has a small amount of information. Therefore, even if the level difference between the quantization level at the specific frequency and the lower limit of the main signal level is small, that is, even if the dynamic range of the sub signal cannot be made too wide, the sub signal can be provided with a sufficient S / N. Can be superimposed and transmitted or recorded. As a result, on the demodulation side, processing related to the main signal, such as control of channel separation and pre-emphasis, can be performed based on the sub signal.

【0031】請求項5の発明に係る復調回路は、上記課
題を解決するために、所定の有効周波数帯域を有する主
信号を、零点制御を用い、上記有効周波数帯域内の予め
定める特定周波数での量子化雑音が低下するようにデル
タシグマ変調して生成された1ビットデジタル信号を復
調する復調回路において、上記1ビットデジタル信号の
主信号には、副信号が、上記特定周波数の搬送波を介し
て周波数分割多重で重畳されており、上記1ビットデジ
タル信号から上記特定周波数成分を弁別して上記副信号
を抽出すると共に、当該副信号に応じて所定の処理を行
う制御手段を備えていることを特徴としている。
According to a fifth aspect of the present invention, there is provided a demodulation circuit for converting a main signal having a predetermined effective frequency band to a predetermined specific frequency within the effective frequency band by using zero point control. In a demodulation circuit for demodulating a 1-bit digital signal generated by performing delta-sigma modulation so as to reduce quantization noise, a main signal of the 1-bit digital signal includes a sub signal via a carrier wave of the specific frequency. The apparatus is characterized by comprising control means for superimposing by frequency division multiplexing, extracting the sub-signal by discriminating the specific frequency component from the 1-bit digital signal, and performing predetermined processing according to the sub-signal. And

【0032】上記構成では、1ビットデジタル信号の量
子化雑音のレベルは、特定周波数において低下している
ため、当該特定周波数において確保可能なダイナミック
レンジは、有効周波数帯域内の近隣の周波数に比べて大
きくなっており、副信号のS/Nを十分に確保できる。
したがって、上記制御手段は、当該特定周波数成分を弁
別することによって、1ビットデジタル信号に重畳され
ていた副信号を抽出し、例えば、チャネルの分離など、
所定の処理を行うことができる。さらに、上記副信号
は、周波数分割多重で重畳されているので、復調回路
は、時分割多重で重畳する場合に比べて、主信号を容易
に復調できる。
In the above configuration, since the level of the quantization noise of the 1-bit digital signal decreases at a specific frequency, the dynamic range that can be secured at the specific frequency is smaller than that of a neighboring frequency in the effective frequency band. As a result, the S / N of the sub signal can be sufficiently secured.
Therefore, the control means extracts the sub-signal superimposed on the 1-bit digital signal by discriminating the specific frequency component.
A predetermined process can be performed. Further, since the sub-signal is superimposed by frequency division multiplexing, the demodulation circuit can demodulate the main signal more easily than when superimposing by time division multiplexing.

【0033】なお、請求項5記載の発明の構成におい
て、制御手段が主信号のレベルを監視し、当該レベルが
所定の値以下の場合に副信号を抽出することによって、
ディップを余り深く形成できない場合、すなわち、特定
周波数における量子化ノイズレベルが余り低下しない場
合であっても、確実に副信号を抽出できる。
According to the fifth aspect of the present invention, the control means monitors the level of the main signal, and extracts the sub signal when the level is lower than a predetermined value.
Even when the dip cannot be formed too deeply, that is, even when the quantization noise level at a specific frequency does not decrease so much, the sub-signal can be reliably extracted.

【0034】また、請求項6の発明に係る復調回路は、
請求項5記載の発明の構成において、上記主信号は、音
声信号であり、上記副信号は、当該音声信号のチャネル
を示すチャネル情報であると共に、上記制御手段は、当
該チャネル情報に基づいて、左右またはマルチチャネル
の分離を行うことを特徴としている。
The demodulation circuit according to the invention of claim 6 is:
In the configuration of the invention according to claim 5, the main signal is an audio signal, the sub-signal is channel information indicating a channel of the audio signal, and the control unit is configured to execute It is characterized by performing left / right or multi-channel separation.

【0035】それゆえ、復調回路は、音声信号のチャネ
ルを正しく判定できる。したがって、例えば、各チャネ
ルの1ビットデジタル信号を伝送する伝送路が入れ換わ
っていた場合など、復調回路が、通常とは異なるチャネ
ルの1ビットデジタル信号を受け取った場合であって
も、当該復調回路は、何ら支障なく、左右またはマルチ
チャネルの分離が可能となる。この結果、復調回路が、
例えば、音声信号を音響化したり、あるいは、さらに、
記録や伝送を行ったりする場合、当該復調回路は、音声
信号の出力などを正しいチャネルで行うことができる。
Therefore, the demodulation circuit can correctly determine the channel of the audio signal. Therefore, even when the demodulation circuit receives a 1-bit digital signal of an unusual channel, for example, when the transmission path for transmitting the 1-bit digital signal of each channel is switched, the demodulation circuit is not affected. Can separate left and right or multi-channel without any problem. As a result, the demodulation circuit
For example, audio signals can be sounded, or
When recording or transmission is performed, the demodulation circuit can output an audio signal or the like on a correct channel.

【0036】一方、請求項7の発明に係る復調回路は、
請求項5記載の発明の構成において、上記主信号は、音
声信号であり、上記副信号は、当該音声信号のプリエン
ファシスの有無を示すフラグであると共に、上記制御手
段は、当該フラグに基づいて、ディエンファシスのオン
/オフを制御することを特徴としている。
On the other hand, the demodulation circuit according to the seventh aspect of the present invention
In the configuration according to the fifth aspect of the present invention, the main signal is an audio signal, the sub-signal is a flag indicating the presence or absence of pre-emphasis of the audio signal, and the control unit is configured to execute the control based on the flag. , On / off control of de-emphasis.

【0037】それゆえ、復調回路は、受け取った1ビッ
トデジタル信号の音声信号がプリエンファシス処理され
た信号であるか否かを確実に判別して、音声信号にディ
エンファシスをかけることができる。
Therefore, the demodulation circuit can reliably determine whether or not the received 1-bit digital audio signal is a signal subjected to the pre-emphasis processing, and apply the de-emphasis to the audio signal.

【0038】さらに、請求項8の発明に係る復調回路
は、請求項5記載の発明の構成において、上記主信号
は、音声信号であり、上記副信号は、当該音声信号の著
作権擁護のためのフラグ、IDコード、またはマスタリ
ングコードのうちの少なくとも1つであると共に、上記
制御手段は、当該副信号に基づいて、上記音声信号の複
写または復調出力を制限することを特徴としている。
Further, in the demodulation circuit according to the present invention, the main signal is an audio signal, and the sub-signal is for protecting the copyright of the audio signal. And the control means restricts copying or demodulation output of the audio signal based on the sub-signal and at least one of a flag, an ID code, and a mastering code.

【0039】上記構成において、上記制御手段は、1ビ
ットデジタル信号から副信号を抽出し、副信号が複写ま
たは復調出力を許可していない場合、音声信号の複写ま
たは復調出力を制限する。例えば、音声信号の著作権を
擁護するなどの目的で、変調側が副信号として著作権擁
護のためのフラグを重畳した場合、変調側、すなわち、
音声信号の作成者の意図に応じて、復調側における音声
信号の複写または復調は制限される。また、音声信号を
区別するためのIDコードや、音声信号の種別を識別す
るためのマスタリングコードなどを副信号として重畳し
た場合、これらの副信号に基づいて、復調側は、自らが
当該音声信号の複写または復調出力を許可されているか
否かを判別して、許可されていない場合、複写または復
調を制限する。いずれの場合であっても、制御手段が副
信号に基づいて音声信号の複写または復調出力を制限す
るので、変調側において、復調側における複写または復
調出力の許可/不許可を指定できる。
In the above arrangement, the control means extracts a sub-signal from the 1-bit digital signal, and limits the copying or demodulation output of the audio signal when the sub-signal does not permit copying or demodulation output. For example, when the modulation side superimposes a flag for copyright protection as a sub-signal for the purpose of, for example, protecting the copyright of an audio signal, the modulation side,
Depending on the intention of the creator of the audio signal, copying or demodulation of the audio signal on the demodulation side is restricted. Also, when an ID code for distinguishing an audio signal or a mastering code for identifying the type of the audio signal is superimposed as a sub-signal, the demodulation side itself, based on these sub-signals, It is determined whether or not copying or demodulation output is permitted. If not, the copying or demodulation is restricted. In any case, since the control means limits the copying or demodulation output of the audio signal based on the sub-signal, the modulation side can specify permission / non-permission of the copying or demodulation output on the demodulation side.

【0040】ところで、1ビットデジタル信号を受け取
るまでの間に、上記副信号が改竄されると、復調回路
は、音声信号の複写または復調出力を制限できない。し
たがって、従来は、副信号の改竄を防止するために、例
えば、副信号を暗号化するなどして、副信号の改竄を防
止している。しかしながら、この方法では、暗号化およ
び復号化するために、例えば、順序回路など、複雑な回
路を必要とする。
By the way, if the above-mentioned sub-signal is falsified before the 1-bit digital signal is received, the demodulation circuit cannot limit the copying or demodulation output of the audio signal. Therefore, conventionally, in order to prevent tampering of the sub-signal, the tampering of the sub-signal is prevented by, for example, encrypting the sub-signal. However, this method requires a complicated circuit such as a sequential circuit for encryption and decryption.

【0041】これに対して、請求項8記載の発明の構成
では、副信号は、音声信号の有効周波数帯域内の特定周
波数にて周波数分割多重される。したがって、上記特定
周波数を知らない第三者は、副信号と主信号とを分離す
ることさえできず、容易に改竄できない。この結果、従
来のように、時分割多重で伝送される副信号に比べて、
改竄が困難である。さらに、上記特定周波数は、有効周
波数帯域内に設けられているので、ある周波数成分を不
用意に除去すると、音声信号が変化する。したがって、
副信号の改竄をさらに確実に防止できる。この結果、復
調回路は、変調側において指示された複写または復調出
力の許可/不許可に基づいて、音声信号の複写または復
調出力を確実に制限できる。
On the other hand, in the configuration of the present invention, the sub-signal is frequency-division multiplexed at a specific frequency within the effective frequency band of the audio signal. Therefore, a third party who does not know the specific frequency cannot even separate the sub-signal and the main signal and cannot easily tamper with it. As a result, as compared with a conventional sub-signal transmitted by time division multiplexing,
It is difficult to falsify. Further, since the specific frequency is provided in the effective frequency band, if a certain frequency component is carelessly removed, the audio signal changes. Therefore,
Alteration of the sub-signal can be prevented more reliably. As a result, the demodulation circuit can reliably limit the copying or demodulation output of the audio signal based on the permission / non-permission of the copying or demodulation output instructed on the modulation side.

【0042】なお、請求項6から8記載の発明の構成に
おいて、採用される副信号、すなわち、チャネル情報、
プリエンファシスの有無、著作権擁護のためのフラグ、
IDコード、および、マスタリングコードは、いずれも
情報量が少なく、小ビットのフラグで示すことができ
る。したがって、請求項6から8記載に係る復調回路
は、副信号に確保可能なダイナミックレンジが比較的狭
くても、確実に副信号を判別できる。
It should be noted that the sub-signals adopted in the configuration of the invention according to claims 6 to 8, ie, channel information,
Pre-emphasis, flag for copyright protection,
Each of the ID code and the mastering code has a small amount of information, and can be indicated by a small bit flag. Therefore, the demodulation circuit according to claims 6 to 8 can reliably identify the sub-signal even if the dynamic range that can be secured for the sub-signal is relatively narrow.

【0043】[0043]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

〔第1の実施形態〕本発明の一実施形態について図1か
ら図4に基づいて説明すると以下の通りである。すなわ
ち、本実施形態に係る音声信号伝送装置は、音声信号を
主信号として伝送する装置であり、当該主信号に周波数
分割で多重する副信号として、当該音声信号が左右いず
れのチャネルであるかを示すチャネル情報を使用してい
る。
[First Embodiment] An embodiment of the present invention will be described below with reference to FIGS. That is, the audio signal transmission device according to the present embodiment is a device that transmits an audio signal as a main signal, and determines whether the audio signal is a left or right channel as a sub-signal that is multiplexed with the main signal by frequency division. The channel information shown is used.

【0044】図2に示すように、上記音声信号伝送装置
1は、左右チャネルの音声信号源2L・2Rが出力した
アナログまたはマルチビットの音声信号を、送信回路3
で1ビットデジタル信号にデルタシグマ変調した後、例
えば、光ファイバなどの伝送路4L・4Rを介して、受
信回路(復調回路)5へ伝送すると共に、受信回路5に
て、これら1ビットデジタル信号を復調し、アンプ6L
・6Rを介して、左右チャネルのスピーカ7L・7Rか
ら音響化するものである。ここで、上記伝送路4L・4
Rの入れ換わりなどに対して、左右各チャネルの音声信
号を正確に判別して復調出力するために、送信回路3に
おいて、いずれか一方(ここでは、左チャネル)で、副
信号となるチャネル情報が、主信号となる音声信号に周
波数分割多重化される。なお、以下では、各部材を参照
する際、左右を特に区別しない場合、あるいは、両者を
総称する場合は、参照符号の最後に付された英字(Rあ
るいはL)を省き、例えば、音声信号源2のように参照
する。
As shown in FIG. 2, the audio signal transmission apparatus 1 converts the analog or multi-bit audio signals output from the left and right channel audio signal sources 2L and 2R into a transmission circuit 3
After performing delta-sigma modulation on the 1-bit digital signal by using the transmission circuit 4L or 4R such as an optical fiber, the signal is transmitted to a receiving circuit (demodulation circuit) 5, and the receiving circuit 5 transmits the 1-bit digital signal. Is demodulated and the amplifier 6L
The sound is made from the left and right channel speakers 7L and 7R via 6R. Here, the transmission lines 4L and 4L
In order to accurately discriminate the audio signals of each of the left and right channels and to demodulate and output the audio signals in response to the exchange of R, for example, one of the transmission circuits 3 (here, the left channel) outputs channel information serving as a sub signal. Is frequency-division multiplexed into a main audio signal. In the following, when referring to each member, if there is no particular distinction between left and right, or when both are collectively referred to, the alphabetic character (R or L) added to the end of the reference numeral is omitted, and for example, an audio signal source Reference like 2.

【0045】図1に示すように、上記デルタシグマ変調
回路31は、上記音声信号源2から入力端子11に入力
されるアナログの音声信号を高次積分する積分回路12
と、各次の積分出力を加算する加算器13と、加算器1
3の出力を量子化して、1ビットデジタル信号を出力す
る量子化器14と、当該量子化器14の出力をアナログ
値に変換して、上記積分回路12に帰還させるデジタル
/アナログ変換器15とを備えている。
As shown in FIG. 1, the delta-sigma modulation circuit 31 includes an integration circuit 12 for integrating the analog audio signal input from the audio signal source 2 to the input terminal 11 at a higher order.
, An adder 13 for adding the next-order integrated output, and an adder 1
3, a quantizer 14 for quantizing the output of 3 and outputting a 1-bit digital signal, a digital / analog converter 15 for converting the output of the quantizer 14 to an analog value and feeding it back to the integrating circuit 12 It has.

【0046】上記量子化器14は、加算器13の出力を
所定のサンプリング周波数FSでサンプリングし、当該
出力が0以上のとき、「1」の出力を導出し、0未満の
とき「0」の出力を導出する。これにより、サンプリン
グ周波数FSの1ビットデジタル信号が出力端子16か
ら出力される。
The quantizer 14 samples the output of the adder 13 at a predetermined sampling frequency FS, and derives an output of “1” when the output is greater than or equal to 0, and derives an output of “0” when the output is less than 0. Derive the output. As a result, a 1-bit digital signal of the sampling frequency FS is output from the output terminal 16.

【0047】マルチビットデジタル信号を高速サンプリ
ングする1ビットデジタル符号化方式では、量子化器1
4のサンプリング周波数FSは、通常、マルチビットデ
ジタル信号のサンプリング周波数をfsとすると、例え
ば、32fsや64fsなど、fsの所定数倍に設定さ
れる。ここで、コンパクトディスクの場合のように、f
s=44.1kHzとすると、FSは、32fsの場合
で、1.41MHz、64fsの場合で、2.82MH
zとなる。
In a 1-bit digital encoding system for sampling a multi-bit digital signal at high speed, a quantizer 1
The sampling frequency FS of 4 is usually set to a predetermined multiple of fs, such as 32 fs or 64 fs, where fs is the sampling frequency of the multi-bit digital signal. Here, as in the case of a compact disc, f
Assuming that s = 44.1 kHz, FS is 1.41 MHz at 32 fs, and 2.82 MH at 64 fs.
z.

【0048】一方、上記積分回路12は、縦続接続され
た7次の積分器m1〜m7と、部分負帰還ループを構成
するための帰還回路(部分負帰還回路)m11〜m13
と、初段の積分器m1の入力側と上記デジタル/アナロ
グ変換器15との間に設けられた帰還抵抗r0とを具備
して構成されている。なお、当該帰還抵抗r0は、後述
する差動増幅器a1の反転入力端子に接続されている。
On the other hand, the integrating circuit 12 includes cascaded seventh-order integrators m1 to m7 and feedback circuits (partial negative feedback circuits) m11 to m13 for forming a partial negative feedback loop.
And a feedback resistor r0 provided between the input side of the first-stage integrator m1 and the digital / analog converter 15. The feedback resistor r0 is connected to an inverting input terminal of a differential amplifier a1 described later.

【0049】第1次の積分器m1は、差動増幅器a1
と、当該差動増幅器a1の入出力間に設けられた、時定
数素子であるコンデンサc1と、積分器m1の入力と差
動増幅器a1の反転入力端子との間に設けられた入力抵
抗r1とを備えている。なお、差動増幅器a1の非反転
入力端子は、接地されている。この差動増幅器a1から
の出力は、積分器m1の出力として、次段の積分器m2
と上記加算器13とに入力される。
The first-order integrator m1 is a differential amplifier a1
A capacitor c1 as a time constant element provided between the input and output of the differential amplifier a1, and an input resistor r1 provided between the input of the integrator m1 and the inverting input terminal of the differential amplifier a1. It has. The non-inverting input terminal of the differential amplifier a1 is grounded. The output from the differential amplifier a1 is used as the output of the integrator m1 as an integrator m2 in the next stage.
And the adder 13.

【0050】次段以降の積分器m2〜m7も、同様に構
成されており、対応する部分の参照符号は、同一英字
に、各積分器m2〜m7の次数に対応した添数字を付し
て示している。例えば、第3次の積分器m3では、積分
器m2の出力が入力抵抗r3を介して入力され、差動増
幅器a3の出力は、次段の積分器m4と加算器13とに
入力される。
The integrators m2 to m7 at the next and subsequent stages have the same configuration, and the reference numerals of the corresponding parts are the same alphabetical characters with the addition of a subscript corresponding to the order of each of the integrators m2 to m7. Is shown. For example, in the third-order integrator m3, the output of the integrator m2 is input via the input resistor r3, and the output of the differential amplifier a3 is input to the next-stage integrator m4 and the adder 13.

【0051】また、上記帰還回路m11は、第2次の積
分器m2、および、第3次の積分器m3に関連して設け
られており、積分器m3の出力を積分器m2の入力側に
負帰還させることができる。具体的には、当該帰還回路
m11は、差動増幅器a11と、当該差動増幅器a11
の反転入力端子に一端が接続された入力抵抗ri11
と、差動増幅器a11の入出力間に設けられた帰還抵抗
rf11と、差動増幅器a11の出力に一端が接続され
た出力抵抗ro11とを備えている。上記入力抵抗ri
11の他端は、帰還回路m11の入力、すなわち、積分
器m3の出力に接続されており、上記出力抵抗ro11
の他端は、帰還回路m11の出力、すなわち、積分器m
2に設けられた差動増幅器a2の反転入力端子に接続さ
れている。なお、差動増幅器a11の非反転入力端子は
接地されている。同様に、第4次の積分器m4と第5次
の積分器m5とに関連して、帰還回路m12が設けられ
ており、第6次の積分器m6と第7次の積分器m7とに
関連して、帰還回路m13が設けられている。両帰還回
路m12・m13の構成は、帰還回路m11の構成と同
様であるため、対応する部分の参照符号は、同一英字
に、帰還回路m12・m13の添数字と同じ添数字を付
して示している。
The feedback circuit m11 is provided in association with the second-order integrator m2 and the third-order integrator m3, and outputs the output of the integrator m3 to the input side of the integrator m2. Negative feedback can be provided. Specifically, the feedback circuit m11 includes a differential amplifier a11 and the differential amplifier a11.
Ri11 whose one end is connected to the inverting input terminal of
And a feedback resistor rf11 provided between the input and output of the differential amplifier a11, and an output resistor ro11 having one end connected to the output of the differential amplifier a11. The input resistance ri
The other end of the output resistor ro11 is connected to the input of the feedback circuit m11, that is, the output of the integrator m3.
Is the output of the feedback circuit m11, that is, the integrator m
2 is connected to the inverting input terminal of the differential amplifier a2 provided in the second amplifier 2. The non-inverting input terminal of the differential amplifier a11 is grounded. Similarly, a feedback circuit m12 is provided in association with the fourth-order integrator m4 and the fifth-order integrator m5, and a sixth-order integrator m6 and a seventh-order integrator m7 are provided. In connection therewith, a feedback circuit m13 is provided. Since the configuration of both feedback circuits m12 and m13 is the same as the configuration of feedback circuit m11, the reference numerals of the corresponding parts are denoted by the same alphabetical characters and the same subscripts as those of feedback circuits m12 and m13. ing.

【0052】上記帰還回路m11〜m13によって、積
分回路12内には、3つの部分負帰還ループが形成され
る。例えば、帰還回路m11により形成される部分負帰
還ループでは、積分器m2の出力は、積分器m3で積分
および反転され、さらに、帰還回路m11において正転
された後、積分器m2に設けられた差動増幅器a2の非
反転入力端子に負帰還される。
The feedback circuits m11 to m13 form three partial negative feedback loops in the integration circuit 12. For example, in a partial negative feedback loop formed by the feedback circuit m11, the output of the integrator m2 is integrated and inverted by the integrator m3, further forward-rotated by the feedback circuit m11, and provided to the integrator m2. Negative feedback is provided to the non-inverting input terminal of the differential amplifier a2.

【0053】これら3つの部分負帰還ループによって、
1ビットデジタル信号の量子化ノイズレベルの周波数特
性には、図3に示すように、3つのディップが形成され
る。ディップの中心周波数(零点周波数)fは、それぞ
れの部分負帰還ループのループゲインGpによって決ま
り、以下の式(1)に示すように、 f ≒ FS×(Gp)1/2 /2π …(1) となる。なお、上式(1)において、FSは、デルタシ
グマ変調回路31のサンプリング周波数である。このよ
うに、1ビットデジタル信号の量子化ノイズレベルを、
各零点周波数で低下させることによって、所望の周波数
帯域における量子化ノイズレベルを一定の値以下に抑え
ることができる。
With these three partial negative feedback loops,
As shown in FIG. 3, three dips are formed in the frequency characteristic of the quantization noise level of the 1-bit digital signal. The center frequency (zero frequency) f of the dip is determined by the loop gain Gp of each partial negative feedback loop, and as shown in the following equation (1), f ≒ FS × (Gp) 1/2 / 2π (1) ). In the above equation (1), FS is the sampling frequency of the delta-sigma modulation circuit 31. Thus, the quantization noise level of the 1-bit digital signal is
By lowering at each zero frequency, the quantization noise level in a desired frequency band can be suppressed to a certain value or less.

【0054】部分負帰還ループのゲインGpは、部分負
帰還ループを構成する差動増幅器の乗算器係数によって
決定される。例えば、帰還回路m11により形成される
部分負帰還ループのゲインGpは、差動増幅器a2・a
3・a11の乗算器係数の積で決定される。したがっ
て、これらの乗算器係数は、所定の周波数帯域におい
て、所定のダイナミックレンジが保たれ、かつ、零点周
波数が所望の周波数となるように設定される。
The gain Gp of the partial negative feedback loop is determined by the multiplier coefficient of the differential amplifier forming the partial negative feedback loop. For example, the gain Gp of the partial negative feedback loop formed by the feedback circuit m11 is the differential amplifier a2 · a
It is determined by the product of the multiplier coefficients of 3 · a11. Therefore, these multiplier coefficients are set such that a predetermined dynamic range is maintained in a predetermined frequency band and the zero-point frequency is a desired frequency.

【0055】ここで、上記周波数帯域とダイナミックレ
ンジとの一例として、現行の民生用デジタルオーディオ
機器で要求される条件を挙げると、10kHz〜20k
Hzの周波数帯域において、90〜100dB程度のS
/Nを保つことが要求される。したがって、上記各部分
負帰還ループのゲインGpは、図3に示すように、例え
ば、20kHz以下の領域において、所望のダイナミッ
クレンジ(例えば、90dB程度)を確保できるような
大きさに設定される。
Here, as an example of the above-mentioned frequency band and dynamic range, conditions required in current consumer digital audio equipment are as follows: 10 kHz to 20 kHz.
S in the frequency band of about 90 to 100 dB.
/ N is required to be maintained. Therefore, as shown in FIG. 3, the gain Gp of each of the partial negative feedback loops is set to a value that can secure a desired dynamic range (for example, about 90 dB) in a region of 20 kHz or less.

【0056】このように、上記所定の周波数帯域が音声
帯域(通常可聴帯域)の場合を例にして説明すると、音
声帯域の上限(20kHz付近)を中心にディップを形
成することによって、当該音声帯域の量子化ノイズフロ
アの深さを効果的に低下させることができる。この場
合、ディップが存在する帯域は、1kHz〜40kHz
程度となる。また、上記3つのディップの周波数(零点
周波数)α1、α2、α3は、例えば、以下の式
(2)、(3)に示すように、 α1=α3/(2・√2) …(2) α2=α3/√2 …(3) などに設定される。
As described above, the case where the predetermined frequency band is a voice band (usually audible band) will be described as an example. By forming a dip centering on the upper limit of the voice band (around 20 kHz), Can be effectively reduced. In this case, the band in which the dip exists is 1 kHz to 40 kHz.
About. The frequencies (zero-point frequencies) α1, α2, and α3 of the three dips are, for example, as shown in the following equations (2) and (3): α1 = α3 / (2 (2) (2) α2 = α3 / √2 (3)

【0057】さらに、本実施形態に係るデルタシグマ変
調回路31には、副信号を上記零点周波数の搬送波で振
幅変調して、付加情報信号を発生する付加情報信号発生
回路(副信号重畳手段)21が設けられている。当該付
加情報信号発生回路21の出力は、加算器13に印加さ
れ、各積分器m1〜m7の出力および付加情報信号の合
計が量子化器14に出力される。
Further, the delta sigma modulation circuit 31 according to the present embodiment includes an additional information signal generation circuit (sub signal superimposing means) 21 for generating an additional information signal by amplitude-modulating the sub signal with the carrier having the zero frequency. Is provided. The output of the additional information signal generation circuit 21 is applied to the adder 13, and the outputs of the integrators m 1 to m 7 and the sum of the additional information signals are output to the quantizer 14.

【0058】本実施形態では、上記付加情報信号の主信
号への重畳は、デルタシグマ変調回路31内の加算器1
3を用いて行われている。当該加算器13は、デルタシ
グマ変調する際、量子化出力を遅延して入力側に負帰還
するために必要不可欠の構成であり、当該加算器13を
付加情報信号の重畳に兼用することによって、特別な構
成を付加することなく、主信号と副信号とを多重化して
伝送できる。
In this embodiment, the addition of the additional information signal to the main signal is performed by the adder 1 in the delta-sigma modulation circuit 31.
3 is performed. The adder 13 is an indispensable configuration for delaying the quantized output and negatively feeding back to the input side when performing delta-sigma modulation. By using the adder 13 also for superimposing the additional information signal, The main signal and the sub-signal can be multiplexed and transmitted without adding a special configuration.

【0059】なお、図1では、説明の便宜上、デルタシ
グマ変調回路31において、積分次数が7次で、部分負
帰還ループの数が3つの場合を例にして説明したが、こ
れに限るものではない。零点制御が可能なデルタシグマ
変調回路であれば、本実施形態と同様の効果が得られ
る。
In FIG. 1, for convenience of explanation, the case where the integration order is 7 and the number of partial negative feedback loops is three in the delta-sigma modulation circuit 31 has been described as an example. However, the present invention is not limited to this. Absent. With a delta-sigma modulation circuit capable of zero point control, the same effects as in the present embodiment can be obtained.

【0060】ここで、副信号と付加情報信号との対応、
具体的には、副信号をどのように符号化するか、あるい
は、どの零点周波数に何ビットの情報量を持つフラグを
割り当てるかは、様々に設定できるが、以下では、図2
を参照して、左チャネルの1ビットデジタル信号にのみ
チャネル情報を付加し、かつ、上記3つの零点周波数を
低い方からα1・α2・α3としたとき、音声信号が左
チャネルの場合、零点周波数α2のみにフラグを立てる
場合を例にして説明する。
Here, the correspondence between the sub signal and the additional information signal,
Specifically, how to encode the sub-signal or how to assign a flag having an information amount of how many bits to which zero-point frequency can be variously set.
, Channel information is added only to the 1-bit digital signal of the left channel, and when the three zero frequencies are α1, α2, and α3 from the lower one, if the audio signal is the left channel, the zero frequency A case where a flag is set only for α2 will be described as an example.

【0061】この場合、各チャネルに対応する零点周波
数は、1つであり、当該零点周波数にて付加する情報量
は1ビットである。したがって、付加情報信号発生回路
21は、当該零点周波数にて所定のレベルで発振する発
振器22と、当該発振器22の出力を付加情報信号とし
て出力するか否かを選択するスイッチ23とによって実
現できる。
In this case, there is one zero frequency corresponding to each channel, and the amount of information added at the zero frequency is one bit. Therefore, the additional information signal generation circuit 21 can be realized by the oscillator 22 that oscillates at a predetermined level at the zero frequency and the switch 23 that selects whether to output the output of the oscillator 22 as the additional information signal.

【0062】本実施形態では、左チャネル側のデルタシ
グマ変調回路31Lにおいて、上記発振器22は、発振
周波数が2番目の零点周波数α2に設定され、出力レベ
ルは、零点周波数α2における量子化ノイズレベルか
ら、音声信号レベルの下限値までの大きさよりも、小さ
く設定されている。また、上記スイッチ23は、当該デ
ルタシグマ変調回路31Lに印加される音声信号がステ
レオ信号のとき導通する。なお、例えば、モノラル信号
のときなど、当該音声信号が左チャネルではないとき、
スイッチ23は遮断される。
In the present embodiment, in the delta-sigma modulation circuit 31L on the left channel side, the oscillator 22 has an oscillation frequency set to the second zero-point frequency α2, and the output level is determined from the quantization noise level at the zero-point frequency α2. , Are set to be smaller than the sound signal level up to the lower limit. The switch 23 conducts when the audio signal applied to the delta-sigma modulation circuit 31L is a stereo signal. In addition, for example, when the audio signal is not the left channel, such as a monaural signal,
The switch 23 is turned off.

【0063】本実施形態に係る音声信号伝送装置1は、
チャネル情報を付加する構成を簡略化するため、左チャ
ネルの1ビットデジタル信号にのみチャネル情報を付加
し、右チャネルの1ビットデジタル信号には付加してい
ない。すなわち、右チャネルのデルタシグマ変調回路3
2Rは、音声信号源2Rからのアナログ音声信号を、そ
のままデルタシグマ変調している。具体的には、図4に
示すように、当該デルタシグマ変調回路32は、図1に
示すデルタシグマ変調回路31から付加情報信号発生回
路21を省いた構成となっている。また、これに伴っ
て、図1に示す加算器13に代えて、入力の数が1つ少
ない加算器13aが用いられている。なお、残余の構成
は、デルタシグマ変調回路31と同様であるため、同一
の機能を有する部材には、同一の符号を付して説明を省
略する。
The audio signal transmission device 1 according to the present embodiment
In order to simplify the configuration for adding the channel information, the channel information is added only to the 1-bit digital signal of the left channel, and is not added to the 1-bit digital signal of the right channel. That is, the delta-sigma modulation circuit 3 of the right channel
The 2R delta-sigma modulates the analog audio signal from the audio signal source 2R as it is. Specifically, as shown in FIG. 4, the delta-sigma modulation circuit 32 has a configuration in which the additional information signal generation circuit 21 is omitted from the delta-sigma modulation circuit 31 shown in FIG. Accordingly, an adder 13a having one less input is used in place of the adder 13 shown in FIG. Since the remaining configuration is the same as that of the delta-sigma modulation circuit 31, members having the same functions are denoted by the same reference numerals and description thereof will be omitted.

【0064】これにより、図2に示す送信回路3におい
て、デルタシグマ変調回路31Lは、音声信号源2Lが
出力したアナログの音声信号をデルタシグマ変調し、か
つ、左チャネルであることを示すチャネル情報を重畳す
る。この結果、チャネル情報が重畳された1ビットデジ
タル信号は、出力端子41Lから出力される。これら左
右チャネルの1ビットデジタル信号は、伝送路4L・4
Rを介して、受信回路5に伝送される。なお、本実施形
態では、右チャネル側の出力端子41Rから出力される
1ビットデジタル信号には、チャネル情報が重畳されて
いない。
Thus, in the transmission circuit 3 shown in FIG. 2, the delta-sigma modulation circuit 31L performs delta-sigma modulation on the analog audio signal output from the audio signal source 2L, and outputs channel information indicating that the channel is the left channel. Are superimposed. As a result, the 1-bit digital signal on which the channel information is superimposed is output from the output terminal 41L. These 1-bit digital signals of the left and right channels are transmitted through transmission lines 4L and 4L.
The signal is transmitted to the receiving circuit 5 via R. In the present embodiment, no channel information is superimposed on the 1-bit digital signal output from the output terminal 41R on the right channel side.

【0065】一方、送信回路5では、伝送路4Lを介
し、入力端子42Lから入力された1ビットデジタル信
号は、復調回路51Lおよびローパスフィルタ52Lを
介して、チャネル切り換え回路53に伝えられる。同様
に、伝送路4Rを介し、入力端子42Rから入力された
1ビットデジタル信号は、復調回路51Rおよびローパ
スフィルタ52Rを介して、上記チャネル切り換え回路
53に印加される。なお、当該チャネル切り換え回路5
3、および、後述するチャネル判別回路63が、特許請
求の範囲に記載の制御手段に対応している。
On the other hand, in the transmission circuit 5, the 1-bit digital signal input from the input terminal 42L via the transmission line 4L is transmitted to the channel switching circuit 53 via the demodulation circuit 51L and the low-pass filter 52L. Similarly, the 1-bit digital signal input from the input terminal 42R via the transmission line 4R is applied to the channel switching circuit 53 via the demodulation circuit 51R and the low-pass filter 52R. The channel switching circuit 5
3 and a later-described channel determination circuit 63 correspond to the control means described in the claims.

【0066】上記各復調回路51は、例えば、ローパス
フィルタなどで実現されている。この場合、ローパスフ
ィルタの遮断周波数は、1ビットデジタル信号で伝送可
能な伝送帯域の上限周波数Ftに設定されている。これ
により、1ビットデジタル信号は、アナログ信号に変調
される。なお、上記ローパスフィルタ52は、音声信号
の有効周波数帯域より高域のノイズ成分を除去できれば
よい。したがって、特に、高次のフィルタではなく、1
次のフィルタで十分である。この場合は、例えば、1個
の抵抗と1個のコンデンサとで実現できる。
Each of the demodulation circuits 51 is realized by, for example, a low-pass filter. In this case, the cutoff frequency of the low-pass filter is set to the upper limit frequency Ft of the transmission band that can be transmitted by a 1-bit digital signal. Thereby, the 1-bit digital signal is modulated into an analog signal. The low-pass filter 52 only needs to be able to remove noise components higher than the effective frequency band of the audio signal. Thus, in particular, rather than higher order filters, 1
The following filter is sufficient. This case can be realized, for example, with one resistor and one capacitor.

【0067】また、各復調回路51の後段に配された各
ローパスフィルタ52の遮断周波数は、上記伝送帯域の
うち、音声信号を伝送する帯域(音声帯域)の上限周波
数Faに設定されている。これにより、各ローパスフィ
ルタ52において、上記アナログ信号から主信号となる
音声信号が抽出され、チャネル切り換え回路53へ入力
される。
Further, the cut-off frequency of each low-pass filter 52 arranged at the subsequent stage of each demodulation circuit 51 is set to the upper limit frequency Fa of a band (sound band) for transmitting a sound signal in the transmission band. As a result, in each low-pass filter 52, an audio signal serving as a main signal is extracted from the analog signal, and input to the channel switching circuit 53.

【0068】ここで、高速サンプリング1ビット符号化
方式では、サンプリング周波数をFSとすると、FS/
2が伝送帯域の上限周波数Ftとなり、FS/6が音声
帯域として使用可能な周波数帯域の上限周波数Faとな
ることが知られている。
Here, in the high-speed sampling 1-bit encoding method, if the sampling frequency is FS, FS /
It is known that 2 becomes the upper limit frequency Ft of the transmission band, and FS / 6 becomes the upper limit frequency Fa of the frequency band usable as the voice band.

【0069】例えば、FS=32fs、fsをコンパク
トディスクの場合のように、44.1kHzとすると、 Ft=32×44.1/2=705.6〔kHz〕 …(4) Fa=32×44.1/6=235.2〔kHz〕 …(5) となる。
For example, assuming that FS = 32 fs and fs is 44.1 kHz as in the case of a compact disc, Ft = 32 × 44.1 / 2 = 705.6 [kHz] (4) Fa = 32 × 44 .1 / 6 = 235.2 [kHz] (5)

【0070】しかしながら、実際に回路をハードウェア
化した場合、上記上限周波数Ft、Faまでの周波数帯
域において、量子化ノイズを十分に低減することは困難
である。したがって、現行の民生用デジタルオーディオ
機器で要求されるS/Nの条件、すなわち、10〜20
kHzでのS/Nを90〜100dB程度とすることが
比較的容易に実現できるように、上記上限周波数Ft、
Faの現実的な値は、それらの1/2〜1/4程度とな
っている。具体的には、例えば、Faは、50kHz程
度、Ftは120kHz程度に設定される。なお、上記
サンプリング周波数FSを64fsまで上げた場合に
は、各上限周波数Fa・Ftは、それぞれ100kH
z、240kHz程度となる。
However, when the circuit is actually implemented by hardware, it is difficult to sufficiently reduce the quantization noise in the frequency band up to the upper limit frequencies Ft and Fa. Therefore, the S / N condition required for current consumer digital audio equipment, that is, 10 to 20
The upper limit frequency Ft, so that the S / N at kHz at about 90 to 100 dB can be relatively easily realized.
Realistic values of Fa are about 1/2 to 1/4 of them. Specifically, for example, Fa is set to about 50 kHz, and Ft is set to about 120 kHz. When the sampling frequency FS is increased to 64 fs, each of the upper limit frequencies Fa and Ft becomes 100 kHz.
z, about 240 kHz.

【0071】また、上記チャネル切り換え回路53は、
具体的には、リレーやアナログスイッチなどで実現さ
れ、1つの入力を、2つの出力のうちの何れか一方を選
択して出力するスイッチs1・s2を備えている。スイ
ッチs1の共通接点s1Cは、ローパスフィルタ52L
に接続されており、スイッチs2の共通接点s2Cは、
ローパスフィルタ52Rに接続されている。また、スイ
ッチs1の一方の個別接点s1Lと、スイッチs2の一
方の個別接点s2Lとは共通に左チャネルのアンプ6L
を介してスピーカ7Lに接続されている。同様に、両ス
イッチs1・s2の残余の個別接点s1R・s2Rは共
通に右チャネルのアンプ6Rを介してスピーカ7Rに接
続されている。各スイッチs1・s2は、後述するチャ
ネル判別回路63の指示に応じ、連動して切り換えられ
る。これにより、受信回路5が両チャネルのスピーカ7
L・7Rへアナログの音声信号を出力する際、左右チャ
ネルを入れ換えるか否かを選択できる。
The channel switching circuit 53
Specifically, switches s1 and s2 that are realized by a relay, an analog switch, or the like and select one of two outputs and output one input are provided. The common contact s1C of the switch s1 is a low-pass filter 52L.
And the common contact s2C of the switch s2 is
It is connected to the low-pass filter 52R. Also, one individual contact s1L of the switch s1 and one individual contact s2L of the switch s2 are commonly used as the left channel amplifier 6L.
Is connected to the speaker 7L via the. Similarly, the remaining individual contacts s1R and s2R of both switches s1 and s2 are commonly connected to a speaker 7R via an amplifier 6R of the right channel. The switches s1 and s2 are switched in response to an instruction from a channel determination circuit 63 described later. As a result, the receiving circuit 5 switches the speakers 7 of both channels.
When outputting an analog audio signal to the L.7R, it is possible to select whether or not to switch the left and right channels.

【0072】さらに、1ビットデジタル信号に重畳され
た副信号、すなわち、チャネル情報を抽出するために、
受信回路5には、上記各復調回路51L・51Rの出力
に接続され、中心周波数が上記零点周波数α2に設定さ
れたバンドパスフィルタ62L・62Rと、各バンドパ
スフィルタ62L・62Rの出力に基づいて、上記チャ
ネル切り換え回路53を制御するチャネル判別回路63
L・63Rが設けられている。
Further, in order to extract the sub-signal superimposed on the 1-bit digital signal, that is, the channel information,
The receiving circuit 5 is connected to the outputs of the demodulation circuits 51L and 51R, based on the band-pass filters 62L and 62R whose center frequencies are set to the zero-point frequency α2 and the outputs of the band-pass filters 62L and 62R. A channel discriminating circuit 63 for controlling the channel switching circuit 53
L · 63R is provided.

【0073】上記各バンドパスフィルタ62は、上記零
点周波数α2以外の帯域におけるノイズを除去できれば
よく、チャネル情報の抽出は、チャネル判別回路63で
行われる。したがって、特に高次のフィルタを用いるこ
となく、1次のフィルタで実現できる。
Each of the band-pass filters 62 only needs to be able to remove noise in a band other than the zero-point frequency α2, and channel information is extracted by a channel discriminating circuit 63. Therefore, it can be realized with a first-order filter without using a higher-order filter.

【0074】また、左チャネルのチャネル判別回路63
Lは、バンドパスフィルタ62Lの出力信号をフーリエ
変換し、上記周波数α2成分が所定の値を越えていた場
合、左チャネルを示すフラグが立っていると判定する。
さらに、当該チャネル判別回路63Lは、左チャネルを
示すフラグが立っていると判定したとき、上記チャネル
切り換え回路53内のスイッチs1において、個別接点
s1L側を導通させ、スイッチs2の個別接点s2R側
を導通させる。一方、右チャネルのチャネル判別回路6
3Rは、チャネル判別回路63Lと同様に、バンドパス
フィルタ62Rの出力信号の周波数α2成分が所定の値
を越えていた場合に、左チャネルを示すフラグが立って
いると判定して、チャネル判別回路63Lの場合とは逆
に、上記チャネル切り換え回路53内のスイッチs1に
個別接点s1R側を選択させ、スイッチs2に個別接点
s2L側を選択させる。
Further, a left-channel channel discriminating circuit 63
L Fourier-transforms the output signal of the band-pass filter 62L, and when the frequency α2 component exceeds a predetermined value, determines that the flag indicating the left channel is set.
Further, when the channel determination circuit 63L determines that the flag indicating the left channel is set, the individual contact s1L side of the switch s1 in the channel switching circuit 53 is turned on, and the individual contact s2R side of the switch s2 is connected. Make it conductive. On the other hand, the channel determination circuit 6 for the right channel
3R, like the channel discrimination circuit 63L, judges that the flag indicating the left channel is set when the frequency α2 component of the output signal of the band-pass filter 62R exceeds a predetermined value. Contrary to the case of 63L, the switch s1 in the channel switching circuit 53 is made to select the individual contact s1R side, and the switch s2 is made to select the individual contact s2L side.

【0075】ここで、例えば、副信号としてチャネル情
報を重畳する場合のように、重畳した副信号を常時抽出
する必要がない場合、各チャネル判別回路63は、特定
の時点で副信号を抽出することによって、主信号と副信
号とを分離する際の精度をさらに向上できる。
Here, when it is not necessary to always extract the superimposed sub-signal, such as when channel information is superimposed as a sub-signal, each channel discriminating circuit 63 extracts the sub-signal at a specific time. This can further improve the accuracy in separating the main signal and the sub signal.

【0076】具体的には、各チャネル判別回路63は、
副信号が存在する周波数に隣接した狭帯域において、バ
ンドパスフィルタ62の出力信号レベルを監視して、1
ビットデジタル信号における主信号のレベルを監視す
る。例えば、無入力信号時や微小入力信号など、当該狭
帯域における出力信号レベルが所定のレベルに到達しな
い期間に、チャネル判別回路63は、副信号を抽出す
る。
More specifically, each channel discriminating circuit 63
The output signal level of the band-pass filter 62 is monitored in a narrow band adjacent to the frequency where the sub-signal exists, and 1
The level of the main signal in the bit digital signal is monitored. For example, the channel discriminating circuit 63 extracts the sub-signal during a period in which the output signal level in the narrow band does not reach a predetermined level, such as when there is no input signal or a minute input signal.

【0077】副信号の周波数は、零点制御で決定される
零点周波数で固定されており、そのスペクトルは、隣接
した帯域まで拡散していない。一方、音声信号などの主
信号のスペクトルは、副信号に比べて拡散している。こ
の結果、当該零点周波数に隣接した狭帯域における入力
信号レベルを判別することにより、零点周波数近傍にお
いて、主信号のレベルが低下している期間を正確に判別
できる。したがって、この期間中に、チャネル判別回路
63が副信号を抽出することによって、主信号と副信号
とをさらに精度よく分離できる。
The frequency of the sub-signal is fixed at the zero-point frequency determined by the zero-point control, and its spectrum is not spread to adjacent bands. On the other hand, the spectrum of a main signal such as an audio signal is spread as compared with the sub signal. As a result, by determining the input signal level in a narrow band adjacent to the zero-point frequency, it is possible to accurately determine a period in which the level of the main signal is falling near the zero-point frequency. Therefore, during this period, the main signal and the sub-signal can be more accurately separated by the channel discriminating circuit 63 extracting the sub-signal.

【0078】例えば、マルチビット符号化方式のコンパ
クトディスクでは、記録可能なダイナミックレンジが1
00dBである。一方、量子化ノイズフロアの形状は、
図1に示すデルタシグマ変調回路31内の積分回路12
を構成する素子の定数などによって大きく変化するが、
例えば、デルタシグマ変調回路31のサンプリング周波
数FSが64fsの場合、S/Nを約−120dB以下
まで低下させることができる。したがって、上記入力信
号レベルのしきい値を約−120dB程度に設定でき
る。
For example, in a compact disc of the multi-bit encoding system, the recordable dynamic range is 1
00 dB. On the other hand, the shape of the quantization noise floor is
The integration circuit 12 in the delta-sigma modulation circuit 31 shown in FIG.
Varies greatly depending on the constants of the elements that make up
For example, when the sampling frequency FS of the delta-sigma modulation circuit 31 is 64 fs, the S / N can be reduced to about -120 dB or less. Therefore, the threshold value of the input signal level can be set to about -120 dB.

【0079】なお、チャネル判別回路63が監視する信
号は、バンドパスフィルタ62の出力信号に限らず、例
えば、復調回路51の出力信号レベルなどでもよい。上
記狭帯域での主信号レベルを識別可能であれば、本実施
形態と同様の効果が得られる。
The signal monitored by the channel discriminating circuit 63 is not limited to the output signal of the band-pass filter 62, but may be, for example, the output signal level of the demodulating circuit 51. If the main signal level in the narrow band can be identified, the same effect as in the present embodiment can be obtained.

【0080】上記構成における音声信号伝送装置1各部
の動作を、図2に基づいて説明すると以下の通りであ
る。すなわち、音声信号源2Lで生成された左チャネル
のアナログ音声信号は、送信回路3へ入力される。送信
回路3において、当該音声信号には、左チャネルを示す
チャネル情報として、付加情報信号発生回路21内の発
振器21aで生成させた搬送周波数α2の正弦波信号
が、デルタシグマ変調回路31L内の加算器13(図1
参照)にて加算される。さらに、加算された信号は、デ
ルタシグマ変調されて、伝送路4Lに出力される。一
方、右チャネルの音声信号は、音声信号源2Rで生成さ
れ、送信回路3内のデルタシグマ変調回路32Rで、そ
のまま1ビットデジタル信号にデルタシグマ変調された
後、伝送路4Rに出力される。
The operation of each section of the audio signal transmitting apparatus 1 having the above configuration will be described below with reference to FIG. That is, the analog audio signal of the left channel generated by the audio signal source 2L is input to the transmission circuit 3. In the transmission circuit 3, the sine wave signal of the carrier frequency α2 generated by the oscillator 21a in the additional information signal generation circuit 21 is added to the audio signal in the delta-sigma modulation circuit 31L as channel information indicating the left channel. Vessel 13 (FIG. 1)
See)). Further, the added signal is subjected to delta-sigma modulation and output to the transmission path 4L. On the other hand, the audio signal of the right channel is generated by the audio signal source 2R, is directly delta-sigma-modulated into a 1-bit digital signal by the delta-sigma modulation circuit 32R in the transmission circuit 3, and is output to the transmission path 4R.

【0081】ここで、上記両伝送路4L・4Rが正しく
接続されていた場合、左チャネルの1ビットデジタル信
号は、受信回路5において、左チャネル用の入力端子4
2Lに入力され、右チャネルの1ビットデジタル信号
は、入力端子42Rに入力される。左チャネル用の入力
端子42Lから入力された1ビットデジタル信号は、復
調回路51Lおよびローパスフィルタ52Lにて、復調
された後、音声信号成分が抽出される。また、復調回路
51Lの出力信号は、バンドパスフィルタ62Lおよび
チャネル判別回路63Lに印加され、予め設定された周
波数α2成分が所定のレベルを越えているか否かが判定
される。同様に、入力端子42Rから入力された1ビッ
トデジタル信号に対して、復調回路51Rおよびローパ
スフィルタ52Rにて、復調と音声信号成分の抽出とが
行われる。
If the transmission lines 4L and 4R are correctly connected, the 1-bit digital signal of the left channel is input to the input terminal 4 for the left channel in the receiving circuit 5.
2L, the 1-bit digital signal of the right channel is input to the input terminal 42R. The 1-bit digital signal input from the input terminal 42L for the left channel is demodulated by the demodulation circuit 51L and the low-pass filter 52L, and then an audio signal component is extracted. Further, the output signal of the demodulation circuit 51L is applied to a band-pass filter 62L and a channel discrimination circuit 63L, and it is determined whether or not a preset frequency α2 component exceeds a predetermined level. Similarly, the demodulation circuit 51R and the low-pass filter 52R perform demodulation and audio signal component extraction on the 1-bit digital signal input from the input terminal 42R.

【0082】ここで、上記入力端子42Lには、左チャ
ネルの1ビットデジタル信号、すなわち、チャネル情報
が上記周波数α2にて周波数分割多重で重畳された信号
が、正しく入力されている。したがって、チャネル判別
回路63Lは、当該1ビットデジタル信号に、左チャネ
ルを示すチャネル情報が重畳されていると判定して、チ
ャネル切り換え回路53内のスイッチs1・s2を制御
する。なお、右チャネルの1ビットデジタル信号には、
チャネル情報が重畳されていないので、上記周波数成分
α2は、所定のレベルに到達しない。したがって、チャ
ネル判別回路63Rは、チャネル切り換え回路53を制
御していない。
Here, a 1-bit digital signal of the left channel, that is, a signal in which channel information is superimposed by frequency division multiplexing at the frequency α2 is correctly input to the input terminal 42L. Therefore, the channel determination circuit 63L determines that the channel information indicating the left channel is superimposed on the 1-bit digital signal, and controls the switches s1 and s2 in the channel switching circuit 53. Note that the 1-bit digital signal of the right channel includes
Since the channel information is not superimposed, the frequency component α2 does not reach a predetermined level. Therefore, the channel determination circuit 63R does not control the channel switching circuit 53.

【0083】これにより、スイッチs1は、個別接点s
1Lに導通し、ローパスフィルタ52Lの出力信号を左
チャネルの出力端子71Lから出力する。この結果、左
チャネルの音声信号は、アンプ6Lおよびスピーカ7L
によって音響化される。また、スイッチs2は、個別接
点s2Rに導通し、ローパスフィルタ52Rの出力信号
を右チャネルの出力端子71Rから出力する。この結
果、右チャネルの音声信号は、アンプ6Rおよびスピー
カ7Rによって音響化される。
Thus, the switch s1 is connected to the individual contact s
1L, and outputs the output signal of the low-pass filter 52L from the output terminal 71L of the left channel. As a result, the audio signal of the left channel is transmitted to the amplifier 6L and the speaker 7L.
Sounded by The switch s2 conducts to the individual contact s2R, and outputs the output signal of the low-pass filter 52R from the output terminal 71R of the right channel. As a result, the audio signal of the right channel is acousticized by the amplifier 6R and the speaker 7R.

【0084】これに対して、伝送路4L・4Rが入れ換
わっていた場合には、左チャネルの1ビットデジタル信
号は、受信回路5において、右チャネル用の入力端子4
2Rに入力される。この結果、当該1ビットデジタル信
号の周波数α2成分は、所定のレベルを越える。したが
って、右チャネルのチャネル判別回路63Rは、左チャ
ネルを示すチャネル情報が重畳されていると判定し、伝
送路4L・4Rが正しく接続されている場合とは逆に、
スイッチs1に個別接点s1R側を選択させ、スイッチ
s2に個別接点s2L側を選択させる。この結果、左チ
ャネルの1ビットデジタル信号が右チャネル用の入力端
子42Rに誤って入力された場合であっても、受信回路
5は、当該1ビットデジタル信号を復調した音声信号
を、左チャネルの出力端子71Lから正しく出力する。
On the other hand, when the transmission lines 4L and 4R are switched, the 1-bit digital signal of the left channel is supplied to the input terminal 4 for the right channel in the receiving circuit 5.
Input to 2R. As a result, the frequency α2 component of the 1-bit digital signal exceeds a predetermined level. Therefore, the channel determination circuit 63R for the right channel determines that channel information indicating the left channel is superimposed, and conversely to the case where the transmission paths 4L and 4R are correctly connected,
The switch s1 selects the individual contact s1R side, and the switch s2 selects the individual contact s2L side. As a result, even when the 1-bit digital signal of the left channel is erroneously input to the input terminal 42R for the right channel, the receiving circuit 5 converts the audio signal obtained by demodulating the 1-bit digital signal into the left channel. Output correctly from the output terminal 71L.

【0085】このように、受信回路5は、受け取った1
ビットデジタル信号のチャネルが入れ換わっていた場
合、当該1ビットデジタル信号に重畳されたチャネル情
報に基づいて、左右チャネルを入れ換えて出力できる。
この結果、伝送路4R・4Lの入れ換わりなどによっ
て、通常とは異なるチャネルの1ビットデジタル信号が
受信回路5に伝えられた場合であっても、音声信号伝送
装置1は、各チャネルの音声信号を正しいチャネルで音
響化できる。
As described above, the receiving circuit 5 receives the received 1
When the channels of the bit digital signal have been switched, the left and right channels can be switched and output based on the channel information superimposed on the 1-bit digital signal.
As a result, even when a 1-bit digital signal of an unusual channel is transmitted to the receiving circuit 5 due to the exchange of the transmission lines 4R and 4L, the audio signal transmission apparatus 1 can transmit the audio signal of each channel. Can be sounded in the correct channel.

【0086】上記構成では、主信号に対して、副信号を
周波数分割多重で重畳しているため、主信号と副信号と
を時分割多重で伝送する従来の方式のように、特別なフ
ォーマットやエラー防止回路を必要としない。また、周
波数分割多重で重畳しているため、副信号を重畳するに
あたって、デルタシグマ変調回路31内の加算器13
(図1参照)を利用できる。これらの結果、副信号を伝
送するための構成を飛躍的に簡略化でき、1ビットデジ
タル符号化方式の利点を損なうことなく、主信号と副信
号と伝送できる。
In the above configuration, since the sub signal is superimposed on the main signal by frequency division multiplexing, a special format or the like is used as in the conventional method of transmitting the main signal and the sub signal by time division multiplexing. No error prevention circuit is required. Since the signal is superimposed by frequency division multiplexing, the adder 13 in the delta-sigma modulation circuit 31
(See FIG. 1). As a result, the configuration for transmitting the sub-signal can be greatly simplified, and the main signal and the sub-signal can be transmitted without impairing the advantages of the 1-bit digital encoding method.

【0087】なお、以上の説明では、左チャネルの1ビ
ットデジタル信号のみに、チャネル情報が重畳される場
合について説明したが、これに限らず、例えば、右チャ
ネルのみに重畳してもよい。さらに、例えば、右チャネ
ルの場合、零点周波数α1にフラグを立て、左チャネル
の場合、零点周波数α2にフラグを立てるなどして、両
チャネルの1ビットデジタル信号それぞれに、互いに異
なるチャネル情報を重畳してもよい。各チャネルの1ビ
ットデジタル信号のうち、少なくとも1つの1ビットデ
ジタル信号にチャネル情報が重畳されていれば、本実施
形態と同様の効果が得られる。
In the above description, the case where channel information is superimposed only on the 1-bit digital signal of the left channel has been described. However, the present invention is not limited to this. For example, the channel information may be superimposed only on the right channel. Further, for example, in the case of the right channel, a flag is set for the zero frequency α1, and in the case of the left channel, a flag is set for the zero frequency α2, and different channel information is superimposed on each of the 1-bit digital signals of both channels. You may. If channel information is superimposed on at least one 1-bit digital signal of the 1-bit digital signals of each channel, the same effect as in the present embodiment can be obtained.

【0088】また、以上の説明では、左右2チャネルの
場合について説明したが、本願発明は、これに限らず、
音声信号伝達装置1が複数のチャネルを備えている場合
にも適用できる。例えば、前3チャネル(右、中央およ
び左)と後ろ2チャネル(右および左)とからなるマル
チチャネルに分離し、受信回路にて、各チャネルの識別
を行う場合にも適用できる。この場合、チャネル情報と
零点周波数との対応関係の一例として、前右チャネルの
場合には、零点周波数α1のみにフラグを立て、前左チ
ャネルの場合には、零点周波数α2のみにフラグを立て
ると共に、前中央チャネルの場合には、零点周波数α3
のみにフラグを立てる。さらに、後右チャネルの場合に
は、零点周波数α1・α2の双方にフラグを立て、後左
チャネルの場合には、零点周波数α1・α3の双方にフ
ラグを立てる。このように、零点周波数の組み合わせに
よって、零点周波数の個数以上のチャネルに対応でき
る。
In the above description, the case of two channels on the left and right has been described. However, the present invention is not limited to this.
The present invention is also applicable to a case where the audio signal transmission device 1 includes a plurality of channels. For example, the present invention can also be applied to a case where a receiving circuit separates a multi-channel including three front channels (right, center, and left) and two rear channels (right and left) and identifies each channel by a receiving circuit. In this case, as an example of the correspondence between the channel information and the zero-point frequency, in the case of the front right channel, only the zero-point frequency α1 is set, and in the case of the front left channel, only the zero-point frequency α2 is set. , For the front center channel, the zero point frequency α3
Only flag. Further, in the case of the rear right channel, a flag is set for both the zero point frequencies α1 and α2, and in the case of the rear left channel, a flag is set for both the zero point frequencies α1 and α3. As described above, the combination of the zero-point frequencies can support channels equal to or more than the number of zero-point frequencies.

【0089】〔第2の実施形態〕上述した第1の実施形
態では、副信号として、チャネル情報を重畳する場合に
ついて説明した。これに対し、本実施形態では、図5に
基づいて、音声信号伝送装置1aが主信号となる音声信
号を伝送する際、副信号として、プリエンファシスの有
無を示すフラグを重畳する場合について説明する。プリ
エンファシスとは、デルタシグマ変調回路31に入力さ
れる音声信号に対して、予め所定の周波数成分を強調す
る処理を意味し、プリエンファシスが行われていた場
合、上記音声信号伝送装置1aの受信回路5aは、音声
信号を復調する際に、上記所定の周波数成分のレベルを
低下させる処理、すなわち、ディエンファシス処理を行
う。これにより、受信回路5aは、アンプ6L・6Rへ
出力するアナログの音声信号の周波数特性を平坦に戻す
ことができる。
[Second Embodiment] In the first embodiment described above, the case where channel information is superimposed as a sub signal has been described. On the other hand, in the present embodiment, a case will be described with reference to FIG. 5 where when the audio signal transmission device 1a transmits an audio signal serving as a main signal, a flag indicating the presence or absence of pre-emphasis is superimposed as a sub signal. . The pre-emphasis means a process of emphasizing a predetermined frequency component in advance on the audio signal input to the delta-sigma modulation circuit 31. If the pre-emphasis has been performed, the reception of the audio signal transmission device 1a The circuit 5a performs a process of lowering the level of the predetermined frequency component when demodulating the audio signal, that is, performs a de-emphasis process. Thereby, the receiving circuit 5a can return the frequency characteristic of the analog audio signal output to the amplifiers 6L and 6R to flat.

【0090】なお、プリエンファシス処理は、所定の周
波数成分を強調する処理であり、例えば、高域成分を強
調し、かつ、低域成分を抑制する場合や、これとは逆
に、低域成分を強調し、高域成分を抑制する場合など、
様々な周波数成分を強調する場合が考えられる。以下で
は、その一例として、プリエンファシス処理によって、
高域成分が強調される場合について説明する。
The pre-emphasis process is a process for emphasizing a predetermined frequency component. For example, the pre-emphasis process emphasizes a high-frequency component and suppresses a low-frequency component. To emphasize high-frequency components,
Various frequency components may be emphasized. In the following, as an example, by pre-emphasis processing,
A case where the high frequency component is emphasized will be described.

【0091】具体的には、本実施形態に係る音声信号伝
送装置1aは、受信回路5aにおいて、図2に示すチャ
ネル切り換え回路53に代えて、ディエンファシス回路
54L・54Rが設けられており、各チャネル判別回路
63Lに代えて、エンファシス判別回路64Lが設けら
れている。本実施形態に係る受信回路5aでは、左チャ
ネルのみに、エンファシス判別回路64Lが設けられて
おり、当エンファシス判別回路64Lは、両チャネルの
ディエンファシス回路54L・54Rを制御する。これ
に伴って、当該受信回路5aでは、図2に示す受信回路
5から、右チャネルのバンドパスフィルタ62Rおよび
チャネル判別回路63Rが省かれている。なお、上記デ
ィエンファシス回路54およびエンファシス判別回路6
4が特許請求の範囲に記載の制御手段に対応する。
More specifically, in the audio signal transmission apparatus 1a according to the present embodiment, de-emphasis circuits 54L and 54R are provided in the receiving circuit 5a instead of the channel switching circuit 53 shown in FIG. An emphasis determination circuit 64L is provided instead of the channel determination circuit 63L. In the receiving circuit 5a according to the present embodiment, the emphasis determining circuit 64L is provided only for the left channel, and the emphasis determining circuit 64L controls the de-emphasis circuits 54L and 54R of both channels. Accordingly, in the receiving circuit 5a, the band pass filter 62R and the channel discriminating circuit 63R for the right channel are omitted from the receiving circuit 5 shown in FIG. The de-emphasis circuit 54 and the emphasis determination circuit 6
Reference numeral 4 corresponds to the control means described in the claims.

【0092】また、送信回路3aでは、チャネル判別信
号を生成する付加情報信号発生回路21に代えて、エン
ファシス判別信号を生成する付加情報信号発生回路21
aが設けられている。なお、説明の便宜上、上述した第
1の実施形態の図面に記した部材と同一の機能を有する
部材には、同一の符号を付記してその説明を省略する。
In transmitting circuit 3a, additional information signal generating circuit 21 for generating an emphasis determining signal is used instead of additional information signal generating circuit 21 for generating a channel determining signal.
a is provided. For convenience of explanation, members having the same functions as those described in the drawings of the above-described first embodiment are denoted by the same reference numerals, and description thereof is omitted.

【0093】上記付加情報信号発生回路21aは、上記
付加情報信号発生回路21と同様に、発振器22とスイ
ッチ23とから構成されている。ただし、本実施形態で
は、スイッチ23は、デルタシグマ変調回路31へ入力
されるアナログの音声信号がプリエンファシスされてい
る場合に導通し、プリエンファシスされていない場合、
遮断される。なお、上記スイッチ23の開閉は、送信回
路3内にプリエンファシス回路が設けられている場合に
は、それのオフ/オンに連動して行われる。また、音声
信号源2L・2R側に、プリエンファシス回路が設けら
れている場合には、その音声信号源2L・2Rから送信
回路3aへ、専用の切り換え信号を伝達し、当該切り換
え信号に基づいて、スイッチ23の開閉を制御してもよ
い。さらに、ユーザの指定に基づいて、スイッチ23の
開閉が行われてもよい。いずれの場合であっても、プリ
エンファシスが行われている場合、デルタシグマ変調回
路31には、スイッチ23を介して、プリエンファシス
判別信号が印加される。
The additional information signal generating circuit 21a comprises an oscillator 22 and a switch 23, like the additional information signal generating circuit 21. However, in this embodiment, the switch 23 conducts when the analog audio signal input to the delta-sigma modulation circuit 31 is pre-emphasized, and when the pre-emphasis is not performed,
Will be shut off. Note that, when a pre-emphasis circuit is provided in the transmission circuit 3, the opening and closing of the switch 23 is performed in conjunction with the off / on of the pre-emphasis circuit. When a pre-emphasis circuit is provided on the side of the audio signal sources 2L and 2R, a dedicated switching signal is transmitted from the audio signal sources 2L and 2R to the transmission circuit 3a, and based on the switching signal. , The opening and closing of the switch 23 may be controlled. Further, the switch 23 may be opened and closed based on a user's designation. In any case, when pre-emphasis is performed, a pre-emphasis determination signal is applied to the delta-sigma modulation circuit 31 via the switch 23.

【0094】また、本実施形態では、発振器22の発振
周波数がα1に設定されている。したがって、プリエン
ファシスがオンのとき、送信回路3aが左チャネルの出
力端子41Lから出力する1ビットデジタル信号には、
副信号として、上記零点周波数α1にフラグが立てられ
る。
In this embodiment, the oscillation frequency of the oscillator 22 is set to α1. Therefore, when the pre-emphasis is on, the 1-bit digital signal output from the output terminal 41L of the left channel by the transmission circuit 3a includes:
As the sub signal, a flag is set at the zero frequency α1.

【0095】一方、受信回路5aに設けられた左チャネ
ルのディエンファシス回路54Lには、ローパスフィル
タ52Lと出力端子71Lとの間に設けられ、互いに直
列に接続された抵抗r1L・r2Lと、両抵抗r1L・
r2Lに一端が接続されたコンデンサcLと、当該コン
デンサcLの他端を接地するか否かを選択するスイッチ
s3Lとが設けられている。同様に、右チャネルのディ
エンファシス回路54Rは、抵抗r1R・r2Rと、コ
ンデンサcRと、スイッチs3Rとを備えている。後述
するように、ディエンファシスを行う場合、上記両スイ
ッチs3L・s3Rは、エンファシス判別回路64の指
示に応じ、連動して導通する。これにより、ローパスフ
ィルタが形成され、両ディエンファシス回路54L・5
4Rの減衰量を、周波数が高くなるに伴って増加させる
ことができる。また、各ディエンファシス回路54にお
いて、抵抗R1・R2およびコンデンサCの大きさは、
プリエンファシス処理を打ち消すことができるような大
きさに予め設定されている。
On the other hand, the left channel de-emphasis circuit 54L provided in the receiving circuit 5a includes resistors r1L and r2L provided between the low-pass filter 52L and the output terminal 71L and connected in series with each other. r1L
A capacitor cL having one end connected to r2L and a switch s3L for selecting whether to ground the other end of the capacitor cL are provided. Similarly, the right channel de-emphasis circuit 54R includes resistors r1R and r2R, a capacitor cR, and a switch s3R. As will be described later, when performing de-emphasis, the switches s3L and s3R are turned on in response to an instruction from the emphasis determination circuit 64. As a result, a low-pass filter is formed, and both de-emphasis circuits 54L / 5
The 4R attenuation can be increased as the frequency increases. In each de-emphasis circuit 54, the size of the resistors R1 and R2 and the size of the capacitor C are
The size is set in advance so that the pre-emphasis processing can be canceled.

【0096】したがって、両ディエンファシス回路54
L・54Rは、両ローパスフィルタ52L・52Rの出
力信号のうち、高周波成分を抑制して、出力端子71L
・71Rからそれぞれ出力できる。これにより、プリエ
ンファシス処理で、高域成分が強調された場合、受信回
路5aは、プリエンファシス処理を打ち消して、平坦な
周波数特性を持つアナログの音声信号をアンプ6L・6
Rに出力できる。
Therefore, both de-emphasis circuits 54
L · 54R suppresses high frequency components in the output signals of both low-pass filters 52L / 52R, and
・ Output from 71R. Thereby, when the high frequency component is emphasized in the pre-emphasis processing, the receiving circuit 5a cancels the pre-emphasis processing and converts the analog audio signal having a flat frequency characteristic into the amplifiers 6L and 6L.
Can be output to R.

【0097】なお、ディエンファシス回路54は、プリ
エンファシスの定数に合わせて構成され、例えば、プリ
エンファシス処理が低域強調の場合は、スイッチs3が
導通した場合にハイパスフィルタを形成するように構成
される。
The de-emphasis circuit 54 is configured in accordance with the constant of the pre-emphasis. For example, when the pre-emphasis processing is for emphasizing low frequencies, a high-pass filter is formed when the switch s3 is turned on. You.

【0098】また、エンファシス判別回路64は、図2
に示すチャネル判別回路63と同様であり、各復調回路
51の出力信号から、副信号であるエンファシス判別信
号を抽出し、上記各ディエンファシス回路54を制御す
る。具体的には、復調回路51の出力信号において、零
点周波数α1成分が所定のレベルを越えた場合、ディエ
ンファシス回路54は、主信号である音声信号がプリエ
ンファシスされていると判定し、上記両スイッチs3L
・s3Rを導通させる。
The emphasis determination circuit 64 is provided in the
In the same way as the channel discriminating circuit 63 shown in (1), an emphasis discriminating signal, which is a sub signal, is extracted from the output signal of each demodulating circuit 51, and each of the de-emphasis circuits 54 is controlled. Specifically, when the zero-point frequency α1 component exceeds a predetermined level in the output signal of the demodulation circuit 51, the de-emphasis circuit 54 determines that the audio signal as the main signal is pre-emphasized, and Switch s3L
-Make s3R conductive.

【0099】このように、上記構成の音声信号伝送装置
1aにおいて、送信回路3aは、音声信号に密接に関連
するプリエンファシスの有無を示す副信号を、1ビット
デジタル信号に重畳して伝送できる。また、受信回路5
aは、当該副信号に基づいて、ディエンファシスのオン
/オフを自動的に選択できる。さらに、エンファシス判
別信号を、そのまま発光ダイオードに接続するだけで、
プリエンファシスの有無を示す表示回路を構成できる。
As described above, in the audio signal transmission apparatus 1a having the above configuration, the transmission circuit 3a can superimpose the sub-signal indicating the presence or absence of pre-emphasis closely related to the audio signal on the 1-bit digital signal and transmit it. The receiving circuit 5
“a” can automatically select on / off of de-emphasis based on the sub-signal. Furthermore, just connect the emphasis determination signal to the light emitting diode as it is,
A display circuit that indicates the presence or absence of pre-emphasis can be configured.

【0100】〔第3の実施形態〕本願発明のさらに他の
実施の形態として、本実施形態では、主信号となる音声
信号の時間情報が副信号として付加される場合につい
て、図6に基づき説明する。なお、本実施形態に係る音
声信号伝送装置1bは、第1の実施形態に係る音声信号
伝送装置1と類似しているため、説明の便宜上、上述の
第1の実施形態の図面に記した部材と同一の機能を有す
る部材には、同一の符号を付記してその説明を省略す
る。
[Third Embodiment] As still another embodiment of the present invention, in this embodiment, a case where the time information of the audio signal serving as the main signal is added as a sub signal will be described with reference to FIG. I do. Note that the audio signal transmission device 1b according to the present embodiment is similar to the audio signal transmission device 1 according to the first embodiment, and therefore, for convenience of explanation, members described in the drawings of the above-described first embodiment. Members having the same functions as those described above are denoted by the same reference numerals, and description thereof will be omitted.

【0101】本実施形態に係る音声信号伝送装置1bで
は、送信回路3bにおいて、図2に示す付加情報信号発
生回路21に代えて、時間情報信号を生成する付加情報
信号発生回路21bが設けられている。当該時間情報
は、音声信号を伝送する際の通算時間を示す情報、ある
いは、例えば、曲など、音声信号が複数の部分に分割さ
れる場合、各曲毎の経過時間を示す情報などであり、8
ビット程度の情報量を有している。なお、この時間情報
は、上述のエンファシス判別信号と同様に、送信回路3
b内で生成されても、あるいは、音声信号源2側から入
力されてもよい。
In the audio signal transmitting apparatus 1b according to the present embodiment, an additional information signal generating circuit 21b for generating a time information signal is provided in the transmitting circuit 3b instead of the additional information signal generating circuit 21 shown in FIG. I have. The time information is information indicating the total time when transmitting the audio signal, or, for example, when the audio signal is divided into a plurality of parts, such as a song, information indicating the elapsed time for each song, and the like, 8
It has about a bit of information. Note that this time information is transmitted to the transmission circuit 3 similarly to the above-described emphasis determination signal.
b, or may be input from the audio signal source 2 side.

【0102】上記付加情報信号発生回路21bは、具体
的には、零点周波数α1〜α3の各周波数の正弦波を生
成する発振器22と、時間情報に対応したデジタル信号
を生成する時間情報発生回路24と、当該デジタル信号
に基づいて、上記各正弦波を振幅変調するエンコーダ2
5とを備えている。上記エンコーダ25は、時間情報発
生回路24からのデジタル信号を、各零点周波数α1〜
α3に対応するビット列に分割する。本実施形態では、
時間情報が8ビット程度であり、零点周波数が3つに設
定されている。したがって、時間情報は、3ビット長の
3つのビット列に分割される。さらに、エンコーダ25
は、発振器22から入力された各零点周波数の正弦波
を、各零点周波数に対応するビット列の値に応じて、8
段階に振幅変調する。また、エンコーダ25は、振幅変
調された各信号を重畳して、時間情報信号を生成する。
これにより、付加情報信号発生回路21bは、付加情報
信号として時間情報信号をデルタシグマ変調回路31へ
印加できる。
More specifically, the additional information signal generating circuit 21b includes an oscillator 22 for generating sine waves of each of the zero-point frequencies α1 to α3, and a time information generating circuit 24 for generating a digital signal corresponding to time information. And an encoder 2 for amplitude-modulating each of the sine waves based on the digital signal.
5 is provided. The encoder 25 converts the digital signal from the time information generation circuit 24 into each of the zero point frequencies α1 to α1.
It is divided into bit strings corresponding to α3. In this embodiment,
The time information is about 8 bits, and the zero frequency is set to three. Therefore, the time information is divided into three bit strings having a length of 3 bits. Further, the encoder 25
Converts the sine wave of each zero point frequency input from the oscillator 22 into 8 bits according to the value of the bit string corresponding to each zero point frequency.
Amplitude modulation is performed in stages. Also, the encoder 25 generates a time information signal by superimposing the amplitude-modulated signals.
Thereby, the additional information signal generation circuit 21b can apply the time information signal to the delta-sigma modulation circuit 31 as the additional information signal.

【0103】一方、受信回路5bには、図2に示すチャ
ネル判別回路63Lに代えて、上記時間情報信号を復調
するデコーダ(制御手段)65と、当該デコーダ65の
指示に応じて表示装置67を駆動する表示駆動回路66
とが設けられている。なお、受信回路5bでは、図2に
示す受信回路5から、右チャネル側のバンドパスフィル
タ62およびチャネル判別回路63、並びに、チャネル
切り換え回路53が省かれており、各ローパスフィルタ
52L・52Rの出力信号は、そのまま出力端子71L
・71Rから出力されている。
On the other hand, in the receiving circuit 5b, a decoder (control means) 65 for demodulating the time information signal and a display device 67 in accordance with an instruction from the decoder 65 are provided in place of the channel discriminating circuit 63L shown in FIG. Display drive circuit 66 to be driven
Are provided. In the receiving circuit 5b, the band pass filter 62 and the channel discriminating circuit 63 on the right channel side and the channel switching circuit 53 are omitted from the receiving circuit 5 shown in FIG. 2, and the outputs of the low-pass filters 52L and 52R are omitted. The signal is output directly from the output terminal 71L.
・ Output from 71R.

【0104】上記デコーダ65は、バンドパスフィルタ
62を介して復調回路51の出力信号を受け取り、フー
リエ変換を用いて、各零点周波数α1〜α3の周波数成
分を抽出する。さらに、デコーダ65は、上記エンコー
ダ25とは逆の手順で時間情報を示すデジタル信号へと
復調する。具体的には、デコーダ65は、各周波数成分
を振幅復調して、それぞれ、3ビットのビット列を生成
し、各ビット列を連結されて時間情報を示すデジタル信
号を出力する。
The decoder 65 receives the output signal of the demodulation circuit 51 via the band-pass filter 62, and extracts the frequency components of the zero-point frequencies α1 to α3 by using Fourier transform. Further, the decoder 65 demodulates into a digital signal indicating time information in a procedure reverse to that of the encoder 25. Specifically, the decoder 65 amplitude-demodulates each frequency component to generate a 3-bit bit string, and outputs a digital signal indicating time information by concatenating each bit string.

【0105】また、上記表示装置67は、例えば、日文
字セグメントを複数並べて構成されている。各セグメン
トは、表示駆動回路66の指示に基づき、「日」の文字
の各ノード毎に点灯/消灯を制御して、数字または英字
を表示できる。上記表示駆動回路66は、デコーダ65
からのデジタル信号に基づいて、各セグメントの点灯ノ
ードを決定し、例えば、各セグメントの点灯ノードを示
す端子に電圧を印加するなどして、表示装置67の表示
を制御する。これにより、表示装置67は、時間情報を
示す文字列を表示できる。
The display device 67 is configured by, for example, arranging a plurality of date character segments. Each segment can be turned on / off for each node of the character "day" based on the instruction of the display drive circuit 66, and can display a number or an alphabetic character. The display drive circuit 66 includes a decoder 65
The lighting node of each segment is determined on the basis of the digital signal from, and the display of the display device 67 is controlled by, for example, applying a voltage to a terminal indicating the lighting node of each segment. Thus, the display device 67 can display a character string indicating the time information.

【0106】なお、各零点周波数α1〜α3において、
副信号のダイナミックレンジとして、8段階に振幅変調
するために必要なレンジを確保できない場合は、順次重
畳されるフラグを幾つかまとめて1語を形成し、語単位
で時間情報を表せばよい。例えば、副信号のダイナミッ
クレンジとして、1ビット、すなわち、2段階に振幅変
調可能なレンジしか確保できない場合、エンコーダ25
は、時間情報発生回路24からのデジタル信号を3ビッ
トずつに分割し、各ビットの値に応じて、発振器22か
らの正弦波を所定の周期で断続する。これにより、各零
点周波数において、副信号のダイナミックレンジとして
確保可能なレンジの合計が、時間情報を伝送するために
必要な大きさに満たない場合であっても、時間情報を伝
送できる。
Note that, at each of the zero-point frequencies α1 to α3,
When the necessary range for amplitude modulation in eight stages cannot be secured as the dynamic range of the sub-signal, one word may be formed by combining several flags that are sequentially superimposed and expressing time information in word units. For example, when only one bit, that is, a range in which amplitude modulation can be performed in two steps, can be secured as the dynamic range of the sub signal, the encoder 25
Divides the digital signal from the time information generating circuit 24 into three bits, and interrupts the sine wave from the oscillator 22 at a predetermined cycle according to the value of each bit. As a result, at each zero-point frequency, time information can be transmitted even when the total range that can be secured as the dynamic range of the sub-signal is less than the size required for transmitting time information.

【0107】〔第4の実施形態〕本願発明のさらに他の
実施の形態として、本実施形態では、主信号となる音声
信号を伝送する際、副信号として、当該音声信号の著作
権擁護のためのフラグを重畳して伝送する場合につい
て、図7に基づき説明する。なお、本実施形態に係る音
声信号伝送装置1cも、第1の実施形態に係る音声信号
伝送装置1と類似しているため、説明の便宜上、上述の
第1の実施形態の図面に記した部材と同一の機能を有す
る部材には、同一の符号を付記してその説明を省略す
る。
[Fourth Embodiment] As still another embodiment of the present invention, in the present embodiment, when transmitting an audio signal to be a main signal, it is used as a sub signal to protect the copyright of the audio signal. The case where the flag is superimposed and transmitted will be described with reference to FIG. Note that the audio signal transmission device 1c according to the present embodiment is also similar to the audio signal transmission device 1 according to the first embodiment, and therefore, for convenience of explanation, the members described in the drawings of the above-described first embodiment. Members having the same functions as those described above are denoted by the same reference numerals, and description thereof will be omitted.

【0108】本実施形態に係る音声信号伝送装置1cで
は、送信回路3cにおいて、図2に示す付加情報信号発
生回路21に代えて、著作権擁護のためのフラグの有無
を示すフラグ信号を生成する付加情報信号発生回路21
cが設けられている。一方、受信回路5cには、図2に
示すチャネル切り換え回路53に代えて、音声信号の出
力するか否かを選択する出力制御回路55が設けられて
おり、チャネル判別回路63L・63Rに代えて、上記
フラグ信号を判別するフラグ判別回路68L・68Rが
設けられている。なお、出力制御回路55およびフラグ
判別回路68が特許請求の範囲に記載の制御手段に対応
する。
In the audio signal transmitting apparatus 1c according to the present embodiment, the transmitting circuit 3c generates a flag signal indicating the presence or absence of a flag for copyright protection in place of the additional information signal generating circuit 21 shown in FIG. Additional information signal generation circuit 21
c is provided. On the other hand, the receiving circuit 5c is provided with an output control circuit 55 for selecting whether or not to output an audio signal, instead of the channel switching circuit 53 shown in FIG. 2, and instead of the channel discriminating circuits 63L and 63R. And flag determination circuits 68L and 68R for determining the flag signals. Note that the output control circuit 55 and the flag determination circuit 68 correspond to the control means described in the claims.

【0109】上記フラグは、主信号となる音声信号の複
写および複製を制御するために付加されるものであっ
て、本実施形態では、音声信号の複写を1回行う場合、
すなわち、送信回路3cから受信回路5cへの信号伝送
を1回行う場合、送信回路3cは、フラグ有りを示すフ
ラグ信号を1ビットデジタル信号に重畳して伝送する。
一方、受信回路5cは、フラグ信号がフラグ有りを示し
ている場合、当該1ビットデジタル信号の復調出力すな
わち再生を阻止する。
The flag is added to control the copying and duplication of the audio signal serving as the main signal. In this embodiment, when the audio signal is copied once,
That is, when signal transmission from the transmission circuit 3c to the reception circuit 5c is performed once, the transmission circuit 3c superimposes a flag signal indicating presence of a flag on a 1-bit digital signal and transmits the signal.
On the other hand, when the flag signal indicates that the flag is present, the receiving circuit 5c blocks the demodulated output, that is, the reproduction of the 1-bit digital signal.

【0110】具体的には、上記付加情報信号発生回路2
1cにおいて、発振器22は、例えば、零点周波数α1
など、所定の零点周波数の正弦波を連続して出力する。
スイッチ23は、音声信号を1回複写する場合に導通し
て、上記正弦波をフラグ信号としてデルタシグマ変調回
路31に印加する。これにより、音声信号を1回複写す
る場合、当該音声信号には、フラグ有りを示すフラグ信
号が重畳され、1ビットデジタル信号にデルタシグマ変
調される。
More specifically, the additional information signal generation circuit 2
1c, the oscillator 22 has, for example, a zero-point frequency α1
For example, a sine wave having a predetermined zero-point frequency is continuously output.
The switch 23 conducts when the audio signal is copied once, and applies the sine wave to the delta-sigma modulation circuit 31 as a flag signal. As a result, when the audio signal is copied once, a flag signal indicating that a flag is present is superimposed on the audio signal and delta-sigma modulated to a 1-bit digital signal.

【0111】また、受信回路5cにおいて、出力制御回
路55は、ローパスフィルタ52Lと出力端子71Lと
の間に設けられたスイッチs4Lと、ローパスフィルタ
52Rと出力端子71Rとの間に設けられたスイッチs
4Rとを備えている。さらに、各フラグ判別回路68
は、図2に示すチャネル判別回路63と同様の構成であ
り、復調回路51の出力信号における零点周波数α1成
分の大きさに基づいて、フラグの有無を判別し、上記両
スイッチs4L・s4Rの開閉を制御する。具体的に
は、各フラグ判別回路68は、当該周波数成分が所定の
レベルを越えている場合、フラグがあると判定する。少
なくとも一方がフラグ有りと判定すると、フラグ判別回
路68は、上記両スイッチs4L・s4Rを遮断する。
また、両方のフラグ判別回路68がフラグ無しと判定し
た場合、上記両スイッチs4L・s4Rは導通する。
In the receiving circuit 5c, the output control circuit 55 includes a switch s4L provided between the low-pass filter 52L and the output terminal 71L, and a switch s4 provided between the low-pass filter 52R and the output terminal 71R.
4R. Further, each flag discriminating circuit 68
Has the same configuration as the channel determination circuit 63 shown in FIG. 2, and determines the presence or absence of a flag based on the magnitude of the zero-point frequency α1 component in the output signal of the demodulation circuit 51, and opens and closes the switches s4L and s4R. Control. Specifically, each flag determination circuit 68 determines that there is a flag when the frequency component exceeds a predetermined level. When at least one of the switches s4L and s4R is determined to have a flag, the flag determination circuit 68 shuts off the switches s4L and s4R.
When both the flag determination circuits 68 determine that there is no flag, the switches s4L and s4R are turned on.

【0112】例えば、1ビットデジタル信号が、図示し
ない音声信号源から直接受信回路5cへ印加された場合
など、受信回路5cに入力される1ビットデジタル信号
にフラグ有りを示すフラグ信号が重畳されていない場
合、フラグ判別回路68は、上記両スイッチs4L・s
4Rを導通させる。この結果、当該1ビットデジタル信
号は、復調回路51、ローパスフィルタ52、および、
出力制御回路55を介し、アナログの音声信号として、
出力端子7L・7Rから出力される。
For example, when a 1-bit digital signal is directly applied to a receiving circuit 5c from an audio signal source (not shown), a flag signal indicating that a flag is present is superimposed on the 1-bit digital signal input to the receiving circuit 5c. If not, the flag determination circuit 68 determines that both switches s4L · s
Conduct 4R. As a result, the 1-bit digital signal is supplied to the demodulation circuit 51, the low-pass filter 52, and
Via the output control circuit 55, as an analog audio signal,
Output from output terminals 7L and 7R.

【0113】これに対して、図7に示すように、音声信
号源2の出力した音声信号が、送信回路3cおよび伝送
路4を介して受信回路5cに伝送される場合、送信回路
3cは、フラグ有りを示すフラグ信号を1ビットデジタ
ル信号に重畳して伝送する。したがって、受信回路5c
では、フラグ判別回路68が上記両スイッチs4L・s
4Rを遮断する。これにより、当該ローパスフィルタ5
2の出力信号は、出力制御回路55にて伝達が阻止さ
れ、出力端子7L・7Rから出力されない。この結果、
音声信号の作成者の意図に応じて、当該音声信号の複写
あるいは複製回数を制御することができ、音声信号の作
成者の著作権を擁護できる。
On the other hand, as shown in FIG. 7, when the audio signal output from the audio signal source 2 is transmitted to the receiving circuit 5c via the transmitting circuit 3c and the transmission path 4, the transmitting circuit 3c A flag signal indicating the presence of a flag is transmitted by being superimposed on a 1-bit digital signal. Therefore, the receiving circuit 5c
Then, the flag discrimination circuit 68 determines that both switches s4L · s
Block 4R. Thereby, the low-pass filter 5
The output signal of No. 2 is blocked from being transmitted by the output control circuit 55, and is not output from the output terminals 7L and 7R. As a result,
According to the intention of the creator of the audio signal, the copying or the number of times of copying of the audio signal can be controlled, and the copyright of the creator of the audio signal can be protected.

【0114】ここで、上記フラグ信号の搬送周波数は、
零点周波数に設定されており、主信号となる音声信号の
有効周波数帯域内にある。したがって、零点周波数を知
らない第三者が、伝送路4にて伝送される1ビットデジ
タル信号から、フラグ信号を改竄することは極めて困難
である。例えば、マルチビット符号化方式の場合は、音
声信号を示すビットとフラグ信号を示すビットとが時分
割多重で伝送されているため、伝送路4を通過するデジ
タル信号から、全てのビットを受け取り、所定の順番の
ビットを改竄すれば、フラグ信号を改竄できる。また、
本実施形態と同様に、音声信号とフラグ信号とを周波数
分割多重で伝送する場合であっても、音声信号の周波数
帯域と、フラグ信号の周波数帯域とが異なっていれば、
例えば、音声信号の周波数帯域のみを通過させるバンド
パスフィルタなどを用いれば、伝送路4を通過する1ビ
ットデジタル信号から、音声信号のみを抽出できる。こ
れに対して、本実施形態では、フラグ信号の周波数帯域
と音声信号の周波数帯域とが重なっているため、両者の
分離自体が極めて難しい。例えば、1ビットデジタル信
号から、音声信号の周波数帯域成分のみを抽出しても、
抽出された信号には、フラグ信号が含まれている。この
結果、第三者によるフラグ信号の改竄を防止でき、従来
に比べて、音声信号の作成者の著作権を確実に擁護でき
る。
Here, the carrier frequency of the flag signal is
It is set to the zero point frequency and is within the effective frequency band of the audio signal that is the main signal. Therefore, it is extremely difficult for a third party who does not know the zero point frequency to falsify the flag signal from the 1-bit digital signal transmitted on the transmission path 4. For example, in the case of the multi-bit encoding method, since the bit indicating the audio signal and the bit indicating the flag signal are transmitted by time division multiplexing, all bits are received from the digital signal passing through the transmission path 4, By falsifying bits in a predetermined order, the flag signal can be falsified. Also,
As in the present embodiment, even when the audio signal and the flag signal are transmitted by frequency division multiplexing, if the frequency band of the audio signal and the frequency band of the flag signal are different,
For example, if a band-pass filter that passes only the frequency band of the audio signal is used, only the audio signal can be extracted from the 1-bit digital signal that passes through the transmission path 4. On the other hand, in the present embodiment, since the frequency band of the flag signal and the frequency band of the audio signal overlap, it is extremely difficult to separate the two. For example, even if only the frequency band component of the audio signal is extracted from the 1-bit digital signal,
The extracted signal includes a flag signal. As a result, falsification of the flag signal by a third party can be prevented, and the copyright of the creator of the audio signal can be more reliably defended than in the related art.

【0115】なお、本実施形態では、フラグ信号は、フ
ラグの有無を区別するだけであり、受信回路5cは、音
声信号の複写が行われたか否かのみを判別しているが、
これに限るものではない。フラグ信号として、受信回路
5cが複写可能な回数を示す信号を使用すれば、音声信
号の複写回数を、音声信号の作成者の意図した回数に制
限できる。具体的には、音声信号源2は、出力する音声
信号に、所定の零点周波数の搬送波を介して、音声信号
の作成者の意図した複写回数を示すフラグ信号を予め周
波数多重分割で重畳する。付加情報信号発生回路21c
は、当該フラグ信号が示す回数よりも1つ小さな回数を
示すフラグ信号を生成し、デルタシグマ変調回路31
は、重畳されていたフラグ信号を取り除いた後の音声信
号を1ビットデジタル信号に変調すると共に、付加情報
信号発生回路21cが生成した新たなフラグ信号を当該
1ビットデジタル信号に重畳する。さらに、受信回路5
cのフラグ判別回路68は、フラグ信号が示す回数を識
別して、0より大きい回数を示している場合のみ、出力
制御回路55に、復調後の音声信号を出力させる。
In the present embodiment, the flag signal only distinguishes the presence or absence of the flag, and the receiving circuit 5c determines only whether or not the audio signal has been copied.
It is not limited to this. If a signal indicating the number of times that the receiving circuit 5c can copy is used as the flag signal, the number of times the audio signal is copied can be limited to the number intended by the creator of the audio signal. Specifically, the audio signal source 2 superimposes a flag signal indicating the number of copies intended by the creator of the audio signal in advance on the output audio signal via a carrier having a predetermined zero frequency by frequency division multiplexing. Additional information signal generation circuit 21c
Generates a flag signal indicating the number of times one less than the number of times indicated by the flag signal, and generates a delta-sigma modulation circuit 31
Modulates the audio signal after removing the superimposed flag signal into a 1-bit digital signal, and superimposes a new flag signal generated by the additional information signal generation circuit 21c on the 1-bit digital signal. Further, the receiving circuit 5
The flag discriminating circuit 68 of c identifies the number of times indicated by the flag signal, and causes the output control circuit 55 to output the demodulated audio signal only when the number of times is greater than 0.

【0116】〔第5の実施形態〕本願発明のさらに他の
実施の形態として、本実施形態では、主信号となる音声
信号を伝送する際、副信号として、当該音声信号のID
コードを重畳して伝送する場合について、図8に基づき
説明する。なお、本実施形態に係る音声信号伝送装置1
dは、上記第4の実施形態に係る音声信号伝送装置1c
と類似しているため、説明の便宜上、上述の第4の実施
形態の図面に記した部材と同一の機能を有する部材に
は、同一の符号を付記してその説明を省略する。
[Fifth Embodiment] As still another embodiment of the present invention, in this embodiment, when transmitting an audio signal serving as a main signal, the ID of the audio signal is used as a sub signal.
A case in which a code is superimposed and transmitted will be described with reference to FIG. Note that the audio signal transmission device 1 according to the present embodiment
d is the audio signal transmission device 1c according to the fourth embodiment.
Therefore, for convenience of explanation, members having the same functions as those described in the drawings of the above-described fourth embodiment are denoted by the same reference numerals, and description thereof is omitted.

【0117】本実施形態に係る音声信号伝送装置1dで
は、送信回路3dにおいて、図7に示す付加情報信号発
生回路21cに代えて、上記IDコードを示すコード信
号を生成する付加情報信号発生回路21dが設けられて
いる。同様に、受信回路5dには、図7に示すフラグ判
別回路68L・68Rの代わりに、上記コード信号を判
別して、出力制御回路55を制御するコード判別回路
(制御手段)69L・69Rが設けられている。
In the audio signal transmitting apparatus 1d according to this embodiment, the transmitting circuit 3d replaces the additional information signal generating circuit 21c shown in FIG. 7 with the additional information signal generating circuit 21d for generating a code signal indicating the ID code. Is provided. Similarly, in the receiving circuit 5d, instead of the flag determining circuits 68L and 68R shown in FIG. 7, code determining circuits (control means) 69L and 69R for determining the code signal and controlling the output control circuit 55 are provided. Have been.

【0118】上記IDコードは、主信号となる音声信号
自体を識別するためのコードであり、受信回路5dは、
送信回路3dが付加したIDコードに基づいて、自らが
享受可能な音声信号を判別して複写および複製を抑制す
る。このIDコードを用いると、例えば、無線や有線あ
るいは記録媒体を用いて、IDコードを重畳した音声信
号を複数の聴衆に配信し、これらの聴衆のうち、所定の
料金を支払った者のみが、当該音声信号を再生可能な音
声信号伝送装置1dを実現できる。
The ID code is a code for identifying the audio signal itself as a main signal, and the receiving circuit 5d
Based on the ID code added by the transmission circuit 3d, the audio signal that can be enjoyed by itself is determined to suppress copying and copying. Using this ID code, for example, by using a wireless or wired or recording medium, an audio signal on which the ID code is superimposed is distributed to a plurality of audiences, and among those audiences, only those who have paid a predetermined fee, An audio signal transmission device 1d that can reproduce the audio signal can be realized.

【0119】本実施形態では、IDコードを符号化する
際の一例として、IDコードを二進数で表現し、二進数
の各位毎に、各零点周波数を割り当てる。さらに、ある
位が「1」のとき、それに対応する零点周波数にフラグ
を立て、「0」のときはフラグを立てない。例えば、零
点周波数α1を一桁目、α2を2桁目、α3を3桁目に
割り当てた場合、IDコード「101」は、α1とα3
とにフラグを立てて表現され、IDコード「011」
は、α2とα3とにフラグを立てて表現される。
In the present embodiment, as an example of encoding an ID code, the ID code is represented by a binary number, and a zero-point frequency is assigned to each digit of the binary number. Further, when a certain digit is “1”, a flag is set for the zero frequency corresponding to the digit, and when the digit is “0”, no flag is set. For example, if the zero-point frequency α1 is assigned to the first digit, α2 is assigned to the second digit, and α3 is assigned to the third digit, the ID code “101” becomes α1 and α3
And a flag, and the ID code "011"
Is expressed by setting flags for α2 and α3.

【0120】この場合は、上記付加情報信号発生回路2
1dにおいて、発振器22は、それぞれ3つの零点周波
数α1〜α3の正弦波を出力し、各正弦波に関連して設
けられたスイッチ23は、対応する周波数でフラグを立
てる場合に導通し、フラグを立てない場合に遮断され
る。これにより、付加情報信号発生回路21dは、ID
コードを示すコード信号を出力する。当該コード信号
は、デルタシグマ変調回路31にて、主信号となる音声
信号に重畳される。
In this case, the additional information signal generating circuit 2
In 1d, the oscillator 22 outputs sine waves of three zero-point frequencies α1 to α3, respectively, and the switch 23 provided in association with each sine wave conducts when a flag is set at a corresponding frequency, and the flag is set. It will be cut off if you can not stand. As a result, the additional information signal generation circuit 21d
Outputs a code signal indicating a code. The code signal is superimposed on the main audio signal by the delta-sigma modulation circuit 31.

【0121】一方、コード判別回路69は、復調回路5
1の出力信号から、各零点周波数成分を抽出して、1ビ
ットデジタル信号に重畳されていたIDコードを識別す
る。そして、当該IDコードが所定の条件を満たす場
合、出力制御回路55の両スイッチs4L・s4Rを導
通させ、そうではない場合には、両スイッチs4L・s
4Rを遮断する。なお、所定の条件とは、例えば、予め
コード判別回路69が記憶するIDコードと一致するか
否かや、IDコードを用いた演算結果が、ある範囲内に
あるか否かなど、IDコードの使用目的に応じて種々に
設定できる。
On the other hand, the code discriminating circuit 69 includes the demodulating circuit 5
Each zero-point frequency component is extracted from one output signal to identify an ID code superimposed on the one-bit digital signal. When the ID code satisfies a predetermined condition, both switches s4L and s4R of the output control circuit 55 are turned on. Otherwise, both switches s4L and s4L.
Block 4R. The predetermined condition is, for example, whether the ID code matches the ID code stored in the code determination circuit 69 in advance, or whether the calculation result using the ID code is within a certain range. Various settings can be made according to the purpose of use.

【0122】この結果、受信回路5dは、受け取った1
ビットデジタル信号に重畳されたIDコードが享受可能
なIDコードである場合にのみ、各出力端子71から音
声信号を出力できる。
As a result, the receiving circuit 5d receives the received 1
The audio signal can be output from each output terminal 71 only when the ID code superimposed on the bit digital signal is an acceptable ID code.

【0123】なお、本実施形態では、副信号として、音
声信号のIDコードを付加する場合について説明した
が、IDコードに代えて、マスタリングコードを付加す
る場合でも、同様の効果が得られる。具体的には、マス
ターとなる音声信号を記録する場合には、当該音声信号
がマスターであることを示すコード信号として、例え
ば、零点周波数α1にフラグを立てる。デルタシグマ変
調回路31は、当該コード信号を1ビットデジタル信号
に重畳し、1ビットデジタル信号は、上記記録媒体に書
き込まれる。一方、受信回路5dのコード判別回路69
は、記録媒体から1ビットデジタル信号を再生したと
き、1ビットデジタル信号に重畳されたコード信号に応
答して、出力制御回路55を制御する。これにより、受
信回路5dは、マスタリングコードが付加されていない
場合、例えば、音声信号の出力を抑制するなどして、音
声信号の複写および複製を抑制する。
In the present embodiment, the case where the ID code of the audio signal is added as the sub-signal has been described. However, the same effect can be obtained when a mastering code is added instead of the ID code. Specifically, when recording a master audio signal, for example, a flag is set to a zero-point frequency α1 as a code signal indicating that the audio signal is a master. The delta-sigma modulation circuit 31 superimposes the code signal on a 1-bit digital signal, and the 1-bit digital signal is written on the recording medium. On the other hand, the code discriminating circuit 69 of the receiving circuit 5d
Controls the output control circuit 55 in response to the code signal superimposed on the 1-bit digital signal when reproducing the 1-bit digital signal from the recording medium. Accordingly, when the mastering code is not added, the receiving circuit 5d suppresses the copying and duplication of the audio signal, for example, by suppressing the output of the audio signal.

【0124】なお、上記第1ないし第5の実施形態にて
重畳した副信号は、あくまで一例であって、副信号をど
のように符号化するか、あるいは、どの零点周波数に何
ビットの情報量を持つフラグを割り当てるかは、様々に
設定できる。ただし、ある零点周波数にて重畳される付
加情報信号のレベルは、零点周波数におけるノイズレベ
ルから、音声信号レベルの下限値までの大きさよりも、
小さく設定しなければならない。したがって、1つの零
点周波数に付加されるフラグの情報量は、ディップでの
ノイズレベルと、音声信号のダイナミックレンジとによ
って制限される。さらに、図9から図11に示すよう
に、零点周波数の個数を複数に設定し、各零点周波数に
付加するフラグを組み合わせることによって、多種の副
信号を多重化できる。
Note that the sub-signals superimposed in the first to fifth embodiments are merely examples, and how the sub-signals are coded, or how many bits of information amount correspond to which zero-point frequency. Whether to assign a flag having is set in various ways. However, the level of the additional information signal superimposed at a certain zero frequency is smaller than the noise level at the zero frequency to the lower limit of the audio signal level.
Must be set small. Therefore, the information amount of the flag added to one zero frequency is limited by the noise level in the dip and the dynamic range of the audio signal. Further, as shown in FIGS. 9 to 11, by setting the number of zero-point frequencies to a plurality and combining flags added to each zero-point frequency, various types of sub-signals can be multiplexed.

【0125】加えて、順次重畳されるフラグを幾つかま
とめて1語を形成し、語単位で副信号を表せば、さらに
多くの副信号を重畳できる。ただし、この場合は、副信
号の伝送に関しては、従来のように、マルチビット符号
化方式を用いて主信号を伝送する場合と同様に、語同期
が必要となる。したがって、副信号を時分割多重で伝送
しない場合に比べて、回路が複雑になり、規格の変更が
困難になる。ところが、従来とは異なり、副信号をマル
チビット符号化方式にて伝送する場合であっても、主信
号は、1ビットデジタル信号を用いて伝送されている。
したがって、副信号と主信号との分離、および、主信号
の処理に関しては、副信号を時分割多重で伝送しない場
合と同様の回路で実現できる。したがって、上記各実施
形態と同様に、主信号の処理回路を複雑にすることな
く、主信号に副信号を重畳できる。また、副信号を抽出
するためには、語同期を取る前に、主信号から副信号を
分離する必要があるが、副信号が重畳されている周波数
(零点周波数)は、主信号の有効使用帯域内にあるの
で、副信号の改竄が困難である点も同様である。
In addition, by combining several flags that are sequentially superimposed to form one word and expressing sub-signals in word units, more sub-signals can be superimposed. However, in this case, word synchronization is required for the transmission of the sub-signal, similarly to the case where the main signal is transmitted using the multi-bit encoding method as in the related art. Therefore, as compared with a case where the sub-signal is not transmitted by time division multiplexing, the circuit becomes complicated and it becomes difficult to change the standard. However, unlike the conventional case, the main signal is transmitted using a 1-bit digital signal even when the sub-signal is transmitted by the multi-bit encoding method.
Therefore, the separation of the sub-signal from the main signal and the processing of the main signal can be realized by the same circuit as when the sub-signal is not transmitted by time division multiplexing. Therefore, similar to the above embodiments, the sub-signal can be superimposed on the main signal without complicating the main signal processing circuit. In order to extract the sub-signal, it is necessary to separate the sub-signal from the main signal before synchronizing the words. Similarly, it is difficult to falsify the sub-signal because it is within the band.

【0126】なお、上記第1から第5の各実施形態で
は、1種類の副信号を付加する場合について説明した
が、これに限らず、複数種類の副信号を主信号に重畳し
てもよい。例えば、当該エンファシス判別信号と、上述
のチャネル判別信号とは、いずれも情報量が1ビットの
信号であり、それぞれを1つの零点周波数で伝送でき
る。したがって、例えば、プリエンファシス処理がなさ
れている場合、図3に示す零点周波数α1の搬送周波数
でエンファシス判別信号を重畳し、左チャネルの場合、
零点周波数α2の搬送周波数でチャネル判別信号を重畳
できる。このように、エンファシス判別信号の搬送周波
数とチャネル判別信号の搬送周波数とをそれぞれ別の零
点周波数に設定することによって、主信号となる音声信
号に対して、プリエンファシスの有無を示すフラグとチ
ャネル情報との双方を同時に周波数分割多重で重畳して
伝送できる。
In each of the first to fifth embodiments, the case where one type of sub-signal is added has been described. However, the present invention is not limited to this, and a plurality of types of sub-signals may be superimposed on the main signal. . For example, each of the emphasis determination signal and the above-described channel determination signal is a signal having an information amount of 1 bit, and can be transmitted at one zero frequency. Therefore, for example, when the pre-emphasis processing is performed, the emphasis determination signal is superimposed on the carrier frequency of the zero frequency α1 shown in FIG.
The channel discrimination signal can be superimposed at the carrier frequency of the zero frequency α2. As described above, by setting the carrier frequency of the emphasis determination signal and the carrier frequency of the channel determination signal to different zero-point frequencies, the flag indicating the presence or absence of pre-emphasis and the channel information for the audio signal serving as the main signal are set. Are simultaneously superimposed and transmitted by frequency division multiplexing.

【0127】また、上記各実施形態では、例えば、光フ
ァイバなどの伝送路4を介して、1ビットデジタル信号
を伝送する場合を例にして説明したが、これに限るもの
ではない。本発明は、例えば、送信回路3(3a〜3
d)が、1ビットデジタル信号を記録媒体に記録し、受
信回路5(5a〜5d)が当該記録媒体から1ビットデ
ジタル信号を再生する場合にも適用できる。受信回路5
(5a〜5d)が、送信回路3(3a〜3d)の出力し
た1ビットデジタル信号を受け取るものであれば、上記
各実施形態と同様の効果が得られる。
Further, in each of the above-described embodiments, for example, a case where a 1-bit digital signal is transmitted via the transmission path 4 such as an optical fiber has been described. However, the present invention is not limited to this. The present invention provides, for example, the transmission circuit 3 (3a to 3a).
d) is also applicable when the 1-bit digital signal is recorded on a recording medium, and the receiving circuit 5 (5a to 5d) reproduces the 1-bit digital signal from the recording medium. Receiving circuit 5
If (5a to 5d) receives the 1-bit digital signal output from the transmission circuit 3 (3a to 3d), the same effects as in the above embodiments can be obtained.

【0128】さらに、上記各実施形態では、主信号とし
て音声信号を伝送する場合について説明したが、これに
限るものではなく、本発明は、デルタシグマ変調による
1ビット符号化方式を用いて伝送される信号であれば、
他の信号を伝送する場合にも適用できる。
Further, in each of the above embodiments, the case where the audio signal is transmitted as the main signal has been described. However, the present invention is not limited to this. Signal
It can be applied to the case of transmitting other signals.

【0129】[0129]

【発明の効果】請求項1の発明に係る1ビットデジタル
信号を介した信号伝送方法は、以上のように、1ビット
デジタル信号を介した主信号の伝送工程の前に、上記有
効周波数帯域内で、かつ、零点制御によって量子化雑音
が低下している特定周波数にて、上記1ビットデジタル
信号の主信号に副信号を周波数分割多重で重畳する工程
と、上記伝送工程の後で、上記1ビットデジタル信号の
上記特定周波数を弁別して、上記副信号を抽出する工程
とを備えている構成である。
According to the first aspect of the present invention, as described above, the signal transmission method using the 1-bit digital signal includes the step of transmitting the main signal via the 1-bit digital signal within the effective frequency band. And a step of superimposing a sub-signal on the main signal of the 1-bit digital signal by frequency division multiplexing at a specific frequency at which quantization noise is reduced by the zero point control; Extracting the sub-signal by discriminating the specific frequency of the bit digital signal.

【0130】上記構成において、上記特定周波数では、
量子化雑音のレベルが低下しているので、主信号のダイ
ナミックレンジと副信号のダイナミックレンジとの双方
を容易に確保でき、副信号を主信号に周波数分割多重で
重畳できる。この結果、例えば、復調回路の簡略化な
ど、1ビットデジタル信号にて信号を伝送する場合の利
点を阻害することなく、主信号と副信号とを重畳できる
という効果を奏する。
In the above configuration, at the specific frequency,
Since the level of quantization noise is reduced, both the dynamic range of the main signal and the dynamic range of the sub signal can be easily secured, and the sub signal can be superimposed on the main signal by frequency division multiplexing. As a result, for example, there is an effect that the main signal and the sub-signal can be superimposed without obstructing the advantage of transmitting a signal as a 1-bit digital signal, such as simplification of a demodulation circuit.

【0131】また、上記特定周波数は、主信号の有効周
波数帯域内に設定されている。したがって、特定周波数
を知らない第三者は、主信号と副信号とを分離できな
い。この結果、第三者による副信号の改竄を確実に防止
できるという効果を奏する。
The specific frequency is set within the effective frequency band of the main signal. Therefore, a third party who does not know the specific frequency cannot separate the main signal and the sub signal. As a result, there is an effect that the alteration of the sub signal by a third party can be reliably prevented.

【0132】請求項2の発明に係るデルタシグマ変調回
路は、以上のように、特定周波数にて、上記1ビットデ
ジタル信号の主信号に副信号を周波数分割多重で重畳す
る副信号重畳手段を備えている構成である。
The delta-sigma modulation circuit according to the second aspect of the present invention includes the sub-signal superimposing means for superimposing the sub-signal on the main signal of the 1-bit digital signal by frequency division multiplexing at a specific frequency. Configuration.

【0133】それゆえ、請求項1と同様に、復調が容易
であるというデルタシグマ変調の特徴を阻害することな
く、主信号と副信号とを1ビットデジタル信号に変調可
能なデルタシグマ変調回路を提供できるという効果を奏
する。さらに、第三者による副信号の除去あるいは改竄
を困難にすることができるという効果を併せて奏する。
Therefore, a delta-sigma modulation circuit capable of modulating a main signal and a sub-signal into a 1-bit digital signal without obstructing the feature of the delta-sigma modulation that demodulation is easy as in claim 1 is provided. It has the effect that it can be provided. In addition, there is an effect that it is difficult to remove or falsify the sub-signal by a third party.

【0134】請求項3の発明に係るデルタシグマ変調回
路は、以上のように、請求項2記載の発明の構成におい
て、上記副信号重畳手段は、上記加算器の入力の1つ
に、上記副信号を上記特定周波数の搬送波を介して入力
する構成である。
As described above, in the delta-sigma modulation circuit according to the third aspect of the present invention, in the configuration of the second aspect, the sub-signal superimposing means includes the sub-signal superimposing means provided to one of the inputs of the adder. In this configuration, a signal is input via a carrier having the specific frequency.

【0135】上記構成では、デルタシグマ変調に使用さ
れる加算器は、副信号の重畳にも使用されるので、重畳
のために設ける回路を簡略化できるという効果を奏す
る。
In the above configuration, since the adder used for delta-sigma modulation is also used for superimposing the sub-signal, the circuit provided for superimposition can be simplified.

【0136】請求項4の発明に係るデルタシグマ変調回
路は、以上のように、請求項2または3記載の発明の構
成において、上記主信号は、音声信号であり、上記副信
号は、チャネル情報、プリエンファシスの有無、著作権
擁護のためのフラグ、IDコード、マスタリングコー
ド、または、時間情報のうちの少なくとも1つを示す信
号である構成である。
As described above, in the delta-sigma modulation circuit according to the fourth aspect of the present invention, in the configuration of the second or third aspect, the main signal is an audio signal, and the sub-signal is channel information. , Pre-emphasis, copyright protection flag, ID code, mastering code, or time information.

【0137】上記構成では、各副信号は、主信号となる
音声信号に密接に関連し、かつ、情報量が少ない情報を
示している。したがって、特定周波数における副信号の
ダイナミックレンジが余り広くとれない場合であって
も、デルタシグマ変調回路は、十分なS/Nで副信号を
重畳して伝送あるいは記録できる。この結果、復調側に
おいて、上記副信号に基づいて、主信号に関連した処理
を行うことができるという効果を奏する。
In the above configuration, each sub-signal indicates information that is closely related to the main audio signal and has a small amount of information. Therefore, even if the dynamic range of the sub-signal at the specific frequency cannot be made very wide, the delta-sigma modulation circuit can superimpose and transmit or record the sub-signal with a sufficient S / N. As a result, on the demodulation side, there is an effect that processing related to the main signal can be performed based on the sub signal.

【0138】請求項5の発明に係る復調回路は、以上の
ように、零点制御を用いて生成された1ビットデジタル
信号の主信号には、副信号が、零点制御に応じた特定周
波数の搬送波を介して周波数分割多重で重畳されてお
り、上記1ビットデジタル信号から上記特定周波数成分
を弁別して上記副信号を抽出すると共に、当該副信号に
応じて所定の処理を行う制御手段を備えている構成であ
る。
In the demodulation circuit according to the fifth aspect of the present invention, as described above, the main signal of the 1-bit digital signal generated by using the zero point control is such that the sub signal is a carrier wave of a specific frequency corresponding to the zero point control. And a control unit that discriminates the specific frequency component from the 1-bit digital signal to extract the sub-signal and performs predetermined processing according to the sub-signal. Configuration.

【0139】上記構成では、主信号の周波数帯域内の特
定周波数において、1ビットデジタル信号の量子化雑音
のレベルが低下しているため、副信号のS/Nを十分に
確保できる。したがって、上記制御手段は、簡単な構成
で、1ビットデジタル信号に重畳されていた副信号を抽
出できるという効果を奏する。さらに、副信号は、周波
数分割多重で重畳されているので、復調回路は、時分割
多重で重畳する場合に比べて、主信号を容易に復調でき
るという効果を併せて奏する。
In the above configuration, since the level of the quantization noise of the 1-bit digital signal is reduced at a specific frequency within the frequency band of the main signal, the S / N of the sub signal can be sufficiently ensured. Therefore, the control unit has an effect that the sub-signal superimposed on the 1-bit digital signal can be extracted with a simple configuration. Further, since the sub-signals are superimposed by frequency division multiplexing, the demodulation circuit also has an effect that the main signal can be easily demodulated as compared with the case where the sub-signals are superimposed by time division multiplexing.

【0140】請求項6の発明に係る復調回路は、以上の
ように、請求項5記載の発明の構成において、上記主信
号は、音声信号であり、上記副信号は、当該音声信号の
チャネルを示すチャネル情報であると共に、上記制御手
段は、当該チャネル情報に基づいて、左右またはマルチ
チャネルの分離を行う構成である。
According to a sixth aspect of the present invention, in the demodulation circuit according to the fifth aspect of the present invention, the main signal is an audio signal, and the sub-signal is a channel of the audio signal. In addition to the channel information shown, the control means performs left / right or multi-channel separation based on the channel information.

【0141】それゆえ、復調回路は、音声信号のチャネ
ルを正しく判定でき、伝送路の入れ換わりなどによっ
て、通常と異なるチャネルの音声信号が入力された場合
であっても、正しいチャネルで音声信号の出力できると
いう効果を奏する。
Therefore, the demodulation circuit can correctly determine the channel of the audio signal, and even if an audio signal of a channel different from the normal channel is input due to switching of the transmission path or the like, the demodulation circuit can use the correct channel for the audio signal. This has the effect of being able to output.

【0142】請求項7の発明に係る復調回路は、以上の
ように、請求項5記載の発明の構成において、上記主信
号は、音声信号であり、上記副信号は、当該音声信号の
プリエンファシスの有無を示すフラグであると共に、上
記制御手段は、当該フラグに基づいて、ディエンファシ
スのオン/オフを制御する構成である。
According to a seventh aspect of the present invention, in the demodulation circuit according to the fifth aspect of the present invention, the main signal is an audio signal, and the sub signal is a pre-emphasis of the audio signal. The control means controls on / off of de-emphasis based on the flag.

【0143】それゆえ、復調回路は、受け取った1ビッ
トデジタル信号の音声信号がプリエンファシス処理され
た信号であるか否かを確実に判別して、音声信号にディ
エンファシスをかけることができるという効果を奏す
る。
Therefore, the demodulation circuit can reliably determine whether the received 1-bit digital audio signal is a signal that has been subjected to pre-emphasis processing and apply de-emphasis to the audio signal. To play.

【0144】請求項8の発明に係る復調回路は、以上の
ように、請求項5記載の発明の構成において、上記主信
号は、音声信号であり、上記副信号は、当該音声信号の
著作権擁護のためのフラグ、IDコード、またはマスタ
リングコードのうちの少なくとも1つであると共に、上
記制御手段は、当該副信号に基づいて、上記音声信号の
複写または復調出力を制限する構成である。
As described above, in the demodulation circuit according to the eighth aspect of the present invention, in the configuration of the fifth aspect, the main signal is an audio signal, and the sub-signal is a copyright of the audio signal. The control means is configured to limit copying or demodulation output of the audio signal based on at least one of a flag for protection, an ID code, and a mastering code, based on the sub-signal.

【0145】上記構成において、上記制御手段は、1ビ
ットデジタル信号から副信号を抽出し、副信号が複写ま
たは復調出力を許可していない場合、音声信号の複写ま
たは復調出力を制限する。これにより、変調側におい
て、復調側における複写または復調出力の許可/不許可
を指定できるという効果を奏する。
In the above arrangement, the control means extracts a sub-signal from the 1-bit digital signal, and limits the copying or demodulation output of the audio signal when the sub-signal does not permit copying or demodulation output. As a result, there is an effect that the modulation side can specify whether to permit copying or demodulation output on the demodulation side.

【0146】さらに、副信号は、音声信号の有効周波数
帯域内の特定周波数にて周波数分割多重されるので、副
信号の改竄が困難である。この結果、復調回路は、変調
側において指示された複写または復調出力の許可/不許
可に基づいて、音声信号の複写または復調出力を確実に
制限できるという効果を奏する。
Further, since the sub-signal is frequency-division multiplexed at a specific frequency within the effective frequency band of the audio signal, it is difficult to falsify the sub-signal. As a result, the demodulation circuit has an effect that the copying or demodulation output of the audio signal can be reliably restricted based on the permission / non-permission of the copying or demodulation output instructed on the modulation side.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を示すものであり、デルタ
シグマ変調回路の要部構成を示すブロック図である。
FIG. 1 illustrates one embodiment of the present invention, and is a block diagram illustrating a main configuration of a delta-sigma modulation circuit.

【図2】上記デルタシグマ変調回路が副信号としてチャ
ネル情報を重畳する場合の音声信号伝送装置全体の構成
を示すブロック図である。
FIG. 2 is a block diagram showing the overall configuration of the audio signal transmission device when the delta-sigma modulation circuit superimposes channel information as a sub-signal.

【図3】上記デルタシグマ変調回路が出力する1ビット
デジタル信号における量子化ノイズレベルの周波数特性
を示すグラフである。
FIG. 3 is a graph showing a frequency characteristic of a quantization noise level in a 1-bit digital signal output by the delta-sigma modulation circuit.

【図4】上記音声信号伝送装置において、副信号を重畳
しない側のデルタシグマ変調回路を示すブロック図であ
る。
FIG. 4 is a block diagram showing a delta-sigma modulation circuit on a side on which a sub signal is not superimposed in the audio signal transmission device.

【図5】本発明の他の実施形態を示すものであり、副信
号として、プリエンファシスの有無を付加する音声信号
伝送装置を示すブロック図である。
FIG. 5, showing another embodiment of the present invention, is a block diagram illustrating an audio signal transmission device that adds the presence or absence of pre-emphasis as a sub signal.

【図6】本発明のさらに他の実施形態を示すものであ
り、副信号として時間情報を付加する音声信号伝送装置
を示すブロック図である。
FIG. 6 shows still another embodiment of the present invention, and is a block diagram illustrating an audio signal transmission device that adds time information as a sub signal.

【図7】本発明のさらに他の実施形態を示すものであ
り、副信号として著作権擁護のためのフラグを付加する
音声信号伝送装置を示すブロック図である。
FIG. 7 shows still another embodiment of the present invention, and is a block diagram illustrating an audio signal transmission device that adds a flag for copyright protection as a sub signal.

【図8】本発明のさらに他の実施形態を示すものであ
り、副信号としてIDコードを付加する音声信号伝送装
置を示すブロック図である。
FIG. 8 shows still another embodiment of the present invention, and is a block diagram illustrating an audio signal transmission device that adds an ID code as a sub signal.

【図9】上記量子化ノイズレベルの周波数特性と、副信
号との関連を説明するためのグラフである。
FIG. 9 is a graph for explaining the relationship between the frequency characteristic of the quantization noise level and a sub signal.

【図10】上記量子化ノイズレベルの周波数特性と、副
信号との関連を説明するためのグラフである。
FIG. 10 is a graph for explaining the relationship between the frequency characteristic of the quantization noise level and a sub signal.

【図11】上記量子化ノイズレベルの周波数特性と、副
信号との関連を説明するためのグラフである。
FIG. 11 is a graph for explaining the relationship between the frequency characteristic of the quantization noise level and a sub signal.

【図12】従来例を示すものであり、デルタシグマ変調
回路の要部構成を示すブロック図である。
FIG. 12 shows a conventional example, and is a block diagram showing a main configuration of a delta-sigma modulation circuit.

【図13】従来のマルチビット符号化方式における量子
化ノイズレベルの周波数特性を示すグラフである。
FIG. 13 is a graph showing a frequency characteristic of a quantization noise level in a conventional multi-bit encoding method.

【符号の説明】[Explanation of symbols]

4L・4R 伝送路 5・5a〜5d 受信回路(復調回路) 13 加算器 14 量子化器 m1〜m7 積分器 m11〜m13 帰還回路(部分負帰還回路) 31 デルタシグマ変調回路 21・21a〜21d 付加情報信号発生回路(副信号
重畳手段) 53 チャネル切り換え回路(制御手
段) 54L・54R ディエンファシス回路(制御手
段) 55 出力制御回路(制御手段) 63L・63R チャネル判別回路(制御手段) 64L エンファシス判別回路(制御手
段) 65 デコーダ(制御手段) 68L・68R フラグ判別回路(制御手段) 69L・69R コード判別回路(制御手段)
4L / 4R transmission line 5.5a-5d receiving circuit (demodulation circuit) 13 adder 14 quantizer m1-m7 integrator m11-m13 feedback circuit (partial negative feedback circuit) 31 delta-sigma modulation circuit 21-21a-21d addition Information signal generating circuit (sub-signal superimposing means) 53 Channel switching circuit (control means) 54L / 54R de-emphasis circuit (control means) 55 Output control circuit (control means) 63L / 63R Channel discriminating circuit (control means) 64L emphasis discriminating circuit (Control means) 65 Decoder (Control means) 68L / 68R Flag discriminating circuit (Control means) 69L / 69R Code discriminating circuit (Control means)

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】所定の有効周波数を有する主信号を、零点
制御を用い、上記有効周波数帯域内の予め定める特定周
波数での量子化雑音が低下するようにデルタシグマ変調
して1ビットデジタル信号に変調する工程と、伝送路ま
たは記録媒体を介して1ビットデジタル信号を伝送する
伝送工程と、伝えられた上記1ビットデジタル信号を復
調する工程とを有する1ビットデジタル信号を介した信
号伝送方法において、 さらに、上記伝送工程の前に、上記特定周波数にて、上
記1ビットデジタル信号の主信号に副信号を周波数分割
多重で重畳する工程と、 上記伝送工程の後で、上記1ビットデジタル信号の上記
特定周波数を弁別して、上記副信号を抽出する工程とを
備えていることを特徴とする1ビットデジタル信号を介
した信号伝送方法。
A main signal having a predetermined effective frequency is subjected to delta sigma modulation using a zero point control so that quantization noise at a predetermined specific frequency within the effective frequency band is reduced to a 1-bit digital signal. A signal transmission method via a 1-bit digital signal, comprising: a modulation step; a transmission step of transmitting a 1-bit digital signal via a transmission path or a recording medium; and a step of demodulating the transmitted 1-bit digital signal. Further, before the transmitting step, a sub-signal is superimposed on the main signal of the 1-bit digital signal by frequency division multiplexing at the specific frequency, and after the transmitting step, Extracting the sub-signal by discriminating the specific frequency. A method for transmitting a signal via a 1-bit digital signal.
【請求項2】主信号となる入力信号が初段に入力され、
互いに縦続に接続された複数の積分器と、上記各積分器
の出力を加算する加算器と、上記加算器の出力を量子化
して、1ビットデジタル信号を出力する量子化器と、上
記積分器の出力を、当該積分器より前段の積分器の入力
側へ負帰還して、予め定める特定周波数での上記1ビッ
トデジタル信号の量子化雑音を低下させる部分負帰還回
路とを有するデルタシグマ変調回路において、 上記特定周波数にて、上記1ビットデジタル信号の主信
号に副信号を周波数分割多重で重畳する副信号重畳手段
を備えていることを特徴とするデルタシグマ変調回路。
2. An input signal serving as a main signal is input to a first stage,
A plurality of integrators connected in cascade with each other, an adder for adding the outputs of the respective integrators, a quantizer for quantizing the output of the adder and outputting a 1-bit digital signal, and the integrator A negative feedback circuit for negatively feeding back the output of the integrator to the input side of the integrator preceding the integrator to reduce the quantization noise of the 1-bit digital signal at a predetermined specific frequency. 3. The delta-sigma modulation circuit according to claim 1, further comprising a sub-signal superimposing unit configured to superimpose a sub-signal on the main signal of the 1-bit digital signal by frequency division multiplexing at the specific frequency.
【請求項3】上記副信号重畳手段は、上記加算器の入力
の1つに、上記副信号を上記特定周波数の搬送波を介し
て入力することを特徴とする請求項2記載のデルタシグ
マ変調回路。
3. The delta-sigma modulation circuit according to claim 2, wherein the sub-signal superimposing means inputs the sub-signal to one of the inputs of the adder via a carrier having the specific frequency. .
【請求項4】上記主信号は、音声信号であり、 上記副信号は、チャネル情報、プリエンファシスの有
無、著作権擁護のためのフラグ、IDコード、マスタリ
ングコード、または、時間情報のうちの少なくとも1つ
を示す信号であることを特徴とする請求項2または3記
載のデルタシグマ変調回路。
4. The main signal is an audio signal, and the sub-signal is at least one of channel information, presence / absence of pre-emphasis, a flag for copyright protection, an ID code, a mastering code, and time information. 4. The delta-sigma modulation circuit according to claim 2, wherein the signal is a signal indicating one.
【請求項5】所定の有効周波数帯域を有する主信号を、
零点制御を用い、上記有効周波数帯域内の予め定める特
定周波数での量子化雑音が低下するようにデルタシグマ
変調して生成された1ビットデジタル信号を復調する復
調回路において、 上記1ビットデジタル信号の主信号には、副信号が、上
記特定周波数の搬送波を介して周波数分割多重で重畳さ
れており、 上記1ビットデジタル信号から上記特定周波数成分を弁
別して上記副信号を抽出すると共に、当該副信号に応じ
て所定の処理を行う制御手段を備えていることを特徴と
する復調回路。
5. A main signal having a predetermined effective frequency band,
A demodulation circuit for demodulating a 1-bit digital signal generated by delta-sigma modulation so as to reduce quantization noise at a predetermined specific frequency within the effective frequency band using zero point control, In the main signal, a sub-signal is superimposed by frequency division multiplexing via a carrier of the specific frequency, and the sub-signal is extracted by discriminating the specific frequency component from the 1-bit digital signal, and A demodulation circuit characterized by comprising control means for performing a predetermined process according to the following.
【請求項6】上記主信号は、音声信号であり、上記副信
号は、当該音声信号のチャネルを示すチャネル情報であ
ると共に、 上記制御手段は、当該チャネル情報に基づいて、左右ま
たはマルチチャネルの分離を行うことを特徴とする請求
項5記載の復調回路。
6. The main signal is an audio signal, the sub-signal is channel information indicating a channel of the audio signal, and the control means is configured to control left and right or multi-channel based on the channel information. The demodulation circuit according to claim 5, wherein separation is performed.
【請求項7】上記主信号は、音声信号であり、上記副信
号は、当該音声信号のプリエンファシスの有無を示すフ
ラグであると共に、 上記制御手段は、当該フラグに基づいて、ディエンファ
シスのオン/オフを制御することを特徴とする請求項5
記載の復調回路。
7. The main signal is an audio signal, the sub-signal is a flag indicating the presence or absence of pre-emphasis of the audio signal, and the control means turns on / off the de-emphasis based on the flag. 6. The method according to claim 5, wherein the on / off is controlled.
A demodulation circuit as described.
【請求項8】上記主信号は、音声信号であり、上記副信
号は、当該音声信号の著作権擁護のためのフラグ、ID
コード、またはマスタリングコードのうちの少なくとも
1つであると共に、 上記制御手段は、当該副信号に基づいて、上記音声信号
の複写または復調出力を制限することを特徴とする請求
項5記載の復調回路。
8. The main signal is an audio signal, and the sub signal is a flag for protecting the copyright of the audio signal,
6. The demodulation circuit according to claim 5, wherein the control means limits copying or demodulation output of the audio signal based on the sub signal and at least one of a code and a mastering code. .
JP13014997A 1997-05-20 1997-05-20 Signal transmission method via 1-bit digital signal, delta-sigma modulation circuit, and demodulation circuit Expired - Lifetime JP3369438B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13014997A JP3369438B2 (en) 1997-05-20 1997-05-20 Signal transmission method via 1-bit digital signal, delta-sigma modulation circuit, and demodulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13014997A JP3369438B2 (en) 1997-05-20 1997-05-20 Signal transmission method via 1-bit digital signal, delta-sigma modulation circuit, and demodulation circuit

Publications (2)

Publication Number Publication Date
JPH10322215A true JPH10322215A (en) 1998-12-04
JP3369438B2 JP3369438B2 (en) 2003-01-20

Family

ID=15027158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13014997A Expired - Lifetime JP3369438B2 (en) 1997-05-20 1997-05-20 Signal transmission method via 1-bit digital signal, delta-sigma modulation circuit, and demodulation circuit

Country Status (1)

Country Link
JP (1) JP3369438B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038606B2 (en) 2002-10-29 2006-05-02 Sharp Kabushiki Kaisha Digital signal processing device and audio signal reproduction device
JP2008092470A (en) * 2006-10-04 2008-04-17 Sharp Corp Delta-sigma modulation apparatus
JP2008103950A (en) * 2006-10-18 2008-05-01 Sharp Corp Signal mutilexing system and signal mutilexing/demultiplexing system
US7596947B2 (en) 2004-02-23 2009-10-06 Mitsubishi Heavy Industries, Ltd. Gas turbine plant

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038606B2 (en) 2002-10-29 2006-05-02 Sharp Kabushiki Kaisha Digital signal processing device and audio signal reproduction device
US7596947B2 (en) 2004-02-23 2009-10-06 Mitsubishi Heavy Industries, Ltd. Gas turbine plant
JP2008092470A (en) * 2006-10-04 2008-04-17 Sharp Corp Delta-sigma modulation apparatus
JP2008103950A (en) * 2006-10-18 2008-05-01 Sharp Corp Signal mutilexing system and signal mutilexing/demultiplexing system

Also Published As

Publication number Publication date
JP3369438B2 (en) 2003-01-20

Similar Documents

Publication Publication Date Title
EP0822550B1 (en) Copyright information embedding apparatus
CN100367826C (en) Discrete multichannel audio with a backward compatible mix
US6005839A (en) Data transmitting method, data recording apparatus, data record medium and data reproducing apparatus
KR100898132B1 (en) Record medium, recording method therefor, recording apparatus therefor, output controlling method for information signal, reproducing apparatus for record medium, signal transmitting method, and content data
WO2003077246A3 (en) Copy protection system for data carriers
HU212224B (en) Information carrier as well as method and recorder for making such carriers
WO2001041130A3 (en) Copy-protected digital audio compact disc, and method and system for producing same
JPH09128890A (en) Signal recording method and device therefor signal reproducing method and device therefor signal transmission method and device therefor
JP3369438B2 (en) Signal transmission method via 1-bit digital signal, delta-sigma modulation circuit, and demodulation circuit
JP3843619B2 (en) Digital information transmission method, encoding device, recording medium, and decoding device
US6011765A (en) Recording medium having copying protection signals recorded in superposition on main signals
JP3403925B2 (en) Signal transmission method via 1-bit digital signal, delta-sigma modulation circuit, and demodulation circuit
GB2311448A (en) Converting multi-bit audio signal to one-bit
US20070127333A1 (en) Record carrier method and apparatus having separate formats for a stereo signal and a data signal
JP3652494B2 (en) Reproducing apparatus and recording / reproducing apparatus
AU6438300A (en) Transmission of a digital information signal having m bit pcm samples
JPH1139220A (en) Data recording device and method, data reproducing device and method and transmission medium
CA2422515C (en) Prevention of cd-audio piracy using sub-code channels
JPH1097760A (en) Incorporating device for copyright information, recording medium, and communication method for digital audio signal
JP2006039068A (en) Information reproducing device
WO2003088247A2 (en) Read-only record carrier with recordable area in subcode channel
JP4155505B2 (en) Encoding information encoding method and decoding apparatus
JP3403924B2 (en) 1-bit signal transmission or recording / reproducing device
JPH1069722A (en) Copy preventive method of coded information, encodig device, decoding device and recording medium
JPH10188478A (en) Reproducing method, encoding device, recording medium and reproducing device for digital audio signal

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131115

Year of fee payment: 11

EXPY Cancellation because of completion of term