JPH10308961A - Integrated optical switch array - Google Patents

Integrated optical switch array

Info

Publication number
JPH10308961A
JPH10308961A JP10015079A JP1507998A JPH10308961A JP H10308961 A JPH10308961 A JP H10308961A JP 10015079 A JP10015079 A JP 10015079A JP 1507998 A JP1507998 A JP 1507998A JP H10308961 A JPH10308961 A JP H10308961A
Authority
JP
Japan
Prior art keywords
control
switch
control line
terminal
switch array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10015079A
Other languages
Japanese (ja)
Inventor
Klaus Dr Petermann
ペーターマン クラウス
Rudolf Moosburger
モースブルガー ルードルフ
Carsten Kostrzewa
コストルツエワ カルステン
Goetz Fischbeck
フイシユベツク ゲツツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH10308961A publication Critical patent/JPH10308961A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0007Construction
    • H04Q2011/0035Construction using miscellaneous components, e.g. circulator, polarisation, acousto/thermo optical
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0037Operation
    • H04Q2011/0039Electrical control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Optical Communication System (AREA)

Abstract

PROBLEM TO BE SOLVED: To simplify the control configuration of an integrated optical switch array. SOLUTION: Switch elements Ax ,y are arranged in matrix electrically and the switch elements Axy on a row X are connected to one control line Lx of a control line group N at a terminal, and the switch elements Ax ,y on a column Y are connected to one control line Ly of a control line group M at a terminal, an electronic control circuit 30 has a clock oscillator 31 and a controller 32 connecting to the clock oscillator 31 and an external terminal and then a control pulse is applied to the switch elements Ax ,y in the time division multiplex system in a form of a voltage pulse or a current pulse.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、それぞれ2つの
端子を持ち、互いに無関係に制御可能な集積化光スイッ
チ素子と、この光スイッチ素子に接続され、それぞれ1
つの外部端子を持った電気制御線と、この外部端子に接
続された電気制御回路とを備えた集積化光スイッチアレ
ーに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated optical switch element having two terminals, each of which can be controlled independently of each other, and one connected to each of the optical switch elements.
The present invention relates to an integrated optical switch array including an electric control line having two external terminals and an electric control circuit connected to the external terminals.

【0002】[0002]

【従来の技術】この種のスイッチアレーは、例えば印刷
物「光通信に関する第22回ヨーロッパ会議ECOC’
96(22nd European Conference on Optical Communica
tion ECOC' 96)」の会議資料ThD.2.2により公知
である。この公知のスイッチアレーは、8個の入力用光
導波路と8個の出力用光導波路とを備えた8×8スイッ
チアレーである。この公知のスイッチアレーは128個
のスイッチ要素を備え、この中のそれぞれ2つが電気的
に互いに並列に接続され、互いに無関係に制御可能なス
イッチ素子を形成している。スイッチ素子の総数はそれ
故64個である。各スイッチ素子はそれぞれ2つの制御
線に接続され、各制御線は1つの外部端子を備えてい
る。従って、この公知のスイッチアレーは128個の制
御線と、同数の多数の外部端子を有する。
2. Description of the Related Art A switch array of this type is disclosed, for example, in the printed matter "22nd European Conference on Optical Communications ECOC '.
96 (22nd European Conference on Optical Communica
Discussion ECOC'96) ". 2.2. This known switch array is an 8 × 8 switch array having eight input optical waveguides and eight output optical waveguides. This known switch array comprises 128 switch elements, two of each being electrically connected in parallel with one another to form a switch element which can be controlled independently of one another. The total number of switch elements is therefore 64. Each switch element is connected to two control lines, and each control line has one external terminal. Thus, this known switch array has 128 control lines and the same number of external terminals.

【0003】[0003]

【発明が解決しようとする課題】この発明の課題は、比
較的簡単な制御構成で済ませることのできる集積化光ス
イッチアレーを提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an integrated optical switch array which requires a relatively simple control structure.

【0004】[0004]

【課題を解決するための手段】この課題は、前述の種類
の集積化光スイッチアレーにおいて、この発明によれ
ば、スイッチ素子が電気的にマトリックスの形に配置さ
れ、それぞれ1つの行のスイッチ素子がそれぞれその1
つの端子で制御線の一方のグループのそれぞれ1つの制
御線に接続され、それぞれ1つの列のスイッチ素子がそ
れぞれその1つの他の端子で制御線の他方のグループの
それぞれ1つの制御線に接続され、制御回路がクロック
発信器と、このクロック発信器及び外部端子に接続され
た制御装置とを有し、これによりスイッチ素子に制御パ
ルスが電圧パルス或いは電流パルスの形で時分割多重方
式で印加されることにより解決される。
According to the present invention, there is provided an integrated optical switch array of the type described above, in which the switch elements are arranged electrically in a matrix, each having a row of switch elements. Is each one
One terminal is connected to one control line of one group of control lines at one terminal, and each one row of switch elements is connected at one other terminal thereof to one control line of the other group of control lines. The control circuit has a clock generator and a control device connected to the clock generator and external terminals, whereby control pulses are applied to the switch elements in the form of voltage pulses or current pulses in a time-division multiplexed manner. It is solved by doing.

【0005】この発明によるスイッチアレーの利点は、
スイッチ素子の数Zに対して約2Z1/2 の制御線と約2
1/2 の外部端子しか必要としないことにある。この発
明によるスイッチアレーはそれ故、互いに無関係に制御
可能な64個のスイッチ素子において16個の制御線と
16個の外部端子とで済むということになる。これによ
り好ましいことに電気的接続が簡易化され、制御駆動装
置の数が減少する。
The advantages of the switch array according to the invention are:
A control line of about 2Z 1/2 and about 2
That is, only the external terminal of Z 1/2 is required. The switch array according to the invention therefore requires only 16 control lines and 16 external terminals in 64 switch elements which can be controlled independently of one another. This advantageously simplifies the electrical connection and reduces the number of control drives.

【0006】このスイッチ素子は時分割多重方式で制御
されるのでスイッチ素子がデジタル光スイッチであると
きに有利であると考えられる。時分割多重方式において
はスイッチ素子は、即ち時間的に連続的には電圧もしく
は電流が供給されず、規則的な時間間隔で電圧パルスも
しくは電流パルスが印加されるので、各スイッチ素子に
は大きなクロストーク抑制のために正確に設定されるべ
きスイッチング時点が時間的な平均でのみ得られる。デ
ジタル光スイッチは時分割多重運転に対しては特に好適
である。このスイッチのデジタル動作特性はスイッチン
グ時点が正確に設定されていない場合でも大きなクロス
トーク抑制を可能とするからである。
Since this switch element is controlled by a time division multiplex system, it is considered to be advantageous when the switch element is a digital optical switch. In the time-division multiplexing method, the switching elements are not supplied with voltage or current continuously in time, and voltage pulses or current pulses are applied at regular time intervals. The switching times to be accurately set for talk suppression are obtained only on a temporal average. Digital optical switches are particularly suitable for time division multiplex operation. This is because the digital operation characteristic of this switch enables a large suppression of crosstalk even when the switching point is not set accurately.

【0007】特に簡単なスイッチ素子は、スイッチ素子
が熱光スイッチ或いはキャリア注入型スイッチであると
きに実現される。
A particularly simple switching element is realized when the switching element is a thermo-optical switch or a carrier injection type switch.

【0008】[0008]

【実施例】この発明を詳細に説明するために、図にこの
発明によるスイッチアレーの実施例を示す。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a switch array according to the present invention.

【0009】図は電気的にマトリックスの形に配置され
ているスイッチ素子Ax,y (x=1...N,y=
1...M)を示す。実際には個々のスイッチ素子はス
イッチアレーのそれぞれの適用例に応じて空間的に互い
に向かい合って配置され、従って屡々マトリックス状で
はなく配置される。それぞれ1つの行Xの各スイッチ素
子Ax,y はそれぞれその1つの端子で制御線の一方のグ
ループNのそれぞれ1つの制御線Lx に接続されてい
る。さらに、それぞれ1つの列Yの各スイッチ素子A
x,y はそれぞれその1つの他の端子で制御線の他方のグ
ループMのそれぞれ1つの制御線Ly に接続されてい
る。両グループN及びMの制御線Lx 、Ly はそれぞれ
1つの外部端子を介して、クロック発信器31及び制御
装置32を有している制御回路30に接続されている。
クロック発信器31は制御装置32の入力端E321に
接続され、制御装置32の他方の入力端E322には集
積化光スイッチアレーの光学的スイッチング状態を設定
するための制御器35が接続されている。この制御器3
5により、冒頭に挙げた文献に記載されているのと同じ
ように、いずれのスイッチ素子が所定の光伝送路を形成
するためにその都度操作されるべきかが決定される。制
御装置32はEPROMモジュール40を備え、これは
その1つの入力端E401で制御装置32の入力端E3
21に、従ってクロック発信器31の出力端に接続され
ている。EPROMモジュール40の他方の入力端E4
02は制御装置32のもう1つの入力端E322、従っ
て制御器35に接続されている。EPROMモジュール
40の出力側には増幅器Vx が接続され、これは制御線
のグループNの1つの制御線Lx のそれぞれ1つの外部
端子に接続されている。制御装置32の中の補助装置6
0はその入力側で制御装置32の一方の入力端E321
に接続されている。補助装置60の出力側にはスイッチ
yが接続され、このスイッチSy はそれぞれ制御線の
他のグループMの制御線Lyの外部端子に接続されてい
る。
The figure shows switch elements A x, y (x = 1... N, y =
1. . . M). In practice, the individual switch elements are arranged spatially opposite one another, depending on the respective application of the switch array, and are therefore often arranged in a non-matrix fashion. Each switch element A x, y of each one row X is connected at one terminal thereof to one control line L x of one group N of control lines. Further, each switch element A in one column Y
x, y are respectively connected to one control line L y of the other group M of the control line at the one other terminal, respectively. Control line L x of both Group N and M, L y each via one of the external terminals are connected to a control circuit 30 having a clock generator 31 and a controller 32.
The clock generator 31 is connected to the input terminal E321 of the control device 32, and the other input terminal E322 of the control device 32 is connected to the controller 35 for setting the optical switching state of the integrated optical switch array. . This controller 3
5 determines which switching elements are to be actuated in each case in order to form a given optical transmission path, as described in the literature mentioned at the outset. The control device 32 comprises an EPROM module 40, which has one input terminal E401 and an input terminal E3 of the control device 32.
21 and thus to the output of a clock generator 31. The other input terminal E4 of the EPROM module 40
02 is connected to another input E322 of the control device 32 and thus to the controller 35. The output side of the EPROM module 40 is connected to an amplifier V x, which is connected to each one of the external terminals of one control line L x Group N control lines. Auxiliary device 6 in control device 32
0 is one input terminal E321 of the control device 32 at its input side.
It is connected to the. The output side of the auxiliary device 60 switches S y is connected, the switch S y is connected to the external terminals of the control line L y other group M of each control line.

【0010】この発明によるスイッチアレーの一定のス
イッチング状態を達成するために、個々のスイッチ素子
x,y は制御装置32、クロック発信器31及び制御器
35によりそれぞれ短時間の間、即ち時分割多重方式で
制御され、その際スイッチ素子Ax,y はこのために電流
もしくは電圧パルスが加えられる。このようなパルス運
転は、例えばそのスイッチング時間がミリ秒の範囲にあ
る熱光スイッチ素子のように動作の遅いスイッチ素子に
対して特に好適である。この発明によるスイッチアレー
は、しかしまた、例えばキャリア寿命の長いキャリア注
入型スイッチのように比較的動作の遅い他のスイッチン
グ原理にも使用することができる。スイッチ素子Ax,y
はデジタル光スイッチとすることもできる。このスイッ
チはその段階的なスイッチング特性により制御電力もし
くは制御電流の変動に対して特に敏感でないからであ
る。
In order to achieve a constant switching state of the switch array according to the invention, the individual switch elements A x, y are controlled by the control device 32, the clock generator 31 and the control device 35 for a short period of time, ie in a time-division manner. It is controlled in a multiplex manner, whereby the switching elements A x, y are supplied with current or voltage pulses for this purpose. Such a pulse operation is particularly suitable for a slow-acting switch element such as a thermo-optical switch element whose switching time is in the millisecond range. The switch array according to the invention, however, can also be used for other switching principles that are relatively slow, such as, for example, carrier-injected switches with a long carrier life. Switch element A x, y
Can be a digital optical switch. This is because the switch is not particularly sensitive to changes in control power or control current due to its stepwise switching characteristics.

【0011】このスイッチアレーを動作させるときに
は、個々のスイッチ素子Ax,y は充分に高い繰り返し周
波数の制御パルスで制御されることが保証されねばなら
ない。これは、各スイッチ素子Ax,y のスイッチング時
間が、スイッチアレーに設けられている全てのスイッチ
素子Ax,y が動作するのに必要な総時間よりも明らかに
大きいときに保証される。この場合時間的平均で各スイ
ッチ素子Ax,y には殆ど一定のスイッチング状態が生ず
る。電圧パルスもしくは電流パルスの形で加えられ得る
制御パルスの高さは、パルス高或いはパルス幅を変える
ことにより或いはまたこれらの組み合わせを変えること
により調節することができる。
When operating this switch array, it must be ensured that the individual switch elements A x, y are controlled by control pulses of a sufficiently high repetition frequency. This is ensured when the switching time of each switching element A x, y is clearly greater than the total time required for all the switching elements A x, y provided in the switch array to operate. In this case, an almost constant switching state occurs in each switching element A x, y on a time average. The height of the control pulse, which can be applied in the form of a voltage pulse or a current pulse, can be adjusted by changing the pulse height or pulse width, or alternatively by changing their combination.

【0012】各スイッチ素子Ax,y において2つの制御
パルスの間の時間をできるだけ小さくするために、スイ
ッチ素子Ax,y の制御は個々にではなく、列ごとに行わ
れる。このために、制御線の他方のグループMの1つの
制御線Ly はスイッチSy により一定の電位、例えば接
地電位に接続され、一方制御線の他方のグループMの残
りの制御線Ly は同じ時間無電位に接続される。列Yの
スイッチ素子Ax,y はその場合増幅器Vx で動作するこ
とができる。スイッチアレーの所望のスイッチング状態
に相応した個々の列Yの制御パターンはEPROMモジ
ュール40に記憶されている。この制御パターンは、そ
れに属するメモリアドレスがクロック発信器31と制御
器35とによりEPROMモジュール40に加えられる
ことにより呼び出される。この場合メモリアドレスは制
御されるべき列Yの番号とスイッチアレーの所望のスイ
ッチング状態との組み合わせから生ずる。スイッチアレ
ーのスイッチング状態はその場合制御器35からEPR
OMモジュール40に伝えられ、それぞれの列Yの番号
が、出力側にスイッチSy を接続している補助装置60
を同時に制御するクロック発信器35により決められ
る。
In order to minimize the time between two control pulses at each switch element A x, y , the control of the switch elements A x, y is performed not on an individual basis but on a column basis. For this, a constant potential by one control line L y switches S y of the other group M of the control line, for example, is connected to the ground potential, while the remaining control line L y of the other group M control lines It is connected to a non-potential for the same time. The switching elements A x, y in column Y can then operate with the amplifier V x . The control patterns of the individual columns Y corresponding to the desired switching state of the switch array are stored in the EPROM module 40. This control pattern is called when the memory address belonging to it is applied to the EPROM module 40 by the clock generator 31 and the controller 35. In this case, the memory address results from the combination of the number of the column Y to be controlled and the desired switching state of the switch array. The switching state of the switch array is then determined by the controller 35 from the EPR
Transmitted to OM module 40, numbers of each column Y is the auxiliary device connects the switch S y on the output side 60
Is determined by a clock generator 35 which simultaneously controls

【0013】その他の列の制御は同じ形で行われる。し
かる後制御は最初の列から始まり繰り返される。
The control of the other columns takes place in the same way. Control is then repeated starting from the first row.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明によるスイッチアレーの回路図。FIG. 1 is a circuit diagram of a switch array according to the present invention.

【符号の説明】[Explanation of symbols]

30 電気制御回路 31 クロック発信器 32 制御装置 35 制御器 40 EPROMモジュール 60 補助装置 Ax,y スイッチ素子 Lx 制御線グループNに属する制御線 Ly 制御線グループMに属する制御線 Sy スイッチ Vx 増幅器30 electrical control circuit 31 clock generator 32 the control device 35 the controller 40 EPROM module 60 assist device A x, y switching elements L x belonging to the control line group N belonging to the control line L y control line groups M control lines S y switches V x amplifier

───────────────────────────────────────────────────── フロントページの続き (72)発明者 カルステン コストルツエワ ドイツ連邦共和国 12045 ベルリン ワ イクセルプラツツ 2 (72)発明者 ゲツツ フイシユベツク ドイツ連邦共和国 10551 ベルリン ブ レートウオシユトラーセ 30アー ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Karsten Kostulzewa, Germany 12045 Berlin Waixelplatz 2 (72) Inventor, Getz Huisyuwesk, Germany 10551 Berlin

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】それぞれ2つの端子を持ち、互いに無関係
に制御可能な集積化光スイッチ素子と、この光スイッチ
素子に接続され、それぞれ1つの外部端子を持った電気
制御線と、これらの外部端子に接続された電気制御回路
とを備え、スイッチ素子(Ax,y )が電気的にマトリッ
クスの形に配置され、それぞれ1つの行(X)のスイッ
チ素子(Ax,y )がそれぞれその1つの端子で制御線の
一方のグループ(N)のそれぞれ1つの制御線(Lx
に接続され、それぞれ1つの列(Y)のスイッチ素子
(Ax,y )がそれぞれその1つの他方の端子で制御線の
他方のグループ(M)のそれぞれ1つの制御線(Ly
に接続され、電気制御回路(30)がクロック発信器
(31)と、このクロック発信器(31)及び前記外部
端子に接続された制御装置(32)とを有し、これによ
りスイッチ素子(Ax, y )に制御パルスが電圧パルス或
いは電流パルスの形で時分割多重方式で印加されること
を特徴とする集積化光スイッチアレー。
1. An integrated optical switch element having two terminals, each of which can be controlled independently of each other, an electric control line connected to the optical switch element and having one external terminal, respectively, and these external terminals. and a connecting electrical control circuit, switching elements (a x, y) are arranged in the form of electrically matrix, the switching elements (a x, y) of each one row (X) are each 1 One control line (L x ) of one group (N) of control lines with one terminal
And the switching elements (A x, y ) of each one column (Y) are each connected to one control line (L y ) of the other group (M) of control lines at one other terminal thereof.
And an electric control circuit (30) having a clock oscillator (31) and a control device (32) connected to the clock oscillator (31) and the external terminal. x, y ), wherein a control pulse is applied in the form of a voltage pulse or a current pulse in a time division multiplex manner.
【請求項2】スイッチ素子(Ax,y )がデジタル光スイ
ッチであることを特徴とする請求項1記載のスイッチア
レー。
2. The switch array according to claim 1 , wherein the switch element (A x, y ) is a digital optical switch.
【請求項3】スイッチ素子(Ax,y )が熱光スイッチで
あることを特徴とする請求項1又は2記載のスイッチア
レー。
3. The switch array according to claim 1 , wherein the switch element (A x, y ) is a thermo-optical switch.
【請求項4】スイッチ素子(Ax,y )がキャリア注入型
スイッチであることを特徴とする請求項1ないし3のい
ずれか1つに記載のスイッチアレー。
4. The switch array according to claim 1 , wherein the switch element (A x, y ) is a carrier injection type switch.
JP10015079A 1997-01-15 1998-01-09 Integrated optical switch array Pending JPH10308961A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19702743.1 1997-01-15
DE19702743A DE19702743A1 (en) 1997-01-15 1997-01-15 Integrated optical switching circuit

Publications (1)

Publication Number Publication Date
JPH10308961A true JPH10308961A (en) 1998-11-17

Family

ID=7818399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10015079A Pending JPH10308961A (en) 1997-01-15 1998-01-09 Integrated optical switch array

Country Status (2)

Country Link
JP (1) JPH10308961A (en)
DE (1) DE19702743A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116856B2 (en) 2003-08-21 2006-10-03 Yokogawa Electric Corporation Optical switch matrix
WO2020008887A1 (en) * 2018-07-04 2020-01-09 日本電信電話株式会社 Optical signal processing device and method for controlling same
WO2020050408A1 (en) * 2018-09-06 2020-03-12 Nttエレクトロニクス株式会社 Optical signal processing device and control method therefor
JP2021103147A (en) * 2019-12-25 2021-07-15 株式会社豊田中央研究所 Optical antenna

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1152630A1 (en) * 2000-05-05 2001-11-07 Corning Incorporated An integrated multi-stage planar optical switch

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3604607A1 (en) * 1986-02-14 1987-08-20 Siemens Ag Broadband signal space division switching device
US4833670A (en) * 1986-08-15 1989-05-23 International Business Machines Corporation Cross-point bit-switch for communication
EP0446437A3 (en) * 1990-03-13 1992-10-28 Siemens Aktiengesellschaft Optical matrix

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116856B2 (en) 2003-08-21 2006-10-03 Yokogawa Electric Corporation Optical switch matrix
WO2020008887A1 (en) * 2018-07-04 2020-01-09 日本電信電話株式会社 Optical signal processing device and method for controlling same
JP2020008647A (en) * 2018-07-04 2020-01-16 日本電信電話株式会社 Optical signal processor and method of controlling the same
US11405702B2 (en) 2018-07-04 2022-08-02 Nippon Telegraph And Telephone Corporation Optical signal processing device and method for controlling same
WO2020050408A1 (en) * 2018-09-06 2020-03-12 Nttエレクトロニクス株式会社 Optical signal processing device and control method therefor
JP2021103147A (en) * 2019-12-25 2021-07-15 株式会社豊田中央研究所 Optical antenna

Also Published As

Publication number Publication date
DE19702743A1 (en) 1998-07-23

Similar Documents

Publication Publication Date Title
CA2190859C (en) Optical telecommunications network
US5404240A (en) Optical switching system for optical wavelength-division and time-division multiplexed signals
US5572540A (en) Two-dimensional opto-electronic switching arrays
EP0574484B1 (en) Communications switching network
US3871743A (en) Optical crosspoint switching matrix for an optical communications system
KR960016161A (en) Current source drive transducer
EP1427103A3 (en) CMOS differential voltage controlled logarithmic attenuator and method
JPH10308961A (en) Integrated optical switch array
US3993978A (en) Solid state crosspoint circuit arrangement for use in a telephone exchange
KR970703690A (en) ATM-SYSTEM ADAPTED THREE STAGE SWITCHING UNIT
US3936612A (en) Control and holding circuit for relay matrices
US4280079A (en) Driving system for a plasma display panel
CN111354300A (en) Driving circuit, driving method and display device
Duthie et al. Size, transparency and control in optical space switch fabrics: a 16× 16 single chip array in Lithium Niobate and its applications
US20020071628A1 (en) Planar waveguide optical switching system with integrated multi-state outputs
KR100368899B1 (en) 3-stage switching unit
US4061884A (en) Arrangement for controlling thyristor networks
JPH0785592B2 (en) Data line switching method in exchange
KR100420019B1 (en) Method for the control of an image display screen using the principle of the modulation of duration of light emission and display device implementing the method
US4264786A (en) A.C. Signal current transmission trunk circuit for telephone exchange systems
US3542958A (en) Link circuit with high level ringing capability for electronic telephone exchange
US4093828A (en) Switching networks, e.g. space-division concentrators
CA2169227A1 (en) Switching network for the pick-up and forwarding of data streams
SU1075409A1 (en) Matrix switching device
JP3023221B2 (en) Multi-terminal optical switch

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050922

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060302