JPH103087A - Active matrix type liquid crystal display device and production thereof - Google Patents

Active matrix type liquid crystal display device and production thereof

Info

Publication number
JPH103087A
JPH103087A JP15644396A JP15644396A JPH103087A JP H103087 A JPH103087 A JP H103087A JP 15644396 A JP15644396 A JP 15644396A JP 15644396 A JP15644396 A JP 15644396A JP H103087 A JPH103087 A JP H103087A
Authority
JP
Japan
Prior art keywords
line
short
liquid crystal
row
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15644396A
Other languages
Japanese (ja)
Inventor
Shinsuke Nagayoshi
晋輔 永吉
Shigeru Yanai
滋 谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Original Assignee
Advanced Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc filed Critical Advanced Display Inc
Priority to JP15644396A priority Critical patent/JPH103087A/en
Publication of JPH103087A publication Critical patent/JPH103087A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix type liquid crystal display device to which with a sufficient countermeasure for preventing a dielectric breakdown is applied. SOLUTION: This device includes a transparent substrate (an array substrate) consisting of row lines G1...G5 formed on the transparent substrate, plural column lines S1...S5 formed so as to cross with these row lines, thin film transistors Tr11 formed at intersection parts of the row lines and the column lines, a counter substrate having counter electrodes and arranged parallel with the array substrate and a liquid crystal layer. In this case, a short-circuited line S/R(short ring) being on the array substrate is formed at the outside of an area where the row lines and the column lines are formed so as to circulate the area and the short-circuited line is electrically insulated from the row lines and the column lines.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は静電気対策を施した
アクティブマトリクス型液晶表示装置およびその製法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device provided with measures against static electricity and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、ディスプレイデバイス分野におい
て、CRTにかわる小型、軽量、低消費電力化を進めた
表示デバイスの研究開発が進んでいる。とくに、フラッ
トパネルディスプレイで最も一般的な液晶表示装置の開
発が急速に進んでいる。そのような液晶表示素子のなか
でもアクティブマトリクス型液晶表示装置は、小型、軽
量、低消費電力化に加え、高精細、かつフルカラーの動
画表示が容易に実現できる特長を有している。
2. Description of the Related Art In recent years, in the field of display devices, research and development of display devices which are small, light and have low power consumption in place of CRTs have been advanced. In particular, the development of the most common liquid crystal display device for flat panel displays is progressing rapidly. Among such liquid crystal display elements, the active matrix type liquid crystal display device has features that it can easily realize high-definition and full-color moving image display in addition to small size, light weight and low power consumption.

【0003】アクティブマトリクス型液晶表示装置は、
駆動信号を供給する信号線(行線、列線)の交差部ごと
に表示画素を配置し、その1画素ごとにスイッチング素
子を設け、このスイッチング素子を個別に駆動制御する
ものである。このようなアクティブマトリクス方式の液
晶表示装置におけるスイッチング素子としてはダイオー
ドのような非線形素子型と、薄膜トランジスタ(thin f
ilm transistor、以下、単にTFTという)型とに分類
することができる。とくに、TFT型液晶表示装置の研
究、開発が進んでおり、一部すでに実用に供され、急速
に低価格化が進んでいる。このため、製造工程における
歩留向上が必須となっている。
An active matrix type liquid crystal display device is
Display pixels are arranged at intersections of signal lines (row lines, column lines) for supplying drive signals, switching elements are provided for each pixel, and the driving of the switching elements is individually controlled. A switching element in such an active matrix type liquid crystal display device includes a non-linear element type such as a diode and a thin film transistor (thin f).
ilm transistor (hereinafter simply referred to as TFT) type. In particular, research and development of TFT-type liquid crystal display devices are progressing, and some of them have already been put to practical use, and the price has been rapidly reduced. For this reason, it is essential to improve the yield in the manufacturing process.

【0004】つぎに、従来より用いられているアクティ
ブマトリクス型表示装置の主要部分である、TFTを複
数個アレイ状に配置したアレイ基板の構成について説明
する。図6は、かかるアレイ基板(以下、単に基板とい
うことがある)の概略構成を示す平面図であり、TFT
および保持容量部分は等価回路で示されている。図7
は、図6の行線G1〜G5のそれぞれの終端部、切断線
B2および短絡線S/Rを含む領域の拡大説明図であ
る。図7において、Rは静電気誘導線である。G1、G
2、・・・、G5は行線(すなわちゲート配線)であ
り、Gの右側に付した1から5までの添字はそれぞれの
行線の位置を明確にするためのものであり、図6の上か
ら下へ順に1、2、・・・、5とつけられている。S
1、S2、・・・、S5は列線(すなわちソース配線)
であり、Sの右側に付した1から5までの添字は、それ
ぞれの列線の位置を明確にするためのものであり、図6
の左から右へ順に1、2、・・・、5とつけられてい
る。これら行線と列線との交差部にあるTr11、Tr
12、Tr21はTFTであり、Trに付している添字
の左側は、各TFTが接続されている行線の添字を示し
ており、右側は各TFTが接続されている列線の添字を
示している。
Next, the structure of an array substrate in which a plurality of TFTs are arranged in an array, which is a main part of a conventionally used active matrix display device, will be described. FIG. 6 is a plan view showing a schematic configuration of such an array substrate (hereinafter, may be simply referred to as a substrate).
The storage capacitor portion is shown in an equivalent circuit. FIG.
FIG. 7 is an enlarged explanatory view of a region including the end portions of the row lines G1 to G5, the cutting line B2, and the short-circuit line S / R in FIG. In FIG. 7, R is an electrostatic induction wire. G1, G
2,..., G5 are row lines (that is, gate wirings), and the subscripts 1 to 5 attached to the right side of G are for clarifying the positions of the respective row lines. .., 5 from top to bottom. S
1, S2,..., S5 are column lines (that is, source lines)
The subscripts 1 to 5 attached to the right side of S are for clarifying the position of each column line, and FIG.
, Are sequentially assigned from left to right. Tr11, Tr at the intersection of these row lines and column lines
12, Tr21 is a TFT, the left side of the subscript attached to Tr indicates the subscript of the row line to which each TFT is connected, and the right side indicates the subscript of the column line to which each TFT is connected. ing.

【0005】図6においては、説明の簡便さのために、
行線および列線はそれぞれ5本ずつ、またTFTは3個
描かれているが、実際には行線、列線はそれぞれTFT
の表示能力で異なるが一般的にVGAでは640×48
0×3本、XGAでは1024×768×3本ずつ設け
られ、またTFTはその交差部の数だけ設けられてい
る。図6に示すように、形成された行線と列線に駆動回
路から信号を送り、TFTを駆動させることにより所望
の画素部に表示が行われる。
In FIG. 6, for simplicity of explanation,
Although five row lines and five column lines are shown and three TFTs are drawn, the row lines and the column lines are actually
VGA × 640 × 48
0 × 3 lines and 1024 × 768 × 3 lines are provided in XGA, and TFTs are provided by the number of intersections. As shown in FIG. 6, a signal is sent from a driving circuit to the formed row lines and column lines to drive TFTs, whereby a desired pixel portion is displayed.

【0006】前述のようなアクティブマトリクス型液晶
表示装置に使用されるTFT素子は一般に静電気に弱
く、静電気によってTFT素子が正常に動作しなくな
る、いわゆる静電破壊がおきることが多い。この静電破
壊を防止するため、従来図6に示すように、行線および
列線が形成された領域の外部をとり囲むようにして基板
の外周部に短絡線(short ring)S/Rを設け、静電気
を中和または緩和している。行線および列線と短絡線S
/Rとの配置が、図7に詳細に示されている。すなわ
ち、短絡線S/Rからくし歯状に突き出た静電気誘導線
Rが行線G1、G2、・・・、G5の線間に入り込んで
設けられ、かつ静電気誘導線Rは行線(G1、G2、・
・・、G5)に接続されることなく、行線から一定間隔
をおいて終端となっている。列線(S1、S2、・・
・、S5)と静電気誘導線Rの位置関係についても、行
線と静電気誘導線の位置関係と同様である。ここで静電
気誘導線の役割はつぎのとおりである。すなわち、短絡
線S/Rをアレイ基板から切り離す際に、行線と短絡線
を近距離に配置することが不可能なため、静電気誘導線
により行線と短絡線を近接させている。
[0006] The TFT elements used in the active matrix type liquid crystal display device described above are generally susceptible to static electricity, and the static electricity causes the TFT elements to not operate normally, that is, so-called electrostatic breakdown often occurs. In order to prevent the electrostatic breakdown, as shown in FIG. 6, a short ring S / R is provided on the outer periphery of the substrate so as to surround the outside of the region where the row lines and the column lines are formed. Neutralizing or reducing static electricity. Row and column lines and short-circuit line S
The arrangement with / R is shown in detail in FIG. That is, an electrostatic induction line R protruding in a comb-like shape from the short-circuit line S / R is provided so as to enter between the lines G1, G2,..., G5, and the electrostatic induction line R is connected to the line (G1, G2,
.., G5), and ends at a fixed interval from the row line. Column lines (S1, S2, ...)
.., S5) and the positional relationship between the static induction lines R are the same as the positional relationship between the row lines and the static induction lines. Here, the role of the electrostatic induction wire is as follows. That is, when the short-circuit line S / R is cut off from the array substrate, it is impossible to arrange the row line and the short-circuit line at a short distance.

【0007】液晶表示装置に必要な配線をアレイ基板に
設けたのちに、該アレイ基板と対向するように対向電極
を有する対向基板を設け、前記アレイ基板と対向基板と
に挟持されるように液晶材料を封入してパネルを組み立
てる。
After wiring necessary for a liquid crystal display device is provided on an array substrate, a counter substrate having a counter electrode is provided so as to face the array substrate, and a liquid crystal is sandwiched between the array substrate and the counter substrate. Enclose the material and assemble the panel.

【0008】そして、パネル組立完了後は、図6中一点
鎖線で示す切断線B1、B2、B3、およびB4で前記
パネルを切断したのち、列線および行線などの必要な配
線と周辺駆動回路との接続を行う。ここで、切断線でパ
ネルを切断したのちには、短絡線S/Rが切り離されて
しまうため、パネル内部には短絡線が存在しない。
After the panel assembly is completed, the panel is cut along cutting lines B1, B2, B3 and B4 indicated by alternate long and short dash lines in FIG. Make a connection with Here, after the panel is cut by the cutting line, the short-circuit line S / R is cut off, so that no short-circuit line exists inside the panel.

【0009】このように、アレイ基板製造工程およびパ
ネル組立工程の途中までは、パネル外部に起因する静電
破壊は低減することができるが、図4に示すように周辺
駆動回路と接続するべくパネルを切断したのちは短絡線
S/Rの外側の基板は除去されるので、パネルを切断す
る工程までは行われていた短絡線S/Rによる静電破壊
の防止はパネルを切断する工程以降はなされず、パネル
面内、およびパネル外部からの静電気に対して大変弱く
なっている。このことがパネル組立工程以降での歩留低
下の要因となっている。
As described above, during the array substrate manufacturing process and the panel assembling process, the electrostatic breakdown due to the outside of the panel can be reduced. However, as shown in FIG. After the substrate is cut, the substrate outside the short-circuit line S / R is removed. Therefore, the prevention of electrostatic breakdown by the short-circuit line S / R performed until the step of cutting the panel is performed after the step of cutting the panel. It is very weak against static electricity from inside the panel and from outside the panel. This causes a reduction in yield after the panel assembly process.

【0010】[0010]

【発明が解決しようとする課題】前述のように、従来の
アクティブマトリクス型液晶表示装置での静電破壊防止
対策は、静電破壊防止対策用の短絡線を切り離したのち
の静電気に対してまったく不充分であった。
As described above, in the conventional active matrix type liquid crystal display device, the countermeasure for preventing electrostatic breakdown is completely against static electricity after disconnecting a short-circuit line for preventing electrostatic breakdown. It was not enough.

【0011】本発明はこのような問題を解決し静電破壊
防止の充分な対策の施されたアクティブマトリクス型液
晶表示装置およびその製法を提供することを目的とす
る。
An object of the present invention is to provide an active matrix type liquid crystal display device which solves such a problem and takes sufficient measures for preventing electrostatic breakdown, and a method of manufacturing the same.

【0012】[0012]

【課題を解決するための手段】前述の問題点を解決する
ために、アクティブマトリクス型液晶表示装置のアレイ
基板の外部に設ける静電破壊対策用の短絡線をパネル組
立完了後もそのままアレイ基板面内に残しておくように
する。この際、アレイ基板の外部からの静電気を短絡線
S/Rに誘導し、パネル面内に進入しないようにするた
めに、行線と短絡線は電気的に絶縁し、同様に列線と短
絡線は電気的に絶縁し、かつ近距離の位置に配置する。
また、行線と短絡線は接続されておらず、同様に列線と
短絡線も接続されていないので、TFT素子の動作に影
響はない。
In order to solve the above-mentioned problems, a short-circuit line for preventing electrostatic breakdown provided outside the array substrate of the active matrix type liquid crystal display device is kept on the surface of the array substrate even after the panel assembly is completed. To be kept inside. At this time, in order to guide static electricity from the outside of the array substrate to the short-circuit line S / R and prevent the static electricity from entering the panel surface, the row line and the short-circuit line are electrically insulated, and similarly, the column line is short-circuited with the column line. The wires are electrically insulated and located at close distances.
Further, since the row line and the short-circuit line are not connected, and similarly, the column line and the short-circuit line are not connected, there is no influence on the operation of the TFT element.

【0013】本発明の液晶表示装置は、(a)透明基板
と、該透明基板上に形成された複数の行線と、該行線に
交差するよう形成された複数の列線と、前記行線と前記
列線との交差部にそれぞれ形成された薄膜トランジスタ
とからなるアレイ基板、(b)対向電極を有し前記アレ
イ基板に平行に配置される対向基板、および(c)液晶
層を含んでなるアクティブマトリクス型液晶表示装置で
あって、前記アレイ基板上にあって行線と列線が形成さ
れる領域の外部に前記領域を周回するように短絡線が形
成され、かつ該短絡線が前記行線および前記列線と電気
的に絶縁されていることを特徴とする。
The liquid crystal display device according to the present invention comprises: (a) a transparent substrate, a plurality of row lines formed on the transparent substrate, a plurality of column lines formed to intersect the row lines, An array substrate comprising thin film transistors formed at intersections of lines and the column lines, (b) an opposing substrate having opposing electrodes and arranged in parallel with the array substrate, and (c) a liquid crystal layer. An active matrix type liquid crystal display device, wherein a short-circuit line is formed on the array substrate outside the region where row lines and column lines are formed so as to go around the region, and the short-circuit line is It is characterized by being electrically insulated from the row lines and the column lines.

【0014】前記短絡線が、前記行線を構成する導電薄
膜と同じ材料によって形成されていることが、短絡線を
行線と同時に形成することができ、かつ製造コストを低
く抑えることができるため好ましい。
Since the short-circuit line is formed of the same material as the conductive thin film forming the row line, the short-circuit line can be formed simultaneously with the row line, and the manufacturing cost can be reduced. preferable.

【0015】前記短絡線が、前記列線を構成する導電薄
膜と同じ材料によって形成されていることが、短絡線を
列線と同時に形成することができ、かつ製造コストを低
く抑えることができるため好ましい。
Since the short-circuit line is formed of the same material as the conductive thin film constituting the column line, the short-circuit line can be formed simultaneously with the column line, and the manufacturing cost can be reduced. preferable.

【0016】前記短絡線の幅が、前記行線の幅の1.5
〜2倍であることが、短絡線の配線抵抗を小さくするこ
とができるため好ましい。
The width of the short-circuit line is 1.5 times the width of the row line.
It is preferable that the value be up to twice because the wiring resistance of the short-circuit line can be reduced.

【0017】前記短絡線の幅が50〜100μmであれ
ば、短絡線の配線抵抗を小さくすることができ、よって
前記アレイ基板の外部からの静電気を短絡線に逃がしや
すくすることができるため好ましい。
It is preferable that the width of the short-circuit line is 50 to 100 μm, because the wiring resistance of the short-circuit line can be reduced and static electricity from the outside of the array substrate can be easily released to the short-circuit line.

【0018】前記短絡線が、前記アレイ基板の端部から
10〜50μm離れ、かつ前記行線の終端部および前記
列線の終端部から50〜100μm離れた前記アレイ基
板上の位置に形成されていることが、前記アレイ基板の
外部から静電気を短絡線に逃がしやすくすることができ
るため好ましい。
The short-circuit line is formed at a position on the array substrate at a distance of 10 to 50 μm from an end of the array substrate and at a distance of 50 to 100 μm from an end of the row line and an end of the column line. Is preferable because static electricity can be easily released to the short-circuit line from the outside of the array substrate.

【0019】前記行線の終端部が、前記アレイ基板の外
周に向かうにつれて先細の形状に形成されてなること
が、前記行線から静電気を逃がしやすくすることができ
るため好ましい。
It is preferable that the end of the row line is formed to have a tapered shape toward the outer periphery of the array substrate, because static electricity can be easily released from the row line.

【0020】前記短絡線の幅が、前記透明基板の4個の
角部において他の部分より幅広に形成されていること
が、短絡線の配線抵抗を小さくすることができるため好
ましい。
It is preferable that the width of the short-circuit line is formed wider at the four corners of the transparent substrate than at other portions, because the wiring resistance of the short-circuit line can be reduced.

【0021】透明基板と、該透明基板上に形成された複
数の行線と、該行線と交差するよう形成された複数の列
線と、前記行線と前記列線との交差部にそれぞれ形成さ
れた薄膜トランジスタと、前記行線および前記列線が形
成された領域の周囲に設けられた短絡線とからなるアレ
イ基板、対向電極を有し前記アレイ基板に平行に配置さ
れる対向基板、ならびに液晶層を含んでなるアクティブ
マトリクス型液晶表示装置の製法であって、(a)前記
透明基板上に前記行線および列線を順次形成し、(b)
前記行線および列線の交差部に前記薄膜トランジスタを
形成し、(c)前記領域の周囲に前記短絡線を設け、
(d)前記短絡線の外側で前記アレイ基板を切断するこ
とを特徴とする。
A transparent substrate, a plurality of row lines formed on the transparent substrate, a plurality of column lines formed so as to intersect with the row lines, and an intersection of the row lines and the column lines, respectively. An array substrate including a formed thin film transistor and a short-circuit line provided around a region where the row line and the column line are formed, a counter substrate having a counter electrode and arranged in parallel with the array substrate, and A method for manufacturing an active matrix type liquid crystal display device including a liquid crystal layer, comprising: (a) sequentially forming the row lines and column lines on the transparent substrate;
Forming the thin film transistor at the intersection of the row line and the column line; (c) providing the short-circuit line around the region;
(D) cutting the array substrate outside the short-circuit line.

【0022】[0022]

【発明の実施の形態】以下、本発明にかかわる実施の形
態を図面を参照しつつ説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0023】実施の形態1 図1は本発明のアクティブマトリクス型液晶表示装置の
第1の実施の形態にかかわるアレイ基板の平面図であ
る。図1において、G1、G2、G3、G4、G5はC
r、Ta、Alなどからなる複数本の行線(ゲート配
線)であり、Gの右側に付した1から5までの添字はそ
れぞれの行線の位置を明確にするためのものであり、図
1の上から下へ順に1、2、・・・、5とつけられてい
る。S1、S2、S3、S4、S5はCr、Ta、Al
などからなる複数本の列線(ソース配線)であり、Sの
右側に付した1から5までの添字はそれぞれの列線の位
置を明確にするためのものであり、図1の左から右へ順
に1、2、・・・、5とつけられている。これら行線お
よび列線は透明基板上に形成されている。透明基板とし
てはガラスまたはプラスチックなどを用いうる。Tr1
1、Tr12、Tr21、Tr22はスイッチング素子
であるTFTであり、Trに付している添字の左側は行
線の添字を示しており、右側は列線の添字を示してい
る。本発明において、アレイ基板とは透明基板上に行
線、列線、薄膜トランジスタおよび短絡線が形成された
ものをいい、パネルとはアレイ基板と、対向電極を保有
するカラーフイルタを形成した透明基板との間に液晶を
封止し、アレイ基板に印加される電気信号により表示を
行うものをいう。
Embodiment 1 FIG. 1 is a plan view of an array substrate according to a first embodiment of the active matrix type liquid crystal display device of the present invention. In FIG. 1, G1, G2, G3, G4, and G5 are C
It is a plurality of row lines (gate wiring) made of r, Ta, Al, etc., and the subscripts 1 to 5 attached to the right side of G are for clarifying the position of each row line. 1, 2,..., 5 in order from the top to the bottom of 1. S1, S2, S3, S4, S5 are Cr, Ta, Al
The subscripts 1 to 5 attached to the right side of S are for clarifying the position of each column line, and are shown in FIG. 1 from left to right. .., 5 in that order. These row lines and column lines are formed on a transparent substrate. Glass or plastic can be used as the transparent substrate. Tr1
Reference numerals 1, Tr12, Tr21, and Tr22 denote TFTs as switching elements. The left side of the subscript attached to Tr indicates the subscript of the row line, and the right side indicates the subscript of the column line. In the present invention, an array substrate refers to a transparent substrate on which row lines, column lines, thin film transistors and short-circuit lines are formed, and a panel refers to an array substrate and a transparent substrate on which a color filter having a counter electrode is formed. The liquid crystal is sealed between them, and a display is performed by an electric signal applied to the array substrate.

【0024】図1においては説明の簡便さから、行線、
列線はそれぞれ5本ずつ、またTFTは4個描かれてい
るが、実際には行線、列線はそれぞれTFTの表示能力
で異なるが、一般的にVGAでは640×480×3
本、XGAでは1024×768×3本ずつ設けられ、
またTFTはその交差部の数だけ設けられている。さら
に、B1、B2、B3およびB4は切断線であり、S/
Rは短絡線である。前記複数本の行線は互いに平行かつ
等間隔に配置される。同様に、前記複数本の列線は行線
に交差し、列線同士は互いに平行かつ等間隔に配置され
る。これらの行線と列線の交差部にスイッチング素子で
あるTFT、すなわちTr11、Tr12、Tr21、
およびTr22が設けられている。実際にはリング状に
形成された短絡線S/Rは接地されており、アレイ基板
の外部から短絡線S/Rに逃げた静電気は、短絡線S/
Rからさらに大地へ流れる。
In FIG. 1, for the sake of simplicity of description, line lines,
Although five column lines and four TFTs are illustrated, the row lines and the column lines are actually different depending on the display capability of the TFTs. In general, a VGA is 640 × 480 × 3.
In XGA, 1024 × 768 × 3 are provided for each,
The TFTs are provided by the number of the intersections. Further, B1, B2, B3 and B4 are cutting lines, and S /
R is a short-circuit line. The plurality of row lines are arranged parallel to each other and at equal intervals. Similarly, the plurality of column lines intersect with the row lines, and the column lines are arranged parallel to each other and at equal intervals. At the intersections of these row lines and column lines, TFTs as switching elements, ie, Tr11, Tr12, Tr21,
And Tr22 are provided. Actually, the short-circuit line S / R formed in a ring shape is grounded, and the static electricity escaping from the outside of the array substrate to the short-circuit line S / R is reduced to the short-circuit line S / R.
It flows further from R to the earth.

【0025】このアレイ基板上にあって行線と列線が形
成される領域の外部に行線の形成と同時に前記領域を周
回するようにCr、TaまたはAlからなる短絡線S/
Rが1000〜3000Åの厚さで、幅30〜50μm
に形成されているのは、従来と同じである。本実施の形
態における短絡線S/Rは行線、および列線と一定の距
離だけ離れている。したがって、短絡線S/Rと行線、
および短絡線S/Rと列線とは電気的に絶縁されてい
る。また、短絡線S/Rをアレイ基板が切り離す必要が
なくなったので、従来設けられていた静電気誘導線はな
い。本実施の形態において、前記短絡線は、行線と同時
に形成し、かつ製造コストを低く抑えるために、行線を
構成している導電薄膜の材料であるCrによって形成し
たが、同様の理由で列線を構成している導電薄膜の材料
であるCrによって形成してもよい。パネル組立後は切
断線B1〜B4でパネルを切断するため、短絡線S/R
はパネル組立後もパネル面内に残る。
On the array substrate, short lines S / Cr made of Cr, Ta, or Al are formed so as to go around the regions simultaneously with the formation of the row lines outside the regions where the row lines and the column lines are formed.
R is 1000-3000mm thick and 30-50μm wide
Is the same as the conventional one. The short-circuit line S / R in the present embodiment is apart from the row line and the column line by a certain distance. Therefore, the short-circuit line S / R and the row line,
The short-circuit line S / R and the column line are electrically insulated. In addition, there is no need for the array substrate to separate the short-circuit line S / R, so there is no static induction line conventionally provided. In the present embodiment, the short-circuit line is formed at the same time as the row line, and is formed of Cr, which is a material of the conductive thin film forming the row line, in order to reduce the manufacturing cost. The column lines may be formed of Cr, which is a material of the conductive thin film. After the panel is assembled, the panel is cut along the cutting lines B1 to B4.
Remains in the panel surface even after the panel is assembled.

【0026】図2は、図1に示した行線G1〜G5の終
端部、切断線B2および短絡線を含む領域の拡大図であ
る。短絡線S/Rは行線の終端部から一定の近距離、具
体的には約50〜100μmの距離だけ離れるように配
置されている。他方、短絡線S/Rは切断線から10〜
50μm離れて配置されている。パネルとなるアレイ基
板の切断は短絡線S/Rのすぐ外側の一点鎖線で示した
切断線B1〜B4の位置で行われる。したがって、短絡
線はアレイ基板の端部から10〜50μm離れた位置に
形成されることとなる。このようにして短絡線S/Rが
アレイ基板面内に残っているため、パネル組立後の外部
からの静電気の進入に対してはS/Rが避雷針の役目を
するので、アレイ基板上のTFT素子は従来に比べて非
常に静電破壊が少なくなる。
FIG. 2 is an enlarged view of a region including the end portions of the row lines G1 to G5, the cutting line B2, and the short-circuit line shown in FIG. The short-circuit line S / R is arranged at a certain short distance from the terminal end of the row line, specifically, a distance of about 50 to 100 μm. On the other hand, the short-circuit line S / R is 10 to
They are arranged at a distance of 50 μm. The cutting of the array substrate serving as a panel is performed at the positions of cutting lines B1 to B4 indicated by dashed lines immediately outside the short-circuit line S / R. Therefore, the short-circuit line is formed at a position 10 to 50 μm away from the end of the array substrate. Since the short-circuit line S / R remains in the array substrate surface as described above, the S / R serves as a lightning rod for the ingress of static electricity from the outside after the panel is assembled. The element has much less electrostatic damage than the conventional one.

【0027】このようにして構成されたアレイ基板を用
いて、対向電極を有する対向基板と前記アレイ基板とで
液晶層を挟むことにより、外部からの静電気に強いアク
ティブマトリクス型液晶表示装置をうることができる。
An active matrix liquid crystal display device resistant to external static electricity can be obtained by sandwiching a liquid crystal layer between a counter substrate having a counter electrode and the array substrate using the array substrate thus configured. Can be.

【0028】実施の形態2 図3は、本発明の液晶表示装置の第2の実施の形態にお
ける短絡線S/Rと行線の終端部を含む領域の拡大説明
図である。図3において、図1に示した部分と同一の部
分には図1と同一の符号を付して示しており、Hは短絡
線S/Rの線幅であり、この線幅は30〜50μmに形
成されている。またとくに説明しない点は、前記実施の
形態1に準じて構成される。
Embodiment 2 FIG. 3 is an enlarged explanatory view of a region including a short-circuit line S / R and an end of a row line in a liquid crystal display device according to a second embodiment of the present invention. 3, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as in FIG. 1, and H is the line width of the short-circuit line S / R, which is 30 to 50 μm. Is formed. The points that are not particularly described are configured according to the first embodiment.

【0029】行線の終端部は、従来および実施の形態1
では図2に示すように、平坦に形成されているが、実施
の形態2においてこの行線の終端部は図3(a)に示す
ように、アレイ基板の外周に向かうにつれて先細の形状
になるように形成した。すなわち、短絡線S/Rに向か
って行線G1の先が細くなる(尖る)ように行線を形成
した。また、図3(a)において行線はG1のみを図示
したが、他の行線もすべて先が細くなるように形成し
た。
The end portions of the row lines are the same as those in the conventional and the first embodiment.
In FIG. 3, the end of each row line is tapered toward the outer periphery of the array substrate as shown in FIG. 3A. Formed as follows. That is, the row line G1 was formed such that the tip of the row line G1 became thinner (pointed) toward the short-circuit line S / R. In FIG. 3A, only the row line G1 is shown, but all other row lines are formed so as to be tapered.

【0030】先細の形状としては、2等辺3角形の辺の
うち、同じ長さの2辺からなる尖った部分が行線の終端
部となるように形成した。また終端部のなす角θは、3
0〜60°が形成しやすい。行線の終端部を尖らせて形
成することで、アレイ基板面内で発生した静電気は行線
を伝わってアレイ基板の外側へ、すなわち短絡線S/R
へ逃げやすくなった。
The tapered shape was formed so that, of the sides of the isosceles triangle, a pointed portion consisting of two sides of the same length was the end of the row line. The angle θ formed by the terminal part is 3
It is easy to form 0 to 60 °. By forming the end portion of the row line to be sharpened, static electricity generated in the surface of the array substrate is transmitted to the outside of the array substrate through the row line, that is, the short-circuit line S / R.
It became easier to escape to.

【0031】このように行線端部の形状をアレイ基板の
外周に向かうにつれて先細の形状にすることにより、パ
ネル面内に発生する静電気によるTFTの破壊の発生す
る割合を減少させることができた。
As described above, by making the shape of the end of the row line taper toward the outer periphery of the array substrate, the rate of occurrence of TFT breakdown due to static electricity generated in the panel surface can be reduced. .

【0032】実施の形態2においては、形成のしやすさ
のために、2等辺3角形の辺のうち、同じ長さの2辺か
らなる凸部を前記先細の形状として利用したが、図3
(b)に示すような直角三角形の形状を先細の形状とし
て利用することも可能である。
In the second embodiment, for ease of formation, of the isosceles triangular sides, a convex portion having two sides of the same length is used as the tapered shape.
It is also possible to use the shape of a right triangle as shown in FIG.

【0033】実施の形態3 図4は、本発明の液晶表示装置の第3の実施の形態にお
ける短絡線S/Rと行線端部を含む領域の拡大図であ
る。図4において、図1に示した部分と同一の部分には
図1と同一の符号を付して示した。またとくに説明しな
い点は、前記実施の形態1に準じて構成される。
Third Embodiment FIG. 4 is an enlarged view of a region including a short-circuit line S / R and an end of a row line according to a third embodiment of the liquid crystal display device of the present invention. 4, the same portions as those shown in FIG. 1 are denoted by the same reference numerals as those in FIG. The points that are not particularly described are configured according to the first embodiment.

【0034】短絡線S/Rの線幅Hは、従来および第1
または第2の実施の形態において図2に示すように、行
線の線幅30〜50μmと同程度の30〜50μmであ
ったが、実施の形態3においては、短絡線S/Rの幅H
は行線の線幅の1.5〜2倍である50〜100μmに
形成し、短絡線S/Rの配線抵抗を少なくすることで外
部からの静電気を短絡線S/Rで拾いやすくする。
The line width H of the short-circuit line S / R is the same as that of the conventional and the first.
Alternatively, in the second embodiment, as shown in FIG. 2, the line width of the row line is 30 to 50 μm, which is almost the same as the line width, but in the third embodiment, the width H of the short-circuit line S / R is
Is formed at 50 to 100 μm, which is 1.5 to 2 times the line width of the row line, and reduces the wiring resistance of the short-circuit line S / R so that external static electricity can be easily picked up by the short-circuit line S / R.

【0035】このように、短絡線S/Rの線幅を太くす
ることにより、アレイ基板の外部からの静電気を短絡線
S/Rに逃がしやすくなるので、短絡線S/Rより内側
に存在するトランジスタの静電破壊による不良を従来よ
り低減することができた。このばあい、行線の端部を、
実施の形態2に示すように尖状にするとアレイ基板の面
内に発生する静電気による静電破壊の発生する割合も減
少できるので、静電破壊防止対策を確実に行うことがで
きた。
As described above, by increasing the line width of the short-circuit line S / R, static electricity from the outside of the array substrate can easily escape to the short-circuit line S / R. Defects due to electrostatic breakdown of the transistor could be reduced as compared with the related art. In this case, the end of the line
As shown in the second embodiment, the pointed shape makes it possible to reduce the rate of occurrence of electrostatic breakdown due to static electricity generated in the plane of the array substrate, so that the measures for preventing electrostatic breakdown can be taken reliably.

【0036】実施の形態4 図5は本発明の実施の形態4にかかわる短絡線S/Rの
パターン図である。図5において、図1に示した部分と
同一の部分には図1と同一の符号を付して示した。ま
た、図5において、行線はG6まで示した。
Fourth Embodiment FIG. 5 is a pattern diagram of a short-circuit line S / R according to a fourth embodiment of the present invention. In FIG. 5, the same portions as those shown in FIG. 1 are denoted by the same reference numerals as those in FIG. Further, in FIG. 5, the row lines are shown up to G6.

【0037】実施の形態4において、図5に示すように
行線および列線が形成された領域の外側線Lまでの短絡
線S/Rの線幅は実施の形態1における短絡線S/Rの
線幅と同様に、30〜50μmあるいは実施の形態3の
ように50〜100μmとする。さらに、行線と接近し
ていない部分(図5において切断線B1、B2、B3お
よびB4で囲まれた領域の4個の角部である4隅)の短
絡線S/Rを、たとえば階段状に形成し、4隅における
短絡線の幅を他の部分に比べて大幅に幅広に形成する。
このように短絡線S/Rの線幅を部分的に幅広にするこ
とにより、短絡線S/R全体の配線抵抗は、行線または
列線と比較して小さくなる。したがって、アレイ基板の
外部からの静電気を短絡線S/Rに逃がしやすくなり、
トランジスタに静電気が流れることはない。したがって
静電破壊によるトランジスタの不良をより低減すること
ができる。
In the fourth embodiment, as shown in FIG. 5, the line width of the short-circuit line S / R up to the outer line L in the region where the row line and the column line are formed is the same as that of the first embodiment. Is 30 to 50 μm or 50 to 100 μm as in the third embodiment. Further, the short-circuit line S / R at a portion not approaching the row line (four corners, which are four corners of the region surrounded by cutting lines B1, B2, B3, and B4 in FIG. 5) is, for example, stepped. And the width of the short-circuit line at the four corners is formed significantly wider than the other portions.
By partially increasing the line width of the short-circuit line S / R in this manner, the wiring resistance of the entire short-circuit line S / R becomes smaller than that of the row line or the column line. Therefore, static electricity from the outside of the array substrate is easily released to the short-circuit line S / R,
No static electricity flows through the transistor. Therefore, transistor defects due to electrostatic breakdown can be further reduced.

【0038】また、配線抵抗を小さくするために、短絡
線S/RとしてCrを用いるかわりに、Crよりもさら
に低抵抗の配線材料、たとえばAl、Taを適用しても
よい。
Further, in order to reduce the wiring resistance, instead of using Cr as the short-circuit line S / R, a wiring material having a lower resistance than Cr, such as Al or Ta, may be applied.

【0039】本発明にかかわる最も好ましい実施の形態
について説明する。本発明において歩留り向上の点から
最も好ましい実施の形態は、実施の形態4に基づいて配
線材料としてCrにかえてAlを用い、短絡線S/Rの
線幅30〜50μmを50〜100μmに変更したもの
である。
The most preferred embodiment according to the present invention will be described. In the present invention, the most preferred embodiment from the viewpoint of improving the yield is that, based on the fourth embodiment, Al is used as the wiring material instead of Cr, and the line width 30 to 50 μm of the short-circuit line S / R is changed to 50 to 100 μm. It was done.

【0040】すなわち、ガラスからなる透明基板である
アレイ基板上にVGAでは640×480×3本、XG
Aでは1024×768×3本の列線を配置し、アレイ
基板の端部から10〜50μm、行線の終端部から50
〜100μmの位置に線幅50〜100μmの短絡線を
Alを用いて形成した。行線の終端部の形状は尖状であ
り、アレイ基板の4個の角部において行線の線幅は50
0〜1000μmである。このように構成することによ
り、最も好ましい実施の形態においてはTFTの静電破
壊を防止することができた。
That is, 640 × 480 × 3 VGA and XG
In A, 1024 × 768 × 3 column lines are arranged, 10 to 50 μm from the end of the array substrate, and 50 to 50 μm from the end of the row line.
A short-circuit line having a line width of 50 to 100 μm was formed at a position of 100 μm using Al. The end of the row line has a pointed shape, and the line width of the row line is 50 at the four corners of the array substrate.
0 to 1000 μm. With this configuration, in the most preferred embodiment, electrostatic breakdown of the TFT could be prevented.

【0041】[0041]

【発明の効果】本発明のアクティブマトリクス型液晶表
示装置によれば、行線と短絡線との距離、列線と短絡線
との距離、またその配置および短絡線の形状を調整する
ことにより、TFT素子の動作を妨げることなく、アレ
イ基板の製造工程、パネル組立工程およびパネル組立工
程以後の外部からの静電気によるTFT素子の破壊を防
ぐことができる。
According to the active matrix type liquid crystal display device of the present invention, the distance between the row line and the short-circuit line, the distance between the column line and the short-circuit line, the arrangement thereof and the shape of the short-circuit line are adjusted. It is possible to prevent the TFT element from being damaged by external static electricity after the array substrate manufacturing process, the panel assembling process, and the panel assembling process without hindering the operation of the TFT device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のアクティブマトリクス型液晶表示装置
の第1の実施の形態にかかわるアレイ基板を示す平面説
明図である。
FIG. 1 is an explanatory plan view showing an array substrate according to a first embodiment of an active matrix liquid crystal display device of the present invention.

【図2】図1のアレイ基板における短絡線、行線の終端
部、切断線を含む領域の拡大説明図である。
FIG. 2 is an enlarged explanatory view of a region including a short-circuit line, an end portion of a row line, and a cutting line in the array substrate of FIG. 1;

【図3】本発明のアクティブマトリクス型液晶表示装置
の第2の実施の形態にかかわる短絡線、行線の終端部、
切断線を含む領域を示す拡大説明図である。
FIG. 3 shows a short-circuit line, a terminal end of a row line, and a terminal according to a second embodiment of the active matrix type liquid crystal display device of the present invention;
It is an enlarged explanatory view showing a region including a cutting line.

【図4】本発明のアクティブマトリクス型液晶表示装置
の第3の実施の形態にかかわる短絡線、行線の終端部、
切断線を含む領域を示す拡大説明図である。
FIG. 4 shows a short-circuit line, a terminal end of a row line, and a terminal according to a third embodiment of the active matrix liquid crystal display device of the present invention;
It is an enlarged explanatory view showing a region including a cutting line.

【図5】本発明のアクティブマトリクス型液晶表示装置
の第3の実施の形態にかかわる短絡線の配線パターンを
示す説明図である。
FIG. 5 is an explanatory diagram showing a wiring pattern of a short-circuit line according to a third embodiment of the active matrix type liquid crystal display device of the present invention.

【図6】従来のアクティブマトリクス型液晶表示装置の
一例におけるアレイ基板の平面説明図である。
FIG. 6 is an explanatory plan view of an array substrate in an example of a conventional active matrix liquid crystal display device.

【図7】図6のアレイ基板における短絡線、行線の終端
部、切断線を含む領域の拡大説明図である。
FIG. 7 is an enlarged explanatory view of a region including a short-circuit line, an end portion of a row line, and a cutting line in the array substrate of FIG. 6;

【符号の説明】[Explanation of symbols]

S/R 短絡線 B1、B2、B3、B4 切断ライン G1、G2、G3、G4、G5、G6 行線 S1、S2、S3、S4、S5 列線 Tr11、Tr12、Tr21、Tr22 TFT素子 S / R short-circuit line B1, B2, B3, B4 Cutting line G1, G2, G3, G4, G5, G6 Row line S1, S2, S3, S4, S5 Column line Tr11, Tr12, Tr21, Tr22 TFT element

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 (a)透明基板と、該透明基板上に形成
された複数の行線と、該行線に交差するよう形成された
複数の列線と、前記行線と前記列線との交差部にそれぞ
れ形成された薄膜トランジスタとからなるアレイ基板、
(b)対向電極を有し前記アレイ基板に平行に配置され
る対向基板、および(c)液晶層を含んでなるアクティ
ブマトリクス型液晶表示装置であって、前記アレイ基板
上にあって行線と列線が形成される領域の外部に前記領
域を周回するように短絡線が形成され、かつ該短絡線が
前記行線および前記列線と電気的に絶縁されていること
を特徴とするアクティブマトリクス型液晶表示装置。
(A) a transparent substrate, a plurality of row lines formed on the transparent substrate, a plurality of column lines formed to intersect the row lines, and the row lines and the column lines. An array substrate comprising thin film transistors formed at the intersections of
(B) an active matrix type liquid crystal display device including a counter electrode having a counter electrode and arranged in parallel with the array substrate; and (c) an active matrix liquid crystal display device including a liquid crystal layer. An active matrix, wherein a short-circuit line is formed outside the region where the column line is formed so as to go around the region, and the short-circuit line is electrically insulated from the row line and the column line. Liquid crystal display device.
【請求項2】 前記短絡線が、前記行線を構成する導電
薄膜と同じ材料によって形成されてなる請求項1記載の
アクティブマトリクス型液晶表示装置。
2. The active matrix type liquid crystal display device according to claim 1, wherein the short-circuit line is formed of the same material as a conductive thin film forming the row line.
【請求項3】 前記短絡線が、前記列線を構成する導電
薄膜と同じ材料によって形成されてなる請求項1記載の
アクティブマトリクス型液晶表示装置。
3. The active matrix type liquid crystal display device according to claim 1, wherein the short-circuit line is formed of the same material as the conductive thin film forming the column line.
【請求項4】 前記短絡線の幅が、前記行線の幅の1.
5〜2倍である請求項1記載のアクティブマトリクス型
液晶表示装置。
4. The width of the short-circuit line is equal to 1.1 of the width of the row line.
2. The active matrix type liquid crystal display device according to claim 1, wherein the ratio is 5 to 2 times.
【請求項5】 前記短絡線の幅が50〜100μmであ
る請求項1または4記載のアクティブマトリクス型液晶
表示装置。
5. The active matrix type liquid crystal display device according to claim 1, wherein the width of the short-circuit line is 50 to 100 μm.
【請求項6】 前記短絡線が、前記アレイ基板の端部か
ら10〜50μm離れ、かつ前記行線の終端部および前
記列線の終端部から50〜100μm離れた前記アレイ
基板上の位置に形成されてなる請求項1記載のアクティ
ブマトリクス型液晶表示装置。
6. The short-circuit line is formed at a position on the array substrate at a distance of 10 to 50 μm from an end of the array substrate and at a distance of 50 to 100 μm from an end of the row line and an end of the column line. The active matrix type liquid crystal display device according to claim 1, wherein
【請求項7】 前記行線の終端部が、前記アレイ基板の
外周に向かうにつれて先細の形状に形成されてなる請求
項1記載のアクティブマトリクス型液晶表示装置。
7. The active matrix type liquid crystal display device according to claim 1, wherein the end portion of said row line is formed to have a tapered shape toward an outer periphery of said array substrate.
【請求項8】 前記短絡線の幅が、前記透明基板の4個
の角部において他の部分より幅広に形成されてなる請求
項1記載のアクティブマトリクス型液晶表示装置。
8. The active matrix type liquid crystal display device according to claim 1, wherein the width of the short-circuit line is formed wider at four corners of the transparent substrate than at other portions.
【請求項9】 透明基板と、該透明基板上に形成された
複数の行線と、該行線と交差するよう形成された複数の
列線と、前記行線と前記列線との交差部にそれぞれ形成
された薄膜トランジスタと、前記行線および前記列線が
形成された領域の周囲に設けられた短絡線とからなるア
レイ基板、対向電極を有し前記アレイ基板に平行に配置
される対向基板、ならびに液晶層を含んでなるアクティ
ブマトリクス型液晶表示装置の製法であって、(a)前
記透明基板上に前記行線および列線を順次形成し、
(b)前記行線および列線の交差部に前記薄膜トランジ
スタを形成し、(c)前記領域の周囲に前記短絡線を設
け、(d)前記短絡線の外側で前記アレイ基板を切断す
ることを特徴とするアクティブマトリクス型液晶表示装
置の製法。
9. A transparent substrate, a plurality of row lines formed on the transparent substrate, a plurality of column lines formed so as to intersect the row lines, and an intersection between the row lines and the column lines. An array substrate, comprising a thin film transistor formed in each of the above, and a short-circuit line provided around a region where the row line and the column line are formed, and a counter substrate having a counter electrode and arranged in parallel with the array substrate. And a method of manufacturing an active matrix type liquid crystal display device including a liquid crystal layer, wherein (a) the row lines and the column lines are sequentially formed on the transparent substrate,
(B) forming the thin film transistor at the intersection of the row line and the column line; (c) providing the short-circuit line around the region; and (d) cutting the array substrate outside the short-circuit line. Characteristic manufacturing method of active matrix type liquid crystal display device.
JP15644396A 1996-06-18 1996-06-18 Active matrix type liquid crystal display device and production thereof Pending JPH103087A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15644396A JPH103087A (en) 1996-06-18 1996-06-18 Active matrix type liquid crystal display device and production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15644396A JPH103087A (en) 1996-06-18 1996-06-18 Active matrix type liquid crystal display device and production thereof

Publications (1)

Publication Number Publication Date
JPH103087A true JPH103087A (en) 1998-01-06

Family

ID=15627869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15644396A Pending JPH103087A (en) 1996-06-18 1996-06-18 Active matrix type liquid crystal display device and production thereof

Country Status (1)

Country Link
JP (1) JPH103087A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051193A (en) * 2003-07-30 2005-02-24 Au Optronics Corp Electrostatic-discharge protection circuit
WO2011142146A1 (en) * 2010-05-14 2011-11-17 シャープ株式会社 Wiring structure, display panel, and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051193A (en) * 2003-07-30 2005-02-24 Au Optronics Corp Electrostatic-discharge protection circuit
WO2011142146A1 (en) * 2010-05-14 2011-11-17 シャープ株式会社 Wiring structure, display panel, and display device
US8975536B2 (en) 2010-05-14 2015-03-10 Sharp Kabushiki Kaisha Wiring structure, display panel, and display device

Similar Documents

Publication Publication Date Title
US11092865B2 (en) Array substrate and display device
JP4851696B2 (en) Liquid crystal display
US6104449A (en) Liquid crystal display device having DTFTs connected to a short ring
US6172729B1 (en) Liquid crystal display device of delta arrangement having pixel openings with sides oblique to scan lines
CN103728799B (en) There is the liquid crystal indicator of minimum frame
KR100497052B1 (en) Liquid crystal display device
KR100254870B1 (en) Color filter structure and its manufacturing method of lcd device
KR100260532B1 (en) Color filter panel of a liquid crystal display and method of manufacturing the same
JPH1144893A (en) Liquid crystal display device and its production
US10401698B2 (en) Display device comprising a plurality of common wirings each having an associated connecting portion disposed in a common plane with one another
KR100205131B1 (en) Array substrate for display device
TW202006449A (en) Thin film transistor array substrate and display panel
JPH1172806A (en) Active matrix type display device
JPH0333724A (en) Liquid crystal display device
KR101419226B1 (en) A liquid crystal display device
US20150338692A1 (en) Display device
US6433765B1 (en) Liquid crystal display
US5715025A (en) Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode
JPH103087A (en) Active matrix type liquid crystal display device and production thereof
JP3203841B2 (en) Liquid crystal display device
KR100844804B1 (en) Array substrate of liquid crystal display panel
KR102081604B1 (en) Array substrate for liquid crystal display device
US7518686B2 (en) Liquid crystal display
JP4298819B2 (en) Liquid crystal display device and manufacturing method thereof
JP2000206565A (en) Semiconductor device for display and liquid crystal display using such device