JPH10308352A - Plasma treatment and manufacture of semiconductor device - Google Patents

Plasma treatment and manufacture of semiconductor device

Info

Publication number
JPH10308352A
JPH10308352A JP9132887A JP13288797A JPH10308352A JP H10308352 A JPH10308352 A JP H10308352A JP 9132887 A JP9132887 A JP 9132887A JP 13288797 A JP13288797 A JP 13288797A JP H10308352 A JPH10308352 A JP H10308352A
Authority
JP
Japan
Prior art keywords
plasma
plasma processing
vacuum vessel
reaction product
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9132887A
Other languages
Japanese (ja)
Inventor
Masahiko Tanaka
雅彦 田中
Akinori Ozaki
成則 尾▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP9132887A priority Critical patent/JPH10308352A/en
Publication of JPH10308352A publication Critical patent/JPH10308352A/en
Pending legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To make hard to exfolitate a reaction product from vacuum containers by a method wherein after the reaction product adhered to the inner wants or the vacuum containers is removed by a plasma treatment, a prescribed intermediate layer is formed on the inner walls of the containers immediately before the following plasma treatment. SOLUTION: An etching of one lot of silicon wafers 10 ends and after the wafers 10 are carried out from a device, wafers for cleaning use are set on a sampling board 32 instead of the wafers 10. An SiO2 reaction product adhered to the inner walls of a plasma producing chamber 12 and a reaction chamber 14 is removed with an F gas plasma in the chambers 12 and 14. Then, the interior of each of the chambers 12 and 14 is exhausted and after the wafers for cleaning use are replaced for new base silicon wafers, an intermediate layer is formed on the inner wall of each of the chambers 12 and 14 with a Cl2 +O2 reaction gas plasma and immediately after the formation, a process treatment of the following lot of wafers 10 is started. Thereby, at the time of the following plasma treatment, the stress between the material for the intermediate layer and the reaction product adhered to the inner walls of the chambers is reduced and exfolitation of the product adhered to the inner wall of each chamber can be inhibited.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子部品や半導体
素子の製造工程におけるエッチングや薄膜形成等の処理
をプラズマを利用して行うプラズマ処理技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma processing technique for performing processes such as etching and thin film formation in a process of manufacturing electronic parts and semiconductor elements by using plasma.

【0002】[0002]

【従来の技術】プラズマ処理装置においては、微量の反
応ガスを含む真空容器内にマイクロ波を導入し、当該真
空容器内でガス放電を生起させてプラズマを生成する。
そして、このプラズマを試料基板の表面に照射すること
によって、エッチング及び薄膜形成等の処理が行われ
る。このようなプラズマ処理装置は、高集積半導体素子
の製造に欠かせないものとして、その研究が進められて
いる。特に、プラズマの励起に電子サイクロトロン共鳴
(ECR:Electron Cyclotron Resonance)を利用した
ECRプラズマ処理装置は、低ガス圧領域下で活性度の
高いプラズマを生成できる装置として有望視されてい
る。
2. Description of the Related Art In a plasma processing apparatus, a microwave is introduced into a vacuum vessel containing a trace amount of a reaction gas, and a gas discharge is generated in the vacuum vessel to generate plasma.
By irradiating the surface of the sample substrate with the plasma, processes such as etching and thin film formation are performed. Such a plasma processing apparatus is being studied as being indispensable for manufacturing a highly integrated semiconductor device. In particular, an ECR plasma processing apparatus using electron cyclotron resonance (ECR) for exciting plasma is regarded as promising as an apparatus capable of generating highly active plasma under a low gas pressure region.

【0003】ところで、半導体基板のエッチングやCV
D(化学気相成長)等のプラズマ処理を行った場合、当
該処理を行った真空容器の内壁に反応生成物が付着す
る。このような反応生成物は、パーティクルの原因にな
るため、定期的に除去する必要がある。そこで、従来よ
りドライエッチング、或いはウエット洗浄により真空容
器内壁の付着物の除去を行っている。
Incidentally, etching of a semiconductor substrate and CV
When a plasma treatment such as D (chemical vapor deposition) is performed, a reaction product adheres to the inner wall of the vacuum vessel where the treatment is performed. Since such reaction products cause particles, they need to be removed periodically. Therefore, conventionally, the deposits on the inner wall of the vacuum vessel have been removed by dry etching or wet cleaning.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、クリー
ニング処理により真空容器内壁に付着した反応生成物を
除去しても、プラズマ処理を開始すると、再び反応生成
物が付着する。そして、真空容器の内壁に薄膜状に付着
した反応生成物は、真空容器内壁の材質との物性の相違
によって生じる応力によって剥離を起こし、パーティク
ルを発生させることになる。その結果、パーティクルが
ウエハ等の被処理試料に付着し、プラズマ処理としての
品質を低下させるとともに、最終的に製造される半導体
装置の歩留まりを低下させることになる。他方、真空容
器内壁に付着した反応生成物を堆積させないようにクリ
ーニングの頻度を多くすると、プラズマ処理装置の稼働
率を低下させ、半導体製造プロセス全体としての作業効
率を低下させることになる。
However, even if the reaction product adhered to the inner wall of the vacuum vessel is removed by the cleaning process, the reaction product adheres again when the plasma process is started. The reaction product adhering to the inner wall of the vacuum vessel in a thin film form is separated by stress caused by a difference in physical properties from the material of the inner wall of the vacuum vessel, and generates particles. As a result, the particles adhere to a sample to be processed such as a wafer, thereby deteriorating the quality of the plasma processing, and lowering the yield of the finally manufactured semiconductor device. On the other hand, if the frequency of cleaning is increased so as not to deposit the reaction products attached to the inner wall of the vacuum vessel, the operation rate of the plasma processing apparatus is reduced, and the working efficiency of the entire semiconductor manufacturing process is reduced.

【0005】本発明は上記のような状況に鑑みてなされ
たものであり、プラズマ処理品質の向上を図ることので
きるプラズマ処理方法を提供することを第1の目的とす
る。
The present invention has been made in view of the above situation, and has as its first object to provide a plasma processing method capable of improving the plasma processing quality.

【0006】また、プラズマ処理品質の向上を図ること
により、製造される半導体装置の品質向上に寄与する半
導体装置の製造方法を提供することを本発明の第2の目
的とする。
It is a second object of the present invention to provide a method of manufacturing a semiconductor device which contributes to the improvement of the quality of a semiconductor device to be manufactured by improving the plasma processing quality.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
に、プラズマ処理によって真空容器(12,14)の内
壁に付着した反応生成物を除去した後に、真空容器(1
2,14)の内壁に所定の中間層(バッファ層)を形成
する。好ましくは、次のプラズマ処理の直前に中間層の
形成を実行する。
In order to solve the above-mentioned problems, after removing a reaction product attached to the inner wall of the vacuum vessel (12, 14) by plasma treatment, the vacuum vessel (1) is removed.
A predetermined intermediate layer (buffer layer) is formed on the inner wall of (2, 14). Preferably, the intermediate layer is formed immediately before the next plasma treatment.

【0008】例えば、試料(10)に形成されたSi系
の膜をCl2+O2系のガスを用いてたプラズマによって
エッチングするエッチング処理工程に本発明を適用する
場合には、エッチング処理によって真空容器(12,1
4)の内壁に付着したSiO2系の反応生成物をF系の
ガスを用いて除去する。その後、Cl2+O2系のガスを
用いて真空容器(12,14)の内壁に中間層を形成す
る。
For example, when the present invention is applied to an etching process of etching a Si-based film formed on a sample (10) by plasma using Cl 2 + O 2 -based gas, a vacuum is applied by the etching process. Container (12, 1
4) SiO 2 -based reaction products attached to the inner wall are removed using an F-based gas. Thereafter, an intermediate layer is formed on the inner wall of the vacuum vessel (12, 14) using a Cl 2 + O 2 gas.

【0009】[0009]

【作用】上記のような本発明においては、真空容器(1
2,14)の内壁の付着物の除去を行った後に、当該真
空容器(12,14)の内壁に中間層(バッファ層)を
形成しているため、次のプラズマ処理において付着する
反応生成物の膜に加わる応力が緩和される。すなわち、
真空容器内壁に形成された中間層の材質と、そこに付着
した薄膜状の反応生成物の物性が近くなるため、両者の
物性の相違によって反応生成物の膜に加わる応力が小さ
くなる。その結果、真空容器(12,14)の内壁に付
着した反応生成物が剥離しにくくなり、パーティクルの
発生を抑制することができ、プラズマ処理品質の向上を
図ることができる。
In the present invention as described above, the vacuum vessel (1)
Since the intermediate layer (buffer layer) is formed on the inner wall of the vacuum vessel (12, 14) after removing the deposits on the inner wall of (2, 14), the reaction products adhered in the next plasma treatment The stress applied to the film is reduced. That is,
Since the material of the intermediate layer formed on the inner wall of the vacuum vessel and the physical properties of the reaction product in the form of a thin film adhered thereto are close to each other, the stress applied to the film of the reaction product is reduced due to the difference in the physical properties of the two. As a result, the reaction products adhered to the inner walls of the vacuum vessels (12, 14) are less likely to be peeled off, the generation of particles can be suppressed, and the plasma processing quality can be improved.

【0010】また、次のプラズマ処理の直前に、真空容
器(12,14)の内壁に中間層を形成すれば、次のプ
ラズマ処理における温度状態が安定するというメリット
がある。すなわち、中間層を形成する時に真空容器(1
2,14)がある程度温められるため、その直後に試料
(10)のプロセス処理を開始した時に、真空容器(1
2,14)内の温度が急激に上昇することがない。その
結果、真空容器(12,14)の内壁に付着した反応生
成物の膜にかかる応力を更に低く抑えることが可能とな
る。
Further, if an intermediate layer is formed on the inner wall of the vacuum vessel (12, 14) immediately before the next plasma processing, there is an advantage that the temperature state in the next plasma processing is stabilized. That is, when forming the intermediate layer, the vacuum vessel (1
2, 14) is warmed to some extent, and immediately after that, when the processing of the sample (10) is started, the vacuum container (1) is heated.
The temperature in 2,14) does not rise sharply. As a result, it is possible to further reduce the stress applied to the reaction product film attached to the inner wall of the vacuum vessel (12, 14).

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態につい
て実施例を用いて説明する。本実施例は、半導体装置の
製造プロセスの一部を成すシリコンウエハのプラズマ処
理に本発明の技術的思想を適用したものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to examples. In the present embodiment, the technical idea of the present invention is applied to plasma processing of a silicon wafer which forms a part of a semiconductor device manufacturing process.

【0012】[0012]

【実施例】図1は、本発明の実施例にかかるプラズマ処
理装置の構成を示す。本実施例のプラズマ処理装置は、
直径300mmのシリコンウエハ10に対してエッチン
グ等の所定のプラズマ処理を行うものである。この装置
は、プラズマを生成する中空円筒形状のプラズマ生成室
12と、プラズマ生成室12に連通した反応室14とを
備えている。本装置で処理される試料としては、直径3
00mmのシリコンウエハ10以外にも、直径200m
mのウエハやLCD用ガラス基板等、各種の試料を対象
とすることができる。本実施例においては、シリコンウ
エハ10を、例えば25枚のロット単位で処理するよう
になっている。
FIG. 1 shows a configuration of a plasma processing apparatus according to an embodiment of the present invention. The plasma processing apparatus of the present embodiment includes:
A predetermined plasma process such as etching is performed on the silicon wafer 10 having a diameter of 300 mm. The apparatus includes a hollow cylindrical plasma generation chamber 12 for generating plasma, and a reaction chamber 14 communicating with the plasma generation chamber 12. The sample processed by this device has a diameter of 3
In addition to the silicon wafer 10 of 00 mm,
Various kinds of samples, such as a wafer of m and a glass substrate for LCD, can be targeted. In the present embodiment, the silicon wafer 10 is processed in units of, for example, 25 lots.

【0013】プラズマ生成室12の上部には、マグネト
ロン等のマイクロ波発振器(図示せず)に接続された円
形導波管16が連結されている。マイクロ波発振器で生
成されたマイクロ波(2.45GHz)は、円形導波管
16を介してプラズマ生成室12に導かれるようになっ
ている。なお、プラズマ生成室12と反応室14の内壁
は、石英からなる防着板で覆われている。
A circular waveguide 16 connected to a microwave oscillator (not shown) such as a magnetron is connected to the upper part of the plasma generation chamber 12. The microwave (2.45 GHz) generated by the microwave oscillator is guided to the plasma generation chamber 12 via the circular waveguide 16. Note that the inner walls of the plasma generation chamber 12 and the reaction chamber 14 are covered with a deposition-preventing plate made of quartz.

【0014】円形導波管16とプラズマ生成室12との
間には、石英ガラス等のマイクロ波透過物質からなるマ
イクロ波導入窓20が配置されている。このマイクロ波
導入窓20は、プラズマ生成室12を気密に封止するよ
うに設計されている。プラズマ生成室12の外側には、
円形導波管16の接続部を含み、これらを同心円状に囲
む3段のメインコイル22,24,26が配置されてい
る。また、メインコイル22,24,26の下方には、
1段のサブコイル28が配置されている。これらのメイ
ンコイル22,24,26及びサブコイル28は、電流
供給部40から必要な電流の供給を受け、プラズマ生成
室12内に磁束密度875ガウスの軸方向磁界を印加
し、ECR現象を引き起こすようになっている。
A microwave introducing window 20 made of a microwave transmitting material such as quartz glass is arranged between the circular waveguide 16 and the plasma generation chamber 12. The microwave introduction window 20 is designed to hermetically seal the plasma generation chamber 12. Outside the plasma generation chamber 12,
Three-stage main coils 22, 24, and 26, which include a connection portion of the circular waveguide 16 and surround them concentrically, are arranged. Also, below the main coils 22, 24, 26,
One-stage sub-coil 28 is arranged. The main coils 22, 24, 26 and the sub-coils 28 receive a necessary current from the current supply unit 40, apply an axial magnetic field having a magnetic flux density of 875 gauss to the plasma generation chamber 12, and cause an ECR phenomenon. It has become.

【0015】プラズマ生成室12に連通した反応室14
内には、シリコンウエハ10を静電吸着等の固定手段に
よって保持する試料台32が設置されている。また、反
応室14の側壁には、プラズマ生成室12及び反応室1
4のガスを排気する排気管34が設けられており、当該
排気管34からの真空排気によりプラズマ生成室12と
反応室14を高真空状態に維持できるようになってい
る。反応室14には、プラズマ生成に必要な反応ガスを
供給するためのガス供給管36が設けられている。な
お、図示しないが、プラズマ生成室12の周囲にはクー
ラントパスが形成され、このクーラントパスを循環する
冷却水(クーラント)によってプラズマ生成室12を冷
却するようになっている。
A reaction chamber 14 communicating with the plasma generation chamber 12
Inside, a sample stage 32 for holding the silicon wafer 10 by fixing means such as electrostatic attraction is provided. In addition, the plasma generation chamber 12 and the reaction chamber 1
An exhaust pipe 34 for exhausting the fourth gas is provided, and the plasma generation chamber 12 and the reaction chamber 14 can be maintained in a high vacuum state by evacuation from the exhaust pipe 34. The reaction chamber 14 is provided with a gas supply pipe 36 for supplying a reaction gas required for plasma generation. Although not shown, a coolant path is formed around the plasma generation chamber 12, and the plasma generation chamber 12 is cooled by cooling water (coolant) circulating through the coolant path.

【0016】図1に示す装置においては、一端がアース
された高周波電源48が試料台32に接続されており、
当該試料台32にRF電力を印加することによって、シ
リコンウエハ10の表面近傍で生じる化学反応を促進で
きるように構成されている。これにより、薄膜の成膜速
度の向上等、プラズマ処理の効率を向上させることが可
能となる。
In the apparatus shown in FIG. 1, a high-frequency power supply 48 having one end grounded is connected to the sample table 32,
By applying RF power to the sample stage 32, a chemical reaction occurring near the surface of the silicon wafer 10 can be promoted. This makes it possible to improve the efficiency of plasma processing, such as improving the film formation rate of a thin film.

【0017】次に、本実施例の全体的な動作について、
シリコンウエハ10上に形成されたポリシリコン(Poly-
Si) 膜のエッチングを例にとり、図2を参照して説明す
る。まず、処理対象となるシリコンウエハ10を試料台
32上にセットする。その後、排気管34からの真空排
気により、プラズマ生成室12及び反応室14の内圧を
所定圧まで下げる。次に、ガス供給管36からプラズマ
生成室12及び反応室14内に反応ガス(Cl2+02
を導入し、プラズマ生成室12及び反応室14の内圧を
1×10-3Torr 前後に保つ。
Next, the overall operation of this embodiment will be described.
The polysilicon formed on the silicon wafer 10 (Poly-
An example of etching of a Si) film will be described with reference to FIG. First, the silicon wafer 10 to be processed is set on the sample stage 32. Thereafter, the internal pressures of the plasma generation chamber 12 and the reaction chamber 14 are reduced to a predetermined pressure by evacuation from the exhaust pipe 34. Next, a reaction gas (Cl 2 + O 2 ) is supplied from the gas supply pipe 36 into the plasma generation chamber 12 and the reaction chamber 14.
To maintain the internal pressure of the plasma generation chamber 12 and the reaction chamber 14 at about 1 × 10 −3 Torr.

【0018】その後、メインコイル22,24,26及
びサブコイル28の通電によりプラズマ生成室12の内
部に磁界を形成すると同時に、マイクロ波導入窓20を
介してプラズマ生成室12内にマイクロ波を導入する。
このマイクロ波は、周波数f=2.45GHz(波長λ=
約12.2cm)、パワー1000Wに設定される。プ
ラズマ生成室12内にマイクロ波が導入されると、EC
R面100において反応ガスを共鳴励起し、プラズマを
生成する。メインコイル22,24,26及びサブコイ
ル28により形成される磁界は、反応室14側に向かう
に従って磁束密度が低下する発散磁界であり、プラズマ
生成室12で生成されたプラズマは、この発散磁界の作
用により反応室14に引き出され、試料台32上のシリ
コンウエハ10表面に照射されて、ポリシリコン膜のエ
ッチングが行われる。このような処理を1ロット(25
枚)のシリコンウエハ10に対して行っていく間に、S
iO2系の反応生成物がプラズマ生成室12及び反応室
14の内壁に付着していく。
Thereafter, a magnetic field is formed inside the plasma generation chamber 12 by energizing the main coils 22, 24, 26 and the sub-coil 28, and at the same time, a microwave is introduced into the plasma generation chamber 12 through the microwave introduction window 20. .
This microwave has a frequency f = 2.45 GHz (wavelength λ =
(About 12.2 cm) and the power is set to 1000 W. When microwaves are introduced into the plasma generation chamber 12, EC
The reaction gas is resonantly excited on the R surface 100 to generate plasma. The magnetic field formed by the main coils 22, 24, 26 and the sub-coil 28 is a divergent magnetic field in which the magnetic flux density decreases toward the reaction chamber 14 side. As a result, the surface of the silicon wafer 10 on the sample stage 32 is irradiated to the surface of the silicon wafer 10 to etch the polysilicon film. Such processing is performed for one lot (25
S) during the operation on the silicon wafer 10
The iO 2 -based reaction products adhere to the inner walls of the plasma generation chamber 12 and the reaction chamber 14.

【0019】1ロット(25枚)の全てのシリコンウエ
ハ10のエッチングが終了したら、プラズマ生成室12
及び反応室14の洗浄作業を開始する。洗浄作業は、プ
ラズマ生成室12及び反応室14の内壁に付着した反応
生成物を除去するクリーニング工程(STEP1)と、
当該内壁に中間層(バッファ層)を形成するシーズニン
グ工程(STEP2)とからなる。最初に、処理が終わ
ったロットの最後のシリコンウエハ10を装置から搬出
し、代わりにベア・シリコンのクリーニング用ウエハを
試料台32上にセットする。次に、ガス供給管36から
プラズマ生成室12及び反応室14内に反応ガスとして
F系のガス(SF6,CF4,NF3等)を120sccm 程
度導入し、プラズマ生成室12及び反応室14の内圧を
3.0× 10-3Torr 前後に保つ。
When etching of all the silicon wafers 10 in one lot (25) is completed, the plasma generation chamber 12
Then, the cleaning operation of the reaction chamber 14 is started. The cleaning operation includes a cleaning step (STEP 1) for removing a reaction product attached to the inner walls of the plasma generation chamber 12 and the reaction chamber 14.
A seasoning step (STEP 2) of forming an intermediate layer (buffer layer) on the inner wall. First, the last silicon wafer 10 of the processed lot is unloaded from the apparatus, and a bare silicon cleaning wafer is set on the sample table 32 instead. Next, an F-based gas (SF 6 , CF 4 , NF 3, etc.) is introduced as a reaction gas into the plasma generation chamber 12 and the reaction chamber 14 from the gas supply pipe 36 at a flow rate of about 120 sccm. Is maintained at about 3.0 × 10 −3 Torr.

【0020】次に、メインコイル22,24,26を通
電すると同時に、マイクロ波導入窓20を介して約18
00Wのパワーのマイクロ波をプラズマ生成室12に導
入する。また、試料台32にRFバイアスを印可し、ク
リーニング用ウエハへの反応生成物の再付着を防止す
る。
Next, at the same time when the main coils 22, 24 and 26 are energized, about 18
A microwave having a power of 00 W is introduced into the plasma generation chamber 12. Further, an RF bias is applied to the sample stage 32 to prevent the reaction products from re-adhering to the cleaning wafer.

【0021】上記のような条件で、例えば約13分間の
エッチング処理を行い、反応室14の内壁に付着したS
iO2系の反応生成物を除去する。なお、このようなク
リーニング作業の時間を一定時間に設定しない場合に
は、所定のエンド・ポイント・ディテクタを用いてクリ
ーニングの終了を検出する。例えば、プラズマ生成室1
2及び反応室14内のF(フッ素)の発光状態を観察す
ることによって、反応生成物の除去完了を検出する。す
なわち、真空容器内に反応性生物が残っている間は、エ
ッチング種であるFが反応生成物のエッチングによって
吸収されるため、Fの発光強度が小さくなる。一方、反
応生成物が無くなり、クリーニングが完了すると真空容
器内でのFの発光強度が大きくなる。あるいは、プラズ
マ生成室12及び反応室14内の圧力の変化によって、
反応生成物の除去完了を検出する。
Under the above-described conditions, for example, an etching process is performed for about 13 minutes, so that the S
The iO 2 -based reaction product is removed. If the time for such a cleaning operation is not set to a fixed time, the end of the cleaning is detected using a predetermined end point detector. For example, the plasma generation chamber 1
The completion of the removal of the reaction product is detected by observing the light emission state of F (fluorine) in the reaction chamber 2 and the reaction chamber 14. That is, while the reactive product remains in the vacuum vessel, the F, which is an etching species, is absorbed by the etching of the reaction product, so that the luminescence intensity of F decreases. On the other hand, when the reaction product disappears and cleaning is completed, the luminescence intensity of F in the vacuum vessel increases. Alternatively, by changing the pressure in the plasma generation chamber 12 and the reaction chamber 14,
The completion of removal of the reaction product is detected.

【0022】次に、上記のようなクリーニング作業が終
了したら、反応室14の内壁に中間層(バッファ層)を
形成する所謂シーズニングを行う。まず、プラズマ生成
室12及び反応室14の排気を行ない、クリーニング用
に使用したベア・シリコンのウエハを新たなベア・シリ
コンウエハに交換した後、ガス供給管36からプラズマ
生成室12及び反応室14内に反応ガスとして85sccm
のCl2+15sccmのO2ガスを導入し、プラズマ生成
室12及び反応室14の内圧を1×10-3 Torr前後に
保つ。次に、マイクロ波導入窓20を介して約1400
Wのパワーのマイクロ波をプラズマ生成室12に導入す
ると同時に、メインコイル22,24,26と、サブコ
イル28の通電を行う。
Next, when the above cleaning operation is completed, so-called seasoning for forming an intermediate layer (buffer layer) on the inner wall of the reaction chamber 14 is performed. First, the plasma generation chamber 12 and the reaction chamber 14 are evacuated, and the bare silicon wafer used for cleaning is replaced with a new bare silicon wafer. 85sccm as reaction gas in
Of Cl 2 + O 2 gas is introduced in 15 sccm, maintaining the internal pressure of the plasma generation chamber 12 and reaction chamber 14 around 1 × 10 -3 Torr. Next, about 1400 through the microwave introduction window 20.
At the same time as introducing a microwave having a power of W into the plasma generation chamber 12, the main coils 22, 24 and 26 and the sub coil 28 are energized.

【0023】上記のような条件で、約2分間のエッチン
グを行い、プラズマ生成室12及び反応室14の内壁に
中間層(バッファ層)を形成する。そして、その直後に
次のロットのシリコンウエハ10のプロセス処理を開始
する。プラズマ生成室12及び反応室14の内壁には中
間層が形成されているため、次のプラズマ処理において
付着する反応生成物の膜にかかる応力が緩和される。す
なわち、プラズマ生成室12及び反応室14の内壁に形
成された中間層の材質と、そこに付着した薄膜状の反応
生成物の物性が近くなり、両者の物性の相違によって生
じる応力が減少する。その結果、プラズマ生成室12及
び反応室14の内壁に付着した反応生成物が剥離しにく
くなり、パーティクルの発生を抑制することができ、プ
ラズマ処理品質の向上を図ることができる。
Under the conditions described above, etching is performed for about 2 minutes to form an intermediate layer (buffer layer) on the inner walls of the plasma generation chamber 12 and the reaction chamber 14. Then, immediately after that, the process processing of the silicon wafer 10 of the next lot is started. Since the intermediate layer is formed on the inner walls of the plasma generation chamber 12 and the reaction chamber 14, the stress applied to the film of the reaction product adhered in the next plasma processing is reduced. That is, the material of the intermediate layer formed on the inner walls of the plasma generation chamber 12 and the reaction chamber 14 and the physical properties of the thin film-like reaction product adhered thereto are close to each other, and the stress caused by the difference in the physical properties of the two is reduced. As a result, the reaction products adhering to the inner walls of the plasma generation chamber 12 and the reaction chamber 14 are less likely to be separated, and the generation of particles can be suppressed, and the plasma processing quality can be improved.

【0024】また、反応室14の内壁に中間層を形成し
た直後に、次のプロセスを開始することにより、プラズ
マ生成室12及び反応室14の温度状態が安定する。す
なわち、中間層を形成する時にプラズマ生成室12及び
反応室14がある程度温められるため、その直後にシリ
コンウエハ10のプロセス処理を開始した時に、プラズ
マ生成室12及び反応室14内の温度が急激に上昇する
ことがなくなる。これにより、プラズマ生成室12及び
反応室14の内壁に付着した反応生成物の膜にかかる応
力を更に低く保つことが可能となる。その結果、プラズ
マ生成室12及び反応室14内でのパーティクルの発生
を抑制することができ、プラズマ処理品質の向上を図る
ことができるとともに、最終生成品である半導体装置の
品質が安定することになる。
Further, immediately after the formation of the intermediate layer on the inner wall of the reaction chamber 14, by starting the next process, the temperature state of the plasma generation chamber 12 and the reaction chamber 14 is stabilized. That is, since the plasma generation chamber 12 and the reaction chamber 14 are heated to some extent when the intermediate layer is formed, the temperature in the plasma generation chamber 12 and the reaction chamber 14 rapidly increases when the process of the silicon wafer 10 is started immediately thereafter. It will not rise. Thereby, the stress applied to the film of the reaction product adhered to the inner walls of the plasma generation chamber 12 and the reaction chamber 14 can be kept even lower. As a result, generation of particles in the plasma generation chamber 12 and the reaction chamber 14 can be suppressed, plasma processing quality can be improved, and the quality of a semiconductor device as a final product can be stabilized. Become.

【0025】なお、上記実施例においては、シリコンウ
エハ10に形成されたポリシリコン膜のエッチングプロ
セスにおいて反応室14の内壁に付着したSiO2系の
反応生成物の除去を行っているが、これ以外にも、a−
Si、WSi系、TiSi系の膜のエッチングプロセス
において生成される反応生成物の除去に本発明を適用で
きることは言うまでもない。また、クリーニング作業の
頻度に関しても、25枚のロット処理の合間に行う場合
に限定されず、必要に応じてインターバールを変更する
ことができる。
In the above embodiment, the SiO 2 -based reaction product adhered to the inner wall of the reaction chamber 14 is removed in the etching process of the polysilicon film formed on the silicon wafer 10. Also, a-
It goes without saying that the present invention can be applied to the removal of reaction products generated in the etching process of Si, WSi-based, and TiSi-based films. Further, the frequency of the cleaning operation is not limited to the case where the cleaning operation is performed between the processing of lots of 25 sheets, and the interval can be changed as necessary.

【0026】次に、本発明の作用及び効果を示すための
実験例について、図3〜図6を参照して説明する。この
実験は、図3に示すように、本発明による方法を採用し
た場合(A)と、従来の方法を採用した場合(B)とを
比較する形式で行われた。すなわち、本発明の方法
(A)においては、ウエハのプロセス処理のロット間で
8分間のクリーニング(STEP1)と2分間のシーズ
ニング(STEP2)を行う。一方、比較例(従来)の
方法においては、ロット間で8分間のクリーニング(S
TEP1)のみを行うものとする。なお、この実験のプ
ロセス処理においては、直径200mmのシリコンウエ
ハ上に形成された3000Åのポリシリコン膜を100
%オーバーエッチングする。また、図3(A),(B)
に示す工程を1RUN(サイクル)として各々3RUN
ずつ繰り返し行った。
Next, an experimental example for showing the operation and effect of the present invention will be described with reference to FIGS. As shown in FIG. 3, this experiment was performed in a format for comparing the case where the method according to the present invention was adopted (A) with the case where the conventional method was adopted (B). That is, in the method (A) of the present invention, cleaning for eight minutes (STEP 1) and seasoning for two minutes (STEP 2) are performed between lots of wafer processing. On the other hand, in the method of the comparative example (conventional), the cleaning (S
Only TEP1) is performed. In the process of this experiment, a 3000 ° polysilicon film formed on a 200 mm diameter silicon wafer was
% Overetch. FIGS. 3A and 3B
Each of the steps shown in (1) is defined as 1 RUN (cycle) and 3 RUNs
It was repeated every time.

【0027】図4は、本発明及び比較例のクリーニング
(STEP1)と、シーズニング(STEP2)の作業
条件を示す。クリーニング作業(STEP1)において
は、反応ガスとして120sccm のSF6を用い、プラズ
マ室12及び反応室14内の圧力を3×10-3Torr に
設定し、1800Wのマイクロ波を用い、試料台32に
は70WのRFバイアスを印加する。また、クリーニン
グ用のウエハとしてベアのシリコンウエハを用い、コイ
ル22,24,26,28の電流値を制御することによ
り、ECR面100からウエハまでの距離(L)を28
0mmに設定する。一方、シーズニング作業(STEP
2)においては、反応ガスとして85sccm のCl2と1
5sccm のO2を用い、プラズマ室12及び反応室14内
の圧力を1× 10-3Torr に設定し、1400Wのマ
イクロ波を用い、試料台32には50WのRFバイアス
を印加する。また、クリーニング用のウエハとしてベア
のシリコンウエハを用い、コイル22,24,26,2
8の電流値を制御することにより、ECR面100から
ウエハまでの距離(L)を390mmに設定する。クリ
ーニング作業(STEP1)で、ECR面からウエハ1
0までの距離(L)を小さくするのは、反応室14の下
部や試料台32の近傍のクリーニング速度が向上するた
めである。
FIG. 4 shows the working conditions of cleaning (STEP 1) and seasoning (STEP 2) of the present invention and the comparative example. In the cleaning operation (STEP 1), SF 6 of 120 sccm was used as a reaction gas, the pressure in the plasma chamber 12 and the reaction chamber 14 was set to 3 × 10 −3 Torr, and microwaves of 1800 W were used for the sample stage 32. Applies a 70 W RF bias. Further, by using a bare silicon wafer as a cleaning wafer and controlling the current values of the coils 22, 24, 26, and 28, the distance (L) from the ECR surface 100 to the wafer is reduced to 28.
Set to 0 mm. On the other hand, seasoning work (STEP
In 2), 85 sccm of Cl 2 and 1
The pressure in the plasma chamber 12 and the reaction chamber 14 is set to 1 × 10 −3 Torr using O 2 of 5 sccm, and a microwave bias of 1400 W is used, and an RF bias of 50 W is applied to the sample stage 32. Further, a bare silicon wafer is used as a cleaning wafer, and coils 22, 24, 26, 2 are used.
By controlling the current value of No. 8, the distance (L) from the ECR surface 100 to the wafer is set to 390 mm. In the cleaning operation (STEP 1), the wafer 1
The reason why the distance (L) to 0 is reduced is that the cleaning speed in the lower part of the reaction chamber 14 and in the vicinity of the sample table 32 is improved.

【0028】図5は、本発明の方法(A)によるシーズ
ニング工程において、プラズマ室12及び反応室14の
内壁の各位置に付着する反応生成物の付着レートを示
す。反応生成物の付着レートは、ウエハからの距離hを
変えて測定している。なお、プラズマ室12及び反応室
14の内壁は石英の防着板で覆われているため、反応生
成物は実際にはこの防着板上に付着することになる。そ
して、このように付着した反応生成物が中間層(バッフ
ァ層)となる。
FIG. 5 shows the deposition rate of the reaction product deposited on each position of the inner walls of the plasma chamber 12 and the reaction chamber 14 in the seasoning step according to the method (A) of the present invention. The deposition rate of the reaction product is measured by changing the distance h from the wafer. In addition, since the inner walls of the plasma chamber 12 and the reaction chamber 14 are covered with a quartz deposition-preventing plate, the reaction products actually adhere to the deposition-preventing plate. The reaction product thus attached becomes an intermediate layer (buffer layer).

【0029】図6は、本発明による方法(A)の場合に
プラズマ室12及び反応室14内で検出されたパーティ
クルの数と、比較例の方法(B)の場合に検出されたパ
ーティクルの数を示す。なお、パーティクルは0.2μ
m以上の大きさの物を対象とし、ウエハのプロセス処理
中の2枚目、9枚目、18枚目及び25枚目のウエハ処
理において計測を行った。また、このようなパーティク
ルの検出をウエハの3つのロット処理(RUN#1、#
2、#3)に対して行なった。図から分かるように、本
発明の方法(A)を採用した場合の方が、明らかにパー
ティクルの数が少ない。特に、比較例の方法(B)との
効果の差は、ウエハの処理枚数が増加した後半に顕著と
なっている。すなわち、本発明の方法(A)において
は、2枚目から25枚目までの間でパーティクルの数の
変化は小さいが、比較例の方法(B)の場合には、ウエ
ハの処理枚数が増加した後半にパーティクルの数が急増
している。
FIG. 6 shows the number of particles detected in the plasma chamber 12 and the reaction chamber 14 in the method (A) according to the present invention, and the number of particles detected in the method (B) in the comparative example. Is shown. The particles are 0.2μ
The measurement was performed for the second, ninth, eighteenth, and twenty-fifth wafers during the wafer processing for objects having a size of m or more. In addition, such particle detection is performed by three lot processing of wafers (RUN # 1, #RUN).
2, # 3). As can be seen from the figure, the number of particles is clearly smaller when the method (A) of the present invention is employed. In particular, the difference in effect from the method (B) of the comparative example is remarkable in the latter half when the number of processed wafers increases. That is, in the method (A) of the present invention, the change in the number of particles is small from the second to the 25th, but in the method (B) of the comparative example, the number of processed wafers increases. The number of particles has increased rapidly in the latter half of the year.

【0030】以上、本発明の実施例について説明した
が、本発明はこれらの実施例に限定されるものではな
く、特許請求の範囲に示された本発明の技術的思想とし
ての要旨を逸脱しない範囲で種々の変更が可能である。
Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments and does not depart from the gist of the technical idea of the present invention shown in the claims. Various changes are possible within the scope.

【0031】[0031]

【発明の効果】以上説明したように、本発明によれば、
真空容器(12,14)の内壁に付着した反応生成物を
除去した後、当該真空容器(12,14)の内壁に中間
層(バッファ層)を形成しているため、次のプロセス処
理において付着する反応生成物の膜にかかる応力が緩和
される。このため、真空容器(12,14)の内壁に付
着した反応生成物が剥離しにくくなり、パーティクルの
発生を抑制することができ、プラズマ処理品質の向上を
図ることができる。その結果、上記のようなプラズマ処
理プロセスを経て製造される半導体装置の品質の向上を
図ることが可能となる。ここで、半導体装置としては、
トランジスタのような半導体素子自体や、RAM等の完
成された半導体デバイス(IC,LSI)等を含むもの
とする。
As described above, according to the present invention,
After removing the reaction products adhered to the inner walls of the vacuum vessels (12, 14), an intermediate layer (buffer layer) is formed on the inner walls of the vacuum vessels (12, 14). The stress applied to the reaction product film is reduced. For this reason, the reaction products adhered to the inner walls of the vacuum vessels (12, 14) are less likely to be peeled off, the generation of particles can be suppressed, and the plasma processing quality can be improved. As a result, it is possible to improve the quality of a semiconductor device manufactured through the above-described plasma processing process. Here, as a semiconductor device,
It includes a semiconductor element itself such as a transistor, and a completed semiconductor device (IC, LSI) such as a RAM.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明の実施例にかかるプラズマ処理
装置の概略構成を示す概念図である。
FIG. 1 is a conceptual diagram illustrating a schematic configuration of a plasma processing apparatus according to an embodiment of the present invention.

【図2】図2は、本発明の実施例の要部である真空容器
内の洗浄作業の動作を示すフローチャートである。
FIG. 2 is a flowchart showing an operation of a cleaning operation in a vacuum vessel, which is a main part of the embodiment of the present invention.

【図3】図3は、本発明の効果を説明するための実験例
の工程を示す簡易フローチャートであり、(A)が本発
明の方法、(B)が比較例の方法を示す。
FIG. 3 is a simplified flowchart showing the steps of an experimental example for explaining the effects of the present invention, wherein (A) shows the method of the present invention and (B) shows the method of the comparative example.

【図4】図4は、図3に示す実験例のクリーニング工程
とシーズニング工程の作業条件を各々示す説明図(表)
である。
FIG. 4 is an explanatory view (table) showing operating conditions of a cleaning step and a seasoning step in the experimental example shown in FIG. 3;
It is.

【図5】図5は、図4に示す実験例のシーズニング工程
によって真空容器の内壁に付着する反応生成物の付着レ
ートを示す説明図(表)である。
FIG. 5 is an explanatory diagram (table) showing an attachment rate of a reaction product attached to an inner wall of the vacuum vessel in a seasoning step of the experimental example shown in FIG. 4;

【図6】図6は、図3〜図5に示す実験例の効果を示す
表であり、本発明の方法(A)と比較例の方法(B)に
よるパーティクルの発生数を示す。
FIG. 6 is a table showing the effects of the experimental examples shown in FIGS. 3 to 5, and shows the number of particles generated by the method (A) of the present invention and the method (B) of the comparative example.

【符号の説明】[Explanation of symbols]

10・・・シリコンウエハ(試料) 12・・・プラズマ生成室(真空容器) 14・・・反応室(真空容器) 10 silicon wafer (sample) 12 plasma generation chamber (vacuum vessel) 14 reaction chamber (vacuum vessel)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/31 H05H 1/46 C H05H 1/46 H01L 21/302 N ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/31 H05H 1/46 C H05H 1/46 H01L 21/302 N

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】真空容器内に配置された試料に対して所定
のプラズマ処理を施すプラズマ処理方法において、 前記プラズマ処理によって前記真空容器の内壁に付着し
た反応生成物を除去する第1工程と;前記第1工程の後
に、前記真空容器の内壁に所定の中間層を形成する第2
工程とを含むことを特徴とするプラズマ処理方法。
1. A plasma processing method for performing a predetermined plasma processing on a sample placed in a vacuum vessel, a first step of removing a reaction product attached to an inner wall of the vacuum vessel by the plasma processing; Forming a predetermined intermediate layer on the inner wall of the vacuum vessel after the first step;
And a plasma processing method.
【請求項2】前記プラズマ処理は、前記試料に形成され
たSi系の膜をCl2+O2系のガスを用いたプラズマに
よってエッチングするエッチング処理であり、 前記第2工程においては、Cl2+O2系のガスを用いた
処理により前記真空容器の内壁に中間層を形成すること
を特徴とする請求項1に記載のプラズマ処理方法。
Wherein said plasma treatment is an etching process for etching a film of Si-based formed on the sample by plasma using Cl 2 + O 2 base gas, the in the second step, Cl 2 + O 2. The plasma processing method according to claim 1, wherein an intermediate layer is formed on an inner wall of the vacuum vessel by a process using a two- system gas.
【請求項3】前記第1工程においては、前記エッチング
処理によって前記真空容器の内壁に付着したSiO2
の反応生成物をF系のガスを用いた処理により除去する
ことを特徴とする請求項2に記載のプラズマ処理方法。
3. The method according to claim 1, wherein in the first step, SiO 2 -based reaction products adhered to the inner wall of the vacuum vessel by the etching process are removed by a process using an F-based gas. 3. The plasma processing method according to 2.
【請求項4】前記第1工程において、前記真空容器内の
F元素の発光状態に基づいて前記SiO2系の反応生成
物の除去が完了したことを検出することを特徴とする請
求項3に記載のプラズマ処理方法。
4. The method according to claim 3, wherein in the first step, the completion of the removal of the SiO 2 -based reaction product is detected based on the emission state of the F element in the vacuum vessel. The plasma processing method as described above.
【請求項5】前記第1工程において、前記真空容器内の
圧力変化に基づいて前記SiO2系の反応生成物の除去
が完了したことを検出することを特徴とする請求項1、
2または3に記載のプラズマ処理方法。
5. The method according to claim 1, wherein in the first step, completion of removal of the SiO 2 -based reaction product is detected based on a pressure change in the vacuum vessel.
4. The plasma processing method according to 2 or 3.
【請求項6】少なくとも前記第2工程は、次のプラズマ
処理の直前に行われることを特徴とする請求項1または
2に記載のプラズマ処理方法。
6. The plasma processing method according to claim 1, wherein at least the second step is performed immediately before the next plasma processing.
【請求項7】前記試料の処理が複数枚のロット単位で行
われ、 前記第1工程及び前記第2工程は、各ロット処理の直前
に行われることを特徴とする請求項1または2に記載の
プラズマ処理方法。
7. The method according to claim 1, wherein the processing of the sample is performed in units of a plurality of lots, and the first step and the second step are performed immediately before each lot processing. Plasma processing method.
【請求項8】真空容器内に配置された半導体基板に対し
て所定のプラズマ処理を施すプラズマ処理工程を含む半
導体装置の製造方法において、 前記プラズマ処理によって前記真空容器の内壁に付着し
た反応生成物を除去する第1工程と;前記第1工程の後
に、前記真空容器の内壁に所定の中間層を形成する第2
工程とを含むことを特徴とする半導体装置の製造方法。
8. A method for manufacturing a semiconductor device including a plasma processing step of performing a predetermined plasma processing on a semiconductor substrate disposed in a vacuum chamber, wherein a reaction product adhered to an inner wall of the vacuum chamber by the plasma processing. A second step of forming a predetermined intermediate layer on the inner wall of the vacuum vessel after the first step.
And a method of manufacturing a semiconductor device.
【請求項9】前記プラズマ処理は、前記半導体基板に形
成されたSi系の膜をCl2+O2系のガスを用いたプラ
ズマによってエッチングするエッチング処理であり、 前記第2工程においては、Cl2+O2系のガスを用いた
処理により前記真空容器の内壁に中間層を形成すること
を特徴とする請求項8に記載の半導体装置の製造方法。
Wherein said plasma treatment, said a etch process for etching by plasma using membrane Cl 2 + O 2 based gas Si system formed in a semiconductor substrate, in the second step, Cl 2 9. The method for manufacturing a semiconductor device according to claim 8, wherein an intermediate layer is formed on an inner wall of the vacuum vessel by a process using a + O 2 -based gas.
【請求項10】前記第1工程においては、前記エッチン
グ処理によって前記真空容器の内壁に付着したSiO2
系の反応生成物をF系のガスを用いた処理により除去す
ることを特徴とする請求項9に記載の半導体装置の製造
方法。
10. In the first step, SiO 2 adhered to the inner wall of the vacuum vessel by the etching process.
10. The method of manufacturing a semiconductor device according to claim 9, wherein a reaction product of the system is removed by a treatment using an F-based gas.
【請求項11】前記第1工程において、前記真空容器内
のF元素の発光状態に基づいて前記SiO2系の反応生
成物の除去が完了したことを検出することを特徴とする
請求項10に記載の半導体装置の製造方法。
11. The method according to claim 10, wherein in the first step, completion of removal of the SiO 2 -based reaction product is detected based on a light emission state of the F element in the vacuum vessel. The manufacturing method of the semiconductor device described in the above.
【請求項12】前記第1工程において、前記真空容器内
の圧力変化に基づいて前記SiO2系の反応生成物の除
去が完了したことを検出することを特徴とする請求項
8、9または10に記載の半導体装置の製造方法。
12. The method according to claim 8, wherein in the first step, completion of removal of the SiO 2 -based reaction product is detected based on a change in pressure in the vacuum vessel. 13. The method for manufacturing a semiconductor device according to item 5.
【請求項13】少なくとも前記第2工程は、次のプラズ
マ処理の直前に行われることを特徴とする請求項8また
は9に記載の半導体装置の製造方法。
13. The method according to claim 8, wherein at least the second step is performed immediately before the next plasma processing.
【請求項14】前記半導体基板の処理が複数枚のロット
単位で行われ、 前記第1工程及び前記第2工程は、各ロット処理の直前
に行われることを特徴とする請求項8または9に記載の
半導体装置の製造方法。
14. The method according to claim 8, wherein the processing of the semiconductor substrate is performed in units of a plurality of lots, and the first step and the second step are performed immediately before each lot processing. The manufacturing method of the semiconductor device described in the above.
JP9132887A 1997-05-07 1997-05-07 Plasma treatment and manufacture of semiconductor device Pending JPH10308352A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9132887A JPH10308352A (en) 1997-05-07 1997-05-07 Plasma treatment and manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9132887A JPH10308352A (en) 1997-05-07 1997-05-07 Plasma treatment and manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH10308352A true JPH10308352A (en) 1998-11-17

Family

ID=15091882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9132887A Pending JPH10308352A (en) 1997-05-07 1997-05-07 Plasma treatment and manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH10308352A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032790A (en) * 2004-07-20 2006-02-02 Hitachi High-Technologies Corp Plasma processing apparatus, and processing chamber inner wall surface stabilizing processing method
JP2009021624A (en) * 2008-09-08 2009-01-29 Tokyo Electron Ltd Processor, and method for cleaning processor
JP2009076503A (en) * 2007-09-18 2009-04-09 Tokyo Electron Ltd Controller and control method of processing system, and storage medium storing control program
JP2015088696A (en) * 2013-11-01 2015-05-07 株式会社日立ハイテクノロジーズ Plasma processing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032790A (en) * 2004-07-20 2006-02-02 Hitachi High-Technologies Corp Plasma processing apparatus, and processing chamber inner wall surface stabilizing processing method
JP2009076503A (en) * 2007-09-18 2009-04-09 Tokyo Electron Ltd Controller and control method of processing system, and storage medium storing control program
JP2009021624A (en) * 2008-09-08 2009-01-29 Tokyo Electron Ltd Processor, and method for cleaning processor
JP2015088696A (en) * 2013-11-01 2015-05-07 株式会社日立ハイテクノロジーズ Plasma processing method

Similar Documents

Publication Publication Date Title
JPH09249976A (en) Substrate treating device and chemical vapor deposition device cleaning method
JP2001244240A (en) Method of manufacturing semiconductor wafer
JPH07335626A (en) Plasma processing device and method
JP2001168086A (en) Method of manufacturing semiconductor device and manufacturing apparatus
JPH10308352A (en) Plasma treatment and manufacture of semiconductor device
JP4224374B2 (en) Plasma processing apparatus processing method and plasma processing method
JP2889191B2 (en) Dry etching method
JPH10233389A (en) Semiconductor treatment apparatus and its cleaning method as well as manufacture of semiconductor device
US20060281323A1 (en) Method of cleaning substrate processing apparatus
JP3595885B2 (en) Plasma processing method and plasma apparatus
JP3807957B2 (en) Plasma processing method
JP3432722B2 (en) Plasma film forming method and plasma processing apparatus
JP3077516B2 (en) Plasma processing equipment
JPH10130872A (en) Plasma treatment
JP3727312B2 (en) Plasma processing method for plasma processing apparatus
JPH07273086A (en) Plasma treatment apparatus and plasma treatment method employing said apparatus
EP0926716B1 (en) Method of processing a semiconductor substrate
KR100327277B1 (en) Method and system for plasma-processing
JPH06275566A (en) Microwave plasma treating device
JP2004165374A (en) Plasma treatment method and equipment thereof
US5254216A (en) Oxygen scavenging in a plasma reactor
JPH06283484A (en) Cleaning method of plasma device
JPH09199484A (en) Manufacture of semiconductor device
JPH1121683A (en) Cleaning method of aluminum parts for semiconductor device manufacturing equipment
JP2956640B2 (en) Plasma processing equipment