JPH10294735A - Line interface facility - Google Patents

Line interface facility

Info

Publication number
JPH10294735A
JPH10294735A JP10115697A JP10115697A JPH10294735A JP H10294735 A JPH10294735 A JP H10294735A JP 10115697 A JP10115697 A JP 10115697A JP 10115697 A JP10115697 A JP 10115697A JP H10294735 A JPH10294735 A JP H10294735A
Authority
JP
Japan
Prior art keywords
unit
cell
upper layer
layer
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10115697A
Other languages
Japanese (ja)
Inventor
Sadaichi Minami
貞一 皆見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10115697A priority Critical patent/JPH10294735A/en
Publication of JPH10294735A publication Critical patent/JPH10294735A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To continue data communication, even on the occurrence of a fault in a line interface section. SOLUTION: This line interface facility(LIF) is constituted of a plurality of physical layer IF sections Ia1 -Ia3 , that execute physical layer termination processing the in response to a line signal received from a connection line, a plurality of host layer IF sections Ib1 -Ib4 that executes a common host layer termination processing and other processings, and a connector 1c that connects a prescribed physical layer IF section and a host layer IF section. On the occurrence of a fault in a host layer IF section, the connection device 1c connects the physical layer IF section connecting to the host layer IF section to other normal host layer IF section having a margin in its frequency band. Furthermore, the connection device 1c connects the physical layer IF section connecting to the host layer IF section only for a prescribed connection to other normal host layer IF section having a margin in its frequency band, only as to the connection.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は回線インタフェース
装置及びセル交換システムに係わり、特に、所定の回線
から入力した信号よりセルを分離すると共に、該セルに
所定の処理を施した後、スイッチに送出し、スイッチか
ら入力したセルを回線信号のペイロード部にマッピング
して別の回線に送出する回線インタフェース装置及びセ
ル交換システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line interface device and a cell switching system, and more particularly to separating a cell from a signal input from a predetermined line, performing predetermined processing on the cell, and transmitting the processed signal to a switch. Also, the present invention relates to a line interface device and a cell switching system for mapping a cell input from a switch to a payload portion of a line signal and transmitting the cell signal to another line.

【0002】[0002]

【従来の技術】ATMネットワーク技術は次世代のB-IS
DN(広帯域統合ディジタル網)を構築するための技術とし
て開発されてきており、実用化されつつある。図17は
ATM交換システムの構成図であり、1111〜111n,
1121〜112n,1131〜113 n,1141〜114nは対
応する回線(伝送路)に接続された回線インタフェース
部(回線IF部)、121〜124は多重分離部、13は
ATMスイッチ部、14はシステム制御部、15は保守
端末である。ATMスイッチ部13は、複数の多重分離
部121〜124と接続され、ある多重分離部からの入力
セルをスイッチングして所定の多重分離部に出力する。
多重分離部121〜124はそれぞれ複数の回線IF部1
11〜111n,1121〜112n,1131〜113n,1141
〜114nと接続され、複数の回線IF部からの上りセル
を多重してATMスイッチ部13に出力する。更に、多
重分離部121〜124は、ATMスイッチ部13からの
下りセルを所定の回線IF部に分離出力する。
2. Description of the Related Art ATM network technology is the next generation of B-IS.
It has been developed as a technology for constructing a DN (Broadband Integrated Digital Network) and is being put to practical use. FIG. 17 is a configuration diagram of the ATM switching system, and includes 11 11 to 11 1n ,
11 21 to 11 2n , 11 31 to 11 3 n , 11 41 to 11 4 n are line interface units (line IF units) connected to the corresponding lines (transmission paths), 12 1 to 12 4 are demultiplexing units, 13 Is an ATM switch unit, 14 is a system control unit, and 15 is a maintenance terminal. ATM switch unit 13 is connected to the plurality of demultiplexer 12 1 to 12 4, and outputs the switching input cells from one demultiplexer to a predetermined demultiplexing unit.
Demultiplexer 12 1 to 12 4 each of the line IF unit 1
11 1 to 11 1n , 11 21 to 11 2n , 11 31 to 11 3n , 11 41
To 11 4n are connected to the outputs of the upstream cell from a plurality of line IF unit to the ATM switch unit 13 and multiplexed. Further, the demultiplexer 12 1 to 12 4, separates outputs downlink cells from the ATM switch unit 13 to a predetermined line IF unit.

【0003】各回線IF部1111〜114nは、対応する
多重分離部121〜124と接続され、回線から入力され
たフレーム信号(例えばSONET FRAME)のペイロード部分
よりATMセル(図18(a))を取り出し、しかる
後、所定の処理(課金/NDC処理、UPC処理、OA
M処理等)を行って多重分離部に出力する。多重分離部
121〜124は、ATMセルを多重すると共にセルにル
ーチング用タグ情報TAG(図18(b))を付加して
ATMスイッチに入力する。ATMスイッチはタグ情報
TAGを参照してセルを所定の方路にスイッチングし、
多重分離部121〜124はタグ情報に基づいてセルを分
離して所定の回線IF部に入力する。各回線IF部11
11〜114nは多重分離部121〜124から入力するAT
MセルをSONET FRAMEのペイロード部分にマッピングし
て回線側に送出する。システム制御部14は、加入者I
F部1111〜114n、多重分離部121〜124、ATM
スイッチ部13を制御する。
Each of the line IF units 11 11 to 11 4n is connected to a corresponding demultiplexing unit 12 1 to 12 4, and receives ATM cells (FIG. 18 (FIG. 18)) from a payload portion of a frame signal (for example, SONET FRAME) input from the line. a)), and after that, predetermined processing (charging / NDC processing, UPC processing, OA)
M processing, etc.) and output to the demultiplexing unit. Demultiplexer 12 1 to 12 4 inputs an ATM cell to the ATM switch by adding a routing tag information TAG to the cell (FIG. 18 (b)) as well as multiple. The ATM switch switches the cell to a predetermined route with reference to the tag information TAG,
Demultiplexer 12 1 to 12 4 by separating the cells input to the predetermined line IF unit based on the tag information. Each line IF unit 11
11 to 11 4n are ATs input from the demultiplexing units 12 1 to 12 4
M cells are mapped to the payload of SONET FRAME and transmitted to the line side. The system control unit 14 controls the subscriber I
F unit 11 11 to 11 4n, the demultiplexer 12 1 ~12 4, ATM
The switch unit 13 is controlled.

【0004】図18において、HDはヘッダ部、DTは
48バイトがインフォメーションフィールド(ペイロー
ド)である。ヘッダ部HDには、(1) データがブロック
に分解された後でも宛先が判るように呼識別用の仮想チ
ャンネル番号(Virtual Channel Identifier:VCI)
が含まれ、(2) そのほか方路を特定する仮想パスの識別
子(Virtual Path Identifier:VPI)や、(3) リン
ク間のフロー制御に用いられるジェネリックフローコン
トロールGFC(Generic Flow Control)や、(4) ペイ
ロードタイプPT(Payload Type)や、(5) ヘッダのエ
ラー訂正用符号HEC(Header Error Control)、(6)タ
グ情報TAG等が含まれている。
In FIG. 18, HD is a header part, and DT is an information field (payload) of 48 bytes. The header part HD includes (1) a virtual channel identifier (VCI) for call identification so that the destination can be recognized even after the data is decomposed into blocks.
(2) a virtual path identifier (VPI) for identifying a route, (3) a generic flow control (GFC) used for flow control between links, and (4) ) Includes a payload type PT (Payload Type), (5) a header error correction code (HEC), (6) tag information TAG, and the like.

【0005】図19はSONET用の回線インタフェース部
の構成図であり、1組の上り/下りの光回線に対応して
1つの回線インタフェース部11が構成されている。1
2は多重分離部(MUX/DMUX)、13はATMス
イッチである。回線インタフェース部11において、1
1aは光電変換部、11bは電光変換部、11cは物理
層終端部(SONET終端部)であり、(1) SONETフレーム信号
のペイロード部にマッピングされているセルを分離して
出力すると共に、ATMスイッチ側からから入力された
セルをSONETフレーム信号のペイロード部にマッピング
して対応する回線に送出し、(2) オーバヘッド処理、
(3) SONET/SDH終端処理等を実行する。例えば、物理層
終端部11cは図20に示す SONET STC-3C(156Mbps)の
フォーマットを有するフレーム信号よりオーバヘッド
(セクションオーバヘッドSOH、パスオーバヘッドP
OH)を抽出して所定の処理を行うと共に、ペイロード
部分PLよりATMセルを取り出して出力する。又、物
理層終端部11cは、スイッチ側から入力されたセル流
を図20に示すSONET STS-3Cフォーマットのフレームに
変換して回線に送出する。
FIG. 19 is a configuration diagram of a line interface unit for SONET, and one line interface unit 11 is configured to correspond to one set of upstream / downstream optical lines. 1
2 is a demultiplexing unit (MUX / DMUX), and 13 is an ATM switch. In the line interface unit 11, 1
Reference numeral 1a denotes a photoelectric conversion unit, 11b denotes an electro-optic conversion unit, and 11c denotes a physical layer termination unit (SONET termination unit). (1) A cell mapped to a payload portion of a SONET frame signal is separated and output, and an ATM is output. The cells input from the switch side are mapped to the payload part of the SONET frame signal and transmitted to the corresponding line, and (2) overhead processing,
(3) Execute SONET / SDH termination processing. For example, the physical layer terminating unit 11c is more overhead than the frame signal having the format of SONET STC-3C (156 Mbps) shown in FIG.
(Section overhead SOH, path overhead P
OH) and performs predetermined processing, and extracts and outputs ATM cells from the payload portion PL. Also, the physical layer terminator 11c converts the cell stream input from the switch side into a SONET STS-3C format frame shown in FIG. 20 and transmits the frame to the line.

【0006】11dはATM層終端部であり、(1) ST
M−ATM変換、(2) セル長変換、(4) セル同期処理、
(4) セル折り返し処理等を行う。11eはUPC処理部
であり伝送容量の申告値と実際のセル流入量が合ってい
るか監視し申告値以上のセルが流入した時、規定違反の
セルを廃棄する処理を行うもの、11fは課金/NDC
処理部であり、通過するATMセル数を計数して課金デ
ータを作成する課金制御やNDC制御を行うもの、11
gは故障の識別と通知を行う故障管理機能、ユーザ情報
セルの誤り率、セル損失率等の性能管理機能を実現する
OAM処理部である。
[0006] Reference numeral 11d denotes an ATM layer terminating unit.
M-ATM conversion, (2) cell length conversion, (4) cell synchronization processing,
(4) Perform cell wrapping processing. Reference numeral 11e denotes a UPC processing unit which monitors whether or not the declared value of the transmission capacity matches the actual cell inflow amount, and performs a process of discarding a cell violating the regulation when a cell exceeding the declared value flows in. NDC
A processing unit for performing charging control and NDC control for generating charging data by counting the number of passing ATM cells;
g denotes an OAM processing unit that realizes a failure management function for identifying and notifying a failure, and a performance management function such as a user information cell error rate and a cell loss rate.

【0007】図21はDS3用の回線インタフェース部
の構成図であり、図19と同一部分には同一符号を付し
ている。図19のSONET用の回線インタフェース部11
と異なる点は、(1) 回線インタフェース部11′が1組
の上り/下りPCMデジタル回線に対応して設けられて
いる点、(2) 光電、電光変換部の代わりに、バイポラー
信号(bipolar signal)をユニポラー信号(unipolar sign
al)に変換するBU変換器11a′、バイポラー信号を
ユニポラー信号に変換するUB変換器11b′が設けら
れている点、(3) 物理層終端部としてDS3終端部11
c′が設けられている点である。物理層終端部(DS3
終端部)11c′は、DS3信号とセル間の変換、DS
3レイヤのアラーム検出処理等を実行する。
FIG. 21 is a block diagram of the DS3 line interface unit, and the same parts as those in FIG. 19 are denoted by the same reference numerals. The line interface unit 11 for SONET in FIG.
(1) A line interface unit 11 'is provided corresponding to a set of up / down PCM digital lines, and (2) Bipolar signal (bipolar signal) ) To a unipolar sign
al), and a UB converter 11b 'for converting a bipolar signal to a unipolar signal. (3) A DS3 termination unit 11 as a physical layer termination unit.
c 'is provided. Physical layer termination (DS3
Terminating section) 11c 'is used for conversion between DS3 signals and cells, DS
An alarm detection process for three layers is executed.

【0008】図22はATMスイッチの説明図であり、
12a〜12cは各多重分離部に設けられたVC変換回
路、13はATMスイッチ部、13はシステム制御部
(呼制御部)14である。VC変換回路12a〜12c
は各入線#1〜#3に対応して設けられ、対応する入線
から入力されたセルにタグTAG(図18(b))を付
加すると共に、該セルに含まれるVCI(入力VCI)
を別のVCI(出力VCI)に付け替えてATMスイッ
チ部13に送り出す。
FIG. 22 is an explanatory diagram of an ATM switch.
Reference numerals 12a to 12c denote VC conversion circuits provided in each demultiplexing unit, 13 denotes an ATM switch unit, and 13 denotes a system control unit (call control unit) 14. VC conversion circuits 12a to 12c
Is provided corresponding to each of the incoming lines # 1 to # 3, adds a tag TAG (FIG. 18B) to a cell input from the corresponding incoming line, and includes a VCI (input VCI) included in the cell.
Is replaced with another VCI (output VCI) and sent to the ATM switch unit 13.

【0009】システム制御部(呼制御部)14は発呼
時、呼制御を行って該呼のVPI/VCI値(入力VP
I/VCI)を決定すると共に、ルーチング用のタグT
AG及び付け替え用のVCI値(出力VCI)を決定
し、該呼に応じたセルが入力されるVC変換回路のタグ
テーブル(図示せず)に上記入力VCI、タグ、出力V
CIの対応を書き込む。呼制御が終わって、セルが所定
の入線に入力すると、該入線に接続されたVC変換回路
12a〜12cは、タグテーブルより入力セルに付加さ
れている入力VCIに応じたタグ情報TAG、出力VC
Iを読み出す。そして、セルにタグ情報TAGを付加す
ると共に、該セルのVCIを出力VCIで付け替えてA
TMスイッチ部13に送り出す。ATMスイッチ部13
はタグTAGに基づいてセルをスイッチングして所定の
出線に送出する。
When a call is originated, a system control unit (call control unit) 14 performs a call control, and sets a VPI / VCI value (input VP) of the call.
I / VCI) and a tag T for routing
AG and a replacement VCI value (output VCI) are determined, and the input VCI, tag, and output VCI are stored in a tag table (not shown) of a VC conversion circuit into which a cell corresponding to the call is input.
Write the CI correspondence. After the call control, when a cell is input to a predetermined input line, the VC conversion circuits 12a to 12c connected to the input line determine tag information TAG and output VC according to the input VCI added to the input cell from the tag table.
Read I. Then, the tag information TAG is added to the cell, and the VCI of the cell is replaced with the output VCI, and A
Send it to the TM switch unit 13. ATM switch unit 13
Switches the cell based on the tag TAG and sends it out to a predetermined outgoing line.

【0010】ATMスイッチ部13において、I1〜I3
はタグ情報検出回路、D1〜D3は伝送情報遅延回路、D
1〜DM3はデマルチプレクサ、DEC1〜DEC3はタ
グ情報デコード回路であり、以上によりセル振分け部C
ELDが構成される。FM11〜FM33はバッファメモリ
で例えばFIFO(First-In First-Out)メモリ、SEL
1〜SEL3はセレクタ、AOM1〜AOM3は到着順序管
理FIFOである。各到着順序管理FIFO(AOM1
〜AOM3)はそれぞれタグ情報デコード回路DEC1
DEC3の出力端に接続され、対応する3つのバッファ
メモリFM11〜FM13,FM21〜FM23,FM31〜FM
33にセルが到来する順序を記憶し、対応するセレクタS
EL1〜SEL3を制御してセル到来順に3つのバッファ
メモリからセルを読み出して出線#1〜#3に送出す
る。
In the ATM switch 13, I 1 to I 3
Is a tag information detection circuit, D 1 to D 3 are transmission information delay circuits, D
M 1 to DM 3 are demultiplexers, and DEC 1 to DEC 3 are tag information decoding circuits.
An ELD is configured. FM 11 to FM 33 are buffer memories, for example, FIFO (First-In First-Out) memory, SEL
1 to SEL 3 are selectors, and AOM 1 to AOM 3 are arrival order management FIFOs. Each arrival order management FIFO (AOM 1
To AOM 3 ) are tag information decoding circuits DEC 1 to DEC 1, respectively.
Is connected to the output end of the DEC 3, corresponding three buffer memories FM 11 ~FM 13 to, FM 21 ~FM 23, FM 31 ~FM
33 stores the order in which cells arrive, and stores a corresponding selector S
By controlling EL 1 to SEL 3 , the cells are read from the three buffer memories in the order of arrival of the cells and transmitted to outgoing lines # 1 to # 3.

【0011】ATMスイッチ部1に入力されるセルは図
18(b)に示す構成を有しており、検出回路Ii(i=1
〜3)はこの信号に含まれるタグ情報を抽出してデコー
ド回路DECi(i=1〜3)に送る。デコード回路DEC
iは入力されたタグ情報が出力端#j(j=1〜3)を
示すものであれば、切換信号Siによりデマルチプレク
サDMiを操作してFIFOメモリFMjiに伝送情報を
送る。例えば、入力端#1より入力したセルに含まれる
タグTAGが出力端#2を示すものであれば、デコード
回路DEC1はデマルチプレクサDM1を操作して入力端
#1からのセルをバッファメモリFM21に入力する。
The cell input to the ATM switch unit 1 has the configuration shown in FIG. 18B, and has a detection circuit Ii (i = 1).
To 3) extract the tag information contained in this signal and send it to the decoding circuit DECi (i = 1 to 3). Decode circuit DEC
If the input tag information indicates the output terminal #j (j = 1 to 3), the transmission information is sent to the FIFO memory FMji by operating the demultiplexer DMi by the switching signal Si. For example, if the tag TAG indicates an output terminal # 2, the buffer cells from the decoding circuit DEC 1 is input # 1 by operating a demultiplexer DM 1 memory included in the cell inputted from the input terminal # 1 input to FM 21.

【0012】到着順序管理FIFO(AOM1〜AO
3)はそれぞれ制御情報デコード回路DEC1〜DEC
3の出力端に接続され、対応する3つのバッファメモリ
FM11〜FM13,FM21〜FM23,FM31〜FM33にセ
ルが到来する順序を記憶する。例えば、セルがバッファ
メモリFM11→FM12→FM13→FM12→・・・の順序
で到来すれば、到着順序管理FIFO(AOM1)には
1→2→3→2→・・・のようにセル到来順にバッファ
メモリ識別符号が記憶される。しかる後、到着順序管理
FIFO(AOM1〜AOM3)は対応するセレクタSE
1〜SEL3を制御してセル到来順に3つのバッファメ
モリFM11〜FM13,FM21〜FM23,FM 31〜FM33
からセルを読み出して出線#1〜#3に送出する。
The arrival order management FIFO (AOM1~ AO
MThree) Indicates the control information decode circuit DEC1~ DEC
Three3 buffer memories connected to the output terminals of
FM11~ FM13, FMtwenty one~ FMtwenty three, FM31~ FM33N
The order in which the files arrive is stored. For example, if the cell is a buffer
Memory FM11→ FM12→ FM13→ FM12→ ... order
, The arrival order management FIFO (AOM1)
Buffer in the order of cell arrival, such as 1 → 2 → 3 → 2 → ...
A memory identification code is stored. After that, arrival order management
FIFO (AOM1~ AOMThree) Is the corresponding selector SE
L1~ SELThreeTo control the three buffer
Mori FM11~ FM13, FMtwenty one~ FMtwenty three, FM 31~ FM33
And read out the cells from outgoing lines # 1 to # 3.

【0013】以上のように、各バッファメモリFMijに
複数セル分の容量を持たせておくことにより、バッファ
機能が得られ、一時的に伝送データが増大するような場
合にも十分に対応できる。また、セル到来順にバッファ
メモリFMi1〜FMi3(FM 11〜FM13,FM21〜FM
23,FM31〜FM33)からセルを読み出すため各バッフ
ァメモリFMi1〜FMi3に均等数のセルが滞留し、バッ
ファメモリよりオーバフローしてセルが廃棄される事態
がなくなる。
As described above, each buffer memory FMij
By having a capacity for multiple cells, the buffer
When the function is obtained and transmission data temporarily increases,
In any case, it can respond sufficiently. Also, buffer the order of cell arrival.
Memory FMi1~ FMiThree(FM 11~ FM13, FMtwenty one~ FM
twenty three, FM31~ FM33Each buffer to read cells from)
Memory FMi1~ FMiThreeAn equal number of cells are
Cell is discarded due to overflow from memory
Disappears.

【0014】[0014]

【発明が解決しようとする課題】以上のように、従来の
回線インタフェース部は、1組の上り/下り回線に対応
して図19あるいは図21に示す構成を有している。か
かる従来の構成であると以下の問題点がある。図23は
従来の回線インタフェース部の問題点説明図であり、1
1,102はOC3C光回線、111,112は0C3C用の回線
インタフェース部であり、それぞれ1枚のプリント板
(カード)上に形成されている。12は多重分離部(共
通装置)、13はATMスイッチである。光回線1
1,102にはユーザ端末A,Bが接続されており、現
在、ユーザ端末A,B間にコネクションが張られてい
る。 (1) 第1の問題点は、ユーザ端末A,Bの回線インタフ
ェース部111,112の一方に障害が発生すると、以
後、ユーザ端末A,B間のデータ通信が停止することで
ある。 (2) 第2の問題点は、何らかの理由でユーザ端末A,B
の一方の回線インタフェース部111,112を交換する
場合、カード脱却のためにユーザ端末A,B間のデータ
通信が停止することである。 (3) 第3の問題点は、APS(automatic protection s
ystem)のような二重化されている場合であっても、運用
系および予備系両方が障害になると、データ通信が停止
することである。このため、二重化構成は十分で無い。 (4) 第4の問題点は、ある回線インタフェース部に収容
されている所定の仮想パス(VPコネクションあるいは
VCコネクション)のみに異常があり、インタフェース
カードを交換する時、他の正常な仮想パスのデータ通信
が停止することである。
As described above, the conventional line interface section has the configuration shown in FIG. 19 or FIG. 21 corresponding to one set of uplink / downlink. Such a conventional configuration has the following problems. FIG. 23 is a diagram for explaining a problem of the conventional line interface unit.
0 1, 10 2 OC3C optical line, 11 1, 11 2 a line interface unit for 0C3C, are formed on one sheet each print board (card). 12 is a demultiplexing unit (common device), and 13 is an ATM switch. Optical line 1
User terminals A and B are connected to 0 1 and 10 2 , respectively, and a connection is currently established between the user terminals A and B. (1) The first problem is that if a failure occurs in one of the line interface units 11 1 and 11 2 of the user terminals A and B, then data communication between the user terminals A and B stops. (2) The second problem is that the user terminals A and B for some reason
When one of the line interface units 11 1 and 11 2 is replaced, the data communication between the user terminals A and B stops due to the removal of the card. (3) The third problem is APS (automatic protection s).
Even if the system is duplexed as in the case of (ystem), if both the active system and the standby system fail, data communication stops. For this reason, a duplex configuration is not sufficient. (4) A fourth problem is that only a predetermined virtual path (VP connection or VC connection) accommodated in a certain line interface unit has an abnormality, and when an interface card is replaced, another normal virtual path has a problem. Data communication stops.

【0015】以上から本発明の目的は、回線インタフェ
ース部に障害が発生してもユーザ間のデータ通信を継続
できる回線インタフェース装置及びセル交換システムを
提供することである。本発明の目的は、二重化方式によ
らずに障害発生時におけるデータ通信を保証できる回線
インタフェース装置及びセル交換システムを提供するこ
とである。本発明の目的は、ある回線インタフェース部
に収容されている特定のコネクションのみに異常がある
場合、異常コネクションを収容する回線インタフェース
部を変更することにより他の正常なコネクションに何ら
の影響を与えることなく異常コネクションの通信を継続
できるようにすることである。
Accordingly, an object of the present invention is to provide a line interface device and a cell switching system that can continue data communication between users even if a failure occurs in a line interface unit. An object of the present invention is to provide a line interface device and a cell switching system that can guarantee data communication in the event of a failure regardless of a duplex system. An object of the present invention is to change the line interface unit that accommodates an abnormal connection when there is an abnormality only in a specific connection accommodated in a certain line interface unit, and to have any effect on other normal connections. It is to be able to continue the communication of the abnormal connection without any error.

【0016】[0016]

【課題を解決するための手段】上記課題は本発明によれ
ば、所定の回線から入力した信号よりセルを分離すると
共に、該セルに所定の処理を施した後スイッチに送出
し、スイッチから入力したセルを回線信号のペイロード
部にマッピングして別の回線に送出する回線インタフェ
ース装置において、接続された回線からの信号に応じた
物理レイヤ終端処理をそれぞれ実行する複数の物理レイ
ヤIF部と、それぞれ共通の上位レイヤ終端処理その他
の処理を実行する複数の上位レイヤIF部と、所定の物
理レイヤIF部と上位レイヤIF部間を接続する接続装
置を備えた回線インタフェース装置により達成される。
この場合、接続装置は、上位レイヤIF部に障害が発生
したとき、該上位レイヤIF部に接続されている物理レ
イヤIF部を帯域的に余裕のある別の正常な上位レイヤ
IF部に接続する。又、接続装置は、所定のコネクショ
ンについてのみ上位レイヤIF部に障害が発生したと
き、該上位レイヤIF部に接続されている物理レイヤI
F部を該コネクションに関してのみ、帯域的に余裕のあ
る別の上位レイヤIF部に接続する。
SUMMARY OF THE INVENTION According to the present invention, a cell is separated from a signal input from a predetermined line, the cell is subjected to predetermined processing, transmitted to a switch, and then input to the switch. A plurality of physical layer IF units each performing a physical layer termination process according to a signal from a connected line, in a line interface device for mapping the resulting cell to a payload portion of a line signal and transmitting the cell to another line; This is achieved by a line interface device including a plurality of upper layer IF units that execute common upper layer termination processing and other processes, and a connection device that connects a predetermined physical layer IF unit and the upper layer IF unit.
In this case, when a failure occurs in the upper layer IF section, the connection device connects the physical layer IF section connected to the upper layer IF section to another normal upper layer IF section having sufficient bandwidth. . In addition, when a failure occurs in the upper layer IF section only for a predetermined connection, the connection device determines whether the physical layer I connected to the upper layer IF section has a failure.
The F section is connected to another upper layer IF section having a sufficient band for only the connection.

【0017】又、上記課題は本発明によれば、(1) セル
単位でセルの方路を切り替えるセルスイッチと、(2) 回
線信号に応じた物理レイヤ終端処理をそれぞれ実行する
複数の物理レイヤIF部と、それぞれ共通の上位レイヤ
終端処理その他の処理を実行する複数の上位レイヤIF
部と、所定の物理レイヤIF部と上位レイヤIF部間を
接続する接続装置を備えた回線インタフェース装置、
(3) 上位レイヤIF部に障害が発生したとき、前記接続
装置を制御して該上位レイヤIF部に接続されている物
理レイヤIF部を帯域的に余裕のある別の上位レイヤI
F部に切り替えると共に、該物理レイヤIF部に収容さ
れているコネクションのスイッチ内ルートを切り替える
制御装置を備えたセル交換システムにより達成される。
Further, according to the present invention, the above objects are achieved by (1) a cell switch for switching a cell route in a cell unit, and (2) a plurality of physical layers for executing physical layer termination processing according to a line signal. IF unit and a plurality of upper layer IFs each performing a common upper layer termination process and other processes
Unit, a line interface device including a connection device for connecting a predetermined physical layer IF unit and an upper layer IF unit,
(3) When a failure occurs in the upper layer IF unit, the connection device is controlled to change the physical layer IF unit connected to the upper layer IF unit to another upper layer I with a sufficient band in terms of bandwidth.
This is achieved by a cell switching system including a control device that switches to an F unit and switches a route within a switch of a connection accommodated in the physical layer IF unit.

【0018】上記課題は本発明によれば、(1) セル単位
でセルの方路を切り替えるセルスイッチと、(2) 回線信
号に応じた物理レイヤ終端処理をそれぞれ実行する複数
の物理レイヤIF部と、それぞれ共通の上位レイヤ終端
処理その他の処理を実行する複数の上位レイヤIF部
と、所定の物理レイヤIF部と上位レイヤIF部間を接
続する接続装置を備えた回線インタフェース装置と、
(3) 所定のコネクションについてのみ上位レイヤIF部
に障害が発生したとき、該上位レイヤIF部に接続され
ている物理レイヤIF部を該コネクションに関しての
み、正常の帯域的に余裕のある別の上位レイヤIF部に
前記接続装置を介して接続し、かつ、該コネクションの
スイッチ内ルートを切り替える制御装置を備えたセル交
換システムにより達成される。
According to the present invention, the above objects are achieved by (1) a cell switch for switching a cell route on a cell-by-cell basis, and (2) a plurality of physical layer IF sections each executing a physical layer termination process according to a line signal. A line interface device including a plurality of upper layer IF units each performing common upper layer termination processing and other processing, and a connection device for connecting a predetermined physical layer IF unit and the upper layer IF unit;
(3) When a failure occurs in the upper layer IF section only for a predetermined connection, the physical layer IF section connected to the upper layer IF section is changed to another upper layer having a normal band allowance only for the connection. The present invention is achieved by a cell switching system connected to a layer IF unit via the connection device and provided with a control device that switches a route of the connection in a switch.

【0019】[0019]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(A)概略説明 (a)構成 図1は本発明のセル交換システムの概略説明図であり、
SWはセルの方路を切り替えるセルスイッチ、LIFは
回線インタフェース装置であり、所定の回線L 11
21,L31から入力した信号よりセルを分離し、該セル
に所定の処理を施した後、セルスイッチSWに送出し、
セルスイッチから入力したセルを回線信号のペイロード
部にマッピングして別の回線L12,L22,L32に送出す
るもの、CNTはセルスイッチSW及び回線インタフェ
ース装置LIFを制御する制御装置である。回線インタ
フェース装置LIFにおいて、1a1〜1a3は接続され
た回線より入力する回線信号に応じた物理レイヤ終端処
理をそれぞれ実行する物理レイヤIF部、1b1〜1b4
はそれぞれ共通の上位レイヤ終端処理その他の処理を実
行する上位レイヤIF部、1cは所定の物理レイヤIF
部と上位レイヤIF部間を接続する接続装置である。
 (A) Schematic Description (a) Configuration FIG. 1 is a schematic explanatory diagram of a cell switching system of the present invention.
SW is a cell switch that switches the direction of the cell, LIF is
A line interface device, and a predetermined line L 11,
Ltwenty one, L31Cells from the signal input from the
After performing a predetermined process on the cell switch SW,
The cell input from the cell switch is used as the payload of the line signal.
To another line L12, Ltwenty two, L32Send to
CNT is cell switch SW and line interface
This is a control device for controlling the source device LIF. Line interface
In the face device LIF, 1a1~ 1aThreeIs connected
Physical layer termination according to the line signal input from the
Physical layer IF unit for executing the1~ 1bFour
Performs common upper layer termination processing and other processing.
The upper layer IF section to execute, 1c is a predetermined physical layer IF
This is a connection device that connects between the unit and the upper layer IF unit.

【0020】図2(a),(b)に示すように、光回
線、デジタル回線(電気回線)の各回線インタフェース
部は点線S1により2つに分割すると、回線側の左部分
は光回線/電気回線の別、伝送速度の別等により異なっ
た処理になるが、スイッチ側の右部分は機能的に同一の
処理になる。そこで、点線より左側部分を物理レイヤI
F部として図1に示すように必要回線分設け、又、点線
S1より右側部分をATMレイヤIF部(上位レイヤI
F部)として必要回線分設け、これらの間を接続装置1
cにより接続し、任意の物理レイヤIF部を任意の上位
レイヤIF部に接続できるようにする。回線インタフェ
ース装置をこのように構成すると、以下の制御が可能に
なる。
As shown in FIGS. 2 (a) and 2 (b), each line interface section of an optical line and a digital line (electrical line) is divided into two by a dotted line S1. Although the processing is different depending on the electric line, the transmission speed, etc., the right part on the switch side is functionally the same. Therefore, the portion on the left side of the dotted line is the physical layer I
As shown in FIG. 1, an F section is provided for a required line, and a portion on the right side of the dotted line S1 is an ATM layer IF section (upper layer I
F) is provided for the necessary lines, and the connection device 1
c, so that an arbitrary physical layer IF unit can be connected to an arbitrary upper layer IF unit. When the line interface device is configured in this way, the following control is possible.

【0021】(b)第1の概略説明 初期時、接続装置1cは図1(a)に示すように、物理
レイヤIF部1a1〜1a3と上位レイヤIF部1b1
1b3の間をそれぞれ接続している。かかる状態におい
て、上位レイヤIF部1b3に障害が発生すると、制御
装置CNTは、接続装置1cを制御して該上位レイヤI
F部1b3に接続されている物理レイヤIF部1a3を図
1(b)に示すように、帯域的に余裕のある正常の別の
上位レイヤIF部1b4に切り替える。ついで、制御装
置CNTは上位レイヤIF部1b3に収容されている全
コネクションのスイッチ内ルートを点線に示すように切
り替える。このようにすれば、上位レイヤIF部に障害
が発生しても、帯域的に余裕のある別の上位レイヤIF
部を介して通信を継続することができる。
[0021] (b) when the first schematic initial connecting device 1c, as shown in FIG. 1 (a), the physical layer IF unit 1a 1 to 1A 3 and upper layer IF unit 1b 1 ~
1b 3 are connected to each other. In this state, when the upper layer IF section 1b 3 fails, the controller CNT is said upper layer I by controlling the connection unit 1c
The physical layer IF unit 1a 3 which is connected to the F unit 1b 3 as shown in FIG. 1 (b), the band to switch on another upper layer IF section 1b 4 normal margin. Next, the controller CNT switches to indicate a switch in the root of all the connections that are accommodated in the upper layer IF section 1b 3 in dotted lines. In this way, even if a failure occurs in the upper layer IF unit, another upper layer IF
Communication can be continued via the unit.

【0022】(c)第2の概略説明 図3は第2の概略説明図である。初期時、接続装置1c
は図3(a)に示すように、物理レイヤIF部1a1
1a3と上位レイヤIF部1b1〜1b3の間をそれぞれ
接続している。このとき、物理レイヤIF部1a3及び
上位レイヤIF部1b3はVCコネクションVPIa/
VCIa、VPIb/VCIbを収容し、ATMスイッ
チSWはVPIa/VCIaのセルを上位レイヤIF部
1b1を介して回線L12に送出し、VPIb/VCIb
のセルを上位レイヤIF部1b2を介して回線L22に送
出する。かかる状態において、VCコネクションVPI
a/VCIaについてのみ上位レイヤIF部1b3に障
害が発生すると、制御装置CNTは接続装置1cを制御
して図3(b)に示すように、物理レイヤIF部1a3
をコネクションVPIa/VCIaに関してのみ帯域的
に余裕のある別の上位レイヤIF部1b4に接続する。
尚、コネクションVPIb/VCIbについては、依然
として物理レイヤIF部1a3を上位レイヤIF部1b3
に接続する。ついで、制御装置CNTは、VCコネクシ
ョンVPIa/VCIaのスイッチ内ルートを点線に示
すように切り替える。このようにすれば、上位レイヤI
F部において特定のコネクションのみに障害が発生して
も、帯域的に余裕のある別の上位レイヤIF部を介して
通信を継続することができる。
(C) Second schematic explanation FIG. 3 is a second schematic illustration. Initially, connection device 1c
Are the physical layer IF units 1a 1 to 1a, as shown in FIG.
1a 3 and the upper layer IF sections 1b 1 to 1b 3 are connected respectively. At this time, the physical layer IF unit 1a 3 and the upper layer IF unit 1b 3
VCIa, accommodates VPIb / VCIb, ATM switch SW sends the cell VPIa / VCIa to the line L 12 through the upper layer IF unit 1b 1, VPIb / VCIb
The cell through the upper layer IF section 1b 2 is transmitted to the line L 22. In such a state, the VC connection VPI
When the upper layer IF section 1b 3 fails only a / VCIa, the controller CNT, as shown in FIG. 3 by controlling the connection unit 1c (b), the physical layer IF section 1a 3
The connection to another upper layer IF section 1b 4 with bandwidth to spare only for connection VPIa / VCIa.
Note that the physical layer IF unit 1a 3 is still connected to the upper layer IF unit 1b 3 for the connection VPIb / VCIb.
Connect to Next, the control device CNT switches the intra-switch route of the VC connection VPIa / VCIa as shown by a dotted line. By doing so, the upper layer I
Even if a failure occurs only in a specific connection in the F unit, communication can be continued via another upper layer IF unit having a sufficient band.

【00023】(B)実施例 (a)全体の構成 図4は本発明のATM交換システムの構成図であり、図
1と同一部分には同一符号を付している。SWはセルの
方路を切り替えるATMスイッチ、MUX/DMUXは
回線側からのセルを多重し、スイッチ側からのセルを分
離する多重分離部、LIFは回線インタフェース装置で
あり、所定の回線L11,L21,L31から入力した信号よ
りATMセルを分離し、該セルに所定の処理を施した
後、多重分離部MUX/DMUXに送出し、多重分離部
から入力したセルを回線信号のペイロード部にマッピン
グして別の回線L12,L22,L32に送出する。CNTは
ATMスイッチSW、多重分離部MUX/DMUX、回
線インタフェース装置LIFを制御する制御装置、MT
Rは保守端末である。
(B) Embodiment (a) Overall Configuration FIG. 4 is a configuration diagram of an ATM switching system according to the present invention, and the same parts as those in FIG. 1 are denoted by the same reference numerals. SW is the ATM switch, MUX / DMUX for switching the route of the cell multiplexing cells from the line side, demultiplexer for separating the cells from the switch side, LIF is line interface device, a predetermined line L 11, L 21, separates the ATM cells from the input signal from the L 31, performs predetermined processing to the cell, and transmitted to the demultiplexer MUX / DMUX, the payload portion of the line signal the cell inputted from the demultiplexing unit And sends it to another line L 12 , L 22 , L 32 . CNT is an ATM switch SW, a demultiplexing unit MUX / DMUX, a control device for controlling the line interface device LIF, MT
R is a maintenance terminal.

【0024】回線インタフェース装置LIFにおいて、
1a1〜1a3は接続された回線 L 11,L12;L21,L
22;L31,L32に応じた物理レイヤ終端処理をそれぞれ
実行する物理レイヤIF部、1b1〜1b4はそれぞれ共
通の処理(ATMレイヤ終端処理、UPC処理、課金/
NDC処理、OAM処理等)を実行するATMレイヤI
F部(上位レイヤIF部)、1cは所定の物理レイヤI
F部とATMレイヤIF部間を接続する接続装置であ
る。
In the line interface device LIF,
1a1~ 1aThreeIs the connected line L 11, L12Ltwenty one, L
twenty twoL31, L32Physical layer termination processing according to
Physical layer IF section to be executed, 1b1~ 1bFourAre each
Processing (ATM layer termination processing, UPC processing, charging /
ATM layer I that performs NDC processing, OAM processing, etc.)
F section (upper layer IF section), 1c is a predetermined physical layer I
A connection device for connecting between the F section and the ATM layer IF section.
You.

【0025】(b)多重分離部 図5は多重分離部MUX/DMUXの構成図である。2
1〜2a4は各ATMレイヤIF部1b1〜1b4に対応
して設けられたVC変換部であり、入力セルのヘッダに
ルーチング用のタグTAGを付加すると共に、ヘッダに
含まれる入力VCIを出力VCIで付け替えるもの、2
1〜2b4はルーチング用のタグTAGおよび出力VC
Iを記憶するVC変換テーブル、2cは複数のATMレ
イヤIF部1b1〜1b4からそれぞれ出力されるセルを
多重してATMスイッチSWに入力する多重部、2dは
ATMスイッチSWでスイッチングされたセルを分離
し、タグTAGを参照して所定のATMレイヤIF部1
1〜1b4に入力する分離部である。
(B) Demultiplexing unit FIG. 5 is a block diagram of the demultiplexing unit MUX / DMUX. 2
a 1 to 2A region 4 is VC conversion unit provided corresponding to each ATM layer IF unit 1b 1 ~1b 4, the input VCI along with adding a tag TAG for routing header of an input cell, included in the header With the output VCI, 2
b 1 to 2b 4 are a tag TAG for routing and an output VC
VC conversion table, 2c are multi-section to be input to the ATM switch SW multiplexes the cells output from the plurality of ATM layer IF unit 1b 1 ~1b 4 for storing the I, 2d was switched by the ATM switch SW cell And a predetermined ATM layer IF unit 1 is referred to the tag TAG.
a separating unit for inputting the b 1 ~1b 4.

【0026】(c)物理レイヤIF部 物理レイヤIF部1a1〜1a3は、図6に示すように基
本構成部11a〜11cに加えて、ATMレイヤIF識
別子付加部21と、VPI/VCIとセル送出先ATM
レイヤIF部の対応を記憶するATMレイヤIF記憶部
22を有している。基本構成部の物理層終端部11cは
回線信号にマッピングされているセル(図7(a))を
分離し、ATMレイヤIF識別子付加部21は該セルの
VPI/VCIに基づいてATMレイヤIF記憶部22
よりセル送出先ATMレイヤIF部を求め、図7(b)
に示すようにヘッダ部に送出先ATMレイヤIF部を特
定する識別子ID1と自識別子ID2を付加し、接続装
置1cに入力する。
(C) Physical Layer IF Units The physical layer IF units 1a 1 to 1a 3 include an ATM layer IF identifier adding unit 21, a VPI / VCI, and a basic configuration unit 11a to 11c as shown in FIG. ATM to send cell to
An ATM layer IF storage unit 22 for storing the correspondence of the layer IF unit is provided. The physical layer termination unit 11c of the basic configuration unit separates the cell (FIG. 7A) mapped to the line signal, and the ATM layer IF identifier adding unit 21 stores the ATM layer IF based on the VPI / VCI of the cell. Part 22
The cell destination ATM layer IF section is obtained from FIG.
As shown in (1), an identifier ID1 for specifying the destination ATM layer IF unit and its own identifier ID2 are added to the header portion, and the header ID is input to the connection device 1c.

【0027】(d)ATMレイヤIF部 ATMレイヤIF部1b1〜1b4は、図8に示すように
基本構成部11d〜11gに加えて、物理レイヤIF識
別子付加部23と、VPI/VCIとセル送出先物理レ
イヤIF部の対応を記憶する物理レイヤIF記憶部24
と、障害検出部25を有している。物理レイヤIF識別
子付加部24は基本構成部のATMレイヤ終端部11d
から出力されるセルのVPI/VCIに基づいて物理レ
イヤIF記憶部24よりセル送出先物理レイヤIF部を
求め、該セルのヘッダ部に送出先物理レイヤIF部を特
定する識別子と自識別子を付加して接続装置1cに入力
する。障害検出部25は、上り、下りパス毎にATMレ
イヤIF部へ入力するセル数とATMレイヤIF部から
出力するセル数を比較し、入出力セル数の差によりセル
損失を検出して障害発生を検出する。又、VPI/VC
I毎に入力セル数と出力セル数を同様に比較することに
より特定のVPI/VCI値のセルについての障害発生
を検出する。
(D) ATM Layer IF Unit The ATM layer IF units 1b 1 to 1b 4 are provided with a physical layer IF identifier adding unit 23, a VPI / VCI, and a basic configuration unit 11d to 11g as shown in FIG. Physical layer IF storage unit 24 for storing the correspondence of the cell destination physical layer IF unit
And a failure detection unit 25. The physical layer IF identifier adding unit 24 is an ATM layer terminating unit 11d of the basic configuration unit.
A cell destination physical layer IF section is obtained from the physical layer IF storage section 24 based on the VPI / VCI of the cell output from the cell, and an identifier for specifying the destination physical layer IF section and its own identifier are added to the header section of the cell. And input to the connection device 1c. The failure detection unit 25 compares the number of cells input to the ATM layer IF unit with the number of cells output from the ATM layer IF unit for each of the uplink and downlink paths, detects a cell loss based on a difference in the number of input / output cells, and generates a failure. Is detected. Also, VPI / VC
By similarly comparing the number of input cells and the number of output cells for each I, the occurrence of a failure in a cell having a specific VPI / VCI value is detected.

【0028】(e)正常時の制御 正常時、接続装置1cは図4の実線に示すように、物理
レイヤIF部1a1〜1a3と上位レイヤIF部1b1
1b3の間をそれぞれ接続している。すなわち、物理レ
イヤIF部1a1のATMレイヤIF記憶部22(図
6)には全入力VPI/VCIに対応してATMレイヤ
IF部1b1の識別子が記憶され、同様に、物理レイヤ
IF部1a2,1a3のATMレイヤIF記憶部22には
全入力VPI/VCIに対応してATMレイヤIF部1
2,1b3の識別子が記憶されている。又、ATMレイ
ヤIF部1b1の物理レイヤIF記憶部24(図8)に
は全入力VPI/VCIに対応して物理レイヤIF部1
1の識別子が記憶され、同様に、ATMレイヤIF部
1b2,1b3の物理レイヤIF記憶部24には全入力V
PI/VCIに対応して物理レイヤIF部1a2,1a3
の識別子が記憶されている。
[0028] (e) when the control normal normal, the connection device 1c, as shown in solid line in FIG. 4, the physical layer IF unit 1a 1 to 1A 3 and upper layer IF unit 1b 1 ~
1b 3 are connected to each other. That is, the physical layer IF unit 1a 1 of the ATM layer IF storage unit 22 (FIG. 6) Identifier of the ATM layer IF portion 1b 1 in response to all input VPI / VCI is stored, likewise, the physical layer IF section 1a 2, 1a 3 ATM layer IF in the storage unit 22 ATM layer IF unit 1 in response to all input VPI / VCI
The identifiers b 2 and 1b 3 are stored. Also, ATM layer IF portion 1b 1 of the physical layer IF memory section 24 the physical layer IF unit 1 in response to all input VPI / VCI in (Figure 8)
identifier of a 1 is stored, likewise, the physical layer IF storage unit 24 of the ATM layer IF section 1b 2, 1b 3 all inputs V
Physical layer IF units 1a 2 and 1a 3 corresponding to PI / VCI
Is stored.

【0029】物理レイヤIF部1a1は、回線信号より
セルを分離すると共に該セルのVPI/VCIに応じた
セル送出先ATMレイヤIF部1b1を記憶部22より
求め、しかる後、該セルのヘッダにセル送出先ATMレ
イヤIF部1b1の識別子ID1と自識別子ID2(図
7(b)参照)を付加して出力する。接続装置1cは該
識別子を参照してセルをATMレイヤIF部1b1に入
力する。同様に、他の物理レイヤIF部1a2〜1a3
分離されたセルは対応するATMレイヤIF部1b2
1b3に入力する。ATMレイヤIF部1b1〜1b3
入力セルに所定の処理を施して多重分離部MUX/DM
UXに出力する。多重分離部MUX/DMUXは入力セ
ルにルーチング用タグTAGを付加すると共に入力VC
Iを出力VCIで付け替え、しかる後、セルを多重して
ATMスイッチSWに入力する。ATMスイッチSWは
多重分離部で付加されたタグTAGに基づいてセルをス
イッチングして所定の多重分離部MUX/DMUXに入
力する。多重分離部はATMスイッチSWより入力した
セルを分離すると共に、セルに付加されているタグに基
づいて所定のATMレイヤIF部1b1〜1b3に出力す
る。以上により、物理レイヤIF部1a3、ATMレイ
ヤIF部1b3に関して、例えば、図4の点線A,Bで
示すようにセルがルーチングされる。
The physical layer IF unit 1a 1 obtains a cell sending destination ATM layer IF portion 1b 1 in accordance with the VPI / VCI of the cell along with the separation of cell from the line signal from the storage unit 22, thereafter, of the cell the identifier ID1 of the cell transmission destination ATM layer IF portion 1b 1 adds its own identifier ID2 (see FIG. 7 (b)) is output to the header. Connection device 1c inputs the cell to the ATM layer IF portion 1b 1 with reference to the identifier. Similarly, the isolated cells in other physical layer IF unit 1a 2 ~1a 3 2 corresponding ATM layer IF section 1b ~
Input to 1b 3. ATM layer IF unit 1b 1 ~1b 3 is subjected to predetermined processing to an input cell demultiplexer MUX / DM
Output to UX. The demultiplexing unit MUX / DMUX adds a routing tag TAG to an input cell and inputs VC.
I is replaced by the output VCI, after which the cells are multiplexed and input to the ATM switch SW. The ATM switch SW switches cells based on the tag TAG added by the demultiplexing unit and inputs the cells to a predetermined demultiplexing unit MUX / DMUX. Demultiplexing unit while separating the cell inputted from the ATM switch SW, and outputs based on the tag attached to the cell in a predetermined ATM layer IF unit 1b 1 ~1b 3. As described above, for the physical layer IF unit 1a 3 and the ATM layer IF unit 1b 3 , cells are routed as shown by dotted lines A and B in FIG. 4, for example.

【0030】ATMレイヤIF部1b1は所定の処理を
実行した後、セルヘッダに付加されているVPI/VC
Iに応じたセル送出先物理レイヤIF部1a1を記憶部
24より求める。しかる後、セルのヘッダに該求めたセ
ル送出先物理レイヤIF部1a1の識別子ID1と自識
別子ID2(図7(b)参照)を付加して出力する。接続
装置1cは該識別子を参照してセルを物理レイヤIF部
1a1に入力する。同様に、他のATMレイヤIF部1
2〜1b3から出力されたセルは対応する物理レイヤI
F部1a2〜1a3に入力する。
[0030] After the ATM layer IF unit 1b 1 is executing the predetermined process, VPI / VC added to the cell header
The cell sending destination physical layer IF unit 1a 1 corresponding to I obtained from the storage unit 24. Thereafter, and outputs the added and cell transmission destination physical ID ID1 Layer IF unit 1a 1 found the header of the cell self-identifier ID2 (see FIG. 7 (b)). Connection device 1c inputs the cell to the physical layer IF section 1a 1 by referring to the identifier. Similarly, other ATM layer IF units 1
The cells output from b 2 to 1b 3 correspond to the corresponding physical layer I
Input to the F unit 1a 2 ~1a 3.

【0031】(f)障害発生時の第1の制御 図9はATMレイヤIF部に障害が発生した場合の処理
フローである。所定のATMレイヤIF部に障害が発生
すると、該障害発生は障害検出部25(図8)により検
出されて制御装置CNTに通知される(ステップ10
1)。制御装置CNTは、障害発生ATMレイヤIF部
に収容されているコネクション数を確認する(ステップ
102)。ついで、制御装置CNTは1→iとし、呼処
理時に申告された各呼の申告帯域値を参照して障害発生
ATMレイヤIF部に収容されている第i番目のコネク
ションの帯域uを求める(ステップ104)。しかる
後、該帯域uより大きな割当可能帯域を有する新たなA
TMレイヤIF部が存在するか調べる(ステップ10
5)。制御装置CNTは、各ATMレイヤIF部1b1
〜1b4の物理帯域a、実際の使用帯域b、更に使用可
能な割当可能帯域c(=a−b)をメモリに管理してい
るから、該メモリを参照して帯域uより大きな割当可能
帯域cを有するATMレイヤIF部が存在するか調べ
る。存在しなければ、救済不可能であるとして保守端末
MTRに表示する(ステップ106)。
(F) First Control at the Time of Failure Occurrence FIG. 9 is a processing flow when a failure occurs in the ATM layer IF unit. When a failure occurs in a predetermined ATM layer IF unit, the occurrence of the failure is detected by the failure detection unit 25 (FIG. 8) and notified to the control device CNT (step 10).
1). The control device CNT confirms the number of connections accommodated in the faulty ATM layer IF section (step 102). Next, the control unit CNT sets 1 → i, and obtains the bandwidth u of the i-th connection accommodated in the faulty ATM layer IF unit with reference to the declared bandwidth value of each call declared at the time of call processing (step 104). Thereafter, a new A having an allocatable band larger than the band u
Check whether a TM layer IF section exists (step 10).
5). The control device CNT is connected to each ATM layer IF unit 1b 1
11b 4 Since the physical band a, the actual used band b, and the available band c (= ab) are managed in the memory, the available band is larger than the band u by referring to the memory. Check whether there is an ATM layer IF unit having c. If it does not exist, it is displayed on the maintenance terminal MTR that the repair is impossible (step 106).

【0032】一方、帯域uより大きな割当可能帯域cを
有する別のATMレイヤIF部が存在存在すれば、AT
Mスイッチ内のルートを該ATMレイヤIF部へ張り替
える(ステップ107)。ルートの張替は以下のように
行う。 (1) 第iコネクションが上り方向の場合: 障害発生A
TMレイヤIF部に対応するVC変換テーブル2b1(図
5)より第i番目のコネクションに応じたVC変換情報
を求め、該VC変換情報を前記別のATMレイヤIF部
に対応するVC変換テーブル2b1に移動する。 (2) 第iコネクションが下り方向の場合: VC変換テ
ーブルにおいて、出力VCIとして第iコネクションの
VCI値を有し、かつ、タグとして障害発生ATMレ
イヤIF部向けのタグ値を有するVC変換情報をサーチ
し、該VC変換情報のタグを前記別のATMレイヤIF
部向けのタグ値に変更する。
On the other hand, if there is another ATM layer IF unit having an allocatable band c larger than the band u, the AT
The route in the M switch is switched to the ATM layer IF unit (step 107). The route replacement is performed as follows. (1) When the i-th connection is in the upstream direction: Failure A
VC conversion information corresponding to the i-th connection is obtained from the VC conversion table 2b 1 (FIG. 5) corresponding to the TM layer IF section, and the VC conversion information is converted to the VC conversion table 2b corresponding to the another ATM layer IF section. to move to 1. (2) When the i-th connection is in the downstream direction: In the VC conversion table, VC conversion information having the VCI value of the i-th connection as the output VCI and having the tag value for the faulty ATM layer IF section as the tag. Searching the tag of the VC conversion information to the another ATM layer IF
Change to the tag value for the department.

【0033】しかる後、制御装置CNTは、接続装置1
cに第i番目のコネクションについて、物理レイヤIF
部とATMレイヤIF部間の接続変更を指示する(ステ
ップ108)。この接続指示により、接続装置1cは第
iコネクションが上りコネクションの場合には、指示さ
れた物理レイヤIF部にVPI/VCIと新たな接続先
ATMレイヤIF部を通知する。物理レイヤIF部は記
憶部22(図6)に通知されたVPI/VCIに対応さ
せて接続先ATMレイヤIF部の識別子を記憶する。一
方、接続装置1cは第iコネクションが下りコネクショ
ンの場合には、指示されたATMレイヤIF部にVPI
/VCIと新たな接続先物理レイヤIF部を通知する。
ATMレイヤIF部は記憶部24(図8)に通知された
VPI/VCIに対応させて接続先物理レイヤIF部の
識別子を記憶する。
Thereafter, the control device CNT starts the connection device 1
c, for the i-th connection, the physical layer IF
The change of the connection between the unit and the ATM layer IF unit is instructed (step 108). In response to the connection instruction, when the i-th connection is an uplink connection, the connection device 1c notifies the specified physical layer IF unit of the VPI / VCI and the new connection destination ATM layer IF unit. The physical layer IF unit stores the identifier of the connection destination ATM layer IF unit in association with the VPI / VCI notified to the storage unit 22 (FIG. 6). On the other hand, when the i-th connection is a downlink connection, the connection device 1c transmits the VPI to the designated ATM layer IF unit.
/ VCI and a new connection destination physical layer IF unit.
The ATM layer IF unit stores the identifier of the connection destination physical layer IF unit in association with the VPI / VCI notified to the storage unit 24 (FIG. 8).

【0034】以上により、第i番目のコネクション(V
CコネクションあるいはVPコネクション)についての
処理が終了すれば、全コネクションについて上記処理が
終了したか判断し(ステップ109)、終了してなけれ
ばiを歩進して(ステップ110)、以後、ステップ1
04以降の処理を繰り返す。従って、図4の状態におい
て、ATMレイヤIF部1b3に障害が発生すると図9
の処理フローに従って、ATMレイヤIF部の切り替
え、スイッチ側パスの切り替えが行われて通信が続行す
る。すなわち、ATMレイヤIF部1b3に障害が発生
すると、該障害発生は障害検出部25(図8)により検
出されて制御装置CNTに通知される。制御装置CNT
は、各ATMレイヤIF部1b1〜1b4の物理帯域a、
実際の使用帯域b、割当可能帯域cを管理しているか
ら、障害発生通知により帯域的に余裕のある正常の別の
ATMレイヤIF部1b4を求める。
As described above, the i-th connection (V
If the processing for the C connection or the VP connection is completed, it is determined whether or not the above processing has been completed for all connections (step 109). If not completed, i is incremented (step 110).
The process after 04 is repeated. Accordingly, in the state of FIG. 4, when a failure occurs in the ATM layer IF unit 1b 3 9
According to the processing flow of (1), switching of the ATM layer IF unit and switching of the switch-side path are performed, and communication continues. That is, when a failure occurs in the ATM layer IF section 1b 3, the failure is reported to the controller CNT is detected by the failure detecting unit 25 (FIG. 8). Control device CNT
The physical band a of the ATM layer IF unit 1b 1 ~1b 4,
The actual used bandwidth b, because managing the assignable bandwidth c, the bandwidth to determine the different ATM layer IF section 1b 4 normal can afford a failure notification.

【0035】ついで、制御装置CNTは、障害発生AT
MレイヤIF部1b3及び上記別のATMレイヤIF部
1b4に対応するVC変換テーブル2b1(図5参照)の
内容を変更する。例えば、障害が発生したATMレイヤ
IF部13に収容されている全コネクションのスイッチ
側パス(図4のルートA,B)が図10のルートA′、
B′になるように切り替える。この切り替えは、以下の
ように行う。 (1) 上りコネクションの変更(A→A′の変更):障害
発生ATMレイヤIF部1b3に対応するVC変換テー
ブル2b1の内容を新たなATMレイヤIF部1b4に対
応するVC変換テーブル2b1に移動する。 (2) 下りコネクションの変更(B→B′の変更):全V
C変換テーブルに保持されている障害発生ATMレイヤ
IF部1b3向けのタグ値を新たなATMレイヤIF部
1b4向けのタグ値に変更する。
Next, the control unit CNT sets the fault occurrence AT
The contents of the VC conversion table 2b 1 (see FIG. 5) corresponding to the M layer IF unit 1b 3 and the another ATM layer IF unit 1b 4 are changed. For example, the switch-side path of all the connections that are accommodated in the ATM layer IF unit 1 3 failed (root of FIG 4 A, B) is the root A of FIG. 10 ',
Switch to B '. This switching is performed as follows. (1) change of the uplink connection (A → A change of '): failure ATM layer IF section VC conversion table 2b that the contents of the VC conversion table 2b 1 corresponding to 1b 3 corresponding to the new ATM layer IF section 1b 4 to move to 1. (2) Downlink change (change from B to B '): all V
To change the tag value of the failed ATM layer IF section 1b 3 friendly held in C conversion table tag value of a new ATM layer IF section 1b for 4.

【0036】しかる後、制御装置CNTは接続装置1c
に物理レイヤIF部1a3とATMレイヤIF部1b4
の接続を指示する。この接続指示により、接続装置1c
は物理レイヤIF部1a3に接続先ATMレイヤIF部
1b4を通知する。物理レイヤIF部1a3は記憶部22
(図6)に通知されたATMレイヤIF部1b4の識別
子を記憶する。又、接続装置1cはATMレイヤIF部
1b4に接続先物理レイヤIF部1a3を通知する。AT
MレイヤIF部1b4は記憶部24(図8)に通知され
た物理レイヤIF部1a3の識別子を記憶する。
Thereafter, the control device CNT connects to the connection device 1c.
And instructs the connection between the physical layer IF unit 1a 3 and the ATM layer IF section 1b 4 in. By this connection instruction, the connection device 1c
And notifies the destination ATM layer IF section 1b 4 The physical layer IF unit 1a 3. Physical layer IF unit 1a 3 storage unit 22
Storing an identifier of the ATM layer IF section 1b 4 notified (FIG. 6). The connection device 1c notifies the destination physical layer IF unit 1a 3 to the ATM layer IF section 1b 4. AT
M layer IF section 1b 4 stores the identifier of the storage unit 24 the physical layer IF unit 1a 3 is notified (FIG. 8).

【0037】以上により、物理レイヤ1a3はセルヘッ
ダにATMレイヤIF部1b4の識別子を付加して接続
装置1cに入力する。接続装置1cは該識別子を参照し
てセルをATMレイヤIF部1b4に入力し、ATMレ
イヤIF部1b4は該セルに所定の処理を施して多重分
離部MUX/DMUXに入力し、多重分離部及びATM
スイッチは該セルをルートA′に従ってルーチングす
る。又、多重分離部MUX/DMUX及びATMスイッ
チSWは物理レイヤ1a3向けのセルをルートB′に従
ってATMレイヤIF部1b4にルーチングする。AT
MレイヤIF部1b4はスイッチ側から入力されたセル
のヘッダに物理レイヤIF部1a3の識別子を付加して
接続装置1cに入力する。接続装置1cは該識別子を参
照してセルを物理レイヤIF部1a3に入力する。
As described above, the physical layer 1a 3 adds the identifier of the ATM layer IF section 1b 4 to the cell header and inputs the cell header to the connection device 1c. Connection device 1c enter the cell by referring to the identifier in the ATM layer IF section 1b 4, ATM layer IF section 1b 4 is input to the demultiplexing unit MUX / DMUX performs a predetermined process on the cell demultiplexing Department and ATM
The switch routes the cell according to route A '. Further, the demultiplexer MUX / DMUX and ATM switch SW to route the cells of the physical layer 1a 3 for the ATM layer IF section 1b 4 according to the route B '. AT
M layer IF section 1b 4 is input to the connection device 1c by adding an identifier of a physical layer IF unit 1a 3 in the header of the cell input from the switch side. Connection device 1c inputs the cell to the physical layer IF section 1a 3 with reference to the identifier.

【0038】(g)障害発生時の第2の制御 図11は特定のVPI/VCIを有するコネクションに
ついてのみATMレイヤIF部に障害が発生した時の制
御を説明するためのセル交換システム、図12はその処
理フローである。特定のVPI/VCIを有するコネク
ションについてATMレイヤIF部に障害が発生する
と、該障害発生は障害検出部25(図8)により検出さ
れて制御装置CNTに通知される(ステップ201)。
制御装置CNTは、呼処理時に申告されて保存してある
各呼の申告帯域値より障害コネクションの帯域uを求め
(ステップ202)、該帯域uより大きな割当可能帯域
を有するATMレイヤIF部が存在するか調べる(ステ
ップ203)。存在しなければ、救済不可能であるとし
て保守端末MTRに表示する(ステップ204)。
(G) Second Control at the Time of Failure Occurrence FIG. 11 is a cell switching system for explaining control when a failure occurs in the ATM layer IF section only for a connection having a specific VPI / VCI. Is the processing flow. When a failure occurs in the ATM layer IF unit for a connection having a specific VPI / VCI, the failure is detected by the failure detection unit 25 (FIG. 8) and notified to the control device CNT (step 201).
The control unit CNT obtains the bandwidth u of the failed connection from the declared bandwidth value of each call declared and stored at the time of call processing (step 202), and there is an ATM layer IF unit having an assignable bandwidth larger than the bandwidth u. A check is made as to whether or not to perform (step 203). If it does not exist, it is displayed on the maintenance terminal MTR that it cannot be repaired (step 204).

【0039】存在すれば、ATMスイッチ内のルートを
該ATMレイヤIF部へ張り替える(ステップ20
5)。パスの張替は以下のように行う。 (1) 障害コネクションが上り方向の場合: 障害発生A
TMレイヤIF部に対応するVC変換テーブル2b1(図
5)より障害コネクションに応じたVC変換情報を求
め、該VC変換情報を新たな別のATMレイヤIF部に
対応するVC変換テーブル2b1に移動する。 (2) 障害コネクションが下り方向の場合: VC変換テ
ーブルにおいて、出力VCIとして障害コネクションの
VCI値を有し、かつ、タグとして障害発生ATMレ
イヤIF部向けのタグ値を有するVC変換情報をサーチ
し、該VC変換情報のタグを前記別のATMレイヤIF
部向けのタグ値に変更する。
If there is, the route in the ATM switch is switched to the ATM layer IF section (step 20).
5). The replacement of the path is performed as follows. (1) When the failed connection is in the upstream direction: Failure A
VC conversion information corresponding to the faulty connection is obtained from the VC conversion table 2b 1 (FIG. 5) corresponding to the TM layer IF unit, and the VC conversion information is converted to a new VC conversion table 2b 1 corresponding to another ATM layer IF unit. Moving. (2) When the failed connection is in the downstream direction: Search the VC conversion table for VC conversion information having the VCI value of the failed connection as the output VCI and the tag value for the failed ATM layer IF section as a tag. And the tag of the VC conversion information,
Change to the tag value for the department.

【0040】しかる後、制御装置CNTは、接続装置1
cに障害発生コネクションについて、物理レイヤIF部
とATMレイヤIF部間の接続変更を指示する(ステッ
プ206)。この接続指示により、接続装置1cは障害
コネクションが上りコネクションの場合、指示された物
理レイヤIF部にVPI/VCIと新たな接続先ATM
レイヤIF部を通知する。物理レイヤIF部は記憶部2
2(図6)に通知されたVPI/VCIに対応させて接
続先ATMレイヤIF部の識別子を記憶する。一方、障
害コネクションが下りコネクションの場合、接続装置1
cは指示されたATMレイヤIF部にVPI/VCIと
新たな接続先物理レイヤIF部を通知する。ATMレイ
ヤIF部は記憶部24(図8)に通知されたVPI/V
CIに対応させて接続先物理レイヤIF部の識別子を記
憶する。
Thereafter, the control device CNT starts the connection device 1
Instruct c to change the connection between the physical layer IF unit and the ATM layer IF unit for the faulty connection (step 206). In response to the connection instruction, when the failure connection is an uplink connection, the connection device 1c transmits the VPI / VCI and the new connection destination ATM to the specified physical layer IF unit.
Notify the layer IF section. The physical layer IF unit is the storage unit 2
2 (FIG. 6), the identifier of the connection destination ATM layer IF unit is stored in correspondence with the VPI / VCI notified. On the other hand, if the failed connection is a downlink connection, the connection device 1
“c” notifies the instructed ATM layer IF unit of the VPI / VCI and the new connection destination physical layer IF unit. The ATM layer IF unit outputs the VPI / V notified to the storage unit 24 (FIG. 8).
The identifier of the connection destination physical layer IF unit is stored in association with the CI.

【0041】以上により、所定のVPI/VCIコネク
ションについてATMレイヤIF部に障害が発生したと
き、接続装置1cは該コネクションに関してのみセルを
帯域的に余裕のある別のATMレイヤIF部に入力す
る。例えば、正常時に接続装置1cは図12に示すよう
に、物理レイヤIF部1a 1〜1a3と上位レイヤIF部
1b1〜1b3の間をそれぞれ接続している。又、物理レ
イヤIF部1a3及びATMレイヤIF部1b3はVCコ
ネクションVPIa/VCIa、VPIb/VCIbを
収容し、多重分離部MUX/DMUX及びATMスイッ
チSWはATMレイヤIF部1b3を介してこれらコネ
クションのセルを入力され、VPIa/VCIaのセル
を回線L12に送出し、VPIb/VCIbのセルを回線
22に送出する。
As described above, the predetermined VPI / VCI connector
A failure has occurred in the ATM layer IF
The connection device 1c changes the cell only for the connection.
Input to another ATM layer IF unit with sufficient bandwidth
You. For example, in a normal state, the connection device 1c is as shown in FIG.
The physical layer IF unit 1a 1~ 1aThreeAnd upper layer IF section
1b1~ 1bThreeAre connected to each other. In addition, physical
Ear IF section 1aThreeAnd ATM layer IF unit 1bThreeIs VC
Connection VPIa / VCIa, VPIb / VCIb
Multiplexing / demultiplexing unit MUX / DMUX and ATM switch
Switch SW is the ATM layer IF unit 1bThreeThrough these connectors
Cell of VPIa / VCIa
Is the line L12And transmit VPIb / VCIb cells to the line
Ltwenty twoTo send to.

【0042】かかる状態において、コネクションVPI
a/VCIaについてATMレイヤIF部1b3に障害
が発生すると、制御装置CNTは該コネクションVPI
a/VCIaの帯域uより大きい使用可能帯域を有する
ATMレイヤIF部1b4を求める。ついで、制御装置
CNTはVCコネクションVPIa/VCIaのスイッ
チ内ルートを図13の点線Aに示すように切り替え、し
かる後、接続装置1cを制御して物理レイヤIF部1a
3をコネクションVPIa/VCIaに関してのみ帯域
的に余裕のある上位レイヤIF部1b4に接続する。
尚、コネクションVPIb/VCIbについては、依然
として物理レイヤIF部1a3を上位レイヤIF部1b3
に接続する。以上のようにすれば、以後、VCコネクシ
ョンVPIa/VCIaのセルは物理レイヤIF部1a
3→接続装置1c→ATMレイヤIF部1b4→多重分離
部、ATMスイッチ→ATMレイヤIF部1b1を介し
て回線L12に送出される。すなわち、ATMレイヤIF
部において特定のコネクションのみに障害が発生して
も、帯域的に余裕のある上位レイヤIF部を介して通信
を継続することができる。
In this state, the connection VPI
when a failure occurs in the ATM layer IF section 1b 3 for a / VCIa, the controller CNT is the connection VPI
Request ATM layer IF section 1b 4 having a band u greater than the available bandwidth of a / VCIa. Next, the control device CNT switches the intra-switch route of the VC connection VPIa / VCIa as shown by a dotted line A in FIG. 13, and then controls the connection device 1c to control the physical layer IF unit 1a.
3 to connect the upper layer IF section 1b 4 with bandwidth to spare only for connection VPIa / VCIa.
Note that the physical layer IF unit 1a 3 is still connected to the upper layer IF unit 1b 3 for the connection VPIb / VCIb.
Connect to By doing so, the cells of the VC connection VPIa / VCIa are thereafter stored in the physical layer IF unit 1a.
3 → connection device 1c → ATM layer IF section 1b 4 → demultiplexer, is transmitted to the line L 12 through the ATM switch → ATM layer IF unit 1b 1. That is, the ATM layer IF
Even if a failure occurs only in a specific connection in the unit, communication can be continued via the upper layer IF unit having sufficient bandwidth.

【0043】(C)具体例 (a)ATMレイヤに障害が発生した場合 図14、図15はATMレイヤに障害が発生した場合の
具体例であり、PHIFは物理レイヤIF部を、ATI
FはATMレイヤIF部を意味する。図15に示すよう
にユーザA,ユーザB間にパスαが形成され、ユーザ
B、ユーザC間にパスβが形成されている。ユーザAは
物理レイヤIF部PHIF#0とATMレイヤIF部ATIF#5と接
続装置1cにより接続され、ユーザBは物理レイヤIF
部PHIF#4とATMレイヤIF部ATIF#8と接続装置1cによ
り接続され、ユーザCは物理レイヤIF部PHIF#7とATM
レイヤIF部ATIF#10と接続装置1cにより接続されて
いる。
(C) Specific Example (a) When a Failure Occurs in the ATM Layer FIGS. 14 and 15 show specific examples in which a failure occurs in the ATM layer.
F means an ATM layer IF unit. As shown in FIG. 15, a path α is formed between users A and B, and a path β is formed between users B and C. User A is connected to the physical layer IF unit PHIF # 0 and ATM layer IF unit ATIF # 5 by the connection device 1c, and user B is connected to the physical layer IF unit
The user C is connected to the physical layer IF unit PHIF # 7 and the ATM by the connection device 1c.
It is connected to the layer IF unit ATIF # 10 by the connection device 1c.

【0044】パスαは45Mbpsのパスであり、ユー
ザA→物理レイヤIF部PHIF#0→接続装置1c→ATM
レイヤIF部ATIF#5→多重分離部、ATMスイッチ→AT
MレイヤIF部ATIF#8→接続装置1c→物理レイヤIF
部PHIF#4→ユーザBのルートを有している。入力セルに
はVPI/VCI値として16/32が付加されるが、
多重分離部で48/128に付け替えられて送出され
る。パスβは32Mbpsのパスであり、ユーザC→物
理レイヤIF部PHIF#7→接続装置1c→ATMレイヤI
F部ATIF#10→多重分離部、ATMスイッチ→ATMレイヤ
IF部ATIF#8→接続装置1c→物理レイヤIF部PHIF#4
→ユーザBのルートを有している。入力セルにはVPI
/VCI値として64/84が付加されるが、多重分離
部で32/64に付け替えられて送出される。
The path α is a 45 Mbps path, and the user A → the physical layer IF unit PHIF # 0 → the connection device 1c → the ATM
Layer IF unit ATIF # 5 → demultiplexing unit, ATM switch → AT
M layer IF unit ATIF # 8 → connection device 1c → physical layer IF
The section PHIF # 4 has a route of user B. Although 16/32 is added to the input cell as the VPI / VCI value,
The multiplexing / demultiplexing unit replaces the data with 48/128 and sends it. Path β is a 32 Mbps path, and the user C → the physical layer IF unit PHIF # 7 → the connection device 1c → the ATM layer I
F unit ATIF # 10 → demultiplexing unit, ATM switch → ATM layer IF unit ATIF # 8 → connection device 1c → physical layer IF unit PHIF # 4
→ It has the route of user B. VPI in input cell
Although 64/84 is added as the / VCI value, it is changed to 32/64 by the demultiplexing unit and transmitted.

【0045】ATMレイヤIF部ATIF#8に障害が発生す
ると、図15に示すように物理レイヤIF部PHIF#4とA
TMレイヤIF部ATIF#8間の接続に替えて、物理レイヤ
IF部PHIF#4とATMレイヤIF部ATIF#12間が接続さ
れ、パスα、パスβはそれぞれパスα′、パスβ′に変
化する。すなわち、パスα′は、ユーザA→物理レイヤ
IF部PHIF#0→接続装置1c→ATMレイヤIF部ATIF
#5→多重分離部、ATMスイッチ→ATMレイヤIF部ATI
F#12→接続装置1c→物理レイヤIF部PHIF#4→ユーザ
Bのルートに変化する。パスα′は、パスαと同様にユ
ーザA,B間を接続するため両者間の通信を継続でき
る。又、パスβ′は、ユーザC→物理レイヤIF部PHIF
#7→接続装置1c→ATMレイヤIF部ATIF#10→多重
分離部、ATMスイッチ→ATMレイヤIF部ATIF#12→接
続装置1c→物理レイヤIF部PHIF#4→ユーザBのルー
トに変化する。パスβ′は、パスβと同様にユーザC,
B間を接続するため、両者間の通信を継続できる。
When a failure occurs in the ATM layer IF unit ATIF # 8, as shown in FIG.
The physical layer IF unit PHIF # 4 and the ATM layer IF unit ATIF # 12 are connected instead of the connection between the TM layer IF units ATIF # 8, and the paths α and β change to paths α ′ and β ′, respectively. I do. That is, the path α 'is defined as follows: user A → physical layer IF unit PHIF # 0 → connection device 1c → ATM layer IF unit ATIF
# 5 → Demultiplexing unit, ATM switch → ATM layer IF unit ATI
The route changes from F # 12 → connection device 1c → physical layer IF unit PHIF # 4 → user B route. The path α ′ connects the users A and B similarly to the path α, so that communication between the users A and B can be continued. Also, the path β ′ is user C → physical layer IF unit PHIF
# 7 → connection device 1c → ATM layer IF unit ATIF # 10 → multiplexing / demultiplexing unit, ATM switch → ATM layer IF unit ATIF # 12 → connection device 1c → physical layer IF unit PHIF # 4 → user B route. The path β ′ is the same as the path β,
Since the connection between B and B is established, the communication between them can be continued.

【0046】(b)特定のコネクションについて障害が
発生した場合 図16は特定のコネクションについてATMレイヤIF
部に障害が発生した場合の具体例であり、PHIFは物
理レイヤIF部を、ATIFはATMレイヤIF部を意
味する。図14に示す状態において、ATMレイヤIF
部ATIF#10においてVPI/VCI=32/64のコネ
クションに障害が発生したとする。かかる場合、図16
に示すようにVPI/VCI=32/64のコネクショ
ンに関して物理レイヤIF部PHIF#4とATMレイヤIF
部ATIF#8間の接続に替えて、物理レイヤIF部PHIF#4と
ATMレイヤIF部ATIF#12間が接続され、パスβはパ
スβ′に変化する。すなわち、パスβ′は、ユーザC→
物理レイヤIF部PHIF#7→接続装置1c→ATMレイヤ
IF部ATIF#10→多重分離部、ATMスイッチ→ATMレイ
ヤIF部ATIF#12→接続装置1c→物理レイヤIF部PHI
F#4→ユーザBのルートに変化する。このパスβ′によ
りユーザC,B間のパスが保持され、通信の続行が可能
になる。
(B) When a Failure Occurs for a Specific Connection FIG. 16 shows an ATM layer IF for a specific connection.
This is a specific example in the case where a failure occurs in a unit, where PHIF means a physical layer IF unit and ATIF means an ATM layer IF unit. In the state shown in FIG.
Assume that a failure has occurred in the connection of VPI / VCI = 32/64 in the unit ATIF # 10. In such a case, FIG.
As shown in the figure, for the connection of VPI / VCI = 32/64, the physical layer IF unit PHIF # 4 and the ATM layer IF
Instead of the connection between the units ATIF # 8, the physical layer IF unit PHIF # 4 and the ATM layer IF unit ATIF # 12 are connected, and the path β changes to a path β ′. That is, the path β ′ is determined by the user C →
Physical layer IF unit PHIF # 7 → Connection device 1c → ATM layer IF unit ATIF # 10 → Demultiplexer / ATM switch → ATM layer IF unit ATIF # 12 → Connection device 1c → Physical layer IF unit PHI
F # 4 → changes to the route of user B. The path β 'holds the path between the users C and B, and the communication can be continued.

【0047】(D)変形例 以上では、障害発生時に制御装置CRTの制御で自動的
に物理レイヤIF部とATMレイヤIF部間の接続を切
り替えた場合について説明したが、保守端末MTRより
保守者がコマンドで物理レイヤIF部と正常のATMレ
イヤIF部間の接続を指示し、該指示に従って制御装置
は接続装置を制御して指示された物理レイヤIF部と正
常の上位レイヤIF部間を接続するように構成すること
もできる。以上では、物理レイヤIF部として3個、A
TMレイヤIF部として4個図示した場合について説明
したが、これら物理レイヤIF部及びATMレイヤIF
部の数は同一であっても良く、又、その数は任意であ
る。以上、本発明を実施例により説明したが、本発明は
請求の範囲に記載した本発明の主旨に従い種々の変形が
可能であり、本発明はこれらを排除するものではない。
(D) Modified Example The case where the connection between the physical layer IF unit and the ATM layer IF unit is automatically switched under the control of the control device CRT when a failure occurs has been described. Instructs the connection between the physical layer IF section and the normal ATM layer IF section by a command, and in accordance with the instruction, the control device controls the connection device to connect the specified physical layer IF section to the normal upper layer IF section. It can also be configured to do so. In the above, three physical layer IF units, A
Although the case where four TM layer IF units are illustrated has been described, the physical layer IF unit and the ATM layer IF
The number of parts may be the same, and the number is arbitrary. As described above, the present invention has been described with reference to the embodiments. However, the present invention can be variously modified in accordance with the gist of the present invention described in the claims, and the present invention does not exclude these.

【0048】[0048]

【発明の効果】以上本発明によれば、回線インタフェー
ス部を物理レイヤIF部と上位レイヤIF部に分け、接
続装置により任意の物理レイヤIF部と任意の上位レイ
ヤIF部間を接続するように構成したから、ATMレイ
ヤIF部に障害が発生しても物理レイヤを正常な別のA
TMレイヤIF部に接続することにより、ユーザ間でデ
ータ通信を継続することができる。
As described above, according to the present invention, the line interface section is divided into a physical layer IF section and an upper layer IF section, and a connection device connects an arbitrary physical layer IF section to an arbitrary upper layer IF section. With this configuration, even if a failure occurs in the ATM layer IF unit, another physical A
By connecting to the TM layer IF unit, data communication between users can be continued.

【0049】本発明によれば、あるATMレイヤIF部
に収容されている特定のコネクションのみに異常がある
場合、異常コネクションについてのみATMレイヤIF
部を変更するようにしたから、他の正常コネクションの
通信に影響を与えることなく異常コネクションの通信を
継続することができる。本発明によれば、上位レイヤI
F部に障害が発生しても、あるいは特定VPI/VCI
のコネクションについて上位レイヤIF部に障害が発生
しても、帯域的に余裕のある別のATMレイヤIF部を
使用することができ、このため運用/予備の二重化方式
によらなくても障害発生時におけるデータ通信を保証す
ることができる。
According to the present invention, when only a specific connection accommodated in a certain ATM layer IF unit has an abnormality, only the abnormal layer connection of the ATM layer IF
Since the unit is changed, communication of an abnormal connection can be continued without affecting communication of another normal connection. According to the invention, the upper layer I
Even if a failure occurs in the F section or a specific VPI / VCI
Even if a failure occurs in the upper layer IF section for the connection, another ATM layer IF section having a sufficient band can be used. Therefore, even if a failure occurs without using the operation / spare duplication method. Can guarantee data communication.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の概略説明図である。FIG. 1 is a first schematic explanatory diagram of the present invention.

【図2】物理レイヤIF部と上位レイヤIF部の説明図
である。
FIG. 2 is an explanatory diagram of a physical layer IF unit and an upper layer IF unit.

【図3】本発明の第2の概略説明図である。FIG. 3 is a second schematic explanatory diagram of the present invention.

【図4】本発明のATM交換システムの構成図である。FIG. 4 is a configuration diagram of an ATM switching system of the present invention.

【図5】多重分離部の構成図である。FIG. 5 is a configuration diagram of a demultiplexing unit.

【図6】物理レイヤIF部の構成図である。FIG. 6 is a configuration diagram of a physical layer IF unit.

【図7】ATMセルの構成説明図である。FIG. 7 is an explanatory diagram of a configuration of an ATM cell.

【図8】ATMレイヤIF部の構成図である。FIG. 8 is a configuration diagram of an ATM layer IF unit.

【図9】ATMレイヤIF部に障害が発生した場合の処
理フローである。
FIG. 9 is a processing flow when a failure occurs in an ATM layer IF unit.

【図10】本発明の動作説明図である。FIG. 10 is a diagram illustrating the operation of the present invention.

【図11】特定のコネクションに障害が発生した場合の
制御説明図である。
FIG. 11 is an explanatory diagram of control when a failure occurs in a specific connection.

【図12】特定のコネクションに障害が発生した場合の
処理フローである。
FIG. 12 is a processing flow when a failure occurs in a specific connection.

【図13】特定のコネクションに障害が発生した場合の
制御説明図である。
FIG. 13 is an explanatory diagram of control when a failure occurs in a specific connection.

【図14】ATMレイヤIF部に障害が発生した場合の
具体例(その1)である。
FIG. 14 is a specific example (part 1) when a failure occurs in the ATM layer IF unit.

【図15】ATMレイヤIF部に障害が発生した場合の
具体例(その2)である。
FIG. 15 is a specific example (part 2) when a failure occurs in the ATM layer IF unit.

【図16】特定コネクションに障害が発生した場合の具
体例である。
FIG. 16 is a specific example when a failure occurs in a specific connection.

【図17】ATM交換システムの構成図である。FIG. 17 is a configuration diagram of an ATM switching system.

【図18】ATMセルの構成図である。FIG. 18 is a configuration diagram of an ATM cell.

【図19】回線インタフェースの構成図である。FIG. 19 is a configuration diagram of a line interface.

【図20】SONET STS-3Cフレームフォーマットの説明図
である。
FIG. 20 is an explanatory diagram of a SONET STS-3C frame format.

【図21】回線インタフェースの別の構成図である。FIG. 21 is another configuration diagram of a line interface.

【図22】ATMスイッチの構成図である。FIG. 22 is a configuration diagram of an ATM switch.

【図23】従来の回線インタフェースの問題点説明図で
ある。
FIG. 23 is an explanatory diagram of a problem of a conventional line interface.

【符号の説明】[Explanation of symbols]

SW・・セルスイッチ LIF・・回線インタフェース装置 CNT・・制御装置 1a1〜1a3・・物理レイヤIF部 1b1〜1b4・・上位レイヤIF部 1c・・接続装置SW · · cell switch LIF · · line interface unit CNT · · controller 1a 1 ~1a 3 ·· physical layer IF unit 1b 1 ~1b 4 ·· upper layer IF section 1c · · connecting device

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 所定の回線から入力した信号よりセルを
分離すると共に、該セルに所定の処理を施した後スイッ
チに送出し、スイッチから入力したセルを回線信号のペ
イロード部にマッピングして別の回線に送出する回線イ
ンタフェース装置において、 回線信号に応じた物理レイヤ終端処理をそれぞれ実行す
る複数の物理レイヤIF部と、 共通の上位レイヤ終端処理等をそれぞれ実行する複数の
上位レイヤIF部と、 所定の物理レイヤIF部と上位レイヤIF部間を接続す
る接続装置を備えたことを特徴とする回線インタフェー
ス装置。
A cell is separated from a signal input from a predetermined line, and after performing predetermined processing on the cell, the cell is transmitted to a switch, and the cell input from the switch is mapped to a payload portion of a line signal to be separated. A plurality of physical layer IF units each performing a physical layer termination process according to a line signal, a plurality of upper layer IF units each performing a common upper layer termination process and the like, A line interface device comprising a connection device for connecting a predetermined physical layer IF unit and an upper layer IF unit.
【請求項2】 光信号に応じた物理レイヤ終端処理を実
行する物理レイヤIF部、電気信号に応じた物理レイヤ
終端処理を実行する物理レイヤIF部を備えた請求項1
記載の回線インタフェース装置。
2. A physical layer IF unit for executing a physical layer termination process according to an optical signal, and a physical layer IF unit for executing a physical layer termination process according to an electric signal.
A line interface device as described.
【請求項3】 物理レイヤIF部は、回線信号より分離
したセルのヘッダに接続先の上位レイヤIF部を特定す
る識別子を付加し、接続装置は該識別子を参照してセル
を所定の上位レイヤIF部に入力し、上位レイヤIF部
はスイッチより入力されたセルのヘッダに接続先の物理
レイヤIF部を特定する識別子を付加し、接続装置は該
識別子を参照してセルを所定の物理レイヤIF部に入力
することを特徴とする請求項1記載の回線インタフェー
ス装置。
3. The physical layer IF unit adds an identifier for specifying an upper layer IF unit of a connection destination to a header of a cell separated from a line signal, and the connection device refers to the identifier to determine a cell in a predetermined upper layer layer. Input to the IF section, the upper layer IF section adds an identifier for specifying the physical layer IF section to be connected to the header of the cell input from the switch, and the connection device refers to the identifier to refer to the cell to a predetermined physical layer. 2. The line interface device according to claim 1, wherein the signal is input to an IF unit.
【請求項4】 上位レイヤIF部に障害が発生したと
き、接続装置は該上位レイヤIF部に接続されている物
理レイヤIF部を帯域的に余裕のある別の正常な上位レ
イヤIF部に接続することを特徴とする請求項1記載の
回線インタフェース装置。
4. When a failure occurs in the upper layer IF section, the connection device connects the physical layer IF section connected to the upper layer IF section to another normal upper layer IF section having sufficient bandwidth. The line interface device according to claim 1, wherein
【請求項5】 所定のコネクションについてのみ上位レ
イヤIF部に障害が発生したとき、接続装置は該上位レ
イヤIF部に接続されている物理レイヤIF部を該コネ
クションに関してのみ、帯域的に余裕のある別の上位レ
イヤIF部に接続することを特徴とする請求項1記載の
回線インタフェース装置。
5. When a failure occurs in an upper layer IF section only for a predetermined connection, the connection device has a spare band in the physical layer IF section connected to the upper layer IF section only for the connection. 2. The line interface device according to claim 1, wherein the line interface device is connected to another upper layer IF unit.
【請求項6】 セル交換システムにおいて、 セル単位でセルの方路を切り替えるセルスイッチと、 所定の回線から入力した信号よりセルを分離し、該セル
に所定の処理を施した後、セルスイッチに送出し、セル
スイッチから入力したセルを回線信号のペイロード部に
マッピングして別の回線に送出する回線インタフェース
装置と、 セルスイッチ及び回線インタフェース装置を制御する制
御装置を有し、 回線インタフェース装置は、(1) 回線信号に応じた物理
レイヤ終端処理を実行する複数の物理レイヤIF部と、
(2) それぞれ共通の上位レイヤ終端処理その他の処理を
実行する複数の上位レイヤIF部と、(3) 所定の物理レ
イヤIF部と上位レイヤIF部間を接続する接続装置を
備え、 制御装置は、上位レイヤIF部に障害が発生したとき、
前記接続装置を制御して該上位レイヤIF部に接続され
ている物理レイヤIF部を帯域的に余裕のある別の上位
レイヤIF部に切り替えると共に、該物理レイヤIF部
に収容されているコネクションのスイッチ内ルートを切
り替えることを特徴とするセル交換システム。
6. A cell switching system, comprising: a cell switch for switching a cell route on a cell basis; a cell separating from a signal input from a predetermined line, performing a predetermined process on the cell, and A line interface device for transmitting and mapping the cells input from the cell switch to the payload portion of the line signal and transmitting to another line; and a control device for controlling the cell switch and the line interface device. (1) a plurality of physical layer IF units that execute physical layer termination processing according to the line signal;
(2) a plurality of upper layer IF sections for executing common upper layer termination processing and other processing, and (3) a connection device for connecting a predetermined physical layer IF section and the upper layer IF section, , When a failure occurs in the upper layer IF unit,
The connection device is controlled to switch the physical layer IF unit connected to the upper layer IF unit to another upper layer IF unit having a sufficient bandwidth, and to execute the connection of the connection accommodated in the physical layer IF unit. A cell switching system for switching a route in a switch.
【請求項7】 スイッチ側に上位レイヤIF部に対応し
て、該上位レイヤIF部から入力するセルのVCI値と
セルの出力方路を決定するタグの対応を記憶するテーブ
ルと該テーブルを参照して入力セルにタグを付加するタ
グ付加手段を設け、 前記制御装置は、障害発生の上位レイヤIF部に応じた
テーブルの内容を前記別の上位レイヤIF部に応じたテ
ーブルに移動すると共に、全テーブルにおいて、前記障
害発生の上位レイヤIF部向けのタグ値を前記別の上位
レイヤIF部向けのタグ値に変更することによりスイッ
チ内ルートを切り替えることを特徴とする請求項6記載
のセル交換システム。
7. A table storing, on the switch side, a correspondence between a VCI value of a cell input from the upper layer IF unit and a tag for determining a cell output route, corresponding to the upper layer IF unit, and the table. And a tag adding means for adding a tag to the input cell, the control device moves the contents of the table corresponding to the upper layer IF unit in which the failure has occurred to a table corresponding to the another upper layer IF unit, 7. The cell exchange according to claim 6, wherein in all the tables, a route in the switch is switched by changing a tag value for the upper layer IF unit in which the failure has occurred to a tag value for the another upper layer IF unit. system.
【請求項8】 前記制御装置は、 上位レイヤIF部の使用可能帯域を管理し、前記障害が
発生した上位レイヤIF部に収容されているコネクショ
ン毎に該コネクションの帯域より広い割当可能帯域を有
する別の上位レイヤIF部を求め、それぞれのコネクシ
ョンについて前記物理レイヤIF部を該求めた上位レイ
ヤIF部に接続することを特徴とする請求項6記載のセ
ル交換システム。
8. The control device manages an available bandwidth of an upper layer IF unit, and has, for each connection accommodated in the failed upper layer IF unit, an assignable bandwidth wider than the bandwidth of the connection. 7. The cell switching system according to claim 6, wherein another upper layer IF section is obtained, and for each connection, the physical layer IF section is connected to the obtained upper layer IF section.
【請求項9】 セル交換システムにおいて、 セル単位でセルの方路を切り替えるセルスイッチと、 所定の回線から入力した信号よりセルを分離し、該セル
に所定の処理を施した後、セルスイッチに送出し、セル
スイッチから入力したセルを回線信号のペイロード部に
マッピングして別の回線に送出する回線インタフェース
装置と、 セルスイッチ及び回線インタフェース装置を制御する制
御装置と、 保守端末を有し、 回線インタフェース装置は、(1) 回線信号に応じた物
理レイヤ終端処理をそれぞれ実行する複数の物理レイヤ
IF部と、(2) それぞれ共通の上位レイヤ終端処理その
他の処理を実行する複数の上位レイヤIF部と、(3) 所
定の物理レイヤIF部と上位レイヤIF部間を接続する
接続装置を備え、 保守端末よりコマンドで物理レイヤIF部と正常の上位
レイヤIF部間の接続を指示し、制御装置は前記接続装
置を制御して保守端末より指示された物理レイヤIF部
と正常の上位レイヤIF部間を接続することを特徴とす
るセル交換システム。
9. A cell switching system, comprising: a cell switch for switching a cell route on a cell basis; a cell separated from a signal input from a predetermined line, and a predetermined process performed on the cell; A line interface device for transmitting and mapping cells input from the cell switch to a payload portion of a line signal and transmitting to another line, a control device for controlling the cell switch and the line interface device, and a maintenance terminal. The interface device includes: (1) a plurality of physical layer IF units each performing a physical layer termination process according to a line signal; and (2) a plurality of upper layer IF units each performing a common upper layer termination process and other processes. And (3) a connection device for connecting a predetermined physical layer IF section and an upper layer IF section, and a physical The control unit instructs connection between the IF unit and the normal upper layer IF unit, and controls the connection device to connect the physical layer IF unit and the normal upper layer IF unit specified by the maintenance terminal. Cell switching system.
【請求項10】 セル交換システムにおいて、 セル単位でセルの方路を切り替えるセルスイッチと、 所定の回線から入力した信号よりセルを分離し、該セル
に所定の処理を施した後、セルスイッチに送出し、セル
スイッチから入力したセルを回線信号のペイロード部に
マッピングして別の回線に送出する回線インタフェース
装置と、 セルスイッチ及び回線インタフェース装置を制御する制
御装置を有し、 回線インタフェース装置は、(1) 回線信号に応じた物理
レイヤ終端処理をそれぞれ実行する複数の物理レイヤI
F部と、(2) それぞれ共通の上位レイヤ終端処理その他
の処理を実行する複数の上位レイヤIF部と、(3) 所定
の物理レイヤIF部と上位レイヤIF部間を接続する接
続装置を備え、 制御装置は、所定のコネクションについてのみ上位レイ
ヤIF部に障害が発生したとき、該上位レイヤIF部に
接続されている物理レイヤIF部を該コネクションに関
してのみ、帯域的に余裕のある別の上位レイヤIF部に
前記接続装置を介して接続し、かつ、該コネクションの
スイッチ内ルートを切り替えることを特徴とするセル交
換システム。
10. A cell switching system, comprising: a cell switch for switching a cell route on a cell-by-cell basis; separating a cell from a signal input from a predetermined line, performing predetermined processing on the cell, and A line interface device for transmitting and mapping the cells input from the cell switch to the payload portion of the line signal and transmitting to another line; and a control device for controlling the cell switch and the line interface device. (1) A plurality of physical layers I each executing a physical layer termination process according to a line signal
F section; (2) a plurality of upper layer IF sections each performing common upper layer termination processing and other processing; and (3) a connection device for connecting a predetermined physical layer IF section and the upper layer IF section. When a failure occurs in the upper layer IF section only for a predetermined connection, the control device changes the physical layer IF section connected to the upper layer IF section to another upper layer having a sufficient bandwidth in connection with the connection. A cell switching system connected to a layer IF unit via the connection device, and switching a route of the connection in a switch.
【請求項11】 前記制御装置は、 上位レイヤIF部の使用可能帯域を管理し、前記コネク
ションの帯域より広い使用可能帯域を有する正常な別の
上位レイヤIF部を求め、該コネクションについて物理
レイヤIF部を該別の上位レイヤIF部に接続すること
を特徴とする請求項10記載のセル交換システム。
11. The control device manages an available bandwidth of an upper layer IF unit, obtains another normal upper layer IF unit having an available bandwidth wider than the bandwidth of the connection, and obtains a physical layer IF for the connection. 11. The cell switching system according to claim 10, wherein a unit is connected to said another upper layer IF unit.
【請求項12】 スイッチ側に上位レイヤIF部に対応
して、該上位レイヤIF部から入力するセルのVCI値
とセルの出力方路を決定するタグの対応を記憶するテー
ブルと該テーブルを参照して入力セルにタグを付加する
タグ付加手段を設け、 前記制御装置は、障害発生コネクションのVCI値とタ
グの対応関係を前記別の上位レイヤIF部に応じたテー
ブルに移動してスイッチ内ルートを切り替えることを特
徴とする請求項10記載のセル交換システム。
12. A table for storing, on the switch side, a correspondence between a VCI value of a cell input from the upper layer IF unit and a tag for determining a cell output route, corresponding to the upper layer IF unit, and the table. And a tag adding means for adding a tag to the input cell, and the control device moves the correspondence between the VCI value of the faulty connection and the tag to a table corresponding to the another upper layer IF unit, and switches the route in the switch. The cell switching system according to claim 10, wherein the cell switching system is switched.
【請求項13】 前記物理レイヤIF部は、VPI/V
CIと上位レイヤIF部を特定する識別子との対応を記
憶するテーブルを備え、該テーブルを参照してセルヘッ
ダにセル送出先上位レイヤIF部を特定する識別子を付
加し、 制御装置は、前記テーブルにおいて、障害が発生したコ
ネクションのVPI/VCI値に応じた識別子を前記別
の上位レイヤIF部の識別子に変更することを特徴とす
る請求項10記載のセル交換システム。
13. The physical layer IF unit includes a VPI / V
A table for storing a correspondence between the CI and an identifier for specifying the upper layer IF unit, and adding an identifier for specifying the cell destination upper layer IF unit to the cell header with reference to the table; 11. The cell switching system according to claim 10, wherein an identifier corresponding to a VPI / VCI value of a connection in which a failure has occurred is changed to an identifier of said another upper layer IF unit.
JP10115697A 1997-04-18 1997-04-18 Line interface facility Withdrawn JPH10294735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10115697A JPH10294735A (en) 1997-04-18 1997-04-18 Line interface facility

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10115697A JPH10294735A (en) 1997-04-18 1997-04-18 Line interface facility

Publications (1)

Publication Number Publication Date
JPH10294735A true JPH10294735A (en) 1998-11-04

Family

ID=14293193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10115697A Withdrawn JPH10294735A (en) 1997-04-18 1997-04-18 Line interface facility

Country Status (1)

Country Link
JP (1) JPH10294735A (en)

Similar Documents

Publication Publication Date Title
US5949755A (en) ATM emulated path protection
US6301254B1 (en) Virtual path ring protection method and apparatus
JP3667337B2 (en) ATM exchange system
JP3623997B2 (en) Digital exchange relay system and digital exchange
US5610913A (en) Switching equipment for performing a switching operation for a high-speed packet in broadband Integrated Services Digital Network
JP3249648B2 (en) ATM switch and test method thereof
US5471460A (en) ATM switching system with unit switch selecting function for avoiding faulty unit switch
Veitch et al. Administration of restorable virtual path mesh networks
US6473397B1 (en) Add/drop multiplexer and method, and Bi-directional line switcher ring featuring such multiplexers
JP2972257B2 (en) Packet switch
JP3811007B2 (en) Virtual connection protection switching
US6940810B1 (en) Protection switching of virtual connections at the data link layer
US6822962B1 (en) Virtual connection switching method and ATM switch
US6266325B1 (en) Method of controlling path audit in switches
US6396808B1 (en) ATM switching network and ATM switching system in which the transfer of inputted cells is controlled by control cells, and signal processing method in ATM switching network
US7065037B1 (en) Method and apparatus to provide facility and module redundancy in telecommunication switching equipment
US7039006B2 (en) Board duplexing apparatus for asynchronous transfer mode switch and method of controlling the same
JPH10294735A (en) Line interface facility
JPH09261248A (en) Atm cell relay system for exchange
US6990066B1 (en) Method for using a pre-configured ATM switch and traffic discard to facilitate UPSR selection
JP3437341B2 (en) ATM switching equipment
JP3151768B2 (en) Self-healing ring system for synchronous and asynchronous transfer modes
KR0179585B1 (en) Cel bus duplication apparatus in subscriber matching module of atm-mss
JP2003069521A (en) Device, system and method for path switching
KR100195057B1 (en) Maintenance cell processing device of ATM network system

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040706