JPH10276211A - Ａｔｍ交換システムにおけるセル交換方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】装置全体の高速動作を要求することなしに、ま
た、ハード規模およびコストの増大を招くことなしに、
高速回線を柔軟に収容することができるＡＴＭ交換シス
テムにおけるセル交換方法および装置を提供する。 【解決手段】高速入力回線（ＩＦ１）から入力されたの
セル流をＡＴＭ分離部（ＡＤ１０−１〜ＡＤ１０−ｎ）
でコネクション毎の複数のセル流に分離して複数の入力
通話路から低速入力回線（ＩＦ２）からのセル流ととも
に内部ルーティング部（１００）に入力し、内部ルーテ
ィング部（１００）では入力通話路から入力されたセル
流をルーティングして複数の出力通話路から出力し、出
力通話路から出力された高速出力回線（ＩＦ１）に対応
する複数のセル流はＡＴＭ多重化部（ＡＭ１０−１〜Ａ
Ｍ１０−ｎ）で多重化して高速出力回線（ＩＦ１）に出
力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はＡＴＭ交換システ
ムにおけるセル交換方法および装置に関し、特に回線速
度が互いに異なる回線を収容する場合において、これら
の回線をコストを抑えながら柔軟に収容することができ
るようにしたＡＴＭ交換システムにおけるセル交換方法
および装置に関する。

【０００２】

【従来の技術】最近、通信網の効率的な運用により高速
な通信サービスの実現、さらには音声、画像、データ等
の各種メデイアを組み合わせて転送するマルチメディア
サービスの柔軟な提供を実現するために、転送する情報
の全てをセルと呼ばれる固定長短パケットに分解してか
ら通信網内を高速に伝送させるＡＴＭ（非同期転送モー
ド）と呼ばれる伝送技術を用いたＡＴＭ交換システムの
開発が盛んに行われている。

【０００３】ところで、上記ＡＴＭ交換システムに要求
される重要な機能の１つとして、収容する回線数と回線
速度の組み合わせについて多用な収容形態を可能にする
ことがあげられる。

【０００４】なぜならば、ＡＴＭ交換システムにおける
回線収容形態は、適用するネットワーク全体の構成、通
信端末の配置形態、通信トラヒック量等の依存して大き
く変化するからである。

【０００５】特に、より高速な回線を収容可能にするこ
とが以下に示す理由により強く要望されている。

【０００６】１）ＡＴＭ伝送方式の特徴の１つである統
計多重効果を利用することにより１回線に多重化するこ
とのできるコネクション設定数は回線速度を大きくする
ほど飛躍的に増大させることができる。この結果、１コ
ネクション当たりの通信コストを押し下げることができ
る。

【０００７】２）最近、情報処理装置の処理速度並びに
低価格化は飛躍的に向上する傾向にあるので、通信端末
の増加や高速通信端末の新規導入に伴う通信トラヒック
の増加がＡＴＭ交換システム導入の当初の予測を越えて
早期かつ急速に発生すると考えられる。この場合、導入
したＡＴＭ交換システムに対してより高速な回線を新た
に収容するという解決策がとれるようにすることが望ま
しい。

【０００８】図６は、高速回線の収容を可能にするとと
もに、多様な回線収容形態を可能にする従来のＡＴＭ交
換システムの一例を示したものである。

【０００９】図６において、高速回線ＩＦ１から入力さ
れるセル流は、入力回線対応部ＩＣＨ７１〜ＩＣＨ７ｎ
の物理層処理部７１およびＡＴＭ層処理部７２でそれぞ
れ所定の物理層処理およびＡＴＭ層処理が施された後、
内部ルーティング部１００に入力される。

【００１０】また、低速回線ＩＦ２から入力されるセル
流は、入力回線対応部ＩＣＨ８１〜ＩＣＨ８ｎの物理層
処理部８１およびＡＴＭ層処理部８２でそれぞれ所定の
物理層処理およびＡＴＭ層処理が施された後、ＡＴＭ多
重化部ＡＭ８０−１〜ＡＭ８０−Ｎでそれぞれ多重化さ
れ、内部ルーティング部１００に入力される。

【００１１】内部ルーティング部１００に入力されたセ
ル流は、各セル内に書き込まれているルーティングタグ
を参照することにより所望の出方路にそれぞれルーティ
ングされる。

【００１２】内部ルーティング部１００によりその高速
回線ＩＦ１の出力側にルーティングされたセル流は、出
力回線対応部ＯＣＨ７１〜ＯＣＨ７ｎの物理層処理部７
３およびＡＴＭ層処理部７４でそれぞれ所定の物理層処
理およびＡＴＭ層処理が施され、高速回線ＩＦ１に出力
される。

【００１３】また、内部ルーティング部１００によりそ
の低速回線ＩＦ２の出力側にルーティングされたセル流
は、ＡＴＭ分離部ＡＤ８０−１〜ＡＤ８０−Ｎにおいて
各セル内に書き込まれているルーティングタグを参照す
ることにより所望の出方回線へのセル流の分離が行わ
れ、その後、出力回線対応部ＯＣＨ８１〜ＯＣＨ８ｎの
物理層処理部８３およびＡＴＭ層処理部８４でそれぞれ
所定の物理層処理およびＡＴＭ層処理が施され、低速回
線ＩＦ２に出力される。

【００１４】ここで、ＡＴＭ多重化部ＡＭ８０−１〜Ａ
Ｍ８０−ＮおよびＡＴＭ分離部ＡＤ８０−１〜ＡＤ８０
−Ｎが低速回線ＩＦ２のシステム内通話路上に配置され
る一方で、高速回線ＩＦ１のシステム内通話路上には配
置されない理由は、内部ルーティング部１００に対する
入出力路と高速回線ＩＦ１および低速回線ＩＦ２との間
で通信速度の整合を取り、内部ルーティング部１００に
おけるセル輻輳やルーティング処理能力の無駄を避ける
ためである。

【００１５】なお、図６に示した構成においては、高速
回線ＩＦ１と低速回線ＩＦ２の２種類の回線速度を有す
る回線を収容する場合について示したが、ＡＴＭ多重化
部ＡＭ８０−１〜ＡＭ８０−ＮおよびＡＴＭ分離部ＡＤ
８０−１〜ＡＤ８０−Ｎとしてそれぞれ多重度の異なる
複数種類のものを用いれば、１つのＡＴＭ交換システム
に対して様々な回線速度を持った回線を収容することが
可能になる。

【００１６】しかしながら、図６の構成においては、高
速回線ＩＦ１のセル流が入力回線対応部ＩＣＨ７１〜Ｉ
ＣＨ７ｎを介して直接内部ルーティング部１００に入力
されるように構成されているため、収容できる回線の回
線速度の上限は、内部ルーティング部１００の入出力路
の通信速度によって制限されるという問題がある。

【００１７】例えば、図６に示したような構成のＡＴＭ
交換システムを導入した後に、高速回線ＩＦ１の回線速
度を越える高速回線を新たに収容する必要が生じた場合
は、これに対応することはできない。したがって、この
場合は、この高速回線の回線速度に対応できるＡＴＭ交
換システムを新たに導入する必要があり、これはコスト
的に好ましいとはいえない。

【００１８】また、図６の構成において、高速回線ＩＦ
１の回線速度を越える高速回線を収容することができる
ようにするためには、ＡＴＭ交換システムの中核装置で
ある内部ルーティング部１００を更に高速化したＡＴＭ
交換システムが必要になるが、この場合、このＡＴＭ交
換システムで使用する部品全体の速度性能を向上させる
必要が生じ、その実現は容易ではない。

【００１９】したがって、図６に示した構成によると、
このＡＴＭ交換システムの導入後早期により高速な回線
の収容要求が発生した場合にはこれに直ちに対応するこ
とはできないという問題があった。

【００２０】図７は、高速回線の収容を可能にするとと
もに、多様な回線収容形態を可能にする従来の他のＡＴ
Ｍ交換システムの一例を示したものである。

【００２１】図７に示す構成においては、分散網ＳＷＮ
−１とルーティング網ＳＷＮ−２とからなるスイッチ網
ＳＷＮを用いて構成される。

【００２２】ここで、分散網ＳＷＮ−１は入力されたセ
ルを所望の出力回線方向とは関係なくランダムに振り分
ける制御を行うもので、これによりルーティング網ＳＷ
Ｎ−２に対する通信負荷を分散する。

【００２３】またルーティング網ＳＷＮ−２は入力され
たセル内に書き込まれているルーティングタグを参照す
ることにより所望の出力回線方向に向けてセルをルーテ
ィングする制御を行う。

【００２４】図７において、高速回線ＩＦ１から入力さ
れるセル流は、入力回線対応部ＩＣＨ９１〜ＩＣＨ９ｎ
の物理層処理部９１およびＡＴＭ層処理部９２でそれぞ
れ所定の物理層処理およびＡＴＭ層処理が施された後、
セル分離部ＳＤ９０−１〜ＳＤ９０−ｎでスイッチ網Ｓ
ＷＮの分散網ＳＷＮ−１の複数の入力通話路に時分割的
に分離する制御が施される。この分散網ＳＷＮ−１の複
数の入力通話路に対する分離は所望の出力回線方向とは
関係なく行われる。

【００２５】ここで、例えば、高速回線ＩＦ１の回線速
度がスイッチ網ＳＷＮの１通話路当たりの通信速度のｇ
倍であれば、セル分離部ＳＤ９０−１〜ＳＤ９０−ｎで
分離される分散網ＳＷＮ−１の入力通話路の数はｇであ
る。

【００２６】このように高速回線ＩＦ１から入力される
セル流は、スイッチ網ＳＷＮ内で複数本の通話路に分離
されてからルーティング網ＳＷＮ−２でルーティングさ
れるが、以後このような回線をグルーピングした回線と
呼ぶ。

【００２７】一方、低速回線ＩＦ２から入力されるセル
流は、入力回線対応部ＩＣＨ１０１〜ＩＣＨ１０ｎの物
理層処理部１０１およびＡＴＭ層処理部１０２でそれぞ
れ所定の物理層処理およびＡＴＭ層処理が施された後、
スイッチ網ＳＷＮの分散網ＳＷＮ−１に入力される。

【００２８】スイッチ網ＳＷＮのルーティング網ＳＷＮ
−２によりそれぞれ所望の出方路に出力されたセルは再
順序化制御部Ｒ９０−１〜Ｒ９０−ｎ、Ｒ１００−１〜
Ｒ１００−ｍに入力される。

【００２９】再順序化制御部Ｒ９０−１〜Ｒ９０−ｎ、
Ｒ１００−１〜Ｒ１００−ｍは、スイッチ網ＳＷＮ内で
逆転が発生したセル順序を補正する制御を行う。ここ
で、スイッチ網ＳＷＮ内でセル順序の逆転が発生する理
由は、分散網ＳＷＮ−１における制御によって同一コネ
クションに属するセルであってもスイッチ網ＳＷＮ内に
おけるルーティングパスが固定的でなくなるために、そ
れぞれのセルが経験する通過時間にばらつきが生じるた
めである。

【００３０】このばらつきが発生する原因としては、 １）スイッチ網ＳＷＮを構成する単位スイッチ間でのセ
ル同期が必ずしも取れていないこと ２）スイッチ網ＳＷＮを構成する単位スイッチ内部に置
かれるブロッキング緩衝セルバッファの蓄積量が単位ス
イッチ間で必ずしも等しくないこと 等があげられる。

【００３１】再順序化制御部Ｒ９０−１〜Ｒ９０−ｎ、
Ｒ１００−１〜Ｒ１００−ｍでセル順序が補正されたセ
ル流は、出力回線対応部ＯＣＨ９１〜ＯＣＨ９ｎ、ＯＣ
Ｈ９１〜ＯＣＨ９ｎに入力される。

【００３２】そして、高速回線ＩＦ１の出力側方向にル
ーティングされたセルは、出力回線対応部ＯＣＨ９１〜
ＯＣＨ９ｎの物理層処理部９３およびＡＴＭ層処理部９
４でそれぞれ所定の物理層処理およびＡＴＭ層処理が施
され、高速回線ＩＦ１に出力される。

【００３３】また、低速回線ＩＦ２の出力側方向にルー
ティングされたセルは、出力回線対応部ＯＣＨ１０１〜
ＯＣＨ１０ｎの物理層処理部１０３およびＡＴＭ層処理
部１０４でそれぞれ所定の物理層処理およびＡＴＭ層処
理が施され、低速回線ＩＦ２に出力される。

【００３４】この図７に示す構成によると、スイッチ網
ＳＷＮの分散網ＳＷＮ−１によりルーティング網ＳＷＮ
−２に対する負荷が均等化されるため、グルーピングす
る通話路数ｇを大きくすることによりいくらでも高速の
回線を収容できる。

【００３５】なお、図７に示した構成においては、高速
回線ＩＦ１と低速回線ＩＦ２の２種類の回線速度を有す
る回線を収容する場合について示したが、図６に示した
構成と同様に、ＡＴＭ多重化部およびＡＴＭ分離部を設
けることにより低速回線ＩＦ２よりも低速の回線を収容
することも可能である。

【００３６】また、図７に示したＡＴＭ交換システムの
再順序化制御部Ｒ９０−１〜Ｒ９０−ｎ、Ｒ１００−１
〜Ｒ１００−ｍにおける再順序化制御は、スイッチ網Ｓ
ＷＮから出力されたセルを一時的に再順序化制御部内に
あるセルバッファに蓄え、セルに書き込まれている参照
値に基づいてこのセルバッファに蓄えられたセルを読み
出すという制御を行う。ここで、この再順序化制御に必
要となる参照値としては、タイムスタンプを用いる方式
とシーケンス番号を用いる方式の２種類の方式が知られ
ている。

【００３７】次に、この再順序化制御部Ｒ９０−１〜Ｒ
９０−ｎ、Ｒ１００−１〜Ｒ１００−ｍにおける再順序
化制御として従来提案されている３つの方式について説
明する。

【００３８】１）第１の再順序化制御方式は、再順序化
制御に必要となる参照値としてタイムスタンプを用いる
ものである。この方式においては、入力回線対応部ＩＣ
Ｈ９１〜ＩＣＨ９ｎ、ＩＣＨ１０１〜ＩＣＨ１０ｎのＡ
ＴＭ層処理部９２およびＡＴＭ層処理部１０２にセルが
到着すると、このセルにＡＴＭ層処理部９２およびＡＴ
Ｍ層処理部１０２に到着した時刻が書き込まれる。以
下、このセルに書き込まれる時刻のことをタイムスタン
プと呼ぶ。このタイムスタンプに用いる時刻はこのＡＴ
Ｍ交換システム内で一意に定まっている。

【００３９】スイッチ網ＳＷＮから出力され、再順序化
制御部Ｒ９０−１〜Ｒ９０−ｎ、Ｒ１００−１〜Ｒ１０
０−ｍに入力されたセルは、その内部の再順序化セルバ
ッファに書き込まれるとともに、このセルが再順序化制
御部Ｒ９０−１〜Ｒ９０−ｎ、Ｒ１００−１〜Ｒ１００
−ｍに到着した時刻がその内部にある到着時刻管理テー
ブルに登録される。

【００４０】再順序化セルバッファからのセルの読み出
しは、１セル周期毎に到着時刻管理テーブルを参照し、
再順序化セルバッファにおけるセルの滞在時間が所定の
Ｗ時間以上経過したセルが存在することが検出された場
合に限り実行される。また、再順序化セルバッファでの
滞在時間がＷ時間以上経過したセルが存在した場合、こ
の再順序化セルバッファに蓄えられているセルの内から
タイムスタンプの一番小さなセルが読み出される。

【００４１】ここで、この再順序化セルバッファからの
セルの読み出し判定に用いるＷ時間を、 Ｗ＝（スイッチ網ＳＷＮ内最大遅延時間）−（スイッチ
網ＳＷＮ内最小遅延時間） に設定しておけば、逆転したセル順序の整列化を行うこ
とができる。

【００４２】２）第１の再順序化制御方式も、再順序化
制御に必要となる参照値としてタイムスタンプを用いる
ものである。この方式は、タイムスタンプを用いる点で
は第１の再順序化制御方式と同様であるが、再順序化制
御部Ｒ９０−１〜Ｒ９０−ｎ、Ｒ１００−１〜Ｒ１００
−ｍの内部の再順序化セルバッファの制御方法が異な
る。

【００４３】スイッチ網ＳＷＮから出力され、再順序化
制御部Ｒ９０−１〜Ｒ９０−ｎ、Ｒ１００−１〜Ｒ１０
０−ｍに入力されたセルは、その内部の再順序化セルバ
ッファに書き込まれるとともに、このセルが再順序化制
御部Ｒ９０−１〜Ｒ９０−ｎ、Ｒ１００−１〜Ｒ１００
−ｍに到着した時刻とこのセルに書き込まれているタイ
ムスタンプ値とを用いてこのセルの再順序化セルバッフ
ァからの読み出し時刻を予め算出し、この算出値を出力
時刻管理用テーブルに登録する。

【００４４】再順序化セルバッファからのセルの読み出
しは、１セル周期毎に出力時刻管理用テーブルを参照
し、現時刻での出力予定セルがあればこれを読み出す。

【００４５】ここで、出力時刻管理用テーブルに登録さ
れる出力予定時刻はスイッチ網ＳＷＮ内セル通過時間が
このＡＴＭ交換システムを通過するセルの全てについて
同一となるように計算される。すなわち、再順序化制御
部Ｒ９０−１〜Ｒ９０−ｎ、Ｒ１００−１〜Ｒ１００−
ｍは、スイッチ網ＳＷＮ内セル遅延時間の等価装置とし
て機能する。

【００４６】３）第３の再順序化制御方式は、上述した
第１および第２の再順序化制御方式と異なり、再順序化
制御に必要となる参照値としてシーケンス番号を用いる
ものである。この方式において、シーケンス番号は、入
力回線対応部ＩＣＨ９１〜ＩＣＨ９ｎ、ＩＣＨ１０１〜
ＩＣＨ１０ｎのＡＴＭ層処理部９２およびＡＴＭ層処理
部１０２において、コネクション毎に昇順のシーケンス
番号が各セルに書き込まれる。

【００４７】スイッチ網ＳＷＮから出力され、再順序化
制御部Ｒ９０−１〜Ｒ９０−ｎ、Ｒ１００−１〜Ｒ１０
０−ｍに入力されたセルは、その内部の再順序化セルバ
ッファに書き込まれるとともに、このセルに書き込まれ
たシーケンス番号がコネクション毎のシーケンス番号管
理テーブルに登録される。このシーケンス番号の登録の
際に、シーケンス番号管理テーブルには書き込んだ再順
序化セルバッファのセル位置がシーケンス番号にしたが
って整列されながら登録される。

【００４８】再順序化セルバッファからのセルの読み出
しは、１セル周期毎にシーケンス番号管理テーブルを参
照し、現セル周期までに読み出したセルのシーケンス番
号の次に続くセルが登録されているならばこれを読み出
し、登録されていなければ再順序化セルバッファからの
セルの読み出しを控える。ここで、第１の再順序化制御
方式で説明したＷ時間以上の読み出しを控えた場合は、
この待っていたシーケンス番号を飛ばして次のシーケン
ス番号のセルを読み出す。

【００４９】なお、上述した第１乃至第３の再順序化制
御方式の説明においては、グルーピングしていない回線
の再順序化制御方式についてのべたが、グルーピングし
た回線の再順序化制御方式においては、上述した制御を
スイッチ網ＳＷＮ側での１セル周期の間にｇ回繰り返す
ように構成すればよい。

【００５０】上述したように、図７に示す従来のＡＴＭ
交換システムは、グルーピングする通話路数を増やすこ
とにより、いくらでも高速の回線を収容することができ
るという利点があるが、その反面、以下に示すような欠
点を有する。

【００５１】１）セルの再順序化に用いるタイムスタン
プあるはシーケンス番号を付加する機能を全ての入力回
路対応部ＩＣＨ９１〜ＩＣＨ９ｎ、ＩＣＨ１０１〜ＩＣ
Ｈ１０ｎに設ける必要があり、またスイッチ網ＳＷＮの
全ての出力通話路に再順序化制御部Ｒ９０−１〜Ｒ９０
−ｎ、Ｒ１００−１〜Ｒ１００−ｍを設ける必要がある
ので、これによりＡＴＭ交換システム全体のコストおよ
びハード規模の増大を招く。

【００５２】２）再順序化制御部Ｒ９０−１〜Ｒ９０−
ｎ、Ｒ１００−１〜Ｒ１００−ｍの再順序化制御方式と
してタイムスタンプを用いる第１または第２の再順序化
制御方式を採用すると、ＡＴＭ交換システム内に存在す
る全てのタイムスタンプ付加部および再順序化制御部で
時刻同期をとる必要があり、この時刻同期のためには時
刻リセット信号および時刻を進めるためのクロック信号
を同位相で全てのタイムスタンプ付加部および再順序化
制御部に分配する必要があり、これはＡＴＭ交換システ
ムのシステム規模が中規模以上になった場合は実現が困
難になる。

【００５３】３）再順序化制御部Ｒ９０−１〜Ｒ９０−
ｎ、Ｒ１００−１〜Ｒ１００−ｍの再順序化制御方式と
して第１または第２の再順序化制御方式を採用した場
合、再順序化制御部Ｒ９０−１〜Ｒ９０−ｎ、Ｒ１００
−１〜Ｒ１００−ｍに到達したセルの全てを一時的に再
順序化セルバッファに蓄え、規定時間以上滞在した後に
読み出すように構成されるため、セル順序が逆転せずに
待ち合わせする必要が内場合にも一律に待ち合わせ制御
が行われ、これにより通信遅延時間が増大するととも
に、この待ち合わせ時間は最悪の使用状態時を考慮して
決定されるため、無視できない値となる。

【００５４】４）再順序化制御部Ｒ９０−１〜Ｒ９０−
ｎ、Ｒ１００−１〜Ｒ１００−ｍの再順序化制御方式と
して第１の再順序化制御方式を採用した場合、最も古い
セルを検索する動作が必要になり、この検索動作は一般
にステップ数の多い複雑な動作となるので、高速動作が
実現できない。

【００５５】５）再順序化制御部Ｒ９０−１〜Ｒ９０−
ｎ、Ｒ１００−１〜Ｒ１００−ｍの再順序化制御方式と
して第２の再順序化制御方式を採用した場合、グルーピ
ングした回線の出力時刻管理用テーブルの管理には、登
録済みの出力時刻管理用テーブルの情報を参照する必要
があるため、制御が容易ではない。

【００５６】６）再順序化制御部Ｒ９０−１〜Ｒ９０−
ｎ、Ｒ１００−１〜Ｒ１００−ｍの再順序化制御方式と
して第３の再順序化制御方式を採用した場合、再順序化
セルバッファおよびシーケンス番号管理テーブルは、１
回線内に多重化されるコネクション毎に管理する必要が
あり、ＡＴＭ交換システムでは１回線内に多重化される
コネクションの数が数千を越える場合も想定しなければ
ならないので、ハード規模を膨大となり、実現が困難で
ある。

【００５７】

【発明が解決しようとする課題】上述したように、図６
に示した従来のＡＴＭ電子交換システムにおいては、収
容できる回線速度の上限が内部ルーティング部の１通話
路当たりの通信速度によって制限されるという問題があ
り、また、図７に示す従来の他のＡＴＭ電子交換システ
ムにおいては、 １）セルの再順序化に用いるタイムスタンプあるはシー
ケンス番号を付加する機能を全ての入力回路対応部に設
ける必要があり、またスイッチ網の全ての出力通話路に
再順序化制御部を設ける必要があるので、これによりＡ
ＴＭ交換システム全体のコストおよびハード規模の増大
を招く ２）再順序化制御部の再順序化制御方式としてタイムス
タンプを用いる方式を採用すると、ＡＴＭ交換システム
内に存在する全てのタイムスタンプ付加部および再順序
化制御部で時刻同期をとる必要があり、この時刻同期の
ためには時刻リセット信号および時刻を進めるためのク
ロック信号を同位相で全てのタイムスタンプ付加部およ
び再順序化制御部に分配する必要があり、これはＡＴＭ
交換システムのシステム規模が中規模以上になった場合
は実現が困難になる ３）再順序化制御部の再順序化制御方式としてタイムス
タンプを用いる方式を採用した場合、再順序化制御部に
到達したセルの全てを一時的に再順序化セルバッファに
蓄え、規定時間以上滞在した後に読み出すように構成さ
れるため、セル順序が逆転せずに待ち合わせする必要が
内場合にも一律に待ち合わせ制御が行われ、これにより
通信遅延時間が増大するとともに、この待ち合わせ時間
は最悪の使用状態時を考慮して決定されるため、無視で
きない値となる ４）再順序化制御部の再順序化制御方式としてタイムス
タンプを用いる方式を採用した場合、最も古いセルを検
索する動作が必要になり、この検索動作は一般にステッ
プ数の多い複雑な動作となるので、高速動作が実現でき
ない。また、グルーピングした回線の出力時刻管理用テ
ーブルの管理には、登録済みの出力時刻管理用テーブル
の情報を参照する必要があるため、制御が容易ではない ５）再順序化制御部の再順序化制御方式としてシーケン
ス番号を用いる方式を採用した場合、再順序化セルバッ
ファおよびシーケンス番号管理テーブルは、１回線内に
多重化されるコネクション毎に管理する必要があり、Ａ
ＴＭ交換システムでは１回線内に多重化されるコネクシ
ョンの数が数千を越える場合も想定しなければならない
ので、ハード規模を膨大となり、実現が困難である 等の問題があった。

【００５８】そこで、この発明は、装置全体の高速動作
を要求することなしに、また、ハード規模およびコスト
の増大を招くことなしに、高速回線を柔軟に収容するこ
とができるＡＴＭ交換システムにおけるセル交換方法お
よび装置を提供することを目的とする。

【００５９】

【課題を解決するための手段】上記目的を達成するた
め、この発明は、複数の入出力回線間でセルの交換を行
うＡＴＭ交換システムにおけるセル交換方法において、
高速入力回線から入力されたのセル流をＡＴＭ分離部で
コネクション毎の複数のセル流に分離して複数の入力通
話路から低速入力回線からのセル流とともに内部ルーテ
ィング部に入力し、内部ルーティング部では前記入力通
話路から入力されたセル流をルーティングして複数の出
力通話路から出力し、前記出力通話路から出力された高
速出力回線に対応する複数のセル流はＡＴＭ多重化部で
多重化して該高速出力回線に出力することを特徴とす
る。

【００６０】ここで、前記内部ルーティングに対する前
記入力通話路および前記出力通話路の通信速度を、同一
に設定するように構成することができる。

【００６１】また、前記高速入力回線に対応して前記Ａ
ＴＭ分離部で分離された複数の入力通話路の全体の通信
速度を、前記高速入力回線の回線速度よりも大きく設定
するように構成することができる。

【００６２】また、この発明では、複数の入出力回線間
でセルの交換を行うＡＴＭ交換システムにおけるセル交
換方法において、入力回線から入力されたセル流の同一
コネクションに属するセルが通過するルーティングパス
のパス設定数を各コネクションの通信速度に対応して増
減し、該パス設定数の増減によりセル順序の逆転の可能
性がある場合のみセル順序の補正を行って出力回線に出
力することを特徴とする。

【００６３】ここで、高速入力回線に設定されたコネク
ションに対するルーティングパスのパス設定数は、該高
速入力回線に設定されたコネクションの通信速度が低速
入力回線の回線速度より小さい場合は単一に設定し、該
高速入力回線に設定されたコネクションの通信速度が低
速入力回線の回線速度より大きい場合は複数に設定する
ように構成することができる。

【００６４】また、高速入力回線から入力されたのセル
流をＡＴＭ分離部で複数の入力通話路に分離するととも
に、前記高速入力回線に設定されたコネクションの通信
速度が前記低速入力回線の回線速度より小さい場合は、
前記ルーティングパスを前記ＡＴＭ分離部で分離された
複数の入力通話路の１つに設定して該コネクションに属
するセルを該１つの入力通話路を介して内部ルーティン
グ部に入力し、前記高速入力回線に設定されたコネクシ
ョンの通信速度が前記低速入力回線の回線速度より大き
い場合は、前記ルーティングパスを前記ＡＴＭ分離部で
分離された複数の入力通話路の全てに設定して該コネク
ションに属するセルを該複数の入力通話路に順次割り当
てて該複数の入力通話路を介して内部ルーティング部に
入力し、前記内部ルーティング部でルーティングされて
出力されるセルの内で前記ルーティングパスを前記ＡＴ
Ｍ分離部で分離された複数の入力通話路の全てに設定さ
れたコネクションに属するセルに対してのみセル順序の
補正を行うように構成することができる。

【００６５】また、この発明では、複数の入出力回線間
でセルの交換を行うＡＴＭ交換システムにおけるセル交
換装置において、高速入力回線から入力されたのセル流
の物理層処理およびＡＴＭ処理を行う高速入力回線対応
部と、前記高速入力回線対応部で処理されたセル流をコ
ネクション毎の複数のセル流に分離するＡＴＭ分離部
と、低速入力回線から入力されたセル流の物理層処理お
よびＡＴＭ処理を行う低速入力回線対応部と、前記ＡＴ
Ｍ分離部で分離された複数のセル流および前記低速入力
回線対応部で処理されたセル流をそれぞれ複数の入力通
話路を介して入力し、該セル流をルーティングして複数
の出力通話路から出力する内部ルーティング部と、前記
内部ルーティング部の複数の出力通話路から出力された
セル流の内で高速出力回線に対応する複数のセル流を多
重化するＡＴＭ多重化部と、前記ＡＴＭ多重化部で多重
化されたセル流のＡＴＭ処理および物理層処理を行い高
速出力回線に出力する高速出力回線対応部と、前記内部
ルーティング部の複数の出力通話路から出力されたセル
流の内で低速出力回線に対応するセル流のＡＴＭ処理お
よび物理層処理を行い低速出力回線に出力する低速出力
回線対応部とを具備することを特徴とする。

【００６６】ここで、前記内部ルーティングに対する前
記入力通話路および前記出力通話路の通信速度を、同一
に設定するように構成することができる。

【００６７】また、前記高速入力回線に対応して前記Ａ
ＴＭ分離部で分離された複数の入力通話路の全体の通信
速度を、前記高速入力回線の回線速度よりも大きく設定
するように構成することができる。

【００６８】また、前記低速入力回線対応部で処理され
た複数のセル流を多重化して前記入力通話路を介して前
記内部ルーティング部に出力する低速入力回線用ＡＴＭ
多重化部と、前記内部ルーティング部の複数の出力通話
路から出力されたセル流の内で低速出力回線に対応する
複数のセル流をコネクション毎に分離して前記低速出力
回線対応部に出力する低速入力回線用ＡＴＭ分離部とを
更に具備して構成することができる。

【００６９】また、この発明は、複数の入出力回線間で
セルの交換を行うＡＴＭ交換システムにおけるセル交換
装置において、高速入力回線から入力されたのセル流の
物理層処理およびＡＴＭ処理を行う高速入力回線対応部
と、低速入力回線から入力されたセル流の物理層処理お
よびＡＴＭ処理を行う低速入力回線対応部と、前記高速
入力回線に設定されたコネクションの通信速度が前記低
速入力回線の回線速度より大きい場合は、前記高速入力
回線対応部において各セルに対して到着順を識別する識
別情報を付与する識別情報付与手段と、前記高速入力回
線に設定されたコネクションの通信速度が前記低速入力
回線の回線速度より小さい場合は前記高速入力回線対応
部で処理されたセル流をコネクション毎に単一入力通話
路に出力し、前記高速入力回線に設定されたコネクショ
ンの通信速度が前記低速入力回線の回線速度より大きい
場合は前記高速入力回線対応部で処理されたセル流を複
数の入力通話路に順次割り当てて複数の入力通話路に出
力するＡＴＭ分離部と、前記ＡＴＭ分離部から出力され
る複数のセル流および前記低速入力回線対応部で処理さ
れたセル流をそれぞれ複数の入力通話路を介して入力
し、該セル流をルーティングして複数の出力通話路から
出力する内部ルーティング部と、前記内部ルーティング
部の複数の出力通話路から出力されたセル流の内で高速
出力回線に対応する複数のセル流を入力し、前記複数の
入力通話路に順次割り当てられたコネクションに属する
セルのセル順序が逆転したセルがあるとこれを前記識別
情報付与手段で付与された識別情報に基づき検出してそ
の補正を行って出力する再順序化制御部と、前記再順序
化制御部から出力されたセル流のＡＴＭ処理および物理
層処理を行い、高速出力回線に出力する高速出力回線対
応部と、前記内部ルーティング部の複数の出力通話路か
ら出力されたセル流の内で低速出力回線に対応するセル
流のＡＴＭ処理および物理層処理を行い低速出力回線に
出力する低速出力回線対応部とを具備することを特徴と
する。

【００７０】ここで、前記再順序化制御部は、入力され
たセルを一時的に蓄積する再順序化セルバッファと、前
記再順序化セルバッファに蓄積されたセルにセル順序が
逆転したセルがあるとそのセル順序を補正して前記再順
序化セルバッファから読み出す読み出し手段とを具備し
て構成することができる。

【００７１】また、前記再順序化セルバッファは、前記
高速入力回線に設定されたコネクションの通信速度が前
記低速入力回線の回線速度より小さいコネクションに属
するセルを蓄積するシングルコネクション用セルバッフ
ァと、前記高速入力回線に設定されたコネクションの通
信速度が前記低速入力回線の回線速度より大きいコネク
ションに属するセルを蓄積するグルーピングコネクショ
ン用セルバッファとを具備し、前記読み出し手段は、前
記グルーピングコネクション用セルバッファに蓄積され
たセルにセル順序が逆転したセルがあるとそのセル順序
を補正して前記グルーピングコネクション用セルバッフ
ァから読み出すように構成することができる。

【００７２】また、前記グルーピングコネクション用セ
ルバッファは、前記コネクション毎と前記出力通話路毎
とに二重に論理分割された複数のグルーピングコネクシ
ョン用個別セルバッファから構成することができる。

【００７３】

【発明の実施の形態】以下、この発明に係わるＡＴＭ交
換システムにおけるセル交換方法および装置の実施例を
添付図面を参照して詳細に説明する。

【００７４】図１は、この発明に係わるＡＴＭ交換シス
テムにおけるセル交換方法および装置を適用して構成し
たＡＴＭ交換システムの第１の実施例を示したものであ
る。

【００７５】図１において、高速回線ＩＦ１から入力さ
れるセル流は、入力回線対応部ＩＣＨ１１〜ＩＣＨ１ｎ
の１１およびＡＴＭ層処理部１２でそれぞれ所定の物理
層処理およびＡＴＭ層処理が施された後、ＡＴＭ分離部
ＡＤ１０−１〜ＡＤ１０−ｎにおいて各セル内に書き込
まれているルーティングタグを参照することによりそれ
ぞれ所望の出力回線方向へのセル流の分離が行われ、内
部ルーティング部１００に入力される。

【００７６】一方、低速回線ＩＦ２から入力されるセル
流は、入力回線対応部ＩＣＨ２１〜ＩＣＨ２ｎの物理層
処理部２１およびＡＴＭ層処理部２２でそれぞれ所定の
物理層処理およびＡＴＭ層処理が施された後、内部ルー
ティング部１００に入力される。

【００７７】内部ルーティング部１００に入力されたセ
ル流は、各セル内に書き込まれているルーティングタグ
を参照することにより所望の出力回線方向に向けてそれ
ぞれルーティングされる。

【００７８】内部ルーティング部１００により高速回線
ＩＦ１の出力側にルーティングされたセル流は、ＡＴＭ
多重化部ＡＭ１０−１〜ＡＭ１０−ｎでそれぞれ多重化
された後、出力回線対応部ＯＣＨ１１〜ＯＣＨ１ｎの物
理層処理部１３およびＡＴＭ層処理部１４でそれぞれ所
定の物理層処理およびＡＴＭ層処理が施され、高速回線
ＩＦ１に出力される。

【００７９】また、内部ルーティング部１００により低
速回線ＩＦ２の出力側にルーティングされたセル流は、
出力回線対応部ＯＣＨ２１〜ＯＣＨ２ｎの物理層処理部
２３およびＡＴＭ層処理部２４でそれぞれ所定の物理層
処理およびＡＴＭ層処理が施され、低速回線ＩＦ２に出
力される。

【００８０】ここで、この第１の実施例においては、高
速回線ＩＦ１に対応する入力回線対応部ＩＣＨ１１〜Ｉ
ＣＨ１ｎ、ＡＴＭ分離部ＡＤ１０−１〜ＡＤ１０−ｎお
よびＡＴＭ多重化部ＡＭ１０−１〜ＡＭ１０−ｎ、出力
回線対応部ＯＣＨ１１〜ＯＣＨ１ｎに代えて低速回線Ｉ
Ｆ２に対応する入力回線対応部ＩＣＨ２１〜ＩＣＨ２ｎ
および出力回線対応部ＯＣＨ２１〜ＯＣＨ２ｎを容易に
設置することができるようにするために、ＡＴＭ分離部
ＡＤ１０−１〜ＡＤ１０−ｎと内部ルーティング部１０
０とを接続する通話路および内部ルーティング部１００
とＡＴＭ多重化部ＡＭ１０−１〜ＡＭ１０−ｎとを接続
する通話路および入力回線対応部ＩＣＨ２１〜ＩＣＨ２
ｎと内部ルーティング部１００とを接続する通話路およ
び内部ルーティング部１００と出力回線対応部ＯＣＨ２
１〜ＯＣＨ２ｎとを接続する通話路の通信速度は全て同
一の通信速度ｕになるように設定されている。

【００８１】また、内部ルーティング部１００は、その
入出力通話路の全てに低速回線ＩＦ２を収容した場合に
もセル輻輳を発生させることなく任意の入出力回線間で
コネクションが設定できるルーティング処理能力を有す
るものが用いられている。

【００８２】上記構成により、内部ルーティング部１０
０のルーティング処理能力を無駄に使用することなく多
用な回線収容形態が実現できる。

【００８３】なお、図１に示す第１の実施例において
は、あるコネクションに属するセルは常に１つのルーテ
ィングパスを通過するように設定されるので、図７に示
す従来のＡＴＭ交換システムで用いたセルの再順序化制
御部は不要になる。

【００８４】また、図１に示す第１の実施例においては
高速回線ＩＦ１に対応するＡＴＭ分離部ＡＤ１０−１〜
ＡＤ１０−ｎと内部ルーティング部１００とを接続する
それぞれの通話路全体の通信速度が高速回線ＩＦ１の回
線速度よりも大きくなるように構成されている。

【００８５】例えば、高速回線ＩＦ１の回線速度をＶ
１、ＡＴＭ多重化部ＡＭ１０−１と内部ルーティング部
１００とを接続する通話路の数をｇ、各通話路の通信速
度をｕとすると、この図１に示す実施例においては、 Ｖ１＜ｇ×ｕ の条件を満たすようにＡＴＭ多重化部ＡＭ１０−１と内
部ルーティング部１００とを接続する通話路の数ｇおよ
び各通話路の通信速度ｕが設定される。

【００８６】このような構成によると、高速回線ＩＦ１
に設定できるコネクションの数や各コネクションの最大
通信速度を大きくすることが可能になる。このことはＡ
ＴＭ伝送方式の特徴の１つである統計多重効果を利用す
ることにより飛躍的に大きくすることが可能になる。

【００８７】今、低速回線ＩＦ２の回線速度Ｖ２を１５
０Ｍｂｐｓ、高速回線ＩＦ１の回線速度Ｖ１を６００Ｍ
ｂｐｓ、ＡＴＭ多重化部ＡＭ１０−１と内部ルーティン
グ部１００とを接続する通話路の数ｇを「４」とした場
合について考える。

【００８８】ここで、高速回線ＩＦ１上に４本の１００
Ｍｂｐｓのコネクションが設定され、これらのコネクシ
ョンが入力回線対応部ＩＣＨ１１に対応するＡＴＭ多重
化部ＡＭ１０−１から出力される４本の通話路のそれぞ
れに設定されているとする。

【００８９】この状況において新たに設定できるコネク
ションの最大速度は、この４本の通話路の通信速度ｕを
１５０Ｍｂｐｓとした場合は、５０Ｍｂｐｓにとどまる
が、この通信速度ｕを３００Ｍｂｐｓとすると、１５０
Ｍｂｐｓが可能となる。

【００９０】なお、通話路の通信速度ｕを３００Ｍｂｐ
ｓとした場合は、低速回線ＩＦ２に関してはその回線速
度１５０Ｍｂｐｓの倍速で動作させることになるが、こ
れを実現するのは内部ルーティング部１００を構成する
上で大きな障害にはならない。

【００９１】なぜならば、中規模以上の内部ルーティン
グ部１００を単位スイッチを用いて構成する場合、内部
ルーティング部１００の構成を比較的簡単にするため
に、単位スイッチ間を接続する通信路の通信速度をＡＴ
Ｍ交換システムに収容する回線の回線速度の倍速で動作
させるのが一般的であるからである。

【００９２】なお、この図１に示す第１の実施例におい
て、高速回線ＩＦ１に対応するＡＴＭ分離部ＡＤ１０−
１〜ＡＤ１０−ｎおよびＡＴＭ多重化部ＡＭ１０−１〜
ＡＭ１０−ｎにおいて各コネクション毎に指示されるＱ
ＯＳ（Quality Of Service）にしたがった優先制御を行
うように構成してもよい。

【００９３】図２は、回線速度が１５０Ｍｂｐｓの回線
を３２本収容可能な内部ルーティング部１００に対して
回線速度が６００Ｍｂｐｓの高速回線の収容を可能にす
るこの発明に係わるＡＴＭ交換システムの第２の実施例
を示したものである。

【００９４】この第２の実施例において、内部ルーティ
ング部１００は、１２個の８入力８出力の単位スイッチ
１００−１〜１００−１２をバンヤン接続することによ
り３２入力３２出力を実現している。

【００９５】この図２の構成において、内部ルーティン
グ部１００を構成する１２個の単位スイッチ１００−１
〜１００−１２間を結ぶ通話路の通信速度は３００Ｍｂ
ｐｓであり、この内部ルーティング部１００に対する入
出力通信路も３００Ｍｂｐｓの通信速度を持つ。

【００９６】これにより、内部ルーティング部１００
は、最大１５０Ｍｂｐｓまでのコネクションを任意の入
出力回線間でルーティングすることが可能になる。

【００９７】すなわち、図２の構成において、回線速度
が６００Ｍｂｐｓの高速回線ＩＦ１から入力されるセル
流は、入力回線対応部ＩＣＨ３１〜ＩＣＨ３２でそれぞ
れ所定の物理層処理およびＡＴＭ層処理が施された後、
ＡＴＭ分離部ＡＤ３０−１、ＡＤ３０−２において各セ
ル内に書き込まれているルーティングタグを参照するこ
とにより４本のそれぞれ所望の出力回線方向へのセル流
の分離が行われ、内部ルーティング部１００の単位スイ
ッチ１００−１、１００−２に入力される。

【００９８】また、回線速度が１５０Ｍｂｐｓの低速回
線ＩＦ２から入力されるセル流は、入力回線対応部ＩＣ
Ｈ４１〜ＩＣＨ４１６でそれぞれ所定の物理層処理およ
びＡＴＭ層処理が施された後、８個のＡＴＭ多重化部Ａ
Ｍ４０−１〜ＡＭ４０−８でそれぞれ２個の入力回線対
応部の出力がＡＴＭ多重化され、内部ルーティング部１
００の単位スイッチ１００−３、１００−４に入力され
る。

【００９９】内部ルーティング部１００に入力されたセ
ル流は、各セル内に書き込まれているルーティングタグ
を参照することにより１２個の単位スイッチ１００−１
〜１００−１２で所望の出力回線方向に向けてそれぞれ
ルーティングされる。

【０１００】そして、内部ルーティング部１００により
高速回線ＩＦ１の出力側にルーティングされたセル流
は、ＡＴＭ多重化部ＡＭ３０−１、ＡＭ３０−２でそれ
ぞれ多重化された後、出力回線対応部ＯＣＨ３１、ＯＣ
Ｈ３２でそれぞれ所定の物理層処理およびＡＴＭ層処理
が施され、高速回線ＩＦ１に出力される。

【０１０１】また、内部ルーティング部１００により低
速回線ＩＦ２の出力側にルーティングされたセル流は、
ＡＴＭ分離部ＡＤ４０−１〜ＡＤ３０−８において各セ
ル内に書き込まれているルーティングタグを参照するこ
とによりそれぞれ所望の出力回線方向へのセル流の分離
が行われ、出力回線対応部ＯＣＨ４１〜ＯＣＨ４１６で
それぞれ所定の物理層処理およびＡＴＭ層処理が施さ
れ、低速回線ＩＦ２に出力される。

【０１０２】なお、この図２に示す第２の実施例におい
て、高速回線ＩＦ１に対応するＡＴＭ分離部ＡＤ３０−
１、ＡＤ３０−２およびＡＴＭ多重化部ＡＭ３０−１、
ＡＭ３０−２において、また、低速回線ＩＦ２に対応す
るＡＴＭ多重化部ＡＭ４０−１〜ＡＭ４０−８およびＡ
ＴＭ分離部ＡＤ４０−１〜ＡＤ３０−８において各コネ
クション毎に指示されるＱＯＳ（Quality Of Service）
にしたがった優先制御を行うように構成してもよい。

【０１０３】図３は、この発明に係わるＡＴＭ交換シス
テムの第３の実施例を示したものである。

【０１０４】この図３に示す第３の実施例は、その基本
的構成および動作は図１に示した第１の実施例と同様で
あるが、この第３の実施例においては、図１に示した高
速回線ＩＦ１に対応するＡＴＭ多重化部ＡＭ１０−１〜
ＡＭ１０−ｎの代わりに再順序化制御部Ｒ５０−１〜Ｒ
５０−ｎを設けたことおよび高速回線ＩＦ１に対応する
ＡＴＭ分離部ＡＤ５０−１〜ＡＤ５０−ｎにおけるルー
ティングパスの設定方法が図１に示した第１の実施例と
異なる。

【０１０５】すなわち、図１に示した第１の実施例にお
いては、あるコネクションに属するセルは常に１つのル
ーティングパスを通過するようにルーティングパスを設
定していたため、設定できるコネクションの最大通信速
度は低速回線ＩＦ２の回線速度Ｖ２を越えることはなか
った。

【０１０６】これに対し、図３に示す第３の実施例にお
いては、図１と同一の内部ルーティング部１００を用い
ながら、低速回線ＩＦ２の回線速度Ｖ２を越えるコネク
ションを高速回線ＩＦ１上に設定することができるよう
にしたものである。

【０１０７】図３において、高速回線ＩＦ１から入力さ
れるセル流は、入力回線対応部ＩＣＨ５１〜ＩＣＨ５ｎ
でそれぞれ所定の物理層処理およびＡＴＭ層処理が施さ
れた後、ＡＴＭ分離部ＡＤ５０−１〜ＡＤ５０−ｎに入
力され、ここで、各セル内に書き込まれているルーティ
ングタグを参照することによりそれぞれ所望の出力回線
方向へのセル流の分離が行われ、内部ルーティング部１
００に入力される。

【０１０８】このＡＴＭ分離部ＡＤ５０−１〜ＡＤ５０
−ｎにおけるセル流の分離は次のようにして行われる。

【０１０９】１）通信速度が低速回線ＩＦ２の回線速度
Ｖ２を越えないコネクションに属するセルは常に１つの
ルーティングパスを通過するように分離する。この制御
は図１に示した第１の実施例と同一である。

【０１１０】２）通信速度が低速回線ＩＦ２の回線速度
Ｖ２を越えるコネクションに属するセルについては、Ａ
ＴＭ分離部ＡＤ５０−１〜ＡＤ５０−ｎと内部ルーティ
ング部１００とを接続する複数の通話路にルーティング
パスを同時に設定し、この設定したルーティングパスに
対して通信速度が低速回線ＩＦ２の回線速度Ｖ２を越え
るコネクションに属するセルを到着順序にしたがって巡
回的に割り当てることによりセル流の分離を行う。

【０１１１】このような構成によると、複数の通話路に
設定された各ルーティングパスの通信速度は低速回線Ｉ
Ｆ２の回線速度Ｖ２を越えることはなく、これにより内
部ルーティング部１００においてセル輻輳が発生するこ
とはない。

【０１１２】なお、この場合、通信速度が低速回線ＩＦ
２の回線速度Ｖ２を越えるコネクションに属するセルは
複数の複数のルーティングパスにルーティングされるこ
とになるので、内部ルーティング部１００においてセル
順序の逆転は発生することがある。この逆転を後に補正
するために、高速回線ＩＦ１に対応する入力回線対応部
ＩＣＨ５１〜ＩＣＨ５ｎでは、その通信速度が低速回線
ＩＦ２の回線速度Ｖ２を越えるコネクションに属するセ
ルについてのみセルの到着順にしたがったシ−ケンス番
号の書き込みが行われる。

【０１１３】通信速度が低速回線ＩＦ２の回線速度Ｖ２
を越えるコネクションに属するセルがＡＴＭ分離部ＡＤ
５０−１〜ＡＤ５０−ｎにおいて複数の通話路に巡回的
に割り当てられる様子が図４に示される。

【０１１４】図４において、高速回線ＩＦ１に対応する
入力回線対応部ＩＣＨ（ＩＣＨ５１〜ＩＣＨ５ｎ）に、
その通信速度が低速回線ＩＦ２の回線速度Ｖ２を越える
コネクションに属するセルが到着した場合は、そのセル
の到着順にしたがってシ−ケンス番号が書き込まれ、Ａ
ＴＭ分離部ＡＤ（ＡＤ５０−１〜ＡＤ５０−ｎ）に出力
される。

【０１１５】ＡＴＭ分離部ＡＤでは、この入力回線対応
部ＩＣＨから入力されたセルをその到着順序にしたがっ
て順次巡回的に内部ルーティング部１００に接続される
通話路に割り当てることによりセル流の分離を行う。

【０１１６】なお、この図３に示す第３の実施例におい
ては、コネクションの通信速度に応じてルーティングパ
スが異なるので、以下では、通信速度が低速回線ＩＦ２
の回線速度Ｖ２を越えないコネクションをシングルコネ
クション、通信速度が低速回線ＩＦ２の回線速度Ｖ２を
越えるコネクションをグルーピングコネクションと呼
ぶ。

【０１１７】一方、低速回線ＩＦ２から入力されるセル
流は、入力回線対応部ＩＣＨ６１〜ＩＣＨ６ｎでそれぞ
れ所定の物理層処理およびＡＴＭ層処理が施された後、
内部ルーティング部１００に入力される。

【０１１８】内部ルーティング部１００に入力されたセ
ル流は、各セル内に書き込まれているルーティングタグ
を参照することにより所望の出力回線方向に向けてそれ
ぞれルーティングされる。

【０１１９】内部ルーティング部１００により高速回線
ＩＦ１の出力側にルーティングされたセル流は、再順序
化制御部Ｒ５０−１〜Ｒ５０−ｎに入力される。

【０１２０】再順序化制御部Ｒ５０−１〜Ｒ５０−ｎ
は、入力されたセルを一時的に再順序化セルバッファに
蓄積し、セル順序が逆転したセルがあるとそのセル順序
を補正する制御を行い、その後出力回線対応部ＯＣＨ５
１〜ＯＣＨ５ｎに出力する。

【０１２１】ところで、再順序化制御部Ｒ５０−１〜Ｒ
５０−ｎにおけるセル順序の制御は、グルーピングコネ
クションに属するセルに対してのみ行えばよいので、再
順序化制御部Ｒ５０−１〜Ｒ５０−ｎにおいては、再順
序化セルバッファの論理的な管理対象をシングルコネク
ション用セルバッファとグルーピングコネクション用セ
ルバッファとに分割し、シングルコネクション用セルバ
ッファに対しては再順序化が容易なＦＩＦＯ制御を行
い、グルーピングコネクション用セルバッファに対して
はセルの再順序化制御を行う。このような制御によりセ
ルの再順序化を行う上でのハード規模を縮小することが
できる。

【０１２２】セルの再順序化制御は、グルーピングコネ
クション用セルバッファをグルーピングコネクション毎
に論理的に分割し、それぞれを個別に管理することによ
り実現する。

【０１２３】高速回線ＩＦ１の通信速度が低速回線ＩＦ
２の通信速度の４〜１６倍程度の場合に、この第３の実
施例を適用すれば、１つの高速回線ＩＦ１上に同時に設
定できるグルーピングコネクションの数は４〜１６程度
におさまる。この程度の規模であれば、グルーピングコ
ネクション用セルバッファをグルーピングコネクション
毎に管理してもこれを実現する上で大きな障害とならな
い。

【０１２４】グルーピングコネクションに属するセルの
順序逆転は、グルーピングした通話路の間で発生し、各
通話路の内部では発生することはない。

【０１２５】再順序化制御部Ｒ５０−１〜Ｒ５０−ｎに
おけるセルの再順序化制御は、この性質を利用する。

【０１２６】すなわち、グルーピングコネクション毎に
論理分割したグルーピングコネクション用セルバッファ
を、更に再順序化制御部Ｒ５０−１〜Ｒ５０−ｎの入力
側に接続される通話路毎に論理分割し、この論理分割し
たセルバッファに対してＦＩＦＯ管理を行えば、再順序
化制御が実現できる。

【０１２７】この場合、セルの再順序化制御にその制御
が容易なＦＩＦＯ制御を適用することができるので、ハ
ード規模の増大を招くことなく再順序化制御部Ｒ５０−
１〜Ｒ５０−ｎを構成することができる。

【０１２８】図５は、再順序化制御部Ｒ５０−１〜Ｒ５
０−ｎにおける論理分割した再順序化セルバッファの構
成を示したものである。

【０１２９】再順序化セルバッファは、上述したように
シングルコネクション用セルバッファＳＢＵとグルーピ
ングコネクション用セルバッファＢＵとに論理分割さ
れ、更にグルーピングコネクション用セルバッファＢＵ
は、グルーピングコネクション毎と通話路毎とに二重に
論理分割される。以下では、このグルーピングコネクシ
ョン毎と通話路毎とに二重に論理分割され再順序化セル
バッファをグルーピングコネクション用個別セルバッフ
ァと呼ぶ。

【０１３０】なお、図５においては、グルーピングした
通話路の本数が「４」の場合を示しているので、このグ
ルーピングコネクション用個別セルバッファは、グルー
ピングコネクション１用セルバッファＢＵ１−１〜ＢＵ
１−１、…グルーピングコネクション４用セルバッファ
ＢＵ４−１〜ＢＵ４−１から構成される。

【０１３１】この図５に示した再順序化セルバッファ
は、書き込み制御部５０１、読み出し制御部５０２、待
ち合わせ制御部５０３により制御される。

【０１３２】再順序化制御部Ｒ５０−１〜Ｒ５０−ｎに
到着したセルは、まず、書き込み制御部５０１の制御に
より、このセルがシングルコネクションに属するセルで
あればシングルコネクション用セルバッファＳＢＵに書
き込まれ、このセルがグルーピングコネクションに属す
るセルであればこのコネクションと入力された通話路の
位置からグルーピングコネクション用個別セルバッフ
ァ、すなわちグルーピングコネクション１用セルバッフ
ァＢＵ１−１〜ＢＵ１−１、…グルーピングコネクショ
ン４用セルバッファＢＵ４−１〜ＢＵ４−１に書き込ま
れる。

【０１３３】なお、再順序化セルバッファの物理的なセ
ルバッファをシングルコネクション用セルバッファＳＢ
Ｕとグルーピングコネクション用セルバッファＢＵとが
共有して使用する共通バッファとして実現する場合は、
このセルバッファへの書き込みアドレスはこのセルバッ
ファと平行して設置されるアドレス管理テーブルに登録
されている空アドレスキューから獲得される。

【０１３４】再順序化セルバッファからのセルの読み出
し制御は、読み出し制御部５０２および待ち合わせ制御
部５０３を用いて制御される。

【０１３５】再順序化セルバッファからのセルの読み出
しに先だって、グルーピングコネクション用セルバッフ
ァＢＵからセルが読み出せるか、つまり、セル順序の逆
転が発生することなくセルが読み出せるかについて、全
てのグルーピングコネクションについて判定する。この
判定には、例えば、セルの書き込み動作と平行して、セ
ルバッファに書き込み途中のセルに書き込まれているシ
ーケンス番号から次に再順序化制御部Ｒ５０−１〜Ｒ５
０−ｎに到着することを期待する次の順のシーケンス番
号の最小値ＥＳＮ（ｉ）をグルーピングコネクション毎
に算出しておき、この値を利用する。ここで、最小値Ｅ
ＳＮ（ｉ）のｉは、グルーピングコネクションの識別子
で、ｉ＝１、２、３、…の値をとる。

【０１３６】グルーピングコネクションｉに属するセル
がセルバッファから読み出せるか否かの判定は、該当す
る最小値ＥＳＮ（ｉ）とグルーピングコネクション用個
別セルバッファの先頭に書き込まれているセルのなかで
最小のシーケンス番号ＭＳＮ（ｉ）とを比較し、最小値
ＥＳＮ（ｉ）に対してシーケンス番号ＭＳＮ（ｉ）の方
が小さければ、シーケンス番号ＭＳＮ（ｉ）を持つセル
は読み出し可能であり、逆に最小値ＥＳＮ（ｉ）に対し
てシーケンス番号ＭＳＮ（ｉ）の方が大きければこのセ
ルの読み出しは禁止することにより実現される。

【０１３７】全てのグルーピングコネクションについて
読み出し可能性が判定された後、グルーピングコネクシ
ョンに属する読み出し可能なセルおよびシングルコネク
ション用セルバッファＳＢＵに書き込まれているセルが
交互に巡回的に読み出される。

【０１３８】セルバッファからのセル読み出し処理能力
として、再順序化制御部Ｒ５０−１〜Ｒ５０−ｎの入力
側に接続されている通話路の本数をｇであらわせば、再
順序化制御部Ｒ５０−１〜Ｒ５０−ｎの入力側の通話路
のセル周期で１セル周期毎にシングルコネクション用セ
ルバッファＳＢＵからはｇセルを、また、各グルーピン
グコネクション用個別セルバッファからは１セルを読み
出す処理能力を予め備えるように構成すれば、再順序化
セルバッファでセルの輻輳が発生することはない。

【０１３９】なお、再順序化セルバッファの物理的なセ
ルバッファをシングルコネクション用セルバッファＳＢ
Ｕとグルーピングコネクション用セルバッファＢＵとが
共有して使用する共通バッファとして実現する場合は、
セルバッファからの読み出しアドレスはこのセルバッフ
ァと平行して設置されるアドレス管理テーブルに登録さ
れている該当アドレスキューから獲得され、セルの読み
出し完了後に使用の終わった読み出しアドレスを空アド
レスキューに戻す制御を行う。

【０１４０】グルーピングコネクション用セルバッファ
ＢＵからの読み出し制御において、読み出し禁止と判定
されたグルーピングコネクションでは、再順序化制御部
Ｒ５０−１〜Ｒ５０−ｎに期待するセルが到着してセル
読み出し条件が満たせるようになるまで、セルの読み出
しの待ち合わせが行われる。この制御は待ち合わせ制御
部５０３により制御される。

【０１４１】なお、この到着を期待するセルが内部ルー
ティング部１００の一時的なセル輻輳などにより廃棄さ
れた場合には、再順序化セルバッファでセル輻輳に陥る
危険があるため、一定の条件でセル待ち合わせを解除す
る制御が必要である。この制御方法としては、セル待ち
合わせが開始されてから起動されるタイマを用いる一定
の時間以上のセル待ち合わせは行わないタイムアウト制
御や、再順序化セルバッファに滞留しているセル数が一
定値を越えた場合にセル待ち合わせを解除するキュー長
制御を使用することができる。

【０１４２】再順序化制御部Ｒ５０−１〜Ｒ５０−ｎで
セル順序の制御が行われたセルを入力する出力回線対応
部ＯＣＨ５１〜ＯＣＨ５ｎはそのセルにそれぞれ所定の
物理層処理およびＡＴＭ層処理を施し、高速回線ＩＦ１
に出力する。

【０１４３】また、内部ルーティング部１００により低
速回線ＩＦ２の出力側にルーティングされたセル流は、
出力回線対応部ＯＣＨ６１〜ＯＣＨ６ｎでそれぞれ所定
の物理層処理およびＡＴＭ層処理が施され、低速回線Ｉ
Ｆ２に出力される。

【０１４４】このような構成によると、高速回線ＩＦ１
を収容するために必要となるハードウエア、つまり入出
力回線対応部、ＡＴＭ分離部および再順序化制御部は高
速回線ＩＦ１の収容部のみに局所化できるので、ＡＴＭ
システム全体のハード規模やコストの増大させることな
く必要に応じて柔軟に高速回線を収容することができ
る。

【０１４５】

【発明の効果】以上説明したようにこの発明によれば、
高速入力回線から入力されたのセル流をＡＴＭ分離部で
コネクション毎の複数のセル流に分離して複数の入力通
話路から低速入力回線からのセル流とともに内部ルーテ
ィング部に入力し、内部ルーティング部では前記入力通
話路から入力されたセル流をルーティングして複数の出
力通話路から出力し、前記出力通話路から出力された高
速出力回線に対応する複数のセル流はＡＴＭ多重化部で
多重化して該高速出力回線に出力するように構成したの
で、システム全体のハード規模やコストの増大を招くこ
となく必要に応じて柔軟に高速回線を収容することがで
きるＡＴＭ交換システムにおけるセル交換方法および装
置を提供するこのができる。

【０１４６】また、この発明においては、入力回線から
入力されたセル流の同一コネクションに属するセルが通
過するルーティングパスのパス設定数を各コネクション
の通信速度に対応して増減し、該パス設定数の増減によ
りセル順序の逆転の可能性がある場合のみセル順序の補
正を行って出力回線に出力するように構成したので、高
速回線を収容するために必要となるハードウエアを高速
回線の収容部のみに局所化でき、ＡＴＭシステム全体の
ハード規模やコストの増大させることなく必要に応じて
柔軟に高速回線を収容することができる。

【図面の簡単な説明】

【図１】この発明に係わるＡＴＭ交換システムにおける
セル交換方法および装置を適用して構成したＡＴＭ交換
システムの第１の実施例を示したブロック図。

【図２】回線速度が１５０Ｍｂｐｓの回線を３２本収容
可能な内部ルーティング部に対して回線速度が６００Ｍ
ｂｐｓの高速回線の収容を可能にするこの発明に係わる
ＡＴＭ交換システムの第２の実施例を示したブロック
図。

【図３】この発明に係わるＡＴＭ交換システムの第３の
実施例を示したブロック図。

【図４】図３に示した実施例において、通信速度が低速
回線の回線速度を越えるコネクションに属するセルがＡ
ＴＭ分離部において複数の通話路に巡回的に割り当てら
れる様子を示す図。

【図５】図３に示した実施例における再順序化制御部に
おける論理分割した再順序化セルバッファの構成を示し
た図。

【図６】高速回線の収容を可能にするとともに、多様な
回線収容形態を可能にする従来のＡＴＭ交換システムの
一例を示したブロック図。

【図７】高速回線の収容を可能にするとともに、多様な
回線収容形態を可能にする従来のＡＴＭ交換システムの
他の例を示したブロック図。

【符号の説明】

１１、２１、１４、２４ 物理層処理部 １２、２２、１３、２３ ＡＴＭ層処理部 １００ 内部ルーティング部 ＩＦ１ 高速回線 ＩＦ２ 低速回線 ＩＣＨ１１〜ＩＣＨ１ｎ、ＩＣＨ２１〜ＩＣＨ２ｍ
入力回線対応部 ＯＣＨ１１〜ＯＣＨ１ｎ、ＯＣＨ２１〜ＯＣＨ２ｎ
出力回線対応部 ＡＤ１０−１〜ＡＤ１０−ｎ ＡＴＭ分離部 ＡＭ１０−１〜ＡＭ１０−ｎ ＡＴＭ多重化部 ＩＣＨ３１、ＩＣＨ３２、ＩＣＨ４１〜ＩＣＨ４１６
入力回線対応部 ＯＣＨ３１、ＯＣＨ３２、ＯＣＨ４１〜ＯＣＨ４１６
出力回線対応部 ＡＤ３０−１、ＡＤ３０−２ ＡＴＭ分離部 ＡＭ３０−１、ＡＭ３０−２ ＡＴＭ多重化部 ＡＭ４０−１、ＡＭ４０−８ ＡＴＭ多重化部 ＡＤ４０−１、４Ｄ３０−８ ＡＴＭ分離部 １００−１〜１００−１２ 単位スイッチ ＩＣＨ５１〜ＩＣＨ５ｎ、ＩＣＨ６１〜ＩＣＨ６ｍ
入力回線対応部 ＯＣＨ５１〜ＯＣＨ５ｎ、ＯＣＨ６１〜ＯＣＨ６ｎ
出力回線対応部 ＩＣＨ 入力回線対応部 ＡＤ ＡＴＭ分離部 ５０１ 書き込み制御部 ５０２ 読み出し制御部 ５０３ 待ち合わせ制御部 ＳＢＵ シングルコネクション用セルバッファ ＢＵ グルーピングコネクション用セルバッファ

Claims (14)

【特許請求の範囲】
1. 【請求項１】 複数の入出力回線間でセルの交換を行う
   ＡＴＭ交換システムにおけるセル交換方法において、 高速入力回線から入力されたのセル流をＡＴＭ分離部で
   コネクション毎の複数のセル流に分離して複数の入力通
   話路から低速入力回線からのセル流とともに内部ルーテ
   ィング部に入力し、 内部ルーティング部では前記入力通話路から入力された
   セル流をルーティングして複数の出力通話路から出力
   し、 前記出力通話路から出力された高速出力回線に対応する
   複数のセル流はＡＴＭ多重化部で多重化して該高速出力
   回線に出力することを特徴とするＡＴＭ交換システムに
   おけるセル交換方法。
2. 【請求項２】 前記内部ルーティングに対する前記入力
   通話路および前記出力通話路の通信速度を、同一に設定
   することを特徴とする請求項１記載のＡＴＭ交換システ
   ムにおけるセル交換方法。
3. 【請求項３】 前記高速入力回線に対応して前記ＡＴＭ
   分離部で分離された複数の入力通話路の全体の通信速度
   を、前記高速入力回線の回線速度よりも大きく設定する
   ことを特徴とする請求項１記載のＡＴＭ交換システムに
   おけるセル交換方法。
4. 【請求項４】 複数の入出力回線間でセルの交換を行う
   ＡＴＭ交換システムにおけるセル交換方法において、 入力回線から入力されたセル流の同一コネクションに属
   するセルが通過するルーティングパスのパス設定数を各
   コネクションの通信速度に対応して増減し、該パス設定
   数の増減によりセル順序の逆転の可能性がある場合のみ
   セル順序の補正を行って出力回線に出力することを特徴
   とするＡＴＭ交換システムにおけるセル交換方法。
5. 【請求項５】 高速入力回線に設定されたコネクション
   に対するルーティングパスのパス設定数は、 該高速入力回線に設定されたコネクションの通信速度が
   低速入力回線の回線速度より小さい場合は単一に設定
   し、 該高速入力回線に設定されたコネクションの通信速度が
   低速入力回線の回線速度より大きい場合は複数に設定す
   ることを特徴とする請求項４記載のＡＴＭ交換システム
   におけるセル交換方法。
6. 【請求項６】 高速入力回線から入力されたのセル流を
   ＡＴＭ分離部で複数の入力通話路に分離するとともに、 前記高速入力回線に設定されたコネクションの通信速度
   が前記低速入力回線の回線速度より小さい場合は、前記
   ルーティングパスを前記ＡＴＭ分離部で分離された複数
   の入力通話路の１つに設定して該コネクションに属する
   セルを該１つの入力通話路を介して内部ルーティング部
   に入力し、 前記高速入力回線に設定されたコネクションの通信速度
   が前記低速入力回線の回線速度より大きい場合は、前記
   ルーティングパスを前記ＡＴＭ分離部で分離された複数
   の入力通話路の全てに設定して該コネクションに属する
   セルを該複数の入力通話路に順次割り当てて該複数の入
   力通話路を介して内部ルーティング部に入力し、 前記内部ルーティング部でルーティングされて出力され
   るセルの内で前記ルーティングパスを前記ＡＴＭ分離部
   で分離された複数の入力通話路の全てに設定されたコネ
   クションに属するセルに対してのみセル順序の補正を行
   うことを特徴とする請求項４記載のＡＴＭ交換システム
   におけるセル交換方法。
7. 【請求項７】 複数の入出力回線間でセルの交換を行う
   ＡＴＭ交換システムにおけるセル交換装置において、 高速入力回線から入力されたのセル流の物理層処理およ
   びＡＴＭ処理を行う高速入力回線対応部と、 前記高速入力回線対応部で処理されたセル流をコネクシ
   ョン毎の複数のセル流に分離するＡＴＭ分離部と、 低速入力回線から入力されたセル流の物理層処理および
   ＡＴＭ処理を行う低速入力回線対応部と、 前記ＡＴＭ分離部で分離された複数のセル流および前記
   低速入力回線対応部で処理されたセル流をそれぞれ複数
   の入力通話路を介して入力し、該セル流をルーティング
   して複数の出力通話路から出力する内部ルーティング部
   と、 前記内部ルーティング部の複数の出力通話路から出力さ
   れたセル流の内で高速出力回線に対応する複数のセル流
   を多重化するＡＴＭ多重化部と、 前記ＡＴＭ多重化部で多重化されたセル流のＡＴＭ処理
   および物理層処理を行い高速出力回線に出力する高速出
   力回線対応部と、 前記内部ルーティング部の複数の出力通話路から出力さ
   れたセル流の内で低速出力回線に対応するセル流のＡＴ
   Ｍ処理および物理層処理を行い低速出力回線に出力する
   低速出力回線対応部とを具備することを特徴とするＡＴ
   Ｍ交換システムにおけるセル交換装置。
8. 【請求項８】 前記内部ルーティングに対する前記入力
   通話路および前記出力通話路の通信速度を、同一に設定
   することを特徴とする請求項７記載のＡＴＭ交換システ
   ムにおけるセル交換装置。
9. 【請求項９】 前記高速入力回線に対応して前記ＡＴＭ
   分離部で分離された複数の入力通話路の全体の通信速度
   を、前記高速入力回線の回線速度よりも大きく設定する
   ことを特徴とする請求項７記載のＡＴＭ交換システムに
   おけるセル交換装置。
10. 【請求項１０】 前記低速入力回線対応部で処理された
    複数のセル流を多重化して前記入力通話路を介して前記
    内部ルーティング部に出力する低速入力回線用ＡＴＭ多
    重化部と、 前記内部ルーティング部の複数の出力通話路から出力さ
    れたセル流の内で低速出力回線に対応する複数のセル流
    をコネクション毎に分離して前記低速出力回線対応部に
    出力する低速入力回線用ＡＴＭ分離部とを更に具備する
    ことを特徴とする請求項７記載のＡＴＭ交換システムに
    おけるセル交換装置。
11. 【請求項１１】 複数の入出力回線間でセルの交換を行
    うＡＴＭ交換システムにおけるセル交換装置において、 高速入力回線から入力されたのセル流の物理層処理およ
    びＡＴＭ処理を行う高速入力回線対応部と、 低速入力回線から入力されたセル流の物理層処理および
    ＡＴＭ処理を行う低速入力回線対応部と、 前記高速入力回線に設定されたコネクションの通信速度
    が前記低速入力回線の回線速度より大きい場合は、前記
    高速入力回線対応部において各セルに対して到着順を識
    別する識別情報を付与する識別情報付与手段と、 前記高速入力回線に設定されたコネクションの通信速度
    が前記低速入力回線の回線速度より小さい場合は前記高
    速入力回線対応部で処理されたセル流をコネクション毎
    に単一入力通話路に出力し、前記高速入力回線に設定さ
    れたコネクションの通信速度が前記低速入力回線の回線
    速度より大きい場合は前記高速入力回線対応部で処理さ
    れたセル流を複数の入力通話路に順次割り当てて複数の
    入力通話路に出力するＡＴＭ分離部と、 前記ＡＴＭ分離部から出力される複数のセル流および前
    記低速入力回線対応部で処理されたセル流をそれぞれ複
    数の入力通話路を介して入力し、該セル流をルーティン
    グして複数の出力通話路から出力する内部ルーティング
    部と、 前記内部ルーティング部の複数の出力通話路から出力さ
    れたセル流の内で高速出力回線に対応する複数のセル流
    を入力し、前記複数の入力通話路に順次割り当てられた
    コネクションに属するセルのセル順序が逆転したセルが
    あるとこれを前記識別情報付与手段で付与された識別情
    報に基づき検出してその補正を行って出力する再順序化
    制御部と、 前記再順序化制御部から出力されたセル流のＡＴＭ処理
    および物理層処理を行い、高速出力回線に出力する高速
    出力回線対応部と、 前記内部ルーティング部の複数の出力通話路から出力さ
    れたセル流の内で低速出力回線に対応するセル流のＡＴ
    Ｍ処理および物理層処理を行い低速出力回線に出力する
    低速出力回線対応部とを具備することを特徴とするＡＴ
    Ｍ交換システムにおけるセル交換装置。
12. 【請求項１２】 前記再順序化制御部は、 入力されたセルを一時的に蓄積する再順序化セルバッフ
    ァと、 前記再順序化セルバッファに蓄積されたセルにセル順序
    が逆転したセルがあるとそのセル順序を補正して前記再
    順序化セルバッファから読み出す読み出し手段とを具備
    することを特徴とする請求項１１記載のＡＴＭ交換シス
    テムにおけるセル交換装置。
13. 【請求項１３】 前記再順序化セルバッファは、 前記高速入力回線に設定されたコネクションの通信速度
    が前記低速入力回線の回線速度より小さいコネクション
    に属するセルを蓄積するシングルコネクション用セルバ
    ッファと、 前記高速入力回線に設定されたコネクションの通信速度
    が前記低速入力回線の回線速度より大きいコネクション
    に属するセルを蓄積するグルーピングコネクション用セ
    ルバッファとを具備し、 前記読み出し手段は、 前記グルーピングコネクション用セルバッファに蓄積さ
    れたセルにセル順序が逆転したセルがあるとそのセル順
    序を補正して前記グルーピングコネクション用セルバッ
    ファから読み出すことを特徴とする請求項１２記載のＡ
    ＴＭ交換システムにおけるセル交換装置。
14. 【請求項１４】 前記グルーピングコネクション用セル
    バッファは、 前記コネクション毎と前記出力通話路毎とに二重に論理
    分割された複数のグルーピングコネクション用個別セル
    バッファからなることを特徴とする請求項１３記載のＡ
    ＴＭ交換システムにおけるセル交換装置。