JPH10271575A - Communication equipment - Google Patents

Communication equipment

Info

Publication number
JPH10271575A
JPH10271575A JP7195097A JP7195097A JPH10271575A JP H10271575 A JPH10271575 A JP H10271575A JP 7195097 A JP7195097 A JP 7195097A JP 7195097 A JP7195097 A JP 7195097A JP H10271575 A JPH10271575 A JP H10271575A
Authority
JP
Japan
Prior art keywords
data
address
written
transponder
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7195097A
Other languages
Japanese (ja)
Other versions
JP3983844B2 (en
Inventor
Hisashi Aoki
久 青木
Takashi Mizuno
隆司 水野
Shinichi Koga
進一 古賀
Sadao Kokubu
貞雄 国分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP7195097A priority Critical patent/JP3983844B2/en
Publication of JPH10271575A publication Critical patent/JPH10271575A/en
Application granted granted Critical
Publication of JP3983844B2 publication Critical patent/JP3983844B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)

Abstract

PROBLEM TO BE SOLVED: To discriminate the propriety of data written in a nonvolatile memory. SOLUTION: A transmission signal is received by a transponder resonance circuit section 8 in a transponder 7. AC power is supplied by a power signal of the received signal and required data are written in a nonvolatile memory 12 based on contents of a command of the received signal. In this case, the write of data is controlled such that an end mark is written to a 3rd address after a corresponding address of the written data, a check sum is written to a first address after the address for the written data and then the data are written to the corresponding address.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電力信号にパルス
データを重畳させた送信信号を受信し、その電力信号の
受信に応じて動作電力を生成し、前記送信信号に基いて
所要データを不揮発性メモリに書き込む書き込み機能を
有した通信装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for receiving a transmission signal in which pulse data is superimposed on a power signal, generating operating power in response to the reception of the power signal, and storing required data in a nonvolatile manner based on the transmission signal. TECHNICAL FIELD The present invention relates to a communication device having a writing function for writing to a volatile memory.

【0002】[0002]

【発明が解決しようとする課題】例えば、車両側とキー
側とで非接触で双方向通信を行なう通信装置において
は、車両側に、電力信号にパルスデータを重畳させた送
信信号を送信する送信器を設け、イグニッションキーあ
るいはドアキーといったキー側に、受信手段としてトラ
ンスポンダを設けた構成が考えられている。
For example, in a communication device that performs non-contact two-way communication between a vehicle and a key, a transmission that transmits a transmission signal in which pulse data is superimposed on a power signal to the vehicle is transmitted. There has been considered a configuration in which a transponder is provided as a receiving means on a key side such as an ignition key or a door key.

【0003】トランスポンダは、キーが車両側のキーシ
リンダに差し込まれて、送信器からの送信信号が与えら
れると、電力信号の受信に応じて動作電力を生成し、そ
の動作電力にて能動状態となることにより、上記受信信
号の信号内容に応じて応答信号を返信したり、あるい
は、トランスポンダが備えた不揮発性メモリにデータを
書き込んだりする。
[0003] When a key is inserted into a key cylinder on the vehicle side and a transmission signal is given from a transmitter, the transponder generates operating power in response to the reception of the power signal, and the transponder enters an active state with the operating power. As a result, a response signal is returned according to the signal content of the reception signal, or data is written to a nonvolatile memory provided in the transponder.

【0004】ところで、上述のものでは、トランスポン
ダの不揮発性メモリにデータが書き込まれているとき
に、キーが抜かれる等すると、動作電力の供給がなくな
るため、データが正常に書き込めないことがある。この
場合、不揮発性メモリに書き込まれた最終データが正し
いか否かが判断できないものであった。
By the way, in the above-mentioned case, if the key is removed while the data is being written in the non-volatile memory of the transponder, the supply of the operating power is stopped, so that the data may not be written normally. In this case, it is impossible to determine whether the final data written in the nonvolatile memory is correct.

【0005】本発明は上述の事情に鑑みてなされたもの
であり、その目的は、送信手段から受信手段に対して電
磁結合により電力を供給し且つ送信信号に基いて所要デ
ータを不揮発性メモリに書き込むようにした通信装置に
おいて、不揮発性メモリに書き込まれたデータが正しい
か否かを判断することが可能な通信装置を提供するにあ
る。
The present invention has been made in view of the above circumstances, and an object of the present invention is to supply electric power from a transmitting unit to a receiving unit by electromagnetic coupling and to store necessary data in a nonvolatile memory based on a transmission signal. It is an object of the present invention to provide a communication device capable of determining whether data written in a nonvolatile memory is correct in a communication device in which writing is performed.

【0006】[0006]

【課題を解決するための手段】本発明は、電力信号にパ
ルスデータを重畳させた送信信号を送信する送信手段
と、前記送信信号を受信しその電力信号の受信に応じて
動作電力を生成し、前記送信信号に基いて所要データを
不揮発性メモリに書き込む書き込み機能を有した受信手
段とを備えた通信装置において、前記不揮発性メモリに
データを書き込むに際して、書き込むデータの該当アド
レスから3番目のアドレスにエンドマークを書き込み、
次いで、前記書き込むデータの該当アドレスから1番目
のアドレスにサム・チェックを書き込み、この後データ
を該当アドレスに書き込むように書き込み動作を制御す
る書き込み制御手段を設け、前記不揮発性メモリのデー
タ内容をアドレス順に読み、前記エンドマークが連続し
て読まれたときに前記サム・チェックを判断するデータ
正・否判定手段を設けたところに特徴を有する。
According to the present invention, there is provided a transmitting means for transmitting a transmission signal in which pulse data is superimposed on a power signal, receiving the transmission signal and generating operating power in response to the reception of the power signal. And a receiving unit having a write function of writing required data to a nonvolatile memory based on the transmission signal, when writing data to the nonvolatile memory, a third address from a corresponding address of the data to be written. Write the end mark to
Next, write control means for controlling a write operation so as to write a sum check to the first address from the corresponding address of the data to be written, and thereafter to write the data to the corresponding address, and to write the data content of the nonvolatile memory to the address It is characterized in that a data correct / non-judgment means for reading in order and judging the sum check when the end mark is read continuously is provided.

【0007】この構成においては、今回書き込むべきデ
ータをデータD(n)とし、既に書き込まれているデー
タをデータD(n−1)、データD(n−2)、…とし
たとき、不揮発性メモリにおけるデータ内容は、図7の
ようになる。
In this configuration, when data to be written this time is data D (n) and data already written is data D (n-1), data D (n-2),. The data contents in the memory are as shown in FIG.

【0008】すなわち、データD(n)を書き込むに際
しては、このデータD(n)を書き込むべきアドレスは
「n」である。しかして、上記書き込み制御手段は、第
1番目の書き込みとして、アドレス「n」から3番目の
アドレスであるアドレス「n+3」にエンドマークを書
き込む。第2番目の書き込みとしては、アドレス「n」
から1番目のアドレスであるアドレス「n+1」にサム
・チェックを書き込み、そして、第3番目の書き込みと
してアドレス「n」にデータD(n)を書き込む。な
お、サム・チェックには、前回の最終データD(n−
1)と今回のデータD(n)との下位ビットのエクスク
ルーシブオアがチェックデータとして書き込まれる。な
お、アドレス「n+2」にはエンドマークは書き込ま
ず、前回のエンドマークをそのまま使用する(データと
してはエンドマークが連続する)。
That is, when writing the data D (n), the address to which the data D (n) is to be written is "n". Then, the write control means writes an end mark from the address "n" to the address "n + 3", which is the third address, as the first write. As the second write, the address “n”
, A sum check is written to address “n + 1”, which is the first address, and data D (n) is written to address “n” as a third write. The sum check includes the last data D (n-n-
Exclusive OR of lower bits of 1) and the current data D (n) is written as check data. Note that the end mark is not written in the address “n + 2”, and the previous end mark is used as it is (the end mark is continuous as data).

【0009】上述の書き込み終了後において、データ正
・否判定手段は、不揮発性メモリのデータ内容をアドレ
ス順に読み、前記エンドマークが連続して読まれたとき
に前記サム・チェックを判断する。すなわち、今回書き
込んだデータD(n)とその前のデータD(n−1)と
のエクスクルーシブオアとサム・チェックのチェックデ
ータとを比較し、サム・チェックが正しければ(一致す
れば)、今回のデータD(n)および以前のデータD
(n−1)、…は正しいデータであると判定し、サム・
チェックが正しくなければ、データD(n)は誤ったデ
ータと判定し、データD(n−1)、…は正しいデータ
であると判定する。これにて、不揮発性メモリのデータ
の正・否が判定できるようになる。
After the above-mentioned writing is completed, the data correct / non-determining means reads the data contents of the non-volatile memory in order of address, and judges the sum check when the end mark is read continuously. That is, the exclusive OR of the data D (n) written this time and the data D (n-1) preceding it and the check data of the sum check are compared, and if the sum check is correct (if they match), Data D (n) and previous data D
(N-1),... Are determined to be correct data,
If the check is not correct, the data D (n) is determined to be incorrect data, and the data D (n-1),... Are determined to be correct data. This makes it possible to determine whether the data in the nonvolatile memory is correct or not.

【0010】[0010]

【発明の実施の形態】以下、本発明の一実施例につき図
1ないし図6を参照して説明する。まず、図2には、通
信装置の概略構成を示す。送信手段としての送受信器1
は車両に設けられており、書き込み機能を有する受信手
段たるトランスポンダ7は例えばイグニッションキー内
に設けられている。また、リーダ・ライタ15はオフィ
スなどに設けられている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. First, FIG. 2 shows a schematic configuration of a communication device. Transceiver 1 as transmission means
Is provided in the vehicle, and the transponder 7 as a receiving means having a writing function is provided in, for example, an ignition key. The reader / writer 15 is provided in an office or the like.

【0011】送受信器1は、図3に示すように、マイク
ロコンピュータを主体とする制御回路2、パワーアンプ
3、共振回路部4、検波回路5、アンプ6から成り、共
振回路部4はアンテナコイル4aおよび共振コンデンサ
4bを有して成る。上記送受信器1の制御回路2には制
御プログラムが記憶されており、制御回路2は、制御プ
ログラムに基いてパワーアンプ3をオンオフすることに
より、図5(a)に示すように、電力信号にデータパル
スを重畳させた送信信号をアンテナコイル4aから送信
する。
As shown in FIG. 3, the transceiver 1 comprises a control circuit 2 mainly composed of a microcomputer, a power amplifier 3, a resonance circuit section 4, a detection circuit 5, and an amplifier 6. The resonance circuit section 4 includes an antenna coil. 4a and a resonance capacitor 4b. A control program is stored in the control circuit 2 of the transceiver 1, and the control circuit 2 turns on and off the power amplifier 3 based on the control program, as shown in FIG. The transmission signal on which the data pulse is superimposed is transmitted from the antenna coil 4a.

【0012】トランスポンダ7は、図1に示すように、
トランスポンダ用コイル8aおよび共振コンデンサ8b
を有して成るトランスポンダ用共振回路部8、電源回路
9、検波回路10、マイクロコンピュータを主体とする
制御回路11、不揮発性メモリ12、CR発振回路13
および変調回路14を備えて構成されている。
The transponder 7, as shown in FIG.
Transponder coil 8a and resonance capacitor 8b
Transponder resonance circuit section 8, power supply circuit 9, detection circuit 10, control circuit 11 mainly composed of microcomputer, nonvolatile memory 12, CR oscillation circuit 13
And a modulation circuit 14.

【0013】いま、上記キーが車両側のドアキーシリン
ダあるいはイグニッションキーシリンダに差し込まれ
て、車両側の送受信器1のアンテナコイル4aとキー側
のトランスポンダ用コイル8aとが電磁接続された状態
では、車両側のアンテナコイル4aからの送信信号がキ
ー側のトランスポンダ用コイル8aに非接触で与えられ
るようになる。
Now, when the key is inserted into a door key cylinder or an ignition key cylinder on the vehicle side and the antenna coil 4a of the transceiver 1 on the vehicle side and the transponder coil 8a on the key side are electromagnetically connected, the vehicle The transmission signal from the antenna coil 4a on the key side is supplied to the transponder coil 8a on the key side in a non-contact manner.

【0014】キー側のトランスポンダ7においては、上
記送信信号がトランスポンダ用共振回路部8により受信
される。この受信信号は、図5(a)と同様である。こ
の場合、その電力信号により交流電力が供給されること
になる。すなわち、この交流電力は電源回路9により整
流され且つ十分に平滑され、そして定電圧化(電圧Vd
d)され、その定電圧電源は、各回路に供給される。検
波回路10はトランスポンダ用共振回路部8の受信信号
である共振波形を前記電源回路9より小さい時定数で波
形整形し、パルスデータ波形を出力する。
In the transponder 7 on the key side, the transmission signal is received by the transponder resonance circuit section 8. This received signal is the same as in FIG. In this case, AC power is supplied by the power signal. That is, this AC power is rectified and sufficiently smoothed by the power supply circuit 9 and is made constant voltage (voltage Vd
d), and the constant voltage power supply is supplied to each circuit. The detection circuit 10 shapes the resonance waveform, which is the reception signal of the transponder resonance circuit section 8, with a time constant smaller than that of the power supply circuit 9, and outputs a pulse data waveform.

【0015】トランスポンダ7の制御回路11は、この
パルスデータのうちSOM(Startof Message)の入
力を検出すると、データの読み込みを開始し、以後、指
令内容を判断する。そして、この判断結果に基いて不揮
発性メモリ12から例えばIDコードなどのデータを読
みだしたり、あるいは、所要データ例えば運行データを
書き込んだりする。この書き込みの制御内容についは後
述する。
When the control circuit 11 of the transponder 7 detects the input of SOM (Start of Message) among the pulse data, it starts reading the data and thereafter determines the contents of the command. Then, based on the result of this determination, data such as an ID code is read from the nonvolatile memory 12 or required data such as operation data is written. The details of this write control will be described later.

【0016】なお、トランスポンダ7からIDコード等
を返信する場合、その返信すべきデータに応じて、変調
回路14によりトランスポンダ用共振回路部8のインピ
ーダンスを変化させて、車両側の送受信器1に図5
(b)に示す返信信号を発生させるようになっている。
この返信信号は車両側の検波回路5およびアンプ6を介
して制御回路2に与えられる。この場合、制御回路2
は、フレーム同期の後、SOMの入力を検出すると、返
信データの読み込みを開始し、以後の返信信号に基いて
キー側の制御回路11からの応答内容を判断する。
When an ID code or the like is returned from the transponder 7, the impedance of the transponder resonance circuit section 8 is changed by the modulation circuit 14 in accordance with the data to be returned, and transmitted to the transceiver 1 on the vehicle side. 5
A reply signal shown in (b) is generated.
This return signal is provided to the control circuit 2 via the detection circuit 5 and the amplifier 6 on the vehicle side. In this case, the control circuit 2
When the SOM input is detected after the frame synchronization, the reading of the reply data is started, and the response content from the control circuit 11 on the key side is determined based on the subsequent reply signal.

【0017】一方、リーダ・ライタ15は、図4に示す
ように、基本的は、送受信器1と同様の構成であり、す
なわち、マイクロコンピュータを主体とする制御回路1
6、パワーアンプ17、アンテナコイル18aおよび共
振コンデンサ18bを有する共振回路部18、検波回路
19、アンプ20を備え、さらには、外部電源から動作
電力を作成する電源回路21、およびパソコンに接続さ
れるシリアルI/F22を備えている。
On the other hand, as shown in FIG. 4, the reader / writer 15 has basically the same configuration as the transceiver 1, that is, the control circuit 1 mainly including a microcomputer.
6, a power amplifier 17, a resonance circuit section 18 having an antenna coil 18a and a resonance capacitor 18b, a detection circuit 19, and an amplifier 20, and further connected to a power supply circuit 21 for generating operating power from an external power supply, and a personal computer. A serial I / F 22 is provided.

【0018】リーダ・ライタ15には、図示しないが、
キーが差し込まれる差し込み部が設けられていて、キー
が差し込まれて、このリーダ・ライタ15のアンテナコ
イル18aとキー側のトランスポンダ用コイル8aとが
電磁接続された状態では、リーダ・ライタ15側のアン
テナコイル18aからの送信信号(電力信号にパルスデ
ータを重畳させた信号)がキー側のトランスポンダ用コ
イル8aに非接触で与えられるようになる。
Although not shown, the reader / writer 15
An insertion portion into which a key is inserted is provided, and when the key is inserted and the antenna coil 18a of the reader / writer 15 and the transponder coil 8a on the key side are electromagnetically connected, the insertion portion of the reader / writer 15 is A transmission signal (a signal in which pulse data is superimposed on a power signal) from the antenna coil 18a is provided to the key-side transponder coil 8a in a non-contact manner.

【0019】キー側のトランスポンダ7においては、前
記送受信器1との通信の場合と同様に、その電力信号に
より交流電力が供給されることになり、この送信信号の
指令内容に応じて返信信号をリーダ・ライタ15に返信
する。
In the transponder 7 on the key side, as in the case of the communication with the transceiver 1, AC power is supplied by the power signal, and a reply signal is transmitted in accordance with the command content of the transmission signal. Reply to reader / writer 15

【0020】今、前記トランスポンダ7の制御回路11
は書き込み機能を有しており、書き込み制御手段として
動作する。また、リーダ・ライタ15はデータ正・否判
定手段として動作する。詳細には次の通りである。トラ
ンスポンダ7の不揮発性メモリ12には、図6のA欄に
示すように、データが書き込まれているものとする。こ
の場合、アドレス「0」にはデータD(0)が、アドレ
ス「1」にはデータD(1)が、また、アドレス「2」
にはデータD(2)が、それぞれ書き込まれ、アドレス
「3」には「サム・チェック」が、アドレス「4」およ
びアドレス「5」には「エンドマーク」が書き込まれて
いるものとする。この場合、例えば、「エンドマーク」
は全ビット「1」としたビット構成とされ、「サム・チ
ェック」は最上位ビットを「0」とし、サム・チェック
の前の2つのデータの最上位を除いたビットでエクスク
ルーシブオアをとったビット構成とされ、各データDと
しては全ビット「1」をとらないビット構成とされる。
Now, the control circuit 11 of the transponder 7
Has a writing function and operates as a writing control means. Further, the reader / writer 15 operates as a data correct / non-determining means. The details are as follows. It is assumed that data is written in the nonvolatile memory 12 of the transponder 7, as shown in column A of FIG. In this case, data D (0) is stored at address “0”, data D (1) is stored at address “1”, and address “2” is stored at address “1”.
Is written with data D (2), "sum check" is written at address "3", and "end mark" is written at addresses "4" and "5". In this case, for example, "end mark"
Is a bit configuration in which all bits are "1". In "sum check", the most significant bit is set to "0", and exclusive OR is performed with bits excluding the most significant bits of two data before the sum check. Each data D has a bit configuration that does not take all bits “1”.

【0021】トランスポンダ7に送受信器1から『デー
タD(3)を書き込みなさい』という指令内容の送信信
号が与えられると、トランスポンダ7の制御回路11
は、図6のB欄のように書き込み制御動作する。データ
D(3)を書き込むに際しては、このデータD(3)を
書き込むべきアドレスは「3」である。しかして、制御
回路11は、第1番目の書き込みとして、アドレス
「3」から3番目のアドレスであるアドレス「6」にエ
ンドマークを書き込む。第2番目の書き込みとしては、
アドレス「3」から1番目のアドレスであるアドレス
「4」にサム・チェックを書き込み、そして、第3番目
の書き込みとしてアドレス「3」にデータD(3)を書
き込む。なお、アドレス「5」にはエンドマークは書き
込まず、前回のエンドマークをそのまま使用する(デー
タとしてはエンドマークが連続する)。
When a transmission signal having a command content of "write data D (3)" is given from the transceiver 1 to the transponder 7, the control circuit 11 of the transponder 7
Performs a write control operation as shown in column B of FIG. When writing the data D (3), the address to which the data D (3) is to be written is “3”. Thus, the control circuit 11 writes an end mark from address “3” to address “6”, which is the third address, as the first write. As the second writing,
A sum check is written to address “4” which is the first address from address “3”, and data D (3) is written to address “3” as a third write. Note that the end mark is not written at the address “5”, and the previous end mark is used as it is (the end mark is continuous as data).

【0022】リーダ・ライタ15によりキーのトランス
ポンダ7の不揮発性メモリ12からデータを読み込む場
合、このリーダ・ライタ15の制御回路16は、不揮発
性メモリ12のデータ内容をアドレス順に読み、前記エ
ンドマークが連続して読まれたときにその前段のサム・
チェックを判断する。すなわち、今回書き込んだデータ
D(3)とその前のデータD(2)との下位ビットのエ
クスクルーシブオアがサム・チェックのチェックデータ
と一致すれば(サム・チェックが正しければ)、今回の
データD(3)および以前のデータD(2)〜D(0)
は正しいデータであると判定し、不一致であれば(サム
・チェックが正しくなければ)、データD(3)は誤っ
たデータと判定し、データD(2)〜D(0)は正しい
データであると判定する。これにて、不揮発性メモリの
データの正・否が判定できるようになる。
When data is read from the non-volatile memory 12 of the key transponder 7 by the reader / writer 15, the control circuit 16 of the reader / writer 15 reads the data content of the non-volatile memory 12 in order of address, and the end mark is read. When it is read continuously,
Judge the check. That is, if the exclusive OR of the lower bits of the data D (3) written this time and the data D (2) preceding it matches the check data of the sum check (if the sum check is correct), the current data D (3) (3) and previous data D (2) to D (0)
Is determined to be correct data, and if they do not match (if the sum check is not correct), data D (3) is determined to be incorrect data, and data D (2) to D (0) are correct data. It is determined that there is. This makes it possible to determine whether the data in the nonvolatile memory is correct or not.

【0023】例えば、アドレス「6」のエンドマークを
書き込んでいるときにキーが抜かれた場合、アドレス
「6」のエンドマークは正常に書き込まれないことにな
る。このような場合、リーダ・ライタ15の制御回路1
6は、アドレス「4」、「5」のエンドマークを見つけ
てアドレス「3」のサム・チェックを判定する。このサ
ム・チェックは書き込み前のものであるから、データD
(2)〜D(0)は正しいと判定する。
For example, if the key is removed while writing the end mark of address "6", the end mark of address "6" will not be written normally. In such a case, the control circuit 1 of the reader / writer 15
No. 6 finds the end marks of addresses “4” and “5” and determines the sum check of address “3”. Since this sum check is before writing, the data D
(2) to D (0) are determined to be correct.

【0024】また、アドレス「4」のサム・チェックを
書き込んでいるときにキーが抜かれた場合、アドレス
「4」のサム・チェックは正常に書き込まれないことに
なる。このような場合、リーダ・ライタ15の制御回路
16は、アドレス「5」、「6」のエンドマークを見つ
けてアドレス「2」とアドレス「3」のデータ(前回の
サム・チェック)からアドレス「4」のサム・チェック
を判定するが、一致しないので、アドレス「3」のデー
タ(前回のサム・チェック)は誤ったデータであると判
定し、データD(2)〜D(0)は正しいと判定する。
If the key is removed while the sum check of address "4" is being written, the sum check of address "4" will not be written normally. In such a case, the control circuit 16 of the reader / writer 15 finds the end marks of the addresses “5” and “6” and converts the data of the addresses “2” and “3” (the previous sum check) into the address “ Although the sum check of "4" is determined, but does not match, the data of address "3" (previous sum check) is determined to be erroneous data, and data D (2) to D (0) are correct. Is determined.

【0025】さらにまた、アドレス「3」のデータD
(3)を書き込んでいるときにキーが抜かれた場合、ア
ドレス「3」のデータD(3)は正常に書き込まれない
ことになる。このような場合、リーダ・ライタ15の制
御回路16は、アドレス「5」、「6」のエンドマーク
を見つけてアドレス「2」とアドレス「3」のデータ
(今回の誤ったデータが入っている)からアドレス
「4」のサム・チェックを判定するが、一致しないの
で、アドレス「3」のデータは誤ったデータであると判
定し、データD(2)〜D(0)は正しいと判定する。
このように、不揮発性メモリ12に書き込まれたデータ
が正しいか否かを判断することができる。従って、キー
抜き取り防止機能のない通信装置に大いに好適する。
Furthermore, the data D of the address "3"
If the key is removed while writing (3), data D (3) at address "3" will not be written normally. In such a case, the control circuit 16 of the reader / writer 15 finds the end marks of the addresses "5" and "6", and finds the data of the addresses "2" and "3" (this wrong data is contained. ), The sum check of the address “4” is determined. However, since they do not match, the data of the address “3” is determined to be erroneous, and the data D (2) to D (0) are determined to be correct. .
Thus, it can be determined whether the data written in the nonvolatile memory 12 is correct. Therefore, it is very suitable for a communication device without a key removal prevention function.

【0026】ここで、2つのエンドマークのうち上位ア
ドレスのエンドマークとして、前回のエンドマークをそ
のまま使用する理由は、次の通りである。すなわち、も
し、図6のB欄において、アドレス「6」にエンドマー
クを書き込んだ後、アドレス「5」にエンドマークを書
き込むようにすると、この時にキーが抜かれると、ここ
にエンドマークが書かれているという保証がなく、従っ
て、連続した2つのエンドマークが無くなり、次にリー
ダ・ライタ15で読むと、データの終りが検出できなく
なる。
Here, the reason why the previous end mark is used as it is as the end mark of the upper address of the two end marks is as follows. That is, if the end mark is written at address “5” after writing the end mark at address “6” in column B of FIG. 6, if the key is removed at this time, the end mark is written here. Therefore, there is no guarantee that the end of the data is read, so that the end of the data cannot be detected when the reader / writer 15 reads the next end mark.

【0027】なお、キーの初期化時には、データを書き
込む先頭のアドレスから3番目のアドレスにエンドマー
クを書いておくと良い。また、トランスポンダ7の不揮
発性メモリ12にデータを書き込む機能はトランスポン
ダ7の制御回路11が有するが、その書き込みを制御す
る書き込み制御手段(エンドマーク、サム・チェックを
指定のアドレスにふり分けて書き込む制御)は、送受信
器1の制御回路2やリーダ・ライタ15に設けても良
い。この場合、送受信器1やリーダ・ライタ15で送信
する送信信号に書き込み制御信号を重畳させる。さら
に、正・否判定手段は送受信器1側に設けても良い。さ
らにまた、本実施例では、車両側の送受信器1と、キー
側のトランスポンダ7と、オフィス側のリーダ・ライタ
15とを備えたが、これは、車両側の送受信器1とキー
側のトランスポンダ7との組み合わせ、または、オフィ
ス側のリーダ・ライタ15とキー側のトランスポンダ7
との組み合わせでも良い。
At the time of key initialization, it is preferable to write an end mark at the third address from the first address where data is to be written. Although the control circuit 11 of the transponder 7 has a function of writing data to the nonvolatile memory 12 of the transponder 7, a write control means for controlling the writing (control of writing the end mark and the sum check separately to a designated address) ) May be provided in the control circuit 2 of the transceiver 1 or the reader / writer 15. In this case, a write control signal is superimposed on a transmission signal transmitted by the transceiver 1 or the reader / writer 15. Further, the right / wrong determination means may be provided on the transceiver 1 side. Furthermore, in the present embodiment, the vehicle-side transceiver 1, the key-side transponder 7, and the office-side reader / writer 15 are provided. 7 or the office-side reader / writer 15 and the key-side transponder 7
May be combined with

【0028】[0028]

【発明の効果】本発明は以上の説明から明らかなよう
に、送信手段から受信手段に対して電磁結合により電力
を供給し、且つ前記送信信号に基いて所要データを不揮
発性メモリに書き込んだときに、不揮発性メモリに書き
込まれたデータが正しいか否かを判断することができ
る。
According to the present invention, as is apparent from the above description, when power is supplied from the transmitting means to the receiving means by electromagnetic coupling, and required data is written to the nonvolatile memory based on the transmission signal. Then, it can be determined whether the data written in the nonvolatile memory is correct.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すトランスポンダの電気
的構成のブロック図
FIG. 1 is a block diagram of an electrical configuration of a transponder showing one embodiment of the present invention.

【図2】全体の概略構成を示すブロック図FIG. 2 is a block diagram showing an overall schematic configuration.

【図3】送受信器の電気的構成のブロック図FIG. 3 is a block diagram of an electrical configuration of a transceiver.

【図4】リーダ・ライタの電気的構成のブロック図FIG. 4 is a block diagram of an electrical configuration of the reader / writer.

【図5】通信波形を示す図FIG. 5 is a diagram showing a communication waveform.

【図6】不揮発性メモリのデータ内容を示す図FIG. 6 is a diagram showing data contents of a nonvolatile memory;

【図7】本発明の作用を説明するために用いた不揮発性
メモリのデータ内容を示す図
FIG. 7 is a diagram showing data contents of a nonvolatile memory used for explaining the operation of the present invention;

【符号の説明】[Explanation of symbols]

1は送受信器(送信手段)、2は制御回路、4は共振回
路部、7はトランスポンダ(受信手段)、8はトランス
ポンダ用共振回路部、11は制御回路(書き込み制御手
段)、12は不揮発性メモリ、15はリーダ・ライタ、
16は制御回路(正・否判定手段)を示す。
1 is a transceiver (transmission means), 2 is a control circuit, 4 is a resonance circuit section, 7 is a transponder (reception means), 8 is a transponder resonance circuit section, 11 is a control circuit (write control means), and 12 is non-volatile. Memory, 15 is a reader / writer,
Reference numeral 16 denotes a control circuit (correction / rejection determination means).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 国分 貞雄 愛知県丹羽郡大口町大字豊田字野田1番地 株式会社東海理化電機製作所内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Sadao Kokubu 1 Noda, Toyota, Oguchi-machi, Oguchi-machi, Niwa-gun, Aichi Prefecture Tokai Rika Electric Works, Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 電力信号にパルスデータを重畳させた送
信信号を送信する送信手段と、 前記送信信号を受信しその電力信号の受信に応じて動作
電力を生成し、前記送信信号に基いて所要データを不揮
発性メモリに書き込む書き込み機能を有した受信手段と
を備えた通信装置において、 前記不揮発性メモリにデータを書き込むに際して、書き
込むデータの該当アドレスから3番目のアドレスにエン
ドマークを書き込み、次いで、前記書き込むデータの該
当アドレスから1番目のアドレスにサム・チェックを書
き込み、この後データを該当アドレスに書き込むように
書き込み動作を制御する書き込み制御手段を設け、 前記不揮発性メモリのデータ内容をアドレス順に読み、
前記エンドマークが連続して読まれたときに前記サム・
チェックを判断するデータ正・否判定手段を設けたこと
を特徴とする通信装置。
1. A transmitting means for transmitting a transmission signal in which pulse data is superimposed on a power signal, receiving the transmission signal, generating operating power in response to receiving the power signal, and generating a required power based on the transmission signal. A communication device comprising: a receiving unit having a write function of writing data to a nonvolatile memory; wherein when writing data to the nonvolatile memory, an end mark is written to a third address from a corresponding address of the data to be written, A write control means for controlling a write operation to write a sum check to a first address from a corresponding address of the data to be written and thereafter to write the data to the corresponding address is provided, and reads data contents of the nonvolatile memory in order of addresses. ,
When the end mark is read continuously, the thumb
A communication device comprising a data right / wrong determining means for determining a check.
JP7195097A 1997-03-25 1997-03-25 Communication device Expired - Lifetime JP3983844B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7195097A JP3983844B2 (en) 1997-03-25 1997-03-25 Communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7195097A JP3983844B2 (en) 1997-03-25 1997-03-25 Communication device

Publications (2)

Publication Number Publication Date
JPH10271575A true JPH10271575A (en) 1998-10-09
JP3983844B2 JP3983844B2 (en) 2007-09-26

Family

ID=13475285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7195097A Expired - Lifetime JP3983844B2 (en) 1997-03-25 1997-03-25 Communication device

Country Status (1)

Country Link
JP (1) JP3983844B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961000B2 (en) * 2001-07-05 2005-11-01 Amerasia International Technology, Inc. Smart tag data encoding method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961000B2 (en) * 2001-07-05 2005-11-01 Amerasia International Technology, Inc. Smart tag data encoding method

Also Published As

Publication number Publication date
JP3983844B2 (en) 2007-09-26

Similar Documents

Publication Publication Date Title
EP0615645B1 (en) Multi-memory electronic identification tag
US5257011A (en) Data altering means for multi-memory electronic identification tag
JP2690229B2 (en) Non-contact IC card
US5499017A (en) Multi-memory electronic identification tag
US4877945A (en) IC card having a function to exclude erroneous recording
US4792996A (en) Information medium for communicating data and/or a selectable control transfer program between the medium end and external device
JP2005136972A (en) Non-contact proximity automated data collection system and method
US4949240A (en) Data storage system having circuitry for dividing received data into sequential wards each stored in storage region identified by chain data
JP3689213B2 (en) Non-contact IC card
US5773803A (en) Code discriminating system for determining correspondence of codes in a short time
KR20040057944A (en) Contactless ic card and contactless ic card system
JP3983844B2 (en) Communication device
US8860556B2 (en) Method and system for the secure detection of an RFID electronic tag
US5493665A (en) Portable memory device and method of securing the integrity of stored data therein utilizing a starting address and a stored memory cycle number
JP2001127672A (en) Data communication system
JP2002150246A (en) Portable electronic device
JP2001101362A (en) Ic card system
JPH10269392A (en) Data carrier system
JPH10171943A (en) Data carrier system
JP3455941B2 (en) IC tag identification device
JPH1115931A (en) Card identification system
JP2009187495A (en) Information processing unit, information processing method, and program
JP3179375B2 (en) Non-contact data transmission / reception method and device
JP3367648B2 (en) Keyless entry system
JPH10171944A (en) Data carrier system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050606

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050713

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150