JPH10271139A - Information processor and connecting method - Google Patents

Information processor and connecting method

Info

Publication number
JPH10271139A
JPH10271139A JP6809697A JP6809697A JPH10271139A JP H10271139 A JPH10271139 A JP H10271139A JP 6809697 A JP6809697 A JP 6809697A JP 6809697 A JP6809697 A JP 6809697A JP H10271139 A JPH10271139 A JP H10271139A
Authority
JP
Japan
Prior art keywords
information processing
terminal
signal line
processing apparatus
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6809697A
Other languages
Japanese (ja)
Inventor
Hirobumi Tamori
寛文 田守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6809697A priority Critical patent/JPH10271139A/en
Publication of JPH10271139A publication Critical patent/JPH10271139A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable to communicate with another information processor even in the state of turning off the power source of information processor to become an intermediate node connected by a DV cable. SOLUTION: In the state of turning on the power source of information processor D to become the intermediate node, the ON state of power source is detected by a power source state detection part 101, and since control is performed so as to open all switches from 100-a to 100-d at a switch part, information processors A, B and D perform communication as usual. In the state of turning off the power source of information processor D, the power source state detection part 101 detects the OFF state of power source and all the switches from 100-a to 100-d at the switch part 100 are closed. As a result, the information processors A and B can performs the communication through the switch part 100.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、情報処理装置に関
し、特に、IEEE1394インターフェースを具備す
る情報処理装置に関する。
The present invention relates to an information processing apparatus, and more particularly, to an information processing apparatus having an IEEE 1394 interface.

【0002】[0002]

【従来の技術】ディジタルデータを扱う情報処理装置
(例えば、パーソナルコンピュータやDVD(Digital
Versatile Disk)など)を相互に接続するインターフェ
ースとして、「IEEE1394ハイ・パフォーマンス
・シリアルバス」(以下、IEEE1394と略記す
る)が注目されている。
2. Description of the Related Art Information processing apparatuses for handling digital data (for example, personal computers and DVDs (Digital
Versatile Disk) is attracting attention as an interface for connecting the IEEE 1394 high performance serial bus (hereinafter abbreviated as IEEE 1394).

【0003】このIEEE1394は、2種類のデータ
転送モードを備えている。即ち、通常のデータ転送に使
用するAsynchronous転送モードと、動画や音声などのマ
ルチメディアデータ転送に使用するIsochronous転送モ
ードである。特に、Isochronous転送モードを備えてい
るところが他のインターフェースと大きく異なるところ
である。Isochronous転送モードでは、動画や音声デー
タなどのように転送の遅れが致命的となるデータを、所
定の時間内に確実に転送することが補償されているの
で、動画や音声データなどを含む情報が多用される、例
えば、マルチメディアシステムなどに好適である。
The IEEE 1394 has two types of data transfer modes. That is, there are an Asynchronous transfer mode used for normal data transfer and an Isochronous transfer mode used for multimedia data transfer such as moving images and audio. In particular, the point that an isochronous transfer mode is provided is a point that is significantly different from other interfaces. In the isochronous transfer mode, it is ensured that data such as video and audio data, whose transfer delay is fatal, is reliably transferred within a predetermined time. It is suitable for frequently used, for example, a multimedia system.

【0004】また、IEEE1394は、「デイジーチ
ェーン方式」と「ノード分岐方式」の2種類の接続方式
をサポートしている。デイジーチェーン方式では、最大
16ノード(Node:IEEE1394インターフェース
を持つ機器)を相互に接続することが可能である。ノー
ド分岐方式では、ある情報処理装置をルート(Root)と
し、そのルートから分岐するノード(または、リーフ
(Leaf))として、複数の情報処理装置を接続すること
が可能である。IEEE1394では、個々のノードに
対して6ビットのノード番号が付与されるので、ブロー
ドキャスト用に使用される最後のノード番号63を除く
と、最大63個のノード(情報処理装置)を接続するこ
とが可能である。
[0004] IEEE 1394 supports two types of connection systems, a "daisy chain system" and a "node branching system". In the daisy chain system, up to 16 nodes (Node: equipment having an IEEE 1394 interface) can be connected to each other. In the node branching method, it is possible to connect a plurality of information processing devices as a node (or a leaf) branching from a certain information processing device as a root (Root). In IEEE 1394, since a 6-bit node number is assigned to each node, a maximum of 63 nodes (information processing devices) can be connected except for the last node number 63 used for broadcasting. It is possible.

【0005】図3は、複数の情報処理装置がIEEE1
394を介して相互に接続されている場合の接続例を示
す図である。この図に示すように、個々の情報処理装置
のIEEE1394インターフェースは、物理(PH
Y)層とリンク(LINK)層により構成されている。
物理層はシリアル信号の符号化方式と、信号の電気的仕
様を決定するようになされている。また、リンク層は、
読み出しや書き込みといった低レベルの処理のプロトコ
ルを規定するようになされている。なお、これらの物理
層およびリンク層は、それぞれ、専用のLSI(Large
Scale IntegratedCircuit)によりそれぞれ構成されて
いる。
FIG. 3 shows that a plurality of information processing apparatuses are IEEE1
FIG. 14 is a diagram illustrating a connection example in the case where they are connected to each other via 394. As shown in this figure, the IEEE 1394 interface of each information processing apparatus is a physical (PH)
It is composed of a Y) layer and a link (LINK) layer.
The physical layer determines the encoding method of the serial signal and the electrical specification of the signal. Also, the link layer
A protocol for low-level processing such as reading and writing is defined. Each of the physical layer and the link layer is a dedicated LSI (Large
Scale Integrated Circuit).

【0006】図3に示す例では、情報処理装置(ノー
ド)1乃至3は、物理層1−a乃至3−aと、リンク層
1−b乃至3−bによりそれぞれ構成されている。情報
処理装置1は、IEEE1394ケーブル(以下、ケー
ブルと略記する)4により他の情報処理装置(図示せ
ず)と接続され、また、ケーブル5により情報処理装置
2と接続されている。情報処理装置2は、ケーブル5に
より情報処理装置1と、ケーブル6により情報処理装置
3と、また、ケーブル7により他の情報処理装置(図示
せず)と相互に接続されている。更に、情報処理装置3
は、ケーブル6により情報処理装置2と接続されてい
る。
In the example shown in FIG. 3, information processing apparatuses (nodes) 1 to 3 are respectively constituted by physical layers 1-a to 3-a and link layers 1-b to 3-b. The information processing apparatus 1 is connected to another information processing apparatus (not shown) by an IEEE 1394 cable (hereinafter abbreviated as a cable) 4 and is connected to the information processing apparatus 2 by a cable 5. The information processing device 2 is mutually connected to the information processing device 1 by a cable 5, to the information processing device 3 by a cable 6, and to another information processing device (not shown) by a cable 7. Further, the information processing device 3
Are connected to the information processing device 2 by a cable 6.

【0007】図4は、ケーブルと接続コネクタの構造を
説明する図である。この図に示すように、接続コネクタ
20,21には、ピン1乃至6がそれぞれ内蔵されてい
る。ピン1にはプラス電源が供給されており、接続コネ
クタ20,21のそれぞれのピン1は、電源線23を介
して相互に接続されている。ピン2は電源のグランドで
あり、電源線24を介して相互に接続されている。な
お、コード内部のシールド26,27も電源線24と同
電位とされている。
FIG. 4 is a diagram illustrating the structure of a cable and a connector. As shown in this figure, pins 1 to 6 are built in the connectors 20 and 21, respectively. A positive power is supplied to the pin 1, and the pins 1 of the connectors 20 and 21 are connected to each other via a power line 23. The pin 2 is a power supply ground, and is connected to each other via a power supply line 24. The shields 26 and 27 inside the cord are also set to the same potential as the power supply line 24.

【0008】接続コネクタ20のピン3およびピン4は
信号線28に接続され、接続コネクタ21のピン5およ
びピン6に接続されている。なお、信号線28は相互に
縒り合わされた縒線であり、シールド27の内部に配置
されている。接続コネクタ20のピン5およびピン6
は、信号線25に接続され、接続コネクタ21のピン3
およびピン4に接続されている。シールド22は、接続
コネクタ20,21の筺体と同電位とされている。な
お、信号線25と信号線28は、平衡伝送方式(グラン
ドを基準レベルとして、信号を正負双方に対称に増幅し
て伝送する方式)により信号を伝送するようになされて
いる。
The pins 3 and 4 of the connector 20 are connected to the signal line 28 and the pins 5 and 6 of the connector 21. Note that the signal line 28 is a stranded wire that is mutually twisted, and is disposed inside the shield 27. Pins 5 and 6 of connector 20
Is connected to the signal line 25, and is connected to the pin 3 of the connector 21.
And pin 4. The shield 22 is set to the same potential as the housing of the connectors 20 and 21. The signal line 25 and the signal line 28 transmit signals by a balanced transmission method (a method of amplifying and transmitting a signal symmetrically in both positive and negative directions with a ground as a reference level).

【0009】図5は、図4に示すケーブルの断面図を示
している。この図に示すように、最外部の絶縁層30の
内部には、シールド22が配置されている。シールド2
2の内部には、電源線23,24、および、シールド2
6,27が配置されている。シールド26の内部には、
相互に縒り合わされて形成された信号線25が配置され
ている。また、シールド27の内部には、同じく、相互
に縒り合わされて形成された信号線28が配置されてい
る。
FIG. 5 shows a sectional view of the cable shown in FIG. As shown in this figure, the shield 22 is disposed inside the outermost insulating layer 30. Shield 2
2, power supply lines 23 and 24 and shield 2
6, 27 are arranged. Inside the shield 26,
The signal lines 25 formed by twisting each other are arranged. Similarly, inside the shield 27, a signal line 28 formed by twisting each other is arranged.

【0010】図4および図5を参照して示したように、
IEEE1394ケーブルには、信号線のみならず、電
源ケーブルが内蔵されている。従って、複数の情報処理
装置を相互に接続している場合において、そのうちのい
くつかの情報処理装置の電源がOFFの状態とされたと
きでも、OFF状態の情報処理装置に対して、電源線を
介して電力を供給することが可能となるので、情報の伝
送が可能となる。
As shown with reference to FIGS. 4 and 5,
The IEEE 1394 cable incorporates not only a signal line but also a power cable. Therefore, when a plurality of information processing apparatuses are connected to each other, even when some of the information processing apparatuses are turned off, the power supply line is connected to the information processing apparatuses in the off state. Since power can be supplied via the power supply, information can be transmitted.

【0011】このような場合を、図6を参照して説明す
る。この例では、6個の情報処理装置(ノードA乃至
F)が相互に接続されており、また、ノードBに該当す
る情報処理装置以外の電源が全てONの状態とされてい
る。このような場合、ノードBの物理層を構成するLS
Iは、図4に示すケーブルの電源線23および電源線2
4を介して、残りのノードのうちの何れか1つから電力
の供給を受ける。従って、ノードBの電源がOFFの状
態にされた場合においても、例えば、ノードFはノード
Aと通信することが可能となる。
[0011] Such a case will be described with reference to FIG. In this example, six information processing apparatuses (nodes A to F) are connected to each other, and all the power supplies other than the information processing apparatus corresponding to the node B are turned on. In such a case, the LS configuring the physical layer of Node B
I is the power line 23 and the power line 2 of the cable shown in FIG.
4 is supplied with power from any one of the remaining nodes. Therefore, even when the power of the node B is turned off, for example, the node F can communicate with the node A.

【0012】[0012]

【発明が解決しようとする課題】ところで、民生機器
(例えば、家庭用ビデオカメラ)への適用を図るために
は、接続コネクタとケーブルの形状を小型化することが
必要となる。そこで、電力供給用の電源線23および2
4を取り除いたDV(Digital Video)ケーブルが提案
されている。
By the way, in order to apply to consumer appliances (for example, home video cameras), it is necessary to reduce the size of the connector and the cable. Therefore, power supply lines 23 and 2 for power supply
4 (Digital Video) cable without DV.

【0013】図7は、DVケーブルと接続コネクタの構
造を説明する図である。なお、この図において、図4に
示すIEEE1394ケーブルと対応する部分には同一
の符号が付してあるので、その説明は省略する。
FIG. 7 is a diagram for explaining the structure of the DV cable and the connector. In this figure, the parts corresponding to the IEEE 1394 cable shown in FIG. 4 are denoted by the same reference numerals, and the description thereof will be omitted.

【0014】この図に示すように、接続コネクタ40,
41には、ピン1乃至ピン4がそれぞれ内蔵されてい
る。接続コネクタ40のピン1およびピン2は、相互に
縒り合わされて形成されている信号線25を介して、接
続コネクタ41のピン1およびピン2に接続されてい
る。また、接続コネクタ40のピン3およびピン4は、
同じく相互に縒り合わされて形成されている信号線28
を介して、接続コネクタ41のピン3およびピン4に接
続されている。なお、信号線25と信号線28は、それ
ぞれ、シールド26とシールド27の内部に配置されて
いる。
As shown in FIG.
41 includes pins 1 to 4 respectively. The pin 1 and the pin 2 of the connector 40 are connected to the pin 1 and the pin 2 of the connector 41 via a signal line 25 formed by twisting each other. Pins 3 and 4 of the connector 40 are
A signal line 28 also formed by twisting each other.
Are connected to pins 3 and 4 of the connector 41. Note that the signal line 25 and the signal line 28 are disposed inside the shield 26 and the shield 27, respectively.

【0015】また、シールド22は、接続コネクタ4
0,41の筺体と同電位とされている。なお、信号線2
5と信号線28は、平衡伝送方式(グランドを基準レベ
ルとして、信号を正負双方に対称に増幅して伝送する方
式)により信号を伝送するようになされている。
The shield 22 is connected to the connector 4
It is set to the same potential as the housings 0 and 41. The signal line 2
The signal transmission line 5 and the signal line 28 transmit a signal by a balanced transmission method (a method of amplifying and transmitting a signal symmetrically in both positive and negative directions with a ground as a reference level).

【0016】しかしながら、このようなDVケーブルを
使用した場合、情報処理装置の電源をOFFの状態にす
ると、その情報処理装置の物理層には電力が供給されな
いことになり、他の情報処理装置が、その情報処理装置
を介して通信を行うことができなくなるという課題があ
った。そのような場合の一例を以下に説明する。
However, when such a DV cable is used, when the power of the information processing apparatus is turned off, power is not supplied to the physical layer of the information processing apparatus, and the other information processing apparatuses are not supplied with power. However, there has been a problem that communication cannot be performed via the information processing device. An example of such a case will be described below.

【0017】図8は、情報処理装置Dが中間のノードと
なるように、情報処理装置A(図示せず)と、情報処理
装置B(図示せず)を、DVケーブルにより相互に接続
した場合の接続関係を示す図である。
FIG. 8 shows a case where the information processing apparatus A (not shown) and the information processing apparatus B (not shown) are interconnected by a DV cable so that the information processing apparatus D is an intermediate node. FIG. 3 is a diagram showing a connection relationship of FIG.

【0018】図8(A)は、情報処理装置Dの電源がO
Nの状態とされている場合を示している。情報処理装置
Dの物理層40には、信号線50−a乃至50−dによ
り構成されているDVケーブル50と、信号線60−a
乃至60−dにより構成されているDVケーブル60と
が接続されている。また、物理層40には、LSI41
とLSI42とが内蔵されており、これらは情報処理装
置Dの電源から電力の供給を受けている。
FIG. 8A shows that the power of the information processing apparatus D is O
A case where the state is N is shown. The physical layer 40 of the information processing device D includes a DV cable 50 including signal lines 50-a to 50-d, and a signal line 60-a.
To the DV cable 60 composed of the cable 60-d. The physical layer 40 includes an LSI 41
And an LSI 42, which are supplied with power from the power supply of the information processing apparatus D.

【0019】図8(B)は、情報処理装置Dの電源がO
FFの状態とされている場合を示している。この場合、
物理層40のLSI41とLSI42には電力が供給さ
れていない状態となるので、情報処理装置Aと情報処理
装置Bとの接続は遮断された状態となり、これら2つの
情報処理装置の間で通信を行うことができなくなる。
FIG. 8B shows that the power of the information processing apparatus D is O
This shows a case where the state is FF. in this case,
Since power is not supplied to the LSI 41 and the LSI 42 of the physical layer 40, the connection between the information processing apparatus A and the information processing apparatus B is cut off, and communication between the two information processing apparatuses is performed. You will not be able to do it.

【0020】本発明は、以上のような状況に鑑みてなさ
れたものであり、中間ノードとなる情報処理装置をDV
ケーブルを用いて他の情報処理装置と相互に接続した場
合において、中間ノードとなる情報処理装置の電源をO
FFの状態としたときにも他の情報処理装置の間で通信
が可能となるようにするものである。
The present invention has been made in view of the above situation, and an information processing apparatus serving as an intermediate node is provided with a DV.
When connected to another information processing device using a cable, the power of the information processing device serving as an intermediate node is turned off.
Even when the state is FF, communication between other information processing apparatuses is enabled.

【0021】[0021]

【課題を解決するための手段】請求項1に記載の情報処
理装置は、情報処理装置の電源がONまたはOFFの何
れの状態であるかを検出する検出手段と、第1のDV端
子の各信号線と、第2のDV端子の対応する信号線とを
それぞれ接続または遮断する断続手段とを備え、検出手
段により情報処理装置の電源がONの状態であることが
検出された場合は、断続手段により第1のDV端子の各
信号線と、第2のDV端子の対応する信号線とをそれぞ
れ遮断し、検出手段により、情報処理装置の電源がOF
Fの状態であることが検出された場合には、断続手段に
より第1のDV端子の各信号線と、第2のDV端子の対
応する信号線とをそれぞれ接続することを特徴とする。
According to a first aspect of the present invention, there is provided an information processing apparatus, comprising: detecting means for detecting whether the power of the information processing apparatus is ON or OFF; Intermittent means for connecting or disconnecting the signal line and the corresponding signal line of the second DV terminal, respectively, wherein if the detecting means detects that the information processing apparatus is powered on, the Means for shutting off each signal line of the first DV terminal and a corresponding signal line of the second DV terminal, respectively, and detecting means for turning off the power supply of the information processing apparatus.
When the state of F is detected, each signal line of the first DV terminal is connected to the corresponding signal line of the second DV terminal by the intermittent means.

【0022】請求項2に記載の接続方法は、情報処理装
置の電源がONまたはOFFの何れの状態であるかを検
出する検出ステップと、第1のDV端子の各信号線と、
第2のDV端子の対応する信号線とをそれぞれ接続また
は遮断する断続ステップとを備え、検出ステップにより
情報処理装置の電源がONの状態であることが検出され
た場合は、断続ステップにより第1のDV端子の各信号
線と、第2のDV端子の対応する信号線とをそれぞれ遮
断し、検出ステップにより、情報処理装置の電源がOF
Fの状態であることが検出された場合には、断続ステッ
プにより第1のDV端子の各信号線と、第2のDV端子
の対応する信号線とをそれぞれ接続することを特徴とす
る。
According to a second aspect of the present invention, in the connection method, a detecting step of detecting whether the power of the information processing apparatus is ON or OFF, each signal line of the first DV terminal,
An intermittent step of connecting or disconnecting the corresponding signal line of the second DV terminal. If the detecting step detects that the power of the information processing apparatus is ON, the intermittent step performs the first intermittent step. The signal lines of the DV terminal and the corresponding signal line of the second DV terminal are cut off, and the power supply of the information processing apparatus is turned off by the detection step.
When the state of F is detected, each signal line of the first DV terminal and a corresponding signal line of the second DV terminal are connected in an intermittent step.

【0023】請求項1に記載の情報処理装置において
は、情報処理装置の電源がONまたはOFFの何れの状
態であるかを検出手段が検出し、第1のDV端子の各信
号線と、第2のDV端子の対応する信号線とを断続手段
がそれぞれ接続または遮断し、検出手段により情報処理
装置の電源がONの状態であることが検出された場合
は、断続手段により第1のDV端子の各信号線と、第2
のDV端子の対応する信号線とをそれぞれ遮断し、検出
手段により、情報処理装置の電源がOFFの状態である
ことが検出された場合には、断続手段により第1のDV
端子の各信号線と、第2のDV端子の対応する信号線と
をそれぞれ接続する。例えば、第1の情報処理装置の第
1のDV端子と第2のDV端子にDVケーブルを介して
第2の情報処理装置と第3の情報処理装置がそれぞれ接
続されている場合において、第1の情報処理装置の電源
がONの状態とされると、検出手段によりONの状態で
あることが検出され、断続手段により第1のDV端子の
各信号線と第2のDV端子の対応する信号線の接続を遮
断し、また、第1の情報処理装置の電源がOFFの状態
とされると、検出手段によりOFFの状態であることが
検出され、断続手段により第1のDV端子の各信号線と
第2のDV端子の対応する信号線が接続される。
In the information processing apparatus according to the first aspect, the detecting means detects whether the power of the information processing apparatus is ON or OFF, and outputs each signal line of the first DV terminal to the first DV terminal. The second DV terminal and the corresponding signal line are connected or disconnected by the intermittent means, respectively, and when the detecting means detects that the power of the information processing apparatus is ON, the first DV terminal is connected by the intermittent means. Each signal line and the second
And the corresponding signal line of the DV terminal is disconnected, and when the power supply of the information processing apparatus is turned off by the detection means, the first DV
Each signal line of the terminal is connected to a corresponding signal line of the second DV terminal. For example, in the case where the second information processing device and the third information processing device are connected to the first DV terminal and the second DV terminal of the first information processing device via a DV cable, respectively, When the power of the information processing device is turned on, the detecting means detects that the information processing apparatus is on, and the intermittent means detects the corresponding signal lines of the first DV terminal and the corresponding signal of the second DV terminal. When the line connection is interrupted and the power of the first information processing apparatus is turned off, the detecting means detects that the power is off, and the intermittent means detects each signal of the first DV terminal. The line and the corresponding signal line of the second DV terminal are connected.

【0024】請求項2に記載の接続方法においては、情
報処理装置の電源がONまたはOFFの何れの状態であ
るかを検出ステップが検出し、第1のDV端子の各信号
線と、第2のDV端子の対応する信号線とを断続ステッ
プがそれぞれ接続または遮断し、検出ステップにより情
報処理装置の電源がONの状態であることが検出された
場合は、断続ステップにより第1のDV端子の各信号線
と、第2のDV端子の対応する信号線とをそれぞれ遮断
し、検出ステップにより、情報処理装置の電源がOFF
の状態であることが検出された場合には、断続ステップ
により第1のDV端子の各信号線と、第2のDV端子の
対応する信号線とをそれぞれ接続する。例えば、第1の
情報処理装置の第1のDV端子と第2のDV端子にDV
ケーブルを介して第2の情報処理装置と第3の情報処理
装置がそれぞれ接続されている場合において、第1の情
報処理装置の電源がONの状態とされると、検出ステッ
プによりONの状態であることが検出され、断続ステッ
プにより第1のDV端子の各信号線と第2のDV端子の
対応する信号線の接続を遮断し、また、第1の情報処理
装置の電源がOFFの状態とされると、検出ステップに
よりOFFの状態であることが検出され、断続ステップ
により第1のDV端子の各信号線と第2のDV端子の対
応する信号線が接続される。
[0024] In the connection method according to the second aspect, the detecting step detects whether the power of the information processing apparatus is ON or OFF, and detects each signal line of the first DV terminal and the second DV terminal. And the corresponding signal line of the DV terminal are connected or disconnected, respectively. If the detecting step detects that the power of the information processing apparatus is in the ON state, the connecting and disconnecting step connects and disconnects the first DV terminal. Each signal line and the corresponding signal line of the second DV terminal are cut off, and the power of the information processing apparatus is turned off by the detection step.
Is detected, each signal line of the first DV terminal is connected to the corresponding signal line of the second DV terminal in an intermittent step. For example, a DV terminal is connected to a first DV terminal and a second DV terminal of the first information processing device.
In a case where the second information processing apparatus and the third information processing apparatus are connected via a cable, respectively, when the power of the first information processing apparatus is turned on, the detection step turns on the first information processing apparatus. Is detected, the connection between each signal line of the first DV terminal and the corresponding signal line of the second DV terminal is interrupted by the intermittent step, and the power of the first information processing device is turned off. Then, the detection step detects the OFF state, and the intermittent step connects each signal line of the first DV terminal to the corresponding signal line of the second DV terminal.

【0025】[0025]

【発明の実施の形態】図1は、本発明の一実施の形態の
構成例を示す図である。この図において、図8に示す場
合と対応する部分には同一の符号を付してあるので、そ
の説明は省略する。
FIG. 1 is a diagram showing a configuration example of an embodiment of the present invention. In this figure, parts corresponding to the case shown in FIG. 8 are denoted by the same reference numerals, and description thereof will be omitted.

【0026】この実施の形態では、図8の場合と比較し
て、スイッチ100−a乃至100−dから構成される
スイッチ部100(断続手段)と、電源のONまたはO
FF状態を検出する電源状態検出部101(検出手段)
が新たに追加されている。その他の構成は、図8に示す
場合と同様である。
In this embodiment, as compared with the case of FIG. 8, a switch unit 100 (intermittent means) composed of switches 100-a to 100-d, and
Power supply state detection section 101 (detection means) for detecting FF state
Has been newly added. Other configurations are the same as those shown in FIG.

【0027】図2は、スイッチ部100と電源状態検出
部101の詳細な構成例を示す図である。この図では、
スイッチ部100のスイッチ100−aのみを図示して
いるが、他のスイッチ100−b乃至100−dも同様
の構成とされている。
FIG. 2 is a diagram showing a detailed configuration example of the switch section 100 and the power supply state detecting section 101. In this figure,
Although only the switch 100-a of the switch unit 100 is illustrated, the other switches 100-b to 100-d have the same configuration.

【0028】電源状態検出部101は、抵抗101−
a、トランジスタ101−b(検出手段)、および、抵
抗101−cにより構成されている。また、スイッチ1
00−aは、ツェナーダイオード100−a−1とリレ
イ100−a−2(断続手段)により構成されている。
The power supply state detector 101 includes a resistor 101-
a, a transistor 101-b (detection means), and a resistor 101-c. Switch 1
00-a is composed of a Zener diode 100-a-1 and a relay 100-a-2 (intermittent means).

【0029】電源状態検出部101の抵抗101−a
は、トランジスタ101−bのベース保護抵抗であり、
ベースに過大な電流が流入することを防止するようにな
されている。トランジスタ101−bは、情報処理装置
Dの電源がONの状態とされているか否かを検出し、O
Nの状態とされている場合には、スイッチ100−aに
対して所定の電圧を出力するようになされている。抵抗
101−cは、エミッタ抵抗であり、トランジスタ10
1−bと組み合わされてエミッタフォロア回路を構成し
ている。
The resistance 101-a of the power supply state detection unit 101
Is a base protection resistor of the transistor 101-b,
An excessive current is prevented from flowing into the base. The transistor 101-b detects whether or not the power of the information processing apparatus D is in the ON state.
When the state is N, a predetermined voltage is output to the switch 100-a. The resistor 101-c is an emitter resistor,
1-b constitutes an emitter follower circuit.

【0030】ツェナーダイオード100−a−1は、リ
レイ100−a−2の電磁石が自己誘導により生ずる高
電圧によりトランジスタ101−bが破損しないように
保護するようになされている。即ち、ツェナーダイオー
ド100−a−1は、リレイ100−a−2の電磁石の
入力端子に対して所定以上の電圧が印加された場合に
は、この電圧を制限するようになされている。
The Zener diode 100-a-1 protects the transistor 101-b from being damaged by the high voltage generated by the self-induction of the electromagnet of the relay 100-a-2. That is, when a predetermined voltage or more is applied to the input terminal of the electromagnet of the relay 100-a-2, the Zener diode 100-a-1 limits this voltage.

【0031】リレイ100−a−1は、抵抗101−c
の両端に出力電圧が印加された場合は、接点が開いた状
態となり、また、抵抗101−cの両端の出力電圧が0
Vの場合には、接点が閉じた状態となるようになされて
いる。
The relay 100-a-1 includes a resistor 101-c.
When the output voltage is applied to both ends of the resistor 101-c, the output voltage is zero.
In the case of V, the contacts are closed.

【0032】次に、以上の実施の形態の動作について説
明する。
Next, the operation of the above embodiment will be described.

【0033】いま、図1に示す情報処理装置Dの電源が
ONの状態とされたとすると、電源状態検出部101の
トランジスタ101−bのコレクタと抵抗101−aの
一方の端子に電源電圧(直流電圧)が印加される。抵抗
101−aの他方の端子は、いま、出力がない状態であ
るので、グランドレベルであり、従って、所定の電流が
ベースに向けて流入することになる。その結果、トラン
ジスタ101−bのコレクタとエミッタ間には所定の電
流(ベース電流を所定のゲインで増幅した電流)が流れ
ることになる。すると、抵抗101−cの両端には所定
の出力電圧が生ずることになる。
Assuming that the power supply of the information processing apparatus D shown in FIG. 1 is turned on, the power supply voltage (DC) is applied to the collector of the transistor 101-b of the power supply state detection unit 101 and one terminal of the resistor 101-a. Voltage) is applied. The other terminal of the resistor 101-a is at a ground level because there is no output at this time, and thus a predetermined current flows toward the base. As a result, a predetermined current (a current obtained by amplifying the base current with a predetermined gain) flows between the collector and the emitter of the transistor 101-b. Then, a predetermined output voltage is generated between both ends of the resistor 101-c.

【0034】抵抗101−cの両端に生じた出力電圧
は、ツェナーダイオード100−a−1とリレイ100
−a−2の双方に印加される。ツェナーダイオード10
0−a−1のツェナー電圧は、通常レベルの出力電圧よ
りかなり大きめに設定されているので、この両端に印加
された電圧は、そのまま(電圧降下なしに)リレイ10
0−a−2に供給される。リレイ100−a−2に出力
電圧が印加されると、接点が開いた状態となるので(図
1において、スイッチ100−aが開放状態となるの
で)、情報処理装置Aからの信号線50−aは、LSI
41に接続され、また、情報処理装置Bからの信号線6
0−aも、LSI41に接続されることになる。
The output voltage generated between both ends of the resistor 101-c is connected to the Zener diode 100-a-1 and the relay 100-a-1.
-A-2. Zener diode 10
Since the Zener voltage of 0-a-1 is set to be considerably higher than the output voltage of the normal level, the voltage applied to both ends of the Zener voltage is directly applied (without voltage drop) to the relay 10.
0-a-2. When an output voltage is applied to the relay 100-a-2, the contact is opened (in FIG. 1, the switch 100-a is opened), so that the signal line 50- from the information processing apparatus A is opened. a is LSI
41, and a signal line 6 from the information processing apparatus B.
0-a is also connected to the LSI 41.

【0035】このとき、情報処理装置Dの物理層40に
は電源部から電力が供給されており、また、スイッチ1
00−b乃至100−dも、電源状態検出部101の制
御により開放状態とされるので、情報処理装置Aからの
DVケーブル50と情報処理装置BからのDVケーブル
60は、情報処理装置Dの物理層に接続されることにな
る。従って、この場合、情報処理装置A,B,Dの間で
通常通りに情報を送受信することが可能となる。
At this time, power is supplied to the physical layer 40 of the information processing apparatus D from the power supply unit.
Since 00-b to 100-d are also set to the open state under the control of the power supply state detection unit 101, the DV cable 50 from the information processing apparatus A and the DV cable 60 from the information processing apparatus B It will be connected to the physical layer. Therefore, in this case, information can be transmitted and received between the information processing apparatuses A, B, and D as usual.

【0036】次に、情報処理装置Dの電源がOFFの状
態とされた場合について説明する。電源がOFFの状態
とされると、電源状態検出部101の抵抗101−aに
印加される電圧は0Vとなり、また、コレクタに印加さ
れる電圧も同様に0Vとなるので、抵抗101−cの両
端に出力される電圧も0Vとなる。その結果、リレイ1
00−a−2の電磁石には電流が供給されない状態とな
る。
Next, the case where the information processing apparatus D is turned off will be described. When the power is turned off, the voltage applied to the resistor 101-a of the power state detection unit 101 becomes 0V, and the voltage applied to the collector also becomes 0V. The voltage output to both ends is also 0V. As a result, relay 1
No current is supplied to the electromagnet 00-a-2.

【0037】このとき、リレイ100−a−2の電磁石
は、直前まで流れていた電流が急に遮断されることにな
るので、自己誘導により大きな電圧を生ずることにな
る。しかしながら、このようにして生じた電圧は、ツェ
ナーダイオード100−a−1により吸収されるので、
トランジスタが破損することを防止することができる。
At this time, in the electromagnet of the relay 100-a-2, the current flowing immediately before is suddenly cut off, so that a large voltage is generated by self-induction. However, since the voltage thus generated is absorbed by the Zener diode 100-a-1,
The transistor can be prevented from being damaged.

【0038】リレイ100−a−2の電磁石に電流が供
給されなくなると、スイッチが閉じた状態となる。その
結果、図1に示すスイッチ100−aが閉じた状態とな
るので、情報処理装置Aの信号線50−aと情報処理装
置Bの信号線60−aが直接接続された状態となる。ス
イッチ100−b乃至100−dに対しても同様の制御
が行われ、これらは全て閉じた状態とされるので、情報
処理装置Aと情報処理装置Bはスイッチ部100を介し
て通信することが可能となる。
When no current is supplied to the electromagnet of the relay 100-a-2, the switch is closed. As a result, the switch 100-a shown in FIG. 1 is closed, so that the signal line 50-a of the information processing device A and the signal line 60-a of the information processing device B are directly connected. The same control is performed on the switches 100-b to 100-d, and these are all closed, so that the information processing apparatus A and the information processing apparatus B can communicate via the switch unit 100. It becomes possible.

【0039】以上のような実施の形態によれば、情報処
理装置をDVケーブルにより他の情報処理装置と接続
し、中間ノードとなる情報処理装置の電源をOFFの状
態とした場合においても、他の情報処理装置との間で通
信を通常通り行うことが可能となる。
According to the above-described embodiment, even when the information processing apparatus is connected to another information processing apparatus by a DV cable and the power of the information processing apparatus serving as an intermediate node is turned off, It is possible to perform communication with the information processing apparatus of the normal manner.

【0040】なお、以上の実施の形態においては、リレ
イ100−a−2により信号線を接続または遮断するよ
うにしたが、半導体スイッチ(例えば、FET(Field
Effect Transistor))などを用いてもよいことは言う
までもない。
In the above embodiment, the signal line is connected or disconnected by the relay 100-a-2.
Needless to say, Effect Transistor)) may be used.

【0041】[0041]

【発明の効果】請求項1に記載の情報処理装置および請
求項2に記載の接続方法によれば、情報処理装置の電源
がONまたはOFFの何れの状態であるかを検出し、情
報処理装置の電源がONの状態であることが検出された
場合は、第1のDV端子の各信号線と、第2のDV端子
の対応する信号線とをそれぞれ遮断し、また、情報処理
装置の電源がOFFの状態であることが検出された場合
には、第1のDV端子の各信号線と、第2のDV端子の
対応する信号線とをそれぞれ接続するようにしたので、
中間ノードである情報処理装置の電源がOFFの状態と
された場合においても、他の情報処理装置の間で通信を
行うことが可能となる。
According to the information processing apparatus according to the first aspect and the connection method according to the second aspect, whether the power of the information processing apparatus is ON or OFF is detected. When it is detected that the power supply of the information processing device is in the ON state, the signal lines of the first DV terminal and the corresponding signal lines of the second DV terminal are cut off, respectively. Is detected to be in the OFF state, each signal line of the first DV terminal is connected to a corresponding signal line of the second DV terminal.
Even when the power of the information processing device that is the intermediate node is turned off, communication can be performed between other information processing devices.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の構成例を示す図である。FIG. 1 is a diagram showing a configuration example of an embodiment of the present invention.

【図2】図1に示すスイッチ部100と電源状態検出部
101の詳細な構成例を示す回路図である。
FIG. 2 is a circuit diagram showing a detailed configuration example of a switch unit 100 and a power supply state detection unit 101 shown in FIG.

【図3】IEEE1394ケーブルを介して複数の情報
処理装置を相互に接続した場合の接続状態を示す図であ
る。
FIG. 3 is a diagram illustrating a connection state when a plurality of information processing apparatuses are mutually connected via an IEEE 1394 cable.

【図4】IEEE1394ケーブル内部の信号線と接続
コネクタ内部のピンの接続状態を示す図である。
FIG. 4 is a diagram showing a connection state between a signal line inside an IEEE 1394 cable and a pin inside a connection connector.

【図5】IEEE1394ケーブルの断面を示す断面図
である。
FIG. 5 is a sectional view showing a section of an IEEE 1394 cable.

【図6】IEEE1394ケーブルを介して複数の情報
処理装置を相互に接続した場合にノードBの電源をOF
Fの状態とした場合の状態を示す図である。
FIG. 6 is a diagram illustrating an example in which a plurality of information processing apparatuses are connected to each other via an IEEE 1394 cable;
It is a figure which shows the state at the time of setting it to the state of F.

【図7】DVケーブル内部の信号線と接続コネクタ内部
のピンの接続状態を示す図である。
FIG. 7 is a diagram showing a connection state between a signal line inside a DV cable and a pin inside a connection connector.

【図8】情報処理装置Dを中間ノードとして情報処理装
置Aと情報処理装置BとをDVケーブルで接続した場合
の接続関係を示す図である。
FIG. 8 is a diagram illustrating a connection relationship when the information processing apparatus A and the information processing apparatus B are connected via a DV cable with the information processing apparatus D as an intermediate node.

【符号の説明】[Explanation of symbols]

40 物理層, 50 DVケーブル, 60 DVケ
ーブル, 100 電源状態検出部(検出手段), 1
00−a−2 リレイ(断続手段), 101スイッチ
部(断続手段), 101−b トランジスタ(検出手
段)
40 physical layer, 50 DV cable, 60 DV cable, 100 power state detection unit (detection means), 1
00-a-2 relay (intermittent means), 101 switch section (intermittent means), 101-b transistor (detection means)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 2つのDVケーブル接続端子を有するI
EEE1394インターフェースを備える情報処理装置
において、 前記情報処理装置の電源がONまたはOFFの何れの状
態であるかを検出する検出手段と、 第1のDV端子の各信号線と、第2のDV端子の対応す
る信号線とをそれぞれ接続または遮断する断続手段とを
備え、 前記検出手段により前記情報処理装置の電源がONの状
態であることが検出された場合は、前記断続手段により
前記第1のDV端子の各信号線と、前記第2のDV端子
の対応する信号線とをそれぞれ遮断し、 前記検出手段により、前記情報処理装置の電源がOFF
の状態であることが検出された場合には、前記断続手段
により前記第1のDV端子の各信号線と、前記第2のD
V端子の対応する信号線とをそれぞれ接続することを特
徴とする情報処理装置。
1. An I-terminal having two DV cable connection terminals.
An information processing apparatus having an IEEE 1394 interface, comprising: a detecting unit configured to detect whether a power supply of the information processing apparatus is in an ON state or an OFF state; a signal line of a first DV terminal; Connecting and disconnecting means for respectively connecting and disconnecting the corresponding signal line; and when the detecting means detects that the power of the information processing apparatus is in an ON state, the connecting and disconnecting means sets the first DV. The signal lines of the terminals and the corresponding signal lines of the second DV terminal are cut off respectively, and the power of the information processing device is turned off by the detection means.
Is detected, the intermittent means connects each signal line of the first DV terminal to the second DV terminal.
An information processing apparatus, wherein each signal line is connected to a corresponding signal line of a V terminal.
【請求項2】 2つのDVケーブル接続端子を有するI
EEE1394インターフェースを備える情報処理装置
の接続方法において、 前記情報処理装置の電源がONまたはOFFの何れの状
態であるかを検出する検出ステップと、 第1のDV端子の各信号線と、第2のDV端子の対応す
る信号線とをそれぞれ接続または遮断する断続ステップ
とを備え、 前記検出ステップにより前記情報処理装置の電源がON
の状態であることが検出された場合は、前記断続ステッ
プにより前記第1のDV端子の各信号線と、前記第2の
DV端子の対応する信号線とをそれぞれ遮断し、 前記検出ステップにより、前記情報処理装置の電源がO
FFの状態であることが検出された場合には、前記断続
ステップにより前記第1のDV端子の各信号線と、前記
第2のDV端子の対応する信号線とをそれぞれ接続する
ことを特徴とする接続方法。
2. An I-port having two DV cable connection terminals.
A method of connecting an information processing device having an IEEE 1394 interface, a detecting step of detecting whether the power of the information processing device is ON or OFF; a signal line of a first DV terminal; An intermittent step of connecting or disconnecting a corresponding signal line of a DV terminal, respectively, wherein the power of the information processing apparatus is turned on by the detecting step
Is detected, the intermittent step interrupts each signal line of the first DV terminal and the corresponding signal line of the second DV terminal, respectively, The power of the information processing device is O
When the state of the FF is detected, each signal line of the first DV terminal is connected to a corresponding signal line of the second DV terminal in the intermittent step. Connection method to be used.
JP6809697A 1997-03-21 1997-03-21 Information processor and connecting method Withdrawn JPH10271139A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6809697A JPH10271139A (en) 1997-03-21 1997-03-21 Information processor and connecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6809697A JPH10271139A (en) 1997-03-21 1997-03-21 Information processor and connecting method

Publications (1)

Publication Number Publication Date
JPH10271139A true JPH10271139A (en) 1998-10-09

Family

ID=13363876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6809697A Withdrawn JPH10271139A (en) 1997-03-21 1997-03-21 Information processor and connecting method

Country Status (1)

Country Link
JP (1) JPH10271139A (en)

Similar Documents

Publication Publication Date Title
US20190266118A1 (en) Interface for Bridging Out-of-Band Information from a Downstream Communication Link to an Upstream Communication Link
US7953073B2 (en) Communications module interface
US6633935B1 (en) Automatic bus termination readjustment
JP2000298539A (en) Data and power connector port
JP4039948B2 (en) Recognition of device connection status in USB
US8041859B2 (en) Apparatus and method for connectivity in networks capable of non-disruptively disconnecting peripheral devices
JP3987163B2 (en) Data communication system
JPH10271139A (en) Information processor and connecting method
JP2002149285A (en) Power adapter
CN113572622B (en) POE power supply system and POE power supply method
US11829317B2 (en) Cable, controller, and control method
TW202025637A (en) Connection circuit and connection method thereof
US7543044B2 (en) Automatic configuration system
JP2001042975A (en) Information processor
US20040250174A1 (en) Analog ethernet detector
WO2018155696A1 (en) Communication system
CN113572621B (en) POE power supply system and POE power supply method
JPH08190963A (en) Connector system
US11297231B1 (en) Uninterruptible power system powered by power over ethernet and method thereof
EP3846041A1 (en) Circuitry applied to electronic device having usb type-c connector and associated electronic device
CN111404538B (en) Connection circuit and connection method thereof
JPH0989974A (en) Detecting device of connector falling-off and power source abnormality
JP2001086131A (en) Information processor
JP2002175221A (en) Circuit and method for processing signal
JP2000322158A (en) Cable unconnection and misconnection detection circuit and cable connection circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040601