JPH10269649A - Reference mark detecting circuit - Google Patents
Reference mark detecting circuitInfo
- Publication number
- JPH10269649A JPH10269649A JP7524297A JP7524297A JPH10269649A JP H10269649 A JPH10269649 A JP H10269649A JP 7524297 A JP7524297 A JP 7524297A JP 7524297 A JP7524297 A JP 7524297A JP H10269649 A JPH10269649 A JP H10269649A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- waveform
- signal
- logic signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、基準マーク検出
回路に関し、特に、光磁気ディスクのような記録媒体の
案内溝に沿って一定間隔で形成された、アドレスマーク
のような基準マークを検出する基準マーク検出回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference mark detection circuit and, more particularly, to a reference mark detection circuit such as an address mark formed at regular intervals along a guide groove of a recording medium such as a magneto-optical disk. The present invention relates to a reference mark detection circuit.
【０００２】[0002]
【従来の技術】従来、光磁気ディスクのような記録媒体
において、トラッキングのための案内溝が表面に形成さ
れた形態のものが知られている。そして、このような案
内溝の一方の側壁に、比較的長い所定の周期でウォブル
を形成することが提案されている。このウォブルは、案
内溝の一方の側壁の平面形状が、アドレス情報信号や同
期信号等の信号で変調された正弦波状の緩やかな波形を
有するように、案内溝を形成したものである。2. Description of the Related Art Heretofore, there has been known a recording medium such as a magneto-optical disk in which a guide groove for tracking is formed on a surface. It has been proposed to form wobbles on one side wall of such a guide groove at a relatively long predetermined cycle. In this wobble, a guide groove is formed such that the planar shape of one side wall of the guide groove has a gentle sinusoidal waveform modulated by a signal such as an address information signal or a synchronization signal.
【０００３】そうして、最近では、このような比較的緩
やかな波形のウォブルに加えて、データの先頭を示した
り、信号の記録再生のタイミングを示したり、レーザビ
ームがトラックの中心線上にあるかを判定したりするた
めの急峻な基準マークを案内溝の平面形状に沿って一定
間隔で形成することが提案されている。このようなマー
クは、アドレスマーク、ファインクロックマークなどと
呼ばれているが、以下の説明ではアドレスマークという
ことにする。[0003] Recently, in addition to such a wobble having a relatively gentle waveform, recently, the start of data, the timing of signal recording / reproduction are indicated, and the laser beam is located on the center line of the track. It has been proposed to form steep reference marks for determining whether or not the reference marks are formed at regular intervals along the planar shape of the guide groove. Such marks are called address marks, fine clock marks, etc., but will be referred to as address marks in the following description.
【０００４】[0004]
【発明が解決しようとする課題】上述のように、記録媒
体上の案内溝に、ウォブルに加えてアドレスマークを形
成することが提案されているが、しかしながら現在のと
ころ、このような形成されたアドレスマークを簡単な構
成で精度よく検出する回路は提案されていない。As described above, it has been proposed to form an address mark in addition to a wobble in a guide groove on a recording medium. However, at present, such an formed address mark is formed. A circuit for detecting an address mark with high accuracy by a simple configuration has not been proposed.
【０００５】それゆえに、この発明の目的は、案内溝に
ウォブルに加えて形成されたアドレスマークのような基
準マークを、簡単な構成で精度よく検出することができ
る基準マーク検出回路を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to provide a reference mark detection circuit capable of accurately detecting a reference mark such as an address mark formed in addition to a wobble in a guide groove with a simple configuration. It is.
【０００６】[0006]
【課題を解決するための手段】この発明による基準マー
ク検出回路は、トラッキングのための案内溝の少なくと
も一方の側壁の平面形状を、所定の情報信号で変調され
た比較的緩やかな第１の波形の上に比較的急峻な第２の
波形を有する基準マークが一定間隔で重畳された形状と
なるように形成した記録媒体から、基準マークを検出す
る。ここで第１の波形と第２の波形とは同じ振幅を有し
ている。この基準マーク検出回路は、側壁の平面形状に
対応する波形を有する電気信号を発生する手段と、発生
した電気信号のレベルを所定の基準レベルと比較して、
第１の波形と基準レベルとの比較結果を示す第１の持続
時間を有する第１のパルスと、第２の波形と基準レベル
との比較結果を示す第２の持続時間を有する第２のパル
スとからなる第１の論理信号を発生する手段と、第１の
論理信号の各パルスの前縁に同期して発生し、固定され
た第３の持続時間を有する第３のパルスからなる第２の
論理信号を発生する手段と、第１の論理信号の各パルス
の後縁に同期して第２の論理信号の論理レベルをラッチ
し、その結果を基準マークの検出結果として出力する手
段とを備える。ここで第３の持続時間は、第２の持続時
間よりも長くかつ第１の持続時間よりも短い。According to a fifteenth aspect of the present invention, there is provided a fiducial mark detecting circuit which changes a planar shape of at least one side wall of a guide groove for tracking to a relatively gentle first waveform modulated by a predetermined information signal. The reference mark is detected from a recording medium formed in such a manner that a reference mark having a relatively steep second waveform is superimposed at a constant interval on the recording medium. Here, the first waveform and the second waveform have the same amplitude. This reference mark detection circuit compares the level of the generated electric signal with a predetermined reference level by means for generating an electric signal having a waveform corresponding to the planar shape of the side wall,
A first pulse having a first duration indicating a comparison result between the first waveform and the reference level, and a second pulse having a second duration indicating a comparison result between the second waveform and the reference level Means for generating a first logic signal comprising: a second pulse comprising a third pulse having a fixed third duration and generated synchronously with a leading edge of each pulse of the first logic signal. And a means for latching the logic level of the second logic signal in synchronization with the trailing edge of each pulse of the first logic signal and outputting the result as a reference mark detection result. Prepare. Here, the third duration is longer than the second duration and shorter than the first duration.
【０００７】この発明の他の局面による基準マーク検出
回路は、トラッキングのための案内溝の少なくとも一方
の側壁の平面形状を、所定の情報信号で変調された比較
的緩やかな第１の波形の上に比較的急峻な第２の波形を
有する基準マークが一定間隔で重畳された形状となるよ
うに形成した記録媒体から、基準マークを検出する。こ
こで第２の波形は第１の波形よりも大きな振幅を有して
いる。この基準マーク検出回路は、側壁の平面形状に対
応する波形を有する電気信号を発生する手段と、発生し
た電気信号のレベルを、第１の波形のピーク値と第２の
波形のピーク値との間の第１の基準レベルと比較して、
第２の波形と第１の基準レベルとの比較結果を示す第１
のパルスからなる第１の論理信号を発生する手段と、発
生した電気信号のレベルを第１の波形のピーク値より小
さい第２の基準レベルと比較して、第１の波形と第２の
基準レベルとの比較結果を示す第２のパルスと、第２の
波形と第２の基準レベルとの比較結果を示す第３のパル
スとからなる第２の論理信号を発生する手段と、第１の
論理信号の第１のパルスの前縁に同期した前縁を有し、
かつ第１のパルスの前縁の後の第２の論理信号の最初の
遷移に応じた後縁を有する第４のパルスからなる第３の
論理信号を基準マークの検出結果として出力する手段と
を備える。According to another aspect of the present invention, there is provided a fiducial mark detecting circuit which changes a planar shape of at least one side wall of a guide groove for tracking on a relatively gentle first waveform modulated by a predetermined information signal. The reference mark is detected from the recording medium formed so that the reference mark having the relatively steep second waveform is superimposed at a constant interval. Here, the second waveform has a larger amplitude than the first waveform. The fiducial mark detection circuit includes: a means for generating an electric signal having a waveform corresponding to the planar shape of the side wall; and a level of the generated electric signal between a peak value of the first waveform and a peak value of the second waveform. Compared to the first reference level between
A first waveform showing a result of comparison between the second waveform and the first reference level;
Means for generating a first logic signal consisting of the first and second pulses, comparing the level of the generated electrical signal with a second reference level smaller than the peak value of the first waveform, Means for generating a second logic signal comprising a second pulse indicating a result of comparison with the second level and a third pulse indicating a result of comparison between the second waveform and the second reference level; A leading edge synchronized with the leading edge of the first pulse of the logic signal;
Means for outputting a third logic signal consisting of a fourth pulse having a trailing edge corresponding to the first transition of the second logic signal after the leading edge of the first pulse as a reference mark detection result. Prepare.
【０００８】この発明のさらに他の局面による基準マー
ク検出回路は、トラッキングのための案内溝の少なくと
も一方の側壁の平面形状を、所定の情報信号で変調され
た比較的緩やかな第１の波形の上に比較的急峻な第２の
波形を有する基準マークが一定間隔で重畳された形状と
なるように形成した記録媒体から、基準マークを検出す
る。ここで第２の波形は第１の波形よりも大きな振幅を
有している。この基準マーク検出回路は、側壁の平面形
状に対応する波形を有する電気信号を発生する手段と、
発生した電気信号のレベルを、第１の波形の正方向のピ
ーク値と第２の波形の正方向のピーク値との間の第１の
基準レベルと比較して、第２の波形と第１の基準レベル
との比較結果を示す第１のパルスからなる第１の論理信
号を発生する手段と、発生した電気信号のレベルを、第
１の波形の正方向のピーク値と負方向のピーク値との間
の第２の基準レベルと比較して、第１の波形と第２の基
準レベルとの比較結果を示す第２のパルスと、第２の波
形と第２の基準レベルとの比較結果を示す第３のパルス
とからなる第２の論理信号を発生する手段と、発生した
電気信号のレベルを、第１の波形の負方向のピーク値と
第２の波形の負方向のピーク値との間の第３の基準レベ
ルと比較して、第２の波形と第３の基準レベルとの比較
結果を示す第４のパルスからなる第３の論理信号を発生
する手段と、第１の論理信号の第１のパルスの前縁に同
期した前縁を有し、かつ第１のパルスの前縁の後の第２
の論理信号の最初の遷移に応じた後縁を有する第５のパ
ルスからなる第４の論理信号を発生する手段と、第３の
論理信号の第４のパルスの前縁に同期した前縁を有し、
かつ第４のパルスの前縁の後の第２の論理信号の最初の
遷移に応じた後縁を有する第６のパルスからなる第５の
論理信号を発生する手段と、第４の論理信号および第５
の論理信号の論理積をとる手段と、前記論理積を受け
て、第５のパルスおよび第６のパルスのそれぞれの後縁
に同期して、所定の持続時間を有するパルスを発生し
て、基準マークの検出結果として出力する手段とを備
え、所定の持続時間は、第５のパルスの後縁と第６のパ
ルスの後縁との間の時間間隔よりも長い。In a fiducial mark detecting circuit according to still another aspect of the present invention, the planar shape of at least one side wall of the guide groove for tracking is changed to a relatively gentle first waveform modulated by a predetermined information signal. A reference mark is detected from a recording medium formed so that a reference mark having a relatively steep second waveform is superimposed at a constant interval. Here, the second waveform has a larger amplitude than the first waveform. The reference mark detection circuit includes means for generating an electric signal having a waveform corresponding to the planar shape of the side wall;
The level of the generated electric signal is compared with a first reference level between a positive peak value of the first waveform and a positive peak value of the second waveform, and the second waveform and the first waveform are compared with each other. Means for generating a first logical signal consisting of a first pulse indicating the result of comparison with the reference level of the first waveform, and the level of the generated electric signal is converted into a positive peak value and a negative peak value of the first waveform. A second pulse indicating a result of comparison between the first waveform and the second reference level, and a result of comparison between the second waveform and the second reference level. Means for generating a second logical signal consisting of a third pulse indicating the first pulse and a negative peak value of the first waveform and a negative peak value of the second waveform. And a fourth reference value indicating the comparison result between the second waveform and the third reference level, as compared with the third reference level. Means for generating a third logic signal consisting of pulse has a leading edge synchronized with the leading edge of the first pulse of the first logic signal, and after the leading edge of the first pulse second
Means for generating a fourth logic signal comprising a fifth pulse having a trailing edge in response to the first transition of the logic signal of the third logic signal, and a leading edge synchronized with the leading edge of the fourth pulse of the third logic signal. Have
Means for generating a fifth logic signal consisting of a sixth pulse having a trailing edge in response to a first transition of the second logic signal after the leading edge of the fourth pulse; Fifth
Means for logically ANDing the logical signals of the fifth and sixth pulses to generate a pulse having a predetermined duration in synchronization with the trailing edge of each of the fifth pulse and the sixth pulse; Means for outputting as a mark detection result, wherein the predetermined duration is longer than the time interval between the trailing edge of the fifth pulse and the trailing edge of the sixth pulse.
【０００９】[0009]
【発明の実施の形態】図１および図２は、記録媒体とし
てのたとえば光磁気ディスクの表面上に形成されたトラ
ックの平面形状を模式的に示す図であり、各図におい
て、トラッキングのための案内溝に相当する領域を以下
にグルーブと称し、案内溝同士の間の領域を以下にラン
ドと称する。FIG. 1 and FIG. 2 are diagrams schematically showing a plan shape of a track formed on a surface of, for example, a magneto-optical disk as a recording medium. In each of FIGS. An area corresponding to the guide groove is hereinafter referred to as a groove, and an area between the guide grooves is hereinafter referred to as a land.
【００１０】図１は、グルーブの両方の側壁に緩やかで
比較的長い周期のウォブル１が連続的に形成されてお
り、さらに両方の側壁に、トラック方向に沿って互いに
一定間隔をおいて複数の基準マークとしての急峻なアド
レスマーク（またはファインクロックマーク）２が間欠
的に形成された、光磁気ディスクの平面形状を示してい
る。また、図２は、グルーブの一方の側壁にのみ緩やか
で比較的長い周期のウォブル１が連続的に形成されてお
り、さらに両方の側壁に、トラック方向に沿って互いに
一定間隔をおいて複数のアドレスマーク２が間欠的に形
成された光磁気ディスクの平面形状を示している。FIG. 1 shows that wobbles 1 having a gentle and relatively long period are continuously formed on both side walls of a groove, and a plurality of wobbles 1 are formed on both side walls at regular intervals along the track direction. This figure shows a planar shape of a magneto-optical disk in which steep address marks (or fine clock marks) 2 as reference marks are formed intermittently. FIG. 2 shows that the wobbles 1 having a gentle and relatively long period are continuously formed only on one side wall of the groove, and a plurality of wobbles 1 are formed on both side walls at a predetermined interval along the track direction. The plan view of the magneto-optical disk in which the address marks 2 are formed intermittently is shown.
【００１１】図１および図２において、前述のように、
ウォブル１の緩やかな波形は、アドレス情報信号や同期
信号等の信号で変調されており、記録再生時にはこれら
のアドレス情報や同期信号が復調されて記録再生動作に
使用される。一方、アドレスマーク２の急峻な波形は、
データの先頭を示したり、信号の記録再生のタイミング
を示したり、レーザビームがトラックの中心線上にある
かを判定するための基準マークであり、記録再生時には
動作の基準となる基準タイミング信号として検出され
る。In FIGS. 1 and 2, as described above,
The gentle waveform of the wobble 1 is modulated by a signal such as an address information signal and a synchronization signal. At the time of recording and reproduction, the address information and the synchronization signal are demodulated and used for a recording and reproduction operation. On the other hand, the steep waveform of the address mark 2 is
It is a reference mark that indicates the beginning of data, indicates the timing of signal recording and reproduction, and determines whether the laser beam is on the center line of the track. Is done.
【００１２】次に、図３は、図１および図２に示したア
ドレスマークを検出するための、この発明による基準マ
ーク（アドレスマーク）検出回路を備えた、情報記録再
生装置の全体構成を示す概略ブロック図である。FIG. 3 shows an overall configuration of an information recording / reproducing apparatus including a reference mark (address mark) detecting circuit for detecting the address marks shown in FIGS. 1 and 2 according to the present invention. It is a schematic block diagram.
【００１３】まず、図３を参照して、この発明の実施の
形態による、光磁気ディスクのための情報記録再生装置
の全体構成について説明する。First, an overall configuration of an information recording / reproducing apparatus for a magneto-optical disk according to an embodiment of the present invention will be described with reference to FIG.
【００１４】この情報記録再生装置は、図３を参照し
て、信号変調回路１１、タイミングパルス発生回路１
２、磁気ヘッド駆動回路１３、レーザ駆動回路１４、光
学ヘッド１５、磁気ヘッド１６、スピンドルモータ１
７、サーボ回路１８、再生信号増幅回路１９、ローパス
回路２０、クロック発生回路２１、復号器２２、アドレ
スマーク検出回路２３、同期信号入力回路２４、および
デューティ補正回路２５を備える。Referring to FIG. 3, the information recording / reproducing apparatus includes a signal modulation circuit 11, a timing pulse generation circuit 1
2, magnetic head drive circuit 13, laser drive circuit 14, optical head 15, magnetic head 16, spindle motor 1
7, a servo circuit 18, a reproduction signal amplification circuit 19, a low-pass circuit 20, a clock generation circuit 21, a decoder 22, an address mark detection circuit 23, a synchronization signal input circuit 24, and a duty correction circuit 25.
【００１５】まず、図３の記録再生装置の記録動作を説
明する。記録されるべき情報を示す記録データは信号変
調回路１１に送られ、信号変調回路１１においてたとえ
ば１−７ＲＬＬ方式で変調される。１−７ＲＬＬ方式の
変調後、データはタイミングパルス発生回路１２に送ら
れ、タイミングパルス発生回路１２において所定のデュ
ーティ比を有するパルス信号に変更されるとともに、所
定の位相差が設定される。その後、パルス信号は磁気ヘ
ッド駆動回路１３およびレーザ駆動回路１４に送られ
る。First, the recording operation of the recording / reproducing apparatus shown in FIG. 3 will be described. The recording data indicating the information to be recorded is sent to the signal modulation circuit 11, where the data is modulated by, for example, the 1-7 RLL system. After the 1-7 RLL modulation, the data is sent to the timing pulse generation circuit 12, where the data is changed to a pulse signal having a predetermined duty ratio and a predetermined phase difference is set. Thereafter, the pulse signal is sent to the magnetic head drive circuit 13 and the laser drive circuit 14.
【００１６】レーザ駆動回路１４は、その送られたパル
ス信号に応答して光学ヘッド１５中の半導体レーザ（図
示せず）をオン／オフする。これによりパルス化された
レーザビームが光磁気ディスク２６上に照射される。他
方、磁気ヘッド駆動回路１３は、与えられた記録信号に
応答して磁気ヘッド１６を駆動し、これにより記録信号
が光磁気ディスク２６に記録される。The laser drive circuit 14 turns on / off a semiconductor laser (not shown) in the optical head 15 in response to the transmitted pulse signal. Thus, the pulsed laser beam is irradiated on the magneto-optical disk 26. On the other hand, the magnetic head drive circuit 13 drives the magnetic head 16 in response to the applied recording signal, whereby the recording signal is recorded on the magneto-optical disk 26.
【００１７】この実施の形態において、パルスレーザビ
ームの位相が記録磁界の位相よりも０−６０ｎｓだけ遅
れている。また、パルスレーザビームのデューティ比は
２０−６０％である。なお、記録されるべき情報は上記
のような画像信号に限らず、音響信号、データ信号など
であってもよい。In this embodiment, the phase of the pulse laser beam is delayed from the phase of the recording magnetic field by 0-60 ns. The duty ratio of the pulse laser beam is 20-60%. The information to be recorded is not limited to the image signal as described above, but may be an audio signal, a data signal, or the like.
【００１８】次に、図３の記録再生装置の再生動作を説
明する。光学ヘッド１５中の半導体レーザ（図示せず）
からレーザビームが発射され、光学ヘッド１５中の対物
レンズ（図示せず）を通して光磁気ディスク２６の記録
面に照射される。記録面からの反射光がヘッド１５中の
光検出器（図示せず）によって検出され、これにより再
生信号が光学ヘッド１５から得られる。Next, the reproducing operation of the recording / reproducing apparatus shown in FIG. 3 will be described. Semiconductor laser in optical head 15 (not shown)
A laser beam is emitted from the optical disk 15 and irradiates the recording surface of the magneto-optical disk 26 through an objective lens (not shown) in the optical head 15. Light reflected from the recording surface is detected by a photodetector (not shown) in the head 15, whereby a reproduction signal is obtained from the optical head 15.
【００１９】得られた再生信号が再生信号増幅回路１９
に送られ、再生信号増幅回路１９で増幅された後、ロー
パス回路２０に送られる。ローパス回路２０を通過した
再生信号は復号器２２に送られ、クロック発生回路２１
から送られたクロック信号に同期して１−７方式で復調
され、再生データとして出力される。The obtained reproduction signal is supplied to a reproduction signal amplifying circuit 19.
After being amplified by the reproduction signal amplification circuit 19, it is transmitted to the low-pass circuit 20. The reproduced signal that has passed through the low-pass circuit 20 is sent to a decoder 22 and a clock generation circuit 21
The signal is demodulated in the 1-7 system in synchronization with the clock signal sent from the multiplexor and output as reproduced data.
【００２０】再生信号増幅回路１９では再生信号が増幅
されるとともに、サーボ回路１８にデータが送られる。
サーボ回路１８は光学ヘッド１５およびスピンドルモー
タ１７を制御し、これにより光磁気ディスク２６からデ
ータが読出される。The reproduction signal is amplified in the reproduction signal amplification circuit 19 and the data is sent to the servo circuit 18.
The servo circuit 18 controls the optical head 15 and the spindle motor 17, whereby data is read from the magneto-optical disk 26.
【００２１】再生信号増幅回路１９で増幅された再生信
号はさらに、この発明によるアドレスマーク検出回路２
３に与えられる。アドレスマーク検出回路２３は、図１
または図２に示すような光磁気ディスクのグルーブに形
成されたアドレスマーク２を検出して基準タイミング信
号を発生する。同期信号入力回路２４は、このアドレス
マーク検出回路２３からの基準タイミング信号に基づい
て、ディスク２６にレーザビームを照射するための同期
信号を発生し、デューティ補正回路２５に与える。The reproduced signal amplified by the reproduced signal amplifying circuit 19 is further processed by the address mark detecting circuit 2 according to the present invention.
3 given. The address mark detection circuit 23 is configured as shown in FIG.
Alternatively, a reference timing signal is generated by detecting an address mark 2 formed in a groove of a magneto-optical disk as shown in FIG. The synchronizing signal input circuit 24 generates a synchronizing signal for irradiating the disk 26 with a laser beam based on the reference timing signal from the address mark detecting circuit 23, and supplies it to the duty correction circuit 25.
【００２２】デューティ補正回路２５は、同期信号入力
回路２４から与えられた同期信号に基づき、所定のデュ
ーティのパルス信号を発生し、レーザ駆動回路１４に与
える。レーザ駆動回路１４は、デューティ補正回路２５
から送られたパルス信号に基づいて光学ヘッド１５を制
御し、再生レーザビームをパルス化する。なお、デュー
ティ補正回路２５の出力パルス信号は、信号変調のトリ
ガとして信号変調回路１１に与えてもよい。The duty correction circuit 25 generates a pulse signal having a predetermined duty based on the synchronization signal supplied from the synchronization signal input circuit 24 and supplies the pulse signal to the laser drive circuit 14. The laser drive circuit 14 includes a duty correction circuit 25
The optical head 15 is controlled based on the pulse signal sent from the controller to pulse the reproduction laser beam. Note that the output pulse signal of the duty correction circuit 25 may be given to the signal modulation circuit 11 as a trigger for signal modulation.
【００２３】［実施の形態１］次に、図４は、図３に示
した情報記録再生装置の全体構成のうち、この発明の実
施の形態１によるアドレスマーク検出回路２３の構成を
示す概略ブロック図である。この実施の形態１において
は、ウォブルの振幅とアドレスマークの振幅とが同一で
ある光磁気ディスクに対応するように構成されたアドレ
スマーク検出回路について説明する。[First Embodiment] Next, FIG. 4 is a schematic block diagram showing a configuration of an address mark detection circuit 23 according to a first embodiment of the present invention, out of the overall configuration of the information recording / reproducing apparatus shown in FIG. FIG. In the first embodiment, an address mark detection circuit configured to correspond to a magneto-optical disk having the same wobble amplitude and address mark amplitude will be described.
【００２４】図４を参照して、図３の再生信号増幅回路
１９から出力された再生信号はハイパスフィルタ３１を
介して増幅器３２に与えられ、増幅される。この増幅器
３２の出力は、スイッチ回路３４の一方の固定端子に与
えられるとともに、反転増幅器３３を介してスイッチ回
路３４の他方の固定端子に与えられる。このスイッチ回
路３４の可動端子はコンパレータ３５の正の入力端子に
与えられる。なお、スイッチ回路３４の切換制御は、図
示しない制御回路からの制御信号によって行なわれる。Referring to FIG. 4, a reproduced signal output from reproduced signal amplifier circuit 19 in FIG. 3 is applied to amplifier 32 via high-pass filter 31 and amplified. The output of the amplifier 32 is provided to one fixed terminal of the switch circuit 34 and to the other fixed terminal of the switch circuit 34 via the inverting amplifier 33. The movable terminal of the switch circuit 34 is provided to a positive input terminal of the comparator 35. The switching of the switch circuit 34 is controlled by a control signal from a control circuit (not shown).
【００２５】コンパレータ３５の負の入力端子は接地電
位に接続される。コンパレータ３５の出力はワンショッ
ト回路３６に与えられ、ワンショット回路３６の出力は
フリップフロップ回路３７のデータ入力に与えられる。
一方、コンパレータ３５の反転出力はフリップフロップ
回路３７のクロック入力に与えられる。フリップフロッ
プ回路３７の出力は基準タイミング信号として出力さ
れ、図３の同期信号入力回路２４に与えられる。The negative input terminal of the comparator 35 is connected to the ground potential. The output of the comparator 35 is provided to a one-shot circuit 36, and the output of the one-shot circuit 36 is provided to a data input of a flip-flop circuit 37.
On the other hand, the inverted output of the comparator 35 is supplied to the clock input of the flip-flop circuit 37. The output of the flip-flop circuit 37 is output as a reference timing signal, and is provided to the synchronization signal input circuit 24 of FIG.
【００２６】次に、図５は、図４に示したアドレスマー
ク検出回路の動作を説明するためのタイミングチャート
である。以下に図４および図５を参照して、この発明の
第１の実施の形態によるアドレスマーク検出回路の動作
について説明する。FIG. 5 is a timing chart for explaining the operation of the address mark detection circuit shown in FIG. The operation of the address mark detection circuit according to the first embodiment of the present invention will be described below with reference to FIGS.
【００２７】まず、スイッチ回路３４により、増幅器３
２の出力がコンパレータ３５の正の入力に与えられる。
このコンパレータ３５の正の入力における波形を図５の
（ａ）に示す。この信号は、光磁気ディスク２６の再生
されているグルーブの平面形状に対応する波形を有する
電気信号である。この波形は、比較的緩やかなウォブル
１と、その上に一定間隔で形成された急峻なアドレスマ
ーク２とから構成されている。First, the switch circuit 34 controls the amplifier 3
The output of 2 is provided to the positive input of comparator 35.
The waveform at the positive input of the comparator 35 is shown in FIG. This signal is an electric signal having a waveform corresponding to the planar shape of the groove being reproduced on the magneto-optical disk 26. This waveform is composed of a relatively gentle wobble 1 and a steep address mark 2 formed thereon at regular intervals.
【００２８】なお、以下に説明する実施の形態ではアド
レスマーク２は図５の（ａ）に示す形状を常に有してい
るものとする。しかし、ディスクによってはこのアドレ
スマーク２の波形が反転している場合もあり、そのよう
な場合には、図示しない制御回路によりスイッチ回路３
４を制御して反転増幅器３３を介した出力をコンパレー
タ３５の正の入力に導くことにより、コンパレータ３５
の正の入力におけるアドレスマークの波形を図５（ａ）
に示す形状に保つようにしている。In the embodiment described below, it is assumed that the address mark 2 always has the shape shown in FIG. However, depending on the disc, the waveform of the address mark 2 may be inverted. In such a case, the control circuit (not shown) switches the switch circuit 3.
4 to direct the output through the inverting amplifier 33 to the positive input of the comparator 35,
FIG. 5A shows the waveform of the address mark at the positive input of FIG.
The shape shown in Fig.
【００２９】コンパレータ３５の正の入力に与えられた
波形（ａ）は、負の入力に与えられる基準レベル（ここ
では接地レベル）と比較され、その比較結果（ｂ）がワ
ンショット回路３６に与えられる。ワンショット回路３
６は、このコンパレータ３５の出力（ｂ）の立上がりに
同期して一定の持続時間ｔを有するパルス（ｃ）を発生
して、フリップフロップ回路３７のデータ入力に与え
る。The waveform (a) given to the positive input of the comparator 35 is compared with a reference level (ground level here) given to the negative input, and the comparison result (b) is given to the one-shot circuit 36. Can be One shot circuit 3
6 generates a pulse (c) having a constant duration t in synchronization with the rise of the output (b) of the comparator 35 and gives it to the data input of the flip-flop circuit 37.
【００３０】一方、コンパレータ３５の反転された出力
（ｄ）が、フリップフロップ回路３７のクロック入力に
与えられる。フリップフロップ回路３７は、クロック入
力（ｄ）の立上がり（矢印）ごとに、データ入力（ｃ）
のレベルを保持し、基準タイミング信号（ｅ）として出
力する。On the other hand, the inverted output (d) of the comparator 35 is supplied to the clock input of the flip-flop circuit 37. Each time the clock input (d) rises (arrow), the flip-flop circuit 37 outputs the data input (c).
And outputs it as a reference timing signal (e).
【００３１】ここで、コンパレータ３５の出力のうち、
ウォブルの部分１と基準レベル（接地電位）との比較結
果を示すパルスの持続時間をｔ2 、アドレスマーク２の
部分と基準レベルとの比較結果を示すパルスの持続時間
をｔ1 とし、さらに前述のワンショット回路３６の出力
パルスの持続時間ｔとの間に、ｔ1 ＜ｔ＜ｔ2 の関係が
成立するようにｔを予め設定しておくものとする。Here, among the outputs of the comparator 35,
The duration of the pulse indicating the comparison result between the wobble portion 1 and the reference level (ground potential) is denoted by t 2 , and the duration of the pulse indicating the comparison result between the address mark 2 portion and the reference level is denoted by t 1. It is assumed that t is set in advance so that the relationship of t 1 <t <t 2 is satisfied between the output pulse duration t of the one-shot circuit 36 of FIG.
【００３２】この結果、ウォブル１との比較結果を示す
持続時間ｔ2 のパルスが出力（ｂ）に発生したときに
は、信号（ｃ）のワンショットパルスの持続時間ｔがｔ
2 よりも短いため、クロック入力（ｄ）の立上がりでは
常時Ｌレベルしか検出されない。しかしながら、アドレ
スマーク２に対応して持続時間ｔ1 のパルスが出力
（ｂ）に発生したときには、この持続時間ｔ1 よりも長
い持続時間ｔのワンショットパルスが発生するため、フ
リップフロップ回路３７のクロック入力（ｄ）の立上が
りで、初めてＨレベルが検出され、このＨレベルは、次
のウォブル１の検出パルスの後縁に相当するタイミング
でＬレベルが検出されるまで持続する。As a result, when a pulse having a duration t 2 indicating the result of comparison with wobble 1 is generated at the output (b), the duration t of the one-shot pulse of the signal (c) is changed to t.
Since it is shorter than 2, only the L level is always detected at the rising edge of the clock input (d). However, when a pulse having a duration t 1 corresponding to the address mark 2 is generated at the output (b), a one-shot pulse having a duration t longer than the duration t 1 is generated. At the rising edge of the clock input (d), the H level is detected for the first time, and the H level continues until the L level is detected at the timing corresponding to the trailing edge of the detection pulse of the next wobble 1.
【００３３】このように、持続時間ｔ1 のアドレスマー
ク２に対応する信号が検出されたときにのみ、フリップ
フロップ回路３７の出力に検出パルスが発生することに
なる。As described above, a detection pulse is generated at the output of the flip-flop circuit 37 only when the signal corresponding to the address mark 2 having the duration t 1 is detected.
【００３４】以上のように、この発明の第１の実施の形
態によれば、ウォブルとアドレスマークとが同一振幅を
有するように形成された光磁気ディスクを再生する場合
において、ウォブルの緩やかな波形には反応せず、アド
レスマークの急峻な波形変化のみを検出して基準タイミ
ング信号を正確に発生することが可能となる。As described above, according to the first embodiment of the present invention, when reproducing a magneto-optical disk in which a wobble and an address mark are formed to have the same amplitude, a gentle waveform of the wobble is used. , And it is possible to accurately generate the reference timing signal by detecting only a sharp waveform change of the address mark.
【００３５】［実施の形態２］以下に説明する第２の実
施の形態は、アドレスマークの振幅がウォブルの振幅よ
りも大きいように形成された光磁気ディスクに対応する
ように構成されたアドレスマーク検出回路に関するもの
である。[Second Embodiment] In a second embodiment described below, an address mark configured to correspond to a magneto-optical disk formed so that the amplitude of the address mark is larger than the amplitude of the wobble. It relates to a detection circuit.
【００３６】図６は、このようなアドレスマーク検出回
路の前段部分の構成を示す概略ブロック図であり、図７
はその後段部分の構成を示す概略ブロック図である。FIG. 6 is a schematic block diagram showing the configuration of the former part of such an address mark detection circuit.
FIG. 3 is a schematic block diagram showing a configuration of a subsequent stage.
【００３７】図６を参照して、図４の再生信号増幅回路
１９から与えられた再生信号はハイパスフィルタ４１を
介して増幅器４２に与えられ増幅される。増幅器４２の
出力は、コンパレータ４３，４４および４５の正の入力
に共通に与えられる。Referring to FIG. 6, the reproduced signal supplied from reproduced signal amplifier circuit 19 in FIG. 4 is supplied to amplifier 42 via high-pass filter 41 and amplified. The output of amplifier 42 is provided commonly to the positive inputs of comparators 43, 44 and 45.
【００３８】コンパレータ４３の負の入力には正の基準
電位Ａが印加され、コンパレータ４４の負の入力には負
の基準電位Ｃが印加され、コンパレータ４５の負の入力
には接地電位Ｂが与えられる。A positive reference potential A is applied to a negative input of the comparator 43, a negative reference potential C is applied to a negative input of the comparator 44, and a ground potential B is applied to a negative input of the comparator 45. Can be
【００３９】コンパレータ４３の出力（ｂ）はインバー
タ４６を介してフリップフロップ回路４７のリセット入
力５２に与えられる。コンパレータ４４の出力（ｄ）は
フリップフロップ回路４９のリセット入力５３に与えら
れる。コンパレータ４５の出力（ｃ）はフリップフロッ
プ回路４９のクロック入力端子に与えられるとともにイ
ンバータ４８を介してフリップフロップ回路４７のクロ
ック入力端子に与えられる。The output (b) of the comparator 43 is supplied to the reset input 52 of the flip-flop circuit 47 via the inverter 46. The output (d) of the comparator 44 is given to the reset input 53 of the flip-flop circuit 49. The output (c) of the comparator 45 is supplied to the clock input terminal of the flip-flop circuit 49 and to the clock input terminal of the flip-flop circuit 47 via the inverter 48.
【００４０】フリップフロップ回路４７および４９の出
力はＡＮＤゲート５０で論理積がとられ、ＡＮＤゲート
５０の出力はワンショット回路５１に与えられる。この
ワンショット回路５１の出力が基準タイミング信号とし
てアドレスマーク検出回路２３から出力され、図３の同
期信号入力回路２４に与えられる。The outputs of the flip-flop circuits 47 and 49 are ANDed by an AND gate 50, and the output of the AND gate 50 is given to a one-shot circuit 51. The output of the one-shot circuit 51 is output from the address mark detection circuit 23 as a reference timing signal, and is provided to the synchronization signal input circuit 24 in FIG.
【００４１】次に図８および図９は、図６および図７に
示したアドレスマーク検出回路の動作を説明するための
タイミングチャートである。図８に示す動作と図９に示
す動作とは、アドレスマーク２の波形の位相が反転され
ている点で異なっている。FIGS. 8 and 9 are timing charts for explaining the operation of the address mark detection circuit shown in FIGS. 6 and 7. The operation shown in FIG. 8 is different from the operation shown in FIG. 9 in that the phase of the waveform of the address mark 2 is inverted.
【００４２】まず、図８の（ａ）に示す波形を有するア
ドレスマークを検出する場合のアドレスマーク検出回路
２３の動作について説明する。First, the operation of the address mark detection circuit 23 for detecting an address mark having the waveform shown in FIG. 8A will be described.
【００４３】図６の増幅器４２からは、図８の（ａ）に
示すような、グルーブの平面形状に対応する波形を有す
る電気信号が出力され、コンパレータ４３〜４５の正入
力に印加される。コンパレータ４３の負入力には、図８
（ａ）のＡで示すような、ウォブル１のピーク値よりは
大きくアドレスマーク２のピーク値よりは小さい基準レ
ベルＡに相当する電位が印加される。そしてコンパレー
タ４３からは（ａ）の波形とこの基準レベルＡとの比較
結果に相当するパルスを含む信号（ｂ）が出力される。
この信号（ｂ）はインバータ４６で反転された後フリッ
プフロップ回路４７のリセット入力５２に与えられる。An electric signal having a waveform corresponding to the planar shape of the groove as shown in FIG. 8A is output from the amplifier 42 in FIG. 6 and applied to the positive inputs of the comparators 43 to 45. As shown in FIG.
A potential corresponding to a reference level A larger than the peak value of the wobble 1 and smaller than the peak value of the address mark 2 as indicated by A in FIG. Then, the comparator 43 outputs a signal (b) including a pulse corresponding to the comparison result between the waveform of (a) and the reference level A.
This signal (b) is inverted by the inverter 46 and then applied to the reset input 52 of the flip-flop circuit 47.
【００４４】一方、コンパレータ４４の負入力には、図
８の（ａ）のＣで示すようなウォブル１の負方向のピー
ク値より大きくアドレスマーク２の負方向のピーク値よ
りも小さい基準レベルＣに相当する電位が印加される。
そしてこのコンパレータ４４からは、図８の波形（ａ）
とこの基準レベルＣとの比較結果を示すパルスを含む信
号（ｄ）が出力され、フリップフロップ回路４９のリセ
ット入力５３に与えられる。On the other hand, the negative input of the comparator 44 has a reference level C larger than the negative peak value of the wobble 1 and smaller than the negative peak value of the address mark 2 as shown by C in FIG. Is applied.
The comparator 44 outputs the waveform (a) of FIG.
A signal (d) including a pulse indicating the result of comparison with the reference level C is output and applied to the reset input 53 of the flip-flop circuit 49.
【００４５】コンパレータ４５の負入力には、図８の
（ａ）に示す接地電位Ｂが与えられ、コンパレータ４５
は、図８の波形（ａ）と接地電位Ｂとの比較結果を示す
パルスを含む信号（ｃ）を出力する。この信号（ｃ）は
フリップフロップ回路４９のクロック入力に与えられる
とともに、インバータ４８で反転されてフリップフロッ
プ回路４７のクロック入力に与えられる。なお、フリッ
プフロップ回路４７および４９のデータ入力はＨレベル
の電位に接続されているものとする。The ground potential B shown in FIG. 8A is applied to the negative input of the comparator 45.
Outputs a signal (c) including a pulse indicating the result of comparison between the waveform (a) in FIG. 8 and the ground potential B. This signal (c) is supplied to the clock input of the flip-flop circuit 49, and is inverted by the inverter 48 and supplied to the clock input of the flip-flop circuit 47. It is assumed that the data inputs of the flip-flop circuits 47 and 49 are connected to an H-level potential.
【００４６】図８を参照して、アドレスマーク２の正方
向の振幅がコンパレータ４３により信号（ｂ）として検
出されると、この反転信号（ｂ′）によってフリップフ
ロップ回路４７はリセットされ、その出力（ｅ）はそれ
までのＨレベルからＬレベルに変化する。その後フリッ
プフロップ回路４７はクロック入力である信号（ｃ′）
の立上がり（矢印）のタイミングでデータ入力であるＨ
レベルを保持し、次にリセットパルスが入力されるまで
出力（ｅ）はＨレベルを維持する。すなわち、アドレス
マークの正方向の振幅に対応して（ｅ）の単発のパルス
波形が得られることになる。Referring to FIG. 8, when the positive amplitude of address mark 2 is detected as signal (b) by comparator 43, flip-flop circuit 47 is reset by this inverted signal (b ') and its output is output. (E) changes from the previous H level to the L level. Thereafter, the flip-flop circuit 47 outputs the signal (c ') which is a clock input.
H which is a data input at the timing of the rising edge (arrow)
The output (e) maintains the H level until the reset pulse is input next. That is, a single pulse waveform (e) is obtained corresponding to the positive amplitude of the address mark.
【００４７】次にアドレスマークの負方向の波形がコン
パレータ４４によってパルス（ｄ）として検出される。
フリップフロップ回路４９はこのパルス（ｄ）によって
リセットされ、出力（ｆ）はそれまでのＨレベルからＬ
レベルに変化する。その後フリップフロップ回路４９
は、クロック入力である信号（ｃ）の立上がり（矢印）
のタイミングに同期してＨレベルのデータ入力を保持
し、次にリセットパルスが入力されるまで信号（ｆ）は
Ｈレベルを保持する。すなわち、アドレスマークの負方
向の振幅に応じて（ｆ）の単発のパルスが検出されるこ
とになる。アドレスマーク２の波形がたとえば図８に示
すように常に一定である場合には、このパルス信号
（ｅ）または（ｆ）のいずれかが検出されることによっ
てアドレスマークの検出が行なわれたことになる。Next, the negative waveform of the address mark is detected by the comparator 44 as a pulse (d).
The flip-flop circuit 49 is reset by the pulse (d), and the output (f) changes from the previous H level to L.
Change to a level. After that, the flip-flop circuit 49
Is the rising edge of the signal (c) which is the clock input (arrow)
And the signal (f) holds the H level until the next reset pulse is input. That is, a single pulse (f) is detected according to the negative amplitude of the address mark. If the waveform of the address mark 2 is always constant as shown in FIG. 8, for example, the detection of the address mark is performed by detecting either the pulse signal (e) or (f). Become.
【００４８】しかしながら、図９に関連して後述するよ
うにアドレスマークの位相が反転している場合も考えら
れるため、この実施の形態２では、ＡＮＤゲート５０に
よりこれら信号（ｅ）と（ｆ）との論理積（ｇ）をと
り、その結果に基づいて検出信号を発生するようにして
いる。However, as will be described later with reference to FIG. 9, there may be cases where the phase of the address mark is inverted. Therefore, in the second embodiment, these signals (e) and (f) are output by the AND gate 50. And a logical product (g) with the result, and a detection signal is generated based on the result.
【００４９】すなわち、ＡＮＤゲート５０の出力（ｇ）
の連続する２つのパルスのそれぞれの後縁の時間間隔よ
りも長い持続時間のパルスを発生するワンショット回路
５１に信号（ｇ）を与えることにより、アドレスマーク
の検出を示す単発のパルスを含む信号（ｈ）が得られる
ことになる。That is, the output (g) of the AND gate 50
Signal (g) to the one-shot circuit 51 that generates a pulse having a duration longer than the time interval of the trailing edge of each of two consecutive pulses of the signal including a single pulse indicating the detection of the address mark. (H) will be obtained.
【００５０】一方、図９を参照して、反転された波形を
有するアドレスマーク２を検出する場合の動作について
説明する。図６のコンパレータ４３，４４および４５か
らは、それぞれ図９の（ｂ），（ｄ）および（ｃ）の波
形が得られる。フリップフロップ回路４７はリセットパ
ルス（ｂ′）によってリセットされ、クロック入力
（ｃ′）の立上がり（矢印）のタイミングでＨレベルの
データをラッチする。したがってフリップフロップ回路
４７からは（ｅ）で示すパルスが出力されＡＮＤゲート
５０の一方の入力に与えられる。On the other hand, with reference to FIG. 9, an operation for detecting an address mark 2 having an inverted waveform will be described. The waveforms of FIGS. 9B, 9D, and 9C are obtained from the comparators 43, 44, and 45 of FIG. 6, respectively. The flip-flop circuit 47 is reset by the reset pulse (b '), and latches H-level data at the rising edge (arrow) of the clock input (c'). Therefore, a pulse shown by (e) is output from flip-flop circuit 47 and applied to one input of AND gate 50.
【００５１】一方フリップフロップ回路４９は、リセッ
トパルス（ｄ）でリセットされ、クロック入力（ｃ）の
立上がり（矢印）のタイミングでＨレベルのデータを保
持する。したがってフリップフロップ回路４９からは
（ｆ）で示すパルスが出力されＡＮＤゲート５０の他方
の入力に与えられる。On the other hand, the flip-flop circuit 49 is reset by the reset pulse (d) and holds H-level data at the rising edge (arrow) of the clock input (c). Therefore, a pulse shown by (f) is output from flip-flop circuit 49 and applied to the other input of AND gate 50.
【００５２】この結果、ＡＮＤゲート５０からは（ｇ）
に示す論理積を表わす信号が得られる。この信号はワン
ショット回路５１に与えられ、この回路５１は、信号
（ｇ）の２つのパルスの後縁の時間間隔よりも長い持続
時間を有するパルス（ｈ）を発生する。このパルス
（ｈ）がアドレスマークの検出を示す信号として出力さ
れる。As a result, the AND gate 50 outputs (g)
Are obtained. This signal is applied to a one-shot circuit 51, which generates a pulse (h) having a duration longer than the time interval between the trailing edges of the two pulses of the signal (g). This pulse (h) is output as a signal indicating the detection of the address mark.
【００５３】以上のように、この発明の第２の実施の形
態によれば、アドレスマークの振幅がウォブルの振幅よ
り大きい場合に、アドレスマークの波形の位相にかかわ
らず、アドレスマークを確実に検出することができる。As described above, according to the second embodiment of the present invention, when the amplitude of the address mark is larger than the amplitude of the wobble, the address mark is reliably detected regardless of the phase of the waveform of the address mark. can do.
【００５４】なお、図１０に示すように反転回路５４と
スイッチ５５とを設け、コンパレータの正入力への極性
を切換えることにより、図６のコンパレータ４３および
４４を１つのコンパレータで共用することが可能とな
り、回路構成をより簡素化することが可能となる。By providing the inverting circuit 54 and the switch 55 as shown in FIG. 10 and switching the polarity to the positive input of the comparator, the comparators 43 and 44 of FIG. 6 can be shared by one comparator. And the circuit configuration can be further simplified.
【００５５】［実施の形態３］次に、図１１は、この発
明の第３の実施の形態によるアドレスマーク検出回路の
後段の構成を示す概略ブロック図であり、前段部分は図
６または図１０に示すとおりである。この図１１に示し
た実施の形態は、たとえディスクの表面上にアドレスマ
ーク間に傷がある場合であっても、そのような傷を誤っ
てアドレスマークとして検出することがない検出回路を
実現しようとするものであり、図７に示した第２の実施
の形態の構成と比較して、ワンショット回路５１の出力
をその入力にフィードバックするためのＯＲゲート５６
が設けられている点でのみ異なっている。[Embodiment 3] FIG. 11 is a schematic block diagram showing a configuration of a subsequent stage of an address mark detection circuit according to a third embodiment of the present invention. As shown in FIG. The embodiment shown in FIG. 11 will realize a detection circuit that does not erroneously detect such a scratch as an address mark even if there is a scratch between the address marks on the surface of the disk. The OR gate 56 for feeding back the output of the one-shot circuit 51 to its input is different from the configuration of the second embodiment shown in FIG.
Is provided only in that
【００５６】図１２は、この図１１に示したアドレスマ
ーク検出回路の動作を説明するためのタイミング図であ
る。FIG. 12 is a timing chart for explaining the operation of the address mark detection circuit shown in FIG.
【００５７】図１１および図１２を参照して、図１２
（ａ）に示すように、２つのアドレスマークの間のグル
ーブの形状に物理的な傷３がある場合、この傷に対応す
るパルスがフリップフロップ回路４７および４９によっ
て検出され、その論理積に対応するパルスがＡＮＤゲー
ト５０から出力される（ｇ）。ここで、ワンショット回
路５１が発生するパルスの持続時間を、前述の第２の実
施の形態のようにアドレスマークの正方向および負方向
の振幅に対応するパルスのそれぞれの後縁（図１２の
（ア）および（イ））の時間間隔ｔ1 よりも長くかつ、
ｔ1 の経過位置（イ）から次のアドレスマークの正方向
の振幅に対応するパルスの後縁（エ）までの時間間隔ｔ
2 よりも短く設定しておき、そのパルスとＡＮＤゲート
５０の出力（ｇ）との論理和をＯＲゲート５６でとるこ
とにより、上述の傷３に対するパルスはアドレスマーク
の検出パルスとして誤って検出されることはなくなる。Referring to FIGS. 11 and 12, FIG.
As shown in (a), when there is a physical flaw 3 in the shape of the groove between two address marks, pulses corresponding to this flaw are detected by the flip-flop circuits 47 and 49, and the pulse corresponding to the logical product is detected. Is output from the AND gate 50 (g). Here, the duration of the pulse generated by the one-shot circuit 51 is set to the trailing edge of each of the pulses corresponding to the positive and negative amplitudes of the address mark (see FIG. 12) as in the second embodiment. (A) and (b)) longer than the time interval t 1 and
time interval t of course the position of t 1 from (i) until the trailing edge (d) of the pulses corresponding to the positive direction of the amplitude of the next address mark
2 may be set shorter than by taking the logical sum of the output (g) of the pulse and the AND gate 50 by an OR gate 56, pulse for scratches 3 described above is detected erroneously as a detection pulse of the address mark Will not be.
【００５８】以上により、この第３の実施の形態によれ
ば、たとえディスク表面上のアドレスマーク間に傷があ
ってもその影響を受けることなく正確にアドレスマーク
のタイミングを検出することができる。As described above, according to the third embodiment, even if there is a flaw between the address marks on the disk surface, the timing of the address mark can be accurately detected without being affected by the flaw.
【００５９】[0059]
【発明の効果】以上のように、この発明によれば、記録
媒体の案内溝にウォブルに加えてアドレスマークが形成
されている場合に、アドレスマークを簡単な構成で高い
精度で検出することができるという効果を有する。As described above, according to the present invention, when an address mark is formed in a guide groove of a recording medium in addition to a wobble, the address mark can be detected with a simple configuration and with high accuracy. It has the effect of being able to.
【図１】光磁気ディスクのトラックの平面形状の一例を
示す模式図である。FIG. 1 is a schematic diagram showing an example of a planar shape of a track of a magneto-optical disk.
【図２】光磁気ディスクのトラックの平面形状の他の例
を示す模式図である。FIG. 2 is a schematic diagram showing another example of a planar shape of a track of a magneto-optical disk.
【図３】情報記録再生装置の全体構成を示す概略ブロッ
ク図である。FIG. 3 is a schematic block diagram illustrating an overall configuration of an information recording / reproducing apparatus.
【図４】第１の実施の形態によるアドレスマーク検出回
路の構成を示す概略ブロック図である。FIG. 4 is a schematic block diagram illustrating a configuration of an address mark detection circuit according to the first embodiment.
【図５】図４に示したアドレスマーク検出回路の動作を
説明するタイミング図である。FIG. 5 is a timing chart for explaining the operation of the address mark detection circuit shown in FIG. 4;
【図６】第２の実施の形態によるアドレスマーク検出回
路の前段を示す概略ブロック図である。FIG. 6 is a schematic block diagram illustrating a first stage of an address mark detection circuit according to a second embodiment;
【図７】第２の実施の形態によるアドレスマーク検出回
路の後段を示す概略ブロック図である。FIG. 7 is a schematic block diagram illustrating a subsequent stage of an address mark detection circuit according to a second embodiment.
【図８】図６および図７に示したアドレスマーク検出回
路の動作を説明するタイミング図である。FIG. 8 is a timing chart for explaining the operation of the address mark detection circuit shown in FIGS. 6 and 7;
【図９】図６および図７に示したアドレスマーク検出回
路の動作を説明するタイミング図である。FIG. 9 is a timing chart for explaining the operation of the address mark detection circuit shown in FIGS. 6 and 7;
【図１０】図６に示したアドレスマーク検出回路の前段
部分の変形例を示す概略ブロック図である。FIG. 10 is a schematic block diagram showing a modification of the former part of the address mark detection circuit shown in FIG. 6;
【図１１】第３の実施の形態によるアドレスマーク検出
回路の後段部分を示す概略ブロック図である。FIG. 11 is a schematic block diagram illustrating a latter part of an address mark detection circuit according to a third embodiment;
【図１２】図１１に示したアドレスマーク検出回路の動
作を説明するタイミング図である。FIG. 12 is a timing chart for explaining the operation of the address mark detection circuit shown in FIG. 11;
１ ウォブル ２ アドレスマーク ２３ アドレスマーク検出回路 ３１，４１ ハイパスフィルタ ３２，４２ 増幅器 ３４ スイッチ回路 ３５，４３，４４，４５ コンパレータ ３６，５１ ワンショット回路 ３７，４７，４９ フリップフロップ回路 ５０ ＡＮＤゲート ５６ ＯＲゲート 1 wobble 2 address mark 23 address mark detection circuit 31, 41 high-pass filter 32, 42 amplifier 34 switch circuit 35, 43, 44, 45 comparator 36, 51 one-shot circuit 37, 47, 49 flip-flop circuit 50 AND gate 56 OR gate
Claims (4)
も一方の側壁の平面形状を、所定の情報信号で変調され
た比較的緩やかな第１の波形の上に比較的急峻な第２の
波形を有する基準マークが一定間隔で重畳された形状と
なるように形成した記録媒体から、前記基準マークを検
出するための基準マーク検出回路であって、前記第１の
波形と前記第２の波形とは同じ振幅を有し、 前記側壁の平面形状に対応する波形を有する電気信号を
発生する手段と、 前記発生した電気信号のレベルを所定の基準レベルと比
較して、前記第１の波形と前記基準レベルとの比較結果
を示す第１の持続時間を有する第１のパルスと、前記第
２の波形と前記基準レベルとの比較結果を示す第２の持
続時間を有する第２のパルスとからなる第１の論理信号
を発生する手段と、 前記第１の論理信号の各パルスの前縁に同期して発生
し、固定された第３の持続時間を有する第３のパルスか
らなる第２の論理信号を発生する手段と、 前記第１の論理信号の各パルスの後縁に同期して前記第
２の論理信号の論理レベルをラッチし、その結果を前記
基準マークの検出結果として出力する手段とを備え、 前記第３の持続時間は、前記第２の持続時間よりも長く
かつ前記第１の持続時間よりも短い、基準マーク検出回
路。1. A planar shape of at least one side wall of a guide groove for tracking has a relatively steep second waveform on a relatively gentle first waveform modulated with a predetermined information signal. A reference mark detection circuit for detecting the reference mark from a recording medium formed so that the reference mark is superimposed at a constant interval, wherein the first waveform and the second waveform are the same. Means for generating an electrical signal having an amplitude and having a waveform corresponding to the planar shape of the side wall; comparing the level of the generated electrical signal with a predetermined reference level to obtain the first waveform and the reference level; A first pulse having a first duration indicating a result of comparison with the first waveform, and a second pulse having a second duration indicating a result of comparing the second waveform with the reference level. Generate a logical signal Means for generating a second logic signal consisting of a third pulse having a fixed third duration and generated synchronously with a leading edge of each pulse of the first logic signal; Means for latching the logic level of the second logic signal in synchronization with the trailing edge of each pulse of the first logic signal, and outputting the result as a detection result of the reference mark; A fiducial mark detection circuit, wherein the time is longer than the second duration and shorter than the first duration.
も一方の側壁の平面形状を、所定の情報信号で変調され
た比較的緩やかな第１の波形の上に比較的急峻な第２の
波形を有する基準マークが一定間隔で重畳された形状と
なるように形成した記録媒体から、前記基準マークを検
出するための基準マーク検出回路であって、前記第２の
波形は前記第１の波形よりも大きな振幅を有し、 前記側壁の平面形状に対応する波形を有する電気信号を
発生する手段と、 前記発生した電気信号のレベルを、前記第１の波形のピ
ーク値と前記第２の波形のピーク値との間の第１の基準
レベルと比較して、前記第２の波形と前記第１の基準レ
ベルとの比較結果を示す第１のパルスからなる第１の論
理信号を発生する手段と、 前記発生した電気信号のレベルを、前記第１の波形のピ
ーク値より小さい第２の基準レベルと比較して、前記第
１の波形と前記第２の基準レベルとの比較結果を示す第
２のパルスと、前記第２の波形と前記第２の基準レベル
との比較結果を示す第３のパルスとからなる第２の論理
信号を発生する手段と、 前記第１の論理信号の前記第１のパルスの前縁に同期し
た前縁を有し、かつ前記第１のパルスの前縁の後の前記
第２の論理信号の最初の遷移に応じた後縁を有する第４
のパルスからなる第３の論理信号を前記基準マークの検
出結果として出力する手段とを備えた、基準マーク検出
回路。2. A planar shape of at least one side wall of a guide groove for tracking has a relatively steep second waveform on a relatively gentle first waveform modulated with a predetermined information signal. A reference mark detection circuit for detecting the reference mark from a recording medium formed so that the reference mark is superimposed at a constant interval, wherein the second waveform is larger than the first waveform. Means for generating an electrical signal having an amplitude and having a waveform corresponding to the planar shape of the side wall; and determining a level of the generated electrical signal by a peak value of the first waveform and a peak value of the second waveform. Means for generating a first logic signal consisting of a first pulse indicating a result of a comparison between the second waveform and the first reference level, as compared with a first reference level between The level of the generated electrical signal A second pulse indicating a result of comparison between the first waveform and the second reference level, as compared with a second reference level smaller than a peak value of the first waveform; Means for generating a second logic signal consisting of a third pulse indicating a result of comparison with the second reference level; and a leading edge of the first logic signal synchronized with a leading edge of the first pulse. And a fourth edge having a trailing edge responsive to a first transition of the second logic signal after a leading edge of the first pulse.
And a means for outputting a third logic signal composed of a pulse as a detection result of the reference mark.
も一方の側壁の平面形状を、所定の情報信号で変調され
た比較的緩やかな第１の波形の上に比較的急峻な第２の
波形を有する基準マークが一定間隔で重畳された形状と
なるように形成した記録媒体から、前記基準マークを検
出するための基準マーク検出回路であって、前記第２の
波形は前記第１の波形よりも大きな振幅を有し、 前記側壁の平面形状に対応する波形を有する電気信号を
発生する手段と、 前記発生した電気信号のレベルを、前記第１の波形の正
方向のピーク値と前記第２の波形の正方向のピーク値と
の間の第１の基準レベルと比較して、前記第２の波形と
前記第１の基準レベルとの比較結果を示す第１のパルス
からなる第１の論理信号を発生する手段と、 前記発生した電気信号のレベルを、前記第１の波形の正
方向のピーク値と負方向のピーク値との間の第２の基準
レベルと比較して、前記第１の波形と前記第２の基準レ
ベルとの比較結果を示す第２のパルスと、前記第２の波
形と前記第２の基準レベルとの比較結果を示す第３のパ
ルスとからなる第２の論理信号を発生する手段と、 前記発生した電気信号のレベルを、前記第１の波形の負
方向のピーク値と前記第２の波形の負方向のピーク値と
の間の第３の基準レベルと比較して、前記第２の波形と
前記第３の基準レベルとの比較結果を示す第４のパルス
からなる第３の論理信号を発生する手段と、 前記第１の論理信号の前記第１のパルスの前縁に同期し
た前縁を有し、かつ前記第１のパルスの前縁の後の前記
第２の論理信号の最初の遷移に応じた後縁を有する第５
のパルスからなる第４の論理信号を発生する手段と、 前記第３の論理信号の前記第４のパルスの前縁に同期し
た前縁を有し、かつ前記第４のパルスの前縁の後の前記
第２の論理信号の最初の遷移に応じた後縁を有する第６
のパルスからなる第５の論理信号を発生する手段と、 前記第４の論理信号および前記第５の論理信号の論理積
をとる手段と、 前記論理積を受けて、前記第５のパルスおよび前記第６
のパルスのそれぞれの後縁に同期して、所定の持続時間
を有するパルスを発生して、前記基準マークの検出結果
として出力する手段とを備え、前記所定の持続時間は、
前記第５のパルスの後縁と前記第６のパルスの後縁との
間の時間間隔よりも長い、基準マーク検出回路。3. The planar shape of at least one side wall of the guide groove for tracking has a relatively steep second waveform on a relatively gentle first waveform modulated with a predetermined information signal. A reference mark detection circuit for detecting the reference mark from a recording medium formed so that the reference mark is superimposed at a constant interval, wherein the second waveform is larger than the first waveform. Means for generating an electrical signal having an amplitude and having a waveform corresponding to the planar shape of the side wall; and determining the level of the generated electrical signal by a positive peak value of the first waveform and the second waveform. A first logic signal consisting of a first pulse indicating a result of comparison between the second waveform and the first reference level in comparison with a first reference level between the positive peak value of Means for generating, the generated electricity Comparing the level of the signal with a second reference level between a positive peak value and a negative peak value of the first waveform to determine a difference between the first waveform and the second reference level; Means for generating a second logic signal comprising a second pulse indicating a result of the comparison, and a third pulse indicating a result of comparing the second waveform with the second reference level; Comparing the level of the signal with a third reference level between the negative peak value of the first waveform and the negative peak value of the second waveform, Means for generating a third logic signal consisting of a fourth pulse indicating a result of comparison with a reference level of 3; and a leading edge synchronized with a leading edge of the first pulse of the first logic signal. And a trailing edge responsive to the first transition of the second logic signal after the leading edge of the first pulse. Fifth
Means for generating a fourth logic signal consisting of the following pulses: having a leading edge synchronized with the leading edge of the fourth pulse of the third logic signal, and following the leading edge of the fourth pulse. Having a trailing edge in response to a first transition of the second logic signal
Means for generating a fifth logic signal consisting of the following pulse; means for taking the logical product of the fourth logic signal and the fifth logic signal; and receiving the logical product and receiving the fifth pulse and the fifth pulse. Sixth
Means for generating a pulse having a predetermined duration in synchronization with the trailing edge of each of the pulses, and outputting the pulse as a detection result of the fiducial mark, wherein the predetermined duration is
A fiducial mark detection circuit that is longer than the time interval between the trailing edge of the fifth pulse and the trailing edge of the sixth pulse.
および第６のパルスの後の方のパルスの後縁から、次の
周期における前記第５および第６のパルスの先の方の後
縁までの時間間隔より短く、 前記論理積と、前記所定の持続時間を有するパルスとの
論理和をとって、前記所定の持続時間のパルスを発生す
る手段に与える論理和手段をさらに備える、請求項３に
記載の基準マーク検出回路。4. The method according to claim 1, wherein the predetermined time duration further comprises:
And a time interval from the trailing edge of the later pulse of the sixth pulse to the trailing edge of the earlier of the fifth and sixth pulses in the next cycle, and 4. The reference mark detection circuit according to claim 3, further comprising: an OR circuit that performs an OR operation with a pulse having a duration and supplies the result to a unit that generates the pulse having the predetermined duration.
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07524297A JP3148673B2 (en) | 1997-03-27 | 1997-03-27 | Reference mark detection circuit |
| KR1019997008724A KR100345817B1 (en) | 1997-03-25 | 1997-12-19 | Information reproducer, information recorder and reference mark detection circuit |
| PCT/JP1997/004743 WO1998043241A1 (en) | 1997-03-25 | 1997-12-19 | Information reproducer, information recorder and reference mark detection circuit |
| EP97949198A EP0969452A4 (en) | 1997-03-25 | 1997-12-19 | Information reproducer, information recorder and reference mark detection circuit |
| CN97182068A CN1249054A (en) | 1997-03-25 | 1997-12-19 | Information reproducer, information recorder and reference mark detection circuit |
| US09/319,998 US6377528B1 (en) | 1997-03-25 | 1997-12-19 | Information reproducer, information recorder and reference mark detection circuit |
| US09/962,085 US6438082B2 (en) | 1997-03-25 | 2001-09-26 | Information reproduction apparatus, information recording apparatus, and reference mark detection circuit |
| US09/962,084 US6385150B2 (en) | 1997-03-25 | 2001-09-26 | Information reproduction apparatus, information recording apparatus, and reference mark detection circuit |
| US09/962,086 US6442116B2 (en) | 1997-03-25 | 2001-09-26 | Information reproduction apparatus, information recording apparatus, and reference mark detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07524297A JP3148673B2 (en) | 1997-03-27 | 1997-03-27 | Reference mark detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10269649A true JPH10269649A (en) | 1998-10-09 |
| JP3148673B2 JP3148673B2 (en) | 2001-03-19 |
Family
ID=13570568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07524297A Expired - Fee Related JP3148673B2 (en) | 1997-03-25 | 1997-03-27 | Reference mark detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148673B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6992956B2 (en) | 2000-05-19 | 2006-01-31 | Sanyo Electric Co., Ltd. | Disk reproducing apparatus for precisely determining a value of an address signal reproduced from the disk |
| NL1017629C2 (en) * | 2000-04-03 | 2007-07-03 | Hewlett Packard Co | Method for accurately positioning data marks and spaces on an optical disc. |
| US7362664B2 (en) | 2001-06-20 | 2008-04-22 | Matsushita Electric Industrial Co., Ltd. | Optical disk medium and method and apparatus for reading information |
-
1997
- 1997-03-27 JP JP07524297A patent/JP3148673B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1017629C2 (en) * | 2000-04-03 | 2007-07-03 | Hewlett Packard Co | Method for accurately positioning data marks and spaces on an optical disc. |
| US6992956B2 (en) | 2000-05-19 | 2006-01-31 | Sanyo Electric Co., Ltd. | Disk reproducing apparatus for precisely determining a value of an address signal reproduced from the disk |
| US7362664B2 (en) | 2001-06-20 | 2008-04-22 | Matsushita Electric Industrial Co., Ltd. | Optical disk medium and method and apparatus for reading information |
| US7474607B2 (en) | 2001-06-20 | 2009-01-06 | Panasonic Corporation | Optical disk medium and method and apparatus for reading information |
| US7474606B2 (en) | 2001-06-20 | 2009-01-06 | Panasonic Corporation | Optical disk medium |
| US7933170B2 (en) | 2001-06-20 | 2011-04-26 | Panasonic Corporation | Optical disk medium and method and apparatus for reading information |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3148673B2 (en) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100345817B1 (en) | Information reproducer, information recorder and reference mark detection circuit | |
| JP2001034950A (en) | Optical disc and optical disc recording playback apparatus | |
| US5146440A (en) | Track search apparatus | |
| US5949745A (en) | Apparatus and method for recording/reproducing an optical information on/from a recording medium having a wobbled groove | |
| JP3148673B2 (en) | Reference mark detection circuit | |
| EP1398769A3 (en) | Optical information recording method, apparatus and medium, laser control circuit, wobble signal detection method, and servo signal detection method | |
| KR100364193B1 (en) | Optical recording device, optical reproducing device, and optical memory medium | |
| US6836458B2 (en) | Recording apparatus for optical recording media | |
| US5757759A (en) | Optical disk data recording and reproduction with opposed polarity in adjacent tracks | |
| JP2705676B2 (en) | Address detection device in optical disk device | |
| US6028833A (en) | Optical disk signal processing apparatus using modulated light source in a playback operation | |
| JP2646474B2 (en) | Optical recording / reproducing device | |
| JPH0581678A (en) | Optical disk reproducing device | |
| JPH02118919A (en) | Optical disk device | |
| JPH11353660A (en) | Optical disk device | |
| JP2817899B2 (en) | Information playback device | |
| JPH02122433A (en) | Optical recording and reproducing device | |
| JPH02263336A (en) | Tracking servo system for optical information recording/ reproducing device | |
| JPH04372724A (en) | Optical disk reproducer | |
| JPH11185314A (en) | Information recording and reproducing device | |
| JPH05174502A (en) | Information recorder | |
| JPH02122435A (en) | Optical recording and reproducing device | |
| JPH03241550A (en) | Magneto-optical information device | |
| JP2004265559A (en) | Optical disk device | |
| JPH11213476A (en) | Information reproducing device and reproducing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001212 |
|
| LAPS | Cancellation because of no payment of annual fees |