JPH10261796A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH10261796A JPH10261796A JP9068067A JP6806797A JPH10261796A JP H10261796 A JPH10261796 A JP H10261796A JP 9068067 A JP9068067 A JP 9068067A JP 6806797 A JP6806797 A JP 6806797A JP H10261796 A JPH10261796 A JP H10261796A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal
- oxide film
- microcrystals
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、論理機能、メモリ
機能を有する半導装置、特にナノサイズの微結晶を用い
たチャネルを有する半導体装置とその製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a logic function and a memory function, and more particularly to a semiconductor device having a channel using nano-sized microcrystals and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】半導体装置を用いた論理回路において
は、多数の電子からなる複数の電流を用いて論理演算な
どが行われている。このような多くの電子からなる電流
を用いると、隣接するゲート間を情報が伝搬する速度に
は限度があり、実現可能な集積度を上げることができな
い。近年、ナノサイズの微結晶を用いて微小なチャネル
を形成する方法が提案されている。半導体基板上に非常
に小さな粒径を有する導電性半導体材料の微結晶（半導
体ドット）を形成し、これによって単一の電子をポテン
シャル井戸に閉じこめる方法も提案されている。この詳
細に関しては、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅ
ｔｔｅｒｓ Ｖｏｌ．６８、Ｎｏ．１０、１３７７ペー
ジから１３７９ページを参照されたい。通常、微結晶は
１０ｎｍ以下の直径を有している。このような電子を閉
じこめる微結晶を形成する手法としては真空蒸着、ＣＶ
Ｄ、ＭＢＥなどのように直接半導体の微結晶を作製する
方法と半導体薄膜を作製した後、エッチングなどで微結
晶を作製する方法などが提案されている。いずれの方法
も半導体の微結晶を作製した後、絶縁体（低誘電体）層
をその上に真空蒸着、ＣＶＤなど真空プロセスによって
積層している。2. Description of the Related Art In a logic circuit using a semiconductor device, a logic operation or the like is performed using a plurality of currents composed of a large number of electrons. When such a current composed of many electrons is used, the speed at which information propagates between adjacent gates is limited, and the achievable degree of integration cannot be increased. In recent years, methods for forming minute channels using nano-sized microcrystals have been proposed. There has also been proposed a method of forming microcrystals (semiconductor dots) of a conductive semiconductor material having a very small particle size on a semiconductor substrate, thereby confining a single electron in a potential well. For more information on this, see Applied Physics Le.
ters Vol. 68, no. See pages 10, 1377 through 1379. Usually, microcrystals have a diameter of 10 nm or less. Techniques for forming such microcrystals that confine electrons include vacuum deposition, CV
There are proposed a method of directly manufacturing semiconductor microcrystals such as D and MBE, and a method of manufacturing a semiconductor thin film and then manufacturing the microcrystals by etching or the like. In either method, after a semiconductor microcrystal is produced, an insulator (low dielectric) layer is laminated thereon by a vacuum process such as vacuum deposition or CVD.
【０００３】[0003]
【発明が解決しようとする課題】従来の半導体の微結晶
と絶縁膜の形成方法は、真空プロセスによる方法のため
プロセスが複雑で高価な製造装置が必要であった。ま
た、半導体微結晶を用いたＭＯＳトランジスタ単電子メ
モリの半導体装置では、書き込み時間は高速化され書き
込み安定性も飛躍的に向上しているが、消去時間は１ｍ
ｓ程度で改善の余地があった。The conventional method for forming semiconductor microcrystals and an insulating film requires a complicated manufacturing process and an expensive manufacturing apparatus because of a vacuum process. In a semiconductor device of a MOS transistor single-electron memory using semiconductor microcrystals, the write time is increased and the write stability is dramatically improved, but the erase time is 1 m.
There was room for improvement in about s.
【０００４】本発明は、少数または単一の電子をポテン
シャル井戸に閉じこめる微結晶を有する半導体装置にお
いて、真空プロセスを利用せず簡便に作成され、消去時
間の改善された半導体装置及びその製造方法を提供する
ことを目的としている。The present invention relates to a semiconductor device having microcrystals for confining a few or a single electron in a potential well, which is simply formed without using a vacuum process, has an improved erase time, and a method of manufacturing the same. It is intended to provide.
【０００５】[0005]
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１にかかる半導体装置は、半導体基
板上の一部のトンネル酸化膜直上に少数または単一の電
子をポテンシャル井戸に閉じ込める金属微結晶と、該金
属微結晶上に絶縁膜を有することを特徴としている。ま
た、本発明の請求項２に係る半導体装置は、前記金属微
結晶が少なくともＡｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｐｔの中の
微結晶であって、粒径が１０ｎｍ以下０．５ｎｍ以上で
あることを特徴としている。また、本発明の請求項３に
係る半導体装置は、該半導体装置が少数または単電子メ
モリのＭＯＳトランジスタであることを特徴としてい
る。In order to achieve the above object, a semiconductor device according to the first aspect of the present invention provides a semiconductor device in which a small number or a single electron is placed in a potential well just above a part of a tunnel oxide film on a semiconductor substrate. And a metal microcrystal confined in the metal microcrystal and an insulating film on the metal microcrystal. Further, in the semiconductor device according to claim 2 of the present invention, the metal microcrystal is at least a microcrystal of Au, Ag, Cu, Pd, and Pt, and the grain size is 10 nm or less and 0.5 nm or more. It is characterized by. Further, the semiconductor device according to claim 3 of the present invention is characterized in that the semiconductor device is a MOS transistor of a small number or single electron memory.
【０００６】また、本発明の請求項４に係る半導体装置
の製造方法は、半導体基板上の一部のトンネル酸化膜直
上に少数または単一の電子をポテンシャル井戸に閉じ込
める金属微結晶と、該金属微結晶上の絶縁膜とを同時に
塗布し、加熱して形成することを特徴としている。ま
た、本発明の請求項５に係る半導体装置の製造方法は、
前記トンネル酸化膜上に触媒核を予め形成し、前記金属
微結晶と前記絶縁膜を同時に塗布することを特徴として
いる。According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a metal microcrystal for confining a few or a single electron in a potential well immediately above a part of a tunnel oxide film on a semiconductor substrate; It is characterized in that an insulating film on microcrystals is simultaneously applied and formed by heating. Further, a method of manufacturing a semiconductor device according to claim 5 of the present invention is characterized in that:
A catalyst nucleus is previously formed on the tunnel oxide film, and the metal microcrystal and the insulating film are simultaneously applied.
【０００７】[0007]
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１により本発明の半導体装置を説明する。半導
体基板７は、シリコン基板、ガリウム砒素基板などであ
る。ソース１およびドレイン２は、通常の方法で作成さ
れた拡散層又はイオン注入された層である。トンネル酸
化膜４は、シリコン基板を用いる場合は最も一般的には
酸化シリコン膜であり、膜厚としては５ｎｍ以下であり
好ましくは３ｎｍ以下である。金属微結晶５は、粒径が
１０ｎｍ以下０．５ｎｍ以上であり、様々な金属を選択
できるが、好ましくはＡｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｐｔで
ある。Embodiments of the present invention will be described below. The semiconductor device of the present invention will be described with reference to FIG. The semiconductor substrate 7 is a silicon substrate, a gallium arsenide substrate, or the like. The source 1 and the drain 2 are diffusion layers or ion-implanted layers formed by a usual method. When a silicon substrate is used, tunnel oxide film 4 is most commonly a silicon oxide film, and has a thickness of 5 nm or less, preferably 3 nm or less. The metal microcrystal 5 has a particle size of 10 nm or less and 0.5 nm or more, and various metals can be selected, but Au, Ag, Cu, Pd, and Pt are preferable.
【０００８】絶縁膜６は、有機高分子材料の場合と無機
材料の場合がある。有機高分子材料の場合、材料として
耐熱性の優れた様々な種類を挙げることができるが好ま
しくはポリイミド、ポリベンズオキサゾール、ポリベン
ズキアゾールなどを挙げることができる。また、東京応
化、日立化成、ＡｌｌｉｅｄＳｉｇｎａｌ社などの有機
ＳＯＧも用いることができる。また、無機材料として
は、様々なＳｉ含有のオリゴマーを用いることができる
が好ましくは末端がシラノールになっているシロキサン
オリゴマーである。具体的には東京応化、日立化成、Ａ
ｌｌｉｅｄＳｉｇｎａｌ社、ダウケミカル社などから提
供されているＳＯＧを用いることができる。すなわち、
塗布して加熱処理するだけで緻密なＳｉＯ2 膜になり高
耐熱性絶縁膜を作製できればどのようなものであっても
よい。また、ガラスの微粉末を有機高分子と溶剤に分散
させた塗布液を用いて絶縁膜を作製することもできる。The insulating film 6 may be made of an organic polymer material or an inorganic material. In the case of an organic polymer material, various kinds of materials having excellent heat resistance can be mentioned as the material, and preferably, polyimide, polybenzoxazole, polybenzoquiazole and the like can be mentioned. In addition, organic SOG from Tokyo Ohka, Hitachi Chemical, AlliedSignal, or the like can also be used. As the inorganic material, various Si-containing oligomers can be used, but a siloxane oligomer having a terminal of silanol is preferable. Specifically, Tokyo Ohka, Hitachi Chemical, A
SOG provided by lliedSignal, Dow Chemical or the like can be used. That is,
Any material may be used as long as it can be formed into a dense SiO 2 film by simply applying and heat-treating to form a highly heat-resistant insulating film. Alternatively, an insulating film can be formed using a coating liquid in which fine glass powder is dispersed in an organic polymer and a solvent.
【０００９】ゲート電極３は、通常にＡｌによって形成
される。次に、本発明の製造方法について説明する。ま
ず、半導体基板７としてのシリコン基板にソース１、ド
レイン２が拡散処理等により形成され、更にトンネル酸
化膜４が酸化によって膜厚５ｎｍ以下に形成される。形
成されたトンネル酸化膜４の上に無電解メッキの前処理
によって触媒核を形成する。無電解メッキの前処理と
は、無電解メッキで金属核を付与する手法と全く同じ方
法で行うことができる。例えば、塩化第一錫の水溶液と
塩化パラジウムの水溶液に順次浸漬し、パラジウムの金
属核を表面層に付与させる。通常、触媒核は非常に小さ
い金属クラスタで、金属種は金属微結晶５の金属種より
も貴な金属種あるいはそれ自身の金属種が用いられる。
例えば、銀の金属微結晶５を形成する場合、触媒核は
銀、パラジウム、金となる。The gate electrode 3 is usually formed of Al. Next, the manufacturing method of the present invention will be described. First, a source 1 and a drain 2 are formed on a silicon substrate as a semiconductor substrate 7 by a diffusion process or the like, and a tunnel oxide film 4 is formed to a thickness of 5 nm or less by oxidation. A catalyst core is formed on the formed tunnel oxide film 4 by a pretreatment of electroless plating. The pretreatment of the electroless plating can be performed in exactly the same manner as the method of providing a metal nucleus by the electroless plating. For example, a metal nucleus of palladium is applied to the surface layer by sequentially immersing in an aqueous solution of stannous chloride and an aqueous solution of palladium chloride. Usually, the catalyst nucleus is a very small metal cluster, and the metal species is a metal species which is nobler than the metal species of the metal microcrystal 5 or a metal species of itself.
For example, when silver microcrystals 5 are formed, the catalyst nuclei are silver, palladium, and gold.
【００１０】そして、金属微結晶５を形成する金属の金
属塩が有機高分子あるいは無機塗布ガラスに溶解された
塗布液を触媒核が形成された上に塗布する。塗布液の中
の金属塩の種類を変えることにより様々な金属種の金属
微結晶５を形成することも可能である。また、数種類の
金属塩を使用することにより合金の金属微結晶５も可能
である。更に、金属塩の濃度は、形成後の金属微結晶５
のサイズや分布によって選ぶことができる。好ましく
は、有機高分子または無機塗布液１００部に対して０．
０００１部から１部である。塗布液に金属塩が還元して
金属微結晶５を形成できやすいように還元剤や還元補助
剤などを添加することも可能である。また、金属塩が非
常に加熱により自己分解性が高い材料を使用する場合は
この無電解メッキの前処理を省略することも可能であ
る。Then, a coating solution in which a metal salt of the metal forming the metal microcrystals 5 is dissolved in an organic polymer or an inorganic coating glass is coated on the catalyst nucleus. By changing the type of metal salt in the coating solution, it is possible to form metal microcrystals 5 of various metal types. Further, by using several kinds of metal salts, metal microcrystals 5 of an alloy are also possible. Further, the concentration of the metal salt depends on the metal microcrystals 5 after formation.
Can be chosen according to the size and distribution of the Preferably, the amount is 0.1 to 100 parts of the organic polymer or inorganic coating liquid.
0001 to 1 part. It is also possible to add a reducing agent, a reducing auxiliary agent, or the like to the coating solution so that the metal salt is easily reduced to form the metal microcrystals 5. When a metal salt is made of a material having a high self-decomposition property due to heating, the pretreatment of the electroless plating can be omitted.
【００１１】塗布液の塗布方法としては様々な方法があ
り、スピンコート法、ブレードコート法、スクリーン印
刷法などをあげることができるが、最も好ましくはスピ
ンコート法である。半導体集積回路プロセスで一般的に
用いられているスピンコート装置を用いることができ
る。その後、塗布した塗布液を熱処理によって絶縁膜６
へ硬化させる。熱処理の方法としては、熱を与えること
ができればどのような方法でもよい。オーブンを使用し
ても、熱風を当てることによっても実現できる。また、
熱せられたプレート上に置くことにより実現させても良
い。この時の触媒核の働きが大きい。つまり、絶縁膜６
を加熱形成する際に金属塩が金属微結晶５へ変化する酸
化還元反応あるいは熱分解は主に触媒核によって促進さ
れ、触媒核の場所で生じる。そのため触媒核を中心に金
属微結晶５が形成される。触媒核がトンネル酸化膜４上
に形成すれば、金属微結晶４もトンネル酸化膜４上に形
成される。There are various methods for applying the coating liquid, including a spin coating method, a blade coating method, and a screen printing method, and the spin coating method is most preferable. A spin coater generally used in a semiconductor integrated circuit process can be used. Then, the applied coating solution is subjected to heat treatment to form an insulating film 6.
To cure. As a heat treatment method, any method may be used as long as heat can be applied. It can also be realized by using an oven or applying hot air. Also,
This may be achieved by placing it on a heated plate. The function of the catalyst core at this time is great. That is, the insulating film 6
The oxidation-reduction reaction or thermal decomposition in which the metal salt changes to the metal microcrystals 5 when heating is formed is mainly promoted by the catalyst nucleus and occurs at the location of the catalyst nucleus. Therefore, metal microcrystals 5 are formed around the catalyst nucleus. When the catalyst nuclei are formed on the tunnel oxide film 4, the metal microcrystals 4 are also formed on the tunnel oxide film 4.
【００１２】以上の方法によって、金属微結晶５はトン
ネル酸化膜４上に形成することが可能となる。金属微結
晶５はトンネル酸化膜４と絶縁膜６との界面あるいは界
面の絶縁膜６側の非常に近傍にだけ金属微結晶５が存在
していても良いし、あるいは二重あるいは多重接合型単
電子メモリのように絶縁膜６中に金属微結晶５が分散し
ていても構わない。最後にゲート電極３として金属を形
成する。By the above method, metal microcrystals 5 can be formed on tunnel oxide film 4. The metal microcrystal 5 may be present only at the interface between the tunnel oxide film 4 and the insulating film 6 or very close to the interface at the insulating film 6 side, or may be a double or multiple junction type single crystal. The metal microcrystals 5 may be dispersed in the insulating film 6 as in an electronic memory. Finally, a metal is formed as the gate electrode 3.
【００１３】[0013]
【実施例１】半導体基板としてシリコン基板、金属微結
晶としてパラジウム微結晶を用いた場合で図１により更
に詳しく説明する。必要なソース電極１、ドレイン電極
２を形成した後、トンネル酸化膜４をＳｉＯ2 膜で膜厚
４ｎｍ形成し、形成したトンネル酸化膜４の上に無電解
メッキの前処理を行い、パラジウムの触媒核を形成し
た。これは半導体基板７を先ず塩化第一錫水溶液に浸漬
させ、その後、塩化パラジウムの水溶液に浸漬るだけで
よい。Embodiment 1 A case in which a silicon substrate is used as a semiconductor substrate and palladium microcrystals are used as metal microcrystals will be described in more detail with reference to FIG. After the necessary source electrode 1 and drain electrode 2 are formed, a tunnel oxide film 4 is formed to a thickness of 4 nm with a SiO 2 film, and a pretreatment of electroless plating is performed on the formed tunnel oxide film 4 to form a palladium catalyst. Nucleated. This requires only that the semiconductor substrate 7 is first immersed in an aqueous solution of stannous chloride and then immersed in an aqueous solution of palladium chloride.
【００１４】金属微結晶４としてのパラジウム微結晶を
形成するために、ポリイミド前駆体溶液に塩化パラジウ
ムが溶けたアルコール溶液を極少量添加し、ポリイミド
前駆体塗布液を作製する。塩化パラジウムの濃度は有機
高分子１００部に対して０．１１部である。このパラジ
ウム塩が含まれたポリイミド前駆体塗布液をスピンコー
トを用いて塗布し、プリベークの後、所定の光照射を行
い、パターンを形成した後、熱処理によってポリイミド
前駆体は閉環しポリイミド化した。プリベークの熱処理
により、無電解メッキの前処理で作製した表面酸化シリ
コン上の触媒核で酸化還元反応が起こり、トンネル酸化
膜４とポリイミド前駆体塗布膜の界面とその近傍にパラ
ジウム微結晶が形成された。最終的にできた絶縁膜６と
してのポリイミド膜上にゲート電極３を形成し、ＭＯＳ
ＦＥＴ結合型メモリを作成した。この半導体装置の特性
の中の消去時間は０．１ｍｓで従来より大きく改善され
た。In order to form palladium microcrystals as the metal microcrystals 4, a very small amount of an alcohol solution in which palladium chloride is dissolved is added to the polyimide precursor solution to prepare a polyimide precursor coating solution. The concentration of palladium chloride is 0.11 part with respect to 100 parts of the organic polymer. This palladium salt-containing polyimide precursor coating solution was applied using spin coating, and after prebaking, irradiating with a predetermined light to form a pattern, and then the polyimide precursor was closed by a heat treatment to form a polyimide. By the heat treatment of the pre-bake, an oxidation-reduction reaction occurs in the catalyst nuclei on the surface silicon oxide prepared by the pretreatment of the electroless plating, and palladium microcrystals are formed at the interface between the tunnel oxide film 4 and the polyimide precursor coating film and in the vicinity thereof. Was. A gate electrode 3 is formed on a polyimide film as an insulating film 6 finally formed, and a MOS
An FET-coupled memory was created. The erasing time in the characteristics of the semiconductor device is 0.1 ms, which is a great improvement over the conventional device.
【００１５】[0015]
【実施例２】更に他の実施例として、半導体基板として
シリコン基板、金属微結晶として銀微結晶を用いた場合
で説明する。実施例１と同様に、ソース電極１、ドレイ
ン電極２を作製した後、トンネル酸化膜４を形成する。
そして、トンネル酸化膜４上に実施例１と同様な無電解
メッキの前処理を行い、パラジウムの触媒核を形成し
た。Embodiment 2 As still another embodiment, a case where a silicon substrate is used as a semiconductor substrate and silver microcrystals are used as metal microcrystals will be described. After forming the source electrode 1 and the drain electrode 2 as in the first embodiment, the tunnel oxide film 4 is formed.
Then, the same pretreatment of electroless plating as in Example 1 was performed on the tunnel oxide film 4 to form palladium catalyst nuclei.
【００１６】その後、ダウケミカル製の無機塗布ガラス
（ＳＯＧ）塗布液に金属塩としてトリフルオロ酢酸銀を
加えた塗布液を作成する。リフルオロ酢酸銀の濃度は作
製後の銀微結晶のサイズや分布によって選ぶことができ
るが、実施例は塗布液１００部に対し、リフルオロ酢酸
銀を０．０１部にした。この塗布液をスピンコーターを
用いて塗布し、プリベークを行う。まず摂氏１５０度で
１分、２００度で１分、３５０度で１分のプリベークを
行った。その後ファーネス中で摂氏４００度で６０分加
熱処理を実施した。この工程により一度に金属微結晶５
の銀微結晶と、絶縁膜６のシリコンガラスの絶縁膜が作
製できた。銀微結晶はトンネル酸化膜４上に作製するこ
とができた。その後、ゲート電極３などを作製し、ＭＯ
ＳＦＥＴ結合型メモリを作製した。そのデバイス特性の
消去時間は０．１ｍｓであり、従来よりも消去時間を短
縮することができた。Thereafter, a coating liquid is prepared by adding silver trifluoroacetate as a metal salt to an inorganic coating glass (SOG) coating liquid manufactured by Dow Chemical. The concentration of silver trifluoroacetate can be selected depending on the size and distribution of the silver microcrystals after preparation. In Examples, 0.01 part of silver trifluoroacetate was used for 100 parts of the coating solution. This coating solution is applied using a spin coater, and prebaked. First, prebaking was performed at 150 degrees Celsius for 1 minute, at 200 degrees for 1 minute, and at 350 degrees for 1 minute. Thereafter, a heat treatment was performed in a furnace at 400 degrees Celsius for 60 minutes. By this step, the metal microcrystals 5 are formed at once.
Of silver microcrystal and silicon glass as the insulating film 6 were produced. Silver microcrystals could be produced on the tunnel oxide film 4. After that, the gate electrode 3 and the like are manufactured, and the MO
An SFET-coupled memory was manufactured. The erasing time of the device characteristics was 0.1 ms, and the erasing time could be shortened as compared with the conventional case.
【００１７】[0017]
【発明の効果】以上説明したように、本発明は、少数ま
たは単一の電子をポテンシャル井戸に閉じこめる微結晶
を有する半導体装置の製造方法において、真空プロセス
を利用せず簡便に微結晶とその上の絶縁膜を一つのプロ
セスで作成できるので低コスト、作製時間の短縮が図ら
れる。また、従来の半導体微結晶と異なり金属微結晶を
用いることによって消去時間の短縮が達成された。As described above, the present invention relates to a method for manufacturing a semiconductor device having a microcrystal in which a small number or a single electron is confined in a potential well, and the microcrystal is easily formed without using a vacuum process. Since the insulating film can be formed in one process, the cost can be reduced and the manufacturing time can be reduced. Also, unlike conventional semiconductor microcrystals, the use of metal microcrystals has shortened the erasing time.
【図１】本発明の半導体装置の一部の断面図である。FIG. 1 is a partial cross-sectional view of a semiconductor device of the present invention.
１ ソース（電極） ２ ドレイン（電極） ３ ゲート電極 ４ トンネル酸化膜 ５ 金属微結晶 ６ 絶縁膜 ７ 半導体基板 DESCRIPTION OF SYMBOLS 1 Source (electrode) 2 Drain (electrode) 3 Gate electrode 4 Tunnel oxide film 5 Metal microcrystal 6 Insulating film 7 Semiconductor substrate
Claims (5)
上に少数または単一の電子をポテンシャル井戸に閉じ込
める金属微結晶と、該金属微結晶上に絶縁膜を有するこ
とを特徴とする半導体装置。1. A semiconductor device comprising: a metal microcrystal for confining a few or a single electron in a potential well immediately above a part of a tunnel oxide film on a semiconductor substrate; and an insulating film on the metal microcrystal. .
ｇ、Ｃｕ、Ｐｄ、Ｐｔの中の微結晶であって、粒径が１
０ｎｍ以下０．５ｎｍ以上であることを特徴とする請求
項１記載の半導体装置。2. The method according to claim 1, wherein the metal microcrystals are at least Au, A
g, microcrystals of Cu, Pd and Pt, having a particle size of 1
2. The semiconductor device according to claim 1, wherein the thickness is 0 nm or less and 0.5 nm or more.
モリのＭＯＳトランジスタであることを特徴とする請求
項１または請求項２記載の半導体装置。3. The semiconductor device according to claim 1, wherein said semiconductor device is a MOS transistor of a small number or single electron memory.
上に少数または単一の電子をポテンシャル井戸に閉じ込
める金属微結晶と、該金属微結晶上の絶縁膜とを同時に
塗布し、加熱して形成することを特徴とする半導体装置
の製造方法。4. A metal microcrystal for confining a few or a single electron in a potential well immediately above a part of a tunnel oxide film on a semiconductor substrate, and an insulating film on the metal microcrystal are simultaneously coated and heated. A method for manufacturing a semiconductor device, comprising:
成し、前記金属微結晶と前記絶縁膜を同時に塗布するこ
とを特徴とする請求項４記載の半導体装置の製造方法。5. The method according to claim 4, wherein a catalyst nucleus is previously formed on the tunnel oxide film, and the metal microcrystal and the insulating film are simultaneously applied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9068067A JPH10261796A (en) | 1997-03-21 | 1997-03-21 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9068067A JPH10261796A (en) | 1997-03-21 | 1997-03-21 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10261796A true JPH10261796A (en) | 1998-09-29 |
Family
ID=13363071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9068067A Withdrawn JPH10261796A (en) | 1997-03-21 | 1997-03-21 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10261796A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507908A (en) * | 2003-10-06 | 2007-03-29 | マサチューセッツ・インスティテュート・オブ・テクノロジー | Nonvolatile memory device |
| JP2007531299A (en) * | 2004-03-29 | 2007-11-01 | インダストリー−ユニバーシティ・コーペレーション・ファウンデーション・ハンヤン・ユニバーシティ | Flash memory device using nanocrystals in polymer |
| JP4871255B2 (en) * | 2004-03-10 | 2012-02-08 | ナノシス・インク． | Nano-capable memory devices and anisotropic charge transport arrays |
-
1997
- 1997-03-21 JP JP9068067A patent/JPH10261796A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507908A (en) * | 2003-10-06 | 2007-03-29 | マサチューセッツ・インスティテュート・オブ・テクノロジー | Nonvolatile memory device |
| JP4871255B2 (en) * | 2004-03-10 | 2012-02-08 | ナノシス・インク． | Nano-capable memory devices and anisotropic charge transport arrays |
| JP2007531299A (en) * | 2004-03-29 | 2007-11-01 | インダストリー−ユニバーシティ・コーペレーション・ファウンデーション・ハンヤン・ユニバーシティ | Flash memory device using nanocrystals in polymer |
| JP4668981B2 (en) * | 2004-03-29 | 2011-04-13 | インダストリー−ユニバーシティ・コーペレーション・ファウンデーション・ハンヤン・ユニバーシティ | Flash memory device using nanocrystals in polymer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8461628B2 (en) | MOS transistor with laser-patterned metal gate, and method for making the same | |
| KR100982419B1 (en) | Method of forming conductive line of semiconductor device using carbon nanotube and semiconductor device manufactured by the method | |
| US6090723A (en) | Conditioning of dielectric materials | |
| KR101267165B1 (en) | Film forming method, semiconductor device, manufacturing method thereof and substrate processing apparatus therefor | |
| US7238615B2 (en) | Formation method for metal element, production method for semiconductor device, production method for electronic device, semiconductor device, electronic device, and electronic equipment | |
| CN100481350C (en) | Method for fabricating thin film transistor | |
| JP2019071453A (en) | Method for providing lateral thermal processing of thin films on low-temperature substrates | |
| WO2012170160A1 (en) | Metal oxide tft with improved source/drain contacts | |
| JP5320100B2 (en) | Method for enhancing hydrogenation of oxide encapsulated materials | |
| KR20080018848A (en) | Printed non-volatile memory | |
| TW201436006A (en) | Semiconductor devices and methods of manufacture thereof | |
| GB1562877A (en) | Manufacture of insulated gate field effect transistors | |
| CN103733319B (en) | The manufacture method and transistor of transistor | |
| CN1976062A (en) | Semiconductor structure and manufacturing method thereof | |
| US20200395453A1 (en) | Nanogap electrode and method of making the same, and nano-device having a nanogap electrode | |
| JP2008103653A (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2007027525A (en) | Method of manufacturing semiconductor device, semiconductor device, and method of forming insulation film | |
| JP3103063B2 (en) | Method for improving the thermal stability of metal polycide structures | |
| JPH10261796A (en) | Semiconductor device and its manufacture | |
| JP2009293082A (en) | Electrode, method for forming the same, and semiconductor device | |
| JP2536377B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20060178017A1 (en) | Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device | |
| KR102218890B1 (en) | Manufacturing method of continuous light sintered thin film transistor | |
| KR100654140B1 (en) | Method for fabricating non-volatile memory unit device with metal nano particle | |
| CN107342298A (en) | Display device, array base palte and its manufacture method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |