JPH10257534A - Housing system for subscriber circuit - Google Patents

Housing system for subscriber circuit

Info

Publication number
JPH10257534A
JPH10257534A JP5476797A JP5476797A JPH10257534A JP H10257534 A JPH10257534 A JP H10257534A JP 5476797 A JP5476797 A JP 5476797A JP 5476797 A JP5476797 A JP 5476797A JP H10257534 A JPH10257534 A JP H10257534A
Authority
JP
Japan
Prior art keywords
dlc
slc
subscriber
signal
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5476797A
Other languages
Japanese (ja)
Other versions
JP3872156B2 (en
Inventor
Katsuyoshi Tsuhara
克好 津原
Kunihiko Matsumoto
邦彦 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP05476797A priority Critical patent/JP3872156B2/en
Publication of JPH10257534A publication Critical patent/JPH10257534A/en
Application granted granted Critical
Publication of JP3872156B2 publication Critical patent/JP3872156B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structure Of Telephone Exchanges (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

PROBLEM TO BE SOLVED: To let an analog subscriber circuit (SLC) and a digital subscriber circuit (DLC) mixedly exist by providing an SLC common part for performing interface with a network, SLC and DLC and a DLC controller for processing DLC dedicated signals inside a shelf. SOLUTION: A DLC 6 divides a signal with a digital subscriber into an audio signal and a D channel signal and interfaces the audio signal with an SLC common part 3 while using the same data storage position as an audio channel to be used by an analog subscriber. It is enough for the SLC common part 3 to perform the same audio processing as an SLC 2 without caring of a DLC 6, namely, processing is enabled without caring of a subscriber class (digital/analog), and the audio channel of DLC 6 can be controlled without cost impact. Besides, the D channel signal peculiar for the DLC 6 is controlled while using a leased line (D channel dedicated interface 9) between a DLC controller 20 and the DLC 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は加入者回路を収容す
るシェルフにアナログ加入者回路(SLC)とディジタ
ル加入者回路(DLC)を混在させて収容することがで
きるようにした加入者回路の収容システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a subscriber circuit accommodating a subscriber circuit in which an analog subscriber circuit (SLC) and a digital subscriber circuit (DLC) can be accommodated in a mixed manner. About the system.

【0002】[0002]

【従来の技術】交換機に収容される加入者は、大きく分
けてアナログ加入者とディジタル加入者に分けられる。
現在、交換機においては、殆どの加入者がアナログ加入
者である。しかしながら、ここ数年はISDN(統合サ
ービスディジタル網)を使用するディジタル加入者が増
えている。
2. Description of the Related Art A subscriber accommodated in an exchange is roughly classified into an analog subscriber and a digital subscriber.
At present, most subscribers in the exchange are analog subscribers. However, digital subscribers using ISDN (Integrated Services Digital Network) have increased in recent years.

【0003】交換機では、アナログ加入者を収容するの
に、BORSCHT機能を持つ加入者回路(SLC)
と、その制御を行なうSLCコモン部と、それを接続す
るバックワイヤリングボード(BWB)が必要であり、
これらをSLCシェルフ(SLCSH)として1つにま
とめている。
In an exchange, a subscriber circuit (SLC) having a BORSCHT function is used to accommodate an analog subscriber.
And an SLC common part for controlling the same, and a back wiring board (BWB) for connecting the common part,
These are combined into an SLC shelf (SLCSH).

【0004】ここで、BORSCHT機能とは、加入者
回路に必要な機能の頭文字をとったものであり、B(B
attery feed:バッテリー供給)、O(Ov
ervoltage:過電圧)、R(Ringing:
リンギング)、S(Supervision:管理)、
C(Codec:コーデック)、H(Hybrid:ハ
イブリッド)、T(Testing:試験)の頭文字を
とったものである。
[0004] Here, the BORSCHT function is an acronym for a function required for a subscriber circuit, and B (B
battery feed), O (Ov
error: overvoltage), R (Ringing:
Ringing), S (Supervision: management),
The acronyms C (Codec: codec), H (Hybrid: hybrid), and T (Testing: test) are used.

【0005】図8は従来のシェルフの装着例を示す図で
ある。図において、10がシェルフであり、その両端に
は電源パッケージ1が装着され、それぞの電源パッケー
ジは0系と1系のパッケージにパワーを供給する。2は
加入者回路(SLC)、3はSLCコモン部である。S
LCコモン部は二重化されており、2枚搭載される。
FIG. 8 is a diagram showing an example of mounting a conventional shelf. In the figure, reference numeral 10 denotes a shelf, and power supply packages 1 are mounted on both ends thereof. Each power supply package supplies power to the 0-system and 1-system packages. 2 is a subscriber circuit (SLC) and 3 is an SLC common unit. S
The LC common part is duplicated and two cards are mounted.

【0006】図9は従来のシェルフの電気的構成例を示
すブロック図である。図8と同一のものは、同一の符号
を付して示す。SLCコモン部3は二重化されており、
このSLCコモン部3にSLC2が接続されている。4
はSLC2と接続される加入者端末である。この加入者
端末4は、アナログ信号で動作する端末である。図の場
合は、加入者端末4が電話機であり、加入者と交換機間
でやり取りされる信号は音声である場合を示している。
FIG. 9 is a block diagram showing an example of the electrical configuration of a conventional shelf. 8 are denoted by the same reference numerals. The SLC common part 3 is duplicated,
The SLC 2 is connected to the SLC common unit 3. 4
Is a subscriber terminal connected to SLC2. This subscriber terminal 4 is a terminal that operates with an analog signal. The figure shows a case where the subscriber terminal 4 is a telephone and the signal exchanged between the subscriber and the exchange is voice.

【0007】5はバックワイヤリングボード(BWB)
であり、図8に示すシェルフの後部にマザーボードプリ
ント板があり(図示せず)、このプリント板上でBWB
のパターン配線が行われている。6はSLCコモン部3
とSLC2間のインターフェィスである。
[0007] 5 is a back wiring board (BWB)
There is a motherboard printed board (not shown) at the rear of the shelf shown in FIG.
Pattern wiring is performed. 6 is SLC common part 3
And the interface between SLC2.

【0008】加入者がディジタル加入者である場合も、
同様にディジタル加入者回路(DLC)、DLCコモン
部、BWBをシェルフとして1つにまとめたものが必要
となる。
[0008] Even if the subscriber is a digital subscriber,
Similarly, a digital subscriber circuit (DLC), a DLC common unit, and a BWB are required to be integrated as a shelf.

【0009】[0009]

【発明が解決しようとする課題】一般的に、SLCとD
LCとは機能の違いが大きく、加入者回路、コモン部、
BWB、シェルフを共用することはコスト面でかなり困
難であった。一方、交換機を使用する顧客の要望として
は、アナログ加入者がディジタル加入者に切り替わるこ
とで、今まで使用されていたアナログ加入者用のSLC
コモン部が無駄になることが起きないようにしたいとい
うことがある。
Generally, SLC and D
There is a big difference in function from LC, subscriber circuit, common part,
Sharing the BWB and shelf was quite difficult in terms of cost. On the other hand, customers who use the switching system are required to switch from an analog subscriber to a digital subscriber.
Sometimes you want to avoid wasting the common part.

【0010】本発明はこのような課題に鑑みてなされた
ものであって、アナログ加入者回路とディジタル加入者
回路とが混在することができる加入者回路の収容システ
ムを提供することを目的としている。
The present invention has been made in view of the above problems, and has as its object to provide a subscriber circuit accommodation system in which an analog subscriber circuit and a digital subscriber circuit can coexist. .

【0011】[0011]

【課題を解決するための手段】[Means for Solving the Problems]

(1)図1は本発明の原理ブロック図である。図9と同
一のものは、同一の符号を付して示す。図において、1
0はシェルフ、3は該シェルフ10内に設けられたSL
Cコモン部である。図では、SLCコモン部3が二重化
されているが、必ずしも二重化される必要はない。該S
LCコモン部3は、ネットワークとシェルフ10間の信
号をインターフェィスする機能を持つ。
(1) FIG. 1 is a principle block diagram of the present invention. The same components as those in FIG. 9 are denoted by the same reference numerals. In the figure, 1
0 is a shelf, 3 is an SL provided in the shelf 10
This is the C common section. In the figure, the SLC common unit 3 is duplicated, but it is not always necessary to duplicate it. The S
The LC common unit 3 has a function of interfacing signals between the network and the shelf 10.

【0012】シェルフ10はネットワーク(図示せず)
と接続されている。2はSLCコモン部3と接続される
アナログ加入者回路(SLC)、6はシェルフ10内に
装着されるディジタル加入者回路(DLC)、20は該
DLC6と接続され、DLC専用信号の処理を行なうD
LCコントローラである。4aはSLC2と接続される
加入者端末、4bはDLC6と接続される加入者端末で
ある。
The shelf 10 is a network (not shown)
Is connected to Reference numeral 2 denotes an analog subscriber circuit (SLC) connected to the SLC common unit 3, reference numeral 6 denotes a digital subscriber circuit (DLC) mounted in the shelf 10, and reference numeral 20 denotes a connection to the DLC 6, and performs processing of a DLC dedicated signal. D
LC controller. 4a is a subscriber terminal connected to the SLC2, and 4b is a subscriber terminal connected to the DLC6.

【0013】図では、DLCコントローラ20は二重化
されているが、必ずしも二重化される必要はない。該D
LCコントローラ20は、ISDNのDチャネルを使用
してDLC6と接続される。7はSLCコモン部3と、
DLCコントローラ20,DLC6,SLC2間を接続
するバックワイヤリングボード(BWB)である。8は
SLCコモン部3と、DLCコントローラ20,SLC
2,DLC6間をつなぐインターフェィスである。な
お、図示されていないが、SLC2に対してもDチャネ
ルは配線されている。シェルフにSLC2とDLC6を
自由に装着できるようにするためである。
In the figure, the DLC controller 20 is duplicated, but need not be duplicated. The D
The LC controller 20 is connected to the DLC 6 using the ISDN D channel. 7 is an SLC common part 3,
It is a back wiring board (BWB) that connects the DLC controller 20, DLC6, and SLC2. 8 is an SLC common unit 3, a DLC controller 20, an SLC
2 is an interface connecting DLC6. Although not shown, the D channel is also wired to the SLC2. This is because the SLC2 and the DLC6 can be freely mounted on the shelf.

【0014】ここで、Dチャネルとは、以下のような機
能を可能とするための制御信号である。 オペレータを通さず直接内線へ着信する 着信先の通信機器等を指定する番号 端末と端末間でデータ転送(128バイト単位)を伝
達する 電話番号等の情報を検索する 本発明では、アナログ加入者とディジタル加入者で共通
に要求される機能をサポートするSLCコモン部3を設
けた。ここで、SLCコモン部3とは、ネットワークと
シェルフ10間の信号をインターフェィスする部分であ
る。
Here, the D channel is a control signal for enabling the following functions. Incoming call directly to an extension without passing through an operator Number for designating destination communication equipment etc. Transmitting data transfer (128 byte unit) between terminals Searching for information such as telephone numbers In the present invention, analog subscribers An SLC common unit 3 is provided to support functions commonly required by digital subscribers. Here, the SLC common unit 3 is a part that interfaces signals between the network and the shelf 10.

【0015】アナログ加入者は主に音声処理だけである
が、ディジタル加入者は音声処理とDチャネルの信号を
終端する必要があり、プロセッサを用いてディジタル処
理を行なうことが必要となる。
Analog subscribers mainly perform only voice processing, while digital subscribers need to terminate voice processing and D-channel signals, and need to perform digital processing using a processor.

【0016】そこで、ディジタル加入者に対する処理
を、アナログ加入者と共通である音声処理と、Dチャネ
ル処理に分け、音声処理はアナログ加入者と同一のハー
ドウェア(SLCコモン部3)を用いて処理し、それ以
外の処理をDLC専用のハードウェア(DLCコントロ
ーラ20)を用いて処理することとする。
Therefore, processing for a digital subscriber is divided into voice processing common to analog subscribers and D-channel processing, and voice processing is performed using the same hardware (SLC common unit 3) as analog subscribers. Then, the other processing is performed by using DLC-specific hardware (DLC controller 20).

【0017】シェルフ10がアナログ加入者(SLC)
のみの構成であれば、DLCコントローラ20は必要で
はなく、SLCコモン部3のみで処理が可能となり、D
LC6が必要となれば、SLCコモン部3とDLCコン
トローラ20の両方でDLC6の制御を行なうものであ
る。
The shelf 10 is an analog subscriber (SLC)
With only the configuration, the DLC controller 20 is not necessary, and the processing can be performed only by the SLC common unit 3.
If the LC6 is required, both the SLC common unit 3 and the DLC controller 20 control the DLC6.

【0018】本発明によれば、図2に示すようにSLC
とDLCを混在させることができる。図2は本発明によ
るシェルフの装着例を示す図である。図において、図
1,図8と同一のものは、同一の符号を付して示す。こ
の装着例では、図8におけるSLC15とSLC30の
位置にDLCコントローラ20が装着され、二重化シス
テムを構成している。そして、SLC15とSLC30
を除く任意の位置にSLC2とDLC6とを装着するこ
とができる。
According to the present invention, as shown in FIG.
And DLC can be mixed. FIG. 2 is a diagram showing a mounting example of the shelf according to the present invention. In the drawings, the same components as those in FIGS. 1 and 8 are denoted by the same reference numerals. In this mounting example, the DLC controller 20 is mounted at the positions of the SLC 15 and the SLC 30 in FIG. 8 to constitute a duplex system. And SLC15 and SLC30
The SLC2 and the DLC6 can be mounted at any positions except for.

【0019】なお、シェルフ10がアナログ加入者回路
(SLC)2のみの構成であれば(図8参照)、DLC
コントローラ20は必要ではなく、SLCコモン部3の
みで処理が可能となる。若し、DLCが必要となれば、
SLCコモン部3とDLCコントローラ20の両方でD
LC6の制御を行なうことになる。
If the shelf 10 has only the analog subscriber circuit (SLC) 2 (see FIG. 8), the DLC
The controller 20 is not required, and processing can be performed only by the SLC common unit 3. If you need DLC,
D is applied to both the SLC common unit 3 and the DLC controller 20.
The control of LC6 will be performed.

【0020】この発明の構成によれば、アナログ加入者
とディジタル加入者で共通に要求される機能をサポート
するSLCコモン部3を設け、ディジタル加入者(DL
C)6については、アナログ加入者と共通である音声処
理と、Dチャネル処理に分け、音声処理はアナログ加入
者と同一のハードウェアであるSLCコモン部3を用い
て処理し、それ以外の処理はDLC専用のハードウェア
であるDLCコントローラ20を用いて処理することに
より、アナログ加入者回路とディジタル加入者回路とが
混在することができる加入者回路の収容システムを提供
することができる。
According to the configuration of the present invention, the SLC common unit 3 for supporting functions commonly required by the analog subscriber and the digital subscriber is provided, and the digital subscriber (DL) is provided.
C) 6 is divided into voice processing that is common to analog subscribers and D-channel processing. Voice processing is performed using the SLC common unit 3 that is the same hardware as analog subscribers, and other processing is performed. By performing processing using the DLC controller 20, which is hardware dedicated to DLC, it is possible to provide a subscriber circuit accommodation system in which analog subscriber circuits and digital subscriber circuits can coexist.

【0021】(2)また、前記SLCコモン部3と、D
LCコントローラ20間通信をSLC用の音声チャネル
で行なうことを特徴としている。この発明の構成によれ
ば、DLCコントローラ用スロットにSLCも搭載する
ことが可能となる。
(2) The SLC common part 3 and D
It is characterized in that communication between the LC controllers 20 is performed using an SLC audio channel. According to the configuration of the present invention, it is possible to mount the SLC in the DLC controller slot.

【0022】(3)更に、ディジタル加入者の音声信号
と、制御信号を別チャネルとすることを特徴としてい
る。この発明の構成によれば、SLCコモン部3は音声
信号処理のみを行えばよく、加入者種別(ディジタル/
アナログ)を意識することなく処理を行なうことができ
る。
(3) Further, the voice signal of the digital subscriber and the control signal are set to different channels. According to the configuration of the present invention, the SLC common unit 3 only needs to perform the audio signal processing, and the subscriber type (digital / digital
Analog).

【0023】[0023]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。先ず、図1を用いて、本
発明の動作について説明する。DLC6は、ディジタル
加入者との信号を音声信号とDチャネル信号に分け、音
声信号をアナログ加入者が使用する音声チャネルと同じ
データ収容位置を使用してSLCコモン部3とインター
フェィスを行なう。この結果、SLCコモン部3は、D
LC6を意識せずにSLC2と同じ音声処理を行えばよ
く、つまり加入者種別(ディジタル/アナログ)を意識
せずに処理を行なうことができ、コストインパクト無し
にDLC6の音声チャネル制御が可能となる。
Embodiments of the present invention will be described below in detail with reference to the drawings. First, the operation of the present invention will be described with reference to FIG. The DLC 6 divides the signal with the digital subscriber into a voice signal and a D channel signal, and interfaces the voice signal with the SLC common unit 3 using the same data accommodating position as the voice channel used by the analog subscriber. As a result, the SLC common unit 3
The same voice processing as that of the SLC 2 may be performed without being conscious of the LC 6, that is, the processing can be performed without being conscious of the subscriber type (digital / analog), and the voice channel control of the DLC 6 can be performed without cost impact. .

【0024】また、DLC6特有のDチャネル信号は、
DLCコントローラ20とDLC6間で専用線(Dチャ
ネル専用インターフェィス9)を使用して制御を行な
う。DLC6は、SLCコモン部3とDLCコントロー
ラ20が搭載された場合に制御可能とする構成となって
いる。そして、SLCコモン部3は、音声パートを制御
し、DLCコントローラ20はDLC6に対するDチャ
ネル制御信号を処理する。
The D channel signal unique to the DLC 6 is
Control is performed between the DLC controller 20 and the DLC 6 using a dedicated line (D-channel dedicated interface 9). The DLC 6 is configured to be controllable when the SLC common unit 3 and the DLC controller 20 are mounted. Then, the SLC common unit 3 controls the audio part, and the DLC controller 20 processes a D channel control signal for the DLC 6.

【0025】また、DLC6はSLC2と同期がとれて
おり、同じタイミングで動作する。DLC6,SLC2
が使用するタイミングは、SLCコモン部3にて作成さ
れる。SLCコモン部3とDLC6,DLCコントロー
ラ20のタイミングを合わせることで、BWB7のタイ
ミング線を増やすことや、DLC6の中で2つのタイミ
ングを従わせるための機能回路追加が不要となり、コス
トの低減ができる。
The DLC 6 is synchronized with the SLC 2 and operates at the same timing. DLC6, SLC2
Are used by the SLC common unit 3. By matching the timing of the SLC common unit 3 with the timing of the DLC 6 and the DLC controller 20, it becomes unnecessary to increase the number of timing lines of the BWB 7 and to add a functional circuit for making the two timings follow in the DLC 6, thereby reducing costs. .

【0026】また、DLCコントローラ20は、交換機
本体のプロセッサに従って動作するので、DLCコント
ローラ20は交換機本体と通信を行なわなければならな
い。そこで、交換機からDLCコントローラ20への信
号は、SLCの音声チャネルと同一収容部分を使用して
通信を行なう。
Since the DLC controller 20 operates according to the processor of the exchange, the DLC controller 20 must communicate with the exchange. Therefore, a signal from the exchange to the DLC controller 20 performs communication using the same accommodation portion as the voice channel of the SLC.

【0027】このような構成とすることにより、SLC
コモン部3は、DLCコントローラ20をSLC2と同
様に扱うことが可能となる。従って、DLC6がシェル
フ10に搭載されておらず、SLC2のみの構成なら
ば、DLCコントローラ20の搭載位置にもSLCを搭
載することができ、シェルフのスロットが無駄にならな
い。また、図3は本発明による信号の接続状態を示す図
である。図1と同一のものは、同一の符号を付して示
す。二重化されたSLCコモン部3には、アナログ加入
者回路(SLC)2と、ディジタル加入者回路(DL
C)6と、DLCコントローラ20が接続されている。
With such a configuration, the SLC
The common unit 3 can handle the DLC controller 20 in the same manner as the SLC 2. Therefore, if the DLC 6 is not mounted on the shelf 10 and only the SLC 2 is used, the SLC can be mounted also on the mounting position of the DLC controller 20, and the shelf slot is not wasted. FIG. 3 is a diagram showing a connection state of signals according to the present invention. 1 are denoted by the same reference numerals. The duplicated SLC common unit 3 has an analog subscriber circuit (SLC) 2 and a digital subscriber circuit (DL).
C) 6 and the DLC controller 20 are connected.

【0028】SLCコモン部3と、SLC2、DLC
6、DLCコントローラ20間は、それぞれC2Mx
x,MFCKxx,DSHWxx,USHWxxの4本
で接続されている。それぞれのSLCへ行く信号線は、
物理的に異なる線であり、区別する意味でC2M01〜
C2M30,MFCK01〜MFCK30,DSHW0
1〜DSHW30,USHW01〜USHW30と呼ば
れる。
SLC common part 3, SLC2, DLC
6. Between the DLC controllers 20, C2Mx
x, MFCKxx, DSHWxx, and USHWxx. The signal line going to each SLC is
It is a physically different line, and C2M01 ~
C2M30, MFCK01 to MFCK30, DSHW0
1 to DSHW30 and USHW01 to USHW30.

【0029】DLCコントローラ20とSLC2,DL
C6間は、それぞれDCDHWxx,UCDHWxxの
2本で接続されている。それぞれの信号は、DCDHW
01〜DCDHW29,UCDHW01〜UCDHW2
9(それぞれ15は除く)と呼ばれる。
DLC controller 20 and SLC2, DL
C6 is connected by two DCDHWxx and UCDHWxx, respectively. Each signal is DCDHW
01-DCDHW29, UCDHW01-UCDHW2
9 (excluding 15 each).

【0030】DSHWxxには、ネットワークからSL
C2へ行く音声とSLC用制御ビット(SD)が含まれ
ている。USHWxxには、SLC2からネットワーク
へ行く音声とSLCの状態信号ビット(SCN)が含ま
れている。DCDHWxxには、ネットワークからDL
C6に対する制御ビットが含まれている。また、UCD
HWxxには、DLC6からネットワークへの状態通知
ビットが含まれている。
The DSHWxx has an SL from the network.
The voice going to C2 and the control bit (SD) for SLC are included. USHWxx contains the voice going from SLC2 to the network and the SLC status signal bits (SCN). DCDHWxx has DL from network
A control bit for C6 is included. Also, UCD
HWxx includes a status notification bit from the DLC 6 to the network.

【0031】図4,図5はSLCのデータ収容の説明図
であり、SLC搭載スロットで使用されるインターフェ
ィス8を示す。例としてSLC01と、SLC08の2
つのSLCの動作を示す。図4と図5は,,の点
でつながっている。
FIG. 4 and FIG. 5 are explanatory diagrams of data storage of the SLC, and show the interface 8 used in the SLC mounting slot. For example, SLC01 and SLC08
2 shows the operation of two SLCs. FIG. 4 and FIG. 5 are connected at the point of.

【0032】図4において、(a)は2MHzのクロッ
ク、(b),(c)のMFCKはデータの先頭を決める
クロック、(d),(e)のDSHWはネットワークか
らSLC(又はDLC)へ行くデータ、USHWはSL
C(又はDLC)からネットワークへ行くデータであ
る。MFCKクロックは、16回に1回2M2周期とな
る。その理由は、16フレーム単位の区切りを示すため
である。
In FIG. 4, (a) is a clock of 2 MHz, MFCK of (b) and (c) is a clock for determining the head of data, and DSHW of (d) and (e) is from the network to SLC (or DLC). Going data, USHW is SL
Data going from C (or DLC) to the network. The MFCK clock has a period of 2M2 once every 16 times. The reason is to indicate a break in units of 16 frames.

【0033】図5において、(f)以降は(a)から
(e)までの情報の拡大図である。(f)は2MHzの
クロック、(g)はSLC01のデータの先頭を決める
クロックであるMFCKW、(h)はDSHWはSLC
01のネットワークからSLC(又はDLC)へ行くデ
ータ、(i)のUSHWはSLC01のSLC(又はD
LC)からネットワークへ行くデータである。(j)は
SLC08のMFCK、(k)はSLC08のDSH
W、(l)はSLC08のUSHWである。
FIG. 5 is an enlarged view of the information from (a) to (e) after (f). (F) is a 2 MHz clock, (g) is MFCKW which is a clock for determining the head of data of SLC01, (h) is DSHW is SLC
01 from the network of SLC01 (or DLC), USHW of (i) is the SLC of SLC01 (or DLC).
LC) to the network. (J) MFCK of SLC08, (k) DSH of SLC08
W, (l) is the USHW of SLC08.

【0034】MFCK,USHW,DSHW,USHW
はSLC01とSLC02のそれぞれの情報を示す。図
に示すD/USHWは音声,制御信号が通るハイウェイ
であり、フレーム構成をとっている。信号は8ビットを
1つの単位として、タイムスロット(TS)を構成し、
2個のTRを1回路(1CCT)で使用している。32
個のTSを1つの単位として1フレームとする。1フレ
ームは125μsecである。
MFCK, USHW, DSHW, USHW
Indicates information of each of SLC01 and SLC02. D / USHW shown in the figure is a highway through which voice and control signals pass, and has a frame configuration. The signal forms a time slot (TS) with 8 bits as one unit,
Two TRs are used in one circuit (1CCT). 32
Each TS is taken as one unit to form one frame. One frame is 125 μsec.

【0035】一方、SLC2は1枚のパッケージに16
回路を搭載しており、D/USHW信号は1フレーム間
に16回路分の音声と制御信号の送受を行なう。DSH
W(Down Shelf High Way)は、交
換機本体からSLC2へ向かう音声と制御信号の入った
HW(ハイウェイ)であり、偶数番号のTSを使用して
音声を、奇数番号のTSを使用して制御信号を送ってい
る。なお、TS0,TS1の2個をSLC2に搭載され
ている0回線目が使用し、順次TS30,TS31を1
5回線目が使用することになる。
On the other hand, SLC2 has 16 packages in one package.
A D / USHW signal transmits and receives audio and control signals for 16 circuits in one frame. DSH
W (Down Shelf High Way) is an HW (highway) containing a voice and a control signal from the switch body to the SLC2, and outputs a voice using an even-numbered TS and a control signal using an odd-numbered TS. Has been sent. Note that two of TS0 and TS1 are used by the 0th line mounted on SLC2, and TS30 and TS31 are sequentially set to 1
The fifth line will be used.

【0036】音声信号は、8ビットのPCMであり、制
御信号は4ビットのSD信号,2ビットのHK及び2ビ
ットのPLT信号よりなる。SD信号は、電話端末4に
対してベルを鳴らす指示や、課金信号を送る等の制御信
号である。例えばSDa はリンギングの有無を通知する
ビット、SDbはテスト引き込みの有無を通知するビッ
トであり、SDcは極性反転の有無を通知するビットで
あり、SDdは課金の有無の通知ビットである。
The audio signal is an 8-bit PCM, and the control signal is composed of a 4-bit SD signal, a 2-bit HK, and a 2-bit PLT signal. The SD signal is a control signal for instructing the telephone terminal 4 to ring a bell or sending a billing signal. For example, SDa is a bit for notifying the presence or absence of ringing, SDb is a bit for notifying the presence or absence of test pull-in, SDc is a bit for notifying the presence or absence of polarity inversion, and SDd is a bit for notifying the presence or absence of billing.

【0037】HK(House Keeping)信号
は、SLC内部のロス設定等のSLC2の内部状態制御
信号である。PLT(Pilot)信号は、信号線のス
タック監視のため、PLT0ビットは“0”固定に、P
LT1ビットは“1”固定に設定されている。
The HK (House Keeping) signal is an internal state control signal of the SLC 2 such as a loss setting inside the SLC. The PLT (Pilot) signal has a PLT0 bit fixed to “0” and a PLT
The LT1 bit is fixed at "1".

【0038】なお、制御信号であるSDとHKは負極性
信号である。ここで、負極性とは、“L”又は“0”レ
ベルの時に意味のあるビットとなることを示す。図に示
すように、SLC01のタイムスロットTS0は音声チ
ャネルであり、bit1〜bit8までの8ビットで構
成される。SLC01のタイムスロットTS1は制御チ
ャネルであり、前述したSD4ビット,HK2ビット,
PLT2ビットより構成される。
The control signals SD and HK are negative polarity signals. Here, the negative polarity indicates that the bit becomes significant when it is at the “L” or “0” level. As shown in the figure, the time slot TS0 of SLC01 is a voice channel, and is composed of 8 bits from bit1 to bit8. The time slot TS1 of the SLC01 is a control channel, and the SD4 bits, HK2 bits,
It consists of 2 bits of PLT.

【0039】一方、SLC2からネットワークへ送出す
るデータの場合の制御ビットには、SCNが用いられ
る。そして、USHW01は、DSHW01に比較して
2MHzの1ビット分遅れている。その理由は、例えば
SLCと同一機能のテスト治具を作る場合、同じ時間で
データを折り返すことは不可能なためである。
On the other hand, SCN is used as a control bit in the case of data transmitted from the SLC 2 to the network. USHW01 is delayed by one bit of 2 MHz from DSHW01. The reason is that, for example, when making a test jig having the same function as that of the SLC, it is impossible to turn the data back in the same time.

【0040】一方、SLC08の方は、SLC01のT
S0に対応するタイムスロットにTS31が来て、SL
C01のTS1に対応するタイムスロットにTS0が来
ている。
On the other hand, for SLC08, the TLC of SLC01
TS31 comes to the time slot corresponding to S0, and SL
TS0 has arrived at a time slot corresponding to TS1 of C01.

【0041】このように、SLCのデータを収容する場
合には、DLCとは全く関係なく、1チャネルあたり音
声チャネル8ビットと、制御チャネル8ビットの情報
を、SLC2から交換機へ、又は交換機からSLC2へ
伝送することにより、正常な動作を行なうことができ
る。
Thus, when accommodating SLC data, information of 8 bits of audio channels and 8 bits of control channels per channel is transmitted from the SLC2 to the switch or from the switch to the SLC2 regardless of the DLC. A normal operation can be performed.

【0042】図6,図7は本発明によるDLCのデータ
収容の説明図で、DLC搭載スロットで使用されるイン
ターフェィス8を示す。図4,図5と同一のものは、同
一の符号を付して示す。図6と図7は、,,の点
でつながっている。
FIG. 6 and FIG. 7 are explanatory views of the data accommodation of the DLC according to the present invention, showing the interface 8 used in the DLC mounting slot. 4 and 5 are denoted by the same reference numerals. FIG. 6 and FIG. 7 are connected at the points of,.

【0043】図6において、(a)は2MHzのクロッ
ク、(b),(c)のMFCKはデータの先頭を決める
クロック、(d),(e)のDSHWはネットワークか
らSLC(又はDLC)へ行くデータ、USHWはSL
C(又はDLC)からネットワークへ行くデータであ
る。MFCKクロックは、16回に1回2MHz2周期
となる。
In FIG. 6, (a) is a clock of 2 MHz, MFCK of (b) and (c) is a clock for determining the head of data, and DSHW of (d) and (e) is from the network to SLC (or DLC). Going data, USHW is SL
Data going from C (or DLC) to the network. The MFCK clock has 2 cycles of 2 MHz once every 16 times.

【0044】図7において、(f)以降は(a)から
(e)までの情報の拡大図である。(f)は2MHzの
クロック、(g)はSLC01のデータの先頭を決める
クロックであるMFCKW、(h)のDSHWはSLC
08のネットワークからSLC(又はDLC)へ行くデ
ータ、(i)のUSHWはSLC08のSLC(又はD
LC)からネットワークへ行くデータである。(j)
は、SLC08のDSHW、(k)はSLC08のUS
HWである。
FIG. 7 is an enlarged view of the information from (a) to (e) after (f). (F) is a clock of 2 MHz, (g) is MFCKW which is a clock for determining the head of data of SLC01, and (D) is DLCW of SLC01.
08 from the network to the SLC (or DLC), (I) USHW is the SLC (or D
LC) to the network. (J)
Is DSHW of SLC08, (k) is US of SLC08
HW.

【0045】ここでは、DLC08のデータ収容の様子
を示している。DLCの場合には、データはSLCの音
声チャネルを用いて転送を行ない、制御情報はDLCコ
ントローラ20からDチャネルを用いてDLC08との
間で制御信号のやりとりを行なう。しかも、タイムスロ
ット(TS)の偶数番目のTSで音声チャネルを用いて
データを転送し、奇数チャネルを用いて制御情報を転送
する。
Here, the state of data accommodation of DLC08 is shown. In the case of DLC, data is transferred using the SLC voice channel, and control information is exchanged between the DLC controller 20 and the DLC 08 using the D channel for control information. In addition, data is transferred using an audio channel in an even-numbered TS of a time slot (TS), and control information is transferred using an odd-numbered channel.

【0046】DLC08では、DSHW,USHWで
は、音声信号しか扱わない。従って、図4,図5では存
在したSD,SCN,HK信号は存在しない。但し、D
SHW,USHWのスタック監視は必要であり、PLT
0,PLT1は存在する。図中(h)には、PLT0=
0,PLT1=1状態であることを示す。
In DLC08, only audio signals are handled in DSHW and USHW. Therefore, the SD, SCN, and HK signals that existed in FIGS. 4 and 5 do not exist. Where D
SHW and USHW stack monitoring is required, PLT
0, PLT1 exists. In the figure (h), PLT0 =
0, indicates that PLT1 = 1.

【0047】図中、USHW01がDSHW01に比較
して1ビット遅れているのは、同じ時間に折り返すこと
が不可能なためである。また、DLC6に対する制御信
号(図4,図5のSD,SCN,HK対応)は、DLC
コントローラ20(図1参照)から別線であるDCDH
W、UCDHWにて扱われる。
In the figure, USHW01 is delayed by one bit compared to DSHW01 because it is impossible to return at the same time. A control signal (corresponding to SD, SCN, and HK in FIGS. 4 and 5) for DLC 6 is DLC
DCDH which is a separate line from the controller 20 (see FIG. 1)
W, UCDHW.

【0048】[0048]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、 (1)シェルフにアナログ加入者回路(SLC)とディ
ジタル加入者回路(DLC)とを混在させて搭載する場
合において、前記シェルフ内に、ネットワークとSLC
及びDLCとのインターフェィスを行なうSLCコモン
部と、DLC用信号の処理を行なうDLCコントローラ
とを設けることにより、アナログ加入者とディジタル加
入者で共通に要求される機能をサポートするSLCコモ
ン部を設け、ディジタル加入者(DLC)については、
アナログ加入者と共通である音声処理と、Dチャネル処
理に分け、音声処理はアナログ加入者と同一のハードウ
ェアであるSLCコモン部を用いて処理し、それ以外の
処理はDLC専用のハードウェアであるDLCコントロ
ーラを用いて処理することにより、アナログ加入者回路
とディジタル加入者回路とが混在することができる加入
者回路の収容システムを提供することができる。
As described in detail above, according to the present invention, (1) when an analog subscriber circuit (SLC) and a digital subscriber circuit (DLC) are mixedly mounted on a shelf, Network and SLC in the shelf
And an SLC common unit for interfacing with the DLC and a DLC controller for processing the signal for the DLC, thereby providing an SLC common unit for supporting functions commonly required by analog and digital subscribers, For digital subscribers (DLC),
Voice processing is divided into D-channel processing and voice processing that is common to analog subscribers. Voice processing is performed using the SLC common unit, which is the same hardware as analog subscribers, and other processing is performed using DLC-specific hardware. By processing using a certain DLC controller, it is possible to provide a subscriber circuit accommodation system in which analog subscriber circuits and digital subscriber circuits can coexist.

【0049】(2)また、前記SLCコモン部と、DL
Cコントローラ間通信をSLC用の音声チャネルで行な
うことにより、DLCコントローラ用スロットにSLC
も搭載することが可能となる。
(2) The SLC common part and the DL
By performing the communication between the C controllers on the SLC voice channel, the SLC
Can also be mounted.

【0050】(3)更に、ディジタル加入者の音声信号
と、制御信号を別チャネルとすることにより、SLCコ
モン部は音声信号処理のみを行えばよく、加入者種別
(ディジタル/アナログ)を意識することなく処理を行
なうことができる。
(3) Further, by using different channels for the voice signal of the digital subscriber and the control signal, the SLC common section only needs to perform the voice signal processing, and is conscious of the subscriber type (digital / analog). The processing can be performed without any processing.

【0051】以上、説明したように、本発明によれば、
アナログ加入者回路とディジタル加入者回路とが混在す
ることができる加入者回路の収容システムを提供するこ
とができる。
As described above, according to the present invention,
It is possible to provide a subscriber circuit accommodation system in which analog subscriber circuits and digital subscriber circuits can coexist.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.

【図2】本発明によるシェルフの装着例を示す図であ
る。
FIG. 2 is a diagram showing a mounting example of a shelf according to the present invention.

【図3】本発明による信号の接続状態を示す図である。FIG. 3 is a diagram showing a connection state of signals according to the present invention.

【図4】SLCのデータ収容の説明図である。FIG. 4 is an explanatory diagram of data storage of SLC.

【図5】SLCのデータ収容の説明図である。FIG. 5 is an explanatory diagram of data accommodation of SLC.

【図6】DLCのデータ収容の説明図である。FIG. 6 is an explanatory diagram of DLC data accommodation.

【図7】DLCのデータ収容の説明図である。FIG. 7 is an explanatory diagram of DLC data accommodation.

【図8】従来のシェルフの装着例を示す図である。FIG. 8 is a diagram showing a mounting example of a conventional shelf.

【図9】従来のシェルフの電気的構成例を示すブロック
図である。
FIG. 9 is a block diagram illustrating an example of an electrical configuration of a conventional shelf.

【符号の説明】[Explanation of symbols]

2 アナログ加入者回路(SLC) 3 SLCコモン部 4a 加入者端末 4b 加入者端末 6 ディジタル加入者回路(DLC) 10 シェルフ 20 DLCコントローラ 2 analog subscriber circuit (SLC) 3 SLC common part 4a subscriber terminal 4b subscriber terminal 6 digital subscriber circuit (DLC) 10 shelf 20 DLC controller

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 シェルフにアナログ加入者回路(SL
C)とディジタル加入者回路(DLC)とを混在させて
搭載する場合において、 前記シェルフ内に、ネットワークとSLC及びDLCと
のインターフェィスを行なうSLCコモン部と、 DLC専用信号の処理を行なうDLCコントローラとを
設けたことを特徴とする加入者回路の収容システム。
An analog subscriber circuit (SL) is provided on a shelf.
C) and a digital subscriber circuit (DLC) in a mixed manner, an SLC common unit for interfacing a network with SLC and DLC, and a DLC controller for processing a DLC dedicated signal in the shelf. An accommodation system for a subscriber circuit, comprising:
【請求項2】 前記SLCコモン部と、DLCコントロ
ーラ間通信をSLC用の音声チャネルで行なうことを特
徴とする請求項1記載の加入者回路の収容システム。
2. The subscriber circuit accommodation system according to claim 1, wherein the communication between the SLC common unit and the DLC controller is performed by using an SLC voice channel.
【請求項3】 ディジタル加入者の音声信号と、制御信
号を別チャネルとすることを特徴とする請求項1記載の
加入者回路の収容システム。
3. The subscriber circuit accommodation system according to claim 1, wherein the voice signal of the digital subscriber and the control signal are set to different channels.
JP05476797A 1997-03-10 1997-03-10 Subscriber circuit accommodation system Expired - Fee Related JP3872156B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05476797A JP3872156B2 (en) 1997-03-10 1997-03-10 Subscriber circuit accommodation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05476797A JP3872156B2 (en) 1997-03-10 1997-03-10 Subscriber circuit accommodation system

Publications (2)

Publication Number Publication Date
JPH10257534A true JPH10257534A (en) 1998-09-25
JP3872156B2 JP3872156B2 (en) 2007-01-24

Family

ID=12979933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05476797A Expired - Fee Related JP3872156B2 (en) 1997-03-10 1997-03-10 Subscriber circuit accommodation system

Country Status (1)

Country Link
JP (1) JP3872156B2 (en)

Also Published As

Publication number Publication date
JP3872156B2 (en) 2007-01-24

Similar Documents

Publication Publication Date Title
US4893310A (en) Digital key telephone system
US5046067A (en) Digital transmission system
US4251880A (en) Digital loop switch for controlling data information having differing transmission characteristics
US6233643B1 (en) Apparatus including a host processor and communications adapters interconnected with a bus
US4860281A (en) Individual subchannel loopback in the PCM interfaces of a digital telephone exchange with control of the outbound path
EP0312911B1 (en) Apparatus and method for master/slave synchronization
KR920004129B1 (en) Channel selection in a switching system having clustered remote switching modules
US5625685A (en) Network termination unit
US8150028B2 (en) Circuit device with serial bus isolation
KR920010220B1 (en) Time division switching system control arrangement and method
US4635253A (en) Exchange system including plural terminals for voice and data transmission
JPS598120B2 (en) digital switching device
EP0255290B1 (en) Time-slot assigner multiplexer
US4394757A (en) Frame format for PCM speech data in a telephone transmission system and digital telephone apparatus for use with this frame format
EP0331838B1 (en) Digital key telephone system
CA2100702C (en) Option bus
CA2095514C (en) Digital switching system interconnecting buses with incompatible protocols
JPH0342759B2 (en)
JPH10257534A (en) Housing system for subscriber circuit
KR100476793B1 (en) Messaging protocol for use in telecommunication networks
Griffiths ISDN network terminating equipment
US20060067264A1 (en) Method and apparatus to provide selective status information for communications channel(s)
RU2067356C1 (en) Office automatic phone exchange station with temporal-pulse channel sharing
FI109074B (en) Abonnentmultiplexeringsanordning
KR19990079839A (en) Wireless terminal access card in keyphone system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040212

A977 Report on retrieval

Effective date: 20050719

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050809

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051011

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Written amendment

Effective date: 20060213

Free format text: JAPANESE INTERMEDIATE CODE: A821

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20061017

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20061019

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees