JPH10241550A - Electron source formation substrate, electron source, image forming device and their manufacture - Google Patents

Electron source formation substrate, electron source, image forming device and their manufacture

Info

Publication number
JPH10241550A
JPH10241550A JP36130297A JP36130297A JPH10241550A JP H10241550 A JPH10241550 A JP H10241550A JP 36130297 A JP36130297 A JP 36130297A JP 36130297 A JP36130297 A JP 36130297A JP H10241550 A JPH10241550 A JP H10241550A
Authority
JP
Japan
Prior art keywords
electron
substrate
emitting device
electron source
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36130297A
Other languages
Japanese (ja)
Other versions
JP3595669B2 (en
Inventor
Michiyo Nishimura
三千代 西村
Isaaki Kawade
一佐哲 河出
Kazuya Miyazaki
和也 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP36130297A priority Critical patent/JP3595669B2/en
Publication of JPH10241550A publication Critical patent/JPH10241550A/en
Application granted granted Critical
Publication of JP3595669B2 publication Critical patent/JP3595669B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the adverse effect of the diffusion of sodium into a conductive film composed of an electron emission element by setting the sodium content of at least a surface layer region for arranging the electron emission element to be smaller than those of the other regions in a substrate containing sodium for arranging the electron emission element. SOLUTION: An Na removed layer, an Na captured layer or the stacked layer structure of both or a surface treated layer 6 such as a desulfurized layer are formed in the surface of a blue glass substrate 1, and then element electrodes 2 and 3 are formed. A conductive film 4 is formed to cover the element electrodes 2 and 3 and the surface of the surface-treated layer 6. Then, an electron emission part 5 is constructed to have a changed structure where the conductive film 4 is locally broken, deformed or transformed by conductive forming. Thus, variance in the characteristics of the electron emission element or the deterioration of characteristics is suppressed, and the electron emission element is formed by using the blue glass substrate 1 excellent in machining such as joining and advantageous in costs.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、対向して設けられ
た一対の素子電極と、該一対の素子電極に接続し、その
一部に電子放出部を有する導電性膜とを有する電子放出
素子を1ないし複数基板上に配置してなる電子源とその
製造方法、該電子源を用いた画像形成装置およびその製
造方法ならびに該電子源の形成に使用する電子源形成用
基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device having a pair of device electrodes provided to face each other, and a conductive film connected to the pair of device electrodes and having an electron-emitting portion in a part thereof. The present invention relates to an electron source having a plurality of substrates arranged on one or more substrates, a method of manufacturing the same, an image forming apparatus and a method of manufacturing the same using the electron source, and a substrate for forming an electron source used for forming the electron source.

【0002】[0002]

【従来の技術】従来、電子放出素子としては大別して熱
電子放出素子と冷陰極電子放出素子の2種類のものが知
られている。冷陰極電子放出素子には電界放出型(以
下、「FE型」という。)、金属/絶縁層/金属型(以
下、「MIM型」という。)や表面伝導型電子放出素子
等がある。FE型の例としてはW.P.Dyke &
W.W.Dolan,“Field emissio
n”,Advance inElectron Phy
sics,8,89(1956)あるいはC.A.Sp
indt,“PHYSICAL Properties
of thin−film field emiss
ion cathodes with molybde
num cones”,J.Appl.Phys.,4
7,5248(1976)等に開示されたものが知られ
ている。
2. Description of the Related Art Heretofore, two types of electron-emitting devices, a thermionic electron-emitting device and a cold cathode electron-emitting device, are known. The cold cathode electron emitting device includes a field emission type (hereinafter, referred to as “FE type”), a metal / insulating layer / metal type (hereinafter, referred to as “MIM type”), a surface conduction type electron emitting device, and the like. As an example of the FE type, W. P. Dyke &
W. W. Dolan, "Field emissio
n ", Advance in Electron Phy
sics, 8, 89 (1956) or C.I. A. Sp
indt, “PHYSICAL Properties
of thin-film field emiss
ion cathodes with mollybde
num cones ", J. Appl. Phys., 4
7, 5248 (1976) and the like are known.

【0003】MIM型の例としてはC.A.Mead,
“Operation of Tunnel−Emis
sion Devices”,J.Apply.Phy
s.,32, 646(1961)等に開示されたもの
が知られている。
As an example of the MIM type, C.I. A. Mead,
“Operation of Tunnel-Emis
site Devices, ”J. Apply. Phys.
s. , 32, 646 (1961).

【0004】表面伝導型電子放出素子型の例としては、
M.I.Elinson,Recio Eng.Ele
ctron Phys.,10,1290,(196
5)等に開示されたものがある。
Examples of the surface conduction electron-emitting device type include:
M. I. Elinson, Recio Eng. Ele
ctron Phys. , 10, 1290, (196
5) and the like.

【0005】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としは、前記エリソン等によ
るSnO2薄膜を用いたもの、Au薄膜によるもの
[G.Dittmer:“Thin Solid Fi
lme”9,317(1972)]、In23/SnO
2薄膜によるもの[M.Hartwell and
C.G.Fonstad:“IEEE Trans.E
D Conf.” 519 (1975)]、カーボン
膜によるもの[荒木久他:真空、第26巻、第1号、2
2頁(1983)]等が報告されている。
[0005] The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using a SnO 2 thin film by Ellison and the like and a device using an Au thin film [G. Dittmer: “Thin Solid Fi
lme "9,317 (1972)], In 2 O 3 / SnO
2 Thin film [M. Hartwell and
C. G. FIG. Fonstad: "IEEE Trans. E
D Conf. 519 (1975)], using a carbon film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, 2
2 (1983)].

【0006】また、表面伝導型電子放出素子の更なる改
善に関し、本出願人により、多数の提案がなされてい
る。
[0006] Regarding the further improvement of the surface conduction electron-emitting device, many proposals have been made by the present applicant.

【0007】図20AおよびBに上記表面伝導型電子放
出素子の典型的な構成を模式的に示す。図209Aは平
面図、Bは断面図である。1は基体、2,3は基体上に
対向して設けられた一対の素子電極、4は上記素子電極
2、3に接続する導電性膜であり、その一部に電子放出
部を有する。従来、該電子放出部の形成は、導電性膜4
に通電フォーミングと呼ばれる通電処理によって形成す
るのが一般的であった。即ち、通電フォーミングとは前
記導電性膜4が接続する上記一対の素子電極2、3の間
に電圧を印加して該導電性膜に電流を流し、導電性膜を
局所的に破壊、変形もしくは変質せしめ、電気的に高抵
抗な状態にした電子放出部5を形成することである。
尚、電子放出部5は導電性膜4の一部に亀裂が発生しそ
の亀裂付近から電子放出が行われる。なお、上記通電フ
ォーミング処理の際に印加される電圧は、直流電圧ある
いはゆっくりと上昇する電圧であっても良いが、良い電
子放出特性を得るためにはパルス電圧を繰り返し印加す
るのが好ましい。パルス電圧の波高値は一定に保持する
方法、徐々に上昇させる方法など条件に応じて様々なも
のを採用しうる。
FIGS. 20A and 20B schematically show a typical configuration of the above-mentioned surface conduction electron-emitting device. FIG. 209A is a plan view, and B is a cross-sectional view. Reference numeral 1 denotes a base, reference numerals 2 and 3 denote a pair of element electrodes provided on the base so as to face each other, and reference numeral 4 denotes a conductive film connected to the above-mentioned element electrodes 2 and 3, and a part thereof has an electron emission portion. Conventionally, the formation of the electron emitting portion is performed by using the conductive film 4.
In general, it is formed by an energization process called energization forming. That is, the energization forming means that a voltage is applied between the pair of element electrodes 2 and 3 to which the conductive film 4 is connected to flow a current through the conductive film, and the conductive film is locally destroyed, deformed, or deformed. The purpose is to form the electron-emitting portion 5 that has been altered and is in an electrically high-resistance state.
In the electron emitting portion 5, a crack is generated in a part of the conductive film 4, and electrons are emitted from the vicinity of the crack. The voltage applied during the energization forming process may be a DC voltage or a voltage that rises slowly, but it is preferable to repeatedly apply a pulse voltage in order to obtain good electron emission characteristics. Various methods such as a method of maintaining the peak value of the pulse voltage constant or a method of gradually increasing the pulse voltage may be employed depending on conditions.

【0008】なお、上記通電フォーミング処理により好
ましい電子放出特性を示す様に電子放出部を形成するた
めには、上記導電性膜は導電性微粒子により形成された
ものであることが望ましい。上記のような導電性微粒子
よりなる導電性膜を形成する方法は、特に限定されるも
のではないが、有機金属化合物を含む溶液を塗布して有
機金属化合物の膜を形成した後、これを加熱処理して、
金属および/または金属化合物の微粒子からなる導電性
膜とする方法が挙げられる。この方法によれば、ガスデ
ポジション法のように大型の真空装置を必要としないた
め、生産コストの低減の観点からも望ましい。また、イ
ンクジェット装置を用いた蒸気溶液を膜を形成する部分
のみに塗布する方法を用いれば、導電性膜のパターニン
グのための別の工程を設ける必要がなく、同様の利点を
有する。
[0008] In order to form an electron-emitting portion so as to exhibit preferable electron-emitting characteristics by the energization forming process, the conductive film is desirably formed of conductive fine particles. The method for forming a conductive film composed of the conductive fine particles as described above is not particularly limited, but after applying a solution containing an organic metal compound to form a film of the organic metal compound, and then heating the film. Process,
A method of forming a conductive film comprising fine particles of a metal and / or a metal compound may be used. According to this method, a large-sized vacuum device is not required unlike the gas deposition method, and thus it is desirable from the viewpoint of reduction in production cost. In addition, when a method of applying a vapor solution to only a portion where a film is formed using an ink jet device is used, there is no need to provide another step for patterning a conductive film, and the same advantage is obtained.

【0009】上記導電性膜の材質としては、Pdの有機
化合物を大気中で加熱処理して形成したPdOの微粒子
を例としてあげることが出来る。この加熱処理は300
〜400℃、十数分程度で行うのが典型的である。Pd
Oは適度な導電性を有し、上記の通電フォーミング処理
による電子放出部の形成を首尾よく行うことが出来る。
更に、PdOは真空中で加熱したり、還元性のガスに曝
露することにより、比較的容易に還元してPdに変化さ
せることが出来る。上記の通電フォーミング処理による
電子放出部形成を完了した後に、PdOを還元してPd
とすることで、導電性膜の抵抗値を2桁程度低下させる
ことが出来る。一旦電子放出部が形成された後には、導
電性膜の抵抗を下げた方が素子の特性にとって好ましい
場合があり、その場合には上記のような方法を利用する
ことが出来る。
As a material of the conductive film, fine particles of PdO formed by heat-treating an organic compound of Pd in the air can be exemplified. This heat treatment is 300
It is typically performed at about 400 ° C. for about ten minutes. Pd
O has appropriate conductivity, and can form an electron-emitting portion by the above-described energization forming process successfully.
Further, PdO can be relatively easily reduced to Pd by heating it in a vacuum or exposing it to a reducing gas. After the formation of the electron-emitting portion by the energization forming process is completed, PdO is reduced to Pd
By doing so, the resistance value of the conductive film can be reduced by about two digits. Once the electron-emitting portion is formed, lowering the resistance of the conductive film may be preferable for the characteristics of the device, and in such a case, the above-described method can be used.

【0010】上記のような構成を有する電子放出素子
を、基体上に複数配置して構成された電子源、およびそ
れを用いた画像形成装置についても、上記の中で示され
ている。電子源を、内部を真空に保持した外囲器中に保
持して利用するためには、該電子源と外囲器、その他の
部材とを接合する必要がある。この接合は、フリットガ
ラスを用いて加熱、融着して行うのが一般的である。こ
の時の加熱温度は、400〜500℃程度が典型的で、
時間は外囲器の大きさなどによって異なるが10分〜1
時間程度が典型的である。
An electron source constituted by arranging a plurality of electron-emitting devices having the above-mentioned configuration on a substrate and an image forming apparatus using the same are also shown in the above description. In order to use the electron source while holding it in an envelope whose inside is kept in a vacuum, it is necessary to join the electron source with the envelope and other members. This joining is generally performed by heating and fusing with frit glass. The heating temperature at this time is typically about 400 to 500 ° C.,
The time varies depending on the size of the envelope, but 10 minutes to 1
Time is typical.

【0011】なお、外囲器の材質としては、フリットガ
ラスによる接合が容易で確実であると言う点から、青板
ガラスを用いることが好ましい。また、青板ガラスは比
較的安価であると言う点からもまた好ましい。基体の材
質としては、外囲器と熱膨張係数を合わせる必要性や、
基体自体の外囲器との接合の確実性等から、同様に青板
ガラスを用いることが望ましい。
As the material of the envelope, it is preferable to use soda-lime glass from the viewpoint that bonding with frit glass is easy and reliable. Blue sheet glass is also preferable in that it is relatively inexpensive. As the material of the base, it is necessary to match the thermal expansion coefficient with the envelope,
Similarly, it is desirable to use soda-lime glass from the viewpoint of the reliability of joining the base itself to the envelope.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記の
ように青板ガラスを基体として用いた場合には、以下の
ような問題が発生する場合があった。
However, when the blue plate glass is used as the base as described above, the following problems may occur.

【0013】すなわち、青板ガラスには成分としてアル
カリ金属元素、特にNaがNa2Oとして大量に含有さ
れている。Na元素は熱による拡散が生じ易いため、プ
ロセス中で高温にさらされると、青板ガラス上に形成さ
れた各種部材、特に導電性膜中にNaが拡散し、その特
性を変化させる場合がある。
That is, the soda lime glass contains a large amount of an alkali metal element, particularly Na, as a component as Na 2 O. Since the Na element is easily diffused by heat, if it is exposed to a high temperature in the process, Na may diffuse into various members formed on the soda lime glass, in particular, into a conductive film, and may change its characteristics.

【0014】上述のように、有機金属化合物を加熱処理
して金属酸化物の微粒子膜を形成する場合には、例えば
300〜400℃の温度に十数分間保持される。この際
基板中のNaが、導電性膜中に拡散する恐れがある。
As described above, when a metal oxide fine particle film is formed by heat-treating an organometallic compound, it is kept at a temperature of, for example, 300 to 400 ° C. for about ten minutes. At this time, Na in the substrate may diffuse into the conductive film.

【0015】導電性膜がPdO等の導電性の金属酸化物
よりなる場合、上述したようにフォーミング処理による
電子放出部形成の後に、還元処理を施し電気抵抗を低下
させる処理を行う場合がああるが、PdO膜中にNaが
多く存在すると還元反応の速度が遅くなる場合がある。
反応速度の遅くなる程度はNaの量に応じて敏感に変化
するため、多数の電子放出素子の特性を均一にそろえる
ことが困難になる。予備的な検討によれば、PdO膜中
の金属元素のmole比で、Na含有量が1000p.
p.m.以下であれば、還元速度の低下はあまり重大で
はないが、をれを超えると還元にかかる時間が急激に延
び始めることが確かめられた。図21に、H2:2%-N
2:98%混合ガスに曝露して還元したときの、導電性
膜の電気抵抗の変化を示す。
In the case where the conductive film is made of a conductive metal oxide such as PdO, a reduction treatment may be performed after the formation of the electron-emitting portion by the forming treatment as described above to reduce the electric resistance. However, if a large amount of Na is present in the PdO film, the speed of the reduction reaction may be reduced.
Since the extent to which the reaction rate is slowed changes sensitively according to the amount of Na, it becomes difficult to uniformly uniform the characteristics of many electron-emitting devices. According to preliminary studies, the Na content is 1000 p.m. at the mole ratio of the metal element in the PdO film.
p. m. In the following cases, it was confirmed that the reduction in the reduction rate was not so significant, but that the reduction time began to increase sharply beyond this point. FIG. 21 shows that H 2 : 2% -N
2 : Changes in electrical resistance of the conductive film when exposed to a 98% mixed gas and reduced.

【0016】また、導電性膜中のNaの含有量を、上述
のように1000p.p.m.以下とするためには、予
備的な検討により、該導電性膜が形成されている基板の
表面において、全金属元素(なお、以下では便宜上、基
板の成分について述べる場合、Na,K,Ca,Mg等
のほか、Si,Pも「金属元素」と呼ぶ。)に対するN
aの比が2at.%以下とすれば良いことがわかった。
なお、上述の基板表面におけるNaの含有量は、2次イ
オン質量分光法(SIMS)の測定から後述する方法に
より得られた値で、表面から5nm程度の深さまでの量
である。
The content of Na in the conductive film is set to 1000 p. p. m. In order to make the following, by preliminary examination, all the metal elements (hereinafter, for convenience, when the components of the substrate are described, Na, K, Ca, In addition to Mg and the like, Si and P are also called "metal elements."
a is 2 at. %.
The above-mentioned content of Na on the substrate surface is a value obtained from a secondary ion mass spectrometry (SIMS) measurement by a method described later, and is an amount up to a depth of about 5 nm from the surface.

【0017】なお、還元処理に対する影響は、Naだけ
でなく、同じく基板中に含まれるSも同様に影響する可
能性がある。Sが還元処理に影響するメカニズムは良く
分かっていないが、次のようなメカニズムが考えられよ
う。SがPdO中に入るとPdSが形成され、これは還
元処理によってもほとんど還元されずに残る。しかし、
基板に含まれるSの量はわずかであり、これだけで還元
反応への影響を説明することは出来ない。還元されにく
いPdSが導電性膜を形成するPdO微粒子の表面に形
成されこれが還元反応の進行が妨げるのではないだろう
か。
In addition, the influence on the reduction treatment may be affected not only by Na but also by S contained in the substrate. The mechanism by which S affects the reduction treatment is not well understood, but the following mechanism may be considered. When S enters PdO, PdS is formed, and remains almost unreduced by the reduction treatment. But,
The amount of S contained in the substrate is insignificant, and this alone cannot explain the effect on the reduction reaction. Isn't PdS that is hard to be reduced formed on the surface of the PdO fine particles that form the conductive film, which prevents the progress of the reduction reaction?

【0018】いずれにしてもSが基板中に含まれている
と、その量が少なくても多少影響が出る場合があり、基
板表面付近のSは出来るだけ減少させておくことが望ま
しく、実用的には簡易な測定による検出限界以下にする
ことが望ましい。具体的には、比較的簡易で定量性のあ
るX線光電子分光分析法による通常の測定で、検出限界
である0.1at.%(この値は、深さ5nmまでの領
域の全原子に対する比率である。)程度以下とすること
が望ましい。
In any case, if S is contained in the substrate, even a small amount thereof may have some influence, and it is desirable to reduce S near the surface of the substrate as much as possible. It is desirable that the temperature be below the detection limit by simple measurement. Specifically, it is a comparatively simple and quantitative X-ray photoelectron spectroscopy in ordinary measurement, and the detection limit is 0.1 at. % (This value is a ratio to all atoms in a region up to a depth of 5 nm).

【0019】いずれにしても、還元のされ方が素子ごと
に異なると、電子放出を生じさせるとき、実効的に各素
子の電子放出部にかかる電圧が異なり、これも電子放出
特性のバラツキの要因となる。また、還元が不完全で、
導電性膜の抵抗値が高い場合には、放出電流の値が低下
する場合がある。
In any case, if the reduction is different for each device, the voltage applied to the electron-emitting portion of each device is different when electrons are emitted, which is also a factor of the variation in the electron emission characteristics. Becomes Also, the reduction is incomplete,
When the resistance value of the conductive film is high, the value of the emission current may decrease.

【0020】電子源の基板、外囲器の部材などをフリッ
トガラスを用いて融着、接合する場合には、更に高温に
さらされるため、Na(及びS)の導電性膜中への拡散
量は大幅に増え、事態が一層深刻となってしまう。
When a substrate of an electron source, a member of an envelope, and the like are fused and joined using frit glass, the substrate is further exposed to a high temperature, so that the amount of Na (and S) diffused into the conductive film. Will increase significantly, and the situation will become even more serious.

【0021】しかしながら、基体に石英など青板ガラス
以外の材質を用いることは、材料自体も高価であるだけ
でなく、接合などの加工が困難になるため、避ける必要
がある。
However, it is necessary to avoid using a material other than blue plate glass such as quartz for the substrate, because the material itself is expensive and processing such as bonding becomes difficult.

【0022】このために用いられる方法の一つは、青板
ガラス基板の表面に、SiN(特開平8-16200
1)あるいはSiO2膜をスパッタリングなどの方法に
より形成することである。しかしながら、この方法では
青板ガラス基板とSiNあるいはSiO2膜の間に応力
が生じ、SiNあるいはSiO2をあまり厚くすると剥
離してしまうため、厚さに限度があり、プロセスでの処
理条件が高温・長時間になった場合、十分な効果が得ら
れなくなる。また、膜の形成のためにはスパッタリング
装置が必要で、基板の大きさに対しかなり大きな装置が
必要となり、製造コストを増大させる原因にもなる。
One of the methods used for this purpose is to apply SiN (Japanese Patent Laid-Open No. 8-16200) on the surface of a blue glass substrate.
1) Alternatively, an SiO 2 film is formed by a method such as sputtering. However, in this method, stress is generated between the soda lime glass substrate and the SiN or SiO 2 film, and if the SiN or SiO 2 is too thick, it is peeled off. Therefore, the thickness is limited. When the time is long, a sufficient effect cannot be obtained. Further, a sputtering apparatus is required for forming a film, and a considerably large apparatus is required for the size of the substrate, which causes an increase in manufacturing cost.

【0023】従って、このような方法によらず、上記N
aおよびSの、導電性膜などへの拡散による悪影響を回
避する方法が必要である。
Therefore, regardless of such a method, the above N
There is a need for a method of avoiding the adverse effects of diffusion of a and S into a conductive film or the like.

【0024】[0024]

【課題を解決するための手段】上記課題を解決するため
になされた本発明の構成について以下に説明する。
The configuration of the present invention made to solve the above problem will be described below.

【0025】本発明は、電子放出素子が、その表面上に
配置される基板であって、該基板は、ナトリウムを含有
する基板であり、該基板の少なくとも該電子放出素子が
配置される側の表層領域の該ナトリウムの含有濃度が、
他の領域よりも小さくなっていることを特徴とする基板
であり、基板と、該基板表面上に配置された電子放出素
子とを有する電子源であって、該基板は、ナトリウムを
含有する基板であり、該基板の少なくとも該電子放出素
子が配置される側の表層領域の該ナトリウムの含有濃度
が、他の領域よりも小さくなっていることを特徴とする
電子源であり、基板と該基板表面上に配置された電子放
出素子とを有する電子源と、該電子源からの電子の照射
により画像を形成する画像形成部材とを備える画像形成
装置であって、該電子源は、本発明の電子源であること
を特徴とする画像形成装置であり、基板と、該基板表面
上に配置された電子放出素子とを有する電子源の製造方
法であって、ナトリウムを含有し、少なくとも該電子放
出素子が配置される側の表層領域の該ナトリウムの含有
濃度が、他の領域よりも小さくなっている基板の該表面
上に該電子放出素子を形成する工程を有することを特徴
とする電子源の製造方法であり、基板と該基板表面上に
配置された電子放出素子とを有する電子源と、該電子源
からの電子の照射により画像を形成する画像形成部材と
を備える画像形成装置の製造方法であって、該電子源
が、本発明の方法にて製造されることを特徴とする画像
形成装置である。
According to the present invention, there is provided a substrate having an electron-emitting device disposed on a surface thereof, wherein the substrate is a substrate containing sodium, and at least a side of the substrate on which the electron-emitting device is disposed. The concentration of sodium in the surface region is
A substrate characterized by being smaller than the other region, comprising: a substrate; and an electron source having an electron-emitting device disposed on the surface of the substrate, wherein the substrate comprises a substrate containing sodium. Wherein the concentration of sodium in at least the surface region of the substrate on the side where the electron-emitting devices are arranged is smaller than that of the other region, wherein the substrate and the substrate An image forming apparatus comprising: an electron source having an electron emission element disposed on a surface; and an image forming member that forms an image by irradiating electrons from the electron source. An image forming apparatus, comprising: a substrate; and an electron-emitting device having an electron-emitting device disposed on a surface of the substrate. The element is placed Wherein the concentration of the sodium in the surface region on the side is smaller than in the other region, the method comprising the step of forming the electron-emitting device on the surface of the substrate, A method for manufacturing an image forming apparatus, comprising: an electron source having a substrate and an electron-emitting device disposed on a surface of the substrate; and an image forming member that forms an image by irradiating electrons from the electron source, An image forming apparatus, wherein the electron source is manufactured by the method of the present invention.

【0026】本発明は、対向する一対の素子電極と、該
素子電極に接続し、電子放出部を含む導電性膜とよりな
る電子放出素子を、基体上に1つないし複数有してなる
電子源、それを用いた画像形成装置およびそれらの製造
方法であり、とりわけ上記電子源の基体に特徴を有する
ものである。すなわち、上記基体の本体は接合などの加
工に適したNaを含有するガラス、例えばいわゆる「青
板ガラス」よりなり、その組成には多くの種類がある
が、前記の青板ガラスは、おおむねSiO2:69〜7
5%,Na2O:10〜17%,その他にK2O,Ca
O,MgO等を含むものである。
According to the present invention, there is provided an electron emitting device having one or a plurality of electron-emitting devices on a substrate, each of which comprises a pair of opposing device electrodes and a conductive film connected to the device electrodes and including an electron-emitting portion. The present invention relates to an electron source, an image forming apparatus using the same, and a method for manufacturing the same, particularly having a feature in the base of the electron source. That is, the main body of the substrate is made of a glass containing Na suitable for processing such as bonding, for example, a so-called “blue sheet glass”, and there are many kinds of compositions thereof. The above-mentioned blue sheet glass is generally composed of SiO 2 : 69-7
5%, Na 2 O: 10 to 17%, and K 2 O, Ca
It contains O, MgO and the like.

【0027】本発明の電子源および画像形成装置の構成
上の特徴は、上記基体の少なくとも電子放出素子の設け
られている側の面の、電子放出素子の設けられている領
域において、Naの濃度が深さ方向に分布を有し、基体
の内部のNa濃度が一定となっている領域のNa濃度よ
りも表面におけるNa濃度が低くなっていることであ
る。
The configuration of the electron source and the image forming apparatus according to the present invention is characterized in that at least the surface of the substrate on which the electron-emitting devices are provided, the region where the electron-emitting devices are provided has a Na concentration. Has a distribution in the depth direction, and the Na concentration on the surface is lower than the Na concentration in a region where the Na concentration inside the substrate is constant.

【0028】続いて上記の本発明の電子源および画像形
成装置を実現するための、製造方法の特徴について述べ
る。本発明の第1の実施形態においては、その製造に用
いる基体は初期の状態において、その表面にNaの含有
量を減少させた領域(脱Na処理層)を有するものであ
り、組成としては全金属元素に対するNaの比率が2a
t.%以下となっていることを要する。
Next, the features of the manufacturing method for realizing the above-mentioned electron source and image forming apparatus of the present invention will be described. In the first embodiment of the present invention, the substrate used for the production has, in the initial state, a region having a reduced Na content (de-Na-treated layer) on its surface. The ratio of Na to metal element is 2a
t. % Or less.

【0029】この層の必要な厚さdは、電子源ないし画
像形成装置の形成工程において上記基体がさらされる熱
処理温度T(K)と熱処理時間t(sec.)の関数と
して決まり、熱処理によるNaの拡散により基体表面の
脱Na処理層と導電性膜の界面でのNaの含有量が上昇
しても、全金属元素に対し2at.%以下に抑えられる
ように設定される。
The necessary thickness d of this layer is determined as a function of the heat treatment temperature T (K) and the heat treatment time t (sec.) To which the substrate is exposed in the process of forming the electron source or the image forming apparatus. Even if the content of Na at the interface between the Na removal layer on the substrate surface and the conductive film increases due to diffusion of 2 at. %.

【0030】これは、実験により求めることも出来る
が、1次元の拡散モデルからおよその値を見積もること
が出来る。すなわち、基体本体のNaの濃度をC8、脱
Na処理層と導電性膜の界面でのNa濃度をC、脱Na
処理層の厚さをd、脱Na処理層中でのNaの拡散係数
をDとし、脱Na処理層中には実質的にNaが存在せ
ず、基体本体の脱Na処理層との界面近傍でのNa濃度
は不変であるとして単純化すると、次の関係 C/Cs=erfc[d/{2(Dt)1/2}] (1) が成り立つ。ここでerfc(x)は補誤差関数(er
ror function complement)で
あり、誤差関数(error function)er
f(x)とは erfc(x)=1−erf(x) (2) の関係にある。誤差関数erf(x)は、
Although this can be obtained by experiments, an approximate value can be estimated from a one-dimensional diffusion model. That is, the concentration of Na in the base body is C 8 , the concentration of Na at the interface between the Na removal treatment layer and the conductive film is C,
The thickness of the treatment layer is d, the diffusion coefficient of Na in the Na removal layer is D, and Na is substantially not present in the Na removal layer, and the vicinity of the interface between the base body and the Na removal layer is Simplified assuming that the Na concentration in is unchanged, the following relationship holds: C / Cs = erfc [d / {2 (Dt) 1/2 }] (1) Here, erfc (x) is a complementary error function (er
error function), and an error function (err function) er
f (x) has a relationship of erfc (x) = 1−erf (x) (2). The error function erf (x) is

【0031】[0031]

【数1】 で定義される。なお、上記の拡散係数Dは、濃度があま
り高くない場合には、濃度に依らず、 D=D0exp[-Ea/kT] (4) で表される。D0は定数、Eaは活性化エネルギー、k
はBoltzmann定数(〜1.38×1023であ
る。SiO2中での拡散係数は、室温で1.0×10-21
(cm2/sec.)、450℃(723K)で6.1
×10-9(cm2/sec程度という値が得られてお
り、これからEa=1.7×10-19(J),D0=1.
1×10-1(cm2/sec.)程度と求められる。こ
れらを用いて、熱処理工程に耐えることの出来る脱Na
処理層の厚さを見積もることが出来る。
(Equation 1) Is defined by When the concentration is not so high, the above diffusion coefficient D is represented by D = D 0 exp [−Ea / kT] (4) regardless of the concentration. D 0 is a constant, Ea is the activation energy, k
Is the Boltzmann constant ((1.38 × 10 23. The diffusion coefficient in SiO 2 is 1.0 × 10 −21 at room temperature.
(Cm 2 / sec.) At 450 ° C. (723 K) 6.1
A value of about × 10 −9 (cm 2 / sec) was obtained, from which Ea = 1.7 × 10 −19 (J) and D 0 = 1.
It is required to be about 1 × 10 −1 (cm 2 / sec.). These are used to remove Na which can withstand the heat treatment process.
The thickness of the treatment layer can be estimated.

【0032】実際には、基体本体から、脱Na処理層へ
Naが拡散して行くと、界面におけるNaの量は減少す
るので、上記のモデルから求めた厚さよりも若干薄くて
も期待できる場合もある。
Actually, when Na diffuses from the base body into the Na-removed layer, the amount of Na at the interface decreases. Therefore, even if the thickness can be expected to be slightly smaller than the thickness obtained from the above model, There is also.

【0033】上述したように、脱Na処理層表面でのN
aの含有量が(全金属元素に対して)2at.%以下と
なるためには、基体内部に比べて1/10〜1/15程
度に減少していることが必要で、上述の式(1)によれ
ば、脱Na処理層の上記の(Dt)1/2の2.4倍程度
であれば良い事がわかる。
As described above, N on the surface of the Na-removed layer is
a is 2 at. % Or less, it is necessary to decrease to about 1/10 to 1/15 compared to the inside of the substrate. According to the above-mentioned formula (1), the above-mentioned (Dt) It can be seen that it is sufficient to be about 2.4 times 1/2 .

【0034】例えば、有機金属化合物を加熱処理して導
電性膜を形成する工程が、350℃10分間の熱処理で
あるとすると、上記の活性化エネルギーの値から、拡散
係数はD=2.9×10-10(cm2/sec.)とな
り、約10μmの厚さが必要となる。また、基体と外囲
器の部材との接合には更に高温の処理が必要であり、例
えば450℃10分間の熱処理を行う場合には、約50
μmの厚さが必要となる。
For example, if the step of heat-treating an organometallic compound to form a conductive film is a heat treatment at 350 ° C. for 10 minutes, the diffusion coefficient is D = 2.9 from the above activation energy value. × 10 −10 (cm 2 / sec.), And a thickness of about 10 μm is required. Further, a high-temperature treatment is necessary for joining the base and the member of the envelope. For example, when heat treatment is performed at 450 ° C. for 10 minutes, about 50 ° C.
A thickness of μm is required.

【0035】本発明の電子源および画像形成装置の作成
条件を考慮し、前記の式により脱Na処理層の条件を設
定する。基板として利用可能な青板ガラスのの組成に
は、様々なものがあるが、全金属元素に対するNaの比
率すなわち、式(1)のCsは20at.%程度であ
る。式(4)の係数D0として上に示した値は、緻密に
形成されたSiO2に対するものであり、実際の基板に
おいてはこれよりも大きくなる場合があり、最大で上記
の値の2倍程度となる。導電性膜を有機金属化合物の熱
分解により形成する場合の加熱温度は、有機金属化合物
の分解温度より高くする必要がある。導電性膜としてP
dあるいはPdOないし両者の混合物を用いる場合、化
合物の種類にもよるが、有機Pd化合物が分解して金属
Pdとなるためには、250℃以上が必要である。ま
た、加熱時の雰囲気などにもよるが、Pdが酸化されて
PdOとなるためには更に高温とする必要があり、最高
で400℃に加熱する場合がある。この処理に要する時
間は、5分から20分程度である。以上の条件から導電
性膜形成のための加熱処理に対処するために必要な、脱
Na処理層の厚さは、条件に応じて1〜40μmの範囲
となる。
The conditions for the Na-removed layer are set by the above-described formulas in consideration of the conditions for forming the electron source and the image forming apparatus of the present invention. There are various compositions of blue sheet glass that can be used as a substrate, but the ratio of Na to all metal elements, that is, Cs in the formula (1) is 20 at. %. The value shown above as the coefficient D 0 in equation (4) is for a densely formed SiO 2 , which may be larger in an actual substrate, and is at most twice the above value. About. The heating temperature when the conductive film is formed by thermal decomposition of the organometallic compound needs to be higher than the decomposition temperature of the organometallic compound. P as conductive film
When d or PdO or a mixture of both is used, 250 ° C. or higher is required for the organic Pd compound to decompose into metal Pd, depending on the type of the compound. Further, although depending on the atmosphere at the time of heating, it is necessary to further raise the temperature in order for Pd to be oxidized to PdO. The time required for this process is about 5 to 20 minutes. Under the above conditions, the thickness of the Na removal layer required to cope with the heat treatment for forming the conductive film is in the range of 1 to 40 μm depending on the conditions.

【0036】また、本発明の電子源を用いた画像形成装
置を形成するために様々な部材を接合するのに、フリッ
トガラスを用いて接合する場合には、400〜500℃
の加熱処理を行う。処理に必要な時間は10〜20分程
度である。この条件を考慮すると、式(1)から必要な
脱Na処理層の厚さは20〜140μmである。もちろ
んこれよりも厚い処理層を形成すればNaに起因する問
題に対処できるのであるが、この層があまり厚くなると
何らかの悪影響があるかもしれないので、不必要に厚く
せず、上記の範囲の適当な厚さとすることが望ましい。
なお、上記画像形成装置の部材の接合には、上述の温度
よりも低温の加熱処理で接合できるフリットガラスを用
いる事もでき、その場合には上記脱Na処理層の厚さは
もっと薄くても良く、上述の値に限定されるものではな
い。
When various members are joined to form an image forming apparatus using the electron source of the present invention, when frit glass is used for joining, a temperature of 400 to 500 ° C.
Is performed. The time required for the treatment is about 10 to 20 minutes. In consideration of this condition, the thickness of the Na-removed layer required from the formula (1) is 20 to 140 μm. Of course, if a thicker treatment layer is formed, the problem caused by Na can be dealt with. However, if this layer is too thick, it may have some adverse effect. It is desirable that the thickness be as small as possible.
In addition, for the joining of the members of the image forming apparatus, frit glass that can be joined by a heat treatment at a temperature lower than the above-described temperature may be used. In that case, the thickness of the Na removal layer may be smaller. The value is not limited to the above value.

【0037】なお、上記脱Na処理層は、電子放出素子
の導電性膜の形成される部分にあれば効果があり、更に
配線などの形成される部分に形成された場合にも、条件
によっては材料の特性の変化を抑制する効果が期待でき
る。一方、外囲器の部材などと接合する部分では、基体
本体と同様にNa2Oを含む組成の方がフリットガラス
との接着性がよいため、この部分には上記脱Na処理層
を設けない方が好ましい。このように、一部に脱Na処
理層を設けないようにするためには、脱Na処理を、当
該部分をマスクなどで覆って行えばよい。
The above-mentioned Na removal layer is effective if it is located at the portion where the conductive film of the electron-emitting device is to be formed. The effect of suppressing the change in the characteristics of the material can be expected. On the other hand, in the part to be joined with the member of the envelope, the composition containing Na 2 O has a better adhesiveness to the frit glass as in the case of the base body. Is more preferred. As described above, in order not to provide the Na removal layer in a part, the Na removal processing may be performed by covering the part with a mask or the like.

【0038】脱Na処理の方法としては、Naがガラス
中で移動しやすいことを利用し、基体表面に硫酸塩とし
て析出させることにより、表面近傍のNaイオンを外部
に取り出し、これを水などで洗浄する方法が好ましく用
いられる。基体表面に硫酸塩として析出させる方法とし
ては、二酸化硫黄SO2を含む雰囲気中で高温に保持す
る方法、基体表面に硫黄アンモニウムを置き、これを高
温に保持する方法などが使用できる。
As a method of removing Na, taking advantage of the fact that Na easily moves in the glass, by precipitating it as a sulfate on the surface of the substrate, Na ions near the surface are taken out to the outside, and this is extracted with water or the like. A washing method is preferably used. As a method of precipitating it as a sulfate on the surface of the substrate, a method of maintaining the temperature at a high temperature in an atmosphere containing sulfur dioxide SO 2 , a method of placing ammonium ammonium on the surface of the substrate and maintaining the temperature at a high temperature can be used.

【0039】析出した硫酸ナトリウムは水により洗浄す
ることが出来る。洗浄後は脱Na処理層表面に水が含ま
れた状態になっているので、乾燥工程を行うのが望まし
い。この時あまり温度を高くすると、基体内部のNaが
再び脱Na処理層中に拡散するので、適当な温度たとえ
ば120℃程度に設定する。
The precipitated sodium sulfate can be washed with water. After the washing, water is contained on the surface of the Na-removed layer, so that it is desirable to perform a drying step. At this time, if the temperature is too high, Na inside the substrate diffuses again into the Na-removed layer, so that an appropriate temperature is set, for example, about 120 ° C.

【0040】本発明の第2の実施形態の特徴は、上記青
板ガラスよりなる基体の表面に、Na捕獲層を形成する
ものである。Na捕獲層とは、Naイオンの拡散を抑制
する材質よりなる層であり、具体的な材質としては、S
iO2を主成分とし、リン(P)を3〜10%程度含有
するガラス、あるいは青板ガラス中のNaをKで置換し
たガラス、があげられる。このような材質の層を設ける
ことにより、青板ガラス中のNaが上記電子放出素子の
導電性膜などの部材中に入り込み、その特性を変化させ
るのを防ぐことが出来る。Na捕獲層の形成方法は、化
学気相堆積(CVD)法などの薄膜堆積法、あるいは青
板ガラスを溶融したカリウム塩に浸潰し、NaとKのイ
オン交換を行う方法などが具体的に挙げられる。
A feature of the second embodiment of the present invention resides in that a Na trapping layer is formed on the surface of the base made of the above-mentioned soda lime glass. The Na capture layer is a layer made of a material that suppresses the diffusion of Na ions.
Glass containing iO 2 as a main component and containing about 3 to 10% of phosphorus (P), or glass obtained by replacing Na in blue plate glass with K is exemplified. By providing a layer of such a material, it is possible to prevent Na in the blue plate glass from entering a member such as the conductive film of the electron-emitting device and changing its characteristics. Specific examples of the method for forming the Na capture layer include a thin film deposition method such as a chemical vapor deposition (CVD) method, and a method in which a soda lime glass is immersed in a molten potassium salt to perform ion exchange between Na and K. .

【0041】上述の第1の実施形態の方法に比較し、N
aの拡散速度が遅いため、Na捕獲層は比較的薄くても
効果が期待できる。
As compared with the method of the first embodiment, N
Since the diffusion rate of a is slow, the effect can be expected even if the Na capture layer is relatively thin.

【0042】また、第1の実施形態の場合と同様に、外
囲器の部材などとの接合部材においては、Na捕獲層を
形成せず、フリットガラスと青板ガラスの基体が直接接
触するようになっている方が好ましい。
As in the case of the first embodiment, the joining member with the member of the envelope or the like does not form a Na trapping layer, and the frit glass and the soda-lime glass are in direct contact with each other. Is preferred.

【0043】なお、第1の実施形態と第2の実施形態と
を併用することも可能である。
Note that the first embodiment and the second embodiment can be used in combination.

【0044】上記の方法により形成された電子源および
画像形成装置の基体の、電子放出素子の形成されている
領域におけるNa濃度の深さ方向の分布は、例えば2次
イオン質量分光法(SIMA)を用いて測定することが
出来る。図21はその結果を模式的に示したものであ
る。
The distribution of the Na concentration in the depth direction in the region where the electron-emitting device is formed on the electron source and the substrate of the image forming apparatus formed by the above-described method is, for example, secondary ion mass spectroscopy (SIMA). Can be measured using FIG. 21 schematically shows the result.

【0045】上述の基体に形成されたNa濃度の低い層
すなわち脱Na処理層、Na捕獲層のNa濃度のプロフ
ァイルは上述した加熱処理を経て電子源、ないしそれを
用いた画像形成装置として完成した時点では元のまま残
っているのではない。
The Na concentration profile of the layer having a low Na concentration, ie, the Na-depleted layer and the Na trapping layer formed on the above-described substrate was completed as an electron source or an image forming apparatus using the same through the above-described heat treatment. At that point, it is not the original.

【0046】図21の曲線cは、上記の脱Na処理層、
Na捕獲層が形成された直後のNa濃度プロファイルを
示す。本発明の方法により形成された電子源ないし画像
形成装置では、上記のNa濃度は、曲線aで示す様に変
化する。すなわち、基体の内部では一定でありこれは上
記のNa濃度の低下した層を設ける前のガラスの値と一
致し、基体の表面付近ではその値は内部での値より小さ
くなっている。また、Na濃度が基体内部での値に達す
る深さは、はじめに形成したNa濃度の低い層の厚さd
にほぼ一致していた。図ではこの深さをd'で示した。
The curve c in FIG. 21 indicates the above-mentioned Na removal layer.
5 shows a Na concentration profile immediately after a Na capture layer is formed. In the electron source or the image forming apparatus formed by the method of the present invention, the above Na concentration changes as shown by a curve a. In other words, the value is constant inside the substrate, which coincides with the value of the glass before the above-described layer having a reduced Na concentration is provided, and the value is smaller near the surface of the substrate than the value inside. Further, the depth at which the Na concentration reaches the value inside the substrate depends on the thickness d of the initially formed low-Na concentration layer.
Almost matched. In the figure, this depth is indicated by d '.

【0047】これに対し、Na濃度の低い層を設けなか
った場合、あるいはその厚さが製造中の加熱処理条件に
対して不十分であった場合には、曲線bで示すように、
基体表面でのNa濃度が内部の値よりも上昇しているこ
とが分かった。これは、基体内部から表面に向かってN
aが拡散し、これが表面付近に偏析したためと考えられ
る。なお、曲線aでは表面のごく近くではNa濃度が若
干上昇し、曲線bでは逆に若干低下しているが、これは
コンタミネーションや、測定の際のクリーニングによる
影響で、本質的なものではない。したがって、Csaな
いしCsbとして示したようにコンタミネーションなど
の影響を受けない表面から少し下のピークの値を表面に
おけるNa濃度とみなして、測定を行った。
On the other hand, when the layer having a low Na concentration was not provided, or when the thickness was insufficient for the heat treatment conditions during the production, as shown by the curve b,
It was found that the Na concentration on the substrate surface was higher than the internal value. This is because N
This is probably because a diffused and segregated near the surface. In the curve a, the Na concentration slightly increases near the surface, and in the curve b, the Na concentration slightly decreases. However, this is not essential due to contamination and the effect of cleaning during measurement. . Therefore, the measurement was performed by regarding the value of the peak slightly below the surface that was not affected by contamination or the like as indicated by Csa or Csb as the Na concentration on the surface.

【0048】基体表面でのNa濃度が内部よりも低くな
っている場合には、Naの悪影響を抑制するための何ら
かの効果があるが、表面付近での濃度が、全金属元素に
対するNaの比率として2%以下に止まっていれば顕著
な効果が期待される。
When the concentration of Na on the surface of the substrate is lower than that on the inside, there is some effect for suppressing the adverse effect of Na, but the concentration near the surface indicates that the ratio of Na to the total metal elements is If it is less than 2%, a remarkable effect is expected.

【0049】本発明の第3の実施形態は、基本表面に脱
硫処理層を設けることである。青板ガラス中には若干で
はるがSが含まれる場合があり、導電性膜中にSが入り
込むと、還元処理の速度が遅くなったり、処理が不完全
になったりする場合がある。なお、Sは基体のみから発
生するのではなく、プロセス中の様々な要因により、S
による汚染が生ずる恐れがある。このため、必要に応じ
てプロセスの各段階で脱硫処理を行う場合があるが、基
体中のSに関しては最初に処理しておく必要がある。な
お、上述した脱Na処理によって、Sの除去が同時にな
される場合があり、この場合には脱Na処理の効果と同
時に脱硫処理の効果を得ていることになる。しかし、場
合によっては脱硫処理を別途行うことにより一層の効果
が得られる場合もある。脱硫処理層のS濃度は0.1
at.%以下、その厚さは0.01μm以上であること
が望ましい。また、Sによる悪影響は、基体が上記のN
aを多く含む青板ガラスでなくても生じる場合があり、
この処理による効果は、青板ガラスの場合に限らない。
A third embodiment of the present invention is to provide a desulfurization treatment layer on the basic surface. Slightly in some cases, S may be contained in the blue plate glass, and when S enters the conductive film, the speed of the reduction treatment may be slow or the treatment may be incomplete. It should be noted that S is not generated only from the substrate, but is caused by various factors during the process.
Contamination may occur. For this reason, desulfurization treatment may be performed at each stage of the process as needed, but it is necessary to treat S in the substrate first. In some cases, S is removed simultaneously by the above-described Na removal treatment. In this case, the effect of the desulfurization treatment is obtained simultaneously with the effect of the Na removal treatment. However, in some cases, a further effect may be obtained by separately performing desulfurization treatment. The S concentration of the desulfurization treatment layer is 0.1
at. % Or less, and the thickness is desirably 0.01 μm or more. In addition, the adverse effect of S is caused by the fact that the substrate
It may occur even if it is not a blue plate glass containing much a,
The effect of this treatment is not limited to the case of soda lime glass.

【0050】[0050]

【発明の実施の形態】本発明を適用する電子放出素子お
よびその製造方法について説明する。図1Aおよび1B
に本発明の電子放出素子の構造を模式的に示す。図1A
は平面図、図1Bは断面図である。1は青板ガラスより
なる基体の本体、2、3は素子電極、4は導電性膜、5
は電子放出部である。6は脱Na処理層、Na捕獲層、
あるいはその両者の積層構造、あるいは脱硫処理層を示
す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An electron-emitting device to which the present invention is applied and a method for manufacturing the same will be described. Figures 1A and 1B
1 schematically shows the structure of the electron-emitting device of the present invention. FIG. 1A
Is a plan view and FIG. 1B is a sectional view. 1 is a main body of a base made of soda lime glass, 2 and 3 are device electrodes, 4 is a conductive film, 5
Denotes an electron emission portion. 6 is a Na removal layer, a Na capture layer,
Alternatively, it shows a laminated structure of both, or a desulfurization treatment layer.

【0051】図2に本発明を適用電子放出素子の別の構
造の例を、模式的に示す。21は段差形成部材であり、
電子放出部5が段差形成部材の側面に形成されて構成と
なっている。段差形成部材の材質は、スパッタリング法
で形成されたSiO2膜など、NaおよびSの含有量が
十分に少ないものを用いる。
FIG. 2 schematically shows another example of the structure of the electron-emitting device to which the present invention is applied. 21 is a step forming member,
The electron emission portion 5 is formed on the side surface of the step forming member. As the material of the step forming member, a material having sufficiently small contents of Na and S, such as a SiO 2 film formed by a sputtering method, is used.

【0052】素子電極2,3の材料としては、一般的な
導体材料を用いることができる。これは例えばNi,C
r,Au,Mo,W,Pt,Ti,Al,Cu,Pd等
の金属或は合金及びPd,Ag,Au,RuO2,Pd-
Ag等の金属或は金属酸化物とガラス等から構成される
の印刷導体、In23-SnO2等の透明導電体及びポリ
シリコン等の半導体導体材料等から適宜選択することが
できる。
As a material for the device electrodes 2 and 3, a general conductor material can be used. This is, for example, Ni, C
metals or alloys such as r, Au, Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd −
The material can be appropriately selected from a printed conductor made of a metal such as Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 , and a semiconductor conductor material such as polysilicon.

【0053】素子電極間隔L、素子電極長さW、導電性
膜4の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Lは、好ましく、数百nmから数百
μmの範囲とすることができ、より好ましくは、数μm
から数十μmの範囲とすることができる。
The element electrode interval L, the element electrode length W, the shape of the conductive film 4 and the like are designed in consideration of the applied form and the like. The element electrode interval L is preferably in the range of several hundred nm to several hundred μm, more preferably several μm.
To several tens of μm.

【0054】素子電極長さWは、電極の抵抗値、電子放
出特性を考慮して、数μmから数百μmの範囲とするこ
とができる。素子電極2,3の膜厚は、数十nmから数
μmの範囲とすることができる。
The length W of the device electrode can be in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics. The film thickness of the device electrodes 2 and 3 can be in the range of several tens nm to several μm.

【0055】尚、図1および2に示した構成だけでな
く、基板1の表面処理層6上(あるいは更に段差形成部
材21上)に、導電性膜4、対向する素子電極2,3の
順に積層した構成とすることもできる。
In addition to the structure shown in FIGS. 1 and 2, the conductive film 4 and the opposing element electrodes 2 and 3 are arranged in this order on the surface treatment layer 6 of the substrate 1 (or on the step forming member 21). A stacked configuration can also be used.

【0056】導電性膜4には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極2,3へのステップカバ
レージ、素子電極2,3間の抵抗値及び後述するフォー
ミング条件等を考慮して適宜設定されるが、通常は、
0.1nmの数倍から数百nmの範囲とするのが好まし
く、より好ましくは1nmより50nmの範囲とするの
が良い。その抵抗値は、Rsが102から107Ω/□の
値である。なおRsは、厚さがt、幅がwで長さが1の
薄膜の長さ方向に測定した抵抗Rを、R=Rs(1/
w)とおいたときに現れる量で、薄膜の抵抗率をρとす
ると、Rs=ρ/tである。本願明細書において、フォ
ーミング処理については、通電処理を例に挙げて説明す
るが、フォーミング処理はこれに限られるものではな
く、膜に亀裂を生じさせて高抵抗状態を形成する処理を
包含するものである。
As the conductive film 4, it is preferable to use a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage for the device electrodes 2 and 3, the resistance value between the device electrodes 2 and 3, a forming condition described later, and the like.
It is preferably in the range of several times 0.1 nm to several hundred nm, more preferably in the range of 1 nm to 50 nm. The resistance value is such that Rs is 10 2 to 10 7 Ω / □. Rs is the resistance R measured in the length direction of a thin film having a thickness t, a width w, and a length of 1, and R = Rs (1 /
Assuming that the resistivity of the thin film is ρ in the amount that appears when w), Rs = ρ / t. In the specification of the present application, the forming process will be described by taking an energizing process as an example, but the forming process is not limited to this, and includes a process of forming a crack in a film to form a high resistance state. It is.

【0057】導電性膜4を構成する材料は、Pd,P
t,Ru,Ag,Au,Ti,In、,Cu,Cr,F
e,Zn,Sn,Ta,W,Pd等の金属、PdO,S
nO2,In23,PbO,Sb23等の酸化物等の中
から適宜選択される。
The material constituting the conductive film 4 is Pd, P
t, Ru, Ag, Au, Ti, In, Cu, Cr, F
metals such as e, Zn, Sn, Ta, W, Pd, PdO, S
It is appropriately selected from oxides such as nO 2 , In 2 O 3 , PbO, and Sb 2 O 3 .

【0058】電子放出部5は、導電性膜4の一部に形成
された高抵抗の亀裂により構成され、導電性膜4の膜
厚、膜質、材料及び後述する通電フォーミング等の手法
等に依存したものとなる。電子放出部5の内部には、
0.1nmの数倍から数十nmの範囲の粒径の導電性微
粒子が存在する場合もある。この導電性微粒子は、導電
性膜4を構成する材料の元素の一部、あるいは全ての元
素を含有するものとなる。電子放出部5及びその近傍の
導電性膜4には、炭素及び/または炭素化合物を有する
こともできる。
The electron-emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive film 4 and depends on the film thickness, film quality, material of the conductive film 4 and a method such as energization forming which will be described later. It will be. Inside the electron emission unit 5,
In some cases, conductive fine particles having a particle size ranging from several times 0.1 nm to several tens nm are present. The conductive fine particles contain some or all of the elements of the material constituting the conductive film 4. The electron emitting portion 5 and the conductive film 4 near the electron emitting portion 5 can also contain carbon and / or a carbon compound.

【0059】上述の電子放出素子の製造方法としては様
々な方法があるが、その一例を図3に模式的に示す。
There are various methods for manufacturing the above-mentioned electron-emitting device, one example of which is schematically shown in FIG.

【0060】以下、図1及び図3を参照しながら製造方
法の一例について説明する。図3においても、図1に示
した部位と同じ部位には図1に付した符号と同一の符号
を付している。
Hereinafter, an example of the manufacturing method will be described with reference to FIGS. 3, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.

【0061】1)青板ガラス製の基体1の表面に、表面
処理層6を形成した後、洗剤、純水および有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて素子電極2,3を形成する。あるいはオフセ
ット印刷、スクリーン印刷法により適当な印刷材料を所
定形状に配置し、加熱処理して素子電極2,3を形成す
る。(図3(a))。
1) After the surface treatment layer 6 is formed on the surface of the base 1 made of soda lime glass, it is sufficiently washed with a detergent, pure water, an organic solvent or the like, and the device electrode is formed by a vacuum evaporation method, a sputtering method or the like. After depositing the material, the device electrodes 2 and 3 are formed using, for example, a photolithography technique. Alternatively, an appropriate printing material is arranged in a predetermined shape by offset printing or screen printing, and heat treatment is performed to form element electrodes 2 and 3. (FIG. 3 (a)).

【0062】2)素子電極2,3を設けた表面処理層6
上に、有機金属溶液を塗布して、有機金属薄膜を形成す
る。有機金属溶液には、前述の導電性膜4を構成する主
な金属元素を主元素とする有機金属化合物の溶液を用い
ることができる。有機金属薄膜を加熱焼成処理し、リフ
トオフ、エッチング等によりパターニングし、導電性膜
4を形成する(図3(b))。ここでは、有機金属溶液
の塗布法を挙げて説明したが、導電性膜4の形成法はこ
れに限られるものでなく、真空蒸着法、スパッタ法、化
学的気相堆積法、分散塗布法、ディッピング法、スピン
ナー法等を用いることもできる。
2) Surface treatment layer 6 provided with device electrodes 2 and 3
An organic metal solution is applied thereon to form an organic metal thin film. As the organic metal solution, a solution of an organic metal compound containing the main metal element constituting the conductive film 4 as a main element can be used. The organic metal thin film is heated and baked, and is patterned by lift-off, etching, or the like to form a conductive film 4 (FIG. 3B). Here, the method of applying the organometallic solution has been described, but the method of forming the conductive film 4 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, A dipping method, a spinner method, or the like can also be used.

【0063】3)つづいて、フォーミング工程を施す。
このフォーミング工程の方法の一例として通電処理によ
る方法を説明する。素子電極2,3間に、不図示の電源
を用いて、通電を行うと、導電性膜4の部位に、構造の
変化した電子放出部5が形成される(図3(c))。通
電フォーミングによれば導電性膜4に局所的に破壊、変
形もしくは変質等の構造の変化した部位が形成される。
該部位が電子放出部5を構成する。通電フォーミングの
電圧波形の例を図4に示す。
3) Subsequently, a forming step is performed.
As an example of a method of the forming step, a method by an energization process will be described. When current is applied between the device electrodes 2 and 3 using a power supply (not shown), an electron-emitting portion 5 having a changed structure is formed at the portion of the conductive film 4 (FIG. 3C). According to the energization forming, a portion of the conductive film 4 where a structure such as destruction, deformation or alteration is locally changed is formed.
This portion constitutes the electron emission section 5. FIG. 4 shows an example of the voltage waveform of the energization forming.

【0064】電圧波形は、パルス波形が、好ましい。こ
れにはパルス波高値を定電圧としたパルスを連続的に印
加する図4Aに示した手法とパルス波高値を増加させな
がら、電圧パルスを印加する図4Bに示した手法があ
る。
The voltage waveform is preferably a pulse waveform. This includes the method shown in FIG. 4A in which a pulse having a constant pulse peak value is applied continuously and the method shown in FIG. 4B in which a voltage pulse is applied while increasing the pulse peak value.

【0065】図4AにおけるT1及びT2は電圧波形の
パルス幅とパルス間隔である。通常T1は1μsec.
〜10msec.、T2は、10μsec.〜10ms
ec.の範囲で設定される。三角波の波高値(通電フォ
ーミング時のピーク電圧)は、電子放出素形態に応じて
適宜選択される。このような条件のもと、例えば、数秒
から数十分間電圧を印加する。パルス波形は三角波に限
定されるものではなく、短波形など所望の波形を採用す
ることができる。
T1 and T2 in FIG. 4A are the pulse width and pulse interval of the voltage waveform. Normally, T1 is 1 μsec.
-10 msec. , T2 is 10 μsec. ~ 10ms
ec. Is set in the range. The peak value of the triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the electron emission element form. Under such conditions, for example, a voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a short waveform can be adopted.

【0066】図4BにおけるT1及びT2は、図4Aに
示したのと同様とすることができる。三角波の波高値
(通電フォーミング時のピーク電圧)は、例えば0.1
Vステップ程度ずつ、増加させることができる。
T1 and T2 in FIG. 4B can be the same as those shown in FIG. 4A. The peak value of the triangular wave (peak voltage during energization forming) is, for example, 0.1
It can be increased by about V steps.

【0067】通電フォーミングの処理の終了は、パルス
間隔T2中に、導電性膜4を局所的に破壊、変形市内程
度の電圧を印加し、電流を測定して検知することができ
る。例えば0.1V程度の電圧印加により流れる素子電
流を測定し、抵抗値を求めて、IMΩ以上の抵抗を示し
た時、通電フォーミングを終了させる。
The completion of the energization forming process can be detected by locally destroying the conductive film 4 during the pulse interval T2, applying a voltage approximately equal to the deformation, and measuring the current. For example, an element current flowing by applying a voltage of about 0.1 V is measured, and a resistance value is obtained. When a resistance of IMΩ or more is indicated, the energization forming is terminated.

【0068】4)フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流If,放出電流Ieが、
著しく変化する工程である。
4) It is preferable to perform a process called an activation step on the element after the forming. The activation step means that the element current If and the emission current Ie are
This is a process that changes significantly.

【0069】活性化工程は、例えば、有機物資のガスを
含有する雰囲気で、通電フォーミングと同様に、パルス
の印加を繰り返すことで行うことができる。この雰囲気
は、例えば油拡散ポンプやロータリーポンプなどを用い
て真空容器内を排気した場合に雰囲気内に残留する有機
ガスを利用して形成することができる他、イオンポンプ
などにより一旦十分に排気した真空中に適当な有機物資
のガスを導入することによっても得られる。このときの
好ましい有機物資のガス圧は、前述の応用の形態、真空
容器の形状や、有機物資の種類などにより異なるため場
合に応じ適宜設定される。適当な有機物資としては、ア
ルカン、アルケン、アルキンの脂肪族炭化水素類、芳香
族炭化水素類、アルコール類、アルデビド類、ケトン
類、アミン類、フェノール、カルボン、スルホン酸等の
有機酸類を挙げることが出来、具体的には、メタン、エ
タン、プロパンなどCn2n+2で表される飽和炭化水
素、エチレン、プロピレンなどCn2n等の組成式で表
される不飽和炭化水素、ベンゼン、トルエン、メタノー
ル、エタノール、ハルムアルデヒド、アセトアルデヒ
ド、アセトン、メチルエチルケトン、メチルアミン、フ
ェノール、蟻酸、酢酸、プロピオン酸等あるいはこれら
の混合物が使用できる。この処理により、雰囲気中に存
在する有機物資から、炭素あるいは炭素化合物が素子上
に堆積し、素子電流If,放出電流Ieが、著しく変化
するようになる。
The activation step can be performed, for example, by repeating the application of a pulse in an atmosphere containing a gas of an organic substance, similarly to the energization forming. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into a vacuum. The preferable gas pressure of the organic material at this time varies depending on the above-described application form, the shape of the vacuum vessel, the type of the organic material, and the like, and is appropriately set according to the case. Suitable organic materials include organic acids such as aliphatic hydrocarbons of alkane, alkene, and alkyne, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxylic acids, sulfonic acids, and the like. Specifically, saturated hydrocarbons represented by C n H 2n + 2 such as methane, ethane and propane, unsaturated hydrocarbons represented by a composition formula such as C n H 2n such as ethylene and propylene, benzene , Toluene, methanol, ethanol, harmaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, phenol, formic acid, acetic acid, propionic acid and the like, or a mixture thereof. By this treatment, carbon or a carbon compound is deposited on the device from organic substances existing in the atmosphere, and the device current If and the emission current Ie change remarkably.

【0070】活性化工程の終了判定は、素子電流Ifと
放出電流Ieを測定しながら、適宜行う。なおパルス
幅、パルス間隔、パルス波高値などは適宜設定される。
The termination of the activation step is appropriately determined while measuring the device current If and the emission current Ie. The pulse width, pulse interval, pulse crest value, and the like are set as appropriate.

【0071】炭素及び炭素化合物とは、例えばグラファ
イト(いわゆるHOPG,PG,GCを含有する、HO
PGはほぼ完全なグラファイトの結晶構造、PGは結晶
粒が20nm程度で結晶構造がやや乱れたもの、GCは
結晶粒が2nm程度になり結晶構造の乱れがさらに大き
くなったものを指す。)、非晶質カーボン(アモルファ
スカーボン及び、アモルファスカーボンと前記グラファ
イトの微結晶の混合物を指す)であり、その膜圧は、5
0nm以下の範囲とするのが好ましく、30nm以下の
範囲とすることがより好ましい。
The carbon and the carbon compound include, for example, graphite (HOPG, PG and GC containing HO,
PG refers to a crystal structure of almost perfect graphite, PG refers to a crystal grain of about 20 nm and has a slightly disordered crystal structure, and GC refers to a crystal grain of about 2 nm and has a further disordered crystal structure. ), Amorphous carbon (refers to amorphous carbon and a mixture of amorphous carbon and the microcrystals of graphite), and has a film pressure of 5
The range is preferably 0 nm or less, more preferably 30 nm or less.

【0072】5)このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物資排気する工程である。真空容
器を排気する真空排気装置は、装置から発生するオイル
が素子の特性に影響を与えないように、オイルを使用し
ないものを用いるのが好ましい。具体的には、ソープシ
ョンポンプ、イオンポンプ等の真空排気装置を挙げるこ
とが出来る。
5) The electron-emitting device obtained through the above steps is preferably subjected to a stabilization step. This step is a step of exhausting organic substances in the vacuum vessel. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used.

【0073】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合は、この成
分の分圧を極力低く抑える必要がある。真空容器内の有
機成分の分圧は、上記の炭素及び炭素化合物がほぼ新た
に堆積しない分圧で1.3×10-6Pa以下が好まし
く、さらには1.3×10-6Pa以下が特に好ましい。
さらに真空容器内を排気するときには、真空容器全体を
加熱して、真空容器内壁や、電子放出素子に吸着した有
機物資分子を排気しやすくするのが好ましい。このとき
の加熱条件は、80〜250℃好ましくは150℃以上
で、できるだけ長時間処理するのが望ましいが、特にこ
の条件に限るものではなく、真空容器の大きさや形状、
電子放出素子の構成などの諸条件により適宜選ばれる条
件により行う。真空容器内の圧力は極力低くすることが
必要で、1×10-6Pa以下が好ましく、さらに1.3
×10-6Pa以下が特に好ましい。
In the activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device and an organic gas derived from an oil component generated from the oil diffusion pump or the rotary pump is used, the partial pressure of this component must be kept as low as possible. . The partial pressure of the organic component in the vacuum chamber is preferably 1.3 × 10 -6 Pa or less at a partial pressure of carbon and carbon compounds described above do not substantially newly deposited, more is 1.3 × 10 -6 Pa or less Particularly preferred.
Further, when the inside of the vacuum vessel is evacuated, it is preferable to heat the entire vacuum vessel so that the organic material molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device can be easily evacuated. The heating condition at this time is desirably 80 to 250 ° C., preferably 150 ° C. or higher, and it is desirable to perform the treatment for as long as possible. However, the present invention is not particularly limited to this condition, and the size and shape of the vacuum vessel,
This is performed under conditions appropriately selected according to various conditions such as the configuration of the electron-emitting device. The pressure in the vacuum vessel needs to be as low as possible, preferably 1 × 10 −6 Pa or less, and more preferably 1.3 × 10 −6 Pa
× 10 −6 Pa or less is particularly preferred.

【0074】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物資が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することが出来る。
It is preferable that the atmosphere at the time of driving after the stabilization step is performed is the same as that at the end of the stabilization treatment, but the present invention is not limited to this. Even if the degree of vacuum itself is slightly reduced, sufficiently stable characteristics can be maintained.

【0075】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
また真空容器や基板などに吸着したH2O,O2なども除
去でき、結果として素子電流If,放出電流Ieが、安
定する。
By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed.
Further, H 2 O, O 2 , and the like adsorbed on a vacuum vessel, a substrate, and the like can be removed, and as a result, the element current If and the emission current Ie are stabilized.

【0076】上述した工程を経て得られた本発明を適用
可能な電子放出素子の基本特性について図5、図6を参
照しながら説明する。
The basic characteristics of the electron-emitting device to which the present invention can be applied obtained through the above-described steps will be described with reference to FIGS.

【0077】図5は、真空鵜処理装置の一例を示す模式
図であり、この真空処理装置は測定評価装置としての機
能も兼ね備えている。図5においても、図1に示した部
位と同じ部位には図1に付した同一の符号を付してい
る。図5において、55は真空容器であり、56は排気
装置である。真空容器55内には電子放出素子が配され
ている。51は、電子放出素子に素子電圧Vfを印加す
るための電源、50は素子電極2,3間の導電性膜4を
流れる素子電流Ifを測定するための電流計、54は素
子の電子放出部より放出される放出電流Ieを捕捉する
ためのアノード電極である。53はアノード電極54に
電圧を印加するための高圧電源、52は素子の電子放出
部5より放出される放出電流Ieを測定するための電流
計である。一例として、アノード電極の電圧を1kV〜
10kVの範囲とし、アノード電極と電子放出素子との
距離Hを2mm〜8mmの範囲として測定を行うことが
できる。
FIG. 5 is a schematic view showing an example of a vacuum cormorant processing apparatus. This vacuum processing apparatus also has a function as a measuring and evaluating apparatus. In FIG. 5 as well, the same parts as those shown in FIG. In FIG. 5, 55 is a vacuum vessel, and 56 is an exhaust device. An electron-emitting device is provided in the vacuum vessel 55. 51 is a power supply for applying a device voltage Vf to the electron-emitting device, 50 is an ammeter for measuring a device current If flowing through the conductive film 4 between the device electrodes 2 and 3, and 54 is an electron-emitting portion of the device. This is an anode electrode for capturing the emission current Ie emitted from the anode. Reference numeral 53 denotes a high-voltage power supply for applying a voltage to the anode electrode 54, and reference numeral 52 denotes an ammeter for measuring an emission current Ie emitted from the electron emission section 5 of the device. As an example, the voltage of the anode electrode is set to 1 kV to
The measurement can be performed with the range of 10 kV and the distance H between the anode electrode and the electron-emitting device in the range of 2 mm to 8 mm.

【0078】真空容器55内には、不図示の真空計の真
空雰囲気下での測定に必要な機器が設けられていて、所
望の真空雰囲気下での測定評価を行えるようになってい
る。排気ポンプ56は、ターボポンプ、ロータリーポン
プからなる通常の高真空装置系と更に、イオンポンプ等
からなる超高真空装置系とにより構成されている。ここ
に示した電子源基板を配した真空処理の全体は、不図示
のヒーターにより加熱できる。従って、この真空処理装
置を用いると、前述の通電フォーミング以降の工程も行
うことができる。
The vacuum vessel 55 is provided with equipment necessary for measurement in a vacuum atmosphere by a vacuum gauge (not shown) so that measurement and evaluation can be performed in a desired vacuum atmosphere. The exhaust pump 56 is composed of a normal high vacuum device system including a turbo pump and a rotary pump, and an ultra high vacuum device system including an ion pump and the like. The entire vacuum processing provided with the electron source substrate shown here can be heated by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the energization forming described above can also be performed.

【0079】図6は、図5に示した真空処理装置を用い
て測定された放出電流Ie,素子電流Ifと素子電流V
fの関係を模式的に示した図である。図6においては、
放出電流Ieが素子電流Ifに比べて著しく小さいの
で、任意単位で示している。なお、縦・横軸ともリニア
スケールである。
FIG. 6 shows emission current Ie, element current If, and element current V measured using the vacuum processing apparatus shown in FIG.
It is the figure which showed the relationship of f typically. In FIG.
Since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. The vertical and horizontal axes are linear scales.

【0080】図6からも明らかなように、本発明を適用
可能な電子放出素子は、放出電流Ieに関して対する三
つの特徴的性質を有する。即ち、 (i)本素子はある電圧(しきい値と呼ぶ、図7中のV
th)以上の素子電圧を印加すると急激に放出電流Ie
が増加し、一方しきい値電圧Vth以下では放出電流I
eがほとんど検出されない。つまり、放出電流Ieに対
する明確なしきい値電圧Vthを持った非線形素子であ
る。 (ii)放出電流Ieが素子電圧Vfに単調増加依存す
るため、放出電流Ieは素子電圧Vfで制御できる。 (iii)アノード電極54に捕捉される放出電荷は、
素子電圧Vfを印加する時間に依存する。つまり、アノ
ード電極54に捕捉される電荷量は、素子電圧Vfを印
加する時間により制御できる。
As is clear from FIG. 6, the electron-emitting device to which the present invention can be applied has three characteristic properties with respect to the emission current Ie. That is, (i) this element has a certain voltage (called a threshold, V
th) or more, the emission current Ie suddenly increases
Increases, while the emission current I is lower than the threshold voltage Vth.
e is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie. (Ii) Since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf. (Iii) The emission charge captured by the anode electrode 54 is:
It depends on the time for applying the element voltage Vf. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0081】以上の説明より理解されるように、本発明
を適用可能な電子放出素子は、入力信号に応じて、電子
放出性を容易に制御できることになる。この性質を利用
すると複数の電子放出を配して構成した電子源、画像形
成装置等、多方面への応用が可能となる。
As will be understood from the above description, the electron-emitting device to which the present invention can be applied can easily control the electron-emitting property according to the input signal. By utilizing this property, it is possible to apply the present invention to various fields such as an electron source and an image forming apparatus configured by arranging a plurality of electron emissions.

【0082】図6においては、素子電流Ifが素子電圧
Vfに対して単調増加する(以下、「MI特性」とい
う。)例を実線に示した。素子電流Ifが素子電圧Vf
に対して電圧制御型負性抵抗特性(以下、「VCNR特
性」という。)を示す場合もある(不図示)。これら特
性は、前述の工程を制御することで制御できる。
In FIG. 6, an example in which the element current If monotonically increases with respect to the element voltage Vf (hereinafter referred to as "MI characteristic") is shown by a solid line. The element current If is equal to the element voltage Vf
May exhibit a voltage control type negative resistance characteristic (hereinafter, referred to as “VCNR characteristic”) in some cases (not shown). These characteristics can be controlled by controlling the aforementioned steps.

【0083】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明を適用可能な電子放出素
子の複数個を基板上に配列し、例えば電子源あるいは、
画像形成装置が構成できる。
An application example of the electron-emitting device to which the present invention can be applied will be described below. A plurality of electron-emitting devices to which the present invention can be applied are arranged on a substrate, for example, an electron source or
An image forming apparatus can be configured.

【0084】電子放出素素子の配列については、種々の
ものが採用できる。一例として、並列に配置した多数の
電子放出素子の個々を両端で接続し、電子放出素子の行
を多数配置し(行方向と呼ぶ)、この配線と直交する方
向(列方向と呼ぶ)で、該電子放出素子の上方に配した
制御電極(グリッドとも呼ぶ)により、電子放出素子か
らの電子を制御駆動するはしご状配置のものがある。こ
れたは別に、電子放出素子をX方向及びY方向に行列状
に複数個配し、同じ行に配された複数の電子放出素子の
電極の一方を、X方向の配線に共通に接続し、同じ列に
配された複数の電子放出素子の電極の他方を、Y方向の
配線に共通に接続するものが挙げられる。このようなも
のは所謂単純マトリクス配置である。まず単純マトリク
ス配置について以下に詳述する。
Various arrangements of the electron-emitting devices can be employed. As an example, a large number of electron-emitting devices arranged in parallel are connected at both ends, a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and in a direction orthogonal to the wiring (referred to as a column direction), There is a ladder-type arrangement in which electrons from the electron-emitting device are controlled and driven by a control electrode (also called a grid) disposed above the electron-emitting device. Apart from this, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. One example is one in which the other of the electrodes of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.

【0085】本発明を適用可能な型電子放出素子につい
ては、前述したとおり(i)ないし(iii)の特性が
ある。即ち、電子放出素子からの放出電子は、しきい値
電圧以上では、対向する素子電極間に印加するパルス状
電圧の波高値と幅で制御できる。一方、しきい値電圧以
下では、殆ど放出されない。この特性によれば、多数の
電子放出素子を配置した場合においても、個々の素子
に、パルス状電圧を適宜印加すれば、入力信号に応じ
て、電子放出素子を選択して電子放出量を制御できる。
The electron-emitting device to which the present invention can be applied has characteristics (i) to (iii) as described above. That is, when the electron emission from the electron-emitting device is equal to or higher than the threshold voltage, it can be controlled by the peak value and the width of the pulse voltage applied between the opposing device electrodes. On the other hand, when the voltage is equal to or lower than the threshold voltage, it is hardly emitted. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each device, the electron-emitting device is selected according to an input signal to control the amount of electron emission. it can.

【0086】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図7を用いて説明する。図7において、71は基板
であり上記の表面処理層があらかじめ設けられている。
72はX方向配線、73はY方向配線である。74は電
子放出素子、75は結線線である。
Hereinafter, based on this principle, an electron source substrate obtained by arranging a plurality of electron-emitting devices to which the present invention can be applied will be described with reference to FIG. In FIG. 7, reference numeral 71 denotes a substrate on which the above-mentioned surface treatment layer is provided in advance.
72 is an X-direction wiring, and 73 is a Y-direction wiring. 74 is an electron-emitting device, and 75 is a connection line.

【0087】m本のX方向配線72はDx1,Dx
2,...,Dxmからなり、真空蒸着法、印刷法、ス
パッタ法等を用いて形成された導電性金属等で構成する
ことができる。配線の材料、膜厚、巾は、適宜設計され
る。Y方向配線73はDy1,Dy2,...,Dyn
のn本の配線よりなり、X方向配線72と同様に形成さ
れる。これらm本のX方向配線72とn本のY方向配線
73との間には、不図示の層間絶緑層が設けられてお
り、両者を電気的に分離している(m、nは、共に正の
整数)。
The m X-direction wires 72 are Dx1 and Dx
2,. . . , Dxm, and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness, and width of the wiring are appropriately designed. The Y-direction wiring 73 includes Dy1, Dy2,. . . , Dyn
And formed in the same manner as the X-direction wiring 72. An interlayer insulating layer (not shown) is provided between the m X-directional wirings 72 and the n Y-directional wirings 73 to electrically separate them (m and n are: Both are positive integers).

【0088】不図示の層間絶緑層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材科、製法が、適宜設定される。X方向配
線72とY方向配線73は、それぞれ外部端子として引
き出されている。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed. The material and manufacturing method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.

【0089】放出端子74を構成する一対の電極(不図
示)は、m本のX方向配線72とn本のY方向配線73
と導電性金属等からなる結線76によって電気的に接続
されている。
A pair of electrodes (not shown) forming the emission terminal 74 are composed of m X-directional wirings 72 and n Y-directional wirings 73.
And a connection 76 made of a conductive metal or the like.

【0090】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、またそれぞれ異なってもよい。これら材料は、例え
ば前述の素子電極の材料より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。
The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may be partially or entirely the same or different. Good. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.

【0091】X方向配線72には、X方向に配列した放
出素子74の行を、選択するための走査信号を印加する
不図示の走査信号印加手段が接続される。一方、Y方向
配線73には、Y方向に配列した放出素子74の各列を
入力信号に応じて、変調するための不図示の変調信号発
生手段が接続される。各電子放出素子に印加される駆動
電圧は、当該素子に印加される走査信号と変調信号の差
電圧として供給される。
A scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the emitting elements 74 arranged in the X direction is connected to the X direction wiring 72. On the other hand, a modulation signal generating means (not shown) for modulating each column of the emission elements 74 arranged in the Y direction according to an input signal is connected to the Y direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.

【0092】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
In the above configuration, individual elements can be selected and driven independently using simple matrix wiring.

【0093】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図8と図9及び
図10を用いて説明する。図8は、画像形成装置の画像
形成装置の一例を示す模式図であり、図9は、図8の画
像形成装置に使用される蛍光膜の模式図である.図10
は、NTSC方式のテレビ信号に応じて表示を行なうた
めの駆動回路の一例を示すブロック図である。
An image forming apparatus constituted by using the electron sources having such a simple matrix arrangement will be described with reference to FIGS. 8, 9 and 10. FIG. FIG. 8 is a schematic view showing an example of the image forming apparatus of the image forming apparatus, and FIG. 9 is a schematic view of a fluorescent film used in the image forming apparatus of FIG. FIG.
FIG. 2 is a block diagram showing an example of a drive circuit for performing display according to an NTSC television signal.

【0094】図8において、71は電子放出素子を複数
配した電子源基板、81は電子源基板71を固定したリ
アプレート、86はガラス基板83の内面に蛍光膜84
とメタルバック86等が形成されたフェースプレートで
ある。82は、支持枠であり該支持枠82には、リアプ
レート81、フェースプレート86が低融点のフリット
ガラスなどを用いて、接合される。
In FIG. 8, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 81, a rear plate on which the electron source substrate 71 is fixed; 86, a fluorescent film 84 on the inner surface of a glass substrate 83;
And a face plate on which a metal back 86 and the like are formed. Reference numeral 82 denotes a support frame to which a rear plate 81 and a face plate 86 are joined by using low melting point frit glass or the like.

【0095】74は、図1における電子放出部に相当す
る。72、73は、電子放出素子の一対の素子電極と接
続されたX方向配線及びY方向配線である。
Reference numeral 74 corresponds to the electron-emitting portion in FIG. Reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the electron-emitting device.

【0096】外囲器88は、上述の如く、フェースプレ
ートである86、支持枠82、リアプレート81で構成
される。リアプレート81は主に基板71の強度を補強
する目的で設けられるため、基板71自体で十分な強度
を持つ場合は別体のリアプレート81は不要とすること
ができる。即ち、基板71に直接支持枠82を封着し、
フェースプレート86、支持枠82及び基板71で外囲
器88を構成しても良い。一方、フェースプレート8
6、リアプレート81間に、スペーサーと呼ばれる不図
示の支持体を設置することにより、大気圧に対して十分
な強度をもつ外囲器88を構成することもできる。
The envelope 88 includes the face plate 86, the support frame 82, and the rear plate 81, as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71,
The envelope 88 may be constituted by the face plate 86, the support frame 82, and the substrate 71. On the other hand, face plate 8
6. By installing a support (not shown) called a spacer between the rear plates 81, the envelope 88 having sufficient strength against atmospheric pressure can be formed.

【0097】図9は、蛍光膜を示す模式図である。蛍光
膜84は、モノクロームの場合は蛍光体のみから構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列によりブラックストライプあるいはブラックマトリク
スなどと呼ばれる黒色導電材91と蛍光体92とから構
成することができる。ブラックストライプ、ブラックマ
トリクスを設ける目的は、カラー表示の場合、必要とな
る三原色蛍光体の各蛍光体92間の塗り分け部を黒くす
ることで混色等を目立たくなくすることと、蛍光膜84
における外光反射によるコントラストの低下を抑制する
ことにある。ブラックストライプの材料としては、通常
用いられる黒鉛を主成分とする材料の他、導電性があ
り、光の透過及び反射が少ない材料を用いることができ
る。
FIG. 9 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, it can be composed of a black conductive material 91 called a black stripe or a black matrix and a fluorescent material 92 depending on the arrangement of the fluorescent materials. The purpose of providing the black stripes and the black matrix is to make the color mixing and the like inconspicuous by making the painted portions between the phosphors 92 of the necessary three primary color phosphors black in the case of color display,
In suppressing a decrease in contrast due to reflection of external light. As a material for the black stripe, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.

【0098】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈殿法、印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜のない面側表面の平滑
化処理(通常、「フィルミング」と呼ばれる。)を行
い、その後Alを真空蒸着等を用いて堆積させることで
作製できる。
The method of applying the phosphor on the glass substrate 83 can employ a precipitation method, a printing method, or the like irrespective of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improve brightness by specular reflection to the 6 side, act as an electrode for applying electron beam acceleration voltage, protect phosphor from damage due to collision of negative ions generated in the envelope, etc. It is. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the surface side without the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like.

【0099】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
The face plate 86 further has the fluorescent film 8
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor film 84.

【0100】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出電子とを反応させる必要があり、
十分な位置合わせが不可欠となる。
When performing the above-mentioned sealing, in the case of color, it is necessary to react the phosphors of each color with electron-emitting electrons.
Sufficient alignment is essential.

【0101】図8に示した画像形成装置の製造方法の一
例を以下に説明する。
An example of a method for manufacturing the image forming apparatus shown in FIG. 8 will be described below.

【0102】図13はこの工程に用いる装置の概要を示
す模式図である。画像形成装置131は、排気管132
を介して真空チャンバー133に連結され、さらにゲー
トバルブ134を介して排気装置135に接続されてい
る。真空チャンバー133には、内部の圧力及び雰囲気
中の各成分の分圧を測定するために、圧力計136、四
重極質量分析器137等が取り付けられている。画像表
示装置131の外囲器88内部の圧力などを直接測定す
ることは困難であるため、該真空チャンバー133内の
圧力などを測定し、処理条件を制御する。
FIG. 13 is a schematic diagram showing an outline of an apparatus used in this step. The image forming apparatus 131 includes an exhaust pipe 132
Is connected to a vacuum chamber 133 via a gate valve 134, and further connected to an exhaust device 135 via a gate valve 134. The vacuum chamber 133 is provided with a pressure gauge 136, a quadrupole mass analyzer 137, and the like for measuring the internal pressure and the partial pressure of each component in the atmosphere. Since it is difficult to directly measure the pressure inside the envelope 88 of the image display device 131, the processing conditions are controlled by measuring the pressure inside the vacuum chamber 133 and the like.

【0103】真空チャンバー133には、さらに必要な
ガスを真空チャンバー内に導入して雰囲気を制御するた
め、ガス導入等ライン138が接続されている。該ガス
導入ライン138の他端には導入物質源140が接続さ
れており、導入物質がアンプルやボンベなどに入れて貯
蔵されている。ガス導入ラインの途中には、導入物質を
導入するレートを制御するための導入制御手段139が
設けられている。該導入量制御手段としては具体的に
は、スローリークバルブなど逃す流量を制御可能なバル
ブや、マスフローコントローラーなどが、導入物質の種
類に応じて、それぞれ使用が可能である。
The vacuum chamber 133 is connected to a gas introduction line 138 for introducing a necessary gas into the vacuum chamber to control the atmosphere. An introduction substance source 140 is connected to the other end of the gas introduction line 138, and the introduction substance is stored in an ampoule or a cylinder. In the middle of the gas introduction line, there is provided an introduction control means 139 for controlling the rate at which the introduced substance is introduced. As the introduction amount control means, specifically, a valve such as a slow leak valve capable of controlling the flow rate to be released, a mass flow controller, or the like can be used according to the type of the substance to be introduced.

【0104】図13の装置により外囲器88の内部を排
気し、フォーミングを行う。この際、例えば図14に示
すように、Y方向配線73を共通電極141に接続し、
X方向配線72の内の一つに接続された素子に電源14
2によって、同時に電圧パルスを印加して、フォーミン
グを行うことができる。パルスの形状や、処理の終了の
判定などの条件は、個別素子のフォーミングについての
既述の方法に準じて選択すればよい。また、複数のX方
向配線に、位相をずらせたパルスを順次印加(スクロー
ル)することにより、複数のX方向配線い接続された素
子をまとめてフォーミングする事も可能である。図中1
43は電流測定用抵抗を、144は、電流測定用のオシ
ロスコープを示す。
The inside of the envelope 88 is evacuated by the apparatus shown in FIG. 13 to perform forming. At this time, for example, as shown in FIG. 14, the Y-direction wiring 73 is connected to the common electrode 141,
The element connected to one of the X-direction wirings 72 is connected to the power supply 14.
2, the forming can be performed by applying the voltage pulse at the same time. Conditions such as the shape of the pulse and the determination of the end of the processing may be selected according to the above-described method for forming the individual elements. In addition, by sequentially applying (scrolling) a pulse with a phase shifted to a plurality of X-direction wirings, it is possible to form elements connected to the plurality of X-direction wirings collectively. 1 in the figure
Reference numeral 43 denotes a current measuring resistor, and 144 denotes a current measuring oscilloscope.

【0105】フォーミング終了後、活性化工程を行う。
外囲器88内は、十分に排気した後有機物質がガス導入
ライン188から導入される。あるいは、個別素子の活
性化方法として記述のように、まず油拡散ポンプやロー
タリーポンプで排気し、これによって真空雰囲気中に残
留する有機物質を用いても良い。また、必要に応じて有
機物質以外の物質も導入される場合がある。この様にし
て形成した、有機物質を含む雰囲気中で、各電子放出素
子に電圧を印加することにより、炭素あるいは炭素化合
物、ないし両者の混合物が電子放出部に堆積し、電子放
出量がドラスティックに上昇するのは、個別素子の場合
と同様である。このときの電圧の印加方法は、上記フォ
ーミングの場合と同様の結線により、一つの方向配線に
つながった素子に、同時の電圧パルスを印加すればよ
い。
After the forming is completed, an activation step is performed.
After exhausting the inside of the envelope 88 sufficiently, the organic substance is introduced from the gas introduction line 188. Alternatively, as described in the method of activating the individual element, first, the gas is evacuated by an oil diffusion pump or a rotary pump, and the organic substance remaining in the vacuum atmosphere may be used. In addition, substances other than organic substances may be introduced as necessary. By applying a voltage to each electron-emitting device in an atmosphere containing an organic substance formed in this manner, carbon or a carbon compound, or a mixture of both, is deposited on the electron-emitting portion, and the amount of emitted electrons is drastic. Is similar to the case of the individual element. At this time, the voltage may be applied by applying the same voltage pulse to the elements connected to one direction wiring by the same connection as in the above-described forming.

【0106】活性化工程終了後は、個別素子の場合と同
様に、安定化工程を行うことが好ましい。外囲器88を
加熱して、80〜250℃に保持しながら、イオンポン
プ、ソーブションポンプなどのオイルを使用しない排気
装置135により排気管132を通じて排気し、有機物
質の十分少ない雰囲気にした後、排気管をバーナーで熱
して溶解させて封じきる。外囲器88の封止後の圧力を
維持するために、ゲッター処理を行なうこともできる。
これは、外囲器88の封止を行う直前あるいは封止後
に、抵抗加熱あるいは高周波加熱等を用いた加熱によ
り、外囲器88内の所定の位置(不図示)に配置された
ゲッターを加熱し、蒸着膜を形成する処理である。ゲッ
ターは通常Ba等が主成分であり、該蒸着膜の吸着作用
により、外囲器88内の雰囲気を維持するものである。
After completion of the activation step, it is preferable to perform a stabilization step as in the case of an individual element. After heating the envelope 88 and keeping it at 80 to 250 ° C., the exhaust gas is exhausted through the exhaust pipe 132 by an exhaust device 135 that does not use oil, such as an ion pump or a sorption pump, to obtain an atmosphere containing a sufficient amount of organic substances. Then, heat the exhaust pipe with a burner to melt and seal. In order to maintain the pressure after the envelope 88 is sealed, a getter process may be performed.
This is because the getter disposed at a predetermined position (not shown) in the envelope 88 is heated by heating using resistance heating, high-frequency heating, or the like immediately before or after the envelope 88 is sealed. This is a process for forming a deposited film. The getter is usually composed mainly of Ba or the like, and maintains the atmosphere in the envelope 88 by the adsorption action of the deposited film.

【0107】次に、単純マトリクス配置の電子源を用い
て構成した画像形成装置に、NTSC方式のテレビ番号
に基づいたテレビジョン表示を行う為の駆動回路の構成
例について、図10を用いて説明する。図10におい
て、101は画像形成装置、102は走査回路、103
は制御回路、104はシフトレジスタである。105は
ラインメモリ、106は同期信号分離回路、107は変
調信号発生器、VxおよびVaは直流電圧源である。
Next, an example of the configuration of a drive circuit for performing a television display based on an NTSC television number in an image forming apparatus configured using an electron source having a simple matrix arrangement will be described with reference to FIG. I do. 10, reference numeral 101 denotes an image forming apparatus; 102, a scanning circuit;
Is a control circuit, and 104 is a shift register. 105 is a line memory, 106 is a synchronization signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0108】画像形成装置101は、端子Dox1乃至
Doxm、端子Doy1乃至Doyn、及び高圧端子H
vを介して外部の電気回路と接続している。端子Dox
1乃至Doxmには、画像形成装置内に設けられている
電子源、即ち、M行N列の行列状にマトリクス配線され
た電子放出素子群を一行(N素子)ずつ順次駆動する為
の走査信号が印加される。
The image forming apparatus 101 includes terminals Dox1 to Doxm, terminals Doy1 to Doyn, and a high voltage terminal H.
It is connected to an external electric circuit via v. Terminal Dox
Scan signals for sequentially driving electron sources provided in the image forming apparatus, that is, electron emission element groups arranged in a matrix of M rows and N columns, one by one (N elements) are provided in 1 to Doxm. Is applied.

【0109】端子Dy1乃至Dynには、前記走査信号
により選択された一行の電子放出素子の各素子の出力電
子ビームを制御する為の変調信号が印加される。高圧端
子Hvには、直流電圧源Vaより、例えば10kVの直
流電圧が供給されるが、これは電子放出素子から放出さ
れる電子ビームに蛍光体を励起するのに十分なエネルギ
ーを付与する為の加速電圧である。
To the terminals Dy1 to Dyn, a modulation signal for controlling the output electron beam of each of the electron-emitting devices in one row selected by the scanning signal is applied. The high-voltage terminal Hv is supplied with a DC voltage of, for example, 10 kV from a DC voltage source Va. The DC voltage is applied to apply sufficient energy to the electron beam emitted from the electron-emitting device to excite the phosphor. Acceleration voltage.

【0110】走査回路102について説明する。同回路
は、内部にM個のスイッチング素子を備えたもので(図
中、S1ないしSmで模式的に示している)ある。各ス
イッチング素子は、直流電圧源Vxの出力電圧もしくは
0V(グランドレベル)のいずれか一方を選択し、画像
形成装置101の端子Dx1ないしDxmと電気的に接
続される。S1乃至Smの各スイッチング素子は、制御
回路103が出力する制御信号Tscanに基づいて動
作するものであり、例えばFETのようなスイッチング
素子を組合わせることにより構成することができる。
Next, the scanning circuit 102 will be described. This circuit includes M switching elements inside (in the drawing, S1 to Sm are schematically shown). Each switching element selects either the output voltage of the DC voltage source Vx or 0 V (ground level), and is electrically connected to the terminals Dx1 to Dxm of the image forming apparatus 101. Each of the switching elements S1 to Sm operates based on the control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs, for example.

【0111】直流電圧源Vxは、本例の場合には電子放
出素子の特性(電子放出しきい値電圧)に基づいて走査
されていない素子に印加される駆動電圧が電子放出しき
い値電圧以下となるような一定電圧を出力するよう設定
されている。
In the case of the present embodiment, the DC voltage source Vx is such that the drive voltage applied to an element that is not scanned based on the characteristics (electron emission threshold voltage) of the electron emission element is equal to or lower than the electron emission threshold voltage. It is set to output a constant voltage such that

【0112】制御回路103は、外部より入力する画像
信号に基づいて適切な表示が行われるように各部の動作
を整合させる機能を有する。制御回路103は、同期信
号分離回路106より送られる同期信号Tsyncに基
づいて、各部に応じてTscanおよびTsftおよび
Tmryの各制御信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. The control circuit 103 generates control signals Tscan, Tsft, and Tmry according to each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit 106.

【0113】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離(フィルター)回路等を用いて構成できる。同期信号
分離回路106により分離された同期信号は、垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜上
Tsync信号として図示した。前記テレビ信号から分
離された画像の輝度信号成分は便宜上DATA信号と表
した。該DATA信号はシフトレジスタ104に入力さ
れる。
The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience. The DATA signal is input to the shift register 104.

【0114】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するもので、前記制御回路
103より送られる制御信号Tsftに基づいて動作す
る(即ち、制御信号Tsftは、シフトレジスタ104
のシフトクロックであるということもできる。)。シリ
アル/パラレル変換された画像1ライン分(電子放出素
子N素子分の駆動データに相当)のデータは、Id1乃
至IdnのN個の並列信号として前記シフトレジスタ1
04より出力される。
The shift register 104 serially / parallel converts the DATA signal input serially in time series for each line of an image, and operates based on a control signal Tsft sent from the control circuit 103. (Ie, the control signal Tsft is transmitted to the shift register 104
It can be said that it is a shift clock. ). The data of one line of the serial / parallel-converted image (corresponding to the drive data of N electron-emitting devices) is converted into N parallel signals Id1 to Idn as the shift register 1
04.

【0115】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、I’d1乃至I’dnとして出力され、変調
信号発生器107に入力される。
The line memory 105 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 107.

【0116】変調信号発生器107は、画像データI’
d1乃至I’dnの各々に応じて電子放出素子の各々を
適切に駆動変調する為の信号源であり、その出力信号
は、端子Doy1乃至Doynを通じて画像形成装置1
01内の電子放出素子に印加される。
The modulation signal generator 107 outputs the image data I '
The signal source is a signal source for appropriately driving and modulating each of the electron-emitting devices in accordance with each of d1 to I'dn, and its output signal is supplied to the image forming apparatus 1 through terminals Doy1 to Doyn.
01 is applied to the electron-emitting device.

【0117】前述したように、本発明を適用可能な電子
放出素子は放出電流Ieに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Vth
があり、Vth以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値V
mを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Pwを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。
As described above, the electron-emitting device to which the present invention can be applied has the following basic characteristics with respect to the emission current Ie. That is, a clear threshold voltage Vth is required for electron emission.
And electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when applying a pulsed voltage to this element,
For example, when a voltage lower than the electron emission threshold is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold is applied, an electron beam is output. At this time, the pulse peak value V
By changing m, the intensity of the output electron beam can be controlled. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【0118】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted. When implementing the voltage modulation method, a circuit of a voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 107. be able to.

【0119】パルス幅変調方式を実施するに際しては、
変調信号発生器107として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路用いるこ
とができる。
When implementing the pulse width modulation method,
As the modulation signal generator 107, a pulse width modulation type circuit that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to input data can be used.

【0120】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行われれば良いからである。
The shift register 104 and the line memory 10
5 can be either a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0121】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには106の出力部にA/D変
換器を設ければ良い。これに関連してラインメモリ10
6の出力信号がデジタル信号かアナログ信号かにより、
変調信号発正規107に用いられる回路が若干異なった
ものとなる。即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発正規107には、例えばD/A変換
回路を用い、必要に応じて増幅回路などを付加する。パ
ルス幅変調方式の場合、変調信号発正規107には、例
えば高速の発振器および発振器の出力する波数を計数す
る計数器(カウンタ)及び計数器の出力値と前記メモリ
の出力値を比較する比較器(コンパレータ)を組み合わ
せた回路を用いる。必要に応じて、比較器の出力するパ
ルス幅変調された変調信号を電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。アナログ信号を用いた電圧変調方式の場合、変調信
号発生器107には、例えばオペアンプなどを用いた増
幅回路を採用でき、必要に応じてレベルシフト回路など
を付加することもできる。パルス幅変調方式の場合に
は、例えば、電圧制御型発振回路(VOC)を採用で
き、必要に応じて電子放出素子の駆動電圧まで電圧増幅
するための増幅器を付加することもできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronizing signal separating circuit 106 into a digital signal. For this purpose, an A / D converter may be provided at the output section of the 106. In connection with this, the line memory 10
Depending on whether the output signal of 6 is a digital signal or an analog signal,
The circuit used for the modulation signal generator 107 is slightly different. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generation signal 107, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generation signal 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device can be added. In the case of the voltage modulation method using an analog signal, for example, an amplification circuit using an operational amplifier or the like can be used as the modulation signal generator 107, and a level shift circuit or the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VOC) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the electron-emitting device can be added as necessary.

【0122】このような構成をとり得る本発明を適用可
能な画像表示装置においては、各電子放出素子に、容器
外端子Dox1乃至Doxm、Doy1乃至Doynを
介して電圧を印加することにより、電子放出が生ずる。
高圧端子Hvをメタルバック85、あるいは透明電極
(不図示)に高圧を印加し、電子ビームを加速する。加
速された電子は、蛍光膜84に衝突し、発光が生じて画
像が形成される。
In the image display device to which the present invention can be applied, which has such a configuration, by applying a voltage to each of the electron-emitting devices via the external terminals Dox1 to Doxm and Doy1 to Doyn, the electron-emitting device can emit electrons. Occurs.
A high voltage is applied to the high voltage terminal Hv to the metal back 85 or a transparent electrode (not shown) to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and emit light to form an image.

【0123】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限
られるものではなく、PAL、SECAM方式など他、
これよりも、多数の走査線からなるTV信号(例えば、
MUSE方式をはじめとする高品位TV)方式をも採用
できる。
The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC system has been described, but the input signal is not limited to this, and the PAL, SECAM system, etc.
A TV signal composed of a large number of scanning lines (for example,
A high-definition TV system such as the MUSE system can also be adopted.

【0124】次に、はしご型配置の電子源及び画像形成
装置について図11及び図12を用いて説明する。
Next, a ladder-type arrangement of the electron source and the image forming apparatus will be described with reference to FIGS.

【0125】図11は、はしご型配置の電子源の一例を
示す模式図である。図11において、110は上記表面
処理層を形成した基板、111は電子放出素子である。
112、Dx1〜Dx10は、電子放出素子111を接
続するための共通配線である。電子放出素子111は、
基板110上に、X方向に並列に複数個配されている
(これを素子行と呼ぶ)。この素子行が複数個配され
て、電子源を構成している。各素子行の共通配線間に駆
動電圧を印加することで、各素子行を独立に駆動させる
ことができる。即ち、電子ビームを放出させたい素子に
は、電子放出しきい値以上の電圧を、電子ビームを放出
しない素子行には、電子放出しきい値以下の電圧を印加
する。各素子行間の共通配線Dx2〜Dx9は、例えば
Dx2、Dx3を同一配線とすることもできる。
FIG. 11 is a schematic diagram showing an example of a ladder-type arrangement of electron sources. In FIG. 11, reference numeral 110 denotes a substrate on which the surface treatment layer is formed, and 111 denotes an electron-emitting device.
112, Dx1 to Dx10 are common wirings for connecting the electron-emitting devices 111. The electron-emitting device 111
Plural pieces are arranged in parallel in the X direction on the substrate 110 (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold is applied to an element that wants to emit an electron beam, and a voltage equal to or lower than the electron emission threshold is applied to an element row that does not emit an electron beam. As for the common wirings Dx2 to Dx9 between the element rows, for example, Dx2 and Dx3 can be the same wiring.

【0126】図12は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す模式図で
ある。120はグリッド電極、121は電子が通過する
ため空孔、122はDox1,Dox2,...Dox
mよりなる容器外端子である。128は、グリッド電極
120と接続されたG1,G2,...Gnからなる容
器外端子、124は各素子行間の共通配線を同一配線と
した電子源基板である。図12においては、図8、図1
1に示した部位と同じ部位には、これらの図に付したの
と同一の符号を付している。ここに示した画像形成装置
と、図8に示した単純マトリクス配置の画像形成装置と
の大きな違いは、電子源基板110とフェースプレート
86の間にグリッド電極120を備えているか否かであ
る。
FIG. 12 is a schematic view showing an example of a panel structure in an image forming apparatus having a ladder-type electron source. 120 is a grid electrode, 121 is a hole for passing electrons, 122 is Dox1, Dox2,. . . Dox
m outside the container. 128, G1, G2,. . . An external terminal 124 made of Gn is an electron source substrate in which the common wiring between the element rows is the same wiring. In FIG. 12, FIG.
1 are denoted by the same reference numerals as those shown in these drawings. A major difference between the image forming apparatus shown here and the image forming apparatus having the simple matrix arrangement shown in FIG. 8 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86.

【0127】図12においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、放出素子から放出され
た電子ビームを変調するためのものであり、はしご型配
置の素子行と直交して設けられたストライプ状の電極に
電子ビームを通過させるため、各素子に対応して1個ず
つ円形の開口121が設けられている。グリッドの形状
や設置位置は図12に示した者に限定されるものではな
い。例えば、開口としてメッシュ状に多数の通過口を設
けることもでき、グリッドを放出素子の周囲や近傍に設
けることもできる。
In FIG. 12, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the emission element. In order to allow the electron beam to pass through a stripe-shaped electrode provided orthogonally to the ladder-type arrangement element row, each grid element has Corresponding circular openings 121 are provided one by one. The shape and installation position of the grid are not limited to those shown in FIG. For example, a large number of passage openings may be provided in a mesh shape as openings, and a grid may be provided around or near the emission element.

【0128】容器外端子122およびグリッド容器外端
子123は、不図示の制御回路と電気的に接続されてい
る。
The outer container terminal 122 and the grid outer terminal 123 are electrically connected to a control circuit (not shown).

【0129】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)していくのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。
In the image forming apparatus of this embodiment, a modulation signal for one line of an image is simultaneously applied to the grid electrode rows in synchronization with sequentially driving (scanning) the element rows one by one. This makes it possible to control the irradiation of each electron beam to the phosphor and display an image one line at a time.

【0130】本発明の画像形成装置は、上記のテレビジ
ョン放送の表示装置のみならず、テレビ会議システム、
コンピュータなどの表示装置にも適する。さらには、感
光性ドラムなどを用いて構成された光プリンタの部品な
どとしても用いることが出来る。
The image forming apparatus of the present invention can be used not only for the above-described television broadcast display apparatus, but also for a video conference system,
Also suitable for display devices such as computers. Furthermore, it can also be used as a component of an optical printer configured using a photosensitive drum or the like.

【0131】<予備検討>青板ガラス基板に対する、脱
Na処理層の形成と、熱処理による脱Na処理層へのN
aの拡散に関して、以下のような予備的な検討を行っ
た。
<Preliminary Study> Formation of a Na removal layer on a blue glass substrate, and N addition to the Na removal layer by heat treatment
The following preliminary study was conducted on the diffusion of a.

【0132】SO2ガスと空気を混合した気流中で、青
板ガラス基板(SiO2:74%、Na2:12%、Ca
O:9%、K2O:3%、MgO:2%)を加熱し、次
いで温水洗浄、更に120℃に加熱して乾燥させた。
In a stream of a mixture of SO 2 gas and air, a soda lime glass substrate (SiO 2 : 74%, Na 2 : 12%, Ca
O: 9%, K 2 O : 3%, MgO: 2%) was heated, then hot water washed, and dried by heating further 120 ° C..

【0133】ガラス転移温度に近い温度に保持して、こ
のようにSO2ガスにガラスを触れさせると、ガラス中
のNaがSO2と反応しNa2SO4となり表面に析出す
る。他にK、Ca等の成分も同様に反応すると考えられ
るが、Naイオンの拡散速度が速いため、Naが特にガ
ラス基板中から取り除かれ、青板ガラス基板の表面付近
にNaの減少した層(脱Na処理層)が形成される。N
2SO4は水溶性であるので温水洗浄により除去するこ
とが出来る。またK、Caの硫酸塩も多少形成されるが
同様に温水洗浄で除去される。
When the glass is kept at a temperature close to the glass transition temperature and the glass is brought into contact with the SO 2 gas in this manner, Na in the glass reacts with SO 2 to become Na 2 SO 4 and precipitates on the surface. Other components such as K and Ca are also considered to react in the same manner. However, since the diffusion rate of Na ions is high, Na is particularly removed from the glass substrate, and a layer having a reduced amount of Na near the surface of the blue glass substrate (desorption). Na treatment layer) is formed. N
Since a 2 SO 4 is water-soluble, it can be removed by washing with warm water. Although some K and Ca sulfates are formed, they are also removed by washing with warm water.

【0134】この処理により形成される、脱Na処理層
の厚さは、処理温度と処理時間を適宜設定することによ
り調整することが可能であり、実際の厚さの測定は2次
イオン質量分析法(SIMS)により測定した。
The thickness of the Na removal layer formed by this treatment can be adjusted by appropriately setting the treatment temperature and the treatment time, and the actual measurement of the thickness is performed by the secondary ion mass spectrometry. It was measured by the method (SIMS).

【0135】ついで、これらの基板について、熱処理を
行い、脱Na処理層の表面でのNaの濃度が、はじめに
形成した脱Na処理層の厚さとどのように関連している
かを調べた。測定はSIMSにより行った。
Then, these substrates were subjected to a heat treatment to examine how the concentration of Na on the surface of the Na-removed layer was related to the thickness of the initially formed Na-removed layer. The measurement was performed by SIMS.

【0136】熱処理条件は、350℃10分間である。
これは有機Pd化合物の膜をPdO膜に変換させる処理
の典型的な条件である。青板ガラス基板本体のNa2
の濃度が12%の場合(すなわち、本検討に用いた基板
の場合)、式(1)から求めた、脱Na処理層の厚さは
上述のとおり10μm程度である。
The heat treatment is performed at 350 ° C. for 10 minutes.
This is a typical condition for the process of converting an organic Pd compound film into a PdO film. Na 2 O of blue glass substrate
Is 12% (that is, in the case of the substrate used in the present study), the thickness of the Na-free layer determined from Expression (1) is about 10 μm as described above.

【0137】この検討の結果、脱Na処理層の厚さが1
0μmを越えると、熱処理により表面でのNa濃度の増
加は、実質的に無視できる。したがって、式(1)を元
にして求めた値、すなわち(Dt)1/2の値の2.4倍
程度の厚さの脱Na処理層があれば、熱プロセスによる
Naの表面への拡散による悪影響は避けられることが示
唆された。
As a result of this study, it was found that the thickness of the Na removal layer was 1
When the thickness exceeds 0 μm, the increase in the Na concentration on the surface due to the heat treatment is substantially negligible. Therefore, if there is a Na removal layer having a thickness of about 2.4 times the value obtained based on the equation (1), that is, the value of (Dt) 1/2 , diffusion of Na to the surface by the thermal process It was suggested that the adverse effects of

【0138】[0138]

【実施例】以下、実施例に基づいて本発明を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on embodiments.

【0139】<実施例1、比較例1、2> (工程−1)青板ガラス基板(SiO2:74%,Na2
O:12%,CaO:9%,K2O:3%,MgO:2
%)を空気とSO2の混合気流中で、550℃に保持
し、次いで温水洗浄と乾燥を行い、基体表面に脱Na処
理層を形成した(図3A)。処理時間を制御することに
より、該脱Na処理層の厚さを、5μm(比較例2)、
10μm(実施例1)とした。更に、比較のため脱Na
処理を行わず、洗剤と温水による洗浄のみを行った、青
板ガラス基板を用意した(比較例1)。なお、各比較
例、実施例は10素子ずつ作成し、特性の再現性につい
ても検討した。
<Example 1, Comparative Examples 1 and 2> (Step-1) Blue glass substrate (SiO 2 : 74%, Na 2
O: 12%, CaO: 9%, K 2 O: 3%, MgO: 2
%) In a mixed air stream of air and SO 2 at 550 ° C., followed by washing with hot water and drying to form a Na-free layer on the substrate surface (FIG. 3A). By controlling the treatment time, the thickness of the Na removal layer was reduced to 5 μm (Comparative Example 2),
The thickness was 10 μm (Example 1). Further, for comparison, Na removal
A soda-lime glass substrate was prepared, which was not subjected to any treatment but was washed only with a detergent and hot water (Comparative Example 1). In each of Comparative Examples and Examples, ten devices were prepared, and the reproducibility of characteristics was also examined.

【0140】(工程−2)次に基板の脱Na処理層6上
に(該処理層のない基板では、基板上に)フォトレジス
ト層を形成し、フォトリソグラフィー技術により、フォ
トレジスト層に素子電極の形状に対応する開口部を形成
した。この上に、真空蒸着法により、Ti5nm、Pt
100nmを成膜し、有機溶剤で上記フォトレジスト層
を溶解除去し、リフトオフにより素子電極2、3を形成
した(図3B)。素子電極の間隙Lは50μm、素子電
極長Wは500μmとした。
(Step-2) Next, a photoresist layer is formed on the substrate-removed Na-treated layer 6 (on a substrate without the treated layer, on the substrate), and the device electrode is formed on the photoresist layer by photolithography. An opening corresponding to the shape was formed. On top of this, Ti5 nm, Pt
A 100 nm film was formed, the photoresist layer was dissolved and removed with an organic solvent, and device electrodes 2 and 3 were formed by lift-off (FIG. 3B). The gap L between the device electrodes was 50 μm, and the length W of the device electrode was 500 μm.

【0141】(工程−3)次に、導電性膜を形成する。
まず、導電性膜のパターニングのためのマスクを形成す
るため、真空蒸着法により、Crを50nm成膜し、フ
ォトリソグラフィー技術により、導電性膜4の形状に対
応する開口を形成、これに酢酸Pdモノエタノールアミ
ン錯体の溶液をスピンナーを用いて塗布、乾燥させた
後、空気中で350℃10分間の加熱処理を行い、Pd
Oを主成分とする微粒子からなる導電性膜を形成、この
後ウェットエッチングによりCrを除去して、リフトオ
フにより所望の形状の導電成膜4を得た(図3C)。導
電成膜の厚さは約10nm、導電性膜の幅W’は300
μmである。導電性膜のシート抵抗は、実施例1が6×
104Ω/□、比較例1と2が2〜5×104Ω/□程度
で、脱Na処理層の厚さが10μm未満では、導電性膜
4(PdO微粒子膜)の抵抗値が減少しかつ、その値の
バラツキが大きくなる事がわかった。
(Step-3) Next, a conductive film is formed.
First, in order to form a mask for patterning the conductive film, Cr is deposited to a thickness of 50 nm by a vacuum evaporation method, and an opening corresponding to the shape of the conductive film 4 is formed by a photolithography technique. A solution of the monoethanolamine complex was applied using a spinner, dried, and then heated at 350 ° C. for 10 minutes in air to obtain Pd.
A conductive film composed of fine particles containing O as a main component was formed, and then Cr was removed by wet etching, and a conductive film 4 having a desired shape was obtained by lift-off (FIG. 3C). The thickness of the conductive film is about 10 nm, and the width W ′ of the conductive film is 300.
μm. The sheet resistance of the conductive film was 6 × in Example 1.
10 4 Ω / □, Comparative Examples 1 and 2 are about 2 to 5 × 10 4 Ω / □, and when the thickness of the Na removal layer is less than 10 μm, the resistance of the conductive film 4 (PdO fine particle film) decreases. In addition, it was found that the variation of the value became large.

【0142】この後、素子を図5に模式的に示す様に、
真空処理装置に設置した。55は真空チャンバー、56
は該真空チャンバー内を排気するための排気装置、50
は素子電極2、3間に電圧を印加し、電流を流すための
電源、50は素子に流れる電流(素子電流:If)を検
知するための電流計、54は電子放出素子から放出され
た電子を捕獲するためのアノード電極、53はアノード
電極に光電圧を印加するための高圧電源、52は電子放
出素子から放出された電子がアノード電極に捕獲される
ことにより流れる電流(放出電流:Ie)を検知するた
めの電流計である。
Thereafter, the element is schematically shown in FIG.
It was installed in a vacuum processing device. 55 is a vacuum chamber, 56
Is an exhaust device for exhausting the inside of the vacuum chamber, 50
Is a power supply for applying a voltage between the device electrodes 2 and 3 to flow a current, 50 is an ammeter for detecting a current (device current: If) flowing through the device, and 54 is an electron emitted from the electron-emitting device. , A high-voltage power supply 53 for applying a light voltage to the anode electrode, and a current 52 (emission current: Ie) flowing when electrons emitted from the electron-emitting device are captured by the anode electrode. It is an ammeter for detecting.

【0143】(工程−4)<フォーミング工程> 真空チャンバー内を排気し、圧力を1.3×10-4Pa
以下とし、電源51により素子電極間にパルス電圧を繰
り返し印加する。電圧の波形は図4Bに示す、波高値の
漸増する間隔はパルスを用い、パルス幅T1=1mse
c.、パルス間隔T2=10msec.とした。なお、
上記のパルス同士の間にパルス幅1msec.波高値
0.1Vの矩形波パルスを挿入し、これにより流れる電
流を測定することにより、素子電極間の抵抗値を検知し
た。検知される抵抗値が1MΩを超えた時点で、パルス
電圧の印加を終了した。この処理により、電子放出部5
が形成された(図3D)。
(Step-4) <Forming Step> The inside of the vacuum chamber was evacuated, and the pressure was increased to 1.3 × 10 −4 Pa.
Hereinafter, a pulse voltage is repeatedly applied between the element electrodes by the power supply 51. The waveform of the voltage is as shown in FIG. 4B.
c. , Pulse interval T2 = 10 msec. And In addition,
A pulse width of 1 msec. A resistance value between element electrodes was detected by inserting a rectangular wave pulse having a peak value of 0.1 V and measuring a current flowing thereby. When the detected resistance value exceeded 1 MΩ, the application of the pulse voltage was terminated. By this processing, the electron emission unit 5
Was formed (FIG. 3D).

【0144】(工程−5)N2:98%−H2:2%混合
ガスを、真空チャンバー内に導入し、内部を1気圧と
し、10分間保持する。還元のモニタするために、実施
例1、比較例1、2の各素子と同様の処理を工程−3ま
で行ったモニタ用素子を、同時に真空チャンバー中に設
置し、これにより抵抗値の変化をモニタした。実施例1
のモニタ用素子では、混合ガスの導入から約5分経過後
に素子電極間の抵抗が減少し始め、8分程度で抵抗の変
化が終了し、はじめの値から2桁程度低下した、比較例
1、2のモニタ用素子ではいずれも抵抗の低下が遅く、
10分間では抵抗値の変化が終了していない状態であ
り、特に比較例1では、抵抗値の変化は1桁にも達して
いない状態であった。
(Step-5) A mixed gas of N 2 : 98% -H 2 : 2% is introduced into a vacuum chamber, and the inside pressure is adjusted to 1 atm and maintained for 10 minutes. In order to monitor the reduction, the monitoring element which has been subjected to the same processing as in the elements of Example 1 and Comparative Examples 1 and 2 up to the step-3 is simultaneously installed in a vacuum chamber, whereby the change in the resistance value is reduced. Monitored. Example 1
In the monitoring device of Comparative Example 1, the resistance between the device electrodes started to decrease about 5 minutes after the introduction of the mixed gas, the change in resistance ended in about 8 minutes, and dropped by about two digits from the initial value. The resistance of each of the two monitoring elements decreases slowly,
In 10 minutes, the change in the resistance value was not completed, and particularly in Comparative Example 1, the change in the resistance value did not reach even one digit.

【0145】(工程−6)<活性化工程> 真空容器55内を再び排気し、圧力を一旦1.3×10
-4Pa以下とし、次いで真空容器55内にアセトンの蒸
気を導入し、圧力を2.7×10-1Paとし、電源51
により素子電極2、3間に波高値20Vの矩形はパルス
を印加した。この処理により電流計50により検知され
る素子電流Ifは、徐々に増加し、約30分でほぼ飽和
した。
(Step-6) <Activation Step> The inside of the vacuum vessel 55 is evacuated again, and the pressure is once set to 1.3 × 10
-4 Pa or less, and then acetone vapor was introduced into the vacuum vessel 55, the pressure was set to 2.7 × 10 -1 Pa, and the power supply 51
As a result, a pulse having a peak value of 20 V was applied between the device electrodes 2 and 3. As a result of this processing, the element current If detected by the ammeter 50 gradually increased and almost saturated in about 30 minutes.

【0146】(工程−7)<安定化工程> 真空容器55全体を不図示のヒーターにより約150℃
に加熱して排気し、10時間後に圧力が1.3×10-5
Paとなった。
(Step-7) <Stabilization Step> The entire vacuum vessel 55 is heated to about 150 ° C. by a heater (not shown).
And after 10 hours the pressure is 1.3 × 10 -5
Pa.

【0147】真空容器を加熱するヒーターの電源を切
り、室温に戻した後、作成した電子放出素子の電子放出
特性を測定した。素子電極2、3間には、波高値20
V、パルス幅1msec.、パルス間隔10msec.
の矩形パルスを印加、アノード電極54の電位は1k
V、電子放出素子とアノード電極の間隔はH=4mmと
した。実施例1、比較例1、2の各10素子に関して、
素子電極If及び放出電流Ieの測定値は以下のとおり
であった。
The power of the heater for heating the vacuum vessel was turned off, and the temperature was returned to room temperature. Then, the electron emission characteristics of the electron-emitting device thus produced were measured. A peak value of 20 is provided between the device electrodes 2 and 3.
V, pulse width 1 msec. , Pulse interval 10 msec.
Is applied, and the potential of the anode electrode 54 is 1 k
V, the distance between the electron-emitting device and the anode electrode was H = 4 mm. For each of the ten elements of Example 1, Comparative Examples 1 and 2,
The measured values of the device electrode If and the emission current Ie were as follows.

【0148】[0148]

【表1】 更に、上記実施例及び比較例の素子に対し、SIMSに
より導電性膜中および基体表面でのNa含有量を測定し
た。導電性膜中での全金属元素に対するNaの比率は、
実施例1では約800p.p.m.、比較例2が約25
00p.p.m.、比較例1が約10000p.p.
m.、基体表面での全金属元素に対するNaの比率が実
施例1で約1.5at%、比較例2で約23at%、比
較例1では約30at%であった。
[Table 1] Further, for the devices of the above Examples and Comparative Examples, the Na content in the conductive film and on the surface of the substrate was measured by SIMS. The ratio of Na to all metal elements in the conductive film is
In the first embodiment, about 800 p. p. m. Comparative Example 2 was about 25
00p. p. m. Comparative Example 1 was about 10,000 p. p.
m. The ratio of Na to all metal elements on the substrate surface was about 1.5 at% in Example 1, about 23 at% in Comparative Example 2, and about 30 at% in Comparative Example 1.

【0149】また、SIMSを用いてNa濃度の深さ方
向プロファイルを測定したところ、実施例では図21の
曲線aのように、内部から表面に向かって濃度が低下す
る結果が得られたが、比較例1では、表面で濃度がわず
かに上昇しているのが観測され、比較例2では図21の
曲線bのように、著しい濃度の上昇が見られた。また、
実施例1では、図中d'で表わされたNa濃度が基体内
部の一定の値になる深さは、約10μmであり、はじめ
に形成した脱Na処理層の厚さと一致した。
Further, when the profile of the Na concentration in the depth direction was measured by using SIMS, a result was obtained in which the concentration decreased from the inside toward the surface as shown by a curve a in FIG. In Comparative Example 1, a slight increase in the concentration was observed on the surface, and in Comparative Example 2, a remarkable increase in the concentration was observed as shown by a curve b in FIG. Also,
In Example 1, the depth at which the Na concentration represented by d ′ in the drawing became a constant value inside the substrate was about 10 μm, which coincided with the thickness of the Na removal treatment layer formed first.

【0150】(実施例2)図1A,Bに示すのと同様の
構成の電子放出素子を、図7に模式的に示すように基体
上に複数配置しさらにマトリクス状配線を配置した電子
源を、以下に示す手順により作成した。図15A〜Hを
参照しながら、製造の手順を説明する。
Example 2 An electron source having a plurality of electron-emitting devices having the same configuration as shown in FIGS. 1A and 1B is arranged on a substrate as schematically shown in FIG. It was created according to the following procedure. The manufacturing procedure will be described with reference to FIGS.

【0151】(工程−1)実施例1と同じ組成を有する
青板ガラスの基体を、SO2 ガスと空気の混合ガス気流
中で550℃で8時間保持し、次いで温水洗浄と乾燥を
行った。この処理により約50μmの脱Na処理層が形
成された。
(Step-1) A soda lime glass substrate having the same composition as in Example 1 was kept at 550 ° C. for 8 hours in a mixed gas stream of SO 2 gas and air, and then washed with hot water and dried. By this treatment, a Na removal layer of about 50 μm was formed.

【0152】(工程−2)基体71の脱Na処理層(表
面処理層)6の上に真空蒸着法により厚さ5nmのC
r、厚さ600nmのAuを順次堆積し、この上にフォ
トレジスト(AZ1370;ヘキスト社製)層を形成、
フォトマスクを用いて露光、現像した後、ウェットエチ
ングによりAu/Cr膜をパターニングし、フォトレジ
ストを溶解除去して下配線(X方向配線)72を形成し
た(図15A)。
(Step-2) A 5 nm-thick C layer is formed on the base-removed Na-treated layer (surface treated layer) 6 of the substrate 71 by a vacuum evaporation method.
r, Au having a thickness of 600 nm is sequentially deposited, and a photoresist (AZ1370; manufactured by Hoechst) is formed thereon.
After exposure and development using a photomask, the Au / Cr film was patterned by wet etching, and the photoresist was dissolved and removed to form a lower wiring (X-direction wiring) 72 (FIG. 15A).

【0153】(工程−3)厚さ1μmのSiO2 よりな
る層間絶縁層151をスパッタリング法により堆積し
(図15B)、次いでエッチング用マスクとなるフォト
レジストパターンを形成、CF4 とH2 を用いた反応性
イオンエッチング(RIE,Reactive Ion Etching) 法
により層間絶縁層151にコンタクトホール152を設
けた(図15C)。
(Step-3) An interlayer insulating layer 151 made of SiO 2 having a thickness of 1 μm is deposited by a sputtering method (FIG. 15B), and then a photoresist pattern serving as an etching mask is formed, using CF 4 and H 2 . A contact hole 152 was formed in the interlayer insulating layer 151 by a reactive ion etching (RIE) method (FIG. 15C).

【0154】(工程−4)フォトレジスト(DR−20
00N;日立化成(株)製)を用いて素子電極形成用の
マスクパターンを作成した後、スパッタ法によりPt5
0nmを堆積、フォトレジストを溶解、除去してリフト
オフにより素子電極2,3を形成した(図15D)。素
子電極の間隔L=2μm、素子電極の幅(図1AのW)
は300μmとした。
(Step-4) Photoresist (DR-20)
00N; manufactured by Hitachi Chemical Co., Ltd.), and then a Pt5 film was formed by sputtering.
0 nm was deposited, the photoresist was dissolved and removed, and device electrodes 2 and 3 were formed by lift-off (FIG. 15D). Element electrode spacing L = 2 μm, element electrode width (W in FIG. 1A)
Was set to 300 μm.

【0155】(工程−5)厚さ5nmのTi、厚さ50
0nmのAuを真空蒸着法により順次堆積し、上記と同
様のリフトオフにより、Y方向配線(上配線)73を形
成した(図15E)。
(Step-5) Ti having a thickness of 5 nm and a thickness of 50
Au of 0 nm was sequentially deposited by a vacuum evaporation method, and a Y-direction wiring (upper wiring) 73 was formed by the same lift-off as described above (FIG. 15E).

【0156】(工程−6)酢酸Pdモノエタノールアミ
ン錯体の溶液をスピンナーを用いて塗布、乾燥させた
後、空気中で850℃10分間の加熱処理を行い、Pd
Oを主成分とする微粒子からなる導電性膜を形成し(図
15F)、ドライエッチングにより不要部分を除去して
所望の形状の導電性膜4を形成した(図15G)。該導
電性膜のシート抵抗は、5×104 Ω/□程度であっ
た。
(Step-6) A solution of a Pd-monoethanolamine acetic acid complex was applied using a spinner, dried, and then heat-treated at 850 ° C. for 10 minutes in air to obtain Pd.
A conductive film composed of fine particles containing O as a main component was formed (FIG. 15F), and unnecessary portions were removed by dry etching to form a conductive film 4 having a desired shape (FIG. 15G). The sheet resistance of the conductive film was about 5 × 10 4 Ω / □.

【0157】(工程−7)コンタクトホール152以外
をフォトレジストで覆い、真空蒸着法により5nmのT
i、500nmのAuを順次堆積、フォトレジストを除
去して不要部分の該堆積膜を除去することにより、コン
タクトホールを埋め込んだ(図15H)。
(Step-7) The portions other than the contact hole 152 are covered with a photoresist, and a 5 nm T
i, 500 nm of Au was sequentially deposited, the photoresist was removed, and the unnecessary portion of the deposited film was removed to bury the contact hole (FIG. 15H).

【0158】(工程−8)図8のように、上記電子源を
形成した基板71とリアプレート81、フェースプレー
ト86(ガラス基板83の内面に蛍光膜84、メタルバ
ック85が形成されている)、支持枠82を組み合わせ
て接合した。なお外囲器内に不図示である高周波加熱用
ゲッタが配置されており、同じく不図示である外囲器内
の雰囲気を制御するための排気管が外囲器に取り付けら
れている。接合は、接合部にフリットガラスを塗布し、
大気中で450℃10分間の加熱処理を行うことにより
行った。この熱処理条件に対し、必要な脱Na処理層の
厚さは、式(1)から見積もられる値が前述したとおり
約50μmである。本実施例では50μmの脱Na処理
層が形成されており、効果が期待できる。
(Step-8) As shown in FIG. 8, the substrate 71 on which the electron source is formed, the rear plate 81, and the face plate 86 (the fluorescent film 84 and the metal back 85 are formed on the inner surface of the glass substrate 83). And the support frame 82 were combined and joined. A high-frequency heating getter (not shown) is disposed in the envelope, and an exhaust pipe for controlling the atmosphere in the envelope (not shown) is attached to the envelope. For joining, apply frit glass to the joint,
The heat treatment was performed at 450 ° C. for 10 minutes in the air. Under this heat treatment condition, the required thickness of the Na removal layer is about 50 μm as estimated from the expression (1), as described above. In this embodiment, a 50 μm-thick Na removal layer is formed, and the effect can be expected.

【0159】本実施例で用いた蛍光膜84は、図9Aに
模式的に示すような、蛍光体91をストライプ形状に配
置したもので、まず黒色部材91よりなるブラックスト
ライプを形成し、その間に3原色に対応する蛍光体91
を形成したものである。黒色部材の材質は通常よく用い
られる黒鉛を主成分とするものであり、蛍光体の塗布は
スラリー法を用いた。
As shown in FIG. 9A, the phosphor film 84 used in this embodiment is a phosphor film 91 in which phosphors 91 are arranged in a stripe shape. First, a black stripe made of a black member 91 is formed. Phosphor 91 corresponding to three primary colors
Is formed. The material of the black member is usually composed mainly of graphite, and the phosphor is applied by a slurry method.

【0160】蛍光膜上にはメタルバック85を設ける。
本実施例では、蛍光膜表面を平滑化処理(通常「ファイ
ルミング」と呼ばれる)した後、Alを真空蒸着するこ
とにより形成した。
A metal back 85 is provided on the fluorescent film.
In the present embodiment, Al was formed by vacuum vapor deposition after smoothing the surface of the fluorescent film (usually called “filing”).

【0161】なお、導電性を向上させるため、蛍光膜8
4とガラス基板83の間に透明電極を設ける場合もある
が、本実施例では上記構成により十分導電性が得られた
ので、透明電極は設けていない。
In order to improve the conductivity, the fluorescent film 8
In some cases, a transparent electrode is provided between the substrate 4 and the glass substrate 83; however, in this embodiment, no transparent electrode is provided because sufficient conductivity was obtained by the above configuration.

【0162】上記の接合を行う際、蛍光体と電子源の電
子放出素子の位置を厳密に対応させる必要があるため、
注意深く位置合わせを行う。
When performing the above-described bonding, it is necessary to exactly correspond the positions of the phosphor and the electron-emitting device of the electron source.
Carefully align.

【0163】(工程−9)上記工程において、フェース
プレート86、リアプレート81と支持枠82により構
成された外囲器88の内部を排気管(不図示)を通じて
排気装置(主ポンプとして油拡散ポンプを使用)により
排気し、圧力を1.8×10-8Pa以下まで下げた後、
電子源の配線を通じて素子電極間に実施例1〜3と同様
にパルス電圧を印加することにより電子放出部の形成を
行った。この処理はX方向配線を1本に接続された素子
の行毎に行い、1素子あたりの抵抗値が1MΩを超えた
ところで、その行の処理を終了し、次の行の処理に移
る。これを繰り返したすべての素子の処理を行った。
(Step-9) In the above step, the inside of the envelope 88 constituted by the face plate 86, the rear plate 81 and the support frame 82 is evacuated through an exhaust pipe (not shown) to an exhaust device (oil diffusion pump as a main pump). ), And reduce the pressure to 1.8 × 10 −8 Pa or less.
An electron emitting portion was formed by applying a pulse voltage between the device electrodes through the wiring of the electron source in the same manner as in Examples 1 to 3. This processing is performed for each row of elements connected to one X-direction wiring, and when the resistance value per element exceeds 1 MΩ, the processing of that row is terminated and the processing of the next row is started. This was repeated to process all the elements.

【0164】(工程−10)外囲器内にH2:2%−
2:98%の混合ガスを導入して10分間放置して導
電性膜の還元処理を行った。続いて外囲器内を再度排気
して圧力を1.3×10 -3Pa以下まで下げた後、波高
値20Vのパルス電圧を各素子行に順次印加することを
繰り返して、活性化処理を行った。排気装置に油拡散ポ
ンプを用いていることにより、外囲器内に有機物質が存
在し、活性化処理が行われる。次いで、排気装置を主ポ
ンプに磁気浮上型ターボポンプを用いたものに切り替
え、外囲器全体を加熱しながら排気を続けることによ
り、安定化処理を行い、高周波加熱法によるゲッタ処置
を行った後、排気管を加熱、融着して封じ切った。
(Step-10) H in the envelopeTwo: 2%-
NTwo: Introduce 98% mixed gas and leave for 10 minutes
A reduction treatment of the conductive film was performed. Then exhaust the inside of the envelope again
To 1.3 × 10 -3After lowering to Pa or less, wave height
Applying a pulse voltage of 20V to each element row sequentially
The activation treatment was repeatedly performed. Oil diffusion port on exhaust system
The use of a pump allows the presence of organic substances in the envelope.
The activation process is performed. Next, the exhaust system is
Switch to pump using magnetic levitation type turbo pump
By continuing to exhaust while heating the entire envelope
Stabilization process and getter treatment by high frequency heating method.
After that, the exhaust pipe was heated, fused and sealed.

【0165】(実施例3)実施例2の工程−1におい
て、基体の外周部にCr蒸着膜を形成して、この部分に
は脱Na処理層が形成されないようにした以外は、工程
−7まで、実施例2と同様の工程を行った。
(Example 3) [0165] Except that in step-1 of Example 2, a Cr vapor-deposited film was formed on the outer peripheral portion of the substrate, and a Na removal layer was not formed on this portion, the process-7 was carried out. Until then, the same steps as in Example 2 were performed.

【0166】次いで、工程−8と同様に外囲器を形成し
たが、本実施例では、電子源の基体がリアプレートの役
割を兼ねるものである。基体71と支持枠82の接合部
は脱Na処理層が設けられていない部分161である。
この後、工程9−10を実施例2と同様に行った。図1
7に本実施例の画像形成装置の構成を模式的に示した。
Next, an envelope was formed in the same manner as in Step-8, but in this embodiment, the base of the electron source also functions as a rear plate. The joint between the base 71 and the support frame 82 is a portion 161 where no Na removal layer is provided.
Thereafter, Steps 9 to 10 were performed in the same manner as in Example 2. FIG.
FIG. 7 schematically shows the configuration of the image forming apparatus of this embodiment.

【0167】(比較例3)実施例2の、工程−1の替わ
りに、洗剤と温水による基板洗浄のみを行ったことを除
き、実施例2と同様の工程により、画像形成装置を作成
した。
(Comparative Example 3) An image forming apparatus was prepared in the same manner as in Example 2, except that only the substrate was washed with a detergent and hot water instead of Step-1 of Example 2.

【0168】上記実施例2,3及び比較例3の画像形成
装置を、全面を白色表示させ、輝度分布を観察したとこ
ろ、実施例2,3が同程度の輝度均一性を示しているの
に対し、比較例3の装置では暗くなっている部分が多
く、明らかに均一性が劣っていた。これは主に、比較例
3においては外囲器の部材などを接合する際の熱処理に
よるNaイオンの導電性膜中への拡散のため、導電性膜
を還元する際の反応速度にバラツキが生じ抵抗値のバラ
ツキが生じ、電子放出特性が素子ごとに異なったためと
思われる。評価終了後、電子源の基板を取り外し、上記
層間絶縁層と基板についてNaの濃度の測定をSIMS
によって行ったところ、実施例2,3とも表面でのNa
濃度は全金属元素に対する比率で15%程度であるのに
対し、比較例3では37%と大幅に増加していた。ま
た、Na濃度の深さ方向のプロファイルは、実施例につ
いては図21の曲線aと同様の傾向、比較例3について
は曲線bと同様の傾向を示すものであった。
When the image forming apparatuses of Examples 2 and 3 and Comparative Example 3 were displayed in white on the entire surface and the luminance distribution was observed, it was found that Examples 2 and 3 showed the same level of luminance uniformity. On the other hand, in the device of Comparative Example 3, many portions were dark, and the uniformity was clearly inferior. This is mainly due to the diffusion of Na ions into the conductive film due to the heat treatment at the time of joining the members of the envelope and the like in Comparative Example 3, so that the reaction speed at the time of reducing the conductive film varies. This is probably because the resistance value varied and the electron emission characteristics differed from element to element. After the evaluation, the substrate of the electron source was removed, and the concentration of Na was measured for the interlayer insulating layer and the substrate by SIMS.
As a result, in Examples 2 and 3, Na
The concentration was about 15% as a percentage of the total metal elements, while in Comparative Example 3, it was significantly increased to 37%. Further, the profile of the Na concentration in the depth direction showed the same tendency as that of the curve a in FIG. 21 for the example, and the same tendency as the curve b for the comparative example 3.

【0169】(実施例4)実施例1で用いたのと同じ組
成の青板ガラス基体を、洗剤及び純水により洗浄した
後、硫酸アンモニウム水溶液を基体表面にスプレーコー
トして乾燥させた。ついで550℃1時間の加熱処理を
施した。
Example 4 A soda lime glass substrate having the same composition as that used in Example 1 was washed with a detergent and pure water, and then an ammonium sulfate aqueous solution was spray-coated on the surface of the substrate and dried. Next, a heat treatment was performed at 550 ° C. for 1 hour.

【0170】この処理では次の反応により、Na2 Oと
して存在するNaが基板表面に硫酸ナトリウムとして析
出し、基体表面付近のNa2 Oの濃度が低下すると考え
られる。
In this treatment, it is considered that Na present as Na 2 O precipitates as sodium sulfate on the substrate surface by the following reaction, and the concentration of Na 2 O near the substrate surface decreases.

【0171】 (NH43 SO4 →(NH4 )HSO4 +NH3 (NH4 )HSO4 +Na2 O→Na2 SO4 +NH3
+H2 O 次いで、80℃の温水で1時間洗浄したのち乾燥させ
た。これにより約10μmの脱Na処理層が形成され
た。以下実施例1〜3の工程−2以降と同様の手順で、
電子放出素子を作成した。電子放出特性を測定したとこ
ろ、実施例3とほぼ同様の特性を示した。Naの濃度の
測定も同様に行ったところ、これも実施例3と同じ傾向
を示した。
(NH 4 ) 3 SO 4 → (NH 4 ) HSO 4 + NH 3 (NH 4 ) HSO 4 + Na 2 O → Na 2 SO 4 + NH 3
+ H 2 O Then, the substrate was washed with warm water of 80 ° C. for 1 hour and dried. As a result, a layer of about 10 μm of Na removal was formed. Hereinafter, in the same procedure as in step-2 and subsequent steps of Examples 1 to 3,
An electron-emitting device was created. When the electron emission characteristics were measured, the characteristics were almost the same as those in Example 3. When the measurement of the concentration of Na was performed in the same manner, the same tendency as in Example 3 was shown.

【0172】(実施例5)本実施例は、図18に模式的
に示す構造を有する。なお、図では構造を分かり易くす
るため、部材の一部を消去してある。図19を参照しな
がら、製造方法を説明する。
(Embodiment 5) This embodiment has a structure schematically shown in FIG. In the drawings, some of the members are omitted for easy understanding of the structure. The manufacturing method will be described with reference to FIG.

【0173】(工程−1)実施例1と同様の組成の青板
ガラスを洗剤と純水により洗浄した後、スクリーン印刷
法により、素子電極171の形状のMODペースト(D
U−2110;ノリタケ(株)製)のパターンを形成し
た。該MODペーストは金属成分として金を含むもので
ある。
(Step-1) Blue sheet glass having the same composition as in Example 1 was washed with a detergent and pure water, and then the MOD paste (D) having the shape of the device electrode 171 was formed by screen printing.
U-2110; manufactured by Noritake Co., Ltd.). The MOD paste contains gold as a metal component.

【0174】印刷後、110℃で20分間乾燥し、次い
で熱処理装置によりピーク温度580℃ピーク保持時間
8分間の条件で上記MODペーストを焼成し、厚さ0.
3μmの素子電極151を形成した。素子電極間隔は7
0μmとした(図19A)。なお、この工程でMODペ
ーストを焼成する際に、SO2 ガスが発生する。これに
より青板ガラス基体表面に脱Na処理層が形成される。
After printing, drying was performed at 110 ° C. for 20 minutes, and then the MOD paste was baked by a heat treatment apparatus under the conditions of a peak temperature of 580 ° C. and a peak holding time of 8 minutes.
An element electrode 151 of 3 μm was formed. The element electrode spacing is 7
0 μm (FIG. 19A). When firing the MOD paste in this step, SO 2 gas is generated. Thereby, a Na removal layer is formed on the surface of the blue glass substrate.

【0175】(工程−2)次いで、金属成分として銀を
含むペースト材料(NP−4028A;ノリタケ(株)
製)を用い、スクリーン印刷法により下配線172のパ
ターンを形成、工程−1と同様の条件で焼成して下配線
を形成した(図19B)。
(Step-2) Next, a paste material containing silver as a metal component (NP-4028A; Noritake Co., Ltd.)
The pattern of the lower wiring 172 was formed by the screen printing method, and baked under the same conditions as in step 1 to form the lower wiring (FIG. 19B).

【0176】(工程−3)次に、PbOを主成分とする
ペーストを用い、層間絶縁層173のパターンを印刷
し、工程−1と同様の条件で焼成し、層間絶縁層173
を形成した(図19C)。該層間絶縁層は素子電極17
1の一方と、後の工程で形成する上配線とが接続される
よう、切欠き部分を有している。
(Step-3) Next, using a paste containing PbO as a main component, a pattern of the interlayer insulating layer 173 is printed, and baked under the same conditions as in the step-1.
Was formed (FIG. 19C). The interlayer insulating layer is a device electrode 17.
1 has a notch so that it can be connected to an upper wiring formed in a later step.

【0177】(工程−4)工程−2と同様の方法で、上
配線174を形成し(図19D)、配線を形成した基体
を温水洗浄する。これにより、工程−1の結果、基体表
面に析出した硫酸ナトリウムが除去される。また、その
他の工程で表面に付着したゴミなども同時に除去され
る。
(Step-4) In the same manner as in step-2, the upper wiring 174 is formed (FIG. 19D), and the substrate on which the wiring has been formed is washed with warm water. As a result, the sodium sulfate deposited on the substrate surface as a result of Step-1 is removed. Also, dust and the like attached to the surface in other steps are removed at the same time.

【0178】(工程−5)次いで、実施例2の工程−6
と同様にして、導電性膜4を形成した(図19E) こ
の後、実施例2と同様の手順で画像形成装置を形成し、
特性を調べたところ、実施例2とほぼ同様の結果が得ら
れた。
(Step-5) Next, Step-6 of Example 2
The conductive film 4 was formed in the same manner as described above (FIG. 19E). Thereafter, an image forming apparatus was formed in the same procedure as in the second embodiment.
When the characteristics were examined, almost the same results as in Example 2 were obtained.

【0179】(実施例6)実施例3と同様に基体の外周
部にCr蒸着膜を形成し、次いで実施例4と同時に硫酸
アンモニウム水溶液を基体表面にスプレーコートし、乾
燥させた後、550℃に5時間保持し、次いで温水洗浄
と乾燥を行った。
(Example 6) A Cr vapor-deposited film was formed on the outer periphery of the substrate in the same manner as in Example 3, and then simultaneously with Example 4, an ammonium sulfate aqueous solution was spray-coated on the substrate surface and dried. It was kept for 5 hours, and then washed with hot water and dried.

【0180】次いで、実施例5と同様の手順で画像形成
装置の形成を行い、特性を調べたところ、実施例2とほ
ぼ同様の結果が得られた。
Next, an image forming apparatus was formed in the same procedure as in Example 5, and the characteristics were examined. As a result, almost the same results as in Example 2 were obtained.

【0181】(実施例7)実施例5と同様の工程によ
り、電子源を作成した。ただし、MODペーストの焼成
を行う際に、基体が外周部に金属マスクを押し当ててこ
の部分にMODペーストから放出されるSO2 ガスが触
れないようにした。画像形成装置の組み立ては、実施例
5と同様に行った。特性を調べたところ、実施例2およ
び5とほぼ同様の結果であった。上記実施例5〜7につ
いて、評価の終了後、SIMSにより、2at%以下で
あり、深さ方向のプロファイルは図21の曲線aと同じ
傾向のものであった。
(Example 7) An electron source was produced by the same steps as in Example 5. However, when firing the MOD paste, the base pressed the metal mask against the outer peripheral portion so that the SO 2 gas released from the MOD paste did not touch this portion. The image forming apparatus was assembled in the same manner as in Example 5. When the characteristics were examined, the results were almost the same as those in Examples 2 and 5. For the above Examples 5 to 7, after completion of the evaluation, the result was not more than 2 at% by SIMS, and the profile in the depth direction had the same tendency as the curve a in FIG.

【0182】(実施例8)実施例1と同じ組成の青板ガ
ラス基体を洗剤と純水で洗浄し、乾燥した後、常圧CV
D装置を用い、Tetraethyl-orthosilicate(TEOS)
と Trmethylphosphate(TMP)をソースガスとして約
3μmのリンを含むガラス(PSG)よりなるNa捕獲
層を形成した。上記2種のソースガスの混合比を変える
ことでリンの含有量が制御でき、本実施例では3%とし
た。
(Example 8) A blue sheet glass substrate having the same composition as in Example 1 was washed with a detergent and pure water, dried, and then subjected to normal pressure CV.
Tetraethyl-orthosilicate (TEOS) using D equipment
Then, a Na capture layer made of glass (PSG) containing about 3 μm of phosphorus was formed using TrMP and Trmethylphosphate (TMP) as source gases. The content of phosphorus can be controlled by changing the mixing ratio of the two kinds of source gases. In this embodiment, the content is set to 3%.

【0183】以降、実施例1の工程−2〜7と同様の手
順で電子放出素子を作成した。特性を調べたところ、実
施例1とほぼ同程度の特性が得られた。
Thereafter, an electron-emitting device was prepared in the same procedure as in Steps 2 to 7 of Example 1. When the characteristics were examined, approximately the same characteristics as in Example 1 were obtained.

【0184】上記Na捕獲層の中では、NaとPとの間
に結合が生じ、Naの拡散速度が通常のガラス中と比べ
て遅くなるものと思われる。このため、実施例1のNa
処理層よりも薄いNa捕獲層により、同程度の効果が得
られるものと思われる。Na濃度の測定をSIMSによ
り行ったところ、表面でのNa濃度は全金属元素に対す
る比で2%以下で、深さ方向のプロファイルは、青板ガ
ラスとNa捕獲層の境界と思われる位置でやや急峻な変
化を示す以外は、図21の曲線aと同じ傾向のものであ
った。
[0184] In the above-mentioned Na trapping layer, a bond is generated between Na and P, and the diffusion rate of Na seems to be lower than that in ordinary glass. For this reason, Na of Example 1
It seems that the same effect can be obtained by the Na capture layer which is thinner than the treatment layer. When the concentration of Na was measured by SIMS, the concentration of Na on the surface was 2% or less relative to the total metal elements, and the profile in the depth direction was slightly steep at a position considered to be the boundary between the blue sheet glass and the Na trapping layer. The curve had the same tendency as curve a in FIG.

【0185】(実施例9)青板ガラス基体の表面にNa
の一部をKに置換したガラス(カリウム置換ガラス)よ
りなるNa捕獲層を4μm形成し、実施例1の工程2〜
7と同様の手順で電子放出素子を形成した。特性は実施
例1とほぼ同様であった。カリウム置換ガラス中ではい
わゆるアルカリ混合効果により、Naの拡散速度が遅く
なり、拡散係数が1桁程度小さくなる。この効果は、N
aとKの比率に関して広範囲で生ずるので、両元素の比
率に関してはそれほど厳密でなくても良い。したがっ
て、実施例1の脱Na処理層に比べ1/3程度の厚さの
Na捕獲層があれば、同程度の効果が得られるものと予
想されるが、この結果は予想が正しかったことを示して
いる。
(Example 9) Na was applied to the surface of a soda lime glass substrate.
A 4 μm-thick Na trapping layer made of glass (potassium-substituted glass) in which a part of K was replaced with K was formed.
An electron-emitting device was formed in the same procedure as in Example 7. The characteristics were almost the same as in Example 1. In the potassium-substituted glass, the diffusion rate of Na decreases due to the so-called alkali mixing effect, and the diffusion coefficient decreases by about one digit. This effect is N
Since the ratio between a and K occurs in a wide range, the ratio between the two elements does not need to be very strict. Therefore, it is expected that the same effect can be obtained if there is a Na capture layer having a thickness of about 1/3 as compared with the Na removal layer of Example 1, but this result is correct. Is shown.

【0186】なお、上記カリウムガラスよりなるNa捕
獲層の形成は、約500℃に加熱して溶解した硝酸カリ
ウムの融液中に実施例1で用いたのと同様の青板ガラス
を浸漬して、表面から3μmの層中にNaを部分的にK
に置換した。
The formation of the Na trapping layer made of the potassium glass was carried out by immersing the same soda lime glass as used in Example 1 in a melt of potassium nitrate dissolved by heating to about 500 ° C. Na in a 3 μm layer from K
Was replaced with

【0187】Na濃度の測定を行ったところ、表面付近
では前金属元素に対し5at%で、深さ方向のプロファ
イルは、図21の曲線aと同じ傾向のものであった。N
a捕獲層におけるNaとKの交換は完全に行われるので
はないため、5at%という他の実施例よりもやや高い
濃度となっているが、元々Na捕獲層中でのNa拡散速
度が遅いため、導電性膜に与える悪影響が他の実施例と
同じように低減されているのであろう。
When the Na concentration was measured, it was 5 at% with respect to the premetal element near the surface, and the profile in the depth direction had the same tendency as the curve a in FIG. N
a) The exchange between Na and K in the trapping layer is not completely performed, so that the concentration is slightly higher than that of the other examples of 5 at%, but originally the diffusion rate of Na in the Na trapping layer is slow. The adverse effect on the conductive film may be reduced as in the other embodiments.

【0188】(比較例4)PSGよりなるNa捕獲層の
厚さを2μmとした以外は、実施例8と同様に電子放出
素子を作成した。
Comparative Example 4 An electron-emitting device was manufactured in the same manner as in Example 8, except that the thickness of the Na capture layer made of PSG was changed to 2 μm.

【0189】(比較例5)カリウム置換ガラスよりなる
Na捕獲層の厚さを、2μmとした以外は、実施例8と
同様に電子放出素子を作成した。
Comparative Example 5 An electron-emitting device was produced in the same manner as in Example 8, except that the thickness of the Na trapping layer made of potassium-substituted glass was changed to 2 μm.

【0190】比較例4,5の素子について、実施例1な
どと同様の測定を行ったところ、比較例2と同程度の特
性が得られ、上記実施例8,9と比べ、特性が悪いこと
が分かった。SIMSによる導電性膜および基体表面に
おけるNa量および深さ方向のNa濃度のプロファイル
の測定結果は、比較例2と同程度であった。これはNa
捕獲層の厚さが十分ではなく、PdOよりなる導電性膜
中にNaが入り込むことにより、還元処理の速度が遅く
なったためと思われる。
When the same measurement as in Example 1 was performed on the devices of Comparative Examples 4 and 5, the same characteristics as those of Comparative Example 2 were obtained, and the characteristics were inferior to those of Examples 8 and 9. I understood. The measurement results of the profiles of the amount of Na and the Na concentration in the depth direction on the surface of the conductive film and the substrate by SIMS were comparable to those of Comparative Example 2. This is Na
This is probably because the thickness of the trapping layer was not sufficient, and Na entered the conductive film made of PdO, thereby reducing the speed of the reduction treatment.

【0191】(実施例10)実施例1と同じ組成の青板
ガラス基板を洗浄した後、実施例9と同様の処理を行
い、表面にK置換ガラスよりなるNa捕獲層を形成し
た。この層の厚さが17μmとなるよう、処理時間を調
整した。続いて、実施例2の工程−2から工程−10と
同様にしてマトリクス状に配線された電子源を有する画
像形成装置を形成した。実施例2と同様にして輝度分布
を観察したところ、実施例2とほぼ同じ結果であった。
本実施例におけるNa捕獲層の厚さは実施例2の脱Na
処理層の約1/3であるが、これにより実施例2と同程
度の効果が得られたことは予想と合致した。
(Example 10) After cleaning a soda lime glass substrate having the same composition as in Example 1, the same treatment as in Example 9 was performed to form a Na capture layer made of K-substituted glass on the surface. The processing time was adjusted so that the thickness of this layer was 17 μm. Subsequently, an image forming apparatus having electron sources wired in a matrix was formed in the same manner as in Step-2 to Step-10 of Example 2. Observation of the luminance distribution in the same manner as in Example 2 gave almost the same results as in Example 2.
The thickness of the Na trapping layer in this embodiment is the same as that of the second embodiment.
Although it was about 1/3 of the treatment layer, it was in agreement with the expectation that the same effect as that of Example 2 was obtained.

【0192】(実施例11)比較例2の工程−1と同様
の方法で、厚さ約5μmの脱Na処理層を形成した後、
実施例8と同様の方法で、厚さ2μmのPSG(リン含
有量3%)よりなるNa捕獲層を形成した。
(Example 11) In the same manner as in Step 1 of Comparative Example 2, after forming a Na-free layer having a thickness of about 5 µm,
In the same manner as in Example 8, a 2 μm-thick Na capture layer made of PSG (phosphorus content: 3%) was formed.

【0193】この後、実施例1の工程−2〜7と同様の
手順で電子放出素子を形成した。特性を調べたところ、
実施例1とほぼ同様の特性が得られた。Na濃度はNa
捕獲層と脱Na処理層の境界と思われる位置でやや急峻
な変化を示した以外は実施例1とほぼ同じであった。
Thereafter, an electron-emitting device was formed in the same procedure as in Steps 2 to 7 of Example 1. After examining the characteristics,
Almost the same characteristics as in Example 1 were obtained. Na concentration is Na
It was almost the same as Example 1 except that a slightly steep change was shown at the position considered to be the boundary between the trapping layer and the Na removal layer.

【0194】(実施例12)実施例1で用いたのと同じ
組成の青板ガラス基体を洗剤および純水により洗浄した
後、硫酸アンモニウム水溶液を基体表面にスプレーコー
トして乾燥させた。ついで550℃1時間加熱処理を施
し、80℃の温水により洗浄、乾燥した。次いで実施例
8と同様の方法でPSGよりなるNa捕獲層を形成し
た。本実施例においてはNa捕獲層の厚さは1μm、リ
ン含有量は5%とした。
Example 12 After washing a soda lime glass substrate having the same composition as that used in Example 1 with a detergent and pure water, an ammonium sulfate aqueous solution was spray-coated on the surface of the substrate and dried. Then, a heat treatment was performed at 550 ° C. for 1 hour, followed by washing with hot water at 80 ° C. and drying. Next, a Na capture layer made of PSG was formed in the same manner as in Example 8. In this example, the thickness of the Na capture layer was 1 μm, and the phosphorus content was 5%.

【0195】この後、実施例1の工程−2〜7と同様の
手順で電子放出素子を形成した。特性を調べたところ、
実施例1とほぼ同様の特性が得られた。Na濃度はNa
捕獲層と脱Na処理層の境界と思われる位置でやや急峻
な変化を示した以外は実施例1とほぼ同じであった。
Thereafter, an electron-emitting device was formed in the same procedure as in Steps 2 to 7 of Example 1. After examining the characteristics,
Almost the same characteristics as in Example 1 were obtained. Na concentration is Na
It was almost the same as Example 1 except that a slightly steep change was shown at the position considered to be the boundary between the trapping layer and the Na removal layer.

【0196】(実施例13)実施例2の工程−1と同様
の方法で、青板ガラス基体表面に脱Na処理層を形成す
る。但し処理時間を時間を1時間とし、厚さを約10μ
mとした。
(Example 13) In the same manner as in Step 1 of Example 2, a layer for removing Na is formed on the surface of a soda lime glass substrate. However, the processing time is 1 hour, and the thickness is about 10μ.
m.

【0197】次いで実施例8と同様の方法でPSGより
なるNa捕獲層を形成した。厚さは1.5μm、リン含
有量は9%とした。
Next, a Na capture layer made of PSG was formed in the same manner as in Example 8. The thickness was 1.5 μm and the phosphorus content was 9%.

【0198】以降、実施例2の工程−2〜10と同様の
手順でマトリクス配線の電子源およびそれを用いた画像
形成装置を作成した。
Thereafter, an electron source of matrix wiring and an image forming apparatus using the same were prepared in the same procedure as in steps -2 to 10 of Example 2.

【0199】(実施例14)本実施例は構成、製法とも
実施例13とほぼ同じであるが、図18のようにNa捕
獲層7が層間絶縁層131上に形成されているものであ
る。従って、層間絶縁層を形成した後に、Na捕獲層を
形成した。
(Embodiment 14) This embodiment is almost the same in construction and manufacturing method as in Embodiment 13, except that the Na trapping layer 7 is formed on the interlayer insulating layer 131 as shown in FIG. Therefore, after forming the interlayer insulating layer, the Na capture layer was formed.

【0200】(実施例15)実施例5と同様に青板ガラ
ス基体の周辺部にCr蒸着膜を形成したマスクとして、
SO2 ガスと空気の混合ガス気流中で550℃3時間の
熱処理を行い、次いで温水洗浄、乾燥を行い厚さ約10
μmの脱Na処理層を形成した。次いで実施例13と同
じ方法でリン含有量10%、厚さ1.5μmのPSGよ
りなるNa捕獲層を形成した。次いで上記Cr蒸着膜を
除去した。
(Example 15) In the same manner as in Example 5, a mask in which a Cr vapor-deposited film was formed on the periphery of a soda lime glass substrate was used.
Heat treatment at 550 ° C. for 3 hours in a mixed gas stream of SO 2 gas and air, followed by washing with hot water and drying to a thickness of about 10
A μm-free Na-treated layer was formed. Next, a Na capture layer made of PSG having a phosphorus content of 10% and a thickness of 1.5 μm was formed in the same manner as in Example 13. Next, the Cr deposited film was removed.

【0201】以降、実施例5と同様の手順で電子源、更
に画像形成装置を作成した。
Thereafter, an electron source and an image forming apparatus were prepared in the same procedure as in the fifth embodiment.

【0202】実施例13〜15の画像形成装置を評価し
たところ、実施例2および5と同程度の画像が得られ
た。Na濃度は基体の表面でいずれも全金属元素に対し
て2at%以下で、深さ方向のプロファイルは、Na捕
獲層と脱Na処理層との境界と思われる位置でやや急峻
な変化を示す以外は、実施例2と同じ傾向を示した。
When the image forming apparatuses of Examples 13 to 15 were evaluated, images equivalent to those of Examples 2 and 5 were obtained. The Na concentration was 2 at% or less with respect to all metal elements on the surface of the substrate, and the profile in the depth direction showed a slight steep change at the position considered to be the boundary between the Na capture layer and the Na removal layer. Showed the same tendency as in Example 2.

【0203】(実施例16)実施例1で用いたのと同様
な方法により、青板ガラス基板の表面に厚さ10μmの
脱Na処理層を形成した後、さらに紫外線オゾンアッシ
ング装置により、酸素雰囲気中で紫外線を照射し3時間
のオゾンアッシング処理を行った。このとき、線が照射
されており、基体表面濃度はある程度高くなっているも
のと考えられる。この後、温水洗浄と乾燥を行ない、実
施例1と同様の工程により、電子放出素子を作成した。
この際、工程5において、実施例1の場合と同様に、モ
ニタ用の素子の抵抗変化を観測したところ、実施例1の
場合と同様に約20分で抵抗の変化がほぼ終了し到達し
た抵抗値は、実施例1と比較して約80%の値となっ
た。素子を形成した後、実施例1と同じ条件で電子放出
特性を測定したところ、素子電流Ieは2.0〜2.3
mA、放出電流は4.0〜4.5μAで、実施例1と比
べ、放出電流がやや増加した。これは、導電性膜の抵抗
値が低くなったことにより、抵抗膜の部分での電圧降下
が少なくなり、電子放出部に実際にかかる電圧がわずか
ながら大きくなったことによるのであろう。
Example 16 A 10 μm-thick Na-free layer was formed on the surface of a soda lime glass substrate by a method similar to that used in Example 1, and then a UV-ozone ashing apparatus was used to form a substrate in an oxygen atmosphere. For 3 hours to perform ozone ashing. At this time, it is considered that the line was irradiated and the substrate surface concentration was increased to some extent. Thereafter, washing with hot water and drying were performed, and an electron-emitting device was formed in the same steps as in Example 1.
At this time, in step 5, as in the case of the first embodiment, the change in the resistance of the monitor element was observed. The value was about 80% as compared with Example 1. After forming the device, when the electron emission characteristics were measured under the same conditions as in Example 1, the device current Ie was 2.0 to 2.3.
mA and emission current were 4.0 to 4.5 μA, and the emission current was slightly increased as compared with Example 1. This is probably because the lowering of the resistance value of the conductive film reduced the voltage drop at the resistive film portion and slightly increased the voltage actually applied to the electron-emitting portion.

【0204】なお、上記のオゾンアッシング処理の後、
SIMSによりSの含有量の測定を行ったところ、基板
表面付近では0.1at%以下であり、表面の約0.0
1μmの脱硫層より深い部分ではSの含有量が若干多く
なっていることがわかった。また、導電性膜についても
SIMSによる測定を行ったが、0.1at%以下であ
ることがわかった。
After the above ozone ashing treatment,
When the content of S was measured by SIMS, it was 0.1 at% or less near the substrate surface, and about 0.0 at% of the surface.
It was found that the content of S was slightly increased in a portion deeper than the 1 μm desulfurized layer. SIMS was also performed on the conductive film, and it was found to be 0.1 at% or less.

【0205】評価の終了後に行った測定でも、この状態
に大きな変化はなかった。なお、Naの濃度についても
評価したが、これは実施例1の場合とほぼ同様のもので
あった。
In the measurement performed after the end of the evaluation, there was no significant change in this state. The concentration of Na was also evaluated, which was almost the same as in Example 1.

【0206】上記のような減少が起こる理由については
十分調べられておらずよくわからないが、Sが導電性膜
中に拡散してPdSを形成し、これが通常の還元処理に
よっては還元されないため、金属Pdとならずに残り、
これが導電性膜を形成する微粒子の表面に偏析して微粒
子内部の還元反応の進行を妨げるために抵抗値が若干高
くなるのではないかと推測している。Naと比べてSの
ガラス中での拡散は非常に遅いと考えられ、0.01μ
m程度の厚さの脱硫処理層が形成される事により、上記
のような効果が得られるものと思われる。
Although the reason why the above-mentioned decrease occurs has not been sufficiently investigated and is not well understood, since S diffuses into the conductive film to form PdS, which is not reduced by the ordinary reduction treatment, the metal is not reduced. It remains without becoming Pd,
It is speculated that this may segregate on the surface of the fine particles forming the conductive film and hinder the progress of the reduction reaction inside the fine particles, thereby slightly increasing the resistance value. It is considered that the diffusion of S in the glass is much slower than that of Na.
By forming a desulfurization treatment layer having a thickness of about m, it is considered that the above effects can be obtained.

【0207】(実施例17)実施例5の工程1から工程
4までと同様の処理を行った後、実施例16と同様の紫
外線オゾンアッシング装置を用いて酸素雰囲気中で3時
間の紫外線照射処理を行う事により、脱硫処理層を形成
した。ついで実施例5と同じ手順で画像形成装置を形成
し、同様の評価を行った。輝度の均一性に関しては実施
例5と同程度であり、実施例16と同様に放出電流が若
干増加したことに対応して、全体の輝度は実施例5より
わずかながら高かった。これは実施例16の場合と同様
に、導電性膜の抵抗値が脱硫処理層を設けない場合より
も低くなっているためであろうと推定される。Sおよび
Naの濃度について、実施例16と同様の評価を行った
ところ、ほぼ同様の結果が得られた。
(Embodiment 17) After performing the same processes as in Steps 1 to 4 of Embodiment 5, the ultraviolet irradiation treatment was performed for 3 hours in an oxygen atmosphere using the same ultraviolet ozone ashing apparatus as in Embodiment 16. By performing the above, a desulfurization treatment layer was formed. Next, an image forming apparatus was formed in the same procedure as in Example 5, and the same evaluation was performed. The uniformity of the luminance was almost the same as that of Example 5, and the overall luminance was slightly higher than that of Example 5 in response to the slight increase in the emission current as in Example 16. It is estimated that this is because, similarly to the case of Example 16, the resistance value of the conductive film is lower than the case where the desulfurization treatment layer is not provided. When the same evaluation as in Example 16 was performed for the concentrations of S and Na, almost the same results were obtained.

【0208】[0208]

【発明の効果】以上説明したように、基体表面に脱Na
処理層、Na捕獲層、脱硫処理層を形成することによ
り、NaあるいはSに起因する電子放出素子の特性のバ
ラツキや特性の劣化を抑制し、かつ接合などの加工性に
優れ、コスト的にも有利な青板ガラスを基体として用い
て、電子放出素子、電子源およびそれを用いた画像形成
装置を作成することが可能となった。
As described above, the removal of Na on the surface of the substrate
By forming the treatment layer, the Na trapping layer, and the desulfurization treatment layer, it is possible to suppress the variation in the characteristics of the electron-emitting device due to Na or S and the deterioration of the characteristics, and the processability such as bonding is excellent, and the cost is reduced. Using an advantageous blue plate glass as a base, it has become possible to produce an electron-emitting device, an electron source and an image forming apparatus using the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】Aは、本発明に関する電子放出素子の構成を示
す模式図(平面図) Bは、本発明に関する電子放出素子の構成を示す模式図
(断面図)
FIG. 1A is a schematic diagram (plan view) showing a configuration of an electron-emitting device according to the present invention. FIG. 1B is a schematic diagram (cross-sectional view) showing a configuration of an electron-emitting device according to the present invention.

【図2】本発明に関する電子放出素子の別の構成を示す
模式図(断面図)
FIG. 2 is a schematic diagram (cross-sectional view) showing another configuration of the electron-emitting device according to the present invention.

【図3】A〜Dは、本発明に関する電子放出素子の製造
手順を説明するための模式図
FIGS. 3A to 3D are schematic diagrams for explaining a manufacturing procedure of the electron-emitting device according to the present invention. FIGS.

【図4】A,Bは、本発明に関する電子放出素子の製造
に用いるパルス電圧波形の模式図
4A and 4B are schematic diagrams of pulse voltage waveforms used for manufacturing an electron-emitting device according to the present invention.

【図5】真空処理装置(測定評価装置)の構成を示す模
式図
FIG. 5 is a schematic diagram showing a configuration of a vacuum processing apparatus (measurement evaluation apparatus).

【図6】本発明に関する電子放出素子の、素子電圧Vf
と、素子電流If、放出電流Ieの関係を示す模式図
FIG. 6 shows a device voltage Vf of the electron-emitting device according to the present invention.
And a schematic diagram showing the relationship between the element current If and the emission current Ie.

【図7】本発明の電子源の構成を示す模式図FIG. 7 is a schematic diagram showing the configuration of an electron source according to the present invention.

【図8】本発明の画像形成装置の構成を示す模式図FIG. 8 is a schematic diagram illustrating a configuration of an image forming apparatus according to the present invention.

【図9】本発明の画像形成装置に用いる蛍光膜の構成を
示す模式図
FIG. 9 is a schematic diagram illustrating a configuration of a fluorescent film used in the image forming apparatus of the present invention.

【図10】駆動回路の一例を示すブロック図FIG. 10 is a block diagram illustrating an example of a driving circuit.

【図11】本発明の電子源の別の構成を示す模式図FIG. 11 is a schematic view showing another configuration of the electron source of the present invention.

【図12】本発明の画像形成装置の別の構成を示す模式
FIG. 12 is a schematic diagram illustrating another configuration of the image forming apparatus of the present invention.

【図13】画像形成装置の製造に用いる装置の概要を示
す模式図
FIG. 13 is a schematic diagram illustrating an outline of an apparatus used for manufacturing an image forming apparatus.

【図14】フォーミング工程における配線の接続を示す
模式図
FIG. 14 is a schematic diagram showing connection of wiring in a forming step.

【図15】A〜Dは、本発明の電子源の製造手順を説明
するための模式図
FIGS. 15A to 15D are schematic diagrams for explaining a manufacturing procedure of the electron source of the present invention.

【図16】E〜Hは、本発明の電子源の製造手順を説明
するための模式図
FIGS. 16A to 16H are schematic diagrams for explaining a manufacturing procedure of the electron source of the present invention.

【図17】本発明の画像形成装置の更に別の構成を示す
模式図
FIG. 17 is a schematic diagram showing still another configuration of the image forming apparatus of the present invention.

【図18】本発明の電子源の更に別の構成を示す模式図FIG. 18 is a schematic view showing still another configuration of the electron source of the present invention.

【図19】図18の構成の電子源の製造手順を説明する
ための模式図
FIG. 19 is a schematic diagram for explaining a manufacturing procedure of the electron source having the configuration of FIG. 18;

【図20】Aは、従来の表面伝導型電子放出素子の構成
を示す、模式図(平面図) Bは、従来の表面伝導型電子放出素子の構成を示す、模
式図(断面図)
20A is a schematic diagram (plan view) showing a configuration of a conventional surface conduction electron-emitting device, and FIG. 20B is a schematic diagram (cross-sectional view) showing a configuration of a conventional surface conduction electron-emitting device.

【図21】混合ガスに曝露して還元したときの、導電性
膜の電気抵抗の変化を示す。
FIG. 21 shows a change in electric resistance of a conductive film when exposed to a mixed gas and reduced.

【図22】Na含有量の違いによる、導電性膜の還元反
応速度の違いを示す模式図
FIG. 22 is a schematic diagram showing a difference in a reduction reaction rate of a conductive film due to a difference in Na content.

【符号の説明】[Explanation of symbols]

1 基体(の本体) 2,3 素子電極 4 導電性膜 5 電子放出部 6 表面処理層(脱Na処理層、Na捕獲層あるいは
その両者の積層構造、あるいは脱硫処理層) 21 段差形成部材 50 素子電流Ifを測定するための電流計 51 素子に電圧を印加するための電源 52 放出電流Ieを測定するための電流計 53 高圧電源 54 アノード電極 55 真空容器 56 排気装置 71 基板 72 X方向配線 73 Y方向配線 74 電子放出素子 75 結線 81 リアプレート 82 支持枠 83 (フェースプレートの)ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 88 外囲器 91 黒色導電材 92 蛍光体 101 画像形成装置 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生回路 110 基板 111 電子放出素子 112 共通配線 120 グリッド電極 121 電子通過用空孔 122 共通配線と接続された容器外端子 123 グリッド電極と接続された容器外端子 131 画像形成装置 132 排気管 133 真空チャンバー 134 ゲートバルブ 135 排気装置 136 圧力形 137 四重極質量分析器 138 ガス導入ライン 139 導入制御手段 140 導入物質源 141 共通電極 142 電源 143 電流測定用抵抗 144 オシロスコープ 151 層間絶縁層 152 コンタクトホール 161 表面処理層の設けられていない部分 171 素子電極 172 下配線 173 層間絶縁層 174 上配線
DESCRIPTION OF SYMBOLS 1 Base (body of) 2, 3 Element electrode 4 Conductive film 5 Electron emission part 6 Surface treatment layer (Na removal layer, Na capture layer or the laminated structure of both, or desulfurization treatment layer) 21 Step forming member 50 Element Ammeter for measuring current If 51 Power supply for applying voltage to the element 52 Ammeter for measuring emission current Ie 53 High-voltage power supply 54 Anode electrode 55 Vacuum container 56 Exhaust device 71 Substrate 72 X-directional wiring 73 Y Direction wiring 74 Electron emission device 75 Connection 81 Rear plate 82 Support frame 83 Glass substrate (of face plate) 84 Fluorescent film 85 Metal back 86 Face plate 88 Envelope 91 Black conductive material 92 Phosphor 101 Image forming device 102 Scanning circuit 103 Control circuit 104 Shift register 105 Line memory 106 Synchronous signal separation circuit 107 Modulation signal generation circuit 110 Substrate 111 Electron emitting element 112 Common wiring 120 Grid electrode 121 Hole for electron passage 122 Outer container terminal connected to common wiring 123 Outer container terminal connected to grid electrode 131 Image forming device 132 Exhaust pipe 133 Vacuum chamber 134 Gate valve 135 Exhaust device 136 Pressure type 137 Quadrupole mass spectrometer 138 Gas introduction line 139 Introduction control means 140 Introduced material source 141 Common electrode 142 Power supply 143 Current measurement resistance 144 Oscilloscope 151 Interlayer insulating layer 152 Contact hole 161 Part where surface treatment layer is not provided 171 Device electrode 172 Lower wiring 173 Interlayer insulating layer 174 Upper wiring

Claims (34)

【特許請求の範囲】[Claims] 【請求項1】 電子放出素子が、その表面上に配置され
る基板であって、該基板は、ナトリウムを含有する基板
であり、該基板の少なくとも該電子放出素子が配置され
る側の表層領域の該ナトリウムの含有濃度が、他の領域
よりも小さくなっていることを特徴とする基板。
1. A substrate on which an electron-emitting device is disposed on a surface thereof, wherein the substrate is a substrate containing sodium, and at least a surface layer region of the substrate on which the electron-emitting device is disposed. Wherein the concentration of said sodium is smaller than that of other regions.
【請求項2】 前記表層領域は、該電子放出素子が配置
される表面から1μm〜40μmの範囲内の厚さを有す
る請求項1に記載の基板。
2. The substrate according to claim 1, wherein the surface region has a thickness in a range of 1 μm to 40 μm from a surface on which the electron-emitting devices are arranged.
【請求項3】 前記電子放出素子が配置される表面での
ナトリウム濃度が、2%以下である請求項1または2に
記載の基板。
3. The substrate according to claim 1, wherein a sodium concentration on a surface on which the electron-emitting device is arranged is 2% or less.
【請求項4】 前記表層領域は、カリウムを含有する請
求項1〜3の何れか一項に記載の基板。
4. The substrate according to claim 1, wherein the surface region contains potassium.
【請求項5】 前記カリウムは、該基板のナトリウムを
置換したものである請求項4に記載の基板。
5. The substrate according to claim 4, wherein the potassium substitutes for sodium in the substrate.
【請求項6】 前記電子放出素子が配置される表面に、
リン含有層を有する請求項1〜5の何れか一項に記載の
基板。
6. On a surface on which the electron-emitting device is arranged,
The substrate according to claim 1, further comprising a phosphorus-containing layer.
【請求項7】 前記リン含有層中のリンの含有濃度は、
3%〜10%の範囲内である請求項6に記載の基板。
7. The concentration of phosphorus in the phosphorus-containing layer is as follows:
7. The substrate according to claim 6, which is in the range of 3% to 10%.
【請求項8】 更に、硫黄を含有する基板であって、該
基板の少なくとも該電子放出素子が配置される側の表層
領域の該硫黄の含有濃度が、他の領域よりも小さくなっ
ている請求項1〜7の何れか一項に記載の基板。
8. A sulfur-containing substrate, wherein the concentration of sulfur in at least a surface region of the substrate on which the electron-emitting devices are arranged is smaller than in other regions. Item 8. The substrate according to any one of items 1 to 7.
【請求項9】 前記電子放出素子が配置される表面での
硫黄濃度が、0.1%以下である請求項8に記載の基
板。
9. The substrate according to claim 8, wherein the concentration of sulfur on the surface on which the electron-emitting devices are arranged is 0.1% or less.
【請求項10】 前記電子放出素子は、電極間に、電子
放出部を有する導電性膜を備える電子放出素子である請
求項1〜9の何れか一項に記載の基板。
10. The substrate according to claim 1, wherein the electron-emitting device is an electron-emitting device including a conductive film having an electron-emitting portion between electrodes.
【請求項11】 基板と、該基板表面上に配置された電
子放出素子とを有する電子源であって、該基板は、ナト
リウムを含有する基板であり、該基板の少なくとも該電
子放出素子が配置される側の表層領域の該ナトリウムの
含有濃度が、他の領域よりも小さくなっていることを特
徴とする電子源。
11. An electron source having a substrate and an electron-emitting device disposed on a surface of the substrate, wherein the substrate is a substrate containing sodium, and at least the electron-emitting device of the substrate is disposed. An electron source, wherein the concentration of sodium in a surface region on the side to be removed is lower than that in other regions.
【請求項12】 前記表層領域は、該電子放出素子が配
置される表面から1μm〜40μmの範囲内の厚さを有
する請求項11に記載の電子源。
12. The electron source according to claim 11, wherein the surface region has a thickness in a range of 1 μm to 40 μm from a surface on which the electron-emitting devices are arranged.
【請求項13】 前記電子放出素子が配置される表面で
のナトリウム濃度が、2%以下である請求項11または
12に記載の電子源。
13. The electron source according to claim 11, wherein a sodium concentration on a surface on which the electron-emitting device is arranged is 2% or less.
【請求項14】 前記表層領域は、カリウムを含有する
請求項11〜13の何れか一項に記載の電子源。
14. The electron source according to claim 11, wherein said surface layer region contains potassium.
【請求項15】 前記カリウムは、該基板のナトリウム
を置換したものである請求項14に記載の電子源。
15. The electron source according to claim 14, wherein said potassium substitutes for sodium in said substrate.
【請求項16】 前記電子放出素子が配置される表面
に、リン含有層を有する請求項11〜15の何れか一項
に記載の電子源。
16. The electron source according to claim 11, further comprising a phosphorus-containing layer on a surface on which the electron-emitting device is arranged.
【請求項17】 前記リン含有層中のリンの含有濃度
は、3%〜10%の範囲内である請求項16に記載の電
子源。
17. The electron source according to claim 16, wherein the concentration of phosphorus in the phosphorus-containing layer is in a range of 3% to 10%.
【請求項18】 更に、硫黄を含有する基板であって、
該基板の少なくとも該電子放出素子が配置される側の表
層領域の該硫黄の含有濃度が、他の領域よりも小さくな
っている請求項11〜17の何れか一項に記載の電子
源。
18. A substrate containing sulfur, further comprising:
The electron source according to any one of claims 11 to 17, wherein the sulfur concentration in at least a surface region of the substrate on a side where the electron-emitting device is disposed is smaller than that in another region.
【請求項19】 前記電子放出素子が配置される表面で
の硫黄濃度が、0.1%以下である請求項18に記載の
電子源。
19. The electron source according to claim 18, wherein a sulfur concentration on a surface on which the electron-emitting device is arranged is 0.1% or less.
【請求項20】 前記電子放出素子は、電極間に、電子
放出部を有する導電性膜を備える電子放出素子である請
求項11〜19の何れか一項に記載の電子源。
20. The electron source according to claim 11, wherein said electron-emitting device is an electron-emitting device including a conductive film having an electron-emitting portion between electrodes.
【請求項21】 基板と該基板表面上に配置された電子
放出素子とを有する電子源と、該電子源からの電子の照
射により画像を形成する画像形成部材とを備える画像形
成装置であって、該電子源は、請求項11〜20の何れ
か一項に記載の電子源であることを特徴とする画像形成
装置。
21. An image forming apparatus, comprising: an electron source having a substrate and an electron-emitting device disposed on a surface of the substrate; and an image forming member that forms an image by irradiating electrons from the electron source. An image forming apparatus, wherein the electron source is the electron source according to any one of claims 11 to 20.
【請求項22】 基板と、該基板表面上に配置された電
子放出素子とを有する電子源の製造方法であって、ナト
リウムを含有し、少なくとも該電子放出素子が配置され
る側の表層領域の該ナトリウムの含有濃度が、他の領域
よりも小さくなっている基板の該表面上に該電子放出素
子を形成する工程を有することを特徴とする電子源の製
造方法。
22. A method for manufacturing an electron source comprising a substrate and an electron-emitting device disposed on the surface of the substrate, comprising: a sodium-containing surface layer at least on the side where the electron-emitting device is disposed. A method for manufacturing an electron source, comprising: forming the electron-emitting device on the surface of a substrate having a lower sodium concentration than other regions.
【請求項23】 前記表層領域の該ナトリウムの含有濃
度を、他の領域よりも小さくする工程を有し、該工程
は、基板中のナトリウムを硫酸塩として析出させて洗浄
する処理工程を有する請求項22に記載の電子源の製造
方法。
23. The method according to claim 23, further comprising the step of reducing the concentration of the sodium in the surface layer region to be lower than that in the other region, and including the step of precipitating sodium in the substrate as sulfate and washing the substrate. Item 23. The method for producing an electron source according to item 22.
【請求項24】 前記表層領域は、該電子放出素子が配
置される表面から1μm〜40μmの範囲内の厚さを有
する請求項22または23に記載の電子源の製造方法。
24. The method according to claim 22, wherein the surface layer has a thickness in a range of 1 μm to 40 μm from a surface on which the electron-emitting devices are arranged.
【請求項25】 前記電子放出素子が配置される表面で
のナトリウム濃度が、2%以下である請求項22〜24
の何れか一項に記載の電子源の製造方法。
25. The sodium concentration of the surface on which the electron-emitting device is arranged is 2% or less.
The method for producing an electron source according to any one of claims 1 to 4.
【請求項26】 前記表層領域は、カリウムを含有する
請求項22〜25の何れか一項に記載の電子源の製造方
法。
26. The method according to claim 22, wherein the surface region contains potassium.
【請求項27】 前記カリウムは、該基板のナトリウム
を置換したものである請求項26に記載の電子源の製造
方法。
27. The method for manufacturing an electron source according to claim 26, wherein said potassium is obtained by substituting sodium of said substrate.
【請求項28】 前記電子放出素子が配置される表面
に、リン含有層を有する請求項22〜27の何れか一項
に記載の電子源の製造方法。
28. The method of manufacturing an electron source according to claim 22, further comprising a phosphorus-containing layer on a surface on which the electron-emitting devices are arranged.
【請求項29】 前記リン含有層中のリンの含有濃度
は、3%〜10%の範囲内である請求項28に記載の電
子源の製造方法。
29. The method according to claim 28, wherein the concentration of phosphorus in the phosphorus-containing layer is in a range of 3% to 10%.
【請求項30】 更に硫黄を含有する基板であって、該
基板の少なくとも該電子放出素子が配置される側の表層
領域の該硫黄の含有濃度が、他の領域よりも小さくなっ
ている請求項22〜29の何れか一項に記載の電子源の
製造方法。
30. A substrate further containing sulfur, wherein the concentration of sulfur in at least the surface layer region of the substrate on the side where the electron-emitting devices are arranged is smaller than in other regions. 30. The method for manufacturing an electron source according to any one of 22 to 29.
【請求項31】 前記電子放出素子が配置される表面で
の硫黄濃度が、0.1%以下である請求項30に記載の
電子源の製造方法。
31. The method for manufacturing an electron source according to claim 30, wherein a sulfur concentration on a surface on which the electron-emitting device is arranged is 0.1% or less.
【請求項32】 前記電子放出素子は、電極間に、電子
放出部を有する導電性膜を備える電子放出素子である請
求項22〜31の何れか一項に記載の電子源の製造方
法。
32. The method of manufacturing an electron source according to claim 22, wherein the electron-emitting device is an electron-emitting device including a conductive film having an electron-emitting portion between electrodes.
【請求項33】 基板と該基板表面上に配置された電子
放出素子とを有する電子源と、該電子源からの電子の照
射により画像を形成する画像形成部材とを備える画像形
成装置の製造方法であって、該電子源が、請求項22〜
32の何れか一項に記載の方法にて製造されることを特
徴とする画像形成装置。
33. A method of manufacturing an image forming apparatus, comprising: an electron source having a substrate and an electron-emitting device disposed on the surface of the substrate; and an image forming member that forms an image by irradiating electrons from the electron source. Wherein the electron source is
32. An image forming apparatus manufactured by the method according to any one of 32.
【請求項34】 更に、前記電子源と前記画像形成部材
を内包する容器を封着するための加熱工程を有する請求
項33に記載の画像形成装置の製造方法。
34. The method for manufacturing an image forming apparatus according to claim 33, further comprising a heating step of sealing a container containing the electron source and the image forming member.
JP36130297A 1996-12-26 1997-12-26 Substrate for forming electron source, electron source, image forming apparatus, and manufacturing method thereof Expired - Fee Related JP3595669B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36130297A JP3595669B2 (en) 1996-12-26 1997-12-26 Substrate for forming electron source, electron source, image forming apparatus, and manufacturing method thereof

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP8-347933 1996-12-26
JP34792996 1996-12-26
JP8-347930 1996-12-26
JP34793396 1996-12-26
JP34793096 1996-12-26
JP8-347929 1996-12-26
JP36130297A JP3595669B2 (en) 1996-12-26 1997-12-26 Substrate for forming electron source, electron source, image forming apparatus, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10241550A true JPH10241550A (en) 1998-09-11
JP3595669B2 JP3595669B2 (en) 2004-12-02

Family

ID=27480686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36130297A Expired - Fee Related JP3595669B2 (en) 1996-12-26 1997-12-26 Substrate for forming electron source, electron source, image forming apparatus, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3595669B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522054B2 (en) 1999-02-26 2003-02-18 Canon Kabushiki Kaisha Electron-emitting device, electron source and image forming apparatus
US6803707B2 (en) 2000-05-08 2004-10-12 Canon Kabushiki Kaisha Electron source having an insulating layer with metal oxide particles
US6815884B2 (en) 2000-05-08 2004-11-09 Canon Kabushiki Kaisha Electron source forming substrate, and electron source and image display apparatus using the same
US6849999B1 (en) 1998-11-18 2005-02-01 Canon Kabushiki Kaisha Substrate for electron source, electron source and image forming apparatus, and manufacturing method thereof
US7095168B2 (en) 2000-05-08 2006-08-22 Canon Kabushiki Kaisha Electron source forming substrate, and electron source and image display apparatus using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849999B1 (en) 1998-11-18 2005-02-01 Canon Kabushiki Kaisha Substrate for electron source, electron source and image forming apparatus, and manufacturing method thereof
US6522054B2 (en) 1999-02-26 2003-02-18 Canon Kabushiki Kaisha Electron-emitting device, electron source and image forming apparatus
US6803707B2 (en) 2000-05-08 2004-10-12 Canon Kabushiki Kaisha Electron source having an insulating layer with metal oxide particles
US6815884B2 (en) 2000-05-08 2004-11-09 Canon Kabushiki Kaisha Electron source forming substrate, and electron source and image display apparatus using the same
US7095168B2 (en) 2000-05-08 2006-08-22 Canon Kabushiki Kaisha Electron source forming substrate, and electron source and image display apparatus using the same

Also Published As

Publication number Publication date
JP3595669B2 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
JP3548498B2 (en) Electron source forming substrate, electron source using the substrate, and image display device
KR100188979B1 (en) Electron beam apparatus and method of driving the same
KR100340889B1 (en) Electron source substrate and electron source and image-forming apparatus using such substrate as well as method of manufacturing the same
US6160347A (en) Electron source and image forming apparatus as well as method of providing the same with means for maintaining activated state thereof
JP3530800B2 (en) Electron source forming substrate, electron source using the substrate, and image display device
JPH08321254A (en) Electron emitting element, electron source and image forming device using same, and manufacture of them
JP3135118B2 (en) Substrate for forming electron source, electron source, image forming apparatus, and manufacturing method thereof
JP3423661B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2000231873A (en) Electron emitting element, electron source and image forming device
JPH1154027A (en) Electron source and manufacture of image forming device
JP2001319564A (en) Substrate for forming electron source, electron source and picture display device using this substrate
JP3595669B2 (en) Substrate for forming electron source, electron source, image forming apparatus, and manufacturing method thereof
JP2000311583A (en) Electron emitting element, electron source using the element and image forming device using the source
JP3302258B2 (en) Electron emitting element, electron source, display element, and method of manufacturing image forming apparatus
JP2003045321A (en) Manufacturing method of electron emission element, electron source and image formation equipment
JP3437337B2 (en) Method of manufacturing surface conduction electron-emitting device
JP3703255B2 (en) Electron emitting device, electron source, image forming apparatus using the same, and manufacturing method thereof
JPH1055751A (en) Electron emission element, electron source, image forming device, and their manufacture
JPH09115431A (en) Substrate having uneven surface, and electron emitting element, electron source and display pannel using same
JP2000251663A (en) Electron emission element, electron source, image forming device and manufacture of them
JP2000243248A (en) Electron emission element, electron source, image forming device and manufacture of the same
JP2000173451A (en) Electron emitting element, electron source, and manufacture of image forming device
JP2000243254A (en) Electron emission element, electron source, image forming device and their manufacture
JP2002313216A (en) Electron emission element, electron source, image forming device, and manufacturing method of the same
JPH08115670A (en) Manufacture of image forming device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040730

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070910

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees