JPH10240395A - On-board type printed board - Google Patents

On-board type printed board

Info

Publication number
JPH10240395A
JPH10240395A JP4419197A JP4419197A JPH10240395A JP H10240395 A JPH10240395 A JP H10240395A JP 4419197 A JP4419197 A JP 4419197A JP 4419197 A JP4419197 A JP 4419197A JP H10240395 A JPH10240395 A JP H10240395A
Authority
JP
Japan
Prior art keywords
board
reception
bus
substrate
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4419197A
Other languages
Japanese (ja)
Inventor
Shinichi Suwa
進一 諏訪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4419197A priority Critical patent/JPH10240395A/en
Publication of JPH10240395A publication Critical patent/JPH10240395A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the fault extension of bus connection reception signals to a non-detached reception substrate at the time of detaching the live line of the reception substrate by disconnecting the signal line of a transmission buffer and a bus at the time of detaching the reception substrate by a live line detachment protective circuit. SOLUTION: This printed board is provided with the reception substrates 211 and 212 for performing inter-package communication with a transmission substrate 10 through the bus, a power source part 3 provided with the power supply system of ON/OFF corresponding to the detachment of the reception substrates 211 and 212 , a reception buffer 6 provided between a pull-up resistor 4 and a CPU 7 and the live line detachment protective circuit 22 provided in the preceding stage of the pull-up resistor 4 for disconnecting the signal line of the transmission buffer 6 and the bus 2 at the time of detaching the reception substrates 211 and 212 . In such a manner, by providing the live line detachment protective circuit 22, at the time of detaching the live line of the reception substrate 211 , the fault extension of the bus connection reception signals to the non-detached reception substrate 212 is prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、オンボード型の
電源供給方式を有するプリント基板において、電源を投
入したままの装置からの受信基板の抜き挿し時に(以
下、活線挿抜と呼ぶ)、バス接続の受信信号の擾乱を防
止することができるオンボード型プリント基板に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board having an on-board type power supply system, which is used when a receiving board is inserted or removed from a device while power is on (hereinafter referred to as hot-swapping). The present invention relates to an on-board type printed circuit board capable of preventing disturbance of a connection reception signal.

【0002】[0002]

【従来の技術】保守交換等で障害基板を交換する場合に
は、該当する装置の電源を切断した後に障害を復旧する
のが通常である。しかし、24時間稼働させる必要のあ
るデータ伝送装置では電源を切断せずに障害基板を交換
する必要があるため、冗長回路により障害基板を機能的
に分離し、その後、障害基板の交換を行っていた。
2. Description of the Related Art When a faulty board is replaced for maintenance replacement or the like, the fault is usually recovered after the power of the corresponding device is turned off. However, in a data transmission apparatus that needs to be operated for 24 hours, it is necessary to replace a faulty board without turning off the power. Therefore, the faulty board is functionally separated by a redundant circuit, and then the faulty board is replaced. Was.

【0003】図5は例えば、特開平7−28564号公
報に示された従来のオンボード型プリント基板を示す構
成図であり、図において、1はバス2の接続によって基
板間通信を行う受信基板、3は各受信基板1に設けられ
た電源部、4は電源部3とバス2との接続部に設けられ
たプルアップ抵抗であり、無信号時に入力部を無信号に
対応する正常レベルに保持するものである。5はプルア
ップ抵抗4と直列に挿入され、電源オフ時に接続部から
の逆流を防止するダイオードである。
FIG. 5 is a block diagram showing a conventional on-board type printed circuit board disclosed in, for example, Japanese Patent Application Laid-Open No. 7-28564. In the figure, reference numeral 1 denotes a receiving board for performing inter-board communication by connecting a bus 2. Reference numeral 3 denotes a power supply unit provided on each receiving board 1, and reference numeral 4 denotes a pull-up resistor provided at a connection between the power supply unit 3 and the bus 2. The input unit is set to a normal level corresponding to no signal when there is no signal. To keep. Reference numeral 5 denotes a diode inserted in series with the pull-up resistor 4 to prevent a backflow from the connection portion when the power is off.

【0004】次に動作について説明する。図6は従来の
オンボード型プリント基板の活線挿抜保護回路を示す構
成図であり、図において、図5と同一の符号については
同一または相当部分を示すので説明を省略する。6は各
受信基板11 ,12 の受信バッファ、10はバス2を介
して各受信基板11 ,12 と接続された送信基板、11
は各送信基板10に設けられた送信バッファである。
Next, the operation will be described. FIG. 6 is a configuration diagram showing a conventional hot-swap protection circuit for an on-board type printed circuit board. In the figure, the same reference numerals as those in FIG. 5 denote the same or corresponding parts, and a description thereof will be omitted. 6 each receive a substrate 1 1, 1 2 of the reception buffer, 10 a transmission board connected to each receiving substrate 1 1, 1 2 via the bus 2, 11
Is a transmission buffer provided on each transmission board 10.

【0005】まず、ある特定の受信基板11 を保守等に
より抜き取ると、その受信基板11の電源がOFF(0
V)となり、他の受信基板12 の電源がON(5V)の
状態になる。この状態において、送信基板10の送信バ
ッファ11の出力はハイレベル状態である。それぞれの
受信基板11 ,12 のプルアップ抵抗41 ,42 にはダ
イオード51 ,52 がそれぞれ直列に挿入されているの
で受信基板11 内の受信バッファ61 の入力側から電源
側へ電流が流れることが阻止される。
[0005] First, a particular when withdrawing the receiving substrate 1 1 maintenance, etc., the received substrate 1 1 is powered OFF (0
V), and the power of the other receiving substrate 1 2 is in a state of ON (5V). In this state, the output of the transmission buffer 11 of the transmission board 10 is at a high level. Each receiving substrate 1 1, 1 2 of the pull-up resistor 4 1, 4 diode 5 1 to 2, 5 2 power from the input side of the reception buffer 61 of the receiving substrate 1 1 because it is inserted in series Current is prevented from flowing to the side.

【0006】したがって、送信基板10内の送信バッフ
ァ11の出力がハイレベルの時、受信基板の電源がOF
F(0V)になっても、上記で示したように、送信基板
10の送信バッファ11の出力はハイレベル状態を保持
している。また、通常状態(無信号状態)でバス2がハ
イレベルになるプリント基板への適用に限らず、ローレ
ベルになるプリント基板に対しても、ダイオード51
2 の向きを逆にすることで適用可である。
Therefore, when the output of the transmission buffer 11 in the transmission board 10 is at a high level, the power of the reception board is turned off.
Even when the voltage becomes F (0 V), as described above, the output of the transmission buffer 11 of the transmission board 10 maintains the high level state. The bus 2 in the normal state (no signal state) is not limited in its application to the printed circuit board to become a high level, even for a printed circuit board comprising a low level, the diode 5 1,
5 second orientation is applicability by reversed.

【0007】[0007]

【発明が解決しようとする課題】従来のオンボード型プ
リント基板は以上のように構成されているので、例え
ば、受信基板11 ,12 の挿抜時に発生する電源OFF
状態による受信バッファ61 ,62 内部への電流の流れ
込みを防止することは不可能であった。したがって、受
信基板11 の挿抜時に(電源OFF時)、挿抜されてい
ない受信基板12 に対するバス接続受信信号の障害波及
を防止することは不可能であるなどの課題があった。
Since THE INVENTION Problems to be Solved] Conventional on-board PCB is constructed as described above, for example, power OFF which occurs during insertion and removal of the receiving substrate 1 1, 1 2
It was impossible to prevent the current from flowing into the receiving buffers 6 1 and 6 2 depending on the state. Therefore, (when power OFF) during insertion of the receiving substrate 1 1 has a problem in respect to the receiving substrate 1 2 not swap the like it is not possible to prevent failure spreading bus connection receiving signal.

【0008】この発明は上記のような課題を解決するた
めになされたもので、受信基板の活線挿抜時に、挿抜さ
れていない受信基板に対するバス接続受信信号の障害波
及を防止することができるオンボード型プリント基板を
得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and it is possible to prevent the spread of a bus connection received signal from a non-inserted receiving board when the receiving board is hot-swapped. It is intended to obtain a board type printed circuit board.

【0009】[0009]

【課題を解決するための手段】請求項1記載の発明に係
るオンボード型プリント基板は、受信バッファよりも前
段に設けられた活線挿抜保護回路により、受信基板の挿
抜時に送信バッファとバスとの信号ラインを切り離すよ
うにしたものである。
According to a first aspect of the present invention, there is provided an on-board type printed circuit board having a transmission buffer and a bus at the time of insertion / removal of a reception board by a hot-swap protection circuit provided before the reception buffer. Are separated from each other.

【0010】請求項2記載の発明に係るオンボード型プ
リント基板は、活線挿抜保護回路を構成するツェーナダ
イオードによって、電源部の電圧値がツェーナ電圧値を
超えるか否かにより、受信基板が抜脱されたか挿入され
たかを判断するようにしたものである。
In the on-board type printed circuit board according to the present invention, the receiving board is determined by whether or not the voltage value of the power supply section exceeds the Zener voltage value by the Zener diode constituting the hot-swap protection circuit. This is to determine whether it has been removed or inserted.

【0011】[0011]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による活
線挿抜保護回路を備えたオンボード型プリント基板を示
す構成図であり、図において、211 ,212 はバス2
の接続によって基板間通信を行う受信基板、22はバス
2と受信バッファ6との間に設けられ、受信基板21
1 ,212 の活線挿抜時に送信バッファ11と受信バッ
ファ6との信号ラインを切り離す活線挿抜保護回路、3
は各受信基板211 ,212 に設けられた電源部、4は
電源部3とバス2との接続部に設けられたプルアップ抵
抗であるが、受信基板211 ,212 の活線挿抜時に電
源部3の電圧が0Vになることでプルダウン抵抗にな
る。6はバス2を介して受信した信号データを保持する
受信バッファ、7は各受信基板11 ,12 に設けられる
CPU、10はバス2を介して各受信基板211 ,21
2 と接続された送信基板、11は各送信基板10に設け
られた送信バッファである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. Figure 1 is a block diagram showing an on-board printed circuit board with a live insertion protection circuit according to a first embodiment of the present invention. In the figure, 21 1, 21 2 Bath 2
A receiving board 22 for performing inter-board communication by connection of the receiving board 21 is provided between the bus 2 and the receiving buffer 6;
A hot-swap protection circuit for disconnecting signal lines between the transmission buffer 11 and the reception buffer 6 when hot-swapping 1 and 212 2 ;
Power supply unit provided in each reception substrate 21 1, 21 2 is 4 is the pull-up resistor provided at the connection between the power source portion 3 and the bus 2, the receiving substrate 21 1, 21 2 of the hot plug Occasionally, the voltage of the power supply unit 3 becomes 0 V, thereby forming a pull-down resistor. 6 is a reception buffer for holding signal data received via the bus 2, 7 each received substrate 1 1, 1 2 is provided CPU, 10 each receiving wiring board 21 1 via the bus 2, 21
Transmission boards 11 connected to 2 are transmission buffers provided on each transmission board 10.

【0012】また、図2はこの発明の実施の形態1によ
るオンボード型プリント基板の活線挿抜保護回路を示す
構成図であり、図において、31はP−FET32がO
FF状態となったときに、OFF状態となり、送信バッ
ファ11と受信バッファ6との信号ラインを切り離すN
−FET、32はG−S間の電圧がツェーナダイオード
33のツェーナ電圧以下になったときにOFF状態とな
るP−FET、33は電源部34の電圧値を監視するツ
ェーナダイオードである。
FIG. 2 is a block diagram showing a hot-swap protection circuit for an on-board type printed circuit board according to Embodiment 1 of the present invention. In FIG.
When the state becomes the FF state, the state becomes the OFF state, and the signal line between the transmission buffer 11 and the reception buffer 6 is disconnected.
-FET, 32 is a P-FET that is turned off when the voltage between G and S becomes equal to or lower than the Zener voltage of the Zener diode 33, and 33 is a Zener diode that monitors the voltage value of the power supply unit 34.

【0013】次に動作について説明する。まず、受信基
板211 のみが活線挿抜された場合、電源部34の電圧
値が0Vになることで、P−FET32のG−S間の電
圧がツェーナダイオード33のツェーナ電圧以下になる
ため、P−FET32はOFF状態となる。その結果、
N−FET31もOFF状態となり送信バッファ11と
受信バッファ6との信号ラインを切り離す。一方、受信
基板211 の挿入時には、電源部34の電圧値がOFF
状態からON状態となることで、電源部34の電圧値が
ツェーナダイオード33のツェーナ電圧以上になり、P
−FET32はON状態となる。その結果、N−FET
31もON状態となり送信バッファ11と受信バッファ
6との信号ラインを接続する。
Next, the operation will be described. First, when it is received the substrate 21 1 Nomigakatsu swapping, that the voltage value of the power supply unit 34 is to 0V, and the voltage between G-S of P-FET 32 becomes equal to or less than the Zener voltage of the Zener diode 33 , P-FET 32 are turned off. as a result,
The N-FET 31 is also turned off, and the signal lines of the transmission buffer 11 and the reception buffer 6 are disconnected. On the other hand, at the time of insertion receives the substrate 21 1, the voltage value of the power supply unit 34 is OFF
When the state changes from the ON state to the ON state, the voltage value of the power supply unit 34 becomes equal to or higher than the Zener voltage of the Zener diode 33, and P
-The FET 32 is turned on. As a result, the N-FET
31 is also in the ON state, and the signal lines of the transmission buffer 11 and the reception buffer 6 are connected.

【0014】以上のように、この実施の形態1によれ
ば、受信基板211 のみが活線挿抜された場合に送信バ
ッファ11と受信バッファ6との信号ラインを切り離す
活線挿抜保護回路22を設けたことにより、受信基板2
1 の活線挿抜時に、挿抜されていない受信基板212
に対するバス接続受信信号の障害波及を防止することが
できるという効果が得られる。
[0014] As described above, according to the first embodiment, the hot plug protection circuit 22 to disconnect the signal lines of the transmission buffer 11 when it is received the substrate 21 1 Nomigakatsu swapping a reception buffer 6 With the provision, the receiving substrate 2
At the time of hot-swap of 1 1, the receiving board 21 2
This can prevent the interference of the bus connection received signal from being transmitted.

【0015】なお、活線挿抜保護回路22には、CR積
分回路や電圧監視用IC、および機械的な構成の活線挿
抜レバーを用いてもよい。
The hot-swap protection circuit 22 may use a CR integration circuit, a voltage monitoring IC, or a hot-swap lever having a mechanical configuration.

【0016】実施の形態2.図3はこの発明の実施の形
態2によるオンボード型プリント基板の活線挿抜保護回
路を示す構成図であり、図において、実施の形態1と同
一の符号については同一または相当部分を示すので説明
を省略する。41は実施の形態2による活線挿抜保護回
路、42は受信基板211 の活線挿抜動作を検知するツ
ェーナダイオード、43は送信バッファ11と受信バッ
ファ6との信号ラインを切り離すフォトカプラである。
実施の形態1では活線挿抜保護回路22にN−FET3
1、P−FET32、およびツェーナダイオード33を
用いていたが、本実施の形態2に示すようにツェーナダ
イオード42およびフォトカプラ43を用いてもよい。
Embodiment 2 Third Embodiment FIG. 3 is a configuration diagram showing a hot-swap protection circuit for an on-board type printed circuit board according to a second embodiment of the present invention. In the figure, the same reference numerals as those in the first embodiment denote the same or corresponding parts, and will be described. Is omitted. Live insertion protection circuit according to the second embodiment 41, 42 zener diode for detecting a hot plug operation of the receiving substrate 21 1, 43 is a photo-coupler to separate the signal lines of the transmission buffer 11 and the receive buffer 6 .
In the first embodiment, the N-FET 3
1, the P-FET 32 and the Zener diode 33 are used, but a Zener diode 42 and a photocoupler 43 may be used as shown in the second embodiment.

【0017】次に動作について説明する。受信基板21
1 のみが活線挿抜された場合、電源部34の電圧値が0
Vになることで、電源部34の電圧値がツェーナダイオ
ード42のツェーナ電圧以下になる。その結果、フォト
カプラ43がOFF状態となり、送信バッファ11と受
信バッファ6との信号ラインを切り離す。一方、受信基
板211 の挿入時には、電源部34の電圧値がOFF状
態からON状態となることで、電源部34の電圧値がツ
ェーナダイオード42のツェーナ電圧以上になる。その
結果、フォトカプラ43がON状態となり、送信バッフ
ァ11と受信バッファ6との信号ラインを接続する。
Next, the operation will be described. Receiving board 21
When only 1 is hot-plugged, the voltage value of the power supply unit 34 becomes 0
When the voltage becomes V, the voltage value of the power supply unit 34 becomes equal to or lower than the Zener voltage of the Zener diode 42. As a result, the photocoupler 43 is turned off, and the signal lines of the transmission buffer 11 and the reception buffer 6 are disconnected. On the other hand, at the time of insertion receives the substrate 21 1, the voltage value of the power supply unit 34 by the ON state from the OFF state, the voltage value of the power supply unit 34 is equal to or higher than zener voltage of the Zener diode 42. As a result, the photocoupler 43 is turned on, and the signal lines of the transmission buffer 11 and the reception buffer 6 are connected.

【0018】以上のように、この実施の形態2によれ
ば、実施の形態1と同様に受信基板211 の活線挿抜時
に、挿抜されていない受信基板212 に対するバス接続
受信信号の障害波及を防止することができるという効果
が得られる。
[0018] As described above, according to the second embodiment, when the hot plug of Embodiment 1 similarly to the receiving substrate 21 to the first embodiment, fault spillover bus connection receiving signal to the received substrate 21 2 which is not insertion Can be prevented.

【0019】実施の形態3.図4はこの発明の実施の形
態3によるオンボード型プリント基板の活線挿抜保護回
路を示す構成図であり、図において、実施の形態1と同
一の符号については同一または相当部分を示すので説明
を省略する。上記実施の形態1では活線挿抜保護回路2
2にN−FET31、P−FET32、およびツェーナ
ダイオード33を用いたものについて示したが、図4に
示すように、活線挿抜保護回路51をツェーナダイオー
ド52およびリレー53を用いてもよく、実施の形態1
と同様に受信基板211 の活線挿抜時に、挿抜されてい
ない受信基板212 に対するバス接続受信信号の障害波
及を防止することができるという効果が得られる。
Embodiment 3 FIG. 4 is a configuration diagram showing a hot-swap protection circuit for an on-board type printed circuit board according to a third embodiment of the present invention. In the figure, the same reference numerals as those in the first embodiment denote the same or corresponding parts. Is omitted. In the first embodiment, the hot-swap protection circuit 2
2 shows an example using an N-FET 31, a P-FET 32, and a zener diode 33, but as shown in FIG. 4, a hot-swap protection circuit 51 may use a zener diode 52 and a relay 53. , Embodiment 1
And during live insertion of the receiving substrate 21 1 in the same manner, the effect is obtained that a fault spreading bus connection receiving signal to the received substrate 21 2 not insertion can be prevented.

【0020】[0020]

【発明の効果】以上のように、請求項1記載の発明によ
れば、受信バッファよりも前段に設けられた活線挿抜保
護回路により、受信基板の挿抜時に送信バッファとバス
との信号ラインを切り離すように構成したので、受信基
板の活線挿抜時に、挿抜されていない受信基板に対する
バス接続受信信号の障害波及を防止することができる効
果がある。
As described above, according to the first aspect of the present invention, the signal line between the transmission buffer and the bus is connected by the hot-swap protection circuit provided before the reception buffer when the reception board is inserted or removed. Since the receiving board is configured so as to be separated, there is an effect that it is possible to prevent the spread of a bus connection received signal to a receiving board that has not been inserted or removed when the receiving board is hot-swapped.

【0021】請求項2記載の発明によれば、活線挿抜保
護回路を構成するツェーナダイオードにおいて、電源部
の電圧値がツェーナ電圧値を超えるか否かにより、受信
基板が抜脱されたか挿入されたかを判断するように構成
したので、受信基板の活線挿抜時に、挿抜されていない
受信基板に対するバス接続受信信号の障害波及を防止す
ることができる効果がある。
According to the second aspect of the present invention, in the Zener diode constituting the hot-swap protection circuit, the receiving board is removed or inserted depending on whether the voltage value of the power supply section exceeds the Zener voltage value. Since it is configured to judge whether the receiving board has been hot-plugged, there is an effect that it is possible to prevent the spread of the bus connection received signal to the receiving board that is not inserted or removed when the receiving board is hot-swapped.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1による活線挿抜保護
回路を備えたオンボード型プリント基板を示す構成図で
ある。
FIG. 1 is a configuration diagram showing an on-board type printed circuit board provided with a hot-swap protection circuit according to Embodiment 1 of the present invention;

【図2】 この発明の実施の形態1によるオンボード型
プリント基板の活線挿抜保護回路を示す構成図である。
FIG. 2 is a configuration diagram showing a hot-swap protection circuit for an on-board type printed circuit board according to Embodiment 1 of the present invention;

【図3】 この発明の実施の形態2によるオンボード型
プリント基板の活線挿抜保護回路を示す構成図である。
FIG. 3 is a configuration diagram showing a hot-swap protection circuit of an on-board type printed circuit board according to Embodiment 2 of the present invention;

【図4】 この発明の実施の形態3によるオンボード型
プリント基板の活線挿抜保護回路を示す構成図である。
FIG. 4 is a configuration diagram showing a hot-swap protection circuit for an on-board type printed circuit board according to Embodiment 3 of the present invention;

【図5】 例えば、特開平7−28564号公報に示さ
れた従来のオンボード型プリント基板を示す構成図であ
る。
FIG. 5 is a configuration diagram showing a conventional on-board type printed circuit board disclosed in, for example, Japanese Patent Application Laid-Open No. 7-28564.

【図6】 従来のオンボード型プリント基板の活線挿抜
保護回路を示す構成図である。
FIG. 6 is a configuration diagram showing a conventional hot-swap protection circuit for an on-board type printed circuit board.

【符号の説明】[Explanation of symbols]

2 バス、3 電源部、4 プルアップ抵抗、6 受信
バッファ、7 CPU、10 送信基板、211 ,21
2 受信基板、22 活線挿抜保護回路、33,42,
52 ツェーナダイオード。
2 bus, 3 power supply section, 4 pull-up resistor, 6 reception buffer, 7 CPU, 10 transmission board, 21 1 , 21
2 receiving board, 22 hot-swap protection circuit, 33, 42,
52 Zener diode.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 バスを介して送信基板とパッケージ間通
信を行う受信基板と、この受信基板の挿抜に応じてオ
ン、オフの電源供給方式を有する電源部と、この電源部
と上記バスとの間に設けられ、無信号時に信号ラインを
正常レベルに保持するプルアップ抵抗と、このプルアッ
プ抵抗とCPUとの間に設けられる受信バッファと、こ
の上記プルアップ抵抗よりも前段に設けられ、上記受信
基板の挿抜時に上記送信バッファと上記バスとの信号ラ
インを切り離す活線挿抜保護回路とを備えたオンボード
型プリント基板。
1. A receiving board for performing inter-package communication with a transmitting board via a bus, a power supply having an on / off power supply system in accordance with insertion / removal of the receiving board, and a power supply for connecting the power supply to the bus. A pull-up resistor provided between the pull-up resistors for holding the signal line at a normal level when there is no signal; a reception buffer provided between the pull-up resistor and the CPU; An on-board printed circuit board having a hot-swap protection circuit for separating a signal line between the transmission buffer and the bus when a receiving board is inserted or removed.
【請求項2】 活線挿抜保護回路は、電源部の電圧値が
ツェーナ電圧値を超えるか否かにより、受信基板が抜脱
されたか挿入されたかを判断するツェーナダイオードを
備えたことを特徴とするオンボード型プリント基板。
2. The hot-swap protection circuit includes a zener diode that determines whether the receiving board has been removed or inserted, based on whether the voltage value of the power supply unit exceeds the zener voltage value. On-board type printed circuit board.
JP4419197A 1997-02-27 1997-02-27 On-board type printed board Pending JPH10240395A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4419197A JPH10240395A (en) 1997-02-27 1997-02-27 On-board type printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4419197A JPH10240395A (en) 1997-02-27 1997-02-27 On-board type printed board

Publications (1)

Publication Number Publication Date
JPH10240395A true JPH10240395A (en) 1998-09-11

Family

ID=12684689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4419197A Pending JPH10240395A (en) 1997-02-27 1997-02-27 On-board type printed board

Country Status (1)

Country Link
JP (1) JPH10240395A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318973C (en) * 2003-10-31 2007-05-30 华为技术有限公司 Method and device for protecting external bus of CPU

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318973C (en) * 2003-10-31 2007-05-30 华为技术有限公司 Method and device for protecting external bus of CPU

Similar Documents

Publication Publication Date Title
EP0373773B1 (en) Disengaging electrical circuit boards from power-supply units
US6633935B1 (en) Automatic bus termination readjustment
US6920569B1 (en) Device configured as stand-alone or slave based on detection of power supply in a powered data bus system
US6438639B1 (en) Computer system bus network providing concurrent communication and connection transition of peripheral devices
EP1311958B1 (en) Method and apparatus for removing and installing a computer system bus agent without powering down the computer system
US20040243861A1 (en) Communication device
JPH10240395A (en) On-board type printed board
US6601196B1 (en) Method and apparatus for debugging ternary and high speed busses
JP2000244369A (en) Transmitter
JPH08256191A (en) Data processor
JPS60134924A (en) Option unit connecting system
JP3349984B2 (en) Reverse connection protection circuit
JPH0752377B2 (en) Electronic circuit board
JPH0934594A (en) Information processor
JPH07253834A (en) Module insertion withdrawal controller
JP2710488B2 (en) Hot-swap method
JP2508606B2 (en) Redundant device
JPH0744293A (en) Bus interface device
JP2737435B2 (en) Device with overcurrent detection circuit
JPH04299719A (en) Hot-line loading/unloading circuit for adaptor device of electronic data processing system
JPH1153058A (en) Inter-equipment connection interface device
KR100452503B1 (en) Apparatus for error protection in parellel bus system
JPS61259316A (en) Adapter device for inserting/removing hot-line
JPH0662010A (en) Communication interface adapter
JP2000075971A (en) Interface device