JPH10232764A - Data marge transfer device - Google Patents

Data marge transfer device

Info

Publication number
JPH10232764A
JPH10232764A JP3393097A JP3393097A JPH10232764A JP H10232764 A JPH10232764 A JP H10232764A JP 3393097 A JP3393097 A JP 3393097A JP 3393097 A JP3393097 A JP 3393097A JP H10232764 A JPH10232764 A JP H10232764A
Authority
JP
Japan
Prior art keywords
data
transfer
address
storage device
address storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3393097A
Other languages
Japanese (ja)
Other versions
JP3254402B2 (en
Inventor
Yasutaka Takeda
保孝 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3393097A priority Critical patent/JP3254402B2/en
Publication of JPH10232764A publication Critical patent/JPH10232764A/en
Application granted granted Critical
Publication of JP3254402B2 publication Critical patent/JP3254402B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To synthesize sum-up object record data and summed-up result data described in different areas in required order and to transfer them by providing 1st and 2nd address storage parts and a data number storage part and controlling transfer while switching these parts in prescribed order. SOLUTION: The 1st address of transfer source is set to a main transfer source address storage device 2, the 2nd address of transfer source is set to a subordinate transfer source address storage device 3, the address of transfer destination is set to a transfer destination address storage device 4, and the number of data to be transferred from the 1st and 2nd addresses of transfer sources is set to a transfer data number storage device 5a. The number of data to be transferred is set successively from an address '0' onto the transfer data number storage device 5. Then, the number of transfer data set to the transfer data number storage device 5a is alternately transferred from the addresses shown by the main transfer source address storage device 2 and the subordinate transfer source address storage device 3 to the address of transfer destination everytime until the number of transfer data set to the transfer data number storage device 5a is finished.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、演算の対象とな
るレコードデータと部分集計演算結果とを合成し最終的
な結果を転送することを目的とする集計演算を行うデー
タ転送装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer apparatus for performing a tally operation for synthesizing record data to be operated and a partial tally operation result and transferring the final result. .

【0002】[0002]

【従来の技術】図11は例えば特開昭64−32367
に示された従来の演算機能付き情報転送方式である。従
来例は下記の構成を有する。基本部分として、一連の指
令からなる転送プログラムを取り出し、解析した指令に
基づき、装置Aと装置Bとの間に介在して情報の転送を
行う情報転送装置において、該転送中のデータに対し
て、特定の演算処理を施す機能指令42〜45を設定
し、上記情報転送装置内に、該機能指令42〜45に後
続する転送指令41を実行中に、該転送指令によって扱
うデータに対して、該機能指令が指示する演算処理を行
う手段31〜35,36a〜36fと、該機能指令42
〜45を実行することによって得られた結果を装置Bに
送出する手段とを設け、上記転送指令41に基づいてデ
ータを転送しながら上記機能指令42〜45が指示する
演算を施して結果を装置Bに転送するように構成する。
2. Description of the Related Art FIG.
Is a conventional information transfer method with an arithmetic function. The conventional example has the following configuration. As a basic part, in an information transfer apparatus that takes out a transfer program consisting of a series of instructions and transfers information between the apparatus A and the apparatus B based on the analyzed instructions, The function commands 42 to 45 for performing a specific arithmetic process are set, and in the information transfer device, while the transfer command 41 subsequent to the function commands 42 to 45 is being executed, for the data handled by the transfer command, Means 31-35, 36a-36f for performing arithmetic processing indicated by the function command;
And means for sending a result obtained by executing the processing commands to .about.45 to the device B. B.

【0003】更に、上記機能指令として、機能開始指令
43と、機能終了指令44とを設定し、該機能終結指令
44は、上記機能開始指令43によって指示された演算
を実行して得られた結果を装置Bに送出を指示するよう
に構成する。あるいは、上記機能指令に基づいて、転送
中のデータに対して演算を施す際に、該機能指令43又
は45が指示するフラグ43a又は45bによって該機
能指令43又は45が指示する判定結果が得られる迄
は、該情報転送装置から装置Bへのデータの転送を抑止
するか、又は、該機能指令、43又は45が指示する判
定結果が得られた以降から、装置Bへのデータ転送を抑
止するように制御する。更に、上記機能指令に基づい
て、転送中のデータに対して演算を施す際に、該機能指
令45が指示する判定条件が得られたときのみ、該機能
指令45に定められたデータ値15aを装置Bに送出
し、上記データ値15aを送出した後、再度同じ判定条
件が得られたときには、同様のデータ転送を行うように
構成する。
Further, a function start command 43 and a function end command 44 are set as the function commands, and the function end command 44 is a result obtained by executing the operation indicated by the function start command 43. Is instructed to transmit to the device B. Alternatively, when performing an operation on the data being transferred based on the function command, a determination result indicated by the function command 43 or 45 is obtained by the flag 43a or 45b specified by the function command 43 or 45. Until that time, the transfer of data from the information transfer device to the device B is inhibited, or the data transfer to the device B is inhibited after the determination result indicated by the function command 43 or 45 is obtained. Control. Further, when performing an operation on the data being transferred based on the function command, the data value 15a defined in the function command 45 is changed only when the determination condition indicated by the function command 45 is obtained. After transmitting the data value 15a to the device B and transmitting the data value 15a again, when the same determination condition is obtained again, the same data transfer is performed.

【0004】更に、上記機能指令に基づいて、転送中の
データに対して演算を施す際に、該機能指令15の、オ
ペランド16にデータの選択指示46bと、該データ選
択指示46bに基づいて選択されたデータに対しての
み、該機能コマンドが指示する演算を施すデータ16a
とを設定し、該機能指令45に基づいて、該情報転送装
置が受け取ったデータから、上記オペランド46が指示
するデータのみを選択し、該選択されたデータに対して
のみ、該機能指示45が指示する演算を施して、該機能
指令45が指示する判定結果が得られたときのみ、該機
能指令45に定められたデータ値45aを装置Bに送出
するように構成する。
Further, when performing an operation on the data being transferred based on the above function command, when the operand 16 of the function command 15 is selected based on the data selection instruction 46b and the data selection instruction 46b. Data 16a on which the operation indicated by the function command is performed only on
Is set, and based on the function command 45, only the data specified by the operand 46 is selected from the data received by the information transfer device, and the function command 45 is set only for the selected data. Only when the instructed operation is performed and the determination result indicated by the function command 45 is obtained, the data value 45a defined in the function command 45 is sent to the device B.

【0005】従来技術は、上記構成により以下の動作を
行う。基本的には、一連の指令からなる転送プログラム
を取り出し、解析した指令に基づき、装置Aと装置Bと
の間に介在して、情報の転送を行う情報転送装置、例え
ば、入出力チャネル装置(CHP)において、該転送中
のデータに対して、特定の演算処理を施す機能指令を設
定し、上記情報転送装置内に、該機能指令42に後続す
る転送指令を実行中に、該転送指令によって扱うデータ
に対して、該機能指令が指示する演算処理を行う手段
と、該機能指令を実行することによって得られた結果を
装置Bに送出する手段とを設けてあるので、上記転送指
令に基づいてデータを転送しながら、上記機能指令が指
示する演算を施して、結果を装置Bに転送するように動
作する。
In the prior art, the following operation is performed by the above configuration. Basically, a transfer program consisting of a series of commands is taken out, and based on the analyzed commands, an information transfer device interposed between the devices A and B to transfer information, for example, an input / output channel device ( CHP), a function command for performing a specific arithmetic processing on the data being transferred is set, and a transfer command following the function command 42 is executed in the information transfer apparatus. Means for performing arithmetic processing instructed by the function command on data to be handled and means for sending a result obtained by executing the function command to the device B are provided. While transferring the data, the operation specified by the function command is performed, and the result is transferred to the device B.

【0006】更に、上記機能指令(コマンド)の中に、
該機能(判定機能)を施す条件が設定されているとき、
例えば「検索機能コマンド(SEARCH)等で、”S
kip Then Start, Start The
n Skip”なる条件」があるとき、該機能指令の上
記の条件に基づいて、判定事象が検出されない時には、
該データ群をI/O⇒CHP迄の転送とし、MSUには
転送しない。そして、上記判定事象が検出されたとき、
それ以降のデータ群をMSUに転送する。または、該判
定事象が検出される迄は、データ群をMSUに転送する
が、該判定事象が検出された以降においては、該データ
群をI/O⇒CHP迄の転送とし、MSUには転送しな
いようにする。上記のデータ転送において、上記判定事
象が検出されたとき、それ以降のデータ群を指定された
データ量だけをMSUに転送するようにする。また更
に、上記のデータ転送において、検索機能の対象となる
データは1レコード(例えば、16バイト)内の特定の
フィールドをマスクデータで指定できるようにし、判定
機能が合致したときのみ、該1レコードのデータのみを
MSUに転送するようにする。
Further, in the above function command,
When the conditions for applying the function (judgment function) are set,
For example, "Search function command (SEARCH), etc."
Kip The Start, Start The
n Skip “condition”, when no judgment event is detected based on the above condition of the function command,
The data group is transferred from I / O to CHP, and is not transferred to the MSU. And, when the above determination event is detected,
The subsequent data group is transferred to the MSU. Alternatively, the data group is transferred to the MSU until the judgment event is detected, but after the judgment event is detected, the data group is transferred from I / O to CHP and transferred to the MSU. Don't do it. In the above data transfer, when the determination event is detected, the subsequent data group is transferred to the MSU by a designated data amount. Still further, in the data transfer described above, the data to be subjected to the search function is such that a specific field in one record (for example, 16 bytes) can be designated by mask data. Is transferred to the MSU.

【0007】上記構成の装置でA装置から図9の部分集
計処理をしながらB装置にデータ転送をする動作を考え
る。データベース処理では図9(a)に示すようにレコ
ードのkey1、key2のフィールド毎の区分けによ
り小計を求めるような集計処理を行う。即ち、同一のk
ey組合せ、例えばkey1が0、key2も0のデー
タをF−1フィールドで部分的にいったん合計して、図
9(b)に示すようにその合計を集計処理する。この集
計結果も転送したい場合がある。このとき集計処理の対
象となるレコードデータが配置されている図9(a)の
領域と集計処理の結果得られるデータ領域(図9(b)
の〇印の集計レコード)が処理の都合上異なる場合があ
る。ともかくも集計対象となるレコードデータと部分的
な集計処理の結果データとから図9(b)にしめすよう
な最終処理結果を転送するためには、処理対象となるレ
コードデータ群に、結果データ群を通常は割込ませる必
要がある。また、集計処理の内容は、複数のレコードデ
ータに渡る合計の算出や平均値の算出、値の範囲の算出
等複雑なものがあり、これを従来例で示される方式で実
施する場合、データ転送装置に対する複雑な機能コマン
ド列を作成する必要がある。
Consider an operation of transferring data from the device A to the device B while performing the partial tabulation process shown in FIG. In the database process, as shown in FIG. 9A, a totaling process is performed to obtain a subtotal by dividing the record into key1 and key2 for each field. That is, the same k
The key combinations, for example, data in which key1 is 0 and key2 is also 0 are partially summed once in the F-1 field, and the sum is totaled as shown in FIG. 9B. In some cases, the user may want to transfer this result. At this time, the area of FIG. 9A in which the record data to be subjected to the tallying processing is arranged and the data area obtained as a result of the tallying processing (FIG. 9B)
May be different on account of processing. In any case, in order to transfer the final processing result as shown in FIG. 9B from the record data to be tabulated and the result data of the partial tabulation process, the result data group is added to the record data group to be processed. Should usually be interrupted. In addition, the contents of the tallying process may be complicated, such as calculation of a total over a plurality of record data, calculation of an average value, calculation of a range of values, and the like. It is necessary to create a complicated function command sequence for the device.

【0008】[0008]

【発明が解決しようとする課題】従来のデータ処理・転
送装置は上記のように構成されており、部分集計や演算
を伴うデータ転送のために複雑な機能コマンド列を作成
する必要があり、また複雑な処理を行うような場合デー
タ転送装置そのものがCPU程度に複雑な構造となると
いった課題があった。
The conventional data processing / transferring device is configured as described above, and it is necessary to create a complicated function command sequence for data transfer involving partial counting and calculation. In the case of performing a complicated process, there is a problem that the data transfer device itself has a structure as complicated as a CPU.

【0009】本発明は上記のような課題を解消するため
になされたもので、異なる領域に配置された集計対象レ
コードデータと集計結果データとを必要な順に合成して
転送するデータマージ転送装置を得ることを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and a data merge transfer apparatus for combining and transferring the record data to be tabulated and the tabulated result data arranged in different areas in a necessary order. The purpose is to gain.

【0010】[0010]

【課題を解決するための手段】この発明に係るデータマ
ージ転送装置は、転送先に転送すべき主データのアドレ
ス相当を記憶する第1のアドレス記憶部と、転送先に転
送すべき副データのアドレス相当を記憶する第2のアド
レス記憶部と、転送先のアドレスを記憶する転送先アド
レス記憶部と、これら第1のアドレス記憶部に記載のデ
ータまたは第2のアドレス記憶部に記載のデータを転送
先アドレスに記載の領域に転送するデータ個数を記憶す
るデータ個数記憶部と、所定の順序と数に基づいて第1
のアドレス記憶部に設定された領域のデータと第2のア
ドレス記憶部に設定された領域のデータをデータ個数記
憶部に設定された数だけ転送先アドレスに記載の領域に
転送制御する制御部を備えた。
A data merge transfer apparatus according to the present invention includes a first address storage unit for storing an address corresponding to main data to be transferred to a transfer destination, and a sub-data storage unit for storing sub data to be transferred to the transfer destination. A second address storage unit that stores addresses, a destination address storage unit that stores a destination address, and data described in the first address storage unit or data described in the second address storage unit. A data number storage unit for storing the number of data to be transferred to the area described in the transfer destination address;
A control unit that controls the transfer of the data of the area set in the address storage unit and the data of the area set in the second address storage unit to the area described in the transfer destination address by the number set in the data number storage unit. Equipped.

【0011】また更に、データ個数記憶部に代えて、制
御部にはデータ中の前後のデータ間で差異があることを
示すブレークフラグを検出するブレークフラグ検出機構
を設け、第1のアドレス記憶部または第2のアドレス記
憶部に設定された領域のデータを転送中にこのブレーク
フラグを検出すると、第2のアドレス記憶部または第1
のアドレス記憶部に設定された領域のデータの転送に切
り替えるようにした。
Further, in place of the data number storage unit, the control unit is provided with a break flag detection mechanism for detecting a break flag indicating that there is a difference between data before and after the data, and a first address storage unit. Alternatively, if this break flag is detected during the transfer of the data in the area set in the second address storage unit, the second address storage unit or the first address is detected.
Is switched to data transfer in the area set in the address storage unit.

【0012】また更に、ブレークフラグ検出機構は、ブ
レークフラグ領域に記載された転送量を検出して、他方
のアドレス記憶部に設定された領域のデータのこの検出
した転送量に相当する転送に切り替えるようにした。
Further, the break flag detecting mechanism detects a transfer amount described in the break flag area, and switches to a transfer corresponding to the detected transfer amount of the data in the area set in the other address storage unit. I did it.

【0013】[0013]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.以下、この発明によるデータマージ転送
装置の一実施の形態を図について説明する。図1におい
て、1はこの発明によるデータ転送装置である。2は主
転送元アドレスを保持する主転送元アドレス記憶装置、
3は副転送元アドレスを保持する副転送元アドレス記憶
装置、4は転送先アドレスを保持する転送先アドレス記
憶装置、5aは転送データ個数記憶装置、5bは転送デ
ータ個数記憶装置への転送データ個数の書込み/読込み
を行うためのアドレスポインタ、6は転送データ個数記
憶装置から取り出された転送データ個数を保持するデー
タ個数カウンタ、7はデータ転送装置の制御を行う制御
部、8は転送するデータを一時的に保持する転送データ
レジスタ、9は主/副転送元アドレス記憶装置と転送先
アドレス記憶装置と転送データ個数記憶装置に必要な値
を設定するためのパラメータ設定バス、10は主または
副転送元アドレス記憶装置の値を選択した結果のアドレ
ス値を転送元に対して送出する転送元アドレス経路、1
1は転送元から読込んだデータを転送データレジスタに
転送するためのデータ読込み経路、12は転送先に対し
てアドレス値を送出する転送先アドレス経路、13は転
送データレジスタから転送先に対してデータを書込むた
めのデータ書込み経路である。
Embodiment 1 FIG. Hereinafter, an embodiment of a data merge transfer device according to the present invention will be described with reference to the drawings. In FIG. 1, reference numeral 1 denotes a data transfer device according to the present invention. 2 is a main transfer source address storage device for holding a main transfer source address,
Reference numeral 3 denotes a secondary transfer source address storage device that holds a secondary transfer source address, 4 denotes a transfer destination address storage device that holds a transfer destination address, 5a denotes a transfer data number storage device, and 5b denotes a transfer data number to the transfer data number storage device. An address pointer for performing writing / reading of data, 6 is a data number counter for holding the number of transfer data taken out from the transfer data number storage device, 7 is a control unit for controlling the data transfer device, and 8 is data to be transferred. A transfer data register temporarily held, 9 is a parameter setting bus for setting values required for a main / sub transfer source address storage device, a transfer destination address storage device, and a transfer data number storage device, and 10 is a main or sub transfer. A source address path for sending an address value resulting from selecting the value of the source address storage device to the source, 1
1 is a data read path for transferring data read from the transfer source to the transfer data register, 12 is a transfer destination address path for sending an address value to the transfer destination, and 13 is a transfer path from the transfer data register to the transfer destination. This is a data write path for writing data.

【0014】図1に示す装置の動作について説明する。
この発明によるデータ転送装置1では、予めパラメータ
設定パスを介して主転送元アドレス記憶装置2に転送元
の第1のアドレスを設定し、副転送元アドレス記憶装置
3に転送元の第2のアドレスを設定し、転送先アドレス
記憶装置4に転送先のアドレスを設定し、転送データ個
数記憶装置5aに転送元の第1および第2のアドレスか
ら転送するデータの個数を設定する。データ転送装置1
は動作を開始すると、転送データ個数記憶装置5aのア
ドレスポインタ5bの値を0とし、転送データ個数記憶
装置5aに転送データ個数が1個書込まれると+1回路
によってアドレスポインタの値がインクリメントされ、
転送データ個数記憶装置5aへの転送データ個数の設定
が終了すると再度0となる。これにより転送データ個数
記憶装置5a上には0番地から順次転送データ個数が設
定される。
The operation of the apparatus shown in FIG. 1 will be described.
In the data transfer device 1 according to the present invention, the first address of the transfer source is set in advance in the main transfer source address storage device 2 via the parameter setting path, and the second address of the transfer source is set in the sub transfer source address storage device 3. Is set in the transfer destination address storage device 4, and the number of data to be transferred from the first and second addresses of the transfer source is set in the transfer data number storage device 5a. Data transfer device 1
When the operation is started, the value of the address pointer 5b of the transfer data number storage device 5a is set to 0, and when one transfer data number is written in the transfer data number storage device 5a, the value of the address pointer is incremented by the +1 circuit,
When the setting of the transfer data number in the transfer data number storage device 5a is completed, the value becomes 0 again. As a result, the number of transfer data is sequentially set on the transfer data number storage device 5a from address 0.

【0015】データ転送装置1はデータ転送を開始する
と先ず転送データ個数記憶装置5aから1個の転送デー
タ個数を取り出しデータ個数カウンタ6にセットし、ア
ドレスポインタ5bの値を+1回路によってインクリメ
ントする。次いでデータ転送装置1は、主転送元アドレ
ス記憶装置2の値を転送元アドレス経路10に送出し転
送元から1個のデータを転送データレジスタ8に転送す
ると共に、主転送元アドレス記憶装置2の値を+1回路
によってインクリメントしデータ個数カウンタ6の値を
−1回路によってデクリメントする。データ個数カウン
タ6の値が0でない場合、さらに主転送元アドレス記憶
装置2の値を転送元アドレス経路10に送出し、転送元
から1個のデータを転送データレジスタ8に転送すると
同時に、転送先アドレス記憶装置4の値を転送先アドレ
ス経路12に送出し、その時点で転送データレジスタ8
上にあるデータを転送先に書込み、同時に主転送元アド
レス記憶装置2の値を+1回路によってインクリメント
し、データ個数カウンタ6の値を−1回路によってデク
リメントする。
When data transfer is started, the data transfer device 1 first takes out one transfer data number from the transfer data number storage device 5a, sets it in the data number counter 6, and increments the value of the address pointer 5b by a +1 circuit. Next, the data transfer device 1 sends the value of the main transfer source address storage device 2 to the transfer source address path 10, transfers one piece of data from the transfer source to the transfer data register 8, and stores the data in the main transfer source address storage device 2. The value is incremented by a +1 circuit, and the value of the data number counter 6 is decremented by a -1 circuit. If the value of the data number counter 6 is not 0, the value of the main transfer source address storage device 2 is further sent to the transfer source address path 10, and one piece of data is transferred from the transfer source to the transfer data register 8, and at the same time, the transfer destination The value of the address storage device 4 is sent out to the transfer destination address path 12, and at that time, the transfer data register 8
The upper data is written to the transfer destination, and at the same time, the value of the main transfer source address storage device 2 is incremented by +1 circuit, and the value of the data number counter 6 is decremented by -1 circuit.

【0016】データ個数カウンタ6の値が0である時は
転送先アドレス記憶装置4の値を転送先アドレス経路1
2に送出し、転送データ記憶装置上のデータを転送先に
書込み、同時に転送データ個数記憶装置から次の転送デ
ータ個数を取り出しデータ転送個数カウンタ5bにセッ
トし、アドレスポインタの値をインクリメントする。次
いで主転送元アドレスからの転送と同様の手順によって
副転送元アドレスからのデータ転送を行い、データ個数
カウンタの値が0となると再度主転送元アドレスからの
データ転送を行う。このような動作を繰り返し、転送デ
ータ個数記憶装置5aに設定された転送データ個数が終
了するまで、主転送元アドレス記憶装置2の示すアドレ
スと、副転送元アドレス記憶装置3の示すアドレスとか
ら転送データ個数記憶装置5aに設定された転送データ
個数づつを交互に転送先アドレスに転送する。
When the value of the data number counter 6 is 0, the value of the destination address storage device 4 is stored in the destination address path 1
2, the data in the transfer data storage device is written to the transfer destination, and at the same time, the next transfer data number is taken out from the transfer data number storage device and set in the data transfer number counter 5b, and the value of the address pointer is incremented. Next, data transfer from the sub-transfer source address is performed in the same procedure as transfer from the main transfer source address, and when the value of the data number counter becomes 0, data transfer from the main transfer source address is performed again. Such an operation is repeated until the transfer data number set in the transfer data number storage device 5a is completed, and the transfer from the address indicated by the main transfer source address storage device 2 and the address indicated by the sub transfer source address storage device 3 is performed. The transfer data number set in the data number storage device 5a is alternately transferred to the transfer destination address.

【0017】上述の構成による装置の転送動作を具体例
を用いて説明する。図2は例として地区名と店舗名と製
品名と売り上げによって構成されるデータから、地区・
店舗の製品毎の売り上げ、店舗毎の売り上げ、地区毎の
売り上げをそれぞれ小計として求めた結果を得る動作を
説明する図である。このように、主転送元である集計処
理対象データのある領域図2(a)と副転送元である集
計結果データのある領域図2(b)とは、処理の都合上
異なる領域(テーブル)にある。このような場合に集計
対象となるレコードデータと集計処理の結果データとか
ら図2(c)に示すような最終的に目的とする処理結果
を得るためには処理対象となるレコードデータと結果デ
ータとを配置し直す必要がある。データ転送装置1はこ
の具体例の場合は、まず主転送元から転送するデータ個
数を2とする。主転送元アドレス領域のデータ2ヶの転
送が終わると、次に副転送元から転送するデータ個数を
2とする。この副転送元アドレス領域からのデータ2ヶ
の転送が終わると、更に主転送元からの転送データ個数
を1と設定し、主転送元アドレス領域からのデータ転送
をする。以降、同様な動作を繰り返すことで図2(c)
の最終結果データが得られる。
The transfer operation of the device having the above configuration will be described using a specific example. FIG. 2 shows, as an example, data from districts, store names, product names, and sales
It is a figure explaining operation | movement which obtains the result which calculated | required the sales for every product of a store, the sales for every store, and the sales for every area as a subtotal. As described above, the area (table) in which the main transfer source has the data to be processed and the area (table) in which the sub-transfer source has the calculation result data are different from each other for convenience of processing (table). It is in. In such a case, in order to finally obtain the target processing result as shown in FIG. 2C from the record data to be tabulated and the result data of the tabulation process, the record data to be processed and the result data And need to be rearranged. In this specific example, the data transfer device 1 first sets the number of data to be transferred from the main transfer source to two. After the transfer of the two data in the main transfer source address area is completed, the number of data to be transferred from the sub transfer source is set to two. When the transfer of two data from the sub-transfer source address area is completed, the number of data to be transferred from the main transfer source is set to 1 and the data is transferred from the main transfer source address area. Thereafter, by repeating the same operation, FIG.
Is obtained.

【0018】実施の形態2.同一目的を他の構成で実現
したデータソート転送装置を説明する。図3は本実施の
形態における装置の構成を示す図である。図3におい
て、図1と同一の符号を付したものは図1での説明と同
等の機能を有するものであり、新規なものとして、19
は転送データレジスタに保持された転送データの一部で
あるブレークフラグの値を制御部に送る経路であり、2
0aは転送データレジスタに保持された転送データの一
部であるブレークフラグである。この装置では、データ
個数記憶部相当を、転送データレジスタが行い、システ
ムとしての前後のデータの特定領域(キー領域)のコー
ドが変ると変化するブレークフラグを設け、このブレー
クフラグを転送データレジスタが記憶する構成とした。
従って、制御部はこのブレークフラグが変化を示さない
間は、同一の転送元アドレス領域からデータ転送を行
い、ブレークフラグが変化すると転送するデータ個数が
終わったとして他方の転送元アドレス領域からのデータ
転送に切り替わる。
Embodiment 2 FIG. A description will be given of a data sort transfer apparatus that achieves the same purpose with another configuration. FIG. 3 is a diagram showing a configuration of the device according to the present embodiment. In FIG. 3, components denoted by the same reference numerals as those in FIG. 1 have the same functions as those described in FIG.
Is a path for sending the value of the break flag, which is a part of the transfer data held in the transfer data register, to the control unit.
0a is a break flag which is a part of the transfer data held in the transfer data register. In this device, the transfer data register performs the equivalent of the data number storage unit, and a break flag that changes when the code of the specific area (key area) of the data before and after as the system changes is provided. It was configured to memorize.
Therefore, while the break flag does not indicate a change, the control unit performs data transfer from the same transfer source address area. Switch to transfer.

【0019】図3の構成の装置ついて動作を説明する。
この発明によるデータ転送装置1では、予めパラメータ
設定パスを介して主転送元アドレス記憶装置2に転送元
の第1のアドレスを設定し、副転送元アドレス記憶装置
3に転送元の第2のアドレスを設定し、転送先アドレス
記憶装置4に転送先のアドレスを設定する。データ転送
装置1はデータ転送を開始すると、主転送元アドレス記
憶装置2の値を転送元アドレス経路10に送出し、転送
元から1個のデータを転送データレジスタ8に転送する
と共に、主転送元アドレス記憶装置2の値を+1回路に
よってインクリメントする。転送データレジスタに格納
されたデータのブレークフラグ部20aの値が0であり
ブレークでない場合は、さらに主転送元アドレス記憶装
置2の値を転送元アドレス経路10に送出して転送元か
ら1個のデータを転送データレジスタ8に転送すると同
時に、転送先アドレス記憶装置4の値を転送先アドレス
経路12に送出しその時点で転送データレジスタ8上に
あるデータを転送先に書込み、同時に主転送元アドレス
記憶装置2の値を+1回路によってインクリメントす
る。ブレークフラグ部20aの値が1でありブレークで
ある場合は、副転送元アドレス記憶装置3の値を転送元
アドレス経路10に送出して転送元から1個のデータを
転送データレジスタ8に転送すると同時に、転送データ
レジスタ8上の値を転送先に書込んだ後、転送元アドレ
スからのデータ転送を再開する。
The operation of the apparatus having the configuration shown in FIG. 3 will be described.
In the data transfer device 1 according to the present invention, the first address of the transfer source is set in the main transfer source address storage device 2 via the parameter setting path in advance, and the second address of the transfer source is set in the sub transfer source address storage device 3. Is set in the transfer destination address storage device 4. When the data transfer device 1 starts data transfer, it sends out the value of the main transfer source address storage device 2 to the transfer source address path 10, transfers one piece of data from the transfer source to the transfer data register 8, and sets the main transfer source The value of the address storage device 2 is incremented by a +1 circuit. When the value of the break flag section 20a of the data stored in the transfer data register is 0 and the break is not a break, the value of the main transfer source address storage device 2 is further sent to the transfer source address path 10 to transfer one value from the transfer source. At the same time as transferring the data to the transfer data register 8, the value of the transfer destination address storage device 4 is sent out to the transfer destination address path 12, and the data in the transfer data register 8 at that time is written to the transfer destination, and at the same time, the main transfer source address is The value of the storage device 2 is incremented by a +1 circuit. If the value of the break flag section 20a is 1 and a break occurs, the value of the sub-source address storage device 3 is sent to the source address path 10 to transfer one piece of data from the source to the transfer data register 8. At the same time, after writing the value in the transfer data register 8 to the transfer destination, the data transfer from the transfer source address is restarted.

【0020】同一目的を更に他の構成で実現するデータ
ソート装置を説明する。図4はその装置の構成である。
図において新規な要素として20bは転送データレジス
タに保持された転送データの一部であるブレークデータ
である。その他の要素は、同一の符号を付した図1また
は図3での要素と同等のものである。本構成において
は、ブレークデータは特定の領域、つまりキーフィール
ドでデータに変化があった場合に値が記入され、その値
が続くデータ転送が必要な転送データ個数を表すものと
する。
A data sorting apparatus which achieves the same object with another configuration will be described. FIG. 4 shows the configuration of the apparatus.
In the figure, a new element 20b is break data which is a part of the transfer data held in the transfer data register. Other elements are the same as those in FIG. 1 or FIG. In this configuration, the break data is written with a value when a change occurs in data in a specific area, that is, a key field, and the value indicates the number of data to be transferred that requires subsequent data transfer.

【0021】図4の構成の装置について動作を説明す
る。主転送元アドレス記憶装置2への第1のアドレスの
設定と、副転送元アドレス記憶装置3への第2のアドレ
スの設定と、転送先アドレス記憶装置4への転送先のア
ドレスの設定は、先の実施の形態と同様である。データ
転送装置1はデータ転送を開始すると、主転送元アドレ
ス記憶装置2の値を転送元アドレス経路10に送出して
転送元から1個のデータを転送データレジスタ8に転送
すると共に、主転送元アドレス記憶装置2の値を+1回
路によってインクリメントする。転送データレジスタ8
に格納されたデータのブレークデータ部20bの値がブ
レークを示していない場合は、さらに主転送元アドレス
記憶装置2の値を転送元アドレス経路10に送出し転送
元から1個のデータを転送データレジスタ8に転送する
と同時に、転送先アドレス記憶装置4の値を転送先アド
レス経路12に送出し、その時点で転送データレジスタ
8上にあるデータを転送先に書込み、同時に主転送元ア
ドレス記憶装置2の値を+1回路によってインクリメン
トする。
The operation of the apparatus having the configuration shown in FIG. 4 will be described. The setting of the first address in the main transfer source address storage device 2, the setting of the second address in the sub transfer source address storage device 3, and the setting of the transfer destination address in the transfer destination address storage device 4 are as follows. This is the same as the previous embodiment. When starting the data transfer, the data transfer device 1 sends the value of the main transfer source address storage device 2 to the transfer source address path 10 to transfer one data from the transfer source to the transfer data register 8, The value of the address storage device 2 is incremented by a +1 circuit. Transfer data register 8
If the value of the break data portion 20b of the data stored in the memory does not indicate a break, the value of the main transfer source address storage device 2 is further transmitted to the transfer source address path 10 and one data is transferred from the transfer source to the transfer data. Simultaneously with the transfer to the register 8, the value of the transfer destination address storage device 4 is sent out to the transfer destination address path 12, and the data in the transfer data register 8 at that time is written to the transfer destination. Is incremented by a +1 circuit.

【0022】ブレークデータ部20bの値がブレークで
ある場合には、制御部7はそのブレークデータ部20b
の値に従った転送データ個数をデータ転送個数カウンタ
6に設定する。次いで、副転送元アドレス記憶装置3の
値を転送元アドレス経路10に送出し転送元から1個の
データを転送データレジスタ8に転送すると同時に、転
送先アドレス記憶装置4の値を転送先アドレス経路12
に送出し、その時点で転送データレジスタ8にあるデー
タを転送先に書込み、転送先アドレス記憶装置の値をイ
ンクリメントすると共に転送データ個数カウンタ6の値
をデクリメントする。転送データ個数カウンタ6の値が
0でない場合さらに副転送元アドレスからのデータを転
送し、転送データ個数カウンタ6の値が0になると、転
送元を主転送元アドレスに切り替えて主転送元からのデ
ータ転送を再開する。
When the value of the break data section 20b is a break, the control section 7
Is set in the data transfer number counter 6 according to the value of. Next, the value of the secondary transfer source address storage device 3 is sent to the transfer source address path 10 and one data is transferred from the transfer source to the transfer data register 8, and at the same time, the value of the transfer destination address storage device 4 is transferred to the transfer destination address path 10. 12
At that time, the data in the transfer data register 8 is written to the transfer destination, the value of the transfer destination address storage device is incremented, and the value of the transfer data number counter 6 is decremented. When the value of the transfer data number counter 6 is not 0, the data from the sub-transfer source address is further transferred. When the value of the transfer data number counter 6 becomes 0, the transfer source is switched to the main transfer source address and the transfer from the main transfer source is performed. Resume data transfer.

【0023】上述のように、ブレークフラグまたはブレ
ークデータによっても主転送元と副転送元とを切り替え
て転送先に所定のマージをしながら集計結果、つまり最
終結果データを簡単に転送できる。
As described above, the aggregation result, that is, the final result data can be easily transferred while switching between the main transfer source and the sub transfer source and performing a predetermined merge with the transfer destination by the break flag or the break data.

【0024】実施の形態3.主転送元アドレス記憶部、
副転送元アドレス記憶部、及びデータ個数記憶部はまと
めて転送情報記憶部としてもよい。図5は本実施の形態
におけるデータソート転送装置の構成を示す図である。
図において、図1等と同一の符号を付したものは図1等
で説明した要素と同等の機能を有するものである。新規
な要素として21aは転送元のアドレスと転送するデー
タ個数を組にした転送情報を記憶する転送情報記憶装置
であり、21bは転送情報記憶装置への転送情報の書込
み/読込みを行うためのアドレスポインタ、22は転送
元アドレスを保持する転送元アドレス記憶装置である。
Embodiment 3 FIG. Main transfer source address storage unit,
The sub-transfer source address storage unit and the data number storage unit may be collectively used as a transfer information storage unit. FIG. 5 is a diagram showing a configuration of the data sort transfer device according to the present embodiment.
In the figure, components denoted by the same reference numerals as those in FIG. 1 and the like have functions equivalent to those described in FIG. 1 and the like. As a new element, 21a is a transfer information storage device for storing transfer information in which a transfer source address and the number of data to be transferred are paired, and 21b is an address for writing / reading transfer information to / from the transfer information storage device. A pointer 22 is a transfer source address storage device that holds a transfer source address.

【0025】図5の構成の装置について動作を説明す
る。この実施の形態におけるデータ転送装置1では、予
めパラメータ設定パスを介して転送先アドレス記憶装置
4に転送先のアドレスを設定し、転送情報記憶装置21
aに転送元からデータ転送する際の転送元アドレスと転
送データ個数を組にした転送情報を設定する。データ転
送装置1は動作を開始すると、転送情報記憶装置21a
のアドレスポインタ21bの値を0とし、転送情報記憶
装置21aに転送情報が1個書込まれると+1回路によ
ってアドレスポインタの値がインクリメントされ、転送
情報記憶装置21aへの転送情報の設定が終了すると再
度0となる。これにより転送情報記憶装置21a上には
0番地から順次転送情報が設定される。
The operation of the apparatus having the configuration shown in FIG. 5 will be described. In the data transfer device 1 according to this embodiment, a transfer destination address is set in the transfer destination address storage device 4 in advance via a parameter setting path, and the transfer information storage device 21 is set.
In a, transfer information in which a transfer source address and the number of transfer data at the time of data transfer from the transfer source are set is set. When the data transfer device 1 starts operation, the transfer information storage device 21a
The value of the address pointer 21b is set to 0, and when one piece of transfer information is written to the transfer information storage device 21a, the value of the address pointer is incremented by the +1 circuit, and when the setting of the transfer information to the transfer information storage device 21a is completed. It becomes 0 again. As a result, the transfer information is sequentially set on the transfer information storage device 21a from address 0.

【0026】データ転送装置1はデータ転送を開始する
と、先ず転送情報記憶装置21aから1個の転送情報を
取り出して転送元アドレス記憶装置22に転送情報のア
ドレス部を格納し、データ個数カウンタ6に転送情報の
転送データ個数部を格納する。次いで、転送元アドレス
の値を転送元アドレス経路10に送出し、転送元から1
個のデータを読込み転送データレジスタ8に書込み、同
時に転送元アドレスの値をインクリメントし、データ個
数カウンタの値をデクリメントする。データ個数カウン
タの値が0意外である場合、さらに転送元から次のデー
タを転送データレジスタ8に転送すると共に、転送先ア
ドレス記憶装置22の値を転送先アドレス経路10に送
出し転送データレジスタ8上のデータを転送先に書込
み、転送先アドレスの値をインクリメントする。データ
個数カウンタの値が0である場合、転送情報記憶装置2
1aから次の転送情報を読み出し転送元アドレス記憶装
置22とデータ個数カウンタ6に設定し、転送情報記憶
装置21aのアドレスポインタをインクリメントし、転
送元からのデータ転送を再開する。上述の構成と動作に
よっても、図2(a)、(b)のデータから図2(c)
の最終結果データを転送することができる。
When the data transfer apparatus 1 starts data transfer, it first takes out one piece of transfer information from the transfer information storage device 21a, stores the address portion of the transfer information in the transfer source address storage device 22, and stores it in the data number counter 6. The transfer data number part of the transfer information is stored. Next, the value of the transfer source address is transmitted to the transfer source address path 10, and 1
This data is read into the transfer data register 8, and at the same time, the value of the transfer source address is incremented and the value of the data number counter is decremented. If the value of the data number counter is other than 0, the next data is further transferred from the transfer source to the transfer data register 8, and the value of the transfer destination address storage device 22 is sent out to the transfer destination address path 10 to transfer the transfer data register 8 The above data is written to the transfer destination, and the value of the transfer destination address is incremented. When the value of the data number counter is 0, the transfer information storage device 2
The next transfer information is read from 1a, set in the transfer source address storage device 22 and the data number counter 6, the address pointer of the transfer information storage device 21a is incremented, and the data transfer from the transfer source is restarted. With the above-described configuration and operation, the data of FIGS.
Can be transferred.

【0027】主転送元アドレス記憶部と、副転送元アド
レス記憶部とを区別して別に設けなくても、転送順序に
従ってこれらのアドレスが順に得られる場合は、これら
を1つにして転送元アドレス記憶部としてもよい。図6
はこの場合の装置の構成図である。図において、図1等
と同一の符号を付したものは図1等での要素と同等のも
のである。
If these addresses can be obtained in order according to the transfer order without separately providing the main transfer source address storage unit and the sub transfer source address storage unit, these are integrated into one transfer source address storage unit. It may be a unit. FIG.
Is a configuration diagram of the device in this case. In the figure, components denoted by the same reference numerals as those in FIG. 1 and the like are the same as those in FIG. 1 and the like.

【0028】図6の構成の要素について発明の動作を説
明する。この構成によるデータ転送装置では、予めパラ
メータ設定パスを介して転送先アドレス記憶装置4に転
送先のアドレスを設定する。データ転送装置1はデータ
転送を開始すると、予め設定された単位転送量の値をデ
ータ個数カウンタ6に設定し、付いでパラメータ設定パ
スを介して転送元アドレス記憶装置22に設定された値
を転送元アドレス経路10に送出して転送元よりデータ
を読込み転送データレジスタ8に書込み、同時に転送元
アドレス記憶装置22の値をインクリメントする。デー
タ個数カウンタの値が0でない場合、さらに転送元から
転送データレジスタ8へのデータ転送を行うと同時に、
転送先アドレス記憶装置4の値を転送先アドレス経路1
2に送出し、転送データレジスタ8上のデータを転送先
に書込みデータ個数カウンタ6の値をデクリメントす
る。データ個数カウンタの値が0である場合、データ個
数カウンタ6に単位転送量の値を再設定すると共に、パ
ラメータ設定パスを介して転送元アドレス記憶装置22
に設定された値によって次のデータ転送を行う。
The operation of the present invention will be described with respect to the components of the configuration shown in FIG. In the data transfer device having this configuration, a transfer destination address is set in the transfer destination address storage device 4 via a parameter setting path in advance. When data transfer is started, the data transfer device 1 sets a predetermined unit transfer amount value in the data number counter 6 and transfers the value set in the transfer source address storage device 22 via the parameter setting path. The data is sent out to the original address path 10 to read data from the transfer source and write it to the transfer data register 8, and at the same time, the value of the transfer source address storage device 22 is incremented. When the value of the data number counter is not 0, the data is further transferred from the transfer source to the transfer data register 8, and at the same time,
Transfers the value of the destination address storage device 4 to the destination address path 1
2, the data in the transfer data register 8 is decremented by the write data number counter 6 to the transfer destination. If the value of the data number counter is 0, the value of the unit transfer amount is reset in the data number counter 6 and the source address storage device 22 is set via the parameter setting path.
The next data transfer is performed according to the value set in.

【0029】実施の形態4.この発明のデータソート転
送装置を用いたデータベース処理装置の実施の形態を図
について説明する。図7は本実施の形態におけるデータ
ベース処理装置の構成を示す図である。図において、1
はデータ転送装置、9はデータ転送装置に対するパラメ
ータ設定バス、10はデータ転送装置からの転送元アド
レス経路11はデータ記憶装置からのデータ読み込み経
路、12はデータ記憶装置からの転送先アドレス経路1
3はデータ転送装置からのデータ経路、14は処理対象
データに対して集計処理を行う演算処理装置、16は処
理対象データと集計処理結果データを収納するデータ記
憶装置、17はデータ記憶装置に各伸された処理対象デ
ータ、18はデータ記憶装置に格納された集計結果デー
タである。図ではデータ転送装置の内部を省略してある
が、データ転送装置内部は図1同様である。
Embodiment 4 An embodiment of a database processing device using the data sort transfer device of the present invention will be described with reference to the drawings. FIG. 7 is a diagram showing a configuration of the database processing device according to the present embodiment. In the figure, 1
Is a data transfer device, 9 is a parameter setting bus for the data transfer device, 10 is a transfer source address route from the data transfer device, 11 is a data read route from the data storage device, and 12 is a transfer destination address route 1 from the data storage device.
3 is a data path from the data transfer device, 14 is an arithmetic processing device for performing a tallying process on the processing target data, 16 is a data storage device for storing the processing target data and the tallying result data, and 17 is a data storage device. The expanded processing target data 18 is the aggregation result data stored in the data storage device. Although the inside of the data transfer device is omitted in the figure, the inside of the data transfer device is the same as in FIG.

【0030】図7の構成の装置について動作を説明す
る。演算処理装置14は、データ記憶装置16上の処理
対象データ17の領域アドレスをデータ転送装置1の主
転送元アドレス記憶装置2に設定し、集計処理結果デー
タ18の領域アドレスをデータ転送装置の副転送元アド
レス記憶装置3に設定し、転送先で最終結果を収納する
領域のアドレスをデータ転送装置の転送先アドレス記憶
装置4に設定する。演算処理装置14は次いで処理対象
データをデータ記憶装置16から読み込みつつ集計演算
の結果を集計処理結果データの収納領域18に格納して
いく。このとき同時に集計結果が得られるまでの処理デ
ータの数をデータ転送装置1の転送データ個数記憶装置
5aに格納し、得られた集計結果データの数をデータ転
送装置1の転送データ個数記憶装置に格納する。演算処
理装置14は処理対象データがなくなるまで集計結果を
行って集計結果を得ると共に、処理対象データと集計結
果データの個数をデータ転送装置1の転送データ個数記
憶装置5aに設定していき、処理対象データなくなると
データ転送装置1によるデータ転送を起動する。データ
転送装置が前述の動作を行うことにより転送先に集計結
果を得ることができる。
The operation of the apparatus having the configuration shown in FIG. 7 will be described. The arithmetic processing device 14 sets the area address of the processing target data 17 on the data storage device 16 in the main transfer source address storage device 2 of the data transfer device 1, and sets the area address of the tally processing result data 18 to the secondary address of the data transfer device. The address is set in the transfer source address storage device 3 and the address of the area for storing the final result at the transfer destination is set in the transfer destination address storage device 4 of the data transfer device. The arithmetic processing unit 14 then reads the data to be processed from the data storage device 16 and stores the result of the tallying operation in the storage area 18 for the tallying result data. At this time, the number of processed data items until the tally result is obtained is simultaneously stored in the transfer data number storage device 5a of the data transfer device 1, and the obtained number of tally result data is stored in the transfer data number storage device of the data transfer device 1. Store. The arithmetic processing unit 14 performs the tallying result until the processing target data is exhausted to obtain the tallying result, and sets the number of the processing target data and the tallying result data in the transfer data number storage device 5a of the data transfer device 1, and performs the processing. When the target data is exhausted, the data transfer by the data transfer device 1 is started. When the data transfer device performs the above-described operation, it is possible to obtain a total result at the transfer destination.

【0031】[0031]

【発明の効果】以上のようにこの発明によれば、第1の
アドレス記憶部と第2のアドレス記憶部とデータ個数記
憶部とを設け、所定の順に切り替えて転送制御するよう
にしたので、複雑なコマンド列を作成してこれらの処理
をやらせながら転送を行うといった時間がかかり規模の
大きな装置が不要になるという効果がある。
As described above, according to the present invention, the first address storage section, the second address storage section, and the number-of-data storage section are provided, and the transfer is controlled by switching in a predetermined order. There is an effect that a large-scale device which takes time, such as performing a transfer while creating a complicated command sequence and performing these processes, becomes unnecessary.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1におけるデータソー
ト転送装置の構成図である。
FIG. 1 is a configuration diagram of a data sort transfer device according to a first embodiment of the present invention.

【図2】 この発明のデータソート転送装置による動作
を説明するための図である。
FIG. 2 is a diagram for explaining the operation of the data sort transfer device of the present invention.

【図3】 この発明の実施の形態2におけるデータソー
ト転送装置の構成図である。
FIG. 3 is a configuration diagram of a data sort transfer device according to a second embodiment of the present invention.

【図4】 実施の形態2の他のデータソート転送装置の
構成図である。
FIG. 4 is a configuration diagram of another data sort transfer device according to the second embodiment.

【図5】 この発明の実施の形態3におけるデータソー
ト転送装置の構成図である。
FIG. 5 is a configuration diagram of a data sort transfer device according to a third embodiment of the present invention.

【図6】 実施の形態3の他のデータソート装置の構成
図である。
FIG. 6 is a configuration diagram of another data sorting apparatus according to the third embodiment.

【図7】 この発明のデータソート転送装置を使用した
データベース処理装置の構成を示す図である。
FIG. 7 is a diagram showing a configuration of a database processing device using the data sort transfer device of the present invention.

【図8】 従来のデータ転送装置の構成図である。FIG. 8 is a configuration diagram of a conventional data transfer device.

【図9】 データソート転送動作を説明するための図で
ある。
FIG. 9 is a diagram for explaining a data sort transfer operation.

【符号の説明】[Explanation of symbols]

1 データ転送装置、2 主転送元アドレス記憶装置、
3 副転送元アドレス記憶装置、4 転送先アドレス記
憶装置、5a 転送データ個数記憶装置、5b転送デー
タ個数記憶装置アドレスポインタ、6 データ個数カウ
ンタ、7 制御部、8 転送データレジスタ、9 パラ
メータ設定パス、10 転送元アドレス経路、11 デ
ータ読込み経路、12 転送先アドレス経路、13 デ
ータ書込み経路、14 演算処理装置、16 データ記
憶装置、17 処理対象データ、18 集計処理結果デ
ータ、19 制御部へのブレークフラグ(ブレークデー
タ)転送経路、20a ブレークフラグ部、20b ブ
レークデータ部、21a転送情報記憶装置、21b 転
送情報記憶装置アドレスポインタ、22 転送元アドレ
ス記憶装置。
1 data transfer device, 2 main transfer source address storage device,
3 sub transfer source address storage device, 4 transfer destination address storage device, 5a transfer data number storage device, 5b transfer data number storage device address pointer, 6 data number counter, 7 control unit, 8 transfer data register, 9 parameter setting path, Reference Signs List 10 transfer source address path, 11 data read path, 12 transfer destination address path, 13 data write path, 14 arithmetic processing unit, 16 data storage unit, 17 processing target data, 18 total processing result data, 19 break flag to control unit (Break data) transfer path, 20a break flag section, 20b break data section, 21a transfer information storage device, 21b transfer information storage device address pointer, 22 transfer source address storage device.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 転送先に転送すべき主データのアドレス
相当を記憶する第1のアドレス記憶部と、 上記転送先に転送すべき副データのアドレス相当を記憶
する第2のアドレス記憶部と、 上記転送先のアドレスを記憶する転送先アドレス記憶部
と、 上記第1のアドレス記憶部に記載のデータまたは第2の
アドレス記憶部に記載のデータを上記転送先アドレスに
記載の領域に転送するデータ個数を記憶するデータ個数
記憶部と、 所定の順序と数に基づき、上記第1のアドレス記憶部に
設定された領域のデータと第2のアドレス記憶部に設定
された領域のデータを上記データ個数記憶部に設定され
た数だけ上記転送先アドレスに記載の領域に転送制御す
る制御部を備えたデータマージ転送装置。
A first address storage unit for storing an address corresponding to main data to be transferred to a transfer destination; a second address storage unit storing an address corresponding to sub data to be transferred to the transfer destination; A transfer destination address storage unit for storing the transfer destination address, and data for transferring data described in the first address storage unit or data described in the second address storage unit to an area described in the transfer destination address A data number storage unit for storing the number, based on a predetermined order and number, the data of the area set in the first address storage unit and the data of the area set in the second address storage unit are stored in the data number A data merge transfer device comprising a control unit for controlling transfer to an area described in the transfer destination address by a number set in a storage unit.
【請求項2】 データ個数記憶部に代えて、制御部には
データ中の前後のデータ間で差異があることを示すブレ
ークフラグを検出するブレークフラグ検出機構を設け、
第1のアドレス記憶部または第2のアドレス記憶部に設
定された領域のデータを転送中に上記ブレークフラグを
検出すると、第2のアドレス記憶部または第1のアドレ
ス記憶部に設定された領域のデータの転送に切り替える
ようにしたことを特徴とする請求項1記載のデータマー
ジ転送装置。
2. A control system according to claim 1, wherein the control unit includes a break flag detecting mechanism for detecting a break flag indicating that there is a difference between data before and after the data.
If the break flag is detected during the transfer of data in the area set in the first address storage unit or the second address storage unit, the break flag is detected in the area set in the second address storage unit or the first address storage unit. 2. The data merge transfer apparatus according to claim 1, wherein the apparatus is switched to data transfer.
【請求項3】 ブレークフラグ検出機構は、ブレークフ
ラグ領域に記載された転送量を検出して、他方のアドレ
ス記憶部に設定された領域のデータの上記検出した転送
量に相当する転送に切り替えるようにしたことを特徴と
する請求項2記載のデータマージ転送装置。
3. A break flag detecting mechanism detects a transfer amount described in a break flag area and switches to a transfer corresponding to the detected transfer amount of data in an area set in the other address storage unit. 3. The data merge transfer device according to claim 2, wherein:
JP3393097A 1997-02-18 1997-02-18 Data merge transfer device Expired - Fee Related JP3254402B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3393097A JP3254402B2 (en) 1997-02-18 1997-02-18 Data merge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3393097A JP3254402B2 (en) 1997-02-18 1997-02-18 Data merge transfer device

Publications (2)

Publication Number Publication Date
JPH10232764A true JPH10232764A (en) 1998-09-02
JP3254402B2 JP3254402B2 (en) 2002-02-04

Family

ID=12400244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3393097A Expired - Fee Related JP3254402B2 (en) 1997-02-18 1997-02-18 Data merge transfer device

Country Status (1)

Country Link
JP (1) JP3254402B2 (en)

Also Published As

Publication number Publication date
JP3254402B2 (en) 2002-02-04

Similar Documents

Publication Publication Date Title
JP3254402B2 (en) Data merge transfer device
JP3007923B2 (en) Data transfer method and system
GB2175112A (en) Sequence control method and apparatus
JP3067161B2 (en) Fuzzy arithmetic processing unit
JP2536081B2 (en) Multiple scheduling control system
JPS6041102A (en) Sequence control device
JPH0338690A (en) Data processor
JP2522840B2 (en) Programmable controller programming device
JPH04308994A (en) Electronic register
JPS60235204A (en) Sequence controller
JP3358113B2 (en) Program creation device for programmable controller
JPH05241986A (en) Input/output instruction retrying system
JPH03148700A (en) Screen display control system
JPS5938832A (en) Key input control system
JPH08339336A (en) Resource release system
JPH0453762B2 (en)
JPH0689299A (en) Automatic input picture setting system
JPS6224806B2 (en)
JPH05298003A (en) Data processor
JPH04236621A (en) Data input system
JPS63100541A (en) Controlling system for process output report
JPH05274197A (en) Data file system
JPH0236415A (en) Printer output processing system
JPH04215115A (en) Information processor
JPS59146327A (en) Registering device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011030

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040520

LAPS Cancellation because of no payment of annual fees