JPH1023027A - Atm communication equipment - Google Patents

Atm communication equipment

Info

Publication number
JPH1023027A
JPH1023027A JP8174763A JP17476396A JPH1023027A JP H1023027 A JPH1023027 A JP H1023027A JP 8174763 A JP8174763 A JP 8174763A JP 17476396 A JP17476396 A JP 17476396A JP H1023027 A JPH1023027 A JP H1023027A
Authority
JP
Japan
Prior art keywords
cell
monitoring
monitoring cell
unit
atm communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8174763A
Other languages
Japanese (ja)
Inventor
Takeshi Yamaguchi
健 山口
Masahiro Ashi
賢浩 芦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8174763A priority Critical patent/JPH1023027A/en
Publication of JPH1023027A publication Critical patent/JPH1023027A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PROBLEM TO BE SOLVED: To allow the communication equipment to discriminate in which processing in the unit of cells or processing in the unit other than the cell unit, a fault of an internal circuit has taken place. SOLUTION: A 2nd monitor cell-generating circuit 16 and a 2nd monitor cell collation circuit 17 are arranged, respectively between a receiving end and a transmission end in the equipment, to detect a fault of monitored circuits 20-1 to 20-M, conducting processing of a cell level. Moreover, 1st monitor cell- generating circuits 14-1 to 14-N and 1st monitor cell collation circuits 15-1 to 15-N are arranged at both ends of each of monitored circuits 13-1 to 13-N, and a fault for each of the monitored circuits 13-1 to 13-N is detected by using a 1st monitor cell.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、非同期転送モード
(ATM:Asynchronous Transfer Mode)で固定長のセル
の処理や転送を行い、内部回路の動作の正常性を自律的
に監視するATM通信装置に関わるものである。
The present invention relates to an asynchronous transfer mode.
The present invention relates to an ATM communication device that processes and transfers fixed-length cells in (ATM: Asynchronous Transfer Mode) and autonomously monitors the normal operation of internal circuits.

【0002】[0002]

【従来の技術】ATM通信装置が監視セルを用いて内部
回路の動作の正常性を自律的に監視することを可能にす
る技術としては、特開平5-244187号公報「装置内監視方
法」記載の技術と、特開平5-327757号公報「監視セル挿
入制御方式」記載の技術がある。どちらの技術も、装置
内で監視セルを生成して被監視回路に転送し、転送後の
監視セルの内容を照合するという動作は同じである。し
かし、これらの技術では、内部回路をブロック分けし、
ブロック毎の監視を行うことを考慮していないため、異
常箇所の特定が困難である。
2. Description of the Related Art Japanese Patent Application Laid-Open No. 5-244187 discloses a technique for enabling an ATM communication apparatus to autonomously monitor the normality of the operation of an internal circuit using a monitoring cell. And a technique described in Japanese Unexamined Patent Publication No. Hei 5-327757, "Monitoring Cell Insertion Control System". In both technologies, the operation of generating a monitor cell in the device, transferring the monitor cell to the monitored circuit, and collating the contents of the monitor cell after the transfer is the same. However, in these technologies, the internal circuit is divided into blocks,
Since the monitoring of each block is not considered, it is difficult to specify an abnormal portion.

【0003】ブロック毎の監視を可能とする技術として
は、「ATMクロスコネクト技術」(NTT R&D,42,No.3,
pp.357-366(1993))記載の技術がある。図8は、この技
術を用いたATM通信装置の構成例を示す図である。図
の装置では、監視対象となる内部回路を3つのブロック
(被監視回路102-i)に分割し、各被監視回路102-iの入
力側と出力側にそれぞれ監視セル発生手段103-i と監視
セル照合手段104-iを配置している。装置に入力された
主信号101-1は、第1の監視セル発生手段103-1で、監視
パターンの設定された第1の監視セルを挿入された後、
被監視回路A102-1に入力される。被監視回路A102-1の
出力信号は、第2の監視セル発生手段により第2の監視
セルを挿入され、第1の監視セル照合手段104-1に入力
される。第1の監視セル照合手段104-1は、入力された
信号から第1の監視セルを検出および分離し、その監視
セルに設定された監視パターンと、内部で生成した期待
値とを比較照合して、照合結果105-1を出力する。この
照合結果105-1により、被監視回路A102-1の監視結果
(正常または異常)が通知される。同様に、第2の監視
セル発生手段により挿入された第2の監視セルは、被監
視回路B102-2と第3の監視セル発生手段103-3を通過し
た後、第2の監視セル照合手段104-2で受信され被監視
回路B102-2の異常の検出に用いられる。同様に、第3
の監視セル発生手段103-3と、第3の監視セル照合手段1
04-3により、被監視回路C102-3の異常が検出される。
以上の技術は、監視対象となる被監視回路をブロックに
分割し、ブロック毎に異常の監視を行うことができるた
め、装置の異常箇所を特定するのに有効な技術といえ
る。
[0003] As a technique enabling monitoring for each block, an "ATM cross connect technique" (NTT R & D, 42, No. 3,
pp. 357-366 (1993)). FIG. 8 is a diagram showing a configuration example of an ATM communication device using this technique. In the apparatus shown in the figure, the internal circuit to be monitored is divided into three blocks (monitored circuits 102-i), and the monitored cell generating means 103-i is provided on the input side and the output side of each monitored circuit 102-i, respectively. The monitoring cell matching means 104-i is arranged. After the main signal 101-1 input to the device is inserted by the first monitoring cell generating means 103-1 into the first monitoring cell in which the monitoring pattern is set,
It is input to the monitored circuit A 102-1. The output signal of the monitored circuit A 102-1 is inserted into the second monitoring cell by the second monitoring cell generation means and is input to the first monitoring cell collation means 104-1. The first monitoring cell matching means 104-1 detects and separates the first monitoring cell from the input signal, and compares and matches the monitoring pattern set in the monitoring cell with an internally generated expected value. And outputs the collation result 105-1. The monitoring result (normal or abnormal) of the monitored circuit A 102-1 is notified by the comparison result 105-1. Similarly, the second monitoring cell inserted by the second monitoring cell generation means passes through the monitored circuit B 102-2 and the third monitoring cell generation means 103-3, and thereafter, the second monitoring cell collation means. The signal received at 104-2 is used for detecting an abnormality of the monitored circuit B102-2. Similarly, the third
Monitoring cell generating means 103-3 and third monitoring cell collating means 1
By 04-3, an abnormality of the monitored circuit C102-3 is detected.
The above technique can be said to be an effective technique for specifying an abnormal part of the device because the monitored circuit to be monitored can be divided into blocks and an abnormality can be monitored for each block.

【0004】[0004]

【発明が解決しようとする課題】ところで、ATM通信
装置内で処理は、セルレベル(セル単位)の処理と、ビ
ットレベル(セル単位以外の単位)の処理の2つに分類
される。セルレベルの処理には、セルの多重・分離、セ
ルスイッチング、セル転送などの処理が含まれ、ビット
レベルの処理には、信号の直並列・並直列変換などの処
理が含まれる。また、ビットレベルの処理とセルレベル
の処理もさらにブロック化され、各ブロック毎にLSI
や1基板上の回路により実現される。特に、セルレベル
の処理はほとんどの場合LSIにより実現される。この
ため、例えば、異常がセルレベルの処理で発生したと特
定できれば、その異常はセルレベルの処理を行うLSI
が原因であると推定できる。
The processing in the ATM communication apparatus is classified into two processes, a cell level (cell unit) process and a bit level (unit other than the cell unit) process. Cell-level processing includes processing such as cell multiplexing / demultiplexing, cell switching, and cell transfer, and bit-level processing includes processing such as serial-parallel / parallel-serial conversion of signals. Further, bit-level processing and cell-level processing are further divided into blocks, and an LSI is provided for each block.
Or a circuit on one substrate. In particular, cell-level processing is almost always realized by LSI. For this reason, for example, if it can be specified that the abnormality has occurred in the cell-level processing, the abnormality can be identified by an LSI that performs the cell-level processing.
Can be presumed to be the cause.

【0005】そこで、本発明は、内部回路の異常がセル
単位の処理と、セル単位以外の単位の処理のいずれで発
生したかを特定可能とすることを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to specify whether an abnormality in an internal circuit has occurred in processing in units of cells or processing in units other than units of cells.

【0006】[0006]

【課題を解決するための手段】上記の目的を達成するた
め、本発明のATM通信装置は、セル単位の処理を行う
1つ以上のセルレベル回路部と、セル単位以外の単位の
処理を行う1つ以上の非セルレベル回路部とからなる内
部回路と、当該内部回路の異常を監視セルを用いて検出
する監視部とを有するATM通信装置であって、前記監
視部は、所定のデータが設定された前記監視セルを生成
し、前記セルレベル回路部もしくは非セルレベル回路部
に入力される信号に前記生成した監視セルを挿入する複
数の監視セル生成手段と、当該監視セル生成手段に1対
1に対応付けられ、対応付けられた監視セル生成手段で
挿入された前記監視セルを前記セルレベル回路部もしく
は非セルレベル回路部より出力される信号から検出し、
検出した監視セルに設定された所定のデータの期待値を
生成し、前記所定のデータと前記期待値とが不一致の場
合に前記回路部の異常を通知する複数の監視セル照合手
段とを有し、前記非セルレベル回路部の入力端と出力端
には、それぞれ、前記対応付けられた監視セル生成手段
と監視セル照合手段が配置され、前記内部回路の入力端
と出力端にも、それぞれ、前記対応付けられた監視セル
生成手段と監視セル照合手段が配置されたことを特徴と
する。このATM通信装置は、各非セルレベル回路部の
異常を検出し、異常の発生した非セルレベル回路部の特
定を可能とする他、セルレベル回路部の異常も検出でき
る。
In order to achieve the above object, an ATM communication apparatus according to the present invention performs at least one cell level circuit unit which performs processing in units of cells, and performs processing in units other than units of cells. An ATM communication device comprising: an internal circuit including one or more non-cell level circuit units; and a monitoring unit that detects an abnormality of the internal circuit using a monitoring cell, wherein the monitoring unit is configured to store predetermined data. A plurality of monitoring cell generating means for generating the set monitoring cell and inserting the generated monitoring cell into a signal input to the cell level circuit unit or the non-cell level circuit unit; Detecting the monitoring cell inserted by the monitoring cell generation means associated with the pair 1 from the signal output from the cell level circuit unit or the non-cell level circuit unit;
A plurality of monitoring cell matching means for generating an expected value of predetermined data set in the detected monitoring cell, and notifying an abnormality of the circuit unit when the predetermined data does not match the expected value. At the input terminal and the output terminal of the non-cell level circuit unit, the associated monitoring cell generation unit and monitoring cell matching unit are arranged, respectively, and also at the input terminal and the output terminal of the internal circuit, The monitoring cell generating means and the monitoring cell collating means associated with each other are arranged. This ATM communication device detects an abnormality of each non-cell level circuit unit, enables identification of the non-cell level circuit unit where the abnormality has occurred, and also detects an abnormality of the cell level circuit unit.

【0007】[0007]

【発明の実施の形態】以下で、本発明の実施の形態を、
図面を用いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described.
This will be described with reference to the drawings.

【0008】図1は、本発明の実施形態に係るATM通
信装置のブロック図である。図のATM通信装置では、
監視対象となる内部回路が、セル単位の処理を行う被監
視回路と、ビット単位の処理を行う被監視回路とに分割
されている。ビットレベルの処理を行う被監視回路は、
さらに、機能ブロック(直並列・並直列変換回路などの
単位)毎のN個の被監視回路13−1〜13−Nに分割されて
いる。各被監視回路13−1〜13−Nの入力端と出力端に
は、それぞれ第1の監視セル発生回路14-1〜14-Nと、第
1の監視セル照合回路15-1〜15-Nが配置されている。つ
まり、被監視回路13−i(1≦i≦N)では、入力端に第1
の監視セル発生回路14-iが配置され、出力端に第1の監
視セル照合回路15-iが配置されている。第1の監視セル
発生回路14-iと第1の監視セル照合回路15-iは、被監視
回路13-iの異常を検出するためのものであり、第1の監
視セルを送受信する。一方、監視対象となる内部回路全
体の入力端と出力端には、それぞれ第2の監視セル発生
回路16と、第2の監視セル照合回路17が配置されてい
る。第2の監視セル発生回路16と、第2の監視セル照合
回路17は、セルレベルの処理を行う被監視回路20-1〜20
-Mの異常を検出するためのものであり、第2の監視セル
を送受信する。第1および第2の監視セル発生回路は同
じ構成を有し、第1および第2の監視セル照合回路も同
じ構成を有する。なお、セルレベルの処理を行う被監視
回路20-1〜20-Mは、第1の監視セル発生回路14-iと第1
の監視セル照合回路15-iの間を除く、第2の監視セル発
生回路16と第2の監視セル照合回路17間の任意の位置に
任意の個数配置できる。
FIG. 1 is a block diagram of an ATM communication apparatus according to an embodiment of the present invention. In the illustrated ATM communication device,
The internal circuit to be monitored is divided into a monitored circuit that performs processing in units of cells and a monitored circuit that performs processing in units of bits. The monitored circuit that performs bit-level processing
Furthermore, it is divided into N monitored circuits 13-1 to 13-N for each functional block (unit such as a serial-parallel / parallel-serial conversion circuit). Input terminals and output terminals of the monitored circuits 13-1 to 13-N are respectively connected to first monitored cell generating circuits 14-1 to 14-N and first monitored cell matching circuits 15-1 to 15-N. N is arranged. That is, in the monitored circuit 13-i (1 ≦ i ≦ N), the first terminal is connected to the input terminal.
Of the monitoring cell generator 14-i, and a first monitoring cell matching circuit 15-i at the output end. The first monitoring cell generation circuit 14-i and the first monitoring cell matching circuit 15-i are for detecting an abnormality of the monitored circuit 13-i, and transmit and receive the first monitoring cell. On the other hand, a second monitor cell generating circuit 16 and a second monitor cell matching circuit 17 are arranged at the input terminal and the output terminal of the entire internal circuit to be monitored. The second monitored cell generation circuit 16 and the second monitored cell collation circuit 17 include monitored circuits 20-1 to 20 that perform cell-level processing.
This is for detecting an abnormality of -M, and transmits and receives the second monitoring cell. The first and second monitoring cell generation circuits have the same configuration, and the first and second monitoring cell comparison circuits have the same configuration. The monitored circuits 20-1 to 20-M that perform cell-level processing are the same as the first monitored cell generation circuit 14-i and the first monitored cell generation circuit 14-i.
An arbitrary number can be arranged at an arbitrary position between the second monitor cell generating circuit 16 and the second monitor cell comparing circuit 17 except between the monitor cell matching circuits 15-i.

【0009】図2は、上記の監視セルの構成例を示す図
である。ATMセルは、伝送路上ではヘッダ部が5バイ
ト、情報部が48バイトの計53バイトであるが、装置
内においては処理を容易にするためヘッダ部が6バイ
ト、情報部が48バイトの計54バイトとするのが一般
的である。本ATM通信装置では、6バイトのヘッダ部
の一部に、出力方路を決定するための情報、監視セルで
あることを示す情報、および、第1の監視セルと第2の
監視セルの識別を可能とする情報を設定する。第2の監
視セルには、出力方路を決定するための情報として、希
望の方向へ転送されるために、外部から設定される任意
の値が搭載される。これにより、第2の監視セルは第2
の監視セル照合回路17へ転送される。各監視セルの情報
部には、被監視回路の異常検出に用いられる監視パター
ンが設定される。なお、本ATM通信装置では、セルの
スイッチング等に関わらない処理回路の監視に用いられ
る第1の監視セルの出力方路を決定するための情報を固
定値とすることで、ハードウェア規模の低減を図ってい
る。
FIG. 2 is a diagram showing a configuration example of the above monitoring cell. An ATM cell has a header part of 5 bytes and an information part of 48 bytes, for a total of 53 bytes, on the transmission line. However, in the apparatus, the header part is 6 bytes, and the information part is a total of 54 bytes for easy processing. It is common to use bytes. In the ATM communication device, information for determining an output route, information indicating a monitor cell, and identification of the first monitor cell and the second monitor cell are provided in a part of a 6-byte header portion. Set information that enables In the second monitoring cell, an arbitrary value set from the outside is mounted as information for determining an output route so as to be transferred in a desired direction. As a result, the second monitoring cell becomes the second monitoring cell.
Is transferred to the monitoring cell matching circuit 17 of FIG. In the information part of each monitoring cell, a monitoring pattern used for detecting an abnormality of the monitored circuit is set. In this ATM communication device, the information for determining the output route of the first monitoring cell used for monitoring the processing circuit irrespective of the cell switching or the like is set to a fixed value, thereby reducing the hardware scale. Is being planned.

【0010】図3は、監視セル発生回路の構成を示すブ
ロック図である。図で、監視セル発生回路は、監視セル
挿入タイミング検出部33と、監視セル生成部35と、監視
セル挿入部34により構成される。監視セル挿入タイミン
グ検出部33は、受信した主信号31内の空きセルの検出を
行い、検出時にセル挿入タイミング信号36を監視セル生
成部35に送る。監視セル生成部35は、監視セル挿入タイ
ミング信号36を受けて監視セル(図2)を生成する。監
視セル挿入部34は、監視セル生成部35で生成された監視
セルを、監視セル挿入タイミング検出部33の検出した空
きセルの位置に挿入して主信号32を送信する。
FIG. 3 is a block diagram showing a configuration of the monitoring cell generation circuit. In the figure, the monitoring cell generation circuit includes a monitoring cell insertion timing detection unit 33, a monitoring cell generation unit 35, and a monitoring cell insertion unit 34. The monitoring cell insertion timing detection unit 33 detects an empty cell in the received main signal 31, and sends a cell insertion timing signal 36 to the monitoring cell generation unit 35 upon detection. The monitoring cell generator 35 receives the monitoring cell insertion timing signal 36 and generates a monitoring cell (FIG. 2). The monitoring cell insertion unit 34 inserts the monitoring cell generated by the monitoring cell generation unit 35 into the position of the empty cell detected by the monitoring cell insertion timing detection unit 33, and transmits the main signal 32.

【0011】図4は、監視セル照合回路の構成を示すブ
ロック図である。図で、監視セル照合回路は、監視セル
検出部43と、監視セル分離部44と、監視パターン期待値
生成部45と、監視セル照合部46により構成される。監視
セル検出部43は、受信した主信号41内の監視セルを検出
し、監視セル検出タイミング信号48を監視パターン期待
値生成部45に送る。監視パターン期待値生成部45は、監
視セル検出タイミング信号48を受けて、検出された監視
セルの監視パターンの期待値を生成する。監視セル分離
部44は、監視セル検出部43の検出した監視セルを主信号
から分離して、監視セル照合部46に送るとともに、主信
号に空きセルを挿入して送信する。監視セル照合部46
は、監視セル分離部44から送られた監視セルの監視パタ
ーンと、監視パターン期待値生成部45で生成された監視
パターンの期待値を比較照合し、その結果を照合結果47
として出力する。照合結果47は、ある一定時間内に監視
セルが検出され、かつ、その監視セルの監視パターンが
期待値と一致した場合に被監視回路の正常動作を通知
し、それ以外の場合(一定時間内に監視セルが検出され
ないか、または、監視パターンと期待値が不一致の場
合)には、被監視回路の異常を通知する。
FIG. 4 is a block diagram showing the configuration of the monitoring cell matching circuit. In the figure, the monitoring cell matching circuit includes a monitoring cell detection unit 43, a monitoring cell separation unit 44, a monitoring pattern expected value generation unit 45, and a monitoring cell matching unit 46. The monitoring cell detection unit 43 detects a monitoring cell in the received main signal 41 and sends a monitoring cell detection timing signal 48 to the monitoring pattern expected value generation unit 45. The monitoring pattern expected value generation unit 45 receives the monitoring cell detection timing signal 48 and generates an expected value of the monitoring pattern of the detected monitoring cell. The monitor cell separation unit 44 separates the monitor cell detected by the monitor cell detection unit 43 from the main signal, sends the main signal to the monitor cell matching unit 46, and inserts an empty cell into the main signal for transmission. Monitoring cell collation unit 46
Compares and compares the monitoring pattern of the monitoring cell sent from the monitoring cell separating unit 44 with the expected value of the monitoring pattern generated by the expected monitoring pattern generation unit 45, and compares the result with the matching result 47.
Output as The matching result 47 indicates that a monitored cell is detected within a certain period of time, and that the monitored pattern of the monitored cell matches the expected value, the normal operation of the monitored circuit is notified. (If the monitoring cell is not detected or the monitoring pattern does not match the expected value), the abnormality of the monitored circuit is notified.

【0012】図5は、監視セル発生回路の監視セル生成
部35の構成例を示す回路図である。図で、監視セル生成
部35は、54進カウンタ・デコーダ51と、監視セルセル
ヘッダ生成回路52と、シフトレジスタ53と、セレクタ54
により構成される。54進カウンタ・デコーダ51は、セ
ル挿入タイミング信号36に応じてカウントを開始し、0
〜53のカウント値を出力する。カウント値が0〜5の
ときには、セルヘッダ生成回路52が監視セルのヘッダ部
(6バイト)を1バイト単位で生成し、それをセレクタ
54が選択し、出力する。カウント値が6〜53のときに
は、シフトレジスタ53が監視パターン(48バイト)を
1バイト単位で生成し、それをセレクタ54が出力する。
すなわち、シフトレジスタ53は、カウント値が6のとき
初期値入力端子より初期パターン“10000000”または
“01111111”を取り込み、それをセレクタ54に出力す
る。そして、以降カウント値が変化する毎に、取り込ん
だ初期パターンを1ビットずつシフトさせていき、その
結果を出力する。なお、監視セル照合回路の監視パター
ン期待値生成部45も、上記と同様のカウンタとシフトレ
ジスタにより構成され、監視セル生成部35と同じ監視パ
ターン(期待値)を生成する。
FIG. 5 is a circuit diagram showing a configuration example of the monitor cell generator 35 of the monitor cell generator. In the figure, the monitoring cell generation unit 35 includes a 54-base counter / decoder 51, a monitoring cell cell header generation circuit 52, a shift register 53, and a selector 54.
It consists of. The 54-base counter / decoder 51 starts counting in response to the cell insertion timing signal 36,
The count value of ~ 53 is output. When the count value is 0 to 5, the cell header generation circuit 52 generates the header part (6 bytes) of the monitoring cell in units of 1 byte, and outputs it to the selector.
54 selects and outputs. When the count value is 6 to 53, the shift register 53 generates a monitoring pattern (48 bytes) in 1-byte units, and the selector 54 outputs this.
That is, when the count value is 6, the shift register 53 takes in the initial pattern “10000000” or “01111111” from the initial value input terminal and outputs it to the selector 54. Then, every time the count value changes thereafter, the fetched initial pattern is shifted one bit at a time, and the result is output. The expected monitoring pattern generation unit 45 of the monitoring cell matching circuit also includes the same counter and shift register as described above, and generates the same monitoring pattern (expected value) as the monitoring cell generation unit 35.

【0013】上記回路により生成される監視パターンの
構成を、図6に示す。監視パターンには、図6の(a)
に示す正極性パターンと、図6の(b)に示す負極性パ
ターンがある。監視セル生成部35では、“10000000”の
初期パターンを選択することで、単位行列の並びである
正極性パターンを生成し、“01111111”の初期パターン
を選択することで、正極性パターンのビットを反転させ
たものである負極性パターンを生成する。また、監視セ
ル生成部35では、正極性パターンと、負極性パターンを
交互に生成し、送信する監視セルの情報部に設定する。
FIG. 6 shows the configuration of a monitoring pattern generated by the above circuit. The monitoring pattern includes (a) in FIG.
And a negative polarity pattern shown in FIG. 6B. The monitoring cell generation unit 35 generates a positive pattern, which is an array of unit matrices, by selecting an initial pattern of “10000000”, and selects a bit of the positive pattern by selecting an initial pattern of “01111111”. A negative polarity pattern, which is an inverted pattern, is generated. Further, the monitoring cell generation unit 35 generates a positive polarity pattern and a negative polarity pattern alternately and sets them in the information section of the monitoring cell to be transmitted.

【0014】このように、監視パターンとして正極性パ
ターンと負極性パターンを併用することで、本ATM通
信装置では0/1縮退故障も検出でき、十分な検出精度
を得ることができる。また、監視パターンとして固定パ
ターンを用いるため、監視パターンとその期待値の生成
を行う回路のハードウェア規模は、疑似ランダムパター
ン(例えば、PN系列)を用いる従来の装置に比べ低減
される。
As described above, by using both the positive polarity pattern and the negative polarity pattern as the monitoring patterns, the present ATM communication device can also detect a 0/1 stuck-at fault and obtain sufficient detection accuracy. Further, since a fixed pattern is used as the monitoring pattern, the hardware scale of a circuit for generating the monitoring pattern and its expected value is reduced as compared with a conventional device using a pseudo random pattern (for example, a PN sequence).

【0015】図7は、監視セル照合回路の監視セル照合
部46の処理フローである。監視セル照合部46は、監視セ
ル検出部43で処理対象の監視セルが検出されると(S
1)、監視セル分離部44で分離されたその監視セルに設
定された監視パターンが正極性であるか否かを判定し、
正極性の場合、その監視パターンと、監視パターン期待
値生成部45で生成された正極性の期待値とを照合する
(S2)。そして、両者が一致した場合、正常と判断し
次の監視セル(負極性の監視パターンが設定されてい
る)の検出を行う(S6)。処理S2で、正極性でない
と判定された場合、分離された監視パターンと、監視パ
ターン期待値生成部45で生成された負極性パターンの期
待値とを照合し(S3)、一致した場合、正常と判断し
次の監視セル(正極性の監視パターンが設定されてい
る)の検出を行う(S10)。不一致の場合には、異常
と判断し、異常を通知する照合結果47を出力する(S
4)。また、処理S1において、処理対象の監視セルが
一定時間以上検出されない場合にも、異常を通知する照
合結果47を出力する。そして、処理S2またはS3で正
常と判断した場合、処理S6〜S8,S10〜S12に
おいて、交互に生成される負極性パターン、正極性パタ
ーンと、分離された監視パターンの照合を行い、不一致
もしくは一定時間内の検出がない場合は、異常と判断
し、異常を示す照合結果47を出力する(S9)。
FIG. 7 is a processing flow of the monitoring cell matching section 46 of the monitoring cell matching circuit. When the monitoring cell detection unit 43 detects a monitoring cell to be processed, the monitoring cell matching unit 46 (S
1), it is determined whether the monitoring pattern set for the monitoring cell separated by the monitoring cell separation unit 44 has a positive polarity,
In the case of the positive polarity, the monitoring pattern is compared with the expected value of the positive polarity generated by the expected monitoring pattern generation unit 45 (S2). If they match, it is determined to be normal and the next monitoring cell (a negative polarity monitoring pattern is set) is detected (S6). In the process S2, if it is determined that the polarity is not positive, the separated monitoring pattern is compared with the expected value of the negative polarity pattern generated by the expected value generator 45 (S3). And the next monitoring cell (a monitoring pattern of positive polarity is set) is detected (S10). If they do not match, it is determined that there is an abnormality, and a collation result 47 for notifying the abnormality is output (S
4). Further, in the process S1, even when the monitoring cell to be processed is not detected for a certain period of time or more, the matching result 47 for notifying the abnormality is output. When it is determined in step S2 or S3 that the pattern is normal, in steps S6 to S8 and S10 to S12, the alternately generated negative pattern and positive pattern are compared with the separated monitoring pattern, and a mismatch or a fixed number is determined. If there is no detection within the time, it is determined that there is an abnormality, and a comparison result 47 indicating the abnormality is output (S9).

【0016】ただし、本ATM通信装置では、ビットレ
ベルの処理に異常が発生した場合、原理的にセルレベル
の処理を監視する第2の監視セル照合回路17でも異常が
検出される。このため、ビットレベルの処理を行う回路
の異常を照合結果18-1〜18-Nが通知した場合、第2の監
視セル照合回路17は、照合結果19による異常の通知を抑
止する。以上のように、監視セル照合回路では、正極
性、負極性の監視パターンを交互に検出し、それを同じ
極性パターンの期待値と比較する。そして、両者が不一
致の場合か、一定時間内の監視セルの検出がない場合
は、被監視回路の異常を通知する。
However, in the ATM communication device, when an abnormality occurs in the bit-level processing, the abnormality is also detected in the second monitoring cell matching circuit 17 that monitors the cell-level processing in principle. Therefore, when the comparison results 18-1 to 18-N notify the abnormality of the circuit that performs the bit-level processing, the second monitoring cell collation circuit 17 suppresses the notification of the abnormality based on the collation result 19. As described above, the monitoring cell matching circuit alternately detects a positive polarity monitoring pattern and a negative polarity monitoring pattern and compares it with the expected value of the same polarity pattern. If the two do not match, or if no monitoring cell is detected within a certain period of time, an error in the monitored circuit is notified.

【0017】次に、本ATM通信装置の動作を説明す
る。
Next, the operation of the ATM communication device will be described.

【0018】図1で、ATM通信装置に入力された主信
号11は、第2の監視セル発生回路16に入力され、その内
の適当な空きセルが第2の監視セルに置き換えられる。
第2の監視セルの挿入された主信号は、セルレベルの処
理を行う被監視回路20-1内を転送された後、第1の監視
セル発生回路14−1に入力され、その内の適当な空きセ
ルが第1の監視セルに置き換えられる。第1および第2
の監視セルが挿入された主信号は、被監視回路13−1内
を転送された後、第1の監視セル照合回路15−1に入力
される。第1の監視セル照合回路15−1では、入力され
た主信号から第1の監視セルが検出および分離され、分
離された第1の監視セルの監視パターンと、内部で生成
された期待値との比較照合が行われ、照合結果が18−1
として出力される。被監視回路13-1内に異常がある場合
は、第1の監視セル照合回路15−1が、監視セルを一定
時間内に検出できなかったり、監視パターンと期待値が
不一致となる事態が生じ、これにより、被監視回路13-1
の異常を通知する照合結果47が出力される。
In FIG. 1, a main signal 11 input to the ATM communication device is input to a second monitor cell generating circuit 16, and an appropriate empty cell is replaced with a second monitor cell.
The main signal into which the second monitoring cell is inserted is transferred through the monitored circuit 20-1 which performs cell-level processing, and then is input to the first monitoring cell generation circuit 14-1, and an appropriate An empty cell is replaced with the first monitoring cell. First and second
The main signal into which the monitored cell is inserted is transferred to the monitored circuit 13-1, and then input to the first monitored cell matching circuit 15-1. In the first monitoring cell matching circuit 15-1, the first monitoring cell is detected and separated from the input main signal, and the monitoring pattern of the separated first monitoring cell, the expected value generated internally, and the Is compared and the comparison result is 18-1
Is output as If there is an abnormality in the monitored circuit 13-1, the first monitoring cell matching circuit 15-1 may not be able to detect the monitoring cell within a predetermined time or the monitoring pattern may not match the expected value. This allows the monitored circuit 13-1
A matching result 47 for notifying the abnormality is output.

【0019】第1の監視セル発生回路14−2〜14-Nと、
第1の監視セル照合回路15−2〜15-Nにおいても同様の
処理が行われ、被監視回路13-2〜13-N内の異常が検出さ
れる。そして、監視セルとして第2の監視セルのみが含
まれた主信号は、セルレベルの処理を行う被監視回路20
-M内を転送された後、装置内の出力端に配置された第2
の監視セル照合手段17に入力される。第2の監視セル照
合手段17では、入力された主信号から第2の監視セルが
検出および分離され、分離された監視セルの監視パター
ンと、内部で生成された期待値との比較照合が行われ、
照合結果19が出力される。この照合結果19は、ビットレ
ベルの処理が全て正常に行われ、かつ、セルレベルの処
理に異常があった場合のみ、異常を通知する。
A first monitoring cell generating circuit 14-2 to 14-N;
The same processing is performed in the first monitoring cell matching circuits 15-2 to 15-N, and abnormalities in the monitored circuits 13-2 to 13-N are detected. Then, the main signal including only the second monitoring cell as the monitoring cell is output to the monitored circuit 20 that performs the cell level processing.
-M is transferred to the second terminal located at the output end of the device.
Is input to the monitoring cell matching means 17. The second monitoring cell matching means 17 detects and separates the second monitoring cell from the input main signal, and compares and matches the monitoring pattern of the separated monitoring cell with an internally generated expected value. I,
The collation result 19 is output. The collation result 19 notifies an abnormality only when all bit-level processing is performed normally and there is an abnormality in the cell-level processing.

【0020】以上で説明したように、本ATM装置で
は、ビットレベルの処理を行う回路の異常と、セルレベ
ルの処理を行う回路の異常を個別に検出および通知する
ことができる。また、監視パターンとして単位行列の並
びである固定パターンと、その固定パターンの各ビット
を反転したものである固定パターンを交互に用いること
で、十分な監視の精度を保ったまま、ハードウェア規模
の低減を図っている。
As described above, the present ATM device can individually detect and notify the abnormality of the circuit performing the bit level processing and the abnormality of the circuit performing the cell level processing. In addition, by alternately using a fixed pattern in which a unit matrix is arranged as a monitoring pattern and a fixed pattern in which each bit of the fixed pattern is inverted, the hardware scale can be reduced while maintaining sufficient monitoring accuracy. We are trying to reduce it.

【0021】[0021]

【発明の効果】本発明によれば、内部回路の異常がセル
単位の処理と、セル単位以外の単位の処理のいずれで発
生したかを特定することができる。
According to the present invention, it is possible to specify whether an abnormality in an internal circuit has occurred in processing in units of cells or processing in units other than units of cells.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施形態に係るATM通信装置のブ
ロック図である。
FIG. 1 is a block diagram of an ATM communication device according to an embodiment of the present invention.

【図2】 装置内部で転送される監視セルの構成例を示
す図である。
FIG. 2 is a diagram illustrating a configuration example of a monitoring cell transferred inside the device.

【図3】 監視セル発生回路のブロック図である。FIG. 3 is a block diagram of a monitoring cell generation circuit.

【図4】 監視セル照合回路のブロック図である。FIG. 4 is a block diagram of a monitoring cell matching circuit.

【図5】 監視セル生成部の回路図である。FIG. 5 is a circuit diagram of a monitoring cell generator.

【図6】 監視セル内の監視パターンの構成例を示す図
である。
FIG. 6 is a diagram illustrating a configuration example of a monitoring pattern in a monitoring cell.

【図7】 監視セル照合部の処理フローである。FIG. 7 is a processing flow of a monitoring cell matching unit.

【図8】 従来技術に係るATM通信装置のブロック図
である。
FIG. 8 is a block diagram of an ATM communication device according to the related art.

【符号の説明】[Explanation of symbols]

11,12…主信号伝送路、13-1〜13-N…ビットレベルの処
理を行う被監視回路、14-1〜14-N…第1の監視セル発生
手段、15-1〜15-N…第1の監視セル照合手段、16…第2
の監視セル発生手段、17…第2の監視セル照合手段、18
-1〜18-N,19…照合結果出力、20-1〜20-M…セルレベル
の処理を行う被監視回路、31,32…主信号伝送路、33…
監視セル挿入タイミング検出部、34…監視セル挿入部、
35…監視セル生成部、36…監視セル挿入タイミング検出
信号、41,42…主信号伝送路、43…監視セル検出部、44
…監視セル分離部、45…監視パターン期待値生成部、46
…監視セル照合部、47…照合結果出力、48…監視セル検
出タイミング信号、51…54進カウンタ+デコーダ、52
…監視セルヘッダ生成部、53…シフトレジスタ、54…セ
レクタ、101-1〜101-2…主信号伝送路、102-1〜102-3…
被監視回路、103-1…第1の監視セル発生手段、103-2…
第2の監視セル発生手段、103-3…第3の監視セル発生
手段、104-1…第1の監視セル照合手段、104-2…第2の
監視セル照合手段、104-3…第3の監視セル照合手段、1
05-1〜105-3…照合結果出力。
11, 12: Main signal transmission path, 13-1 to 13-N: Monitored circuit that performs bit-level processing, 14-1 to 14-N: First monitor cell generating means, 15-1 to 15-N ... first monitoring cell matching means, 16 ... second
Monitoring cell generating means, 17 ... second monitoring cell collating means, 18
-1 to 18-N, 19: Output of verification result, 20-1 to 20-M: Monitored circuit that performs cell-level processing, 31, 32: Main signal transmission path, 33 ...
Monitoring cell insertion timing detector, 34 ... monitoring cell insertion unit,
35 ... monitoring cell generator, 36 ... monitoring cell insertion timing detection signal, 41,42 ... main signal transmission line, 43 ... monitoring cell detector, 44
... Monitoring cell separation unit, 45 ... Monitoring pattern expected value generation unit, 46
... monitoring cell collation unit, 47 ... collation result output, 48 ... monitoring cell detection timing signal, 51 ... 54 base counter + decoder, 52
... Monitor cell header generation unit, 53 ... Shift register, 54 ... Selector, 101-1 to 101-2 ... Main signal transmission line, 102-1 to 102-3 ...
Monitored circuit, 103-1 ... first monitoring cell generating means, 103-2 ...
Second monitoring cell generation means, 103-3 ... third monitoring cell generation means, 104-1 ... first monitoring cell collation means, 104-2 ... second monitoring cell collation means, 104-3 ... third Monitoring cell collation means, 1
05-1 to 105-3: Output of collation results.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】セル単位の処理を行う1つ以上のセルレベ
ル回路部と、セル単位以外の単位の処理を行う1つ以上
の非セルレベル回路部とからなる内部回路と、当該内部
回路の異常を監視セルを用いて検出する監視部とを有す
るATM通信装置であって、 前記監視部は、所定のデータが設定された前記監視セル
を生成し、前記セルレベル回路部もしくは非セルレベル
回路部に入力される信号に前記生成した監視セルを挿入
する複数の監視セル生成手段と、 当該監視セル生成手段に1対1に対応付けられ、対応付
けられた監視セル生成手段で挿入された前記監視セルを
前記セルレベル回路部もしくは非セルレベル回路部より
出力される信号から検出し、検出した監視セルに設定さ
れた所定のデータの期待値を生成し、前記所定のデータ
と前記期待値とが不一致の場合に前記回路部の異常を通
知する複数の監視セル照合手段とを有し、 前記非セルレベル回路部の入力端と出力端には、それぞ
れ、前記対応付けられた監視セル生成手段と監視セル照
合手段が配置され、 前記内部回路の入力端と出力端にも、それぞれ、前記対
応付けられた監視セル生成手段と監視セル照合手段が配
置されたことを特徴とするATM通信装置。
1. An internal circuit comprising one or more cell level circuit units for performing processing in a cell unit, one or more non-cell level circuit units for performing processing in a unit other than a cell unit, and An ATM communication device comprising: a monitoring unit that detects an abnormality using a monitoring cell, wherein the monitoring unit generates the monitoring cell in which predetermined data is set, and the cell level circuit unit or the non-cell level circuit A plurality of monitoring cell generating means for inserting the generated monitoring cell into a signal inputted to the unit; and the plurality of monitoring cell generating means being associated with the monitoring cell generating means in a one-to-one manner, and inserted by the associated monitoring cell generating means. A monitor cell is detected from a signal output from the cell level circuit unit or the non-cell level circuit unit, an expected value of predetermined data set in the detected monitor cell is generated, and the predetermined data is compared with the period. A plurality of monitoring cell matching means for notifying an abnormality of the circuit unit when the values do not match, and an input terminal and an output terminal of the non-cell level circuit unit, each of which corresponds to the monitoring cell ATM communication, wherein a generating means and a monitoring cell collating means are arranged, and the associated monitoring cell generating means and monitoring cell collating means are also arranged at an input terminal and an output terminal of the internal circuit, respectively. apparatus.
【請求項2】請求項1記載のATM通信装置であって、 前記監視セル生成手段は、前記生成する監視セルのヘッ
ダ部に、監視セルであることを示す情報と、セルレベル
回路部と非セルレベル回路部のいずれの異常の検出に用
いられるかを示す情報を設定し、 前記監視セル照合手段は、前記ヘッダ部に設定された情
報を調べることで、処理対象の監視セルを検出すること
を特徴とするATM通信装置。
2. The ATM communication device according to claim 1, wherein said monitoring cell generating means includes information indicating a monitoring cell in a header of said generated monitoring cell, and a non-cell level circuit. Information indicating which abnormality of the cell level circuit unit is to be used for detection is set, and the monitoring cell matching unit detects the monitoring cell to be processed by checking the information set in the header unit. An ATM communication device characterized by the above-mentioned.
【請求項3】請求項1記載のATM通信装置であって、 前記非セルレベル回路部の出力端に配置された監視セル
照合手段が異常を通知した場合、前記処理回路部の出力
端に配置された監視セル照合手段は、異常の通知を行わ
ないことを特徴とするATM通信装置。
3. The ATM communication device according to claim 1, wherein said monitoring cell collating means disposed at an output terminal of said non-cell level circuit unit reports an abnormality, and is disposed at an output terminal of said processing circuit unit. An ATM communication apparatus characterized in that the monitored cell collation means does not notify an abnormality.
【請求項4】請求項1記載のATM通信装置であって、 監視セル生成手段は、前記生成する監視セルに設定する
監視パターンとして、所定の周期で1値となり他が全て
0値となる第1の固定パターンと、当該第1のパターン
の1値と0値を反転することで得られる第2の固定パタ
ーンを交互に生成し、 監視セル照合手段も、前記期待値として、前記第1の固
定パターンと、前記第2の固定パターンを交互に生成す
ることを特徴とするATM通信装置。
4. The ATM communication device according to claim 1, wherein the monitoring cell generation means sets a monitoring pattern to be set to the monitoring cell to be generated to a value of 1 in a predetermined cycle and to set all other values to a value of 0. The first fixed pattern and the second fixed pattern obtained by inverting the 1 value and the 0 value of the first pattern are alternately generated, and the monitoring cell matching unit also sets the first value as the expected value. An ATM communication device characterized by alternately generating a fixed pattern and the second fixed pattern.
【請求項5】請求項1記載のATM通信装置であって、 前記セル生成手段は、前記監視セルの生成および挿入
を、所定の時間長に分割された各期間毎に少なくとも1
回行い、 前記セル照合手段は、前記所定の時間長内に前記監視セ
ルを検出できなかった場合にも、異常を通知することを
特徴とするATM通信装置。
5. The ATM communication device according to claim 1, wherein said cell generation means performs generation and insertion of said monitoring cell at least one time for each period divided into a predetermined time length.
The ATM communication device according to claim 1, wherein the cell matching unit notifies the abnormality even when the monitoring cell cannot be detected within the predetermined time length.
JP8174763A 1996-07-04 1996-07-04 Atm communication equipment Pending JPH1023027A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8174763A JPH1023027A (en) 1996-07-04 1996-07-04 Atm communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8174763A JPH1023027A (en) 1996-07-04 1996-07-04 Atm communication equipment

Publications (1)

Publication Number Publication Date
JPH1023027A true JPH1023027A (en) 1998-01-23

Family

ID=15984251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8174763A Pending JPH1023027A (en) 1996-07-04 1996-07-04 Atm communication equipment

Country Status (1)

Country Link
JP (1) JPH1023027A (en)

Similar Documents

Publication Publication Date Title
US4679186A (en) Alternate self-routing packet switching node having fault detection capabilities
EP0430569B1 (en) Fault tolerant interconnection networks
JP2999342B2 (en) Path route test method in ATM transmission system
US4601028A (en) Method of and apparatus for checking datapath failure in a communication muldem
US4413335A (en) Fault recovery apparatus for a PCM switching network
JPS62503210A (en) packet switched network
JPH05136804A (en) Atm cell error processing system
EP0671093B1 (en) An arrangement for bit error monitoring in switching equipment
US5153920A (en) Method and circuit arrangement for the acceptance and forwarding of message cells transmitted according to an asynchronous transfer mode by an asynchronous transfer mode switching equipment
JPS62101195A (en) Exchanger
JPH05292582A (en) Cross-connection network
JPH1023027A (en) Atm communication equipment
US6347073B1 (en) Method and system for controlling data transfer between a logical switch set and outside nodes
US7170908B2 (en) System and method of selecting sources for a network element having redundant sources
EP0954913B1 (en) Method to control a switching unit and an arrangement working according to the method
JP2692773B2 (en) Error correction device
JPH1127282A (en) On-line circuit monitoring system
US6490317B1 (en) Data, path and flow integrity monitor
JP2551143B2 (en) ATM switch communication path failure detection system
SE461432B (en) TIME MULTIPLEX COUPLING SYSTEM WITH EQUIPMENT FOR TESTING AVAILABLE TIME LOCK ROAD
EP0403451B1 (en) A method and arrangement for detecting and localizing errors or faults in a multi-plane unit incorporated in a digital time switch
US6373843B1 (en) ATM switch system capable of preventing ATM cells with synchronization loss from being applied to a switch block thereof
JP2665163B2 (en) Device path monitoring method
EP0660556B1 (en) Method for checking data integrity and correctness of interconnections in a cross-connector of an SDH network
JP2001211185A (en) Method for checking data cell transfer in asynchronous exchange system, basic exchange device used therfor and network