JPH10228490A - Method for resolving logic function in lsi design - Google Patents

Method for resolving logic function in lsi design

Info

Publication number
JPH10228490A
JPH10228490A JP9030811A JP3081197A JPH10228490A JP H10228490 A JPH10228490 A JP H10228490A JP 9030811 A JP9030811 A JP 9030811A JP 3081197 A JP3081197 A JP 3081197A JP H10228490 A JPH10228490 A JP H10228490A
Authority
JP
Japan
Prior art keywords
decomposition
function
variable
symmetric
symmetry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9030811A
Other languages
Japanese (ja)
Other versions
JP3489715B2 (en
Inventor
Hiroshi Sawada
宏 澤田
Shigeru Yamashita
茂 山下
Akira Nagoya
彰 名古屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP03081197A priority Critical patent/JP3489715B2/en
Publication of JPH10228490A publication Critical patent/JPH10228490A/en
Application granted granted Critical
Publication of JP3489715B2 publication Critical patent/JP3489715B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide the resolving method of a logic function in LSI design, which detects the symmetry of a variable in the function, enumerates a bound set that has high possibility for giving resolution and which efficiently and economically resolves the logic function. SOLUTION: A symmetry detection part 1 detects the symmetry of the variable and obtains the set of the symmetric variables. When the set of the symmetric variables exists, an XOR resolution part 2 executes resolution by using an OR gate when symmetry is given. When a single variable symmetry is given, an AND resolution part 3 executes resolution by using the AND gate and the set except the set of the symmetric variables is not made to be the candidate of the bound set. Thus, processing time is shortened.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば論理設計支
援システムにおける組合せ論理回路の設計および最適化
に適用でき、所与の論理関数を入力数の少ない2つの論
理ゲートに分解するLSI設計における論理関数の分解
方法に関し、例えば図4に示す4入力の論理関数fを2
入力の関数hと3入力の関数gからなる2つの論理ゲー
トに分解する論理関数の分解方法に関する。
The present invention can be applied to, for example, the design and optimization of a combinational logic circuit in a logic design support system, and can be applied to a logic in an LSI design for decomposing a given logic function into two logic gates having a small number of inputs. Regarding the function decomposition method, for example, the four-input logical function f shown in FIG.
The present invention relates to a method for decomposing a logic function into two logic gates consisting of an input function h and a 3-input function g.

【0002】[0002]

【従来の技術】多入力1出力の完全指定論理関数(以
下、単に関数と呼ぶ)は、0か1の値をとる変数x
i (1≦i≦n)のn個組から0か1への写像{0,
1}n →{0,1}である。関数f(x1 ,…,xn
の単純かつ変数の重なりのない分解(simple disjuncti
ve decomposition)は図3に示すように以下のような形
をしている。
2. Description of the Related Art A fully specified logical function of multiple inputs and one output (hereinafter simply referred to as a function) is a variable x having a value of 0 or 1.
i (1 ≦ i ≦ n) a mapping {0,
1} n → {0, 1}. Function f (x 1, ..., x n)
Simple disjuncti decomposition of
ve decomposition) has the following form as shown in FIG.

【0003】 f=g(h(XB ),XF ) …(1) ここで、XB とXF は、XB ∪XF ={x1 ,…,
n }とXB ∩XF =0を満たす変数の集合である。ま
た、
F = g (h (X B ), X F ) (1) Here, X B and X F are X B ∪X F = {x 1 ,.
x n } and a set of variables satisfying X B ∩X F = 0. Also,

【数1】 は完全指定論理関数である。変数の集合XB とXF はそ
れぞれbound set とfreesetと呼ばれる。また、gを分
解の像、hを分解の部分関数と呼ぶことにする。単純な
分解とは、部分関数hの出力が1ビットである分解のこ
とをいう。変数の重なりのない分解とは、XB ∩XF
0である分解、すなわちbound set とfreesetに重なり
がない分解のことをいう。
(Equation 1) Is a fully specified logical function. Set X B and X F variables are referred to as bound set and Freeset. Further, g is referred to as an image of decomposition and h is referred to as a partial function of decomposition. Simple decomposition refers to decomposition in which the output of the partial function h is 1 bit. Decomposition without overlapping variables is defined as X B XX F =
Decomposition that is 0, that is, decomposition where the bound set and freeset do not overlap.

【0004】例として、図4に示す関数f=x1 ・x′
2 ・x3 +x′1 ・x2 ・x3 +x′3 ・x4 を考え
る。以下、x′i はxi の否定、・は論理積、+は論理
和を表す。関数fは、
As an example, a function f = x 1 · x ′ shown in FIG.
Given the 2 · x 3 + x '1 · x 2 · x 3 + x' 3 · x 4. Hereinafter, x ′ i indicates negation of x i , • indicates a logical product, and + indicates a logical sum. The function f is

【数2】 分解が存在するかどうかは、図4に示すように、列にbo
und set への値の割り当てを対応させ、行にfree setへ
の値の割り当てを対応させた分解表を作ることで調べる
ことができる。この分解表において列のパターンの種類
は2種類であるため、bound set 側からは2種類を区別
できるだけの情報量、すなわち1ビットだけをfree set
側に送ればよいことがわかる。従って、この関数は図4
に示すように分解できる。
(Equation 2) The presence of decomposition is indicated by the column bo as shown in FIG.
This can be checked by creating a decomposition table that maps the assignment of values to und sets and the assignment of values to free sets in rows. Since there are two types of column patterns in this decomposition table, the amount of information that can distinguish the two types from the bound set side, that is, only 1 bit is set free.
It can be seen that it should be sent to the side. Therefore, this function is
Can be decomposed as shown in

【0005】一般に、関数fにおいて、XB をbound se
t とし、XF をfree setとする単純かつ変数の重なりの
ない分解の存在は、XB への値の割り当てを列に対応さ
せ、XF への値の割り当てを行に対応させた分解表を作
ることで調べることができる。この分解表において列の
パターンが何種類あるかを調べ、もし2種類であれば分
解が存在し、3種類以上であれば分解は存在しないこと
になる。分解が存在する場合、部分関数hは、bound se
t を入力とし、分解表における列のパターンが同じであ
る割り当てに対しては同じ値を出力する関数となる。分
解の像gは、free setと部分関数hの出力を入力とし
て、もとの関数fと同じ値を出力する関数となる。以下
の説明では、上記の与えられたbound set とfree setに
対して分解が存在するかどうかを判定する処理を処理A
と呼ぶ。
[0005] In general, in a function f, X B
The existence of a simple, non-overlapping decomposition with t as t and X F as a free set is a decomposition table in which the assignment of values to X B corresponds to columns and the assignment of values to X F corresponds to rows. You can find out by making It is checked how many types of column patterns exist in this decomposition table. If there are two types, there is decomposition, and if there are three or more types, there is no decomposition. If decomposition exists, the partial function h is bound se
It is a function that takes t as input and outputs the same value for assignments with the same column pattern in the decomposition table. The decomposition image g is a function that receives the outputs of the free set and the partial function h and outputs the same value as the original function f. In the following description, processing for determining whether or not decomposition exists for the given bound set and free set is described as processing A
Call.

【0006】関数fの単純かつ変数の重なりのない分解
を実施するためには、分解を与えるようなbound set を
発見する必要がある。そのためには、様々なbound set
に対して、分解が存在するまで処理Aを繰り返し行わな
ければならない。fの変数の数をnとすると、n個の変
数からm(2≦m≦n−1)個の変数を選ぶ組合せの数
In order to implement a simple and non-overlapping decomposition of the function f, it is necessary to find a bound set that gives the decomposition. For that, various bound sets
Must be performed repeatedly until the decomposition exists. Assuming that the number of variables of f is n, the number of combinations for selecting m (2 ≦ m ≦ n−1) variables from n variables is

【数3】 であり、最悪の場合これだけの数のbound set に対して
処理Aを行わなければならない。
(Equation 3) In the worst case, the processing A must be performed for this number of bound sets.

【0007】[0007]

【発明が解決しようとする課題】上記の分解表は、2n
(nは変数の数)に比例する大きさの表となるため、変
数の数の多い論理関数に対しては、処理Aに必要な記憶
量と処理時間は大きなものとなる。分解表の代わりに和
積形表現や二分決定グラフ表現を用いることで、扱う関
数の性質によっては処理Aに必要な記憶量と処理時間を
削減できる場合があるが、このような場合でも依然とし
て必要な記憶量と処理時間は大きい。
The above decomposition table is 2 n
(N is the number of variables) because the table is of a size proportional to the number of variables. Therefore, for a logical function having a large number of variables, the storage amount and the processing time required for the process A are large. By using a sum-product representation or a BDD representation instead of a decomposition table, the amount of storage and processing time required for process A may be reduced depending on the properties of the function to be handled. Large storage capacity and processing time.

【0008】しかも論理関数の分解では、上記のように
膨大な量のbound set に対して、必要な記憶量と処理時
間の大きい処理Aを施さなければならない。従って、関
数の分解を行う際には、分解を与えるbound set を効率
よく発見することが課題となる。
[0008] In addition, in the decomposition of the logical function, it is necessary to perform the processing A having a large storage amount and a large processing time on an enormous amount of bound sets as described above. Therefore, when decomposing a function, it is necessary to efficiently find a bound set that gives the decomposition.

【0009】本発明は、上記に鑑みてなされたもので、
その目的とするところは、関数における変数の対称性を
検出して、分解を与える可能性の高いbound set を列挙
し、論理関数を効率よく、経済的に分解し得るLSI設
計における論理関数の分解方法を提供することにある。
[0009] The present invention has been made in view of the above,
The purpose is to detect the symmetry of variables in a function, enumerate bound sets that are likely to give decomposition, and decompose a logical function in an LSI design that can decompose a logical function efficiently and economically. It is to provide a method.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の本発明は、論理ゲート数を削減する
ためのLSI設計において、多入力1出力の完全指定論
理関数の単純かつ変数の重なりのない分解を行うに際
し、変数の対称性を検出して対称変数集合を求め、双対
称性を持つ対称変数集合が存在する場合には、XORゲ
ートを用いた分解を行い、単変数対称性を持つ対称変数
集合が存在する場合には、ANDゲートを用いた分解を
行い、どちらも存在しない場合には、対称変数集合をbo
und set とする分解が存在するかどうかを調べることを
要旨とする。
In order to achieve the above object, according to the present invention, in an LSI design for reducing the number of logic gates, a simple and variable logic of a fully specified logic function of multiple inputs and one output is provided. When performing a decomposition without overlapping, a symmetric variable set is detected by detecting the symmetry of a variable. If there is a symmetric variable set having bi-symmetry, decomposition using an XOR gate is performed, and a univariate symmetric If there is a symmetric variable set having the property, decomposition using an AND gate is performed.
The gist is to check whether there is a decomposition to be und set.

【0011】請求項1記載の本発明にあっては、変数の
対称性を検出して対称変数集合を求め、対称変数集合が
存在する場合において、双対称性を持つ場合にはXOR
ゲートを用いた分解を行い、単変数対称性を持つ場合に
は、ANDゲートを用いた分解を行うことができ、対称
変数集合以外はbound set の候補としないため、膨大な
量のbound set の候補に対して処理Aを行う必要がなく
なり、処理時間を短縮することができる。
According to the first aspect of the present invention, a symmetric variable set is obtained by detecting the symmetry of a variable.
If decomposition using gates is performed, and if there is univariate symmetry, decomposition using AND gates can be performed, and since only symmetric variable sets are not candidates for bound sets, a huge amount of bound set It is not necessary to perform the processing A on the candidates, and the processing time can be reduced.

【0012】[0012]

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0013】図1は、本発明の一実施形態に係るLSI
設計における論理関数の分解方法を実施する論理関数分
解装置を電子計算機で動作する論理設計支援システムに
使用した場合の構成を示すブロック図である。図1にお
いては、本実施形態の論理関数分解装置を除く論理設計
支援システムの他の機能ブロックは符号10で一括して
図示され、該機能ブロックから分解したい関数が入力さ
れるようになっている。
FIG. 1 shows an LSI according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration in a case where a logic function decomposition device that performs a logic function decomposition method in design is used in a logic design support system that operates on an electronic computer. In FIG. 1, other functional blocks of the logic design support system except for the logical function decomposing device of the present embodiment are collectively shown by reference numeral 10, and a function to be decomposed from the functional block is input. .

【0014】図1に示す実施形態は、前記他の機能ブロ
ック10から入力される分解したい関数を受け取る対称
性検出部1、XOR分解部2、AND分解部3、SYM
分解部4、および電子計算機の主記憶装置9上に論理関
数データを表現し、該データを操作する関数操作部5を
有する。また、関数操作部5は、値代入部6、一致判定
部7、および分解判定部8から構成されている。
In the embodiment shown in FIG. 1, a symmetry detection unit 1, an XOR decomposition unit 2, an AND decomposition unit 3, and a SYM
It has a disassembly unit 4 and a function operation unit 5 for expressing logic function data on the main storage device 9 of the computer and operating the data. The function operation unit 5 includes a value substitution unit 6, a coincidence determination unit 7, and a decomposition determination unit 8.

【0015】対称性検出部1は、与えられた関数におけ
る変数の対称性を調べ、対称変数集合が存在すればこれ
らを列挙する。XOR分解部2は、双対称性を持つ対称
変数集合が存在するかどうかを調べ、存在すればXOR
ゲートを用いた分解を行う。AND分解部3は、単変数
対称性を持つ対称変数集合が存在するかどうかを調べ、
存在すればANDゲートを用いた分解を行う。SYM分
解部4は、対称変数集合をbound set とするような単純
かつ変数の重なりのない分解が可能であるかを調べ、可
能であればその分解を行う。
The symmetry detecting section 1 checks the symmetry of a variable in a given function, and enumerates a set of symmetric variables if they exist. The XOR decomposition unit 2 checks whether or not a symmetric variable set having bi-symmetry exists.
Perform disassembly using a gate. The AND decomposition unit 3 checks whether a symmetric variable set having univariate symmetry exists, and
If there is, decomposition using an AND gate is performed. The SYM decomposition unit 4 checks whether a simple and variable-free decomposition such that a symmetric variable set is a bound set is possible, and if possible, performs the decomposition.

【0016】論理設計支援システムにおける他の機能ブ
ロック10からは、対称性検出部1に分解したい関数が
入力される。対称性検出部1は、対称変数集合が存在し
たときは、分解したい関数と対称変数集合の集合を、X
OR分解部2、AND分解部3、SYM分解部4に渡
す。対称変数集合が存在しないときは、分解が存在しな
かったことを他の機能ブロックに伝える。XOR分解部
2、AND分解部3、SYM分解部4は、分解が存在し
たかどうかと分解結果を他の機能ブロックに渡す。
A function to be decomposed is input to the symmetry detection unit 1 from another functional block 10 in the logic design support system. When a symmetric variable set exists, the symmetry detecting unit 1 calculates a set of the function to be decomposed and the symmetric variable set by X
It is passed to the OR decomposition section 2, AND decomposition section 3, and SYM decomposition section 4. When the symmetric variable set does not exist, the fact that the decomposition did not exist is notified to other function blocks. The XOR decomposition section 2, the AND decomposition section 3, and the SYM decomposition section 4 pass whether or not decomposition has occurred and the decomposition result to another functional block.

【0017】次に、図2に示すフローチャートを参照し
て、図1の実施形態の手順を説明する。まず対称性検出
部1において、与えられた論理関数における変数の対称
性を調べ、対称変数集合が存在すればこれらを列挙する
(ステップS10,S20)。対称な変数が存在しなけ
れば、分解を見つけられなかったとして処理を終了する
(ステップS30)。次に、XOR分解部2において、
双対称性を持つ対称変数集合が存在するかどうかを調
べ、存在すればXORゲートを用いた分解を行い処理を
終了する(ステップS40,S50)。もし存在しなけ
れば、AND分解部3において、単変数対称性を持つ対
称変数集合が存在するかどうかを調べ、存在すればAN
Dゲートを用いた分解を行い処理を終了する(ステップ
S60,S70)。もし存在しなければ、SYM分解部
4において、対称変数集合をboundset とする分解が可
能であるかを調べ、可能であればその分解を行う(ステ
ップS80,S90)。もし可能でなければ、本発明が
扱う分解は存在しないとして処理を終了する(ステップ
S30)。
Next, the procedure of the embodiment of FIG. 1 will be described with reference to the flowchart shown in FIG. First, the symmetry detecting unit 1 checks the symmetry of the variable in the given logical function, and lists a set of symmetric variables if they exist (steps S10 and S20). If there is no symmetric variable, the process ends as no decomposition is found (step S30). Next, in the XOR decomposition unit 2,
It is checked whether or not a symmetric variable set having bi-symmetry exists, and if so, decomposition using an XOR gate is performed, and the process is terminated (steps S40 and S50). If not, the AND decomposition unit 3 checks whether or not a symmetric variable set having univariate symmetry exists.
The disassembly is performed using the D gate, and the process is terminated (steps S60 and S70). If it does not exist, the SYM decomposition unit 4 checks whether decomposition using a symmetric variable set as a boundset is possible, and if possible, performs the decomposition (steps S80 and S90). If it is not possible, the process ends, assuming that there is no decomposition handled by the present invention (step S30).

【0018】ここで、2変数の対称性について説明す
る。関数f(x1 ,…,xn )は、xi とxj を入れ替
えても関数が変化しないとき、変数{xi ,xj }に関
して対称であるという。同様に、xi とx′j (x′j
はxj の否定を表す)を入れ替えても関数が変化しない
とき、変数{xi ,x′j }に関して対称であるとい
う。ここで、
Here, the symmetry of the two variables will be described. A function f (x 1 ,..., X n ) is said to be symmetric with respect to variables {x i , x j } when the function does not change even if x i and x j are exchanged. Similarly, x i and x ′ j (x ′ j
If the function does not change even interchanged represents) the negation of x j, the variable {x i, x 'j} that is symmetric about. here,

【数4】 fxixj=f(x1 ,…,xi-1 ,1,xi+1 ,…,xj-1 ,1, xj+1 ,…,xn ) …(2) fxix'j =f(x1 ,…,xi-1 ,1,xi+1 ,…,xj-1 ,0, xj+1 ,…,xn ) …(3) fx'ixj =f(x1 ,…,xi-1 ,0,xi+1 ,…,xj-1 ,1, xj+1 ,…,xn ) …(4) fx'ix'j=f(x1 ,…,xi-1 ,0,xi+1 ,…,xj-1 ,0, xj+1 ,…,xn ) …(5) と定義する。関数fが変数{xi ,xj }に関して対称
であるための必要十分条件は、fxix'j =fx'ixj であ
る。同様に、関数fが変数{xi ,x′j }に関して対
称であるための必要十分条件は、fxixj=fx'ix'jであ
る。例えば、図5に示した関数f=x1 ・x′2 ・x3
・x′4 +(x′1 +x2 +x′3 )・x4 は、x1
1,x2 =1を代入することによりx4 となり、x′1
=0,x′2 =0を代入することによりx4 となるの
で、fx1x2=fx'1x'2=x4 より{x1 ,x′2 }に関
して対称である。また、fx1x'3 =fx'1x3 =x4 より
{x1,x3 }に関して対称である。
F xixj = f (x 1 ,..., X i−1 , 1, x i + 1 ,..., X j−1 , 1, x j + 1 ,..., X n ) (2) f xix′j = f (x 1 ,..., x i−1 , 1, x i + 1 ,..., x j−1 , 0, x j + 1 ,..., x n ) (3) f x′ixj = f (x 1, ..., x i-1, 0, x i + 1, ..., x j-1, 1, x j + 1, ..., x n) ... (4) f x'ix'j = f (x 1 ,..., x i−1 , 0, x i + 1 ,..., x j−1 , 0, x j + 1 ,..., x n ) (5) Function f variable {x i, x j} necessary and sufficient condition for is symmetric about is f xix'j = f x'ixj. Similarly, necessary and sufficient condition for the function f is symmetrical with respect to the variable {x i, x 'j} is a f xixj = f x'ix'j. For example, the function f = x 1 x ' 2 x 3 shown in FIG.
· X '4 + (x' 1 + x 2 + x '3) · x 4 is, x 1 =
By substituting 1, x 2 = 1, it becomes x 4 and x ′ 1
Since x 4 is obtained by substituting = 0, x ′ 2 = 0, it is symmetric about {x 1 , x ′ 2 } from f x1x2 = f x′1x′2 = x 4 . Further, it is symmetrical with respect to {x 1, x 3} from f x1x'3 = f x'1x3 = x 4 .

【0019】次に、対称変数集合について説明する。入
力変数とその否定の集合{x1 ,x′1 ,…,xn
x′n }の部分集合Xを考える。その部分集合Xの中で
のあらゆる置換に対して関数fが変化しなければ、fは
部分集合Xに関して対称であるといい、集合Xを対称変
数集合と呼ぶ。対称変数集合は、2変数の対称性の集合
から計算できる。これは、完全指定論理関数の場合、2
変数の対称性は同値関係であることによる。例を以下に
示す。
Next, a symmetric variable set will be described. A set of input variables and their negations {x 1 , x ′ 1 , ..., x n ,
Consider a subset X of x ′ n }. If the function f does not change for every substitution in the subset X, f is said to be symmetric about the subset X and the set X is called a symmetric variable set. The symmetric variable set can be calculated from the set of symmetry of the two variables. This is 2 for fully specified logic functions.
The symmetry of variables is due to equivalence. An example is shown below.

【0020】[0020]

【数5】 {xi ,xj }と{xj ,xk }に関して対称 ⇒{xi ,xj ,xk }に関して対称 …(6) {xi ,x′j }と{xj ,xk }に関して対称 ⇒{xi ,x′j ,x′k }に関して対称 …(7) {xi ,x′j }と{xj ,x′k }に関して対称 ⇒{xi ,x′j ,xk }に関して対称 …(8) ここで、対称変数集合の双対称性について説明する。関
数fは、{xi ,xj}と{xi ,x′j }の双方に関
して対称であるとき、変数xi とxj に関して双対称
(multiform symmetric )であるという。例えば、図4
に示す関数fは、{x1 ,x2 }と{x1 ,x′2 }の
双方に関して対称であるので、変数x1 とx2 に関して
双対称である。対称変数集合に含まれるある2変数に関
して関数fが双対称であれば、その対称変数集合に含ま
れるすべての変数のペアに関してfは双対称である。こ
のような性質を持つ対称変数集合は双対称性を持つとい
うことにする。
Equation 5] {x i, x j} and {x j, x k} with respect to symmetry ⇒ {x i, x j, x k} symmetrical with respect ... (6) {x i, x 'j} and {x j , x k} with respect to symmetry ⇒ {x i, x 'j , x' k symmetrical with respect} ... (7) {x i , x 'j} and {x j, x' k} with respect to symmetry ⇒ {x i, x ' J , x k } symmetry (8) Here, the bisymmetric property of the symmetric variable set will be described. Function f, {x i, x j} and {x i, x 'j} When is symmetrical about both, with respect to the variable x i and x j of being bi-symmetrical (multiform symmetric). For example, FIG.
The function f shown, since it is symmetric with respect to both the {x 1, x 2} and {x 1, x '2}, a bi-symmetrical with respect to variable x 1 and x 2. If the function f is bisymmetric with respect to a certain two variables included in the symmetric variable set, f is bisymmetric with respect to all pairs of variables included in the symmetric variable set. A set of symmetric variables having such a property has bi-symmetry.

【0021】同様に、対称変数集合の単変数対称性につ
いて説明する。関数fは、fx'ixj=fxixjであれば、
空間xj =1において変数xi に関して単変数対称(si
ngle-variable symmetric )であるという。同様に、f
x'ix'j=fxix'j であれば、空間xj =0において変数
i に関して単変数対称であるという。例えば、図5に
示す関数fは、fx'1x2 =fx1x'2 =x4 であるので、
空間x2 =1において変数x1 に関して単変数対称であ
る。更に、fx'2x'3=fx2x'3 =x4 であるので、空間
3 =0において変数x2 に関して単変数対称である。
対称変数集合に含まれるある変数xi とxj について、
関数fが空間xj =b(bは0か1のどちらか)におい
て変数xi に関して単変数対称であれば、その対称変数
集合からxi とxj をどのように選んでも単変数対称と
なる。このような性質を持つ対称変数集合は単変数対称
性を持つということにする。
Similarly, the univariate symmetry of a symmetric variable set will be described. The function f is given by f x'ixj = f xixj
Univariate symmetric (si respect variable x i in the space x j = 1
ngle-variable symmetric). Similarly, f
If x'ix'j = f xix'j, that a single variable symmetric with respect to the variable x i in the space x j = 0. For example, the function f shown in Figure 5, since it is f x'1x2 = f x1x'2 = x 4 ,
A single variable symmetric with respect to variable x 1 in the spatial x 2 = 1. Furthermore, since it is f x'2x'3 = f x2x'3 = x 4 , a single variable symmetric with respect to the variable x 2 in the space x 3 = 0.
For certain variables x i and x j included in the symmetric variable set,
If the function f is univariately symmetric with respect to the variable x i in the space x j = b (b is either 0 or 1), no matter how xi and x j are selected from the set of symmetric variables, the function f is univariate symmetric. Become. A set of symmetric variables having such properties has univariate symmetry.

【0022】次に、具体的な関数に対して、本実施形態
を適用する様子を説明す。まず、図4にある関数fを考
える。変数の対称性を調べると、fx1x'2 =fx'1x2
3+x′3 ・x4 より、{x1 ,x2 }という対称変
数集合が検出できる。fx1x2=fx'1x'2=x′3 ・x4
より、fは{x1 ,x′2 }に関しても対称であるの
で、この対称変数集合は双対称性を持つ。この場合、
Next, how the present embodiment is applied to a specific function will be described. First, consider the function f shown in FIG. Examining the symmetry of variables, f x1x'2 = f x'1x2 =
from x 3 + x '3 · x 4, can be detected symmetric variable set that {x 1, x 2}. f x1x2 = f x'1x'2 = x ' 3 · x 4
Thus, f is symmetric also with respect to {x 1 , x ′ 2 }, so this symmetric variable set has bi-symmetry. in this case,

【数6】 というようにXORゲートを用いた分解を行うことが可
能となる。
(Equation 6) Thus, decomposition using an XOR gate can be performed.

【0023】また、図5にある関数fを考える。変数の
対称性を調べると、{x1 ,x′2,x3 }という対称
変数集合が検出できる。fは{x1 ,x2 }に関しては
対称ではないので、この対称変数集合は双対称性を持た
ない。しかし、fx1x2=fx' 1x2 =x4 より、fは空間
2 =1において変数x1 に関して単変数対称であるの
で、この対称変数集合は単変数対称性を持つ。この場
合、f=(x1 ・x2 ′・x3 )・x′4 +(x1
x′2 ・x3 )′・x4 というようにANDゲートを用
いた分解を行うことが可能となる。
Consider the function f shown in FIG. By examining the symmetry of the variables, a set of symmetric variables {x 1 , x ′ 2 , x 3 } can be detected. Since f is not symmetric with respect to {x 1 , x 2 }, this set of symmetric variables does not have bi-symmetry. However, f x1x2 = from f x '1x2 = x 4, f is because it is single variable symmetric with respect to variable x 1 in the spatial x 2 = 1, the symmetric variable set has a single variable symmetry. In this case, f = (x 1 · x 2 '· x 3 ) · x' 4 + (x 1 ·
x decomposition it is possible to perform using an AND gate and so '2 · x 3)' · x 4.

【0024】また、図6にある関数fを考える。変数の
対称性を調べると、{x1 ,x2 ,x3 }という対称変
数集合が検出できる。fx1x2=x4 ,fx1x'2 =x3
4,fx'1x2 =x3 ・x4 ,fx'1x'2=0より、この
対称変数集合は双対称性も単変数対称性も持たない。し
かし、この対称変数集合をbound set として処理Aを行
うと、f=(x1 ・x2 +x2 ・x3 +x3 ・x1 )・
4 というように分解可能であることがわかる。
Consider a function f shown in FIG. When examining the symmetry of variables, it can be detected symmetric variable set that {x 1, x 2, x 3}. f x1x2 = x 4 , f x1x'2 = x 3
from x 4, f x'1x2 = x 3 · x 4, f x'1x'2 = 0, the symmetrical variable set has no nor single variable symmetry bi symmetry. However, when processing A is performed with this symmetric variable set as a bound set, f = (x 1 · x 2 + x 2 · x 3 + x 3 · x 1 ) ·
degradable and it can be seen and so x 4.

【0025】次に、図1に示す実施形態の各部の動作に
ついて詳細に説明する。
Next, the operation of each part of the embodiment shown in FIG. 1 will be described in detail.

【0026】関数操作部5において、値代入部6は、関
数fの変数に値を代入したものを計算する。一致判定部
7は、2つの関数が一致しているかどうかを判定する。
分解判定部8は、与えられた関数とbound set に対して
単純かつ変数の重なりのない分解が存在するかどうかを
判定し、存在する場合は分解を行う。すなわち、処理A
に相当することを行う。
In the function operation unit 5, a value substitution unit 6 calculates a value obtained by substituting a value for a variable of the function f. The match determination unit 7 determines whether the two functions match.
The decomposition determining unit 8 determines whether or not there is a simple and variable-free decomposition of the given function and bound set, and if there is, performs the decomposition. That is, processing A
Do the equivalent of

【0027】対称性検出部1は、関数fを入力とし、f
における対称変数集合をすべて列挙し、これを出力とす
る。対称性検出部1は、関数fにおける2変数の対称性
をすべて調べるステップS101と、ステップS101
の結果をもとに対称変数集合を求めるステップS102
からなる。
The symmetry detector 1 receives a function f as an input, and
List all the symmetric variable sets in and output them. The symmetry detecting unit 1 checks all the symmetries of the two variables in the function f in step S101 and step S101.
Step S102 for obtaining a symmetric variable set based on the result of
Consists of

【0028】ステップS101では、すべてのxi (n
≧i≧2)に対して、fが{xi ,xj }あるいは{x
i ,x′j }に関して対称であり、jがi>jという条
件のもとで最大となるxj が存在すればこれを見つけ
る。すなわち、fxix'j =fx' ixj かfxixj=fx'ix'j
が成り立ち、i>jである最大のjが存在すれば、これ
を求める。この処理では、関数操作部5の値代入部6と
一致判定部7を利用する。
In step S101, all x i (n
≧ i respect ≧ 2), f is {x i, x j}, or {x
i , x ′ j } is symmetrical, and if j exists, j is found under the condition that i> j, and this is found. In other words, f xix'j = f x 'ixj or f xixj = f x'ix'j
Holds, and if there is a maximum j satisfying i> j, this is obtained. In this processing, the value substitution unit 6 and the coincidence determination unit 7 of the function operation unit 5 are used.

【0029】ステップS102では、ステップS101
の結果に式(6)から式(8)の推移律を適用して対称
変数集合を求める。例えば、上記の操作で{x5
3 },{x4 ,x′2 },{x2 ,x1 }という2変
数の対称性が確認できたとすると、対称変数集合は{x
5 ,x3 }と{x4 ,x′2 ,x′1 }である。
In step S102, step S101
By applying the transitive rule of Expressions (6) to (8) to the result of (1), a symmetric variable set is obtained. For example, in the above operation, {x 5 ,
Assuming that the symmetry of two variables x 3 }, {x 4 , x ′ 2 }, {x 2 , x 1 } can be confirmed, the set of symmetric variables is {x
5 is x 3} and {x 4, x '2, x' 1}.

【0030】XOR分解部2は、関数fと対称変数集合
の集合を入力とし、XORゲートを用いる分解が可能で
あればこれを出力する。XOR分解部2は、対称変数集
合が双対称性を持つかどうかを判定するステップS20
1と、双対称性を持つときに実際に分解を行うステップ
S202から成る。
The XOR decomposition unit 2 receives a set of a function f and a set of symmetric variables, and outputs the result if decomposition using an XOR gate is possible. The XOR decomposition unit 2 determines whether the symmetric variable set has bi-symmetry (step S20).
1 and step S202 of actually performing decomposition when it has bi-symmetry.

【0031】ステップS201では、対称変数集合に含
まれるある2変数xi ,xj に関して、関数fが双対称
であるかどうか、すなわちfxix'j =fx'ixj かつf
xixj=fx'ix'jが成り立つかどうかを調べる。この処理
では、関数操作部5の値代入部6と一致判定部7を利用
する。もし成り立てば、対称変数集合に含まれるすべて
の2変数に関してfは双対称である。
In step S201, it is determined whether the function f is bisymmetric with respect to certain two variables x i and x j included in the symmetric variable set, that is, f xix′j = f x′ixj and f xix′ixj
It is checked whether xixj = fx'ix'j holds. In this processing, the value substitution unit 6 and the coincidence determination unit 7 of the function operation unit 5 are used. If so, f is bisymmetric for all two variables in the symmetric variable set.

【0032】ステップS202では、双対称性を持つ対
称変数集合をbound set とし、部分関数hをXORゲー
トで実現する分解を行う。対称変数集合に含まれるすべ
ての変数のペアxi ,xj に関してfxix'j =fx'ixj
とfxixj=fx'ix'jが成り立つため、仮に分解表を作っ
たとすると、それは図7に示すようなものになる。すな
わち、1が偶数個であるbound set への値の割り当て
と、1が奇数個であるbound set への値の割り当てで、
列のパターンが2種類に分れる。ここで、1が偶数個で
ある部分の列のパターン(関数)をg0 、1が奇数個で
ある部分の列のパターン(関数)をg1 とすると、分解
の像gは、h=0のときg0 を、h=1のときg1 を出
力するものとなる。
In step S202, a symmetric variable set having bi-symmetry is set as a bound set, and decomposition for realizing the partial function h by an XOR gate is performed. Pair x i of all the variables included in the symmetrical variable set, f with respect to x j xix'j = f x'ixj
And f xixj = f x'ix'j hold, so if a decomposition table is created, it will be as shown in FIG. That is, by assigning a value to a bound set where 1 is an even number and assigning a value to a bound set where 1 is an odd number,
The row pattern is divided into two types. Here, assuming that a pattern (function) of a column in which 1 is an even number is g 0 and a pattern (function) of a column in which 1 is an odd number is g 1 , the decomposition image g is h = 0 In this case, g 0 is output, and when h = 1, g 1 is output.

【0033】AND分解部3は、関数fと対称変数集合
の集合を入力とし、ANDゲートを用いる分解が可能で
あればこれを出力する。AND分解部3は、対称変数集
合が単変数対称性を持つかどうかを判定するステップS
301と、単変数対称性を持つときに実際に分解を行う
ステップS302から成る。
The AND decomposition unit 3 receives a function f and a set of symmetric variable sets as input, and outputs the result if decomposition using an AND gate is possible. The AND decomposition unit 3 determines whether the symmetric variable set has single-variable symmetry (Step S).
301, and step S302 of actually performing decomposition when having single-variable symmetry.

【0034】ステップS301では、対称変数集合に含
まれるある2変数xi ,xj に関して、関数fが単変数
対称であるかどうか、すなわちfx'ixj =fxixjまたは
x' ix'j=fxix'j が成り立つかどうかを調べる。この
処理では、関数操作部5の値代入部6と一致判定部7を
利用する。もし成り立てば、対称変数集合に含まれるす
べての2変数に関してfは単変数対称である。
[0034] In step S301, there are two variables x i are included in the symmetrical variable set, with respect to x j, whether the function f is a single variable symmetric, i.e. f x'ixj = f xixj or f x 'ix'j = Check whether fxix'j holds. In this processing, the value substitution unit 6 and the coincidence determination unit 7 of the function operation unit 5 are used. If so, f is univariate symmetric for all two variables included in the symmetric variable set.

【0035】ステップS302では、単変数対称性を持
つ対称変数集合をbound set とし、部分関数hをAND
ゲートといくつかのNOTゲートで実現する分解を行
う。ここで、対称変数集合に含まれるすべての変数xi
に関して、関数fが空間xi =0で単変数対称となるよ
うにfのいくつかの入力を否定したfN を考える。以
下、fを分解する代わりにfN を分解する。fN の分解
の後、否定した入力にNOTゲートを付けることで、f
の分解を求めることができる。対称変数集合に含まれる
すべての変数のペアxi ,xj に関して
In step S302, a symmetric variable set having univariate symmetry is set as a bound set, and the partial function h is ANDed.
Perform the decomposition realized with a gate and some NOT gates. Here, all variables x i included in the symmetric variable set
, Consider f N , which negates some inputs to f so that the function f is univariately symmetric in the space x i = 0. Hereinafter, instead of decomposing f, f N is decomposed. After the decomposition of f N , by adding a NOT gate to the negated input, f
Can be determined. For all pairs of variables x i , x j in the symmetric variable set

【数7】 が成り立つため、仮に分解表を作ったとすると、それは
図8に示すようなものになる。すなわち、すべて1であ
るbound set への値の割り当てとそれ以外で、列のパタ
ーンが2種類に分れる。ここで、すべて1である部分の
列のパターン(関数)をg1 、それ以外の部分の列のパ
ターン(関数)をg0 とすると、分解の像gは、h=0
のときg0 を、h=1のときg1 を出力するものとな
る。
(Equation 7) Therefore, if a decomposition table is created, it is as shown in FIG. In other words, the column pattern is divided into two types by assigning a value to the bound set that is all 1 and other than that. Here, assuming that the pattern (function) of the column of all the parts being 1 is g 1 and the pattern (function) of the columns of the other parts is g 0 , the decomposition image g is h = 0
In this case, g 0 is output, and when h = 1, g 1 is output.

【0036】SYM分解部4は、関数fと対称変数集合
の集合を入力とし、対称変数集合をbound set とする分
解が可能であればこれを出力する。入力された対称変数
集合に対し、これをbound set とするような分解が可能
であるかどうか、すなわち処理Aに相当することを、関
数操作部5の分解判定部8を用いて調べる。
The SYM decomposition unit 4 receives a set of a function f and a set of symmetric variables as input, and outputs this if the decomposition can be performed with the symmetric variable set as a bound set. It is checked using the decomposition determination unit 8 of the function operation unit 5 whether the input symmetric variable set can be decomposed into a bound set, that is, whether the decomposition is equivalent to the processing A.

【0037】なお、LSIの設計においては、実現すべ
き論理関数をより少ない論理ゲートで実現することが重
要であり、n変数論理関数は必ず2個のn−1変数論理
関数と1個の3変数論理関数に分解することができるの
で、これを再帰的に繰り返していけば、2n (2のn
乗)に比例する論理ゲートで実現でき、ほとんどすべて
の論理関数はこれだけの論理ゲートを必要とすることに
なるが、本実施形態では、この論理ゲートの数を低減す
るために、n変数論理関数をk変数論理関数とn−k+
1変数論理関数に分解できるかどうかを調べて、可能な
場合に、単純かつ変数の重なりのない分解を行ってい
る。そして、分解の結果、最悪2n に比例する論理ゲー
トが必要であった論理関数を最悪2k +2(n-k+1) に比
例する論理ゲートで実現するものである。
In the design of an LSI, it is important to realize a logic function to be realized with a smaller number of logic gates, and an n-variable logic function always includes two n-1 variable logic functions and one 3 Since it can be decomposed into variable logic functions, if this is repeated recursively, 2 n ( n of 2
), And almost all logic functions require such logic gates. In the present embodiment, in order to reduce the number of logic gates, an n-variable logic function is used. With k-variable logic function and nk +
A check is made to see if it can be decomposed into a one-variable logic function, and where possible, simple and non-overlapping decomposition is performed. Then, as a result of the decomposition, a logic function that required a logic gate proportional to the worst 2 n is realized by a logic gate proportional to the worst 2 k +2 (n−k + 1) .

【0038】具体的には、図4において、元の関数f=
1 ・x′2 ・x3 +x′1 ・x2・x3 +x′3 ・x
4 は、4変数関数であり、分解した後の関数gおよびh
はそれぞれ3変数関数および2変数関数となるというよ
うに入力数の小さい2つの論理関数で実現することがで
きる。この結果、最悪24 =16に比例する論理ゲート
が必要であったものが、最悪23 +22 =12に比例す
る論理ゲートで実現することができるようになる。
Specifically, in FIG. 4, the original function f =
x 1 · x ' 2 · x 3 + x' 1 · x 2 · x 3 + x ' 3 · x
4 is a four-variable function, functions g and h after decomposition
Can be realized by two logical functions having a small number of inputs such as a three-variable function and a two-variable function, respectively. As a result, a logic gate proportional to worst 2 4 = 16 can be realized by a logic gate proportional to worst 2 3 +2 2 = 12.

【0039】本発明では、論理関数における変数の対称
性を調べることで、対称変数集合をbound set とする分
解を調べている。従来の技術では、膨大な数のbound se
t の候補に対して分解を調べていた。n変数論理関数で
あれば、bound set の候補は、n個の変数からm(2≦
m≦n−1)個の変数を選ぶ組合せの数2n −n−2だ
けある。本発明では、すべての2変数の対称性を調べる
のが主な処理であり、n変数から2変数を選ぶ場合の数
はn(n−1)/2である。すなわち、本発明は従来の
手法に比べて処理量が少なく、高速に実行することがで
きる。
In the present invention, the decomposition in which the symmetric variable set is a bound set is examined by examining the symmetry of the variable in the logical function. In the conventional technology, a huge number of bound se
We were looking at decompositions for t candidates. If it is an n-variable logic function, the candidates for the bound set are m (2 ≦ 2) from n variables.
There are only 2 n −n−2 combinations that select m ≦ n−1) variables. In the present invention, the main processing is to check the symmetry of all the two variables, and the number when two variables are selected from n variables is n (n-1) / 2. That is, the present invention requires less processing than the conventional method and can be executed at high speed.

【0040】また、本発明では、対称変数集合がさらに
双対称性や単変数対称性を満たしているかどうかを調べ
ることで、XORゲートを用いた分解やANDゲートを
用いた分解が可能であるかどうかを判定している。これ
により、ある関数において与えられた変数集合をbound
set とする分解が存在するかどうかを判定する処理Aを
行う必要がない。
Also, in the present invention, by checking whether or not a symmetric variable set further satisfies bi-symmetry or single-variable symmetry, it is possible to perform decomposition using an XOR gate or decomposition using an AND gate. Has been determined. As a result, the variable set given in a certain function is bound
It is not necessary to perform the process A for determining whether or not the decomposition to be set exists.

【0041】ある関数において単純かつ変数の重なりの
ない分解を与えるbound set は複数存在する可能性があ
るが、部分関数を実現するためのコストは小さい方が望
ましい。本発明では、XORゲートやANDゲートを用
いる分解から先に調べているため、部分関数を実現する
ためのコストが小さい分解を優先的に見つけ出すことが
できる。
Although there may be a plurality of bound sets that provide a simple and non-overlapping decomposition of a variable in a certain function, it is desirable that the cost for implementing the partial function be small. In the present invention, since the analysis is first performed before the decomposition using the XOR gate or the AND gate, it is possible to preferentially find the decomposition having a small cost for realizing the partial function.

【0042】本発明では、bound set を対称な変数のグ
ループのみに限定しているため、分解が存在すれば必ず
これを発見するという完全性はなく、そのような制限が
ない場合に比べて、発見できる分解の形の種類は少なく
なっている。しかし、分解の像に対して本発明の分解を
再帰的に適用することにより、それらの発見できなかっ
た分解を発見できることがある。
In the present invention, since the bound set is limited to only a group of symmetric variables, there is no completeness to always find a decomposition if it exists. The types of disassembly shapes that can be found are reduced. However, by applying the decomposition of the present invention recursively to the images of the decomposition, it may be possible to discover those decompositions that could not be found.

【0043】[0043]

【発明の効果】以上説明したように、本発明によれば、
変数の対称性を検出して対称変数集合を求め、対称変数
集合が存在する場合において、双対称性を持つ場合には
XORゲートを用いた分解を行い、単変数対称性を持つ
場合には、ANDゲートを用いた分解を行うことがで
き、対称変数集合以外はbound set の候補としないの
で、膨大な量のbound set の候補に対して処理Aを行う
必要がなくなり、処理時間を短縮し、高速化することが
できる。また、XORゲートやANDゲートを用いる分
解から調べているため、低コストで関数の分解を実現す
ることができる。
As described above, according to the present invention,
Detecting the symmetry of a variable to obtain a symmetric variable set, and in the case where a symmetric variable set exists, decomposition using an XOR gate is performed if it has bi-symmetry, and if it has univariate symmetry, Since decomposition using an AND gate can be performed, and a set other than a symmetric variable set is not considered as a candidate for a bound set, it is not necessary to perform the processing A on a huge number of candidates for a bound set, and the processing time is shortened. Speed can be increased. Further, since the analysis is performed based on the decomposition using the XOR gate and the AND gate, the decomposition of the function can be realized at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るLSI設計における
論理関数の分解方法を実施する論理関数分解装置を電子
計算機で動作する論理設計支援システムに使用した場合
の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration in a case where a logical function decomposing device that executes a method for decomposing a logical function in an LSI design according to an embodiment of the present invention is used in a logical design support system that operates on an electronic computer.

【図2】図1に示す実施形態の手順を示すフローチャー
トである。
FIG. 2 is a flowchart showing a procedure of the embodiment shown in FIG.

【図3】単純かつ変数の重なりのない分解を示す説明図
である。
FIG. 3 is an explanatory diagram showing a simple and non-overlapping decomposition of a variable.

【図4】XORゲートを用いた分解の例を示す説明図で
ある。
FIG. 4 is an explanatory diagram showing an example of decomposition using an XOR gate.

【図5】ANDゲートを用いた分解の例を示す説明図で
ある。
FIG. 5 is an explanatory diagram showing an example of decomposition using an AND gate.

【図6】対称変数集合をbound set とした分解の例を示
す説明図である。
FIG. 6 is an explanatory diagram showing an example of decomposition using a symmetric variable set as a bound set.

【図7】XORゲートを用いた分解を示す説明図であ
る。
FIG. 7 is an explanatory diagram showing decomposition using an XOR gate;

【図8】ANDゲートを用いた分解を示す説明図であ
る。
FIG. 8 is an explanatory diagram showing decomposition using an AND gate.

【符号の説明】[Explanation of symbols]

1 対称性検出部 2 XOR分解部 3 AND分解部 4 SYM分解部 5 関数操作部 6 値代入部 7 一致判定部 8 分解判定部 9 主記憶装置 10 論理設計支援システムにおける他の機能ブロック 11 XORゲート 12 ANDゲート 13 NOTゲート DESCRIPTION OF SYMBOLS 1 Symmetry detection part 2 XOR decomposition part 3 AND decomposition part 4 SYM decomposition part 5 Function operation part 6 Value substitution part 7 Match determination part 8 Decomposition determination part 9 Main storage device 10 Other functional blocks in a logic design support system 11 XOR gate 12 AND gate 13 NOT gate

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 論理ゲート数を削減するためのLSI設
計において、多入力1出力の完全指定論理関数の単純か
つ変数の重なりのない分解を行うに際し、変数の対称性
を検出して対称変数集合を求め、双対称性を持つ対称変
数集合が存在する場合には、XORゲートを用いた分解
を行い、単変数対称性を持つ対称変数集合が存在する場
合には、ANDゲートを用いた分解を行い、どちらも存
在しない場合には、対称変数集合をbound set とする分
解が存在するかどうかを調べることを特徴とするLSI
設計における論理関数の分解方法。
In an LSI design for reducing the number of logic gates, when performing a simple and non-overlapping decomposition of a fully specified logical function of multiple inputs and one output, a symmetric variable set is detected by detecting the symmetry of the variable. When there is a symmetric variable set having bi-symmetry, decomposition is performed using an XOR gate. When a symmetric variable set having single-variable symmetry exists, decomposition is performed using an AND gate. And if neither exists, check whether there exists a decomposition with the symmetric variable set as a bound set.
Decomposition method of logic function in design.
JP03081197A 1997-02-14 1997-02-14 Decomposition method of logic function in LSI design Expired - Fee Related JP3489715B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03081197A JP3489715B2 (en) 1997-02-14 1997-02-14 Decomposition method of logic function in LSI design

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03081197A JP3489715B2 (en) 1997-02-14 1997-02-14 Decomposition method of logic function in LSI design

Publications (2)

Publication Number Publication Date
JPH10228490A true JPH10228490A (en) 1998-08-25
JP3489715B2 JP3489715B2 (en) 2004-01-26

Family

ID=12314084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03081197A Expired - Fee Related JP3489715B2 (en) 1997-02-14 1997-02-14 Decomposition method of logic function in LSI design

Country Status (1)

Country Link
JP (1) JP3489715B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8667435B1 (en) * 2007-11-01 2014-03-04 Xilinx, Inc. Function symmetry-based optimization for physical synthesis of programmable integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8667435B1 (en) * 2007-11-01 2014-03-04 Xilinx, Inc. Function symmetry-based optimization for physical synthesis of programmable integrated circuits

Also Published As

Publication number Publication date
JP3489715B2 (en) 2004-01-26

Similar Documents

Publication Publication Date Title
Gergov et al. Efficient Boolean manipulation with OBDD's can be extended to FBDD's
Rajski et al. The testability-preserving concurrent decomposition and factorization of Boolean expressions
Jang et al. A fast algorithm for computing a histogram on reconfigurable mesh
US20020010899A1 (en) Digital circuit layout techniques
US20100229145A1 (en) Use Of Graphs To Decompose Layout Design Data
Choudhury et al. Bi-decomposition of large Boolean functions using blocking edge graphs
US7103620B2 (en) Method and apparatus for verification of digital arithmetic circuits by means of an equivalence comparison
US6519609B1 (en) Method and system for matching boolean signatures
EP3557455A1 (en) Verifying hardware design for a component that implements a permutation respecting function
Bui et al. Efficiently decodable non-adaptive threshold group testing
JPH06215065A (en) Logic function data processor
US5189629A (en) Method of logic gate reduction in a logic gate array
JPH10228490A (en) Method for resolving logic function in lsi design
US7328423B2 (en) Method for evaluating logic functions by logic circuits having optimized number of and/or switches
Klimovich et al. A method for minimizing Moore finite-state machines by merging two states
Lee et al. Redundancy testing in combinational networks
JPH01220528A (en) Parity generator
Solov’ev Minimization of mealy finite state machines via internal state merging
Steinbach et al. Bi-decompositions of multi-valued functions for circuit design and data mining applications
US6523049B1 (en) Circuit and method for determining greater than or equal to three out of sixty-six
Tóth Quantitative Restrictions on Crossing Patterns
Bermond et al. Parallelization of the gaussian elimination algorithm on systolic arrays
JPH10301973A (en) Overlap detection processor and overlap detection processing method for array graphic
JPS59123048A (en) Sorting processor
JP3177916B2 (en) Inverter reduction method in logic circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees