JPH10224656A - Display monitor - Google Patents

Display monitor

Info

Publication number
JPH10224656A
JPH10224656A JP2280697A JP2280697A JPH10224656A JP H10224656 A JPH10224656 A JP H10224656A JP 2280697 A JP2280697 A JP 2280697A JP 2280697 A JP2280697 A JP 2280697A JP H10224656 A JPH10224656 A JP H10224656A
Authority
JP
Japan
Prior art keywords
pulse
circuit
phase
high voltage
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2280697A
Other languages
Japanese (ja)
Other versions
JP3749774B2 (en
Inventor
Yoshihiko Sugawara
義彦 菅原
Hideyuki Mochida
秀行 餅田
Kazunobu Sawada
和宣 澤田
Kiyohiko Goukon
清彦 郷右近
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Media Electronics Co Ltd
Original Assignee
Hitachi Media Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Media Electronics Co Ltd filed Critical Hitachi Media Electronics Co Ltd
Priority to JP2280697A priority Critical patent/JP3749774B2/en
Publication of JPH10224656A publication Critical patent/JPH10224656A/en
Application granted granted Critical
Publication of JP3749774B2 publication Critical patent/JP3749774B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display monitor at a low cost, with ensured high voltage insulation, ease of handling and reducing surely an alternate electric field without the use of an externally mounted high voltage capacitor. SOLUTION: A high voltage rectifier diode 3 is connected in series with each of the devided high voltage secondary coils 6 of a flyback transformer 1 and a high voltage capacitor 2 is connected between a cathode of the high voltage rectifier diode 3d at the final stage amount the high voltage rectifier diodes 3 and ground. The flyback transformer 1 supplies a high voltage to a display device. Then a high voltage output wire 22 is wound on or passes through the core 23 other than a core 15 of the flyback transformer 1 to form a pulse induction transformer 31 that induces pulses in phase or opposite to the phase of a horizontal pulse for driving a deflection yoke, the pulses in phase or opposite to the phase of the horizontal pulse for driving the deflection yoke are superimposed on the pulses on a high voltage output wire 22 via the pulse induction transformer 31, and a control circuit 25 that adjusts at least any of a peak, a phase and a waveform of the output pulses is connected to a primary winding of the pulse induction transformer 31.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ブラウン管を用い
たディスプレイモニタ(CRTモニタ)に係り、さらに
詳しくは、ブラウン管の表面等から透過される交番電界
を低減する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display monitor (CRT monitor) using a cathode ray tube, and more particularly to a technique for reducing an alternating electric field transmitted from a surface of the cathode ray tube.

【0002】[0002]

【従来の技術】図16は、一般的なディスプレイモニタ
用の高圧発生トランスであるフライバックトランス(以
下、FBTと略称する)において、外付高圧コンデンサ
を用いてブラウン管の表面等から透過される交番電界を
低減する回路の一例を示したもので、米国特許明細書第
5,218,270号に記載されている発明を応用した例であ
る。
2. Description of the Related Art FIG. 16 shows a flyback transformer (hereinafter abbreviated as "FBT") which is a high-voltage generating transformer for a general display monitor. An example of a circuit for reducing an electric field is shown in U.S. Pat.
This is an example in which the invention described in US Pat. No. 5,218,270 is applied.

【0003】同図において符号1はFBT、2は内蔵高
圧コンデンサ、3(3a,3b,3c,3d)は高圧整
流ダイオード、4は3次側の逆パルス発生用巻線、5は
外付高圧コンデンサ、6(6a,6b,6c,6d)は
高圧コイル、7は偏向ヨーク、16は水平出力トランジ
スタ、17は1次側低圧コイル、18は波形比較制御器
である。
In FIG. 1, reference numeral 1 denotes an FBT, 2 denotes a built-in high-voltage capacitor, 3 (3a, 3b, 3c, 3d) denotes a high-voltage rectifier diode, 4 denotes a tertiary-side reverse pulse generating winding, and 5 denotes an external high voltage. A capacitor, 6 (6a, 6b, 6c, 6d) is a high voltage coil, 7 is a deflection yoke, 16 is a horizontal output transistor, 17 is a primary side low voltage coil, and 18 is a waveform comparison controller.

【0004】図17は、従来の交番電界の低減システム
の一例を示したものである。同図において符号8は内装
黒鉛膜、9は偏向ヨークの静電容量、10は高圧・偏向
回路、11はブラウン管である。このシステムにおい
て、内装黒鉛膜8における電荷Q1 は下式で表される。
FIG. 17 shows an example of a conventional alternating electric field reducing system. In the figure, reference numeral 8 denotes an interior graphite film, 9 denotes the capacitance of a deflection yoke, 10 denotes a high-voltage / deflection circuit, and 11 denotes a cathode ray tube. In this system, the charge Q 1 in the interior graphite film 8 is represented by the following equation.

【0005】Q1 =k×CDY×VDY 式中のk:定数で約0.5 CDY:内装黒鉛膜と偏向ヨークの間に介在する静電容量
(偏向ヨークの静電容量) VDY:偏向ヨークの駆動用水平パルス 交番電界をキャンセルするために重畳するコイルのパル
スeX は、重畳される電荷Q2 が内装黒鉛膜8における
電荷Q1 に等しくなるように選ぶ。
[0005] Q 1 = k × C DY × V DY wherein the k: constant at about 0.5 C DY: (capacitance of the deflection yoke) between the capacitance between the interior graphite film and the deflection yoke V DY : horizontal pulse for driving the deflection yoke The pulse e X of the coil to be superimposed to cancel the alternating electric field is selected so that the superimposed electric charge Q 2 is equal to the electric charge Q 1 in the interior graphite film 8.

【0006】これは内蔵高圧コンデンサの容量C1 、ブ
ラウン管の容量C2 及びパルス波高値eP により決定す
る。内蔵高圧コンデンサの容量C1 を考慮し、逆パルス
発生用コイルの巻数を決め、内装黒鉛膜8に逆パルスe
X を印加することにより交番電界VDY′の振幅は低減さ
れる。
This is determined by the capacity C 1 of the built-in high-voltage capacitor, the capacity C 2 of the CRT, and the pulse peak value e P. The number of turns of the reverse pulse generating coil is determined in consideration of the capacity C 1 of the built-in high-voltage capacitor, and the reverse pulse e is applied to the interior graphite film 8.
By applying X , the amplitude of the alternating electric field V DY ′ is reduced.

【0007】図18は、図17の交番電界低減システム
の一例を等価的に表した回路図である。同図において1
2はパネル透明導電膜、13はパネル透明導電膜12の
表面抵抗、14はパネル透明導電膜12の容量である。
FIG. 18 is a circuit diagram equivalently showing an example of the alternating electric field reduction system of FIG. In FIG.
2 is a panel transparent conductive film, 13 is a surface resistance of the panel transparent conductive film 12, and 14 is a capacitance of the panel transparent conductive film 12.

【0008】この等価回路では、以下の動作により交番
電界が低減される。偏向ヨーク7を駆動する水平パルス
DY(1000VPP)が、偏向ヨーク7の静電容量9
(60PF)を介して、ブラウン管11の内装黒鉛膜8に
パルス電圧VDY′を生じる。パルス電圧VDY′は、パネ
ル透明導電膜12の容量14とその表面抵抗13によ
り、インピーダンス分割されたVP がパネル透明導電膜
12に生じ、交番電界の発生源となる。
In this equivalent circuit, the alternating electric field is reduced by the following operation. The horizontal pulse V DY (1000 V PP ) for driving the deflection yoke 7 is applied to the capacitance 9 of the deflection yoke 7.
A pulse voltage V DY ′ is generated in the interior graphite film 8 of the cathode ray tube 11 via (60 PF ). Pulse voltage V DY 'is the capacitance 14 and the surface resistance 13 of the panel transparent conductive film 12, the impedance divided V P is generated in the panel transparent conductive film 12, a source of alternating electric field.

【0009】この交番電界を低減する一例として、前述
のようにFBT1の3次側の逆パルス発生用巻線4で得
られた逆パルスVF ′(−150VPP)をFBT1の外
付の高圧コンデンサ5(容量:CF =200PF)を介し
て内装黒鉛膜8に印加することにより、内装黒鉛膜8に
おいてパルス電圧VDY′が逆パルスVF ′でキャンセル
され、ブラウン管11より輻射される交番電界VDY′の
振幅が低減される。
As an example of reducing the alternating electric field, as described above, the reverse pulse V F ′ (−150 V PP ) obtained by the reverse pulse generating winding 4 on the tertiary side of the FBT 1 is connected to the external high voltage of the FBT 1. By applying the voltage to the interior graphite film 8 via the capacitor 5 (capacitance: C F = 200 PF ), the pulse voltage V DY ′ is canceled by the reverse pulse V F ′ in the interior graphite film 8 and radiated from the CRT 11. The amplitude of the alternating electric field V DY ′ is reduced.

【0010】この関係は下式のように表せる。 k×CDY(60PF)×VDY(−1000VPP) =−3×10E−8[C] =CF (200PF)×VF ′(−150VPP) (但し、k≒0.5) 図19は従来の外付高圧コンデンサの外観図、図20は
その高圧コンデンサの内部回路図である。これらの図に
おいて符号19はアノードキャップ、20は高圧コネク
タ、21はグランド端子である。
This relationship can be expressed by the following equation. k × C DY (60 PF ) × V DY (−1000 V PP ) = − 3 × 10E-8 [C] = C F (200 PF ) × V F ′ (−150 V PP ) (where k ≒ 0.5 FIG. 19 is an external view of a conventional external high-voltage capacitor, and FIG. 20 is an internal circuit diagram of the high-voltage capacitor. In these figures, reference numeral 19 denotes an anode cap, 20 denotes a high-voltage connector, and 21 denotes a ground terminal.

【0011】[0011]

【発明が解決しようとする課題】この外付高圧コンデン
サ5は、図19に示すように高電圧の絶縁を施すため、
40mm×40mm×65mm程度の外装ケース及びそ
の中に注入する絶縁樹脂(エポキシレジン等)が必要と
なる。そのため高価になるばかりでなく、ディスプレイ
モニタ内での設置場所の制約があり、構造上取り扱いが
難しくなるという問題がある。また、高圧接続が必要と
なるため、高圧接続部(高圧コネクタ20)の信頼性確
保が難しいなどの欠点を有している。
This external high-voltage capacitor 5 is provided with a high-voltage insulation as shown in FIG.
An outer case of about 40 mm × 40 mm × 65 mm and an insulating resin (epoxy resin or the like) to be injected therein are required. This not only increases the cost, but also limits the installation location in the display monitor, and poses a problem that handling is difficult due to its structure. In addition, since high-voltage connection is required, there is a disadvantage that it is difficult to ensure the reliability of the high-voltage connection portion (high-voltage connector 20).

【0012】本発明の目的は、従来のような外付高圧コ
ンデンサを用いることなく、安価で高圧絶縁が確実で、
かつ取り扱いが容易で、交番電界が確実に低減できるデ
ィスプレイモニタを提供することにある。
An object of the present invention is to provide an inexpensive and high-voltage insulation without using a conventional external high-voltage capacitor.
Another object of the present invention is to provide a display monitor that is easy to handle and that can reliably reduce an alternating electric field.

【0013】[0013]

【課題を解決するための手段】前記目的を達成するた
め、本発明は、分割された2次側の各高圧コイルの出力
側に、直列に高圧整流用ダイオードをそれぞれ接続し、
その高圧整流用ダイオードのうちの最終段の高圧整流用
ダイオードのカソード側に高圧コンデンサを接続したフ
ライバックトランスによりディスプレイに高圧電圧を供
給するとともに、前記フライバックトランスのコアとは
別のコアに高圧出力電線を巻付けあるいは通し、この別
コアを用いて偏向ヨーク駆動用水平パルスと逆相あるい
は同相のパルスを誘起する巻線を有するパルス誘導トラ
ンスを設け、このパルス誘導トランスを介して偏向ヨー
ク駆動用水平パルスと逆相あるいは同相のパルスを前記
高圧出力電線に重畳し、前記パルス誘導トランスの1次
側に、例えば、波高値調整用のインダクタと、コンデン
サと抵抗器を直列にした微分回路の前段に、整流用ダイ
オードと抵抗器の並列回路を直列に接続した位相および
波形調整用の回路から構成される制御回路を接続したこ
とを特徴とするものである。
In order to achieve the above object, the present invention provides a high voltage rectifier diode connected in series to the output side of each divided high voltage coil on the secondary side.
A high voltage is supplied to the display by a flyback transformer in which a high voltage capacitor is connected to the cathode side of the final high voltage rectifier diode of the high voltage rectifier diode, and a high voltage is supplied to a core different from the flyback transformer core. An output wire is wound or passed therethrough, and a pulse induction transformer having a winding for inducing a pulse having the opposite phase or the same phase as the horizontal pulse for driving the deflection yoke by using the separate core is provided, and the deflection yoke is driven via the pulse induction transformer. A pulse having the opposite phase or the same phase as the horizontal pulse for use is superimposed on the high-voltage output wire, and for example, on the primary side of the pulse induction transformer, for example, an inductor for adjusting a peak value, and a differentiation circuit in which a capacitor and a resistor are connected in series. A phase and waveform adjustment circuit in which a parallel circuit of a rectifier diode and a resistor is connected in series at the previous stage. It is characterized in that it has connecting al constructed control circuit.

【0014】[0014]

【発明の実施の形態】本発明は前述のように、パルス誘
導トランスを介して別コアに巻付けあるいは通した高圧
出力電線に偏向ヨーク駆動用水平パルスと逆相あるいは
同相のパルスを重畳することにより、交番電界を軽減す
ることができる。そのため、外装ケースおよび注液樹脂
で絶縁された高価な外付高圧コンデンサが不要となり、
安価で高圧絶縁が容易で、かつ取扱性が良好になる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As described above, the present invention superimposes a pulse having a phase opposite to or the same as the horizontal pulse for driving the deflection yoke on a high voltage output wire wound or passed through another core via a pulse induction transformer. Thereby, the alternating electric field can be reduced. This eliminates the need for an external case and an expensive external high-voltage capacitor insulated with liquid injection resin.
It is inexpensive, easy to insulate at high voltage, and has good handleability.

【0015】また、前記パルス誘導トランスの1次側
に、出力パルスの波高値、位相、波形の少なくとも1つ
が調整できる制御回路が接続されているため、パルス誘
導トランスを介して高圧出力電線に交番電界と等価的に
同一振幅となる逆相あるいは同相のパルスを重畳するこ
とができ、交番電界の軽減効果が確実に発揮され、信頼
性の高いディスプレイモニタを提供することができる。
Further, since a control circuit capable of adjusting at least one of the peak value, phase and waveform of the output pulse is connected to the primary side of the pulse induction transformer, the control circuit is connected to the high-voltage output line via the pulse induction transformer. It is possible to superimpose a pulse of opposite phase or in-phase having the same amplitude equivalent to the electric field, so that the effect of reducing the alternating electric field is reliably exhibited and a highly reliable display monitor can be provided.

【0016】以下、本発明の実施の形態を図面に基づい
て説明する。図1は、第1の実施の形態に係るFBTの
回路図である。FBT1の多分割された高圧コイル6a
〜6dの出力側(巻終わり端)にそれぞれ高圧整流ダイ
オード3a〜3dを接続する他に、制御回路25とパル
ス誘導トランス31を備えている。この例では、パルス
誘導トランス31はFBT1に内蔵されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of the FBT according to the first embodiment. High-voltage coil 6a divided into multiple parts of FBT1
In addition to connecting the high-voltage rectifier diodes 3a to 3d to the output side (end of winding) of to 6d, a control circuit 25 and a pulse induction transformer 31 are provided. In this example, the pulse induction transformer 31 is built in the FBT1.

【0017】制御回路25は、波高値調整用インダクタ
32、波高値及び位相調整用コンデンサ33、波高値及
び位相調整用抵抗器34、波形調整用抵抗器35、コン
デンサ36から構成されている。図に示すようにコンデ
ンサ33と抵抗器34の直列微分回路の後段とグランド
との間に、抵抗器35とコンデンサ36の直列回路を接
続したもので、出力パルスの波高値及び位相・波形調整
を行う。
The control circuit 25 comprises a peak value adjusting inductor 32, a peak value and phase adjusting capacitor 33, a peak value and phase adjusting resistor 34, a waveform adjusting resistor 35, and a capacitor 36. As shown in the figure, a series circuit of a resistor 35 and a capacitor 36 is connected between the subsequent stage of the series differentiating circuit of the capacitor 33 and the resistor 34 and the ground, and the peak value and phase / waveform adjustment of the output pulse are adjusted. Do.

【0018】パルス誘導トランス31は、制御回路25
により波高値及び位相・波形調整された偏向ヨーク駆動
用水平パルスと逆相あるいは同相のパルスが誘起する多
種類(本実施の形態では2種類)の1次巻線24a,2
4bと、2次巻線となる高圧出力電線別コア巻付コイル
30(高圧出力電線22)と、パルス誘導用別コア23
a,23b,23cとから構成されている。
The pulse induction transformer 31 includes a control circuit 25
(In the present embodiment, two types) of primary windings 24a and 2 in which a pulse having a phase opposite to or in phase with the horizontal pulse for driving the deflection yoke whose peak value and phase / waveform are adjusted by the above is induced.
4b, a core winding coil 30 for each high-voltage output electric wire serving as a secondary winding (high-voltage output electric wire 22), and another core 23 for pulse induction
a, 23b and 23c.

【0019】図2は、この逆パルス誘導トランス31を
備えたFBTの一部を断面にした外観図である。同図に
示すよう1次巻線24aを巻装したコア23aと1次巻
線24bを巻装したコア23bが保持用ケース26bに
並んで収納され、巻線を巻装しないコア23cが保持用
ケース26aに収納されて、両ケース26a,26bを
合致させることによりコア23a,23bとコア23c
が対向して配置される。このパルス誘導用別コア23
a,23b,23cは、円筒状のコアを軸線方向に沿っ
て2つに分割してトロイダル形とし、その一方をコア2
3cとし、残りのコアを軸線方向の中間位置でさらに2
つに分割してコア23a,23bとしており、従ってコ
ア23a,23bとコア23cを対向させることによ
り、ほぼ元の円筒状になる。そしてコア23a,23
b,23cの中空部に高圧出力電線22を挿通して(ケ
ース26a,26bを貫通して)逆パルス誘導トランス
31を構成している。
FIG. 2 is an external view showing a cross section of a part of the FBT provided with the reverse pulse induction transformer 31. As shown in FIG. As shown in the figure, a core 23a around which a primary winding 24a is wound and a core 23b around which a primary winding 24b is wound are housed side by side in a holding case 26b, and a core 23c which is not wound with a winding is used for holding. The cores 23a, 23b and the core 23c are housed in the case 26a,
Are arranged facing each other. This separate core 23 for pulse induction
a, 23b, and 23c are obtained by dividing a cylindrical core into two along the axial direction to form a toroidal shape, one of which is a core 2.
3c, and the remaining core is further shifted at an intermediate position in the axial direction by 2
The cores 23a and 23b are divided into two parts, so that the cores 23a and 23b and the core 23c are opposed to each other, so that the cores 23a and 23b become substantially the original cylindrical shape. And the cores 23a, 23
The reverse pulse induction transformer 31 is constructed by inserting the high voltage output electric wire 22 into the hollow portions of the b and 23c (through the cases 26a and 26b).

【0020】この実施の形態では、前記制御回路25を
搭載したプリント配線基板60を収納したケース26c
が前記ケース26bに一体に取付けられ、前記1次巻線
24a,24bがプリント配線基板60に接続されてい
る。
In this embodiment, a case 26c accommodating a printed circuit board 60 on which the control circuit 25 is mounted is provided.
Are attached integrally to the case 26b, and the primary windings 24a and 24b are connected to a printed wiring board 60.

【0021】図3(a),(b)は、逆パルス誘導用別
コアの他の例を示す外観図である。円筒状のコアをそれ
の軸線方向に沿って半分に切断し、切断面を突き合わせ
て使用する、いわゆる2分割トロイダル形の一方のコア
23に逆パルス誘導のための1次巻線24(1次巻線2
4aまたは1次巻線24bあるいは両巻線24a,24
b)を所定ターン数巻き付け、これらを保持用ケース2
6a,26bに装着する。
FIGS. 3A and 3B are external views showing another example of another core for inverting pulse induction. A cylindrical winding is cut in half along the axial direction of the core, and the cut surface is used in abutting manner. A so-called two-piece toroidal core 23 has a primary winding 24 (primary winding) for reverse pulse induction. Winding 2
4a or primary winding 24b or both windings 24a, 24
b) is wound for a predetermined number of turns, and these are
6a, 26b.

【0022】図4はこれをFBT1に装着した状態を示
す図で、切断面を突き合わせた2分割トロイダル形のコ
ア23,23の中空部に高圧出力電線22を挿通して
(ケース26a,26bを貫通して)逆パルス誘導トラ
ンス31を構成している。なお、この実施の形態では制
御回路25を搭載したプリント配線基板60は逆パルス
誘導トランス31に内蔵されておらず、FBT1の外側
の他の位置に取り付けられ(図示せず)、逆パルス誘導
トランス31とプリント配線基板60がリード線を介し
て接続されている。
FIG. 4 is a view showing a state in which this is mounted on the FBT 1. The high-voltage output electric wire 22 is inserted into the hollow portions of the two-part toroidal cores 23, 23 whose cut surfaces are abutted (cases 26a, 26b are connected to each other). (Through) a reverse pulse induction transformer 31. In this embodiment, the printed circuit board 60 on which the control circuit 25 is mounted is not built in the reverse pulse induction transformer 31, but is mounted at another position outside the FBT 1 (not shown), and 31 and the printed wiring board 60 are connected via lead wires.

【0023】図5は、逆パルス誘導用別コア23と1次
巻線24の各種の例を示す図である。なお、図示してい
ないが組み合わされたトロイダル形コアの中空部に高圧
出力電線22が挿通されている。
FIG. 5 is a view showing various examples of the separate core 23 for guiding the reverse pulse and the primary winding 24. Although not shown, a high-voltage output electric wire 22 is inserted through the hollow portion of the combined toroidal core.

【0024】同図(a)は、1つの1次側コア23aと
1つの2次側コア23cを有し、1次側コア23aに1
種類の1次巻線24が巻装された例を示している。
FIG. 1A has one primary side core 23a and one secondary side core 23c, and the primary side core 23a has one core.
An example in which a primary winding 24 of a kind is wound is shown.

【0025】同図(b)は、1つの1次側コア23aと
1つの2次側コア23cを有し、1次側コア23aに2
種類の1次巻線24aと24abが巻装された例を示し
ている。
FIG. 2B has one primary side core 23a and one secondary side core 23c, and the primary side core 23a has two cores.
An example is shown in which primary windings 24a and 24ab of various kinds are wound.

【0026】同図(c)は、2つの1次側コア23a,
23bと1つの2次側コア23cを有し、1次側コア2
3aに1次巻線24aが、1次側コア23bに1次巻線
24bが、それぞれ巻装された例を示している。
FIG. 2C shows two primary cores 23a,
23b and one secondary core 23c,
An example is shown in which a primary winding 24a is wound around 3a and a primary winding 24b is wound around a primary core 23b.

【0027】同図(d)は、2つの1次側コア23a,
23bと2つの2次側コア23c−1,23c−2を有
し、1次側コア23aに1次巻線24aが、1次側コア
23bに1次巻線24bが、それぞれ巻装された例を示
している。
FIG. 4D shows two primary cores 23a,
23b and two secondary cores 23c-1 and 23c-2. The primary winding 24a is wound on the primary core 23a, and the primary winding 24b is wound on the primary core 23b. An example is shown.

【0028】同図(e)は、n個に多数分割された1次
側コア23a……,23nと1つの2次側コア23cを
有し、1次側コア23a……,23nに1次巻線24a
……,24nがそれぞれ巻装された例を示している。
FIG. 2E shows a primary core 23a,..., 23n divided into a number n and a secondary core 23c. Winding 24a
,..., 24n are wound.

【0029】同図(f)は、n個に多数分割された1次
側コア23a……,23nとn個に多数分割された2次
側コア23c−1,23c−nを有し、1次側コア23
a……,23nに1次巻線24a……,24nがそれぞ
れ巻装された例を示している。
FIG. 2F shows a primary core 23a,..., 23n, which is divided into a number n, and secondary cores 23c-1, 23c-n, which are divided into a number n. Secondary core 23
, 23n are wound with primary windings 24a,..., 24n, respectively.

【0030】図6は、2次側コア23cに高圧出力電線
22を巻き付けた例を示している。同図(a)は1つの
1次側コア23aと1つの2次側コア23cを有し、1
次側コア23aに1次巻線24が巻装され、2次側コア
23cに高圧出力電線22が巻装された例を示してい
る。
FIG. 6 shows an example in which the high voltage output electric wire 22 is wound around the secondary core 23c. FIG. 2A has one primary side core 23a and one secondary side core 23c.
In this example, the primary winding 24 is wound around the secondary core 23a, and the high-voltage output electric wire 22 is wound around the secondary core 23c.

【0031】同図(b)は、2つの1次側コア23a,
23bと2つの2次側コア23c−1,23c−2を有
し、1次側コア23aに1次巻線24aが、1次側コア
23bに1次巻線24bが巻装され、2つの2次側コア
23c−1,23c−2に高圧出力電線22が巻装され
た例を示している。
FIG. 3B shows two primary cores 23a,
23b and two secondary cores 23c-1 and 23c-2, a primary winding 24a is wound around the primary core 23a, and a primary winding 24b is wound around the primary core 23b. An example is shown in which the high-voltage output electric wires 22 are wound around the secondary cores 23c-1 and 23c-2.

【0032】導トランス31を構成している。The conduction transformer 31 is constituted.

【0033】図7(a)は逆相パルス誘導システムを示
した図、図7(b)は逆相パルス誘導トランスの等価回
路図である。図7(a)に示す如く、FBT1の3次逆
パルス発生用コイル4で発生した逆パルスe2 は制御回
路25で波高値及び位相・波形が調整される。
FIG. 7A is a diagram showing a negative-phase pulse induction system, and FIG. 7B is an equivalent circuit diagram of a negative-phase pulse induction transformer. As shown in FIG. 7A, the control circuit 25 adjusts the peak value, phase and waveform of the reverse pulse e 2 generated by the tertiary reverse pulse generating coil 4 of the FBT 1.

【0034】制御回路25は位相調整用コンデンサ3
3、位相調整用抵抗器34、波形調整用抵抗器35なら
びにコンデンサ36を有しており(図1参照)、図8
(a)に示すように波高値及び位相調整用コンデンサ3
3と波高値及び位相調整用抵抗器34で調整された波形
2 は、図8(b)に示すように波形調整用抵抗器35
とコンデンサ36により波形v2 ′に調整されされる。
このようにして波高値及び位相・波形が調整された逆パ
ルスe3 が、逆相パルス誘導トランス31の1次巻線2
4に印加される〔図7(a)参照〕。
The control circuit 25 includes the phase adjusting capacitor 3
3. It has a resistor 34 for phase adjustment, a resistor 35 for waveform adjustment and a capacitor 36 (see FIG. 1).
(A) As shown in FIG.
3 and the waveform v 2 adjusted by the peak value and phase adjustment resistor 34, as shown in FIG.
And the capacitor 36 is adjusted to the waveform v 2 ′.
The inverted pulse e 3 whose peak value, phase and waveform have been adjusted in this manner is transmitted to the primary winding 2 of the inverted-phase pulse induction transformer 31.
4 (see FIG. 7A).

【0035】この制御回路としては図9に示す構成の制
御回路37でもよく、この回路でもパルス波高値及び位
相調整・波形の調整が可能である。同図において38は
波高値調整インダクタ、39は波高値及び位相調整用コ
ンデンサ、40は波高値及び位相調整用抵抗器、41波
形調整用抵抗器、42はインダクタである。同図に示す
ようにコンデンサ39と抵抗器40の直列微分回路の後
段に、抵抗器41とインダクタ42の並列回路が接続さ
れており、出力パルスの波高値及び位相・波形調整を行
う。
This control circuit may be a control circuit 37 having the configuration shown in FIG. 9, and this circuit can also adjust the pulse peak value, phase, and waveform. In the figure, 38 is a peak value adjusting inductor, 39 is a peak value and phase adjusting capacitor, 40 is a peak value and phase adjusting resistor, 41 is a waveform adjusting resistor, and 42 is an inductor. As shown in the figure, a parallel circuit of a resistor 41 and an inductor 42 is connected to a stage subsequent to the series differentiating circuit of the capacitor 39 and the resistor 40, and adjusts the peak value, phase and waveform of the output pulse.

【0036】この例においてFBT1の3次側より発生
させるパルスは負パルスで説明したが、3次側より発生
させるパルスは正パルスとしても、逆パルス誘導コイル
24の巻き付け方向を逆にすれば、同様に高圧出力電線
22に偏向ヨーク駆動用水平パルスと逆のパルスを重畳
することができる。
In this example, the pulse generated from the tertiary side of the FBT 1 has been described as a negative pulse. However, even if the pulse generated from the tertiary side is a positive pulse, if the winding direction of the reverse pulse induction coil 24 is reversed, Similarly, a pulse opposite to the horizontal pulse for driving the deflection yoke can be superimposed on the high voltage output electric wire 22.

【0037】図7(b)において、逆パルス誘導コイル
24の自己インダクタンスをL1 、高圧出力電線別コア
巻き付けコイル30の自己インダクタンスをL2 とし、
それぞれ有する回路(X),(Y)が相互インダクタン
スMで結合された回路の電流をそれぞれI1 ,I2 とす
ると、回路(X),(Y)ではそれぞれ下式の関係が成
り立つ。
In FIG. 7B, the self-inductance of the reverse pulse induction coil 24 is L 1 , the self-inductance of the core winding coil 30 for each high-voltage output electric wire is L 2 ,
Assuming that the currents of the circuits in which the respective circuits (X) and (Y) are coupled by the mutual inductance M are I 1 and I 2 , respectively, the following relationships are established in the circuits (X) and (Y).

【0038】(R1 +jωL1 )I1 +jωMI2 =e
3 jωMI1 +(R2 +jωL2 )I2 =0 式中ω:角周波数 ω=2πf この式により、回路(Y)の電流I2 を求めると下式の
ように表される。
(R 1 + jωL 1 ) I 1 + jωMI 2 = e
3 jωMI 1 + (R 2 + jωL 2 ) I 2 = 0 In the equation, ω: angular frequency ω = 2πf When the current I 2 of the circuit (Y) is obtained from this equation, it is expressed as the following equation.

【0039】I2 =−jωMe3 /〔(R1 +jω
1 )(R2 +jωL2 )+ω2 2 〕 式中Me3 :相互インダクタンス よって、高圧出力電線別コア巻付コイルに発生する逆パ
ルスe4 は下式のように表される。
I 2 = −jωMe 3 / [(R 1 + jω
L 1 ) (R 2 + jωL 2 ) + ω 2 M 2 ] where Me 3 is a mutual inductance. Therefore, the reverse pulse e 4 generated in the core-wound coil for each high-voltage output electric wire is represented by the following expression.

【0040】e4 =−jωMe3 2 /[( R1 +jωL
1)( R2 +jωL2)+ω2 2 ] 逆パルス誘導トランス31で誘導された逆相パルスe4
を高圧出力電線22に重畳することにより、ブラウン管
11の内装黒鉛膜8において、誘起している偏向ヨーク
の水平パルスがキャンセルされ、交番電界の振幅が低減
される。
E 4 = −jωMe 3 R 2 / [(R 1 + jωL
1 ) (R 2 + jωL 2 ) + ω 2 M 2 ] Negative-phase pulse e 4 induced by the inverse-pulse induction transformer 31
Is superimposed on the high-voltage output electric wire 22, the induced horizontal pulse of the deflection yoke is canceled in the interior graphite film 8 of the cathode ray tube 11, and the amplitude of the alternating electric field is reduced.

【0041】この実施の形態に係る偏向ヨーク駆動用水
平パルスは正パルスで説明しているが、水平の負パルス
で偏向ヨーク7が駆動した場合でも同様に、逆パルス誘
導トランス31を介して高圧出力電線22に正パルスを
重畳することにより、水平パルスがキャンセルされ、交
番電界VDY′の振幅が低減される。
The deflection yoke driving horizontal pulse according to this embodiment is described as a positive pulse. However, even when the deflection yoke 7 is driven by a horizontal negative pulse, a high voltage is applied through the reverse pulse induction transformer 31 in the same manner. By superimposing the positive pulse on the output wire 22, the horizontal pulse is canceled and the amplitude of the alternating electric field V DY 'is reduced.

【0042】ブラウン管11の内装黒鉛膜8に重畳する
逆相パルスe4 の波高値は、FBT1の1次側低圧コイ
ル17の巻数、3次側逆パルス発生用コイル4の巻数、
およひ逆パルス誘導コイル24の巻数で調整可能である
が、逆相パルスe4 の最適条件は、制御回路25によ
り、逆相パルスe4 の波高値及び位相・波形の微調整を
することにより交番電界と等価的に同一のパルス信号が
設定でき、交番電界のキャンセルに有効である。
The peak value of the negative-phase pulse e 4 superimposed on the interior graphite film 8 of the cathode ray tube 11 is determined by the number of turns of the primary low-voltage coil 17 of the FBT 1, the number of turns of the primary-side reverse pulse generating coil 4,
Although adjustable number of turns of Oyohi inversion pulse induction coil 24, the optimum conditions of the reverse phase pulse e 4 by the control circuit 25, to the fine adjustment of the peak value and the phase-waveform of the reverse phase pulse e 4 Thus, the same pulse signal as the alternating electric field can be set, which is effective for canceling the alternating electric field.

【0043】図7(a)において、高圧出力電線別コア
巻付コイル30の両端の逆相パルスe4 は、内蔵高圧コ
ンデンサ容量C1 とブラウン管容量C2 により容量分担
される。但し、そのコイル30の両端の逆相パルスe4
の分担電圧は、コイル30の巻き位置、及び周囲の布線
等により変化する。
In FIG. 7A, the negative phase pulse e 4 at both ends of the core winding coil 30 for each high voltage output electric wire is shared by the built-in high voltage capacitor C 1 and the cathode ray tube capacitance C 2 . However, the negative-phase pulse e 4 at both ends of the coil 30
Varies depending on the winding position of the coil 30, the surrounding wiring, and the like.

【0044】ブラウン管11は構造上限界の容量があ
り、内蔵高圧コンデンサ2はブラウン管容量C2 を補正
するためにFBT1の内部に設けてある(図1参照)。
この容量(内蔵高圧コンデンサ容量C1 +ブラウン管容
量C2 )は、高圧の安定化を図るためのもので、この高
圧容量が少ないとブラウン管11の画面上でくねり等の
現象を引き起こす原因となる。
The CRT 11 has a capacity of structural limit, internal high-voltage capacitor 2 is provided in the interior of FBT1 to correct CRT capacitance C 2 (see Figure 1).
The capacity (capacitance of the built-in high-voltage capacitor C 1 + capacitance of the CRT C 2 ) is used to stabilize the high voltage. If the high-voltage capacity is small, it causes a phenomenon such as a bend on the screen of the CRT 11.

【0045】内蔵高圧コンデンサ2の容量を変えること
で、高圧出力電線22に印加する逆相パルスe4 の波高
値が調整できる。容量を大きくすると波高値は高くな
り、容量を小さくすると波高値は低くなる。
By changing the capacity of the built-in high-voltage capacitor 2, the peak value of the negative-phase pulse e 4 applied to the high-voltage output wire 22 can be adjusted. When the capacity is increased, the peak value increases, and when the capacitance is decreased, the peak value decreases.

【0046】本発明は、逆パルスをブラウン管11の陽
極電極に印加する役割の容量機能と、上記高圧安定化の
ためのブラウン管11の容量機能の両方を兼用できる。
In the present invention, both the capacity function of applying a reverse pulse to the anode electrode of the cathode ray tube 11 and the capacity function of the cathode ray tube 11 for stabilizing the high voltage can be used.

【0047】図10は本発明の第2の実施の形態に係る
FBTの回路図、図11(a)は高圧偏向系分離タイプ
の内装黒鉛膜に誘起するパルスの波形図、図11(b)
は第2の実施の形態に係る逆パルス誘導トランスに誘導
されたパルスの波形図である。
FIG. 10 is a circuit diagram of an FBT according to a second embodiment of the present invention, FIG. 11A is a waveform diagram of a pulse induced in a high pressure deflection system separated type interior graphite film, and FIG.
FIG. 9 is a waveform diagram of a pulse induced by the reverse pulse induction transformer according to the second embodiment.

【0048】ディスプレイモニタはブラウン管11を大
型化した場合、画質を良くするため、トランジスタ16
で駆動する偏向系と、電界効果トランジスタ(FET)
27で駆動する高圧系とに分離して駆動する場合があ
る。このように分離して駆動する場合、トランジスタ1
6よりFET27のスイッチングタイムが早いため、図
11(a)に示すように、ブラウン管11の内装黒鉛膜
8に誘起するパルスは高圧系成分と偏向系成分で位相の
ずれが生じる。
When the size of the cathode ray tube 11 is increased, the display monitor uses a transistor 16 to improve the image quality.
-Driven deflection system and field-effect transistor (FET)
It may be driven separately from the high-pressure system driven by 27. When the driving is performed in this manner, the transistor 1
Since the switching time of the FET 27 is shorter than that of the FET 6, the pulse induced in the interior graphite film 8 of the cathode ray tube 11 has a phase shift between the high-voltage system component and the deflection system component, as shown in FIG.

【0049】高圧系パルス成分は、内蔵高圧コンデンサ
2の内部インピーダンスが大きいため、またFBT1の
高圧変動量が大きいために発生するもので、偏向ヨーク
の静電容量9を介して、ブラウン管11の内装黒鉛膜8
に発生する偏向系パルスが複合され、図11(a)に示
すようなパルス波形となる。
The high-voltage pulse component is generated due to a large internal impedance of the built-in high-voltage capacitor 2 and a large amount of high-voltage fluctuation of the FBT 1. Graphite film 8
Are combined with each other to form a pulse waveform as shown in FIG.

【0050】そのため図10に示すように、水平センタ
リングトランス28に偏向系逆パルス発生用コイル29
を設け、制御回路25により波高値及び位相を調整した
逆パルスを逆パルス誘導トランス31を介し、図11
(b)に示すような逆パルスを高圧出力電線22に重畳
する構成とすることにより、ブラウン管11の内装黒鉛
膜8において複合されたパルス電圧〔図11(a)〕を
逆パルス電圧〔図11(b)〕にてキャンセルし、交番
電界の振幅を低減することも可能である。
Therefore, as shown in FIG. 10, the horizontal centering transformer 28 is provided with a deflection system reverse pulse generating coil 29.
The inverted pulse whose peak value and phase have been adjusted by the control circuit 25 is transmitted through the inverted pulse induction transformer 31 to FIG.
By using a configuration in which the reverse pulse is superimposed on the high-voltage output electric wire 22 as shown in FIG. 11B, the pulse voltage [FIG. 11A] combined in the interior graphite film 8 of the cathode ray tube 11 is changed to the reverse pulse voltage [FIG. (B)], the amplitude of the alternating electric field can be reduced.

【0051】図12は、第3の実施の形態に係るFBT
の回路図である。この実施の形態において制御回路50
は、波高値調整用インダクタ51、波高値及び位相調整
用コンデンサ52、波高値及び位相調整用抵抗器53、
位相、波形調整用整流ダイオード54、位相、波形調整
用抵抗器55から構成されている。図に示すようにコン
デンサ52と抵抗器53の直列の微分回路の前段に、整
流用ダイオード54と抵抗器55を並列接続した回路が
直列に接続されている。さらにこれらの回路に対してイ
ンダクタ51が並列に接続されている。
FIG. 12 shows an FBT according to the third embodiment.
FIG. In this embodiment, the control circuit 50
Are a peak value adjusting inductor 51, a peak value and phase adjusting capacitor 52, a peak value and phase adjusting resistor 53,
It is composed of a rectifier diode 54 for phase and waveform adjustment, and a resistor 55 for phase and waveform adjustment. As shown in the figure, a circuit in which a rectifying diode 54 and a resistor 55 are connected in parallel is connected in series at the preceding stage of a series differentiating circuit of a capacitor 52 and a resistor 53. Further, an inductor 51 is connected in parallel to these circuits.

【0052】波高値調整用インダクタ51のインダクタ
ンスを大きくすると波高値は小さくなり、位相調整用コ
ンデンサ52及び抵抗器53を小さくすると位相は進
み、波高値は大きくなる。
When the inductance of the peak value adjusting inductor 51 is increased, the peak value is reduced, and when the phase adjusting capacitor 52 and the resistor 53 are reduced, the phase is advanced and the peak value is increased.

【0053】図13(a)は制御回路50の入力波形
図、図13(b)は制御回路50の出力波形図である。
前記位相調整用整流ダイオード54により、同図(a)
における制御回路入力波形v2 のパルス入力を急峻にし
て、同図(b)に示すように位相を進め、抵抗器55に
より立ち上がったパルスを短時間で0レベルまで引き戻
すことができる。
FIG. 13A is an input waveform diagram of the control circuit 50, and FIG. 13B is an output waveform diagram of the control circuit 50.
(A) of FIG.
And a steep pulse input of the control circuit input waveform v 2 in advance the phase, as shown in FIG. (B), the pulse rises by a resistor 55 can be pulled back a short time to zero level.

【0054】図14は第4の実施の形態に係るFBTの
回路図で、前記第3の実施の形態に係るFBTに図10
に示す第2の実施の形態の場合と同様に水平センタリン
グトランス28を接続した例である。従って逆パルス誘
導トランスに誘導されたパルスの波形は図11(b)と
同様である。
FIG. 14 is a circuit diagram of the FBT according to the fourth embodiment. The FBT according to the third embodiment is shown in FIG.
This is an example in which a horizontal centering transformer 28 is connected as in the case of the second embodiment shown in FIG. Therefore, the waveform of the pulse induced by the reverse pulse induction transformer is the same as that in FIG.

【0055】前記逆パルス誘導トランス31は、FBT
1から分離して外付けとし、任意の位置に設置すること
も可能である。
The reverse pulse induction transformer 31 is an FBT.
It is also possible to attach it to an external position separately from the device 1 and install it at an arbitrary position.

【0056】図15は、本発明の実施の形態に係るディ
スプレイモニタの作用効果を説明するための波形図であ
る。同図(a)に示すようなブラウン管管面波形に対し
て、同図(b)に示すような逆パルスを印加しようとす
ると、コイルの自己インダクタンス成分およびコアの初
期透磁率などにより同図(c)に示すように入力波形に
対し出力波形に位相遅れαと波形歪みβが生じる。パル
ス誘導トランスで誘導されたパルス波形を高圧出力電線
に重畳させて、ブラウン管の管面波形を観察してみると
同図(d)のようになる。これでも電界強度は低減する
が、その強度を確実に1V/m以下とすることが難し
い。そこで同図(d)の合成された波形に対して同図
(e)に示すように全く逆のバルス波形を前記制御回路
で調整して、それを高圧出力電線に重畳させることによ
り、同図(e)に示す如く交番磁界を実質的に消滅させ
ることができる。
FIG. 15 is a waveform chart for explaining the operation and effect of the display monitor according to the embodiment of the present invention. If an attempt is made to apply a reverse pulse as shown in FIG. 2B to the cathode-ray tube surface waveform as shown in FIG. 2A, the self-inductance component of the coil and the initial magnetic permeability of the core will cause the same. As shown in c), the output waveform has a phase delay α and a waveform distortion β with respect to the input waveform. When the pulse waveform induced by the pulse induction transformer is superimposed on the high-voltage output electric wire, and the tube surface waveform of the CRT is observed, the result is as shown in FIG. Even with this, the electric field intensity is reduced, but it is difficult to reliably reduce the electric field intensity to 1 V / m or less. Therefore, a completely inverted pulse waveform is adjusted by the control circuit with respect to the combined waveform of FIG. As shown in (e), the alternating magnetic field can be substantially eliminated.

【0057】[0057]

【発明の効果】本発明は前述のように、パルス誘導トラ
ンスを介して別コアの高圧出力電線に偏向ヨーク駆動用
水平パルスと逆相あるいは同相のパルスを重畳すること
により、交番電界を軽減することができる。そのため、
外装ケースおよび注液樹脂で絶縁された高価な外付高圧
コンデンサが不要となり、安価で高圧絶縁が容易で、か
つ取扱性が良好になる。
As described above, according to the present invention, the alternating electric field is reduced by superimposing a pulse in the opposite phase or the same phase as the horizontal pulse for driving the deflection yoke on the high voltage output wire of another core via the pulse induction transformer. be able to. for that reason,
This eliminates the need for an external case and an expensive external high-voltage capacitor insulated with a liquid injection resin, and is inexpensive, facilitates high-voltage insulation, and improves handling.

【0058】また、前記パルス誘導トランスの1次側
に、出力パルスの波高値、位相、波形の少なくとも1つ
が調整できる制御回路が接続されているため、パルス誘
導トランスを介して高圧出力電線に交番電界と等価的に
同一振幅となる逆相あるいは同相のパルスを重畳するこ
とができ、交番電界の軽減効果が確実に発揮され、信頼
性の高いディスプレイモニタを提供することができる。
Further, since a control circuit capable of adjusting at least one of the peak value, phase, and waveform of the output pulse is connected to the primary side of the pulse induction transformer, the control circuit is connected to the high-voltage output line via the pulse induction transformer. It is possible to superimpose a pulse of opposite phase or in-phase having the same amplitude equivalent to the electric field, so that the effect of reducing the alternating electric field is reliably exhibited and a highly reliable display monitor can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係るFBTの回路
図である。
FIG. 1 is a circuit diagram of an FBT according to a first embodiment of the present invention.

【図2】そのFBTの一部を断面にした外観図である。FIG. 2 is an external view showing a part of the FBT as a cross section.

【図3】(a),(b)は、逆パルス誘導トランスの他
の例を示す外観図である。
FIGS. 3A and 3B are external views showing another example of the reverse pulse induction transformer. FIGS.

【図4】その逆パルス誘導トランスを備えたフライバッ
クトランスの一部を切断した外観図である。
FIG. 4 is an external view in which a part of a flyback transformer provided with the reverse pulse induction transformer is cut.

【図5】(a)〜(f)は逆パルス誘導トランスにおけ
るコアと1次巻線の各種の例を示す図である。
FIGS. 5A to 5F are diagrams showing various examples of a core and a primary winding in an inverse pulse induction transformer.

【図6】(a),(b)はコアに高圧出力電線を巻き付
けた逆パルス誘導トランスの例を示す図である。
FIGS. 6A and 6B are diagrams showing examples of a reverse pulse induction transformer in which a high-voltage output wire is wound around a core.

【図7】(a)は逆相パルス誘導システムを示す図、
(b)は逆相パルス誘導トランスの等価回路図である。
FIG. 7 (a) is a diagram showing a reversed-phase pulse induction system,
(B) is an equivalent circuit diagram of the negative-phase pulse induction transformer.

【図8】(a)は制御回路の波高値及び位相調整用コン
デンサと波高値及び位相調整用抵抗器で調整された波形
2 の波形図、(b)はその後に波形調整用抵抗器とコ
ンデンサで調整された波形v2 ′の波形図である。
8 (a) is a peak value and a phase adjustment capacitor and peak value and the waveform diagram of waveforms v 2 which is adjusted by the phase adjusting resistor of the control circuit, (b) is followed by the waveform adjusting resistor FIG. 7 is a waveform diagram of a waveform v 2 ′ adjusted by a capacitor.

【図9】制御回路の変形例を示す回路図である。FIG. 9 is a circuit diagram showing a modification of the control circuit.

【図10】本発明の第2の実施の形態に係るFBTの回
路図である
FIG. 10 is a circuit diagram of an FBT according to a second embodiment of the present invention.

【図11】(a)は高圧偏向系分離タイプの内装黒鉛膜
に誘起するパルスの波形図、(b)は第2の実施の形態
に係る逆パルス誘導トランスに誘導されたパルスの波形
図である。
FIG. 11 (a) is a waveform diagram of a pulse induced in a high pressure deflection system separated type interior graphite film, and FIG. 11 (b) is a waveform diagram of a pulse induced in a reverse pulse induction transformer according to the second embodiment. is there.

【図12】本発明の第3の実施の形態に係るFBTの回
路図である。
FIG. 12 is a circuit diagram of an FBT according to a third embodiment of the present invention.

【図13】(a)はその実施の形態に係る制御回路の入
力波形図、(b)は制御回路の出力波形図である。
13A is an input waveform diagram of the control circuit according to the embodiment, and FIG. 13B is an output waveform diagram of the control circuit.

【図14】本発明の第4の実施の形態に係るFBTの回
路図である。
FIG. 14 is a circuit diagram of an FBT according to a fourth embodiment of the present invention.

【図15】本発明の実施の形態に係るディスプレイモニ
タの作用効果を説明する波形図である。
FIG. 15 is a waveform chart illustrating the operation and effect of the display monitor according to the embodiment of the present invention.

【図16】従来のFBTの回路図である。FIG. 16 is a circuit diagram of a conventional FBT.

【図17】従来の交番電界の低減システムを示した図で
ある。
FIG. 17 is a diagram showing a conventional alternating electric field reduction system.

【図18】その交番電界低減システムの等価回路図であ
る。
FIG. 18 is an equivalent circuit diagram of the alternating electric field reduction system.

【図19】従来のFBTの外付高圧コンデンサの外観図
である。
FIG. 19 is an external view of a conventional external high-voltage capacitor of an FBT.

【図20】その外付高圧コンデンサの内部回路図であ
る。
FIG. 20 is an internal circuit diagram of the external high-voltage capacitor.

【符号の説明】[Explanation of symbols]

1 FBT 2 内蔵高圧コンデンサ 3 高圧整流ダイオード 6 高圧コイル 7 偏向ヨーク 8 内装黒鉛膜 11 ブラウン管 22 高圧出力電線 23 コア 24 1次巻線 25,37,50 制御回路 28 水平センタリングトランジスタ 30 高圧出力電線別コア巻付コイル 31 パルス誘導トランス 32,38,42,51 インダクタ 33,36,39,52 コンデンサ 34,35,40,41,53,55 抵抗器 54 整流ダイオード 60 プリント配線基板 DESCRIPTION OF SYMBOLS 1 FBT 2 Built-in high voltage capacitor 3 High voltage rectifier diode 6 High voltage coil 7 Deflection yoke 8 Interior graphite film 11 CRT 22 High voltage output wire 23 Core 24 Primary winding 25,37,50 Control circuit 28 Horizontal centering transistor 30 High voltage output wire core Wound coil 31 Pulse induction transformer 32, 38, 42, 51 Inductor 33, 36, 39, 52 Capacitor 34, 35, 40, 41, 53, 55 Resistor 54 Rectifier diode 60 Printed wiring board

───────────────────────────────────────────────────── フロントページの続き (72)発明者 郷右近 清彦 岩手県水沢市真城字北野1番地 株式会社 日立メディアエレクトロニクス内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kiyohiko Gokon 1 Kitano, Majo, Mizusawa-shi, Iwate Prefecture Hitachi Media Electronics Co., Ltd.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 分割された2次側の各高圧コイルの出力
側に、直列に高圧整流用ダイオードをそれぞれ接続し、
その高圧整流用ダイオードのうちの最終段の高圧整流用
ダイオードのカソード側に高圧コンデンサを接続したフ
ライバックトランスによりディスプレイに高圧電圧を供
給するとともに、 前記フライバックトランスのコアとは別のコアに高圧出
力電線を巻付けあるいは通し、この別コアを用いて偏向
ヨーク駆動用水平パルスと逆相あるいは同相のパルスを
誘起する巻線を有するパルス誘導トランスを設け、 このパルス誘導トランスを介して偏向ヨーク駆動用水平
パルスと逆相あるいは同相のパルスを前記高圧出力電線
に重畳し、 前記パルス誘導トランスの1次側に、出力パルスの波高
値、位相、波形の少なくとも1つが調整できる制御回路
を接続したことを特徴とするディスプレイモニタ。
1. A high voltage rectifier diode is connected in series to the output side of each of the divided secondary high voltage coils,
A high voltage is supplied to the display by a flyback transformer in which a high voltage capacitor is connected to the cathode side of the final high voltage rectifier diode of the high voltage rectifier diode, and a high voltage is supplied to a core different from the flyback transformer core. An output electric wire is wound or passed therethrough, and a pulse induction transformer having a winding for inducing a pulse having a phase opposite to or in phase with the horizontal pulse for driving the deflection yoke by using the separate core is provided, and the deflection yoke is driven via the pulse induction transformer. A control circuit capable of adjusting at least one of a peak value, a phase and a waveform of an output pulse is connected to a primary side of the pulse induction transformer by superimposing a pulse having a phase opposite to or the same as the horizontal pulse for use on the high-voltage output wire. A display monitor characterized by the following.
【請求項2】 請求項1記載において、前記制御回路
が、出力パルスの波高値と位相と波形の3つが調整でき
るように構成されていることを特徴とするディスプレイ
モニタ。
2. The display monitor according to claim 1, wherein the control circuit is configured to adjust three values of a peak value, a phase, and a waveform of the output pulse.
【請求項3】 請求項1記載において、前記制御回路
が、コンデンサと抵抗器を直列にした微分回路の前段
に、整流用ダイオードと抵抗器の並列回路を直列に接続
した回路から構成されていることを特徴とするディスプ
レイモニタ。
3. The control circuit according to claim 1, wherein the control circuit comprises a circuit in which a parallel circuit of a rectifier diode and a resistor is connected in series at a stage preceding a differentiation circuit in which a capacitor and a resistor are connected in series. A display monitor, characterized in that:
【請求項4】 請求項1記載において、前記制御回路
が、 波高値調整用のインダクタと、 コンデンサと抵抗器を直列にした微分回路の前段に、整
流用ダイオードと抵抗器の並列回路を直列に接続した位
相および波形調整用の回路から構成されていることを特
徴とするディスプレイモニタ。
4. The control circuit according to claim 1, wherein the control circuit includes a parallel circuit of a rectifying diode and a resistor in series before a differentiating circuit in which a peak value adjusting inductor and a capacitor and a resistor are connected in series. A display monitor comprising a connected phase and waveform adjusting circuit.
【請求項5】 請求項1記載において、前記制御回路
が、コンデンサと抵抗器を直列にした微分回路の後段と
グランドの間に、抵抗器とコンデンサの直列回路を直列
に接続した回路から構成され、 前記微分回路と直列回路の接続部に前記パルス誘導トラ
ンスの巻線を接続したことを特徴とするディスプレイモ
ニタ。
5. The control circuit according to claim 1, wherein the control circuit comprises a circuit in which a series circuit of a resistor and a capacitor is connected in series between a subsequent stage of a differentiating circuit having a capacitor and a resistor in series and a ground. A display monitor, wherein a winding of the pulse induction transformer is connected to a connection between the differentiating circuit and the series circuit.
【請求項6】 請求項1記載において、前記制御回路
が、 波高値調整用のインダクタと、 コンデンサと抵抗器を直列にした微分回路の後段とグラ
ンドの間に、抵抗器とコンデンサの直列回路を直列に接
続した位相および波形調整用の回路から構成され、 前記微分回路と直列回路の接続部に前記パルス誘導トラ
ンスの巻線を接続したことを特徴とするディスプレイモ
ニタ。
6. The control circuit according to claim 1, wherein the control circuit includes a series circuit of a resistor and a capacitor between a ground and a subsequent stage of a differential circuit in which a peak value adjusting inductor, a capacitor and a resistor are connected in series. A display monitor comprising a phase and waveform adjustment circuit connected in series, wherein a winding of the pulse induction transformer is connected to a connection between the differentiating circuit and the series circuit.
【請求項7】 請求項1ないし6のいずれかにおいて、
前記偏向ヨーク駆動用水平パルスと逆相あるいは同相の
パルスを前記フライバックトランスあるいは水平センタ
リングトランスより発生させて、前記パルス誘導トラン
スを介してブラウン管に供給するように構成されている
ことを特徴とするディスプレイモニタ。
7. The method according to claim 1, wherein
A pulse having a phase opposite to or the same as that of the horizontal pulse for driving the deflection yoke is generated by the flyback transformer or the horizontal centering transformer and supplied to the cathode ray tube via the pulse induction transformer. Display monitor.
【請求項8】 請求項1記載において、前記パルス誘導
トランスのコアは、2つ以上に分割したトロイダルコア
であることを特徴とするディスプレイモニタ。
8. The display monitor according to claim 1, wherein the core of the pulse induction transformer is a toroidal core divided into two or more.
【請求項9】 請求項8記載において、前記トロイダル
コアのうちの1次側コアが少なくとも2つに分割され、 その分割コアのうちの少なくとも1つの分割コアに、前
記制御回路の波高値調整用回路に接続されたパルス誘導
コイルが巻装され、 前記分割コアのうちの他の少なくとも1つの分割コア
に、前記制御回路の位相および波形調整用回路に接続さ
れたパルス誘導コイルが巻装されていることを特徴とす
るディスプレイモニタ。
9. The method according to claim 8, wherein a primary side core of the toroidal core is divided into at least two, and at least one of the divided cores is used for adjusting a peak value of the control circuit. A pulse induction coil connected to a circuit is wound, and a pulse induction coil connected to a phase and waveform adjustment circuit of the control circuit is wound around another at least one of the divided cores. A display monitor.
JP2280697A 1997-02-05 1997-02-05 Display monitor Expired - Fee Related JP3749774B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2280697A JP3749774B2 (en) 1997-02-05 1997-02-05 Display monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2280697A JP3749774B2 (en) 1997-02-05 1997-02-05 Display monitor

Publications (2)

Publication Number Publication Date
JPH10224656A true JPH10224656A (en) 1998-08-21
JP3749774B2 JP3749774B2 (en) 2006-03-01

Family

ID=12092943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2280697A Expired - Fee Related JP3749774B2 (en) 1997-02-05 1997-02-05 Display monitor

Country Status (1)

Country Link
JP (1) JP3749774B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480099B1 (en) * 2002-04-16 2005-04-06 엘지전자 주식회사 Triple beam scanning device for television set

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480099B1 (en) * 2002-04-16 2005-04-06 엘지전자 주식회사 Triple beam scanning device for television set

Also Published As

Publication number Publication date
JP3749774B2 (en) 2006-03-01

Similar Documents

Publication Publication Date Title
JPH10224656A (en) Display monitor
JP3609174B2 (en) Flyback transformer
KR910007840B1 (en) Display apparatus having flyback transformer for controlling leakage current
KR960000533B1 (en) Display device and crt
JP2888421B2 (en) Display monitor
JPS59172945A (en) Dc high voltage generator
JP3749771B2 (en) Flyback transformer
JP3609181B2 (en) Flyback transformer
US5347196A (en) Line output transformer
JP3217588B2 (en) Method of suppressing unnecessary electric field
JPH06103934A (en) Display device
US6064581A (en) High voltage transformer
JP3749770B2 (en) Display monitor
JP3367029B2 (en) Deflection yoke
EP0114430B1 (en) Picture display device comprising a power supply circuit and a line deflection circuit
JPH0831588A (en) Cathode discharging tube lighting apparatus
JPH10164610A (en) Cathode-ray tube device
JPH1050538A (en) Flyback transformer
JPS63171075A (en) Television receiver
JPH0380785A (en) Deflecting yoke device for cathode-ray tube
GB1418033A (en) Correcting colour television display errors
JPS6330072A (en) Horizontal dynamic focus circuit
JP2003022923A (en) Transformer
JPS6154881A (en) High voltage generator
JPH1050539A (en) Flyback transformer

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051205

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees