JPH10214966A - Method for managing process - Google Patents

Method for managing process

Info

Publication number
JPH10214966A
JPH10214966A JP1362897A JP1362897A JPH10214966A JP H10214966 A JPH10214966 A JP H10214966A JP 1362897 A JP1362897 A JP 1362897A JP 1362897 A JP1362897 A JP 1362897A JP H10214966 A JPH10214966 A JP H10214966A
Authority
JP
Japan
Prior art keywords
data base
relationship
acceleration coefficient
semiconductor device
activation energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1362897A
Other languages
Japanese (ja)
Inventor
Yukiko Hashimoto
由紀子 橋本
Kouji Eriguchi
浩二 江利口
Takayuki Yamada
隆順 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1362897A priority Critical patent/JPH10214966A/en
Publication of JPH10214966A publication Critical patent/JPH10214966A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To estimate the long term reliability lifetime of a damaged device in a short time by storing the relationship of the total quantity of charges to be implanted before breakdown of a semiconductor device, the time to be elapsed before breakdown of the semiconductor device, the field acceleration coefficient and the activation energy in a data base and utilizing the data base. SOLUTION: Constant current TDDB evaluation is performed for an MOS capacitor and the total quantity of charges Qbd to be implanted before breakdown is measured. A data base 1 storing a relationship between the time tdb to be elapsed before breakdown of the semiconductor device and ΔQdb is than prepared through a constant voltage TDDB test followed by generation of a data base 2 storing the relationship of the ΔQdb, the field acceleration coefficient and the activation energy. Based on the data base 1, tdb(rA) in the constant voltage TDDB measurement of ΔQdb(rA) is found and employed, along with the tbd(rA) and the field acceleration coefficient and the activation energy in the data base 2, for finding the long term reliability lifetime according to a formula; τ=Ae×p(-Ea/kT)×10βE.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はMOS型半導体にお
けるプロセス管理方法に関するものであり、特にMOS
型半導体装置の製造の際の絶縁膜ダメージをモニター
し、製造の初期段階において推定した長期信頼性寿命に
もとづき、工程の途中でスクリーニングを行うことがで
きるプロセス管理システムを提供するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for managing a process in a MOS semiconductor, and more particularly to a method for managing a process in a MOS semiconductor.
It is an object of the present invention to provide a process management system capable of monitoring insulation film damage during the manufacture of a semiconductor device and performing screening in the course of the process based on the long-term reliability life estimated in the initial stage of the manufacture.

【0002】[0002]

【従来の技術】近年、半導体集積回路の高集積化が大き
く進展してきており、MOS型半導体装置においても、
トランジスタ素子の微細化に伴って、ゲート絶縁膜の薄
膜化が図られてきている。その結果、具体的には0.2
5μmルールでは6〜8nm程度の薄いゲート絶縁膜が
使用されることになりつつある。
2. Description of the Related Art In recent years, high integration of semiconductor integrated circuits has been greatly advanced.
With the miniaturization of transistor elements, the thickness of a gate insulating film has been reduced. As a result, specifically, 0.2
Under the 5 μm rule, a thin gate insulating film of about 6 to 8 nm is being used.

【0003】上記のような薄いゲート絶縁膜を有する半
導体装置を製造する際には、製造工程中に発生するゲー
ト絶縁膜へのダメージが問題となる。そしてこの問題
は、今後の配線構造が高アスペクト比になるというデバ
イス構造の微細化にともなってますます大きなものとな
る。なお、上記のような酸化膜へのダメージは長期信頼
性寿命においても影響を与えることが予想される。
When manufacturing a semiconductor device having a thin gate insulating film as described above, there is a problem of damage to the gate insulating film occurring during the manufacturing process. This problem becomes more serious with the miniaturization of the device structure in which the wiring structure will have a high aspect ratio in the future. The damage to the oxide film as described above is expected to affect the long-term reliability life.

【0004】そこで従来は、上記の問題点に対して、酸
化膜信頼性寿命の劣化による市場不良の発生を防ぐため
の対策として、スクリーニングが行われてきた。
Therefore, conventionally, screening has been carried out as a countermeasure against the above problem in order to prevent the occurrence of market defects due to the deterioration of the reliability life of the oxide film.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記し
たスクリーニングは主に初期的、偶発的な理由により発
生した不良を除外するための試験であり、酸化膜の長期
信頼性寿命の劣化したものについてを対象としているも
のではなく、十分なスクリーニングを行うことは困難で
ある。
However, the above-described screening is mainly a test for excluding a defect generated for an initial or accidental reason, and is a test for deteriorating the long-term reliability life of an oxide film. It is not the target and it is difficult to perform sufficient screening.

【0006】そこで、プロセスダメージによる長期信頼
性寿命劣化を解決するための方法としては以下の2つが
考えられる。
Therefore, the following two methods can be considered for solving the long-term reliability life deterioration due to process damage.

【0007】まず第1に、各工程のプロセス条件を最適
化することにより、各工程において蓄積されるダメージ
量を最少化させる、第2に、最終工程後抜き取り検査に
おいて長期信頼性寿命評価を行い、スクリーニングを行
うというものである。そこで以下ではこの2つの手法に
ついて詳細に説明する。
First, the amount of damage accumulated in each process is minimized by optimizing the process conditions in each process. Second, long-term reliability life evaluation is performed in a sampling inspection after the last process. , Screening. Therefore, these two methods will be described in detail below.

【0008】まず上記の第1の方法として示したプロセ
ス条件の最適化を行うに際しては、酸化膜のダメージを
定量的に評価するための手法が非常に重要となる。この
手法として例えば配線のドライエッチングダメージ評価
に際しては、図6に示すようなアンテナ配線を有するT
EG(Test Element Group)を用い、
アンテナTEGのアンテナ長を変動させた試料を用いた
評価が行われている。このような試料の評価方法として
は、下記の2つを挙げることができる。
First, in optimizing the process conditions shown as the first method, a technique for quantitatively evaluating the damage of the oxide film is very important. As an example of this method, when evaluating the dry etching damage of the wiring, a T-type antenna having an antenna wiring as shown in FIG.
Using EG (Test Element Group),
Evaluation using a sample in which the antenna length of the antenna TEG is changed has been performed. The following two methods can be cited as methods for evaluating such a sample.

【0009】1つは定電流TDDB(Time Dep
endent DielectricBreakdow
n)試験における注入総電荷量Qbdの評価であり、も
う1つは定電圧TDDB試験における破壊時間tbdの
評価である。
One is a constant current TDDB (Time Dep.
end Dielectric Breakdown
n) Evaluation of the total injected charge amount Qbd in the test, and another evaluation of the breakdown time tbd in the constant voltage TDDB test.

【0010】定電流試験におけるQbd評価において
は、比較的短時間で評価が行える、プロセスダメージを
正確に評価できるというような利点があるものの、Qb
dと定電圧での寿命である実デバイス寿命との関係が不
明なため、最適化を行うための指標が明確でないという
問題がある。
[0010] The Qbd evaluation in the constant current test has the advantages that the evaluation can be performed in a relatively short time and the process damage can be accurately evaluated.
Since the relationship between d and the actual device life, which is the life at a constant voltage, is unknown, there is a problem that the index for performing optimization is not clear.

【0011】一方、定電圧におけるtbd評価において
は、加速係数を用いることにより長期信頼性を評価する
ことができるものの、tbdはプロセスダメージが正確
に評価できない領域があることが報告されており、プロ
セスへのフィードバックの際に問題が生じる。また、電
界加速係数や、活性化エネルギーなどの加速係数がダメ
ージに依存するという現象があるということが報告され
ている。従って、tbdを用いた場合においても、加速
係数のダメージ依存性を考慮しなければ実動作条件での
長期信頼性寿命を正確に評価することができない。
On the other hand, in the evaluation of tbd at a constant voltage, although it is possible to evaluate long-term reliability by using an acceleration coefficient, it has been reported that tbd has an area where process damage cannot be evaluated accurately. Problems arise when giving feedback to In addition, it is reported that there is a phenomenon that an acceleration coefficient such as an electric field acceleration coefficient or an activation energy depends on damage. Therefore, even when tbd is used, the long-term reliability life under actual operating conditions cannot be accurately evaluated unless the damage dependency of the acceleration coefficient is considered.

【0012】次に上記の第2の方法に示したように、最
終工程後での長期信頼性寿命評価を行ったときには、例
えば比較的初期の工程でのダメージが大きく寿命を大き
く劣化させている場合についても最終工程まで製造を行
わなければならず、製造コストに無駄が生じる場合があ
り、さらに、最終工程後に長期信頼性寿命評価を行うた
め、問題プロセスへのすばやいフィードバックが困難に
なってしまう。
Next, as shown in the above-mentioned second method, when the long-term reliability life evaluation after the final process is performed, for example, damage is relatively large in a relatively early process, and the life is greatly deteriorated. In this case as well, manufacturing must be performed up to the final process, which may result in waste of manufacturing costs. Further, since long-term reliability life evaluation is performed after the final process, quick feedback to the problem process becomes difficult. .

【0013】そこで、本発明は上記問題点に鑑み、工程
途中でダメージがあるデバイスに対しても短時間で正確
な実動作条件での長期信頼性寿命を推定する方法と、そ
れによりプロセスへ素早いフィードバックを行うための
プロセス管理方法を提供することを目的とするものであ
る。
In view of the above problems, the present invention provides a method for estimating a long-term reliability life under an accurate actual operating condition in a short period of time even for a device damaged in the course of a process. It is intended to provide a process management method for providing feedback.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、本発明のプロセス管理方法は、定電流TDDB試験
により半導体装置が破壊に至るまでの注入総電荷量Qb
dと定電圧TDDB試験により半導体装置が破壊に至る
までの時間tdbとの関係とQbdと電界加速係数及び
活性化エネルギーとの関係をデータベース化し、データ
ベースに基づいて半導体製造途中でのスクリーニングを
行う構成となっている。
In order to achieve the above object, a process management method according to the present invention uses a constant current TDDB test to determine a total injected charge amount Qb until a semiconductor device is destroyed.
A configuration in which the relationship between d and the time tdb until the semiconductor device is destroyed by the constant voltage TDDB test and the relationship between Qbd, the electric field acceleration coefficient, and the activation energy are stored in a database, and screening is performed during semiconductor manufacturing based on the database. It has become.

【0015】そして上記の構成により、正確な寿命推定
を行えるとともに、素早くプロセスにフィードバックを
行うことができる。
With the above configuration, accurate life estimation can be performed, and quick feedback to the process can be performed.

【0016】[0016]

【発明の実施の形態】以下に、本発明の実施の形態にお
けるプロセス管理手法について図面を参照しながら説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A process management method according to an embodiment of the present invention will be described below with reference to the drawings.

【0017】本実施の形態では、多層配線構造を有する
半導体素子の第1層配線のドライエッチング工程を対象
としたプリスクリーニングのフローを例にとって説明を
行うが、まず図1に、本発明の実施の形態におけるプロ
セス管理手法のフローを示す。
In the present embodiment, an example of a pre-screening flow for the dry etching step of the first layer wiring of a semiconductor element having a multilayer wiring structure will be described. First, FIG. 9 shows a flow of a process management method in the embodiment.

【0018】図1において、まずステップ100におい
ては、図2に示すようなΔQbdとtbdの関係からな
るデータベース1を作成する。このデータベース1は、
例えば図6のようなアンテナパターンを持つTEGを用
いていくつかのアンテナ比(r)におけるQbd
(r)、tbd(r)の両方を評価し、アンテナ比が0
の時のQbd(0)との差、ΔQbd=Qbd(0)−
Qbd(r)することによって、図2に示すようなΔQ
bdとtbdとの関係を求め、これによって作成され
る。
In FIG. 1, first, in step 100, a database 1 having a relationship between ΔQbd and tbd as shown in FIG. 2 is created. This database 1
For example, using a TEG having an antenna pattern as shown in FIG. 6, Qbd at several antenna ratios (r)
(R) and tbd (r) are evaluated, and the antenna ratio is 0
Difference from Qbd (0) at the time of ΔQbd = Qbd (0) −
By performing Qbd (r), ΔQ as shown in FIG.
The relationship between bd and tbd is determined and created.

【0019】次に、ステップ101においては、図3に
示すようなΔQbdと電界加速係数、活性化エネルギー
の関係からなるデータベース2を作成する。このデータ
ベース2は、例えば、図6のようなアンテナパターンを
持つTEGを用いていくつかのアンテナ比(r)におけ
るQbd(r)とtbd(r)の両方を評価することに
より得ることができる。その際、電界加速係数について
は、いくつかの電界についてそれぞれQbdとtbdの
両方を測定することにより、活性化エネルギーについて
は、いくつかの温度についてそれぞれQbdとtbdの
両方を測定を測定することにより図3に示すようなΔQ
bdと加速係数との関係を求めることができる。
Next, in step 101, a database 2 is created as shown in FIG. 3 which has a relationship between ΔQbd, electric field acceleration coefficient and activation energy. This database 2 can be obtained, for example, by evaluating both Qbd (r) and tbd (r) at several antenna ratios (r) using a TEG having an antenna pattern as shown in FIG. At that time, for the electric field acceleration coefficient, both Qbd and tbd are measured for several electric fields, and for the activation energy, both Qbd and tbd are measured for several temperatures. ΔQ as shown in FIG.
The relationship between bd and the acceleration coefficient can be obtained.

【0020】以上の2つのデータベース作成作業を行っ
たあと、ステップ102において、プリスクリーニング
の対象となる製品について、周知の手法により基板とな
るシリコン基板上に分離領域の形成を行った後、ゲート
酸化膜の形成および、ゲート電極材料としてたとえば多
結晶シリコンの堆積を行う。続いて、ステップ103に
おいて、多結晶シリコンをパターニングすることによ
り、回路動作に必要となるゲート電極と、図4に示すよ
うな面積1μm2の酸化膜201と40μm×40μmのパ
ッド部200を有するMOSキャパシタの形成を同時に
行う。
After performing the above two database creation operations, in step 102, for a product to be prescreened, an isolation region is formed on a silicon substrate serving as a substrate by a known method, and then gate oxidation is performed. Formation of a film and deposition of, for example, polycrystalline silicon as a gate electrode material are performed. Subsequently, in step 103, by patterning the polycrystalline silicon, a gate electrode required for circuit operation, a MOS having an oxide film 201 having an area of 1 μm 2 and a pad section 200 having an area of 40 μm × 40 μm as shown in FIG. The formation of the capacitor is performed simultaneously.

【0021】その後、実際の評価を開始する。まずステ
ップ104において、MOSキャパシタについて定電流
TDDB評価を行い、破壊に至るまでの注入総電荷量Q
bd1を測定する。そしてステップ105において、周
知の手法により、イオン注入法、CVD法、ドライエッ
チング法などを用いてソースドレイン領域、層間膜、コ
ンタクトなどの形成を行ったあと、金属配線材料とし
て、例えばAl膜などの堆積を行う。続いて、ステップ
106において、金属配線材料をパターニングする(プ
ロセス1)ことにより回路動作に必要となる配線パター
ンと、図6に示すようなアンテナ比r1、r2を有する
MOSキャパシタの形成を同時に行い、その後ステップ
107において、上記のプロセス1を行った後、前記ア
ンテナ比r1、r2を有するMOSキャパシタについて
それぞれ定電流TDDB評価を行い、破壊するまでの注
入総電荷量Qbd2(r1)、Qbd2(r2)を測定
する。
Thereafter, actual evaluation is started. First, in step 104, a constant current TDDB evaluation is performed on the MOS capacitor, and the total injected charge amount Q until the destruction is reached.
Measure bd1. Then, in step 105, after forming source / drain regions, interlayer films, contacts, and the like by ion implantation, CVD, dry etching, and the like by a known method, a metal wiring material such as an Al film is formed. Perform deposition. Subsequently, in step 106, a metal wiring material is patterned (process 1) to simultaneously form a wiring pattern required for circuit operation and a MOS capacitor having antenna ratios r1 and r2 as shown in FIG. After that, in step 107, after performing the above process 1, the MOS capacitors having the antenna ratios r1 and r2 are subjected to constant current TDDB evaluation, respectively, and the total injected charge amounts Qbd2 (r1) and Qbd2 (r2) until breakdown are obtained. Is measured.

【0022】次にステップ108において、Qbd1
と、Qbd2(r1)、Qbd2(r2)により、実デ
バイスでのアンテナ比rAのΔQbd(rA)をΔQb
d(r)=ArBという式を用いて求める。ただし、こ
こで、A=ΔQbd2(r1)・r-B、B=(log
((ΔQbd2(r1)/ΔQbd2(r2)))/l
og(r1/r2)である。
Next, at step 108, Qbd1
And Qbd2 (r1) and Qbd2 (r2), ΔQbd (rA) of the antenna ratio rA in the actual device is ΔQb
It is determined using the equation d (r) = Ar B. Here, A = ΔQbd2 (r1) · r− B , B = (log
((ΔQbd2 (r1) / ΔQbd2 (r2))) / l
og (r1 / r2).

【0023】その後ステップ109において、データベ
ース1より、ΔQbd(rA)の定電圧TDDB測定に
おけるtbd(rA)を求め、ステップ110におい
て、得られたtbd(rA)と、データベース2の電界
加速係数、活性化エネルギーより、式τ=Aexp(−
Ea/kT)×10βEを用いて長期信頼性寿命を求め
る。
Thereafter, in step 109, tbd (rA) in the constant voltage TDDB measurement of ΔQbd (rA) is obtained from the database 1, and in step 110, the obtained tbd (rA), the electric field acceleration coefficient of the database 2, From the activation energy, the equation τ = Aexp (−
Obtaining long-term reliability life with Ea / kT) × 10β E.

【0024】最後に、ステップ111において、長期信
頼性寿命が10年以上のものについてのみ、周知の手法
を用いて層間膜形成、配線形成等の工程を行い、デバイ
スの作成を完了する。なお、Qbd1はデータベース化
された値を使用することができる。
Finally, in step 111, only those having a long-term reliability life of 10 years or more are subjected to processes such as interlayer film formation and wiring formation by using a well-known method, thereby completing device fabrication. Note that a value stored in a database can be used for Qbd1.

【0025】以上のように本発明によれば、プリスクリ
ーニングの結果をプロセス1にフィードバックすること
により、半導体装置の製造の際の歩留まりを向上するこ
とができる。この時、随時最終工程後にスクリーニング
を行い、データベース1、2、にフィードバックするこ
とにより、より高精度なプリスクリーニングを行うこと
ができる。
As described above, according to the present invention, the yield at the time of manufacturing a semiconductor device can be improved by feeding back the result of the pre-screening to the process 1. At this time, screening is performed after the final step as needed, and the data is fed back to the databases 1 and 2, so that more accurate pre-screening can be performed.

【0026】プロセスダメージを考慮した加速係数を用
いることにより、製造途中において正確に長期信頼性寿
命を推定することができる。図5は、プラズマダメージ
を考慮していない電界加速係数を用いて寿命推定したも
のと、プラズマダメージを考慮した電界加速係数を用い
て寿命推定を行ったものである。これより、実使用領域
においては寿命の推定値に1桁程度の差があることが分
かる。
By using the acceleration coefficient in consideration of the process damage, the long-term reliability life can be accurately estimated during the manufacturing. FIG. 5 shows life estimation using an electric field acceleration coefficient that does not consider plasma damage and life estimation using an electric field acceleration coefficient that considers plasma damage. From this, it can be seen that there is a difference of about one digit in the estimated value of the life in the actual use area.

【0027】また、本発明により最終スクリーニング工
程において除かれるウエハを事前にプリスクリーニング
を行い除いておくことによりプリスクリーニング以降の
工程の製造コストを削減することができる。さらに、本
実施により、早い段階で長期信頼性寿命を考慮しプロセ
スへフィードバックを行うため、歩留まりが向上する。
Further, according to the present invention, by preliminarily performing pre-screening on wafers to be removed in the final screening step, manufacturing costs in steps after the pre-screening can be reduced. Furthermore, according to the present embodiment, the yield is improved because feedback is given to the process in consideration of the long-term reliability life at an early stage.

【0028】[0028]

【発明の効果】以上のように本発明は定電流TDDB法
によりQbdを評価し、Qbdとtbd、電界加速係数
や活性化エネルギーからなるデータベースを用いること
により、実動作条件での長期信頼性寿命を正確に算出す
ることができ、その結果に基づいて工程途中でのスクリ
ーニングを行うことができる。
As described above, the present invention evaluates Qbd by the constant current TDDB method, and uses a database consisting of Qbd and tbd, an electric field acceleration coefficient and activation energy to provide a long-term reliability life under actual operating conditions. Can be accurately calculated, and screening in the middle of the process can be performed based on the result.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態におけるプロセス管理方法
の工程図
FIG. 1 is a process diagram of a process management method according to an embodiment of the present invention.

【図2】ΔQbdとtbdの関係からなるデータベース
の内容を示す図
FIG. 2 is a diagram showing the contents of a database based on the relationship between ΔQbd and tbd.

【図3】ΔQbdと電界加速係数、活性化エネルギーの
関係からなるデータベースの内容を示す図
FIG. 3 is a diagram showing contents of a database including a relationship between ΔQbd, an electric field acceleration coefficient, and an activation energy.

【図4】ゲート電極形成工程におけるTEGの構造を示
す概略図
FIG. 4 is a schematic view showing a structure of a TEG in a gate electrode forming step.

【図5】加速係数の違いによる長期信頼性寿命推定を示
す図
FIG. 5 is a diagram showing long-term reliability life estimation based on a difference in acceleration coefficient.

【図6】配線工程におけるTEGの構造を示す斜視図FIG. 6 is a perspective view showing the structure of a TEG in a wiring step.

【符号の説明】[Explanation of symbols]

200 パッド 201 nMOSキャパシタ 202 活性化領域 203 レジスト 204 層間膜 205 LOCOS 206 ゲート電極 207 ゲート酸化膜 208 シリコン基板 Reference Signs List 200 pad 201 nMOS capacitor 202 activation area 203 resist 204 interlayer film 205 LOCOS 206 gate electrode 207 gate oxide film 208 silicon substrate

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 定電流TDDB試験により半導体装置が
破壊に至るまでの注入総電荷量Qbdと定電圧TDDB
試験により半導体装置が破壊に至るまでの時間tdbと
の関係と前記Qbdと電界加速係数及び活性化エネルギ
ーとの関係をデータベース化し、前記データベースに基
づいて半導体製造途中でのスクリーニングを行うことを
特徴とするプロセス管理方法。
1. A constant current TDDB test shows a total injected charge amount Qbd and a constant voltage TDDB until a semiconductor device is destroyed.
A database is created for a relationship between the time tdb until the semiconductor device is destroyed by the test and a relationship between the Qbd, the electric field acceleration coefficient, and the activation energy, and screening is performed during semiconductor manufacturing based on the database. Process management method.
JP1362897A 1997-01-28 1997-01-28 Method for managing process Pending JPH10214966A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1362897A JPH10214966A (en) 1997-01-28 1997-01-28 Method for managing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1362897A JPH10214966A (en) 1997-01-28 1997-01-28 Method for managing process

Publications (1)

Publication Number Publication Date
JPH10214966A true JPH10214966A (en) 1998-08-11

Family

ID=11838511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1362897A Pending JPH10214966A (en) 1997-01-28 1997-01-28 Method for managing process

Country Status (1)

Country Link
JP (1) JPH10214966A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109324277A (en) * 2018-09-25 2019-02-12 长江存储科技有限责任公司 The TDDB test device of grid oxic horizon in integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109324277A (en) * 2018-09-25 2019-02-12 长江存储科技有限责任公司 The TDDB test device of grid oxic horizon in integrated circuit

Similar Documents

Publication Publication Date Title
US7271608B1 (en) Prognostic cell for predicting failure of integrated circuits
US20110074459A1 (en) Structure and method for semiconductor testing
US6586765B2 (en) Wafer-level antenna effect detection pattern for VLSI
US5596207A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
US4760032A (en) Screening of gate oxides on semiconductors
US20170154687A1 (en) Sram-like ebi structure design and implementation to capture mosfet source-drain leakage eariler
US6207468B1 (en) Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device
US7804317B1 (en) Test device for determining charge damage to a transistor
JPH10214966A (en) Method for managing process
US6524872B1 (en) Using fast hot-carrier aging method for measuring plasma charging damage
US5904490A (en) Method of measuring electron shading damage
JP2003243468A (en) Semiconductor device, its evaluating method and manufacturing method
US4860079A (en) Screening of gate oxides on semiconductors
JP2007258488A (en) Method of estimating dielectric breakdown life time of insulating film
US7106087B2 (en) Method and apparatus for evaluating semiconductor device
US20030197175A1 (en) Test structure for evaluating antenna effects
JP2002184829A (en) Insulating film capacity evaluation device
US6365426B1 (en) Method of determining the impact of plasma-charging damage on yield and reliability in submicron integrated circuits
US6677608B2 (en) Semiconductor device for detecting gate defects
JP2002299400A (en) Method for fabricating semiconductor integrated circuit
US7043328B2 (en) Method for manufacturing semiconductor device utilizing monitor wafers
JPH1079407A (en) Device for detecting dry etching damage and method of diagnosing semiconductor device
JPH09330968A (en) Method for evaluating reliability of insulating film
Ruprecht et al. Is product screen enough to guarantee low failure rate for the customer?
KR100299329B1 (en) Antenna pattern forming method to determine plasma damage of semiconductor devices