JPH10214156A - Device for detecting coordinate - Google Patents

Device for detecting coordinate

Info

Publication number
JPH10214156A
JPH10214156A JP1712797A JP1712797A JPH10214156A JP H10214156 A JPH10214156 A JP H10214156A JP 1712797 A JP1712797 A JP 1712797A JP 1712797 A JP1712797 A JP 1712797A JP H10214156 A JPH10214156 A JP H10214156A
Authority
JP
Japan
Prior art keywords
coordinate
electrode
circuit
signal
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1712797A
Other languages
Japanese (ja)
Inventor
Katsumi Hirano
勝己 平野
Yasuhisa Hori
保久 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1712797A priority Critical patent/JPH10214156A/en
Publication of JPH10214156A publication Critical patent/JPH10214156A/en
Pending legal-status Critical Current

Links

Landscapes

  • Position Input By Displaying (AREA)

Abstract

PROBLEM TO BE SOLVED: To simplify the circuit construction of a display-integrated type tablet device. SOLUTION: The display detecting device 24 periodically switches a display control signal generated by a display control circuit 31 and a detection control signal generated by the arithmetic processing of a central processing circuit 37 by a switching circuit 42, applies it to a liquid crystal display device 28, and alternately executes a display operation and a coordinate detecting operation. At the time of a coordinate detecting operation, the X and Y coordinate electrodes of the liquid crystal display device 28 are successively scanned, and X and Y coordinate electrodes in the neighborhood of a desired instructing point are electrostatically connected with the instruction electrode of a pen member 34, and an instruction signal is derived. A central processing circuit 37 divides a lapse time clocked by a timer 38 by a unit time not more the time cycle of voltage impression on the X and Y coordinate electrodes, and detects the coordinates of the electrostatically connected coordinate electrodes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、パーソナルコンピ
ュータおよびワードプロセッサであるような電子装置の
入力装置として用いられる座標検出装置に関する。
The present invention relates to a coordinate detecting device used as an input device of an electronic device such as a personal computer and a word processor.

【0002】[0002]

【従来の技術】従来から、パーソナルコンピュータおよ
びワードプロセッサの入力装置として、タブレットと称
される座標検出装置がある。本件出願人は、特開平5−
53726号公報で、表示一体型タブレット装置を提案
している。表示一体型タブレット装置は、マトリクス表
示型の液晶表示装置の表示のための電極を、座標検出装
置の座標検出のための部品として利用する装置である。
このために、表示一体型タブレット装置では、画像を表
示するための表示動作と、装置の操作者によって指示さ
れる該装置の目視表示領域内の位置座標を検出する座標
検出動作とを、時分割で交互に実施する。
2. Description of the Related Art Conventionally, as an input device of a personal computer and a word processor, there is a coordinate detecting device called a tablet. The applicant of the present application has
No. 53726 proposes a display integrated tablet device. The display-integrated tablet device is a device that uses electrodes for display of a matrix display type liquid crystal display device as components for coordinate detection of a coordinate detection device.
For this reason, in the display-integrated tablet device, a display operation for displaying an image and a coordinate detection operation for detecting position coordinates in a visual display area of the device instructed by an operator of the device are time-divisionally performed. Alternately.

【0003】図22は、表示一体型タブレット装置1の
電気的構造を概略的に示すブロック図である。以下の説
明では、表示一体型タブレット装置を、「タブレット装
置」と略称することがある。タブレット装置1は、液晶
表示装置3、照明装置4、照明制御装置5、切換回路
7、表示制御回路8、検出制御回路9、検出ペン11お
よび増幅回路18を含んで構成される。
FIG. 22 is a block diagram schematically showing an electric structure of the display-integrated tablet device 1. As shown in FIG. In the following description, the display-integrated tablet device may be abbreviated as “tablet device”. The tablet device 1 includes a liquid crystal display device 3, a lighting device 4, a lighting control device 5, a switching circuit 7, a display control circuit 8, a detection control circuit 9, a detection pen 11, and an amplification circuit 18.

【0004】液晶表示装置3は、平板状の一対の電極部
材によって、液晶層を挟持する構造を有する。各電極部
材は、透光性を有する基板の一方表面であって液晶層に
面する一方表面に、複数本の短冊状の座標電極が相互に
平行に配置されて構成される。これら一対の電極部材
は、液晶層を挟持するとき、各基板の一方表面の座標電
極が、相互に直交するように配置される。さらに液晶表
示装置3は、各電極部材毎に、基板表面の各座標電極に
予め定める電圧を印加するための電極制御回路をそれぞ
れ有する。また液晶表示装置が透過型の液晶表示装置で
あるとき、一対の電極部材のうちのいずれか一方電極部
材の基板の他方表面側に、照明装置4が設置される。こ
の照明装置4は、照明制御装置5によって点灯と消灯と
が制御される。これによって、液晶表示装置3の一対の
電極部材のうちのいずれか他方電極部材の基板の他方表
面が、操作者に対して画像を目視表示するための目視表
示領域として用いられる。
The liquid crystal display device 3 has a structure in which a liquid crystal layer is sandwiched between a pair of plate-like electrode members. Each of the electrode members is configured such that a plurality of strip-shaped coordinate electrodes are arranged in parallel with each other on one surface of a substrate having a light-transmitting property and facing one surface of the liquid crystal layer. When the pair of electrode members sandwich the liquid crystal layer, the coordinate electrodes on one surface of each substrate are arranged so as to be orthogonal to each other. Further, the liquid crystal display device 3 has, for each electrode member, an electrode control circuit for applying a predetermined voltage to each coordinate electrode on the substrate surface. When the liquid crystal display device is a transmissive liquid crystal display device, the lighting device 4 is installed on the other surface side of the substrate of one of the pair of electrode members. The lighting device 4 is turned on and off by a lighting control device 5. Thereby, the other surface of the substrate of one of the pair of electrode members of the liquid crystal display device 3 is used as a visual display area for visually displaying an image to the operator.

【0005】液晶表示装置3の各電極制御回路は、切換
回路7を介して、表示制御回路8および検出制御回路9
と電気的に接続される。切換回路7は、表示および検出
制御回路8,9を、時間経過に伴って交互に電極制御回
路に接続する。表示制御回路8は、液晶表示装置3の目
視表示領域に所望の画像を表示するために、各座標電極
を選択的に走査するように各電極制御回路を制御するた
めの表示制御信号を生成して、切換回路7を介して各電
極制御回路に与える。検出制御回路9は、具体的には、
タイミング発生回路13と、検出信号生成回路14と、
XおよびY座標検出回路15,16とを含んで構成され
る。さらに検出制御回路9には、指示電極を含む検出ペ
ン11が付随し、この指示電極は増幅回路18を介し
て、XおよびY座標検出回路15,16に接続される。
[0005] Each electrode control circuit of the liquid crystal display device 3 is connected to a display control circuit 8 and a detection control circuit 9 via a switching circuit 7.
Is electrically connected to The switching circuit 7 connects the display and detection control circuits 8 and 9 to the electrode control circuit alternately with time. The display control circuit 8 generates a display control signal for controlling each electrode control circuit so as to selectively scan each coordinate electrode in order to display a desired image in a visual display area of the liquid crystal display device 3. Then, it is given to each electrode control circuit via the switching circuit 7. The detection control circuit 9 is, specifically,
A timing generation circuit 13, a detection signal generation circuit 14,
It is configured to include X and Y coordinate detection circuits 15 and 16. Further, the detection control circuit 9 is accompanied by a detection pen 11 including an indication electrode, and this indication electrode is connected to X and Y coordinate detection circuits 15 and 16 via an amplification circuit 18.

【0006】検出制御回路9の座標検出動作を実施する
とき、操作者は予め検出ペン11の指示電極を液晶表示
装置3の目視表示領域内で所望の位置に近接させる。座
標検出動作が開始されると、検出制御回路9は、Xおよ
びY座標検出動作を続けて行う。これら各座標検出動作
は類似の動作なので、X座標検出動作を詳細に説明し、
Y座標検出動作の説明は省略する。X座標検出動作で
は、まず、タイミング発生回路13からのクロック信号
に応答してX方向の検出制御信号を生成し、切換回路7
を介して前記いずれか一方の電極制御回路に与える。X
方向の検出制御信号は、前記いずれか一方の電極制御回
路によって、いずれか一方の電極部材の各座標電極に、
予め定める時間周期で順次的に予め定める検出電圧を印
加するように、該いずれか一方の電極制御回路を制御す
るための信号である。これによって、いずれか一方の電
極制御回路と電気的に接続される各座標電極には、順次
的に検出電圧が印加される。この場合であって指示電極
と近接する座標電極に検出電圧が印加されたとき、指示
電極に誘導電圧が誘起される。X座標検出回路15は、
電極制御回路がいずれか一方の電極部材の全座標電極の
うちの何本目の座標電極に電圧を印加したか否かを常時
計数しており、指示電極に誘導電圧が誘起されたときに
検出電圧が印加されていた座標電極の電極部材内での位
置座標を、操作者が指示する位置のX座標として検出す
る。Y座標検出動作では、検出制御信号の供給先がいず
れか他方の電極制御回路になり、操作者が指示する位置
のY座標を検出する。
When the detection control circuit 9 performs the coordinate detection operation, the operator brings the pointing electrode of the detection pen 11 close to a desired position in the visual display area of the liquid crystal display device 3 in advance. When the coordinate detection operation is started, the detection control circuit 9 continuously performs the X and Y coordinate detection operations. Since these coordinate detection operations are similar operations, the X coordinate detection operation will be described in detail,
The description of the Y coordinate detection operation is omitted. In the X-coordinate detection operation, first, an X-direction detection control signal is generated in response to a clock signal from the timing generation circuit 13, and the switching circuit 7
To one of the electrode control circuits. X
The direction detection control signal is applied to each coordinate electrode of one of the electrode members by one of the electrode control circuits.
A signal for controlling one of the electrode control circuits so that a predetermined detection voltage is sequentially applied at a predetermined time period. As a result, a detection voltage is sequentially applied to each coordinate electrode electrically connected to one of the electrode control circuits. In this case, when a detection voltage is applied to the coordinate electrode close to the indicator electrode, an induced voltage is induced at the indicator electrode. The X coordinate detection circuit 15
The electrode control circuit constantly counts whether or not the voltage is applied to which coordinate electrode of all the coordinate electrodes of one of the electrode members, and detects the detection voltage when an induced voltage is induced in the indicator electrode. Is detected as the X coordinate of the position designated by the operator. In the Y coordinate detection operation, the supply destination of the detection control signal is one of the other electrode control circuits, and the Y coordinate of the position designated by the operator is detected.

【0007】上述のタブレット装置では、XおよびY座
標は、指示電極と静電結合する座標電極の位置座標であ
る。ゆえに、XおよびY座標を検出するときの分解能
は、液晶表示装置3の電極部材上の座標電極の配列構造
によって定められる。ゆえに、分解能を向上させるに
は、液晶表示装置3自体を、座標電極が元の液晶表示装
置よりも多い構造の装置に変更する必要があるので、分
解能を向上させることが困難である。
In the above-mentioned tablet device, the X and Y coordinates are the position coordinates of the coordinate electrodes that are electrostatically coupled to the pointing electrode. Therefore, the resolution for detecting the X and Y coordinates is determined by the arrangement of the coordinate electrodes on the electrode members of the liquid crystal display device 3. Therefore, in order to improve the resolution, it is necessary to change the liquid crystal display device 3 to a device having a structure in which the number of coordinate electrodes is larger than that of the original liquid crystal display device, and it is difficult to improve the resolution.

【0008】また上述のタブレット装置では、切換回路
7と検出制御回路9とを、タブレット制御回路10とし
て単一の回路部品として作成することが多い。このタブ
レット制御回路10は、検出信号生成回路14での検出
制御信号の生成動作、およびXおよびY座標検出回路1
5,16のXおよびY座標の検出動作を、電気回路を用
いたハードウェア的な処理動作で実施する。このため
に、タブレット制御回路10は、ゲート数が3000ゲ
ート〜4000ゲートであるような大規模な回路で実現
される。このように回路構造が複雑になるとき、小型化
が困難であって、かつタブレット装置の製造コストが増
大する。
In the above-described tablet device, the switching circuit 7 and the detection control circuit 9 are often formed as a single circuit component as the tablet control circuit 10. The tablet control circuit 10 generates the detection control signal in the detection signal generation circuit 14 and the X and Y coordinate detection circuit 1
The operation of detecting the X and Y coordinates of 5, 16 is performed by a hardware-based processing operation using an electric circuit. For this reason, the tablet control circuit 10 is realized by a large-scale circuit in which the number of gates is 3000 to 4000 gates. When the circuit structure is complicated as described above, it is difficult to reduce the size, and the manufacturing cost of the tablet device increases.

【0009】またタブレット制御回路10はハードウェ
ア的な処理動作を行うので、回路構造は液晶表示装置3
および表示制御装置8の構造および挙動を含む仕様に起
因して決定される。したがって、液晶表示装置3および
表示制御装置8の仕様の少なくとも一方が変更されると
き、タブレット制御回路10全体の回路構造を変更する
必要がある。このようなタブレット制御回路10では、
該制御回路10の汎用性を向上させるために、タブレッ
ト制御回路10内に異なる仕様の液晶表示装置3および
表示制御装置8に対応する複数の回路を予め備付け、液
晶表示装置3および表示制御装置8の仕様に応じて用い
る回路を選択する手法がある。この手法のタブレット制
御回路では、上述の液晶表示装置3および表示制御装置
8の単一の仕様に対応するタブレット制御回路10と比
較して、さらに該制御回路10のゲート数が増大する。
Since the tablet control circuit 10 performs a processing operation like hardware, the circuit structure is the same as that of the liquid crystal display device 3.
And the specifications including the structure and behavior of the display control device 8. Therefore, when at least one of the specifications of the liquid crystal display device 3 and the display control device 8 is changed, the circuit structure of the entire tablet control circuit 10 needs to be changed. In such a tablet control circuit 10,
In order to improve the versatility of the control circuit 10, a plurality of circuits corresponding to the liquid crystal display device 3 and the display control device 8 having different specifications are provided in advance in the tablet control circuit 10, and the liquid crystal display device 3 and the display control device 8 are provided. There is a method for selecting a circuit to be used according to the specifications. In the tablet control circuit of this method, the number of gates of the control circuit 10 further increases as compared with the tablet control circuit 10 corresponding to the single specification of the liquid crystal display device 3 and the display control device 8 described above.

【0010】[0010]

【発明が解決しようとする課題】本発明の目的は、液晶
表示装置および表示制御装置の仕様に拘わらず用いるこ
とができるタブレット制御回路を有する座標検出装置を
提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a coordinate detecting device having a tablet control circuit which can be used regardless of the specifications of a liquid crystal display device and a display control device.

【0011】[0011]

【課題を解決するための手段】本発明は、予め定める座
標軸が設定される平板状の基板表面に、座標軸に沿って
配列される複数の座標電極と、基板近傍を移動可能であ
って、複数の座標電極のうちのいずれかの座標電極と静
電結合または電磁結合する指示電極と、複数の座標電極
のなかから特定座標電極を順次的に選択させるための選
択制御信号を、第1演算処理によって生成する選択制御
信号生成手段と、前記選択制御信号に応答して、予め定
める時間周期で順次的に特定座標電極を選択する選択手
段と、前記特定座標電極または前記指示電極に誘起され
る誘導電圧を検出する電圧検出手段と、選択手段が特定
座標電極の選択を開始したときから、電圧検出手段が誘
導電圧を検出したときまでの経過時間を計時する計時手
段と、前記経過時間と、前記時間周期に基づいて予め定
められる単位時間とから、座標軸上での指示電極と静電
結合または電磁結合した特定座標電極の座標点を第2演
算処理によって検出する座標検出手段とを含むことを特
徴とする座標検出装置である。本発明に従えば、座標検
出装置は、いわゆる静電結合型または電磁結合型のタブ
レット装置である。この装置の操作者は、指示手段の指
示電極を基板内で所望とする指示点に近接させる。座標
検出装置は、選択手段に複数の座標電極のうちから特定
座標電極を順次的に選択させつつ、電圧検出手段で特定
座標電極または指示電極に誘導電圧が誘起されたか否か
を検出する。誘導電圧は、特定座標電極と指示電極とが
静電結合または電磁結合したときにだけ誘起されるの
で、誘導電圧が検出されないときには、そのとき選択さ
れた特定座標電極と指示電極とは静電結合または電磁結
合していないと考えられる。また、誘導電圧が検出され
たときには、そのとき選択された特定座標電極と指示電
極とが静電結合または電磁結合していると考えられるの
で、座標検出手段はそのとき選択された特定座標電極の
位置を表すべき座標軸上の座標点を、指示点として検出
する。このとき、特定座標電極を選択するために選択手
段を制御するための選択制御信号の生成動作、および座
標点の座標検出動作とを、演算処理によって行う。これ
によって、従来技術の座標検出装置でこれらの処理動作
のために必要とされていた制御回路を、たとえば中央演
算回路(CPU)の処理動作で実現される仮想の回路で
実現することができる。したがって、3000ゲート〜
4000ゲートの大規模回路であった座標検出動作の制
御回路を、座標検出装置から削除することができる。こ
れによって、座標検出装置全体の回路構造を簡略化する
ことができる。また、前述の座標検出動作では、上述の
経過時間を計時して、該経過時間と、上述の単位時間と
を用いた演算処理によって行われる。このときに、単位
時間を上述の時間周期未満の値に設定することで、座標
検出装置の見かけ上の分解能を向上させることができ
る。またこのことで、従来技術の座標検出装置と比較し
て、得られる座標値の精度を向上させることができる。
According to the present invention, a plurality of coordinate electrodes arranged along a coordinate axis and a plurality of coordinate electrodes arranged in the vicinity of the substrate are provided on a flat substrate surface on which predetermined coordinate axes are set. The first calculation processing includes: an indication electrode that is electrostatically or electromagnetically coupled to any one of the coordinate electrodes; and a selection control signal for sequentially selecting a specific coordinate electrode from among the plurality of coordinate electrodes. A selection control signal generating means, a selection means for sequentially selecting a specific coordinate electrode in a predetermined time period in response to the selection control signal, and an induction induced on the specific coordinate electrode or the indicator electrode. Voltage detecting means for detecting a voltage, timing means for measuring an elapsed time from when the selecting means starts selecting the specific coordinate electrode to when the voltage detecting means detects the induced voltage, and And a coordinate detecting means for detecting a coordinate point of a specific coordinate electrode electrostatically or electromagnetically coupled to the indicator electrode on the coordinate axis from the unit time predetermined based on the time period by a second arithmetic processing. A coordinate detection device characterized in that: According to the present invention, the coordinate detecting device is a so-called electrostatic coupling type or electromagnetic coupling type tablet device. The operator of the apparatus brings the pointing electrode of the pointing means close to a desired pointing point on the substrate. The coordinate detecting device detects whether or not an induced voltage is induced on the specific coordinate electrode or the indicator electrode by the voltage detecting device while causing the selecting device to sequentially select the specific coordinate electrode from the plurality of coordinate electrodes. Since the induced voltage is induced only when the specific coordinate electrode and the indicator electrode are electrostatically or electromagnetically coupled, when the induced voltage is not detected, the specific coordinate electrode and the indicator electrode selected at that time are electrostatically coupled. Or, it is considered that there is no electromagnetic coupling. Further, when the induced voltage is detected, it is considered that the specific coordinate electrode selected at that time and the indicator electrode are electrostatically or electromagnetically coupled, and the coordinate detecting means detects the specific coordinate electrode selected at that time. A coordinate point on a coordinate axis to represent a position is detected as a designated point. At this time, the operation of generating the selection control signal for controlling the selection means for selecting the specific coordinate electrode and the operation of detecting the coordinates of the coordinate point are performed by arithmetic processing. As a result, the control circuit required for these processing operations in the coordinate detection device of the related art can be realized by a virtual circuit realized by the processing operation of the central processing circuit (CPU), for example. Therefore, 3000 gates ~
The control circuit for the coordinate detection operation, which was a large-scale circuit with 4000 gates, can be deleted from the coordinate detection device. Thus, the circuit structure of the entire coordinate detecting device can be simplified. In the above-described coordinate detection operation, the above-described elapsed time is measured, and the coordinate detection operation is performed by an arithmetic process using the elapsed time and the above-described unit time. At this time, by setting the unit time to a value smaller than the above-described time period, the apparent resolution of the coordinate detection device can be improved. This also makes it possible to improve the accuracy of the obtained coordinate values as compared with the coordinate detection device of the related art.

【0012】また本発明は、前記選択手段は、前記選択
制御信号生成手段で生成された選択制御信号に基づい
て、前記特定座標電極を走査するための走査信号を生成
し、前記各座標電極に与えることを特徴とする。本発明
に従えば、上述の座標検出装置は静電結合型のタブレッ
ト装置であって、走査信号によって全座標電極を走査す
ることで、特定座標電極を帯電させる。これによって、
該特定座標電極と指示電極とが静電結合するとき、指示
電極に誘導電圧が誘起される。この場合には、特定座標
電極を選択させる選択制御信号が複雑な信号構造を有し
やすく、従来技術では数千ゲートの大規模回路に成り易
い。このときに、上述のように選択制御信号の生成動作
および座標点の座標検出動作を演算処理で行うことによ
って、座標検出装置の回路構造を簡略化することができ
る。
Further, according to the present invention, the selection means generates a scanning signal for scanning the specific coordinate electrode based on the selection control signal generated by the selection control signal generation means, and supplies the scanning signal to each of the coordinate electrodes. It is characterized by giving. According to the present invention, the above-described coordinate detection device is an electrostatic coupling type tablet device, and charges the specific coordinate electrode by scanning all the coordinate electrodes with a scanning signal. by this,
When the specific coordinate electrode and the indicator electrode are electrostatically coupled, an induced voltage is induced in the indicator electrode. In this case, the selection control signal for selecting the specific coordinate electrode is likely to have a complicated signal structure, and according to the conventional technique, it is easy to form a large-scale circuit with several thousand gates. At this time, the circuit structure of the coordinate detection device can be simplified by performing the operation of generating the selection control signal and the operation of detecting the coordinates of the coordinate points as described above.

【0013】また本発明は、前記単位時間は、変更可能
であることを特徴とする。本発明に従えば、座標検出装
置の座標検出動作で用いられる単位時間は変更可能であ
る。これによって、座標検出装置の見かけ上の分解能を
任意に変更することができる。
[0013] The present invention is characterized in that the unit time can be changed. According to the present invention, the unit time used in the coordinate detecting operation of the coordinate detecting device can be changed. This makes it possible to arbitrarily change the apparent resolution of the coordinate detection device.

【0014】また本発明は、前記第1および第2演算処
理は、前記電圧検出手段の入力端子数および信号授受速
度等の構成、および複数の前記座標電極の配列に応じた
複数の処理を有し、複数の処理のうちのいずれか1つを
選択して実行することを特徴とする。本発明に従えば、
座標検出装置の第1および第2演算処理は、選択手段の
上述の構成、および複数の座標電極の配列に対応した複
数の処理を有する。座標検出装置が上述の座標点の検出
を行うときには、第1および第2演算処理を、そのとき
用いられる選択手段および座標電極の配列に対応したい
ずれか1つの処理を選んで実行する。これによって、座
標検出装置は、上述の選択手段の上述の構成および座標
電極の配列を変更したときに、座標検出装置の他の構造
を変更する必要がない。ゆえに、従来技術の座標検出装
置と比較して、容易に選択手段および座標電極の設計変
更を行うことができる。また、用いる選択手段および座
標電極の配列を、任意に選択することができるので、該
座標検出装置の汎用性を向上させることができる。さら
に、上述の複数の処理は演算処理なので、具体的には、
たとえば中央演算回路(CPU)が実施するべきプログ
ラムを複数準備することで実現される。したがって、予
め準備される処理の数を増加させても、回路のゲート数
が増大しない。ゆえに、回路規模を増大させることな
く、座標演算装置の汎用性を向上させることができる。
Also, in the present invention, the first and second arithmetic processings include a plurality of processes according to a configuration of the number of input terminals of the voltage detecting means and a signal transmission / reception speed, and an arrangement of a plurality of the coordinate electrodes. Then, any one of the plurality of processes is selected and executed. According to the present invention,
The first and second calculation processes of the coordinate detection device include the above-described configuration of the selection unit and a plurality of processes corresponding to the arrangement of the plurality of coordinate electrodes. When the coordinate detection device detects the above-described coordinate points, the first and second arithmetic processings are executed by selecting one of the processings corresponding to the selection means and the arrangement of the coordinate electrodes used at that time. Thus, the coordinate detection device does not need to change the other structure of the coordinate detection device when the configuration of the selection unit and the arrangement of the coordinate electrodes are changed. Therefore, it is possible to easily change the design of the selecting means and the coordinate electrode as compared with the coordinate detection device of the related art. Further, since the selection means and the arrangement of the coordinate electrodes to be used can be arbitrarily selected, the versatility of the coordinate detection device can be improved. Further, since the above-mentioned plurality of processes are arithmetic processes, specifically,
For example, this is realized by preparing a plurality of programs to be executed by a central processing circuit (CPU). Therefore, even if the number of processes prepared in advance is increased, the number of gates of the circuit does not increase. Therefore, the versatility of the coordinate calculation device can be improved without increasing the circuit scale.

【0015】また本発明は、前記座標電極は帯状の電極
であって、前記基板は2枚あり、前記座標電極を含ん
で、直交座標系が設定されたパネル部材が形成され、該
パネル部材は、一方表面に前記座標電極が相互に平行に
それぞれ配列された2枚の基板を含み、各基板の座標電
極の長手方向が直交するように予め定める間隔を空け
て、かつ一方表面が対向して配置され、さらに対向する
一対の座標電極が走査されるか否かに対応して表示特性
が変化する表示媒体が、2枚の基板間に挟持されるパネ
ル部材であり、前記座標検出装置は、対向する前記各座
標電極間に介在された表示媒体の表示特性を選択的に変
化させるための表示制御信号を生成する表示制御信号生
成手段と、表示制御信号生成手段で生成された表示制御
信号と前記選択制御信号生成手段で生成された前記選択
制御信号とを、予め定める周期演算処理で定められる切
換時間周期で交互に切換えて、前記選択手段に与える切
換手段とをさらに含み、前記選択手段は、表示制御信号
が与えられるとき、表示制御信号に基づいて前記対向す
る各座標電極を走査するための走査信号を生成して各座
標電極に与えることを特徴とする。本発明に従えば、上
述の座標検出装置は、いわゆる表示一体型のタブレット
装置であって、座標電極が表示のためのパネル部材の一
部分を兼用する。このパネル部材では、座標電極が捩れ
の位置で直交する交差位置毎に、画素が形成される。パ
ネル部材を表示動作に用いるとき、選択手段は表示制御
信号に応答して全座標電極を選択的に走査することで、
対向する座標電極間の表示媒体の表示特性を、各画素毎
に選択的に変化させる。これのように表示特性に変化し
た画素と変化しない画素とを組合わせることで、パネル
部材全体として画像を表示することができる。このよう
な座標検出装置では、切換手段で表示制御信号と検出制
御信号とを周期的に交互に切換して選択手段に与え、表
示動作と座標検出動作とを時分割で周期的に実施する。
このような表示一体型のタブレット装置では、上述の選
択手段は、パネル部材に初めから付随することが多く、
上述の選択制御信号生成手段、指示電極、計時手段およ
び座標演算手段を後から付加して構成することが多い。
このとき信号の生成動作および座標検出動作を演算処理
で行うことで、後から付加する手段の回路規模を小さく
することができる。また、請求項2のように指示電極に
誘導電圧を誘起させる構造とすることで、表示装置のパ
ネル部材に付加される選択手段をそのまま用いる事がで
きる。
Further, in the present invention, the coordinate electrode is a strip-shaped electrode, the substrate includes two substrates, and a panel member including the coordinate electrodes and having a rectangular coordinate system is formed. One surface includes two substrates on each of which the coordinate electrodes are arranged in parallel with each other, at predetermined intervals so that the longitudinal directions of the coordinate electrodes of each substrate are orthogonal, and one surface faces each other. A display medium that is arranged and has a display characteristic that changes according to whether or not a pair of opposed coordinate electrodes is scanned is a panel member sandwiched between two substrates, and the coordinate detection device includes: A display control signal generating means for generating a display control signal for selectively changing a display characteristic of a display medium interposed between the opposed coordinate electrodes, and a display control signal generated by the display control signal generating means. The selection control signal Switching means for alternately switching the selection control signal generated by the generation means with a switching time period determined by a predetermined cycle calculation process and providing the switching control signal to the selection means, wherein the selection means comprises a display control signal Is provided, a scan signal for scanning the opposed coordinate electrodes is generated based on a display control signal, and the scan signal is provided to each coordinate electrode. According to the present invention, the above-described coordinate detection device is a so-called display-integrated tablet device, and the coordinate electrode also serves as a part of a panel member for display. In this panel member, a pixel is formed at each intersection position where the coordinate electrode is orthogonal at the twisted position. When the panel member is used for the display operation, the selecting means selectively scans all coordinate electrodes in response to the display control signal,
The display characteristics of the display medium between the opposing coordinate electrodes are selectively changed for each pixel. By combining the pixels that have changed in display characteristics and the pixels that do not change as described above, an image can be displayed as the entire panel member. In such a coordinate detection device, the display control signal and the detection control signal are alternately and periodically switched by the switching means and provided to the selection means, and the display operation and the coordinate detection operation are periodically performed in a time-division manner.
In such a display-integrated tablet device, the above-described selection means often accompanies the panel member from the beginning,
In many cases, the above-described selection control signal generation means, indicator electrode, timekeeping means, and coordinate calculation means are added later.
At this time, by performing the signal generation operation and the coordinate detection operation by arithmetic processing, the circuit scale of the means to be added later can be reduced. Further, by adopting a structure in which an induced voltage is induced in the indicator electrode as in claim 2, the selecting means added to the panel member of the display device can be used as it is.

【0016】また本発明は、前記切換時間周期は、前記
表示信号生成手段で生成された前記表示制御信号、なら
びに選択手段の入力端子数および信号授受速度等の構成
に対応して変更可能であることを特徴とする。本発明に
従えば、上述の切換手段の切換時間周期は、表示制御信
号ならびに選択手段の上述の構成に対応して変更可能で
ある。ゆえに、座標検出装置は、用いる選択手段および
座標電極の配列を任意に選択することができるので、該
座標検出装置の汎用性を向上させることができる。たと
えば、表示制御手段の仕様が変更されて表示制御信号に
変更があるとき、それに併せて座標検出装置を変更する
ことができる。また、この切換時間周期は切換制御手段
の演算処理によって定められるので、座標検出装置の回
路構造を変化させることなく変更することができる。し
たがって、座標検出装置の設計変更を容易にすることが
できる。また、切換時間周期を演算処理で定めるため
に、従来の座標検出装置のように、複数の電気回路を予
め備える必要がなくなる。ゆえに、座標検出装置の回路
規模を従来の座標検出装置よりも縮小することができ
る。
In the present invention, the switching time period can be changed according to the display control signal generated by the display signal generating means, the number of input terminals of the selecting means, the signal transfer speed, and the like. It is characterized by the following. According to the present invention, the switching time period of the switching means can be changed according to the display control signal and the configuration of the selecting means. Therefore, the coordinate detecting device can arbitrarily select the selection means and the arrangement of the coordinate electrodes to be used, so that the versatility of the coordinate detecting device can be improved. For example, when the specification of the display control means is changed and the display control signal is changed, the coordinate detection device can be changed accordingly. Further, since this switching time period is determined by the arithmetic processing of the switching control means, it can be changed without changing the circuit structure of the coordinate detecting device. Therefore, it is possible to easily change the design of the coordinate detecting device. Further, since the switching time period is determined by the arithmetic processing, it is not necessary to provide a plurality of electric circuits in advance as in the conventional coordinate detection device. Therefore, the circuit scale of the coordinate detecting device can be reduced as compared with the conventional coordinate detecting device.

【0017】また本発明は、前記選択制御信号生成手
段、前記座標検出手段、前記切換手段、および前記計時
手段によって、単一の集積回路が形成されていることを
特徴とする。本発明に従えば、上述の4つの手段を集積
化して、集積回路が形成される。請求項1で示すよう
に、本発明の座標検出装置は、ゲート数が数千のオーダ
であるような大規模回路が削除されているので、容易に
集積化することができる。ゆえに、座標検出装置全体の
部品点数が減少するので、座標検出装置の構造を簡略化
することができる。
Further, the present invention is characterized in that a single integrated circuit is formed by the selection control signal generating means, the coordinate detecting means, the switching means, and the timing means. According to the present invention, the above four means are integrated to form an integrated circuit. As described in the first aspect, the coordinate detecting device of the present invention can be easily integrated because a large-scale circuit whose number of gates is on the order of thousands is eliminated. Therefore, the number of parts of the entire coordinate detecting device is reduced, and the structure of the coordinate detecting device can be simplified.

【0018】また本発明は、前記選択制御信号生成手
段、前記座標検出手段および前記計時手段によって、単
一の集積回路が形成されていることを特徴とする。本発
明に従えば、上述の3つの手段を集積化して、集積回路
が形成される。請求項1で示すように、本発明の座標検
出装置は、ゲート数が数千のオーダであるような大規模
回路が削除されているので、容易に集積化することがで
きる。ゆえに、座標検出装置全体の部品点数が減少する
ので、座標検出装置の構造を簡略化することができる。
また、この集積回路には切換手段が内蔵されていない。
切換手段は、パネル部材および選択手段の構造ならびに
表示制御信号の信号構成に応じて、回路構造そのものを
変更する必要があることがある。ゆえに、この切換手段
を集積回路に内蔵しないことによって、上述の構造およ
び信号構成を変更したときに、集積回路の構造を変更す
ることなく、座標検出装置の構造を容易に変更すること
ができる。さらにまた、切換手段を集積回路に内蔵しな
い構造とするとき、切換手段を集積回路に内蔵するとき
よりも、集積回路の端子数を減少させることができる。
Further, the present invention is characterized in that a single integrated circuit is formed by the selection control signal generating means, the coordinate detecting means, and the timing means. According to the present invention, an integrated circuit is formed by integrating the above three means. As described in the first aspect, the coordinate detecting device of the present invention can be easily integrated because a large-scale circuit whose number of gates is on the order of thousands is eliminated. Therefore, the number of parts of the entire coordinate detecting device is reduced, and the structure of the coordinate detecting device can be simplified.
Further, this integrated circuit does not include a switching means.
The switching means may need to change the circuit structure itself according to the structure of the panel member and the selection means and the signal configuration of the display control signal. Therefore, by not incorporating the switching means in the integrated circuit, the structure of the coordinate detecting device can be easily changed without changing the structure of the integrated circuit when the above-described structure and signal configuration are changed. Furthermore, when the switching means is not built in the integrated circuit, the number of terminals of the integrated circuit can be reduced as compared with the case where the switching means is built in the integrated circuit.

【0019】また本発明は、前記選択制御信号を生成す
るように、前記選択制御信号生成手段を制御する信号生
成制御手段をさらに含み、信号生成制御手段、前記選択
制御信号生成手段および前記座標検出手段によって、単
一の演算回路が形成されていることを特徴とする。本発
明に従えば、選択制御信号生成手段は、信号生成制御手
段によって、信号生成のタイミングが制御される。この
信号生成制御手段と、前記選択制御信号生成手段と、前
記座標検出手段とは、単一の演算回路を形成する。これ
によって、座標検出装置の回路構造を簡略化することが
できる。したがって、請求項7,8のように複数の回路
を集積化するとき、容易に集積化することができる。
Further, the present invention further includes signal generation control means for controlling the selection control signal generation means so as to generate the selection control signal, wherein the signal generation control means, the selection control signal generation means, and the coordinate detection A single arithmetic circuit is formed by the means. According to the present invention, in the selection control signal generation means, the timing of signal generation is controlled by the signal generation control means. The signal generation control means, the selection control signal generation means, and the coordinate detection means form a single arithmetic circuit. Thereby, the circuit structure of the coordinate detecting device can be simplified. Therefore, when a plurality of circuits are integrated as in claims 7 and 8, it can be easily integrated.

【0020】また本発明は、前記選択制御信号生成手段
および前記座標検出手段によって、単一の演算回路が形
成されていることを特徴とする。本発明に従えば、上述
のように、前記選択制御信号生成手段と前記座標検出手
段とは、単一の演算回路を形成する。これによって、座
標検出装置の回路構造を簡略化することができる。した
がって、請求項7,8のように回路を集積化するとき、
容易に集積化することができる。また、請求項9の座標
検出装置と比較して、信号生成制御手段が上述の演算回
路とは別個に設けられるので、演算回路の負担を減少さ
せることができる。また、信号生成制御手段が上述の演
算回路と別個の演算回路を形成する構成であるとき、信
号生成制御手段の演算回路の負担が、請求項9の演算回
路よりも減少するので、信号生成制御手段のスループッ
トが減少することを防止することができる。
Further, the present invention is characterized in that a single arithmetic circuit is formed by the selection control signal generating means and the coordinate detecting means. According to the present invention, as described above, the selection control signal generating means and the coordinate detecting means form a single arithmetic circuit. Thereby, the circuit structure of the coordinate detecting device can be simplified. Therefore, when a circuit is integrated as in claims 7 and 8,
It can be easily integrated. Further, as compared with the coordinate detecting device of the ninth aspect, the signal generation control means is provided separately from the arithmetic circuit, so that the load on the arithmetic circuit can be reduced. Further, when the signal generation control means is configured to form an operation circuit separate from the above-described operation circuit, the load on the operation circuit of the signal generation control means is reduced as compared with the operation circuit according to claim 9. A decrease in the throughput of the means can be prevented.

【0021】[0021]

【発明の実施の形態】図1は、本発明の第1実施形態で
ある座標検出装置を含む電子装置21の電気的構成を示
すブロック図である。この電子装置21は、ホスト装置
23と表示検出装置24とを含み、表示検出装置24
は、ホスト装置23の表示装置と座標検出装置とを兼用
する。
FIG. 1 is a block diagram showing an electric configuration of an electronic device 21 including a coordinate detecting device according to a first embodiment of the present invention. The electronic device 21 includes a host device 23 and a display detection device 24, and the display detection device 24
Is used also as a display device of the host device 23 and a coordinate detection device.

【0022】ホスト装置23は、たとえばパーソナルコ
ンピュータおよびワードプロセッサで実現される。ホス
ト装置23内には、中央処理回路26が備えられる。こ
の中央処理回路26は、請求項の信号生成制御手段を含
む。
The host device 23 is realized by, for example, a personal computer and a word processor. A central processing circuit 26 is provided in the host device 23. This central processing circuit 26 includes the signal generation control means described in the claims.

【0023】表示検出装置24には、液晶表示装置2
8,照明装置29,表示制御回路31,およびタブレッ
ト制御回路32が含まれる。液晶表示装置28を図面で
は「LCD」とする。
The display detecting device 24 includes the liquid crystal display device 2
8, a lighting device 29, a display control circuit 31, and a tablet control circuit 32. The liquid crystal display device 28 is “LCD” in the drawing.

【0024】液晶表示装置28は、透過型の単純マトリ
クス型の液晶表示装置であって、平坦な2次元平面状の
表示検出領域を有する。照明装置29は、液晶表示装置
28の表示検出領域の輝度を増加させるために備えら
れ、液晶表示装置28に対して、その表示検出領域とは
反対側に設置される。この液晶表示装置28は、表示検
出装置24が表示装置として動作するときには、表示制
御回路31で生成される表示制御信号によって制御され
る。また、表示検出装置24が座標検出装置として動作
するときには、タブレット制御回路32内の中央処理回
路37で生成される検出制御信号によって制御される。
The liquid crystal display device 28 is a transmission type simple matrix type liquid crystal display device and has a flat two-dimensional planar display detection area. The illumination device 29 is provided to increase the luminance of the display detection area of the liquid crystal display device 28, and is installed on the opposite side of the liquid crystal display device 28 from the display detection region. The liquid crystal display device 28 is controlled by a display control signal generated by a display control circuit 31 when the display detection device 24 operates as a display device. When the display detecting device 24 operates as a coordinate detecting device, the display detecting device 24 is controlled by a detection control signal generated by the central processing circuit 37 in the tablet control circuit 32.

【0025】表示制御回路31と中央処理回路37と
は、タブレット制御回路32のインタフェイス回路41
内の切換回路42を介して液晶表示装置28と接続され
る。切換回路42は、上述の回路31,37のいずれか
一方と液晶表示装置28とを接続し、その接続を時分割
で交互に切換る。これによって、表示制御信号と検出制
御信号とが、交互に切換回路42から液晶表示装置28
に与えられる。検出制御信号は、請求項の選択制御信号
に当たる。
The display control circuit 31 and the central processing circuit 37 are connected to the interface circuit 41 of the tablet control circuit 32.
Is connected to the liquid crystal display device 28 via a switching circuit 42 therein. The switching circuit 42 connects one of the circuits 31 and 37 to the liquid crystal display device 28, and alternately switches the connection in a time-division manner. As a result, the display control signal and the detection control signal are alternately switched from the switching circuit 42 to the liquid crystal display device 28.
Given to. The detection control signal corresponds to a selection control signal in the claims.

【0026】表示制御回路31には、具体的には、ホス
ト装置23から、液晶表示装置28の表示検出領域に目
視表示すべき画像を表す表示画像信号が与えられる。表
示制御回路31は、与えられた表示画像信号に基づい
て、表示画像信号が表す画像を目視表示させるように液
晶表示装置28を制御するための上述の表示制御信号を
生成し、切換回路42に与える。
Specifically, the display control circuit 31 is supplied with a display image signal representing an image to be visually displayed on the display detection area of the liquid crystal display device 28 from the host device 23. The display control circuit 31 generates the above-described display control signal for controlling the liquid crystal display device 28 so as to visually display the image represented by the display image signal based on the given display image signal, and give.

【0027】タブレット制御回路32は、インタフェイ
ス回路41の他に、ペン部材34、判定回路35、入力
ポート36、中央処理回路37、タイマ38、メモリ3
9,40、インタフェイス回路44を含んで構成され
る。図面では、インタフェイス回路を「I/F」と称す
る。
The tablet control circuit 32 includes a pen member 34, a determination circuit 35, an input port 36, a central processing circuit 37, a timer 38, and a memory 3 in addition to the interface circuit 41.
9, 40 and an interface circuit 44. In the drawing, the interface circuit is referred to as “I / F”.

【0028】ペン部材34は、液晶表示装置28の表示
検出領域近傍を移動可能な棒状の部材であり、装置の操
作者が表示検出領域内の任意の指示点を指示するために
用いられる。表示検出装置24の座標検出動作では、液
晶表示装置28の後述の基板部材と、ペン部材34の先
端部に備えられる指示電極とを組合わせて、静電誘導型
のタブレット装置を形成する。静電誘導型のタブレット
装置では、ペン部材34の指示電極を表示検出領域の基
板部材表面に接触または近接させ、基板部材に含まれる
座標電極と指示電極との静電結合によって誘起される誘
導電圧を用いて、表示検出領域内の任意の指示点を指示
する。この指示動作の詳細は後述する。
The pen member 34 is a rod-shaped member that can move in the vicinity of the display detection area of the liquid crystal display device 28, and is used by an operator of the apparatus to specify an arbitrary designated point in the display detection area. In the coordinate detection operation of the display detection device 24, a substrate member described later of the liquid crystal display device 28 and an indicator electrode provided at the tip of the pen member 34 are combined to form an electrostatic induction type tablet device. In the electrostatic induction type tablet device, the indicator electrode of the pen member 34 is brought into contact with or close to the surface of the substrate member in the display detection area, and the induced voltage induced by the electrostatic coupling between the coordinate electrode included in the substrate member and the indicator electrode. Is used to indicate an arbitrary designated point in the display detection area. Details of this instruction operation will be described later.

【0029】ペン部材34内には、指示電極を含むセン
サ回路が備えられ、ペン部材34が基板部材表面に接触
したことを示す接触信号と、指示電極に誘起される誘導
電圧の電圧値を表す電圧信号とを生成して、判定回路3
5に導出する。またペン部材34には、上述の指示動作
の他に、電子装置21の別の機能の実施を指示するため
のボタンが付加されることがある。電子装置21の操作
者がこのボタンを操作すると、操作したボタンに対応し
た操作信号が判定回路35を経て、電子装置21の他の
構成部品に与えられ、ボタンが指示する別の機能が実施
される。
A sensor circuit including an indicator electrode is provided in the pen member 34, and represents a contact signal indicating that the pen member 34 has contacted the surface of the substrate member and a voltage value of an induced voltage induced on the indicator electrode. A voltage signal is generated, and the judgment circuit 3
5 is derived. In addition to the above-described instruction operation, a button for instructing execution of another function of the electronic device 21 may be added to the pen member 34 in some cases. When the operator of the electronic device 21 operates this button, an operation signal corresponding to the operated button is supplied to other components of the electronic device 21 via the determination circuit 35, and another function designated by the button is performed. You.

【0030】判定回路35は、ペン部材34から与えら
れる接触信号と電圧信号と操作信号とは信号レベルが微
小であるので、まず、接触信号と電圧信号と操作信号と
を増幅する。次いで、電圧信号を波形整形し、さらに波
形整形後の電圧信号を誘導電圧の予め定める電圧値に対
応する弁別レベルでレベル弁別する。電圧信号の信号レ
ベルが弁別レベル以上であるとき、予め定める電圧値以
上の誘導電圧が指示電極に誘起されたので、座標電極と
指示電極とが静電結合したと判定して、その旨を示す指
示信号を出力する。電圧信号の信号が弁別レベル未満で
あるとき、座標電極と指示電極とが静電結合していない
と判定して、何も信号を出力しないか、またはその旨を
示す信号を出力する。増幅後の接触信号および操作信
号、ならびに指示信号は、判定回路35から入力ポート
36を介して、中央処理回路37に与えられる。また指
示信号は、タイマ38にも与えられる。
The judgment circuit 35 amplifies the contact signal, the voltage signal, and the operation signal because the signal levels of the contact signal, the voltage signal, and the operation signal given from the pen member 34 are very small. Next, the voltage signal is subjected to waveform shaping, and the voltage signal after waveform shaping is subjected to level discrimination at a discrimination level corresponding to a predetermined voltage value of the induced voltage. When the signal level of the voltage signal is equal to or higher than the discrimination level, an induced voltage equal to or higher than a predetermined voltage value is induced in the indicator electrode. An instruction signal is output. When the voltage signal is less than the discrimination level, it is determined that the coordinate electrode and the indicator electrode are not electrostatically coupled, and no signal is output or a signal indicating that is output. The amplified contact signal, operation signal, and instruction signal are supplied from the determination circuit 35 to the central processing circuit 37 via the input port 36. The instruction signal is also supplied to the timer 38.

【0031】タイマ38は、後述するように、座標検出
動作を開始したときから、指示信号が与えられるときま
での経過時間を計時する。タイマ38の計時動作および
時間設定は、中央処理回路37によって制御される。ま
た、タイマ38内にはラッチ回路が備えられ、判定回路
35からの指示信号が与えられたとき、タイマ38で計
時された経過時間を保持するメモリ39は、たとえばリ
ードオンリメモリで実現され、中央処理回路37が、各
種の処理動作を行うための演算処理のプログラムを記憶
する。各種の処理動作には、後述の座標検出動作および
コマンド処理動作が含まれる。またメモリ39には、こ
れらプログラムのパラメータのうちで値が固定のパラメ
ータも記憶される。メモリ40は、たとえばランダムア
クセスメモリで実現され、後述の座標検出動作およびコ
マンド処理動作のプログラムを中央処理装置37で実行
するときに、一時的にデータおよび信号が記憶される。
As will be described later, the timer 38 measures the elapsed time from when the coordinate detection operation is started to when the instruction signal is given. The timing operation and time setting of the timer 38 are controlled by the central processing circuit 37. Further, a latch circuit is provided in the timer 38, and when an instruction signal is given from the determination circuit 35, the memory 39 for holding the elapsed time measured by the timer 38 is realized by, for example, a read-only memory, The processing circuit 37 stores an arithmetic processing program for performing various processing operations. The various processing operations include a coordinate detection operation and a command processing operation described later. The memory 39 also stores parameters having fixed values among the parameters of these programs. The memory 40 is realized by, for example, a random access memory, and temporarily stores data and signals when the central processing unit 37 executes a program for a coordinate detection operation and a command processing operation described later.

【0032】前述のインタフェイス回路41は、表示制
御回路31、液晶表示装置28および照明装置29と、
タブレット制御回路32との間で、信号およびデータを
授受するための回路である。インタフェイス回路41内
には、前述の切換回路42の他に、授受されるデータお
よび信号を記憶するためのレジスタ群43が含まれる。
切換回路42およびレジスタ群43の詳細な構造は後述
する。さらにインタフェイス回路44は、ホスト装置2
3とタブレット制御回路32との間で、信号およびデー
タを授受するための回路である。インタフェイス回路4
1,44は個別の回路であってもよく、単一のインタフ
ェイス回路によって兼用して実現される構成であっても
よい。
The above-described interface circuit 41 includes a display control circuit 31, a liquid crystal display device 28 and a lighting device 29,
This is a circuit for exchanging signals and data with the tablet control circuit 32. The interface circuit 41 includes a register group 43 for storing data and signals to be transmitted and received, in addition to the switching circuit 42 described above.
The detailed structures of the switching circuit 42 and the register group 43 will be described later. Further, the interface circuit 44 includes the host device 2
3 and a tablet control circuit 32 for transmitting and receiving signals and data. Interface circuit 4
Reference numerals 1 and 44 may be individual circuits, or may be a configuration realized by a single interface circuit.

【0033】中央処理回路37は、信号生成部48、座
標検出部49、および切換制御部50を含む。これら各
部48〜50は、中央処理回路37の演算処理で実現さ
れる仮想的な回路である。中央処理回路37は、メモリ
39,40およびレジスタ群43に記憶された各種の記
憶内容、タイマ38で計時された経過時間、ならびにイ
ンタフェイス回路41,44で授受された信号およびデ
ータに基づいて、信号生成部48および座標検出部49
を用い、後述の座標検出動作を実施する。この座標検出
動作では、中央処理回路37の信号生成部48は、前述
の検出制御信号を生成する。さらに中央処理回路37の
切換制御部50は、切換回路42を制御して、信号生成
部48で生成された検出制御信号と、表示制御回路31
で生成された表示制御信号のいずれか一方を液晶表示装
置28に与える。
The central processing circuit 37 includes a signal generator 48, a coordinate detector 49, and a switching controller 50. These units 48 to 50 are virtual circuits realized by the arithmetic processing of the central processing circuit 37. The central processing circuit 37 performs various operations based on the contents stored in the memories 39 and 40 and the register group 43, the elapsed time measured by the timer 38, and the signals and data transmitted and received by the interface circuits 41 and 44. Signal generator 48 and coordinate detector 49
, A coordinate detection operation described later is performed. In this coordinate detection operation, the signal generation section 48 of the central processing circuit 37 generates the above-described detection control signal. Further, the switching control unit 50 of the central processing circuit 37 controls the switching circuit 42 so that the detection control signal generated by the signal generation unit 48 and the display control circuit 31
Is applied to the liquid crystal display device 28.

【0034】また、このタブレット制御回路32のう
ち、入力ポート36、中央処理回路37,タイマ38、
メモリ39,40およびインタフェイス回路41,44
は、単一の集積回路46として形成されることが好まし
い。これによって、タブレット制御回路32の部品点数
が減少するので、電子装置21の製造工程が簡略化さ
れ、また製造コストを低減させることができる。また、
判定回路35は、ペン部材34の構造が液晶表示装置2
8の構造に応答して変化するときに連動して構造が変化
することがあり、また判定回路35はアナログ回路で実
現される。ゆえに、判定回路35は、集積回路46に内
蔵しないことが好ましい。これによって、集積回路46
を、判定回路35を内蔵する集積回路よりもさらに小型
化することができる。また、判定回路35に関する設計
変更があるときに、集積回路46の設計変更を行わない
ので、タブレット制御回路32の設計変更を容易に行う
ことができる。
The tablet control circuit 32 includes an input port 36, a central processing circuit 37, a timer 38,
Memories 39, 40 and interface circuits 41, 44
Is preferably formed as a single integrated circuit 46. Thus, the number of components of the tablet control circuit 32 is reduced, so that the manufacturing process of the electronic device 21 is simplified, and the manufacturing cost can be reduced. Also,
The determination circuit 35 determines that the structure of the pen member 34 is
When the structure changes in response to the structure of FIG. 8, the structure may change in conjunction therewith, and the determination circuit 35 is realized by an analog circuit. Therefore, it is preferable that the determination circuit 35 is not included in the integrated circuit 46. This allows the integrated circuit 46
Can be further reduced in size than an integrated circuit incorporating the decision circuit 35. Further, when there is a design change related to the determination circuit 35, the design change of the integrated circuit 46 is not performed, so that the design change of the tablet control circuit 32 can be easily performed.

【0035】図2および図3は、液晶表示装置28の詳
細な構造を表す平面図である。液晶表示装置28の構造
は、図2に示すシングルパネル構造と、図3に示すデュ
アルパネル構造との2種類の構造があり、いずれかの構
造の液晶表示装置51,61が液晶表示装置28として
電子装置21に使用される。
FIGS. 2 and 3 are plan views showing the detailed structure of the liquid crystal display device 28. FIG. There are two types of structures of the liquid crystal display device 28, a single panel structure shown in FIG. 2 and a dual panel structure shown in FIG. 3. Used for the electronic device 21.

【0036】シングルパネル構造の液晶表示装置51
は、パネル部材52と、XおよびY座標電極制御回路5
3,54とを含んで構成される。パネル部材52は、透
光性を有する平板状の一対の基板部材と、液晶層とを含
んで構成される。一対の基板部材は、透光性を有する平
板状の2枚の基板の各一方表面に、複数本の帯状のXお
よびY座標電極56,57がそれぞれ形成され、さらに
基板の一方表面とXおよびY座標電極とを覆う配向膜が
それぞれ形成された構造を有する。XおよびY座標電極
56,57の配列は、それぞれ、帯状の各XおよびY座
標電極56,57の長手方向が相互に平行であり、かつ
該長手方向と直交する方向に沿って、予め定める間隔を
空けて並べられる配列である。パネル部材52に設定さ
れるXY直交座標系のY座標軸およびX座標軸は、Xお
よびY座標電極56,57の長手方向とそれぞれ平行で
あり、それぞれ矢符Y,Xで表す。図面では、Xおよび
Y座標電極56,57は、基板端部の2本だけを表し、
他のXおよびY座標電極56,57は省略する。液晶層
は、この一対の基板部材を、XおよびY座標電極がそれ
ぞれ形成された基板の一方表面を予め定める間隔を空け
て対向させ、かつXおよびY座標電極の長手方向が基板
部材の一方表面の法線方向から見て捩れの位置で直交す
るように配置し、一対の基板部材間の間隙の周囲を封止
して、該間隙内に液晶材料を封入することによって形成
される。
The liquid crystal display device 51 having a single panel structure
Is a panel member 52 and an X and Y coordinate electrode control circuit 5
3 and 54. The panel member 52 includes a pair of light-transmitting flat plate-shaped substrate members and a liquid crystal layer. In the pair of substrate members, a plurality of strip-shaped X and Y coordinate electrodes 56 and 57 are formed on one surface of each of two light-transmitting flat substrates, and further, one surface of the substrate and X and Y It has a structure in which an alignment film covering the Y coordinate electrode is formed. The arrangement of the X and Y coordinate electrodes 56 and 57 is such that the longitudinal direction of each of the strip-shaped X and Y coordinate electrodes 56 and 57 is parallel to each other and a predetermined interval along a direction orthogonal to the longitudinal direction. Is an array that can be arranged with. The Y coordinate axis and the X coordinate axis of the XY orthogonal coordinate system set on the panel member 52 are parallel to the longitudinal directions of the X and Y coordinate electrodes 56 and 57, respectively, and are represented by arrows Y and X, respectively. In the drawing, the X and Y coordinate electrodes 56, 57 represent only two of the substrate edges,
Other X and Y coordinate electrodes 56 and 57 are omitted. The liquid crystal layer opposes the pair of substrate members with one surface of the substrate on which the X and Y coordinate electrodes are respectively formed at a predetermined interval, and the longitudinal direction of the X and Y coordinate electrodes is one surface of the substrate member. Are formed so as to be orthogonal to each other at the twisted position when viewed from the normal direction, and to seal the periphery of the gap between the pair of substrate members and to enclose a liquid crystal material in the gap.

【0037】このように形成されたパネル部材52のう
ち、一対の基板部材のうちのいずれか一方基板部材の基
板の他方表面を、液晶表示装置28の表示検出領域とす
る。前述の照明装置29は、一対の基板部材のうちのい
ずれか他方基板部材の基板の他方表面側に近接して設置
される。また、パネル部材52の基板の一方表面の法線
方向から見て、XおよびY座標電極56,57が交差し
て対向する交差部分に、表示検出領域の画素が形成され
る。画素は、表示検出領域内に行列状に配置され、Xお
よびY方向にそれぞれ平行な行および列を形成する。表
示検出領域内の任意の指示点の位置座標は、上述のXY
直交座標系で表される。
In the panel member 52 thus formed, the other surface of one of the pair of substrate members is used as a display detection area of the liquid crystal display device 28. The above-described lighting device 29 is installed close to the other surface side of the substrate of one of the pair of substrate members. When viewed from the normal direction of one surface of the substrate of the panel member 52, pixels of the display detection area are formed at intersections where the X and Y coordinate electrodes 56 and 57 intersect and face each other. The pixels are arranged in a matrix in the display detection area, and form rows and columns parallel to the X and Y directions, respectively. The position coordinates of an arbitrary designated point in the display detection area are as described above in XY.
Expressed in a rectangular coordinate system.

【0038】X座標電極制御回路53は、たとえばパネ
ル部材52のX方向に平行な縁部に隣接するように設置
され、各X座標電極56の一方端部と個別的に電気的に
接続される。Y座標電極制御回路53は、たとえばパネ
ル部材52のY方向に平行な縁部に隣接して設置され、
各Y座標電極57の一方端部と個別的に電気的に接続さ
れる。XおよびY座標電極制御回路53,54は、Xお
よびY座標電極56,57に、予め定める表示電圧また
は検出電圧を、それぞれ個別的に印加する。XおよびY
座標電極制御回路53,54は、請求項の選択手段に当
たる。
The X coordinate electrode control circuit 53 is installed, for example, adjacent to an edge of the panel member 52 parallel to the X direction, and is electrically connected to one end of each X coordinate electrode 56 individually. . The Y coordinate electrode control circuit 53 is installed, for example, adjacent to an edge of the panel member 52 parallel to the Y direction.
Each Y coordinate electrode 57 is individually electrically connected to one end. The X and Y coordinate electrode control circuits 53 and 54 individually apply a predetermined display voltage or detection voltage to the X and Y coordinate electrodes 56 and 57, respectively. X and Y
The coordinate electrode control circuits 53 and 54 correspond to the selecting means in the claims.

【0039】全てのXおよびY座標電極56,57のう
ち、上述の特定座標電極は、前述の表示制御信号および
検出制御信号に応じて選択される。表示および検出制御
信号は、後述するように、それぞれ複数種類の個別信号
の集合であり、本実施形態の液晶表示装置では,クロッ
ク信号、データ信号、ラッチパルス信号、モジュレーシ
ョン信号およびフレーム信号の5種類の個別信号が含ま
れるものとする。図面では、前記各信号を、「SCL
K」,「DATA」,「LP」,「M」,「FRM」と
表す。
Of the X and Y coordinate electrodes 56 and 57, the specific coordinate electrode described above is selected according to the display control signal and the detection control signal. The display and detection control signals are each a set of a plurality of types of individual signals, as will be described later. Are included. In the drawing, each signal is referred to as “SCL
K "," DATA "," LP "," M "," FRM ".

【0040】上述の各個別信号は、異なる信号線を介し
て伝達され、さらにXおよびY座標電極制御回路53,
54に個別的に与えられる。具体的には、X座標電極制
御回路53には、データ信号、クロック信号、ラッチパ
ルス信号、およびモジュレーション信号が与えられる。
Y座標電極制御回路54には、モジュレーション信号、
ラッチパルス信号、およびフレーム信号が与えられる。
Each of the above-mentioned individual signals is transmitted through a different signal line.
54 individually. Specifically, the X coordinate electrode control circuit 53 is provided with a data signal, a clock signal, a latch pulse signal, and a modulation signal.
A modulation signal,
A latch pulse signal and a frame signal are provided.

【0041】液晶表示装置28のY座標電極制御回路5
4は、フレーム信号とラッチパルス信号によって制御さ
れ、検出電圧または表示電圧を印加するべき特定座標電
極を決定する。たとえば、フレーム信号が与えられたと
き、Y座標電極制御回路54は、Y座標が0である位置
に配置される座標電極を、特定座標電極として選択す
る。フレーム信号が与えられた後、ラッチパルス信号の
パルスが入力される毎に、Y座標電極制御回路54は、
該パルス入力前の特定座標電極のY座標が増加する方向
側に隣接して配置される座標電極を、次の特定座標電極
とするように、順次的に変更する。
The Y coordinate electrode control circuit 5 of the liquid crystal display device 28
Reference numeral 4 is controlled by a frame signal and a latch pulse signal, and determines a specific coordinate electrode to which a detection voltage or a display voltage is to be applied. For example, when a frame signal is given, the Y coordinate electrode control circuit 54 selects a coordinate electrode arranged at a position where the Y coordinate is 0 as a specific coordinate electrode. After the frame signal is applied, each time a pulse of the latch pulse signal is input, the Y coordinate electrode control circuit 54
The coordinate electrodes arranged adjacent to the direction of increasing the Y coordinate of the specific coordinate electrode before the pulse input are sequentially changed so as to be the next specific coordinate electrode.

【0042】さらに、XおよびY座標電極制御回路5
3,54には、電力供給源59から該回路53,54が
作動するための電力が供給される。さらにXおよびY座
標電極制御回路53,54には、濃度調整回路60から
濃度調整信号が与えられる。濃度調整回路60は、液晶
表示装置51の表示検出領域内で、白色画素および黒色
画素の濃度および両画素の濃度差分を調整する。
Further, an X and Y coordinate electrode control circuit 5
Power for operating the circuits 53 and 54 is supplied to the power supplies 3 and 54 from a power supply source 59. Further, the X and Y coordinate electrode control circuits 53 and 54 receive a density adjustment signal from the density adjustment circuit 60. The density adjusting circuit 60 adjusts the density of the white pixel and the black pixel and the density difference between the two pixels in the display detection area of the liquid crystal display device 51.

【0043】デュアルパネル構造の液晶表示装置61
は、シングルパネル構造の液晶表示装置を2つ組み合わ
せた構造を有する。液晶表示装置61は、具体的には、
第1および第2パネル部材62,63、第1および第2
X座標電極制御回路64,65、ならびに第1および第
2Y座標電極制御回路66,67を有する。第1および
第2パネル部材62,63は同一構造を有し、液晶表示
装置51のパネル部材52と比較して、基板のY方向の
幅と、X座標電極56の長手方向の長さと、Y座標電極
57の本数とがそれぞれ半分である点が異なり、残余の
構造はパネル部材52と等しい。第1および第2X座標
電極制御回路64,65ならびに第1および第2Y座標
電極制御回路66,67は、XおよびY座標電極制御回
路53,54と比較して、制御するべきXおよびY座標
電極の構造がシングルパネル構造の液晶表示装置51の
XおよびY座標電極56,57と異なる点に関連する部
分の構造および挙動が異なり、残余の構造および挙動は
等しい。
A liquid crystal display device 61 having a dual panel structure
Has a structure in which two liquid crystal display devices having a single panel structure are combined. The liquid crystal display device 61 is, specifically,
First and second panel members 62 and 63, first and second panel members
It has X coordinate electrode control circuits 64 and 65 and first and second Y coordinate electrode control circuits 66 and 67. The first and second panel members 62 and 63 have the same structure, and are different from the panel member 52 of the liquid crystal display device 51 in that the width of the substrate in the Y direction, the length of the X coordinate electrode 56 in the longitudinal direction, and Y The difference is that the number of coordinate electrodes 57 is half each, and the remaining structure is the same as the panel member 52. The first and second X coordinate electrode control circuits 64 and 65 and the first and second Y coordinate electrode control circuits 66 and 67 compare the X and Y coordinate electrode control circuits 53 and 54 with the X and Y coordinate electrodes to be controlled. Are different from the X and Y coordinate electrodes 56 and 57 of the liquid crystal display device 51 having a single panel structure in the structure and behavior of the portions related to the difference, and the remaining structure and behavior are the same.

【0044】図4は、切換回路42の具体的構造を表す
ブロック図である。切換回路42は、表示および検出制
御信号に含まれる個別信号と同数の切換素子を含んで構
成され、本実施形態の切換回路42は、5個の切換素子
71〜75を含んで構成される。
FIG. 4 is a block diagram showing a specific structure of the switching circuit 42. The switching circuit 42 is configured to include the same number of switching elements as the individual signals included in the display and detection control signals, and the switching circuit 42 of the present embodiment is configured to include five switching elements 71 to 75.

【0045】切換素子71は、2つの個別信号入力端子
71A,71Bと、切換信号入力端子71Sと、単一の
出力端子71Oを有する。前述の表示制御回路31およ
び中央処理回路37は、表示および検出制御信号の後述
のデータ信号を、個別信号入力端子71A,71Bから
並列して切換素子71に与える。中央処理回路37の切
換制御部50は、後述の予め定める時間周期毎に、表示
および検出制御信号のうちから液晶表示装置28に与え
るべきいずれか一方制御信号を選ぶ。具体的には、切換
制御部50は、表示検出装置24で表示動作を行うと
き、表示制御信号を選び、表示検出装置24で座標検出
動作を行うとき、検出制御信号を選ぶ。切換制御部50
は、前記いずれか一方制御信号を液晶表示装置28に与
えるように切換回路42を制御するための前述の切換制
御信号を生成して、切換素子71の切換信号入力端子7
1Sから切換素子71に与える。
The switching element 71 has two individual signal input terminals 71A and 71B, a switching signal input terminal 71S, and a single output terminal 71O. The display control circuit 31 and the central processing circuit 37 supply data signals of display and detection control signals to the switching element 71 in parallel from the individual signal input terminals 71A and 71B. The switching control unit 50 of the central processing circuit 37 selects one of the display and detection control signals to be given to the liquid crystal display device 28 from the display and detection control signals at predetermined time periods described later. Specifically, the switching control unit 50 selects a display control signal when performing a display operation with the display detection device 24, and selects a detection control signal when performing a coordinate detection operation with the display detection device 24. Switching control unit 50
Generates the above-described switching control signal for controlling the switching circuit 42 so as to supply one of the control signals to the liquid crystal display device 28, and generates the switching signal input terminal 7 of the switching element 71.
1S to the switching element 71.

【0046】切換素子71は、切換制御信号が与えられ
ると、個別信号入力端子71A,71Bのうち、切換制
御信号が表す前記いずれか一方制御信号のデータ信号が
供給される個別信号入力端子が出力端子71Oと接続さ
れるように、接点を切換える。これによって、該個別信
号入力端子に供給されるデータ信号が切換素子71外部
に導出されて、X座標電極制御回路53;64,65に
与えられる。
When a switching control signal is applied, switching element 71 outputs an individual signal input terminal, to which the data signal of one of the control signals represented by the switching control signal is supplied, from among individual signal input terminals 71A and 71B. The contact is switched so as to be connected to the terminal 71O. As a result, the data signal supplied to the individual signal input terminal is led out of the switching element 71 and applied to the X coordinate electrode control circuits 53;

【0047】切換素子72〜75の構造は、切換素子7
1と等しい。また切換素子72の挙動は、個別信号入力
端子72A,72Bに与えられる個別信号が、クロック
信号である点だけが異なり、残余の挙動は切換素子71
と等しい。また切換素子73の挙動は、個別信号入力端
子73A,73Bに与えられる個別信号が、ラッチパル
ス信号である点だけが異なり、残余の挙動は切換素子7
1と等しい。また切換素子74の挙動は、個別信号入力
端子74A,74Bに与えられる個別信号が、モジュレ
ーション信号である点だけが異なり、残余の挙動は切換
素子71と等しい。また切換素子75の挙動は、個別信
号入力端子75A,75Bに与えられる個別信号が、フ
レーム信号である点だけが異なり、残余の挙動は切換素
子71と等しい。構造および挙動の等しい部分の説明は
省略する。
The structure of the switching elements 72 to 75 is
Equal to 1. The behavior of switching element 72 is different only in that the individual signal applied to individual signal input terminals 72A and 72B is a clock signal, and the remaining behavior is that of switching element 71.
Is equal to The behavior of the switching element 73 is different only in that the individual signals supplied to the individual signal input terminals 73A and 73B are latch pulse signals.
Equal to 1. The behavior of the switching element 74 is different only in that the individual signals supplied to the individual signal input terminals 74A and 74B are modulation signals, and the remaining behavior is the same as that of the switching element 71. The behavior of the switching element 75 is different only in that the individual signals applied to the individual signal input terminals 75A and 75B are frame signals, and the remaining behavior is the same as that of the switching element 71. A description of parts having the same structure and behavior is omitted.

【0048】これら各切換素子71〜75は、個別の切
換制御信号が与えられて、個別的に操作されてもよい。
また、各切換素子71〜75で切換される個別信号入力
端子71A〜75A,71B〜75Bの変更タイミング
は全て一致するので、切換制御部50で単一の切換制御
信号を生成させ、この単一の切換制御信号をそれぞれ切
換素子71〜75の切換信号入力端子71S〜75Sに
与えて、切換素子71〜75を制御させてもよい。これ
によって、切換制御信号を単一の信号で実現することが
できるので、個別に切換制御信号を生成するときより
も、切換制御部50での信号生成動作を簡略化すること
ができる。
Each of these switching elements 71 to 75 may be individually operated by receiving an individual switching control signal.
Further, since the change timings of the individual signal input terminals 71A to 75A and 71B to 75B switched by the switching elements 71 to 75 are all the same, the switching control unit 50 generates a single switching control signal, and May be applied to the switching signal input terminals 71S-75S of the switching elements 71-75 to control the switching elements 71-75. As a result, the switching control signal can be realized by a single signal, so that the signal generation operation in the switching control unit 50 can be simplified as compared with the case where the switching control signals are individually generated.

【0049】以下にインタフェイス回路41内のレジス
タ群43の詳細な構造を、図5〜図10を用いて説明す
る。
The detailed structure of the register group 43 in the interface circuit 41 will be described below with reference to FIGS.

【0050】レジスタ群43内には、データレジスタ9
1、制御レジスタ92、コマンドレジスタ93、ステー
タスレジスタ94、フラグレジスタ95、および機種レ
ジスタ96が含まれる。また、XおよびY走査ライン数
レジスタおよび走査ライン数レジスタが含まれる。たと
えば、データレジスタ91は16個のストアセルを有す
る16ビットのレジスタで実現される。またたとえば、
各レジスタ92〜96は、それぞれ8個のストアセルを
有する8ビットのレジスタで実現される。図面では、以
後、各ストアセルを矩形領域で表す。また、各レジスタ
91〜96の各ストアセルのうち、図面上で右端から数
えて1〜16番目のストアセルに記憶されるビットを、
それぞれビットb0〜b15と称する。これらビットb
0〜b15は、図面では、そのビットが記憶されるべき
ストアセルを表す矩形領域内に符号として付す。
The register group 43 includes a data register 9
1, a control register 92, a command register 93, a status register 94, a flag register 95, and a model register 96. It also includes an X and Y scan line number register and a scan line number register. For example, data register 91 is implemented by a 16-bit register having 16 store cells. Also, for example,
Each of the registers 92 to 96 is realized by an 8-bit register having eight store cells. In the drawing, each store cell is hereinafter represented by a rectangular area. The bits stored in the 1st to 16th store cells counted from the right end in the drawing among the respective store cells of the registers 91 to 96 are:
These are referred to as bits b0 to b15, respectively. These bits b
In the drawing, 0 to b15 are assigned as symbols in a rectangular area representing a store cell in which the bit is to be stored.

【0051】図5は、データレジスタ91の具体的構造
を表す模式図である。データレジスタ91は、表示およ
び検出制御信号のうちで切換回路42に切換されたいず
れか一方信号のデータ信号を、予め定めるビット数毎に
分割し、順次的に記憶する。このデータ信号は、液晶表
示装置28の各X座標電極56への表示および検出電圧
の印加の有無を表す。予め定めるビット数は、データビ
ット長によって定められる。このデータビット長は、X
座標電極制御回路53;64,65が並列に授受するこ
とができるビット数を表し、たとえばX座標電極制御回
路53;64,65のデータ信号入力端子の端子数で決
定される。
FIG. 5 is a schematic diagram showing a specific structure of the data register 91. The data register 91 divides the data signal of one of the display and detection control signals, which is switched to the switching circuit 42, for each predetermined number of bits, and sequentially stores them. This data signal indicates the presence or absence of display and detection voltage application to each X coordinate electrode 56 of the liquid crystal display device 28. The predetermined number of bits is determined by the data bit length. The data bit length is X
The number of bits that can be transmitted and received in parallel by the coordinate electrode control circuits 53; 64, 65 is determined by, for example, the number of data signal input terminals of the X coordinate electrode control circuits 53; 64, 65.

【0052】データレジスタ91の全ビットb0〜b1
5のうち、データの記憶に用いられるビットの数は、デ
ータビット長と同数であり、残余のビットは使用されな
い。また、液晶表示装置28がデュアルパネル構造の液
晶表示装置61であるとき、データ信号は分割され、第
1および第2X座標電極制御回路64,65にそれぞれ
並列に与えられる。このときデータレジスタは、第1X
座標電極制御回路64に与えるデータ信号のビットをビ
ットb0から順次的に記憶させ、第2X座標電極制御回
路65に与えるデータ信号のビットを、ビットb8から
順次的に記憶させる。
All bits b0 to b1 of data register 91
Of 5, the number of bits used for storing data is the same as the data bit length, and the remaining bits are not used. When the liquid crystal display device 28 is a liquid crystal display device 61 having a dual panel structure, the data signal is divided and applied to the first and second X coordinate electrode control circuits 64 and 65 in parallel. At this time, the data register stores
The bits of the data signal applied to the coordinate electrode control circuit 64 are sequentially stored from bit b0, and the bits of the data signal applied to the second X coordinate electrode control circuit 65 are sequentially stored from bit b8.

【0053】このため、たとえばデータビット長が4ビ
ットである4ビットシングルパネル構造の液晶表示装置
を用いる場合、データ信号の授受には、ビットb0〜b
3が用いられ、残余のビットb4〜b15は使用されな
い。また、データビット長が8ビットである8ビットシ
ングルパネル構造の液晶表示装置を用いる場合、データ
信号の授受には、ビットb0〜b7が用いられ、残余の
ビットb8〜b15は使用されない。さらにまた、4ビ
ットデュアルパネル構造の液晶表示装置を用いる場合、
データ信号の授受には、ビットb0〜b4,b8〜b1
1が用いられ、残余のビットb4〜b7,b12〜15
は用いられない。また、8ビットデュアルパネル構造の
液晶表示装置を用いる場合、データ信号の授受には、全
ビットb0〜15が用いられる。具体的には、データレ
ジスタ91とインタフェイス回路41とを接続すると
き、使用するビットが出力される出力端子と、インタフ
ェイス回路の入出力端子とを接続し、残余の出力端子は
接続しない。X座標電極制御回路53;64,65に与
えるべきデータ信号は、接続された出力端子だけから出
力されるように分割して記憶される。
Therefore, for example, when a 4-bit single panel liquid crystal display device having a data bit length of 4 bits is used, the transmission and reception of the data signal are performed using bits b0 to b
3 are used, and the remaining bits b4 to b15 are not used. When an 8-bit single panel liquid crystal display device having a data bit length of 8 bits is used, bits b0 to b7 are used for transmitting and receiving data signals, and the remaining bits b8 to b15 are not used. Furthermore, when a liquid crystal display device having a 4-bit dual panel structure is used,
To transmit and receive the data signal, bits b0 to b4, b8 to b1
1 is used, and the remaining bits b4 to b7 and b12 to 15
Is not used. When an 8-bit dual panel liquid crystal display device is used, all bits b0 to b15 are used for data signal transmission and reception. Specifically, when connecting the data register 91 and the interface circuit 41, the output terminal from which the bit to be used is output is connected to the input / output terminal of the interface circuit, and the remaining output terminals are not connected. The data signals to be supplied to the X coordinate electrode control circuits 53; 64, 65 are divided and stored so as to be outputted only from the connected output terminals.

【0054】図6は、制御レジスタ92の具体的構造
と、各ビットb0〜b7が表す信号とを示す模式図であ
る。制御レジスタ92は、表示動作時と座標検出動作時
とでは、各ビットb0〜b7に記憶されるデジタル信号
が表す内容が異なる。制御レジスタ92の記憶内容の切
換えは、まず、制御レジスタ92のビットb5の値を0
にリセットすることで、照明装置29への出力制御信号
を、照明装置29が消灯するように制御する。さらに、
ビットb2で表される表示制御信号のフレーム信号を読
出すことで、動作を切換える。
FIG. 6 is a schematic diagram showing a specific structure of the control register 92 and signals represented by bits b0 to b7. The content of the digital signal stored in each bit b0 to b7 of the control register 92 differs between the display operation and the coordinate detection operation. Switching of the storage contents of the control register 92 is performed by first setting the value of the bit b5 of the control register 92 to 0.
, The output control signal to the lighting device 29 is controlled so that the lighting device 29 is turned off. further,
The operation is switched by reading the frame signal of the display control signal represented by bit b2.

【0055】図6(A)は表示動作時の各ビットb0〜
b7と信号との対応関係を表し、図6(B)は座標検出
動作時の各ビットb0〜b7と信号との対応関係を表
す。
FIG. 6A shows each bit b0 during the display operation.
FIG. 6B shows the correspondence between the bits b0 to b7 and the signal during the coordinate detection operation.

【0056】表示動作時には、ビットb0は、表示制御
信号のクロック信号を表す。ビットb1は、表示制御信
号のラッチパルス信号を表す。ビットb2は、表示制御
信号のフレーム信号を表す。ビットb3は、表示制御信
号のモジュレーション信号を表す。ビットb5は、照明
装置29の点灯および消灯を制御するための照明制御信
号を表す。ビットb6は、切換回路42を制御するため
の切換制御信号を表す。ビットb4,b7は未使用であ
り、表す信号はない。
At the time of display operation, bit b0 represents a clock signal of a display control signal. Bit b1 represents a latch pulse signal of the display control signal. Bit b2 represents the frame signal of the display control signal. Bit b3 represents the modulation signal of the display control signal. Bit b5 represents a lighting control signal for controlling lighting and extinguishing of lighting device 29. Bit b6 represents a switching control signal for controlling switching circuit 42. Bits b4 and b7 are unused and have no signal to represent.

【0057】座標検出動作時には、ビットb0は、検出
制御信号のクロック信号を表す。ビットb1は、検出制
御信号のラッチパルス信号を表す。ビットb2は、検出
制御信号のフレーム信号を表す。ビットb3は、検出制
御信号のモジュレーション信号を表す。ビットb5は、
ペン部材34からの前述の操作信号を表す。ビットb6
は、判定回路35からの前述の指示信号を表す。ビット
b4,b7は未使用であり、表す信号はない。
At the time of the coordinate detection operation, the bit b0 represents the clock signal of the detection control signal. Bit b1 represents a latch pulse signal of the detection control signal. Bit b2 represents the frame signal of the detection control signal. Bit b3 represents the modulation signal of the detection control signal. Bit b5 is
This represents the aforementioned operation signal from the pen member 34. Bit b6
Represents the above-mentioned instruction signal from the determination circuit 35. Bits b4 and b7 are unused and have no signal to represent.

【0058】図7は、コマンドレジスタ93の具体的構
造と、各ビットb0〜b7が表す信号とを示す模式図で
ある。コマンドレジスタ93には、ホスト装置23およ
び表示制御回路31からの指示に応じて中央処理回路3
7が生成したコマンド信号、、および中央処理回路37
が座標検出動作のために独自に生成したコマンド信号が
書込まれる。コマンド信号は、中央処理回路37が実施
するべき処理動作を表す信号であり、コマンドコードと
コマンドデータとが含まれる。コマンドコードは、中央
処理回路37が実施すべき処理動作を表し、複数種類準
備される。たとえば、コマンドコードは6ビットのデジ
タル信号であり、最大で32種類の制御動作を表すこと
ができる。コマンドデータは、コマンドコードが表す処
理動作を中央処理回路37が実施するときに必要とされ
る情報、たとえばパラメータの値を表す。制御レジスタ
93は、まずコマンドコードを記憶し、記憶されたコマ
ンドコードが読み出された後、次いで、コマンドデータ
を記憶する。
FIG. 7 is a schematic diagram showing a specific structure of the command register 93 and signals represented by bits b0 to b7. The command register 93 stores the central processing circuit 3 in response to an instruction from the host device 23 and the display control circuit 31.
7 and the central processing circuit 37
, A command signal independently generated for the coordinate detecting operation is written. The command signal is a signal indicating a processing operation to be performed by the central processing circuit 37, and includes a command code and command data. The command code represents a processing operation to be performed by the central processing circuit 37, and a plurality of types are prepared. For example, the command code is a 6-bit digital signal, and can represent up to 32 types of control operations. The command data represents information required when the central processing circuit 37 performs the processing operation represented by the command code, for example, a parameter value. The control register 93 first stores a command code, and after reading out the stored command code, stores the command data.

【0059】図7(A)には、コマンドコードを記憶さ
せるときの各ビットb0〜b7とデジタル信号との対応
関係を表す。ビットb7は、制御レジスタ93に現在記
憶されるデジタル信号が、コマンドコードおよびコマン
ドデータのいずれであるを表し、たとえば、ビットb7
の値が1であるとき記憶されるデジタル信号はコマンド
コードであり、値が0であるときコマンドデータである
とする。コマンドコードが記憶されるとき、ビットb1
〜b6は、コマンドコードを表す。ビットb0はコマン
ドコードのオプションであって、コマンドコードに対す
るコマンドデータが1ビットのデジタル信号であるとき
に、そのコマンドデータを表す。
FIG. 7A shows the correspondence between the bits b0 to b7 and the digital signal when the command code is stored. Bit b7 indicates whether the digital signal currently stored in control register 93 is either a command code or command data. For example, bit b7
It is assumed that the digital signal stored when the value is 1 is a command code, and that when the value is 0 is command data. When the command code is stored, bit b1
To b6 represent command codes. Bit b0 is an option of the command code, and represents the command data when the command data for the command code is a 1-bit digital signal.

【0060】図7(B)は、コマンドデータを記憶させ
るときの各ビットb0〜b7とデジタル信号との対応関
係を表す。コマンドデータが記憶されるとき、ビットb
0〜b6は、コマンドデータを表す。コマンドデータが
2ビット以上のデジタル信号である場合、コマンドデー
タの先頭のビットは、コマンドコードを記憶させるとき
のビットb0に記憶されるので、コマンドデータを記憶
させるときには先頭のビットの次のビットから末尾のビ
ットまでの残余のビットを記憶する。このときビットb
7の値は0に定められる。さらに、元のコマンドデータ
が9ビット以上のデジタル信号であるとき、前記残余の
ビットは7ビットずつに分割され、コマンドレジスタ9
3の記憶内容が読出されるたびに、順次的に書込まれて
記憶される。
FIG. 7B shows the correspondence between the bits b0 to b7 and the digital signal when the command data is stored. When command data is stored, bit b
0 to b6 represent command data. When the command data is a digital signal of 2 bits or more, the first bit of the command data is stored in the bit b0 when the command code is stored. Store the remaining bits up to the last bit. At this time, bit b
The value of 7 is set to 0. Further, when the original command data is a digital signal of 9 bits or more, the remaining bits are divided into 7 bits, and the command register 9
Every time the storage contents of No. 3 are read, they are sequentially written and stored.

【0061】図8は、スターテスレジスタ94の具体的
な構造と、各ビットb0〜b7が表す信号を示す模式図
である。スターテスレジスタ94は、表示検出装置24
の現在の作動状態、ならびに中央処理回路37で実施さ
れた座標検出動作およびコマンド処理動作の動作結果を
表す。ビットb0は、コマンドレジスタ93に現在記憶
されるデジタル信号が、コマンドデータであることを表
す。ビットb1は、中央処理回路37で実施されたコマ
ンド処理動作が異常終了したことを表す。ビットb4は
中央処理回路37で実施されたコマンド処理動作が正常
終了したことを表す。ビットb5は、ペン部材34によ
って指示される表示検出領域内の指示点がないことを表
す。ビットb6は、中央処理回路37で実施された座標
検出動作が正常終了したことを表す。ビットb7は、ス
ターテスレジスタ94に記憶される信号が、中央処理回
路37の作動状態および動作結果を表すステータスであ
ることを表し、値が1に固定される。ビットb2,b3
は未使用であって、表す信号はない。
FIG. 8 is a schematic diagram showing the specific structure of the status register 94 and the signals represented by the bits b0 to b7. The status register 94 includes the display detection device 24.
, And the operation results of the coordinate detection operation and the command processing operation performed by the central processing circuit 37. Bit b0 indicates that the digital signal currently stored in command register 93 is command data. Bit b1 indicates that the command processing operation performed by the central processing circuit 37 has been abnormally terminated. Bit b4 indicates that the command processing operation performed by the central processing circuit 37 has been completed normally. The bit b5 indicates that there is no designated point in the display detection area designated by the pen member 34. Bit b6 indicates that the coordinate detection operation performed by the central processing circuit 37 has been completed normally. Bit b7 indicates that the signal stored in status register 94 is a status indicating the operation state and operation result of central processing circuit 37, and the value is fixed to 1. Bits b2, b3
Is unused and has no signal to represent.

【0062】図9は、フラグレジスタ95の具体的な構
造と、各ビットb0〜b7が表すフラグを示す模式図で
ある。フラグレジスタの各ビットb0〜b7は、それぞ
れ中央処理回路37での処理動作に使用されるフラグの
値を表す。ビットb0は、座標検出動作の実施の有無を
表す座標検出フラグを表す。ビットb1は、座標検出動
作を連続して実施するか否かを表す連続検出フラグを表
す。ビットb2は、後述の座標検出動作での走査手法を
選択するための走査手法フラグを表す。ビットb3は、
指示点の有無を表す指示点フラグを表す。ビットb5
は、後述の座標検出動作で走査対象とする液晶表示装置
28のパネル部材を表すパネルセレクトフラグを表す。
ビットb6は、照明装置29の点灯および消灯を制御す
るための照明制御フラグを表す。ビットb7は、中央処
理回路37の割込み処理の実施の有無を表すフラグを表
す。ビットb4は未使用であって、表すべきフラグはな
い。
FIG. 9 is a schematic diagram showing the specific structure of the flag register 95 and the flags represented by the bits b0 to b7. Each bit b0 to b7 of the flag register represents the value of a flag used for the processing operation in the central processing circuit 37. Bit b0 represents a coordinate detection flag indicating whether or not the coordinate detection operation is performed. Bit b1 represents a continuous detection flag indicating whether to continuously execute the coordinate detection operation. Bit b2 represents a scanning method flag for selecting a scanning method in a coordinate detection operation described later. Bit b3 is
An indication point flag indicating the presence or absence of an indication point is shown. Bit b5
Represents a panel select flag indicating a panel member of the liquid crystal display device 28 to be scanned in the coordinate detection operation described later.
Bit b6 represents a lighting control flag for controlling lighting and extinguishing of lighting device 29. The bit b7 indicates a flag indicating whether or not the interrupt processing of the central processing circuit 37 is performed. Bit b4 is unused and has no flags to represent.

【0063】図10は、機種レジスタ96の具体的な構
造と、各ビットb0〜b7が表す液晶表示装置の構造名
称を表す模式図である。ビットb0は、液晶表示装置2
8が、たとえばTFT(薄層トランジスタ)を用いるよ
うな、アクティブマトリクス構造の液晶表示装置である
か否かを表す。ビットb1は、液晶表示装置28が、シ
ングルパネル構造の液晶表示装置51であるか否かを表
す。ビットb2は、液晶表示装置28が、デュアルパネ
ル構造の液晶表示装置61であるか否かを表す。ビット
b3は、X座標電極制御回路53;64,65のデータ
ビット長を表し、具体的には、値が0のときにはデータ
ビット長が4ビットであることを表し、値が1のときに
はデータビット長が8ビットであることを表す。ビット
b4は、上述のデータビット長が16ビットであるか否
かを表す。ビットb7は、液晶表示装置28が、上述の
構造以外の別の構造の装置であるか否かを表す。ビット
b5,b6は未使用であって、表すべき構造はない。
FIG. 10 is a schematic diagram showing a specific structure of the model register 96 and a structure name of the liquid crystal display device represented by each bit b0 to b7. The bit b0 is set in the liquid crystal display device 2
Reference numeral 8 indicates whether or not the liquid crystal display device has an active matrix structure, for example, using a TFT (thin layer transistor). The bit b1 indicates whether the liquid crystal display device 28 is a liquid crystal display device 51 having a single panel structure. The bit b2 indicates whether the liquid crystal display device 28 is a liquid crystal display device 61 having a dual panel structure. The bit b3 represents the data bit length of the X coordinate electrode control circuit 53; 64, 65. Specifically, when the value is 0, it indicates that the data bit length is 4 bits. Indicates that the length is 8 bits. The bit b4 indicates whether the data bit length is 16 bits. The bit b7 indicates whether the liquid crystal display device 28 is a device having another structure other than the above structure. Bits b5 and b6 are unused and have no structure to represent.

【0064】表示検出装置24はいわゆる表示一体型タ
ブレット装置であり、液晶表示装置28を、表示動作の
ためと座標検出動作のためとに、周期的に交互に使用す
る。
The display detection device 24 is a so-called display-integrated tablet device, and uses the liquid crystal display device 28 alternately for a display operation and a coordinate detection operation.

【0065】液晶表示装置28を表示動作のために用い
るとき、XおよびY座標電極制御回路53,54;64
〜67には、インタフェイス回路41を介して、表示制
御回路31からの表示制御信号が与えられる。
When the liquid crystal display device 28 is used for a display operation, the X and Y coordinate electrode control circuits 53, 54;
The display control signal from the display control circuit 31 is supplied to the display control circuit 67 through the interface circuit 41.

【0066】Y座標電極制御回路54;66,67は、
フレーム信号およびラッチパルス信号に応じて、順次的
に各Y座標電極57に予め定める表示走査電圧を印加す
る。X座標電極制御回路53;64,65は、ラッチパ
ルス信号と同期したクロック信号によってY座標電極制
御回路54;66,67と同期し、全X座標電極56
に、表示走査電圧が印加される列に応じて選択的に、デ
ータ信号に基づいて予め定められる表示データ電圧を印
加する。これによって、表示走査電圧が印加されたY座
標電極56と、表示データ電圧が印加されたX座標電極
56との間の電圧が、予め定める大きさの表示電圧にな
り、両電極56,57間に液晶層の状態を定常状態から
変更させるような強さの予め定める表示電界が発生す
る。
The Y coordinate electrode control circuit 54;
A predetermined display scanning voltage is sequentially applied to each Y coordinate electrode 57 in accordance with the frame signal and the latch pulse signal. The X coordinate electrode control circuits 53; 64, 65 are synchronized with the Y coordinate electrode control circuits 54; 66, 67 by a clock signal synchronized with the latch pulse signal, and all the X coordinate electrodes 56
Then, a predetermined display data voltage is applied selectively based on the data signal according to the column to which the display scanning voltage is applied. As a result, the voltage between the Y-coordinate electrode 56 to which the display scanning voltage is applied and the X-coordinate electrode 56 to which the display data voltage is applied becomes a display voltage of a predetermined magnitude. Then, a predetermined display electric field having such a strength as to change the state of the liquid crystal layer from the steady state is generated.

【0067】ゆえに、たとえば、表示走査電圧が印加さ
れるY座標電極56を含む前記1行の画素のうち、X座
標電極56に表示電圧が印加された画素は光を遮断する
黒色画素となり、残余の画素の液晶層は光を透過させる
白色画素になる。このような動作を、Y座標が増加する
方向の各行毎に順次的に実施することによって、表示検
出領域内の全画素の表示状態がそれぞれ定められ、これ
ら画素の組合わせによって画像が目視表示される。ま
た、液晶表示装置がカラー表示を行う場合、赤青緑の各
単色光を透過させるフィルタをかぶせられた3つの単色
画素をX方向に並べて単一の画素が形成されるので、各
単色画素毎に上述のように表示状態が定められる。
Therefore, for example, of the pixels in the one row including the Y coordinate electrode 56 to which the display scanning voltage is applied, the pixel to which the display voltage is applied to the X coordinate electrode 56 is a black pixel that blocks light, and The liquid crystal layer of each pixel becomes a white pixel that transmits light. By sequentially performing such an operation for each row in the direction in which the Y coordinate increases, the display state of all pixels in the display detection area is determined, and an image is visually displayed by a combination of these pixels. You. When the liquid crystal display device performs color display, a single pixel is formed by arranging in the X direction three monochromatic pixels covered with a filter that transmits red, blue, and green monochromatic lights. The display state is determined as described above.

【0068】液晶層の状態はXおよびY座標電極56,
57間の電圧の値によって定められるが、この電圧値が
変化されたとき、電圧変化に連動する液晶層の状態変化
に要する時間は、電圧変化に要する時間より長いので、
電圧変化直後には液晶層の状態が保持される。単一回の
座標検出動作は、上述の表示期間に続く期間であって、
表示期間に定められる液晶層の状態を保持することがで
きる座標検出期間内に実施される。これによって、座標
検出期間内には、表示期間内に液晶表示装置28の表示
検出領域に目視表示された画像が保持される。
The state of the liquid crystal layer is determined by the X and Y coordinate electrodes 56,
It is determined by the value of the voltage between 57. When this voltage value is changed, the time required for the state change of the liquid crystal layer in conjunction with the voltage change is longer than the time required for the voltage change.
Immediately after the voltage change, the state of the liquid crystal layer is maintained. The single coordinate detection operation is a period following the above-described display period,
This is performed within a coordinate detection period in which the state of the liquid crystal layer determined in the display period can be maintained. As a result, during the coordinate detection period, an image visually displayed in the display detection area of the liquid crystal display device 28 during the display period is held.

【0069】電子装置21の操作者は、液晶表示装置2
8の表示検出領域に目視表示される画像を目視しつつ、
同一の表示検出領域内の所望とする位置に、ペン部材3
4を接触させる。これによって、ペン部材の先端部が接
触する指示点の直下に位置する画素では、X座標電極5
6が液晶表示装置28の一方基板を介してペン部材34
の指示電極と近接し、またY座標電極57が液晶表示装
置28の一方基板および液晶層を介してペン部材34の
指示電極と近接する。この指示点の直下の画素を通過す
るXおよびY座標電極56,57に、それぞれ予め定め
る検出電圧が印加されて帯電したとき、指示電極と座標
電極56,57とが静電結合し、指示電極に誘導電圧が
誘起される。静電結合型のタブレット装置は、液晶表示
装置28の複数のXおよびY座標電極56,57に、そ
れぞれ個別に順次的に検出電圧を印加して帯電させつつ
指示電極に誘起される誘導電圧を検出して、誘導電圧が
検出されたときのXおよびY座標電極56,57が交差
する画素の位置座標を、指示点の位置座標として取得す
る。
The operator of the electronic device 21 is
8 while visually observing the image visually displayed in the display detection area.
The pen member 3 is placed at a desired position in the same display detection area.
4 is brought into contact. As a result, at the pixel located immediately below the designated point where the tip of the pen member contacts, the X coordinate electrode 5
6 is a pen member 34 via one substrate of the liquid crystal display device 28.
And the Y coordinate electrode 57 approaches the indicator electrode of the pen member 34 via the one substrate of the liquid crystal display device 28 and the liquid crystal layer. When a predetermined detection voltage is applied to each of the X and Y coordinate electrodes 56 and 57 passing through the pixel immediately below the designated point and charged, the designated electrode and the coordinate electrodes 56 and 57 are electrostatically coupled, and the designated electrode and the coordinate electrodes 56 and 57 are electrostatically coupled. , An induced voltage is induced. The electrostatic coupling type tablet device applies a detection voltage to each of the plurality of X and Y coordinate electrodes 56 and 57 of the liquid crystal display device 28 sequentially and individually, and charges the X and Y coordinate electrodes while inducing the induced voltage induced on the indicator electrode. The position coordinates of the pixel where the X and Y coordinate electrodes 56 and 57 intersect when the induced voltage is detected are obtained as the position coordinates of the designated point.

【0070】表示動作と座標検出動作との切換えは、切
換回路42によって、液晶表示装置28にあたえるべき
信号を、表示動作のための表示制御信号から、座標検出
動作のための検出制御信号に切換えることによって行わ
れる。これら制御信号の切換周期は、中央処理回路37
の切換制御部50で生成される切換制御信号によって制
御される。この切換周期は、たとえばホスト装置23お
よび表示制御回路31の信号の授受速度、および液晶表
示装置のデータビット長が変更されると、連動して変更
される。このとき、切換制御部50では、演算処理によ
って切換制御信号を生成するので、この演算処理を変更
するだけで、切換周期を変更することができる。したが
って、回路構造の変更の必要がないので、容易に変更す
ることができる。
The switching between the display operation and the coordinate detection operation is performed by a switching circuit 42, which switches a signal to be given to the liquid crystal display device 28 from a display control signal for the display operation to a detection control signal for the coordinate detection operation. This is done by: The switching cycle of these control signals is determined by the central processing circuit 37.
Is controlled by a switching control signal generated by the switching control unit 50 of the first embodiment. This switching cycle is changed in conjunction with, for example, a change in the signal transmission / reception speed of the host device 23 and the display control circuit 31 and a change in the data bit length of the liquid crystal display device. At this time, since the switching control unit 50 generates the switching control signal by the arithmetic processing, the switching cycle can be changed only by changing the arithmetic processing. Therefore, since there is no need to change the circuit structure, it can be easily changed.

【0071】以下に、電子装置1での座標検出動作につ
いて、詳細に説明する。
Hereinafter, the coordinate detecting operation in the electronic device 1 will be described in detail.

【0072】図11は、中央処理回路37で実施される
主処理動作の概略を示すブロック図である。電子装置2
1に電力が供給されると、ステップa1からステップa
2に進む。
FIG. 11 is a block diagram schematically showing a main processing operation performed by central processing circuit 37. Electronic device 2
1 is supplied with power, the steps a1 to a
Proceed to 2.

【0073】ステップa2では、表示検出装置24が初
期化される。具体的には、まず、中央処理回路37の故
障の有無が判定される。また、タイマ38、メモリ40
のワークエリア、およびレジスタ群43に、予め定める
初期値が設定される。初期化が終了すると、表示検出装
置24は、座標検出動作およびコマンド処理動作を実施
可能な状態になる。
At step a2, the display detecting device 24 is initialized. Specifically, first, it is determined whether or not the central processing circuit 37 has a failure. Also, a timer 38, a memory 40
In the work area and the register group 43, predetermined initial values are set. When the initialization is completed, the display detection device 24 is in a state where the coordinate detection operation and the command processing operation can be performed.

【0074】続いてステップa3では、中央処理回路3
7は、フラグレジスタ95のビットb0で表される座標
検出フラグの値を参照して、座標検出動作を実施するか
否かを判定する。座標検出フラグは、値が1のときに座
標検出動作を実施することを表し、値が0のときには座
標検出動作を実施しないことを表す。フラグレジスタ9
5のビットb0の値が1であるときは、ステップa3か
らステップa4に進んで座標検出動作を実施し、座標検
出動作が終了した後にステップa4からステップa5に
進む。座標検出動作の詳細は後述する。たとえば、フラ
グレジスタ95のビットb0の初期値は0に設定されて
いるので、ステップa2の初期化動作の終了直後には、
ステップa3からそのままステップa5に進む。
Subsequently, at step a3, the central processing circuit 3
7 refers to the value of the coordinate detection flag represented by bit b0 of the flag register 95 to determine whether or not to execute the coordinate detection operation. The coordinate detection flag indicates that the coordinate detection operation is performed when the value is 1, and indicates that the coordinate detection operation is not performed when the value is 0. Flag register 9
When the value of the bit b0 of 5 is 1, the process proceeds from step a3 to step a4 to execute the coordinate detection operation, and after the coordinate detection operation ends, the process proceeds from step a4 to step a5. Details of the coordinate detection operation will be described later. For example, since the initial value of bit b0 of flag register 95 is set to 0, immediately after the end of the initialization operation in step a2,
The process proceeds directly from step a3 to step a5.

【0075】ステップa5では、中央処理回路37は、
コマンドレジスタ93の記憶内容を参照して、コマンド
信号が書込まれているか否かを判定する。コマンド信号
が書込まれているときには、ステップa5からステップ
a6に進み、書込まれたコマンド信号が表すコマンド処
理動作を実施する。コマンド処理動作の詳細は後述す
る。コマンド処理動作が終了すると、ステップa6から
ステップa3に戻る。また、ステップa5でコマンド信
号がコマンドレジスタ93に書込まれていないと判定さ
れるときには、ステップa5からそのままステップa2
に戻る。以後、電子装置21での電力の供給が停止され
るまで、ステップa3〜a6の処理動作を繰返す。
At step a5, the central processing circuit 37
Referring to the contents stored in command register 93, it is determined whether or not a command signal has been written. When the command signal is being written, the process proceeds from step a5 to step a6, and the command processing operation represented by the written command signal is performed. Details of the command processing operation will be described later. Upon completion of the command processing operation, the flow returns from step a6 to step a3. If it is determined in step a5 that the command signal has not been written to the command register 93, the process proceeds from step a5 to step a2.
Return to Thereafter, the processing operations of steps a3 to a6 are repeated until the supply of power in the electronic device 21 is stopped.

【0076】ステップa3〜a6を繰返す間に、たとえ
ば、ホスト装置23の中央処理回路26からの指示に応
答して、中央処理回路37が座標検出動作を指示するコ
マンド信号を生成してコマンドレジスタ93に記憶させ
ると、ステップa6のコマンド処理動作で、後述するよ
うに、フラグレジスタ95のビットb0の値が1に更新
される。これによって、ステップa6から再度ステップ
a3に戻ったときに、ステップa3では座標検出フラグ
の値が座標検出動作を実施することを指示しているの
で、ステップa3からステップa4に進み、座標検出動
作を行う。また、ステップa4の座標検出動作中にコマ
ンドレジスタ93にコマンド信号が書込まれていると
き、ステップa4に続いて実施されるステップa5,a
6で、コマンド処理動作を実施する。これによって、座
標検出動作とコマンド処理動作とを、同一の中央処理回
路37でそれぞれ実施することができる。
During the repetition of steps a3 to a6, for example, in response to an instruction from central processing circuit 26 of host device 23, central processing circuit 37 generates a command signal for instructing a coordinate detecting operation, and generates a command signal in command register 93. In the command processing operation of step a6, the value of the bit b0 of the flag register 95 is updated to 1 as described later. Thus, when the process returns from step a6 to step a3 again, the value of the coordinate detection flag indicates that the coordinate detection operation is to be performed in step a3. Therefore, the process proceeds from step a3 to step a4, and the coordinate detection operation is performed. Do. When a command signal is written in the command register 93 during the coordinate detecting operation in step a4, steps a5 and a5 performed after step a4 are executed.
At 6, the command processing operation is performed. As a result, the coordinate detection operation and the command processing operation can be performed by the same central processing circuit 37.

【0077】図12は、図11の処理動作のうちのステ
ップa4で実施される中央処理回路37の座標検出動作
を概略的に説明するためのフローチャートである。図1
1の主処理動作で、ステップa3からステップa4に進
み、座標検出動作が開始されると、ステップc1からス
テップc2に進む。ステップc2では、中央処理回路3
7は、インタフェイス回路41を初期化する。具体的に
は、まず、制御レジスタ92の各ビットb0〜b7の値
を初期値に設定することで、制御レジスタ92を初期化
する。また、インタフェイス回路41から液晶表示装置
28へ与えられる制御信号が中央処理回路37からの検
出制御信号となるように、切換制御信号を生成して、切
換回路42を切換えさせる。さらに、データレジスタ9
1および制御レジスタ92の記憶内容を、検出制御信号
の各個別信号によって書換える。これによって、インタ
フェイス回路41は、座標検出動作で用いられる各種の
信号を授受する状態に設定される。インタフェイス回路
41の初期化が終了すると、ステップc3に進む。
FIG. 12 is a flowchart for schematically explaining the coordinate detection operation of the central processing circuit 37 performed in step a4 of the processing operation of FIG. FIG.
In the first main processing operation, the process proceeds from step a3 to step a4. When the coordinate detection operation is started, the process proceeds from step c1 to step c2. In step c2, the central processing circuit 3
7 initializes the interface circuit 41. More specifically, first, the control register 92 is initialized by setting the values of the bits b0 to b7 of the control register 92 to initial values. Further, a switching control signal is generated and the switching circuit 42 is switched so that the control signal given from the interface circuit 41 to the liquid crystal display device 28 becomes the detection control signal from the central processing circuit 37. Further, the data register 9
1 and the contents stored in the control register 92 are rewritten by each individual signal of the detection control signal. As a result, the interface circuit 41 is set to a state in which various signals used in the coordinate detection operation are exchanged. When the initialization of the interface circuit 41 is completed, the process proceeds to step c3.

【0078】ステップc3では、液晶表示装置28のY
方向走査動作を行い、ペン部材34によって指示される
指示点のY座標を検出する。Y方向走査動作の詳細は後
述する。Y方向走査動作が終了すると、ステップc3か
らステップc4に進み、Y方向走査動作でY座標が検出
されなかったか否かを判定する。Y座標が検出されたと
き、ステップc4からステップc5に進み、液晶表示装
置28のX方向走査動作を行い、前記指示点のX座標を
検出する。X方向走査動作の詳細は後述する。X方向走
査動作が終了すると、ステップc5からステップc6に
進み、X方向走査動作でX座標が検出されなかったか否
かを判定する。X座標が検出されたと判定されるとき、
ステップc6からステップc7に進む。
In Step c3, the Y of the liquid crystal display device 28
The directional scanning operation is performed, and the Y coordinate of the designated point designated by the pen member 34 is detected. Details of the Y-direction scanning operation will be described later. When the Y-direction scanning operation is completed, the process proceeds from Step c3 to Step c4, and it is determined whether or not the Y coordinate is not detected in the Y-direction scanning operation. When the Y coordinate is detected, the process proceeds from step c4 to step c5, where the liquid crystal display device 28 performs an X-direction scanning operation to detect the X coordinate of the designated point. The details of the X-direction scanning operation will be described later. When the X-direction scanning operation is completed, the process proceeds from Step c5 to Step c6, and it is determined whether or not the X coordinate is not detected in the X-direction scanning operation. When it is determined that the X coordinate has been detected,
The process proceeds from step c6 to step c7.

【0079】ステップc7では、ステップc3,c5の
XおよびY方向走査動作で検出されたXおよびY座標を
補正する。続いて、ステップc8で、ステータスレジス
タ94のビットb5をリセットし、さらにビットb6を
セットして更新する。「レジスタのビットをリセットす
る」とは、そのビットの値を0とすることを表す。「レ
ジスタのビットをセットする」とは、そのビットの値を
1とすることを表す。スターテスレジスタ94のビット
b5は、リセットされたときに前記指示点があることを
表し、セットされたときに該指示点がないことを表す。
スターテスレジスタ94のビットb6は、セットされた
ときに座標検出動作が実施されたことを表し、リセット
されたときに実施されていないことを表す。ステータス
レジスタ94の更新が終了すると、ステップc8からス
テップc9に進み、当該フローチャートの処理動作を終
了する。
In step c7, the X and Y coordinates detected in the X and Y direction scanning operations in steps c3 and c5 are corrected. Subsequently, in step c8, the bit b5 of the status register 94 is reset, and the bit b6 is set and updated. “Resetting a bit of a register” means that the value of the bit is set to “0”. “Setting a bit of a register” means that the value of the bit is set to “1”. Bit b5 of the status register 94 indicates that the designated point is present when reset, and indicates that the designated point does not exist when set.
Bit b6 of the status register 94 indicates that the coordinate detection operation has been performed when set, and indicates that it has not been performed when reset. When the update of the status register 94 is completed, the process proceeds from step c8 to step c9, and the processing operation of the flowchart ends.

【0080】また、ステップc4でY座標が検出されな
いと判定されたとき、およびステップc6でX座標が検
出されないと判定されたとき、中央処理回路37は、装
置21の操作者がペン部材34が使用していないと判定
する。すなわち、液晶表示装置28の表示検出領域内に
指示点が指示されていないと判定する。このときは、ス
テップc4,c6から、それぞれステップc8に進む。
このとき中央処理回路37は、ステータスレジスタ94
のビットb5およびビットb6をそれぞれセットして更
新し、ステップc9で当該フローチャートの処理動作を
終了する。
When it is determined in step c4 that the Y coordinate is not detected, and when it is determined in step c6 that the X coordinate is not detected, the central processing circuit 37 determines that the operator of the device 21 has the pen member 34 Judge that it is not used. That is, it is determined that the designated point has not been designated in the display detection area of the liquid crystal display device 28. In this case, the process proceeds from Steps c4 and c6 to Step c8.
At this time, the central processing circuit 37 outputs the status register 94
The bit b5 and bit b6 are set and updated, respectively, and the processing operation of the flowchart ends in step c9.

【0081】中央処理回路37は、図11の主制御処理
が実施される間、ステータスレジスタ94を常時監視し
て、図12のステップc8でビットb6がセットされる
まで待つ。ステータスレジスタ94のビットb6がセッ
トされたことを確認すると、中央処理回路37は、座標
読出し動作を指示するコマンド信号を生成して、コマン
ドレジスタ93に記憶させる。ゆえに、上述の図11の
フローチャートのステップa4で座標処理動作が実施さ
れたとき、その直後のステップa6のコマンド処理動作
では、座標読出し動作が実施される。これによって、中
央処理回路37は、前記指示点の座標を取得することが
できる。
The central processing circuit 37 constantly monitors the status register 94 during execution of the main control processing of FIG. 11, and waits until the bit b6 is set in step c8 of FIG. Upon confirming that the bit b6 of the status register 94 has been set, the central processing circuit 37 generates a command signal instructing a coordinate reading operation, and stores the command signal in the command register 93. Therefore, when the coordinate processing operation is performed in step a4 of the flowchart of FIG. 11 described above, the coordinate reading operation is performed in the command processing operation of step a6 immediately after that. As a result, the central processing circuit 37 can acquire the coordinates of the designated point.

【0082】図13は、図12の座標検出動作のフロー
チャートのステップc3で実施される中央処理回路37
のY方向走査動作を詳細に説明するためのフローチャー
トである。
FIG. 13 shows the central processing circuit 37 executed in step c3 of the flowchart of the coordinate detecting operation of FIG.
5 is a flowchart for explaining in detail the Y-direction scanning operation.

【0083】図12のフローチャートでステップc2か
らステップc3に進み、Y方向走査動作が実施される
と、ステップd1からステップd2に進む。ステップd
2では、中央処理回路37は、後述するY方向走査ライ
ン数の設定動作でY方向走査ライン数レジスタに記憶さ
れたY座標電極57の全数を、走査ライン数レジスタに
転送して記憶させる。次いで、後述のパネル部材の設定
動作で設定される機種レジスタ96のビットb1,b2
を参照して、液晶表示装置28の構造が、シングルパネ
ル構造であるかデュアルパネル構造であるかを判定す
る。デュアルパネル構造であるとき、ステップd3から
ステップd4に進み、走査ライン数レジスタに記憶され
るY座標電極57の本数が、Y座標電極57の全本数の
半分となるように、走査ライン数レジスタを設定し直
す。これは、デュアルパネル構造の液晶表示装置61の
Y方向走査動作では、第1および第2パネル部材62,
63をそれぞれ同時に走査するためである。Y方向走査
ライン数の再設定が終了すると、ステップd5に進む。
液晶表示装置28の構造がシングルパネル構造であると
きは、ステップd3からそのままステップd5に進む。
In the flowchart of FIG. 12, the process proceeds from step c2 to step c3. When the Y-direction scanning operation is performed, the process proceeds from step d1 to step d2. Step d
In 2, the central processing circuit 37 transfers the total number of the Y coordinate electrodes 57 stored in the Y direction scanning line number register to the scanning line number register and stores it in a Y direction scanning line number register setting operation described later. Next, bits b1 and b2 of the model register 96 set by a panel member setting operation described later.
, It is determined whether the structure of the liquid crystal display device 28 is a single panel structure or a dual panel structure. In the case of the dual panel structure, the process proceeds from step d3 to step d4. Set again. This is because in the Y-direction scanning operation of the liquid crystal display device 61 having the dual panel structure, the first and second panel members 62,
This is for simultaneously scanning each of 63. When the resetting of the number of scanning lines in the Y direction is completed, the process proceeds to step d5.
When the structure of the liquid crystal display device 28 is a single panel structure, the process directly proceeds from step d3 to step d5.

【0084】ステップd5では、データレジスタ91の
ビットb0〜b15を全て0にリセットする。次いで、
ステップb6で、信号生成部48は、制御レジスタ92
のビットb0を参照して、クロック信号のパルス周期毎
に、X座標電極制御回路53;64,65に、データレ
ジスタ91に現在記憶されるデータ信号をインタフェイ
ス回路41から繰返し与える。このデータ信号の送信回
数は、たとえば液晶表示装置28が白黒画像を表示する
装置であるとき、後述のX方向走査ライン数の設定動作
でX方向走査ライン数レジスタに記憶された値を、液晶
表示装置28のデータビット長のデータ幅で除算した回
数である。また、液晶表示装置28がカラー画像を表示
する装置であるとき、白黒のときの前記回数の3倍の回
数である。このとき、データレジスタ91の全ビットb
0〜b15がリセットされているので、X座標電極制御
回路53;64,65は全X座標電極56に検出電圧を
印加しない。これによって、全X座標電極56は帯電さ
れないので、ペン部材34の指示電極が近接しても、指
示電極に誘導電圧が誘起されない。
At step d5, all bits b0 to b15 of the data register 91 are reset to "0". Then
In step b6, the signal generator 48 sets the control register 92
The data signal currently stored in the data register 91 is repeatedly supplied from the interface circuit 41 to the X coordinate electrode control circuits 53; 64, 65 for each pulse cycle of the clock signal with reference to the bit b0 of FIG. For example, when the liquid crystal display device 28 is a device for displaying a black-and-white image, the number of transmissions of the data signal is determined by the value stored in the X-direction scanning line number register in the X-direction scanning line number setting operation described later. This is the number of times the data bit length of the device 28 is divided by the data width. In addition, when the liquid crystal display device 28 is a device that displays a color image, the number of times is three times the number of times in black and white. At this time, all bits b of the data register 91
Since 0 to b15 are reset, the X coordinate electrode control circuits 53; 64, 65 do not apply the detection voltage to all the X coordinate electrodes 56. As a result, all the X-coordinate electrodes 56 are not charged, so that no induced voltage is induced on the indicator electrodes even if the indicator electrodes of the pen member 34 approach.

【0085】続いて、ステップd7で、フラグレジスタ
95のビットb2を参照して、座標の位置を得る走査手
法を判定する。表示検出装置24では、後述のラッチパ
ルス信号を用いて座標を得るパルス走査手法と、走査動
作の開始から座標を検出するまでの経過時間を用いて座
標を得る時間走査手法との2通りの手法を、装置21の
操作者が選択することができる。操作者が選択した走査
手法は、予め前記フラグレジスタ95のビットb2に記
憶されており、たとえばセットされるとき時間走査手法
が選択されたことを表し、リセットされるときにパルス
走査手法が選択されたことを表す。ステップd7で、時
間走査手法が選択されていると判定されるときは、ステ
ップd7からステップd8に進む。パルス走査手法が選
択されると判定されるときは、ステップd7からステッ
プd17に進む。
Subsequently, in step d7, a scanning method for obtaining a coordinate position is determined with reference to bit b2 of the flag register 95. In the display detection device 24, there are two methods, a pulse scanning method for obtaining coordinates using a latch pulse signal described later, and a time scanning method for obtaining coordinates using the elapsed time from the start of the scanning operation to the detection of the coordinates. Can be selected by the operator of the device 21. The scanning method selected by the operator is stored in advance in bit b2 of the flag register 95. For example, when set, it indicates that the time scanning method is selected, and when reset, the pulse scanning method is selected. It represents that. If it is determined in step d7 that the time scanning method has been selected, the process proceeds from step d7 to step d8. When it is determined that the pulse scanning method is selected, the process proceeds from step d7 to step d17.

【0086】ステップd8〜ステップd15は、時間走
査手法を用いたY座標検出動作である。ステップd8で
は、中央処理回路37は、タイマ38を初期化する。具
体的には、まず、タイマ38で計時される経過時間を0
に戻し、次いでタイマ38の作動で用いられる設定値の
値を初期値に戻して更新する。さらに、タイマ38のラ
ッチ回路を解除する。また、信号生成部48は、制御レ
ジスタ92のビットb2を参照して、インタフェイス回
路41から液晶表示装置28にフレーム信号を送出し
て、Y座標が0の位置に配置されるY座標電極57を、
検出電圧を印加するべき特定座標電極として、Y座標電
極制御回路54;66,67に選択させる。このとき、
シングルパネル構造の液晶表示装置51では、パネル部
材52の全座標電極57のうちのいずれか1本が特定座
標電極として設定される。また、デュアルパネル構造の
液晶表示装置61では、第1および第2パネル部材6
2,63それぞれで特定座標電極が設定されるので、該
装置61全体では、2本の特定座標電極が設定される。
Steps d8 to d15 are a Y coordinate detection operation using the time scanning method. At step d8, the central processing circuit 37 initializes the timer 38. Specifically, first, the elapsed time measured by the timer 38 is set to 0.
Then, the value of the set value used in the operation of the timer 38 is returned to the initial value and updated. Further, the latch circuit of the timer 38 is released. The signal generator 48 sends a frame signal from the interface circuit 41 to the liquid crystal display device 28 with reference to the bit b2 of the control register 92, and the Y coordinate electrode 57 arranged at the position where the Y coordinate is 0. To
The Y coordinate electrode control circuit 54; 66, 67 selects the specific coordinate electrode to which the detection voltage is to be applied. At this time,
In the liquid crystal display device 51 having the single panel structure, any one of the all coordinate electrodes 57 of the panel member 52 is set as the specific coordinate electrode. In the liquid crystal display device 61 having the dual panel structure, the first and second panel members 6
Since specific coordinate electrodes are set in each of 2 and 63, two specific coordinate electrodes are set in the entire device 61.

【0087】次いで、ステップd9で、タイマ38に経
過時間の経過動作を開始させる。次いで、ステップd1
0で、信号生成部48は、制御レジスタ92のビットb
1を参照してクロック信号のパルスと同期してパルスが
立上がるようなラッチパルス信号を作成し、インタフェ
イス回路41から液晶表示装置28にこのラッチパルス
信号を送出する。これによって、Y座標電極制御回路5
4;66,67は、新たなY座標電極57を特定座標電
極として選択し、該特定座標電極だけに検出電圧を印加
するように、全Y座標電極57を走査する。
Next, in step d9, the timer 38 is caused to start the operation of elapse of the elapsed time. Then, step d1
0, the signal generator 48 sets the bit b of the control register 92
1, a latch pulse signal whose pulse rises in synchronization with the pulse of the clock signal is created, and this latch pulse signal is sent from the interface circuit 41 to the liquid crystal display device 28. Thereby, the Y coordinate electrode control circuit 5
4: 66, 67 selects the new Y coordinate electrode 57 as a specific coordinate electrode and scans all the Y coordinate electrodes 57 so as to apply a detection voltage only to the specific coordinate electrode.

【0088】次いで、ステップd11では、タイマ38
のラッチ回路が経過時間を記憶しているか否かを判定す
ることで、判定回路18からの指示信号が検出されたか
否かを判定する。すなわち、特定座標電極であるY座標
電極と、ペン部材34の指示電極とが静電結合したか否
かが判定される。指示信号が検出されていないと判定さ
れるとき、ステップd12に進む。
Next, at step d11, the timer 38
It is determined whether or not the latch circuit stores the elapsed time, thereby determining whether or not the instruction signal from the determination circuit 18 has been detected. That is, it is determined whether the Y coordinate electrode, which is the specific coordinate electrode, and the pointing electrode of the pen member 34 have been electrostatically coupled. When it is determined that the instruction signal has not been detected, the process proceeds to step d12.

【0089】ステップd12では、現在の特定座標電極
に対するステップd11の判定動作が予め定めるn回の
繰返し回数繰返されたか否かを判定する。「n」は任意
の整数を表す。まだ、該繰返し回数がn回未満であると
き、ステップd11に戻り、再度該判定動作を実施させ
る。これは、時間走査手法のY座標検出動作での座標の
判定精度を向上させるために実施される。繰返し回数
は、後述のnカウンタの値が設定され、変更可能であ
る。ステップd11の判定動作をn回繰返したとステッ
プd12で判定されるときには、ステップd11のn回
の全判定動作で指示信号が検出されていないので、ステ
ップd12からステップd13に進む。
In step d12, it is determined whether or not the determination operation in step d11 for the current specific coordinate electrode has been repeated a predetermined number of times n. “N” represents an arbitrary integer. If the number of repetitions is still less than n, the process returns to step d11, and the determination operation is performed again. This is performed in order to improve the accuracy of the coordinate determination in the Y coordinate detection operation of the time scanning method. The number of repetitions can be changed by setting a value of an n counter described later. When it is determined in step d12 that the determination operation in step d11 has been repeated n times, the instruction signal has not been detected in all the n determination operations in step d11, and the process proceeds from step d12 to step d13.

【0090】ステップd13では、まず、走査ライン数
レジスタに現在記憶される値から1を減算して更新す
る。次いで、走査ライン数レジスタの更新後の値が0で
あるか否かを判定する。0でないときは、特定座標電極
になっていないY座標電極57がまだあると考えられ
る。ゆえに、ステップd13からステップd10に戻
り、次のY座標電極57を特定座標電極として、ステッ
プd10〜d13の動作を繰返す。このステップd10
〜d13の動作は、走査ライン数レジスタの更新後の値
が1となるまで、またはステップd11で指示信号が検
出されるまで繰返される。該更新後の値が0であるとき
は、全Y座標電極57について、ステップd11の判定
動作が実施され、かつ全ての該判定動作で指示信号が検
出されないと考えられる。このときには、液晶表示装置
28の表示検出領域内に、ペン部材34で指示される点
が無いことを表す。ゆえに、該更新後の値が0であると
きは、ステップd13からステップd14に進む。
In step d13, first, 1 is subtracted from the value currently stored in the scan line number register to update the value. Next, it is determined whether or not the updated value of the scan line number register is 0. If it is not 0, it is considered that there is still a Y coordinate electrode 57 that is not a specific coordinate electrode. Therefore, the process returns from step d13 to step d10, and the operations of steps d10 to d13 are repeated using the next Y coordinate electrode 57 as the specific coordinate electrode. This step d10
The operations from to d13 are repeated until the updated value of the scan line number register becomes 1, or until an instruction signal is detected in step d11. When the updated value is 0, it is considered that the determination operation of step d11 is performed for all the Y coordinate electrodes 57, and that no instruction signal is detected in all the determination operations. At this time, there is no point indicated by the pen member 34 in the display detection area of the liquid crystal display device 28. Therefore, when the updated value is 0, the process proceeds from step d13 to step d14.

【0091】ステップd14では、フラグレジスタ95
のビットb3をセットして更新することで、ペン部材3
4を用いた指示点の指示が実施されていないことを表
す。フラグレジスタ95の更新を行った後、ステップd
14からステップd25に進み、当該フローチャートの
処理動作を終了する。
At step d14, the flag register 95
By updating the bit b3 of the pen member 3
4 indicates that the designation of the designated point using No. 4 has not been performed. After updating the flag register 95, step d
The process proceeds from step 14 to step d25, and the processing operation of the flowchart is ended.

【0092】また、前述のステップd11で、タイマ3
8のラッチ回路がセットされていて、指示信号が検出さ
れたと判定されるとき、ステップd11からステップd
15に進む。ステップd15では、座標検出部49は、
タイマ38のラッチ回路に記憶される経過時間をを取得
し、経過時間から次式を用いてY座標を得る。
In step d11, the timer 3
8 is set and it is determined that the instruction signal has been detected, the steps d11 to d11 are performed.
Proceed to 15. In step d15, the coordinate detecting unit 49
The elapsed time stored in the latch circuit of the timer 38 is obtained, and the Y coordinate is obtained from the elapsed time using the following equation.

【0093】 Y座標 = 経過時間/単位時間 …(1) Y座標の具体的な値は、上式の商である。単位時間は、
単一の特定座標電極に対するステップd10〜d13の
処理動作に要する処理時間以下、すなわち、単一のY座
標電極57に検出電圧を印加する時間周期に設定され、
変更可能である。単位時間と処理時間とが一致すると
き、上式の右辺は、Y座標が0の位置に配置される座標
電極57から、指示電極と静電結合した特定座標電極5
7までのY座標電極57の本数を表す。このように、ス
テップd8〜d15の処理動作によって、Y座標の値が
得られる。ステップd15の処理動作が終了すると、ス
テップd16に進む。
Y coordinate = elapsed time / unit time (1) A specific value of the Y coordinate is a quotient of the above equation. The unit time is
It is set to be equal to or less than the processing time required for the processing operation of steps d10 to d13 for a single specific coordinate electrode, that is, a time period for applying a detection voltage to a single Y coordinate electrode 57,
Can be changed. When the unit time coincides with the processing time, the right side of the above equation is changed from the coordinate electrode 57 arranged at the position where the Y coordinate is 0 to the specific coordinate electrode 5 electrostatically coupled to the indicator electrode.
7 represents the number of Y coordinate electrodes 57 up to 7. Thus, the value of the Y coordinate is obtained by the processing operations of steps d8 to d15. When the processing operation in step d15 ends, the flow advances to step d16.

【0094】ステップd16では、信号生成部48は、
インタフェイス回路41からラッチパルス信号のパルス
を連続して導出させる。これによって、特定座標電極が
表示検出領域の外のY座標電極57となるように、Y座
標電極制御回路54;66,67が制御される。これ
は、Y座標走査動作に続いて、X座標走査動作を行うた
めに、全Y座標電極57を特定座標電極から外すために
実施される。特定座標電極が表示検出領域外に移動され
ると、ステップd16からステップd25に進み、当該
フローチャートの処理動作を終了する。
In step d16, the signal generator 48
The pulse of the latch pulse signal is continuously derived from the interface circuit 41. As a result, the Y coordinate electrode control circuits 54; 66, 67 are controlled such that the specific coordinate electrode becomes the Y coordinate electrode 57 outside the display detection area. This is performed to remove all the Y coordinate electrodes 57 from the specific coordinate electrodes in order to perform the X coordinate scanning operation following the Y coordinate scanning operation. When the specific coordinate electrode is moved out of the display detection area, the process proceeds from step d16 to step d25, and the processing operation of the flowchart ends.

【0095】また、ステップd7で、パルス走査手法が
選択されると判定されるとき、ステップd7からステッ
プd17に進む。ステップd17,d20〜d24は、
パルス走査手法を用いたY座標検出動作である。パルス
走査手法と時間走査手法とは類似であるので、同一の動
作を行うステップの詳細な説明は省略する。
If it is determined in step d7 that the pulse scanning method is selected, the process proceeds from step d7 to step d17. Steps d17, d20 to d24 are:
This is a Y coordinate detection operation using a pulse scanning method. Since the pulse scanning method and the time scanning method are similar, detailed description of the steps for performing the same operation will be omitted.

【0096】ステップd17では、LPカウンタに0を
代入して初期化する。LPカウンタは、たとえば、イン
タフェイス回路41内に設定される。また、信号生成部
489は、インタフェイス回路41から液晶表示装置2
8に、制御レジスタ92のビットb2を参照して、フレ
ーム信号を送出する。ステップd17からステップd2
0に進む。
At step d17, 0 is substituted into the LP counter for initialization. The LP counter is set in the interface circuit 41, for example. In addition, the signal generation unit 489 transmits the signal from the interface circuit 41 to the liquid crystal display device 2.
8, the frame signal is transmitted with reference to bit b2 of the control register 92. Step d17 to step d2
Go to 0.

【0097】ステップd20では、ラッチパルス信号を
生成してY座標電極制御回路54;66,67を制御
し、ステップd21で指示信号の検出の有無を判定す
る。指示信号が検出されるときは、ステップd22で全
Y座標電極57に対してステップ21の判定動作が実施
されたか否かが判定される。ステップd20〜22の各
処理動作は、ステップd11〜d13の処理動作と等し
い。ステップ22で走査ライン数カウンタの更新後の値
が0でがないと判定されるとき、ステップd23に進
み、LPカウンタの値に1を加算して更新し、ステップ
d20に戻る。ステップd20〜23の処理動作は、ス
テップd21で指示信号が検出されるまで、またはステ
ップd22で前記更新後の値が0になるまで繰返され
る。
At step d20, a latch pulse signal is generated to control the Y-coordinate electrode control circuit 54; When the instruction signal is detected, it is determined whether or not the determination operation in step 21 has been performed on all the Y coordinate electrodes 57 in step d22. Each processing operation in steps d20 to d22 is equal to the processing operation in steps d11 to d13. When it is determined in step 22 that the updated value of the scan line number counter is not 0, the process proceeds to step d23, in which the value of the LP counter is updated by adding 1, and the process returns to step d20. The processing operations in steps d20 to d23 are repeated until an instruction signal is detected in step d21, or until the updated value becomes 0 in step d22.

【0098】ステップd21で指示信号が検出されると
き、ステップd24に進み、LPカウンタの値をそのま
まY座標の値として取得する。次いで、ステップd24
からステップd16に進み、特定座標電極を表示検出領
域外に移動させた後、ステップd25で当該フローチャ
ートの処理動作を終了する。また、ステップd22で、
走査ライン数レジスタの前記更新後の値が0であると
き、ステップd22からステップd14に進み、フラグ
レジスタ95のビットb3を更新した後、ステップd2
5で当該フローチャートの処理動作を終了する。
When the instruction signal is detected in step d21, the process proceeds to step d24, and the value of the LP counter is obtained as it is as the value of the Y coordinate. Next, step d24
The process proceeds from step d16 to step d16 to move the specific coordinate electrode out of the display detection area, and then ends the processing operation of the flowchart in step d25. Also, in step d22,
When the updated value of the scanning line number register is 0, the process proceeds from step d22 to step d14, and after updating bit b3 of the flag register 95, step d2
At 5, the processing operation of the flowchart ends.

【0099】このように本実施形態の表示検出装置24
では、2種類の走査手法を用いて、Y座標を得ることが
できる。これら走査手法のうち,パルス走査手法は、処
理動作が簡単であるので、処理動作に要する時間を短縮
することができる。また、時間走査手法は、指示信号の
検出動作を複数回繰返すので、指示信号の検出精度を向
上させることができ、Y座標の検出漏れを防止すること
ができる。また、パルス走査手法でステップd21の処
理動作を繰返し実施するようにしても良く、さらに時間
検出手法で、ステップd12の繰返し回数nを1とし
て、繰返し動作を行わないようにしてもよい。
As described above, the display detection device 24 of the present embodiment is
Then, the Y coordinate can be obtained using two types of scanning methods. Among these scanning methods, the pulse scanning method has a simple processing operation, so that the time required for the processing operation can be reduced. Further, in the time scanning method, since the detection operation of the instruction signal is repeated a plurality of times, the detection accuracy of the instruction signal can be improved, and the detection omission of the Y coordinate can be prevented. Further, the processing operation of step d21 may be repeatedly performed by the pulse scanning method, and the repetition number n of step d12 may be set to 1 and the repetition operation may not be performed by the time detection method.

【0100】また、走査ライン数レジスタの値は、液晶
表示装置28の構造に対応して決定されるので、2種類
の構造の液晶表示装置51,61毎に、パルスおよび時
間走査手法をそれぞれ実施することができる。このと
き、デュアルパネル構造の液晶表示装置61は、第1お
よび第2パネル部材62,63のY座標電極57が同時
に走査されているので、指示電極と静電結合したY座標
電極57が、第1および第2パネル部材のどちらのY座
標電極57であるかを判定できず、Y座標が確定されて
いない。デュアルパネル構造の液晶表示装置61で得ら
れるY座標を確定するのは、後述のX座標走査動作内で
行う。
Further, since the value of the scanning line number register is determined in accordance with the structure of the liquid crystal display device 28, the pulse and time scanning methods are implemented for each of the two types of liquid crystal display devices 51 and 61. can do. At this time, in the liquid crystal display device 61 having the dual panel structure, since the Y coordinate electrodes 57 of the first and second panel members 62 and 63 are simultaneously scanned, the Y coordinate electrode 57 electrostatically coupled to the indicator electrode is moved to the second position. It is not possible to determine which of the first and second panel members is the Y coordinate electrode 57, and the Y coordinate has not been determined. The determination of the Y coordinate obtained by the liquid crystal display device 61 having the dual panel structure is performed in an X coordinate scanning operation described later.

【0101】図14および図15は、図12の座標検出
動作のうちのステップc5で実施される中央処理回路3
7のX方向走査動作を詳細に説明するためのフローチャ
ートである。
FIGS. 14 and 15 show the central processing circuit 3 implemented in step c5 of the coordinate detecting operation of FIG.
7 is a flowchart for explaining the X-direction scanning operation of FIG. 7 in detail.

【0102】X方向走査動作は、Y方向走査動作と類似
の動作であり、特定座標電極がX座標電極56であるこ
と、液晶表示装置28のX座標電極制御回路53;6
4,65の制御手法、およびデュアルパネル構造の液晶
表示装置61を用いるときの動作が異なり、他の動作は
等しい。図14および図15のフローチャートのうち、
図13のフローチャートと同一の動作を行うステップの
詳細な説明は省略する。
The X-direction scanning operation is an operation similar to the Y-direction scanning operation. The specific coordinate electrode is the X coordinate electrode 56 and the X coordinate electrode control circuit 53;
4, 65, and the operation when using the liquid crystal display device 61 having a dual panel structure is different, and the other operations are the same. Of the flowcharts in FIGS. 14 and 15,
A detailed description of steps for performing the same operation as in the flowchart of FIG. 13 will be omitted.

【0103】図12のフローチャートでステップc4か
らステップc5に進み、X方向走査動作が開始される
と、ステップe1からステップe2に進む。ステップe
2では、ステップd3と同様の動作で、液晶表示装置2
8の構造が判定される。構造がシングルパネル構造であ
るときステップe2からステップe3に進み、デュアル
パネル構造であるときステップe2からステップe25
に進む。
In the flowchart of FIG. 12, the process proceeds from step c4 to step c5. When the X-direction scanning operation is started, the process proceeds from step e1 to step e2. Step e
In step 2, the liquid crystal display device 2 operates in the same manner as in step d3.
8 are determined. When the structure is a single panel structure, the process proceeds from step e2 to step e3. When the structure is a dual panel structure, the process proceeds from step e2 to step e25.
Proceed to.

【0104】ステップe3では、データ信号の出力回数
が計算される。前述したように、X座標電極制御回路5
3;64,65は、データ信号の複数のビットを並列に
授受することができる。ゆえに、データ信号の各ビット
を直列に授受するよりも、データ信号を複数の分割デー
タ信号に分割し、分割データ信号毎に並列に授受するほ
うが、データ信号の授受に要する時間が短くなり、X方
向走査動作の処理時間を短縮することができる。このデ
ータ信号の詳細は後述する。データ送出回数は、以下の
式で表される。
In step e3, the number of output times of the data signal is calculated. As described above, the X coordinate electrode control circuit 5
3: 64, 65 can transmit and receive a plurality of bits of the data signal in parallel. Therefore, dividing the data signal into a plurality of divided data signals and transmitting and receiving each of the divided data signals in parallel, rather than transmitting and receiving each bit of the data signal in series, shortens the time required for transmitting and receiving the data signal. The processing time of the directional scanning operation can be reduced. Details of this data signal will be described later. The number of data transmissions is represented by the following equation.

【0105】[0105]

【数1】 (Equation 1)

【0106】カラー画像の液晶表示装置では、X座標電
極の本数が、白黒画像の液晶表示装置の3倍であるの
で、白黒画像の液晶表示装置よりも分解能、すなわち解
像度が3倍に向上される。
In a color image liquid crystal display device, the number of X coordinate electrodes is three times that of a black and white image liquid crystal display device. Therefore, the resolution, that is, the resolution is three times higher than that of a black and white image liquid crystal display device. .

【0107】次いで、ステップe4では、データ出力回
数を計数するデータカウンタに0を代入して初期化す
る。続いて、ステップe5では、後述のX座標検出動作
の実施回数を計数するための検出カウンタに、0を代入
して初期化する。データカウンタおよび検出カウンタ
は、たとえばインタフェイス回路41内に設けられる。
Next, at step e4, 0 is substituted into a data counter for counting the number of times of data output to initialize. Subsequently, in step e5, 0 is substituted into a detection counter for counting the number of times the X-coordinate detection operation described below is performed, and is initialized. The data counter and the detection counter are provided, for example, in the interface circuit 41.

【0108】続いて、ステップe6では、ステップd7
と同様の手法で、走査手法の選択結果が判定される。時
間走査手法が選択されるときには、ステップe7〜e1
7の処理動作が行われる。パルス走査手法が選択される
ときは、ステップe18〜e24の処理動作が実施され
る。
Subsequently, in step e6, step d7
The selection result of the scanning method is determined in the same manner as described above. When the time scanning method is selected, steps e7 to e1
7 is performed. When the pulse scanning method is selected, the processing operations of steps e18 to e24 are performed.

【0109】ステップe7では、ステップd8と同様に
タイマ38が初期化され、ステップe8では、タイマ3
8の計時動作が開始される。ステップe9では、信号生
成部48は、分割データ信号と、ラッチパルス信号と
を、インタフェイス回路41を介して液晶表示装置28
に与える。データ信号の導出動作は、まず、現在のデー
タ出力回数に対応するデータ信号をメモリから読出して
分割し、データレジスタ91に分割データ信号を記憶さ
せる。次いで、インタフェイス回路41にデータレジス
タ91を参照して、インタェイス回路41に該分割デー
タ信号をX座標電極制御回路53;64,65に導出さ
せる。この動作を、データ信号の分割数だけ繰返すと、
データ信号の全てのビットをX座標電極制御回路53;
64,65に導出することができる。このデータ信号は
複数準備され、各データ信号毎に、検出電圧を印加する
べきX座標電極の位置が異なる。
In step e7, the timer 38 is initialized as in step d8.
8 is started. In step e9, the signal generator 48 converts the divided data signal and the latch pulse signal into the liquid crystal display device 28 via the interface circuit 41.
Give to. In the operation of deriving a data signal, first, the data signal corresponding to the current number of data outputs is read from the memory and divided, and the data register 91 stores the divided data signal. Next, the interface circuit 41 refers to the data register 91, and causes the interface circuit 41 to derive the divided data signal to the X coordinate electrode control circuits 53; When this operation is repeated for the number of divisions of the data signal,
X-coordinate electrode control circuit 53 for all bits of the data signal;
64, 65. A plurality of data signals are prepared, and the position of the X coordinate electrode to which the detection voltage is to be applied differs for each data signal.

【0110】ラッチパルス信号の導出動作はステップd
10の動作と等しい。このとき、XおよびY座標信号制
御回路53,54;64〜67の両方にラッチパルス信
号が与えられるが、Y方向制御動作のステップd16で
Y座標電極の特定座標電極が表示検出領域の外に移動さ
れているので、さらにラッチパルス信号が与えられるて
も、特定座標電極は表示検出領域の中に戻らない。ゆえ
に、Y座標電極57に指示電極が近接しても静電結合は
生じない。これによって、X座標電極56の特定座標電
極に、X座標電極制御回路53;64,65によって、
検出電圧が印加される。
The operation of deriving the latch pulse signal is performed in step d.
Equivalent to 10. At this time, a latch pulse signal is supplied to both the X and Y coordinate signal control circuits 53 and 54; 64-67. However, in step d16 of the Y direction control operation, the specific coordinate electrode of the Y coordinate electrode is moved out of the display detection area. Since it has been moved, the specific coordinate electrode does not return to the display detection area even if the latch pulse signal is further applied. Therefore, even if the indicator electrode approaches the Y coordinate electrode 57, no electrostatic coupling occurs. As a result, the X coordinate electrode control circuit 53;
A detection voltage is applied.

【0111】次いで、ステップe10〜e12では、X
座標電極56の特定座標電極に対する検出動作が実施さ
れる。ステップe10、e11の処理動作は、ステップ
d11,d12の処理動作と等しい、ステップe12
は、走査ライン数レジスタの値に変わって、データカウ
ンタに記憶されるデータ出力回数を用いる点だけが異な
り、他の処理動作はステップd13と等しい。これは、
X方向走査動作では、ラッチパルス信号はデータ信号出
力のラッチ信号として用いられるので、ラッチパルス信
号の出力回数とX座標とが直接関係しないためである。
また、ステップe12からステップe9に戻って再度デ
ータ信号を導出するとき、データ信号はデータ出力回数
に応じて変更されるので、前のデータ信号とは異なる信
号が用いられる。
Next, in steps e10 to e12, X
The detection operation of the coordinate electrode 56 with respect to the specific coordinate electrode is performed. The processing operations of steps e10 and e11 are the same as the processing operations of steps d11 and d12, ie, step e12.
Is different from the value of the scan line number register only in that the number of data outputs stored in the data counter is used. Other processing operations are the same as those in step d13. this is,
This is because, in the X-direction scanning operation, the latch pulse signal is used as the latch signal for outputting the data signal, so that the number of outputs of the latch pulse signal does not directly relate to the X coordinate.
Further, when returning from step e12 to step e9 to derive the data signal again, the data signal is changed according to the number of data outputs, so a signal different from the previous data signal is used.

【0112】ステップe10で指示信号が検出される
と、ステップe10からステップe14に進み、検出カ
ウンタの値に1を加算して更新する。さらに、検出カウ
ンタの更新された値が2であるかを判定する。該更新さ
れた値が2ではないとき、すなわち1回目の検出動作の
終了時には、ステップe14からステップe15に進
み、演算変数T1に、1回目の検出動作で得られた経過
時間を、タイマ38のラッチ回路から与えて記憶させ
る。さらに、タイマ38を再度初期化した後にタイマの
計時動作を開始させ、また信号生成部48でデータ信号
とラッチパルス信号とを初回の信号に戻した後、ステッ
プe15からステップe9に戻る。これによって、同一
の複数のデータ信号を用いて、再度ステップe9〜e1
2の処理動作が実施される。また、前記更新された値が
2であるとき、すなわち2回目の検出動作の終了時に
は、ステップe14からステップe16に進み、演算変
数T2に、2回目の検出動作で得られた経過時間を、タ
イマ38のラッチ回路から与えて記憶させる。このよう
に、X座標の検出動作は2回繰返して実施されるので、
X座標の検出漏れをさらに防止することができる。
When the instruction signal is detected in step e10, the process proceeds from step e10 to step e14, where 1 is added to the value of the detection counter for updating. Further, it is determined whether or not the updated value of the detection counter is 2. When the updated value is not 2, that is, at the end of the first detection operation, the process proceeds from step e14 to step e15, and the elapsed time obtained in the first detection operation is added to the operation variable T1 by the timer 38. Provided from the latch circuit and stored. Further, after the timer 38 is re-initialized, the timer operation is started, and after the signal generation unit 48 returns the data signal and the latch pulse signal to the first signal, the process returns from step e15 to step e9. As a result, steps e9 to e1 are repeated using the same plurality of data signals.
2 is performed. When the updated value is 2, that is, at the end of the second detection operation, the process proceeds from step e14 to step e16, and the elapsed time obtained in the second detection operation is added to the operation variable T2 by the timer. The data is supplied from the latch circuit 38 and stored. As described above, the operation of detecting the X coordinate is repeatedly performed twice.
Omission of detection of the X coordinate can be further prevented.

【0113】ステップe17では、座標検出部49で演
算変数T1,T2の値を用いて、X座標の値が以下の式
で求められる。
At step e17, the X-coordinate value is obtained by the following equation using the values of the operation variables T1 and T2 in the coordinate detecting section 49.

【0114】 X座標 =(T1+T2)/(2×単位時間) …(3) X座標は、2回の検出動作で得られる経過時間の平均値
から求められる。ゆえに、検出動作を1回だけおこなう
ときよりも、X座標の精度を向上させることができる。
X座標が得られると、ステップe49で当該フローチャ
ートの処理動作を終了する。
X coordinate = (T1 + T2) / (2 × unit time) (3) The X coordinate is obtained from an average value of elapsed time obtained by two detection operations. Therefore, the accuracy of the X coordinate can be improved as compared with the case where the detection operation is performed only once.
When the X coordinate is obtained, the processing operation of the flowchart ends in step e49.

【0115】また、ステップe9〜12の1回目または
2回目の検出動作で、指示信号が得られずかつデータ出
力回数の更新された値が0であるとき、ステップe12
からステップe13に進む。ステップe13では、ステ
ップd14と同様の動作で、ペン部材34で指示される
点がないことをフラグレジスタ95に記憶させた後に、
ステップe49で当該フローチャートの処理動作を終了
する。
In the first or second detection operation in steps e9 to e12, if the instruction signal is not obtained and the updated value of the number of data outputs is 0, step e12
From step e13. In step e13, after the fact that there is no point indicated by the pen member 34 is stored in the flag register 95 by the same operation as step d14,
In step e49, the processing operation of the flowchart ends.

【0116】さらにまた、ステップe6でパルス走査手
法が選択されると判定されるとき、ステップe6からス
テップe18に進む。ステップe18では、信号生成部
48がステップe9と同様の動作で、データ信号とラッ
チパルス信号とを、液晶表示装置28に与える。次いで
ステップe19では、ステップd21と同様の動作で、
指示信号が検出されたか否かを判定する。検出されない
ときは、ステップe20で、ステップe12と同様の動
作で、データ出力回数の値を更新すると共に、更新され
た該値が0であるか否かを判定する。0であるときは、
ステップe20からステップe13に進み、指示点がな
いことをフラグレジスタ95に記憶させた後に、ステッ
プe49で当該フローチャートの処理動作を終了する。
Further, when it is determined in step e6 that the pulse scanning method is selected, the process proceeds from step e6 to step e18. In step e18, the signal generator 48 provides the data signal and the latch pulse signal to the liquid crystal display device 28 by the same operation as in step e9. Next, in step e19, the same operation as in step d21 is performed.
It is determined whether an instruction signal has been detected. If not detected, in step e20, the value of the data output count is updated by the same operation as step e12, and it is determined whether or not the updated value is 0. When it is 0,
The process proceeds from step e20 to step e13, and after the fact that there is no designated point is stored in the flag register 95, the processing operation of the flowchart is ended in step e49.

【0117】ステップe19で指示信号が検出される
と、ステップe21に進み、ステップe14と同一の動
作で指示信号の検出動作が1回目か2回目かを判定す
る。1回目のときは、ステップe22で演算変数T1に
1回目の検出動作でのラッチパルス信号の出力回数を代
入して記憶させた後、ステップe15と同様に信号およ
びタイマを初期状態に戻して、ステップe18に戻り、
2回目の検出動作を実施する。2回目のときは、ステッ
プe23で演算変数T2に2回目の検出動作でのラッチ
パルス信号の出力回数を代入して記憶させ、ステップe
24に進む。ラッチパルス信号の出力回数は、たとえ
ば、ステップe3で計算されるデータ出力回数の初期値
と、ステップe20で更新されたデータ出力回数の値と
の差分値を求めることで得られる。
When the instruction signal is detected in step e19, the flow advances to step e21 to determine whether the operation of detecting the instruction signal is the first operation or the second operation in the same operation as in step e14. At the first time, at step e22, the number of outputs of the latch pulse signal in the first detection operation is substituted for the operation variable T1 and stored, and then the signal and the timer are returned to the initial state as at step e15. Returning to step e18,
The second detection operation is performed. At the second time, at step e23, the number of outputs of the latch pulse signal in the second detection operation is substituted for the operation variable T2 and stored.
Proceed to 24. The number of times of output of the latch pulse signal can be obtained, for example, by calculating a difference value between the initial value of the number of times of data output calculated in step e3 and the value of the number of times of data output updated in step e20.

【0118】ステップe24では、座標検出部49が、
演算変数T1,T2の値から、X座標を求める。このX
座標には、たとえば、演算変数T1,T2の値の平均
値、すなわちラッチパルス信号の出力回数の平均値がそ
のまま代入される。X座標が得られると、ステップe4
9で当該フローチャートの処理動作を終了する。
In step e24, the coordinate detecting section 49 sets
The X coordinate is obtained from the values of the operation variables T1 and T2. This X
For example, the average value of the values of the operation variables T1 and T2, that is, the average value of the number of times of output of the latch pulse signal, is substituted into the coordinates. When the X coordinate is obtained, step e4
In step 9, the processing operation of the flowchart ends.

【0119】さらにまた、ステップe2で液晶表示装置
28の構造がデュアルパネル構造であると判定されると
き、ステップe2からステップe25に進む。デュアル
パネル構造の液晶表示装置61は、2枚のパネル部材6
2,63があり、それぞれにXおよびY座標電極56,
57が存在する。前述のY方向走査動作では、2つのパ
ネル部材62,63が同時に走査されるため、Y座標が
確定されない。X方向走査動作では、X座標を得ること
と同時にY座標を確定するために、第2パネル部材6
2,63それぞれ対して、個別にX方向走査動作を行
う。
Further, when it is determined in step e2 that the structure of the liquid crystal display device 28 is a dual panel structure, the process proceeds from step e2 to step e25. The liquid crystal display device 61 having a dual panel structure has two panel members 6.
X and Y coordinate electrodes 56,
57 exist. In the above-described Y-direction scanning operation, since the two panel members 62 and 63 are simultaneously scanned, the Y coordinate is not determined. In the X-direction scanning operation, the second panel member 6 is used to determine the Y coordinate while obtaining the X coordinate.
An X-direction scanning operation is individually performed on each of 2, 63.

【0120】まず、ステップe25では、フラグレジス
タ95のビットb5に1を代入することによって、第1
および第2パネル部材62,63のうち、走査対象のパ
ネル部材として、第1パネル部材62を選択する。次い
で、ステップe26〜e35の処理動作を実施する。こ
れら処理動作は、ステップe3〜e12の処理動作と等
しい。このとき、第1パネル部材52だけを走査するの
で、ステップe32のデータ信号の出力動作では、信号
生成部48は、データレジスタ91の全ビットb0〜b
15のうち、第1X座標電極制御回路64に与えられる
ビットb0〜b7にはデータ信号のビットを記憶させ、
第2X座標電極制御回路64に与えられるビットb8〜
b15は強制的に0にする。
First, in step e25, 1 is assigned to bit b5 of the flag register 95, so that the first
The first panel member 62 is selected as the panel member to be scanned among the second panel members 62 and 63. Next, the processing operations of steps e26 to e35 are performed. These processing operations are the same as the processing operations of steps e3 to e12. At this time, since only the first panel member 52 is scanned, in the output operation of the data signal in step e32, the signal generation section 48 outputs all the bits b0 to b of the data register 91.
15, bits b0 to b7 given to the first X coordinate electrode control circuit 64 store bits of the data signal,
Bits b8 to b8 applied to the second X coordinate electrode control circuit 64
b15 is forcibly set to 0.

【0121】この処理動作のステップe33でで指示信
号が検出されたと判定されるとき、ペン部材34によっ
て指示された指示点は第1パネル部材62にあると判定
され、Y座標はY座標走査動作で得られた値に確定され
る。このときは、ステップe33からステップe36に
進み、ステップe14と同様の動作によって、ステップ
e32〜e35の指示信号の検出動作の回数を判定す
る。1回目のときは、ステップe37でステップe15
と同様の動作で演算変数T1に値を代入し、信号および
タイマ38を初期化して、ステップe32に戻り、2回
目の検出動作を行う。2回目のときは、ステップe38
に進み、ステップe16と同様の動作で演算変数T2に
値を代入し、ステップe17に進む。ステップe17で
は、前述したように、座標検出部49が演算変数T1,
T2の値を用いてX座標を計算して求め、ステップe4
9で当該フローチャートの処理動作を終了する。このよ
うに、第1パネル部材を走査対象としたときにX座標が
得られる場合、指示点は第1パネル部材62上の表示検
出領域にあると判定され、Y座標はY座標走査動作で得
られた値に確定される。
When it is determined in step e33 of this processing operation that the pointing signal has been detected, it is determined that the pointing point specified by the pen member 34 is on the first panel member 62, and the Y coordinate is the Y coordinate scanning operation. Is determined by the value obtained in. In this case, the process proceeds from step e33 to step e36, and the number of times of the operation of detecting the instruction signal in steps e32 to e35 is determined by the same operation as step e14. In the case of the first time, in step e37, step e15
A value is substituted for the operation variable T1 by the same operation as that described above, the signal and the timer 38 are initialized, and the process returns to step e32 to perform the second detection operation. At the second time, step e38
Then, the value is substituted into the operation variable T2 by the same operation as in step e16, and the flow proceeds to step e17. In step e17, as described above, the coordinate detecting unit 49 sets the operation variables T1,
Using the value of T2, the X coordinate is calculated and obtained, and step e4
In step 9, the processing operation of the flowchart ends. As described above, when the X coordinate is obtained when the first panel member is set as the scanning target, the designated point is determined to be in the display detection area on the first panel member 62, and the Y coordinate is obtained by the Y coordinate scanning operation. Is determined.

【0122】また、ステップe35で、データ出力回数
の前記更新された値が0であるとき、前記指示点が、第
2パネル部材上の表示検出領域にあると考えられる。こ
のときは、ステップe35からステップe39に進む。
ステップe39では、Y方向走査動作で得られたY座標
に、全Y座標電極57の半分の本数に対応する座標値を
加算して更新する。これによって、Y座標が確定され
る。
When the updated value of the data output count is 0 in step e35, it is considered that the designated point is in the display detection area on the second panel member. In this case, the process proceeds from step e35 to step e39.
In step e39, the coordinate value corresponding to half the number of all the Y coordinate electrodes 57 is added to the Y coordinate obtained in the Y direction scanning operation and updated. Thereby, the Y coordinate is determined.

【0123】次いで、ステップe41では、フラグレジ
スタ95のビットb5を参照して、ステップe26〜e
35の処理動作で、第1および第2パネル部材62,6
3のいずれを走査していたかを判定する。第1パネル部
材62が走査対象だったときステップe41に進み、フ
ラグレジスタ95のビットb5の値に2を代入して更新
する。これによって、走査対象のパネル部材として、第
2パネル部材63が選ばれる。この後、ステップe41
からステップe26に戻り、第2パネル部材63に対し
て、ステップe26〜e38,e17の処理動作を行
う。このとき、このとき、第2パネル部材63だけを走
査するので、ステップe32のデータ信号の出力動作で
は、データレジスタ91の全ビットb0〜b15のう
ち、第1X座標電極制御回路64に与えられるビットb
0〜b7を強制的に0にして、第2X座標電極制御回路
64に与えられるビットb8〜b15には、データ信号
を記憶させる。ステップe26〜e38の処理動作で、
第2パネル部材63上のX座標を計算して求められる
と、ステップe49で当該フローチャートの処理動作を
終了する。このように、第2パネル部材63を走査対象
としたときにX座標が得られるとき、指示点は第2パネ
ル部材63上の表示検出領域にあると判定され、Y座標
はY座標走査動作で得られた値に、第1パネル部材62
の表示検出領域のY座標の値を加算した値に確定され
る。
Next, at step e41, referring to bit b5 of the flag register 95, steps e26 to e
35, the first and second panel members 62, 6
3 is determined. When the first panel member 62 is to be scanned, the process proceeds to step e41, where 2 is substituted for the value of the bit b5 of the flag register 95 and updated. Thus, the second panel member 63 is selected as the panel member to be scanned. Thereafter, step e41
Then, the process returns to step e26, and the processing operations of steps e26 to e38 and e17 are performed on the second panel member 63. At this time, since only the second panel member 63 is scanned, in the output operation of the data signal in step e32, of the bits b0 to b15 of the data register 91, the bit given to the first X coordinate electrode control circuit 64 is selected. b
0 to b7 are forcibly set to 0, and data signals are stored in bits b8 to b15 provided to the second X coordinate electrode control circuit 64. In the processing operation of steps e26 to e38,
When the X coordinate on the second panel member 63 is obtained by calculation, the processing operation of the flowchart is ended in step e49. As described above, when the X coordinate is obtained when the second panel member 63 is to be scanned, the designated point is determined to be in the display detection area on the second panel member 63, and the Y coordinate is determined by the Y coordinate scanning operation. The first panel member 62
Is determined to a value obtained by adding the value of the Y coordinate of the display detection area of.

【0124】また、ステップe33〜e35で全X座標
電極の検出動作でも指示信号が得られず、ステップe4
0で第2パネル部材63が走査対象になっていたと判定
されるとき、X座標が得られないと判定される。このX
座標走査動作は、Y座標走査動作で前記指示点があると
判定されたときに実施されているので、必ずX座標を得
ることができると考えられるが、たとえば、Y座標走査
動作で誤りがあるときには、X座標が得られないことが
ある。このときには、ステップe42で、ステップe1
3と同様の動作で指示点がないことを、フラグレジスタ
95に記憶させた後、ステップe49で当該フローチャ
ートの処理動作を終了する。
In steps e33 to e35, no instruction signal is obtained even in the detection operation of all X coordinate electrodes, and step e4 is performed.
When it is determined at 0 that the second panel member 63 is to be scanned, it is determined that the X coordinate cannot be obtained. This X
Since the coordinate scanning operation is performed when it is determined that the designated point exists in the Y coordinate scanning operation, it is considered that the X coordinate can always be obtained. However, for example, there is an error in the Y coordinate scanning operation. At times, the X coordinate may not be obtained. At this time, in step e42, step e1
After the fact that there is no designated point in the same operation as in step 3 is stored in the flag register 95, the processing operation of the flowchart is ended in step e49.

【0125】さらにまた、ステップe29でパルス走査
手法が選択されると判定されるとき、ステップe29か
らステップe43に進み、ステップe43〜e45で、
ステップe18〜20と同様の動作で、指示信号の検出
動作を行う。検出信号が検出されたときは、ステップe
46で、ステップe36と同様の動作で、ステップe4
3〜e45の検出動作の回数を判定する。1回目のとき
は、ステップe47でステップe22と同様の動作で演
算変数T1に値を代入し、データ信号を初期化して、ス
テップe43に戻り、2回目の検出動作を行う。2回目
のときは、ステップe48に進み、ステップe23と同
様の動作で、演算変数T2にラッチパルス信号のパルス
出力回数を代入し、ステップe24に進んでX座標を計
算して求め、ステップe49で当該フローチャートの処
理動作を終了する。このとき、Y座標はY座標走査動作
で得られた値に確定される。
Further, when it is determined in step e29 that the pulse scanning method is selected, the process proceeds from step e29 to step e43, and in steps e43 to e45,
An operation of detecting an instruction signal is performed by the same operation as in steps e18 to e20. When a detection signal is detected, step e
In step 46, the same operation as in step e36 is performed, and step e4 is performed.
The number of times of the detection operation of 3 to e45 is determined. At the first time, in step e47, a value is substituted for the operation variable T1 by the same operation as step e22, the data signal is initialized, and the process returns to step e43 to perform the second detection operation. At the second time, the process proceeds to step e48, and in the same manner as in step e23, the number of times of output of the latch pulse signal is substituted for the operation variable T2. The processing operation of the flowchart ends. At this time, the Y coordinate is determined to a value obtained by the Y coordinate scanning operation.

【0126】また、ステップe45で、データ出力回数
の前記更新された値が0であるとき、ステップe45か
らステップe39に進み、Y方向走査動作で得られたY
座標に、全Y座標電極の半分の本数に対応する座標値を
加算して更新することで、Y座標を確定する。次いで、
ステップe40での走査対象のパネル部材の判定動作を
行い、その結果に応じて、第1パネル部材62が走査さ
れていたとき、ステップe41を経てステップe26に
戻り、第2パネル部材63を処理対象として、再度ステ
ップe26〜e29,e43〜e45,e39,e4
0,e46〜e48の処理動作を行う。また、第2パネ
ル部材63が走査対象のとき、ステップe42で、ステ
ップe13と同様の動作で、指示点がないことをフラグ
レジスタ9に記憶させた後、ステップe49で当該フロ
ーチャートの処理動作を終了する。
When the updated value of the number of times of data output is 0 in step e45, the process proceeds from step e45 to step e39, where Y obtained in the Y-direction scanning operation is obtained.
The Y coordinate is determined by adding the coordinate value corresponding to half the number of all the Y coordinate electrodes to the coordinate and updating the coordinate. Then
The operation of determining the panel member to be scanned in step e40 is performed. When the first panel member 62 is scanned according to the result, the process returns to step e26 via step e41, and the second panel member 63 is processed. Again, steps e26 to e29, e43 to e45, e39, e4
0, e46 to e48 are performed. When the second panel member 63 is a scanning target, the fact that there is no designated point is stored in the flag register 9 by the same operation as in step e13 in step e42, and the processing operation of the flowchart is ended in step e49. I do.

【0127】このような処理動作によって、X座標が得
られるとともに、Y座標が確定される。
Through such processing operations, the X coordinate is obtained and the Y coordinate is determined.

【0128】図16および図17は、前述のX方向走査
動作で出力されるデータ信号を表す模式図であり、図1
6は液晶表示装置28のデータビット長が4ビットであ
るときを表し、図17は前記データビット長が8ビット
であるときを表す。横軸はX座標電極56の番号を表
し、縦軸はデータ送出回数を表す。X座標電極56の番
号は、図2および図3では、各X座標電極にパネル部材
の左端から右端に向かって番号が増加するように、順次
的に番号を付す。各矩形領域は、色によって各X座標電
極56への検出電圧の印加の有無を表し、白色の矩形領
域は検出電圧を印加しないことを表し、斜線を付した黒
色の矩形領域は検出電圧を印加することを表す。図16
および図17の説明では、X座標電極56の本数が30
本であるとする。
FIGS. 16 and 17 are schematic diagrams showing data signals output in the above-described X-direction scanning operation.
6 shows a case where the data bit length of the liquid crystal display device 28 is 4 bits, and FIG. 17 shows a case where the data bit length is 8 bits. The horizontal axis indicates the number of the X coordinate electrode 56, and the vertical axis indicates the number of data transmissions. In FIG. 2 and FIG. 3, the numbers of the X coordinate electrodes 56 are sequentially assigned to the X coordinate electrodes so that the numbers increase from the left end to the right end of the panel member. Each rectangular area indicates the presence or absence of application of the detection voltage to each X coordinate electrode 56 by color, a white rectangular area indicates that no detection voltage is applied, and a black rectangular area with hatching applies the detection voltage. To do so. FIG.
17, the number of X coordinate electrodes 56 is 30
Suppose it is a book.

【0129】このとき、X座標電極56へ検出電圧を印
加するとき、番号が連続した複数本のX座標電極56を
1組として取扱われる。1組のX座標電極56への電圧
印加のパターンには、1組のX座標電極56の本数に2
を加算した数のパターンがある。以後、前記数をMとす
る。これらパターンのうち、たとえば、第1パターンは
1組の全X座標電極56に検出電圧を印加する。第2パ
ターンでは、1組の全X座標電極56に検出電圧を印加
しない。第3〜第Mパターンでは、1組の全X座標電極
56のうちのいずれか1本にだけ検出電極を印加し、残
余のX座標電極56には検出電圧を印加しない。さら
に、第3〜第Mパターンでは、検出電圧が印加されるX
座標電極が全て異なる。図16では4本のX座標電極5
6を1組とするので、第1〜第6パターンがあり、具体
的には、領域101〜106の白色/黒色領域の配置に
相当する。図17では、8本のX座標電極56を1組と
して、10個のパターンがある。
At this time, when a detection voltage is applied to the X-coordinate electrode 56, a plurality of X-coordinate electrodes 56 having consecutive numbers are handled as one set. The pattern of voltage application to one set of X coordinate electrodes 56 is 2 in the number of one set of X coordinate electrodes 56.
There are patterns of the number obtained by adding. Hereinafter, the number is set to M. Of these patterns, for example, the first pattern applies a detection voltage to one set of all X coordinate electrodes 56. In the second pattern, no detection voltage is applied to one set of all X coordinate electrodes 56. In the third to M-th patterns, the detection electrode is applied to only one of the set of all X coordinate electrodes 56, and the detection voltage is not applied to the remaining X coordinate electrodes 56. Furthermore, in the third to M-th patterns, X to which the detection voltage is applied
The coordinate electrodes are all different. In FIG. 16, four X coordinate electrodes 5
6 as one set, there are first to sixth patterns, and specifically, correspond to the arrangement of the white / black areas of the areas 101 to 106. In FIG. 17, there are ten patterns with eight X coordinate electrodes 56 as one set.

【0130】このパターンを用いて、指示電極と静電結
合するX座標電極56を検出する場合、2組のX座標電
極56を処理対象とする。まず、一方組のX座標電極5
6に第1パターンで検出電圧を印加し、他方組のX座標
電極56を第2パターンとする。これによって、一方組
のX座標電極56上にペン部材34で指示された指示点
が存在するかどうか判定することができる。次いで、一
方組のX座標電極56を第2パターンとし、他方組のX
座標電極56に第1パターンで検出電圧を印加する。こ
れによって、一方組のX座標電極56に第1パターンで
指示点が検出できないときに、他方組のX座標電極56
上に指示点が存在するかどうかを判定することができ
る。このように、第1および第2パターンで、一方およ
び他方組のX座標電極56のどちらに、指示点が存在す
るかが分かる。さらに、上述の動作で指示点が検出され
た組のX座標電極56に対して、第3〜第Mパターンで
順次的に検出電圧を印加することによって、該組のX座
標電極56のうちのどのX座標電極56上に指示点が存
在するかを判定することができる。
When using this pattern to detect the X coordinate electrode 56 electrostatically coupled to the pointing electrode, two sets of X coordinate electrodes 56 are processed. First, one set of X coordinate electrodes 5
6, the detection voltage is applied in the first pattern, and the other set of X coordinate electrodes 56 is used as the second pattern. Thus, it is possible to determine whether or not the designated point designated by the pen member 34 exists on one set of the X coordinate electrodes 56. Next, one set of X coordinate electrodes 56 is used as the second pattern,
A detection voltage is applied to the coordinate electrode 56 in a first pattern. Thus, when the designated point cannot be detected in one set of X coordinate electrodes 56 in the first pattern, the other set of X coordinate electrodes 56
It can be determined whether there is an indication point above. As described above, it is possible to determine which of the first and second sets of X coordinate electrodes 56 has the designated point in the first and second patterns. Further, by sequentially applying the detection voltages in the third to M-th patterns to the set of X coordinate electrodes 56 for which the designated point has been detected by the above-described operation, the X coordinate electrodes 56 of the set are It is possible to determine on which X coordinate electrode 56 the designated point exists.

【0131】このような判定動作を実施するために、図
14,15のフローチャートのステップe9〜e12で
は、図16,17に表すようなパターンで、X座標電極
制御回路53;64,65に選択的に検出電圧を印加さ
せる。このパターンは、各組だけを個別的に見ると、デ
ータ送出回数が増加する方向に沿って、第1〜第Mパタ
ーンが順次的に表れる。また、或るデータ送出回数時に
表れるパターンを見ると、X座標電極56の番号が増加
する方向に隣接する組では、パターンの番号が1遅れ
る。
In order to carry out such a judging operation, in steps e9 to e12 in the flow charts of FIGS. 14 and 15, the X coordinate electrode control circuits 53; 64 and 65 are selected in a pattern as shown in FIGS. The detection voltage is applied. In this pattern, when only each group is individually viewed, the first to M-th patterns sequentially appear along the direction in which the number of data transmissions increases. Also, looking at a pattern that appears when the data is transmitted a certain number of times, the pattern number is delayed by one in the groups adjacent in the direction in which the number of the X coordinate electrode 56 increases.

【0132】たとえば、データビット長が4ビットの液
晶表示装置では、たとえば、データ送信回数が6回目の
ときのパターンは、第6〜第1パターンがX座標電極5
6の番号が増加する方向に順次的に表れ、番号が4,
7,10,13,21〜24のX座標電極56に検出電
圧が印加され、残余のX座標電極56には検出電圧が印
加されない。また、データビット長が8ビットの液晶表
示装置では、たとえば、データ送信回数が4回目のとき
のパターンは、第4〜第1パターンがX座標電極56の
番号が増加する方向に順次的に表れ、番号が2,9,2
5〜30のX座標電極56に検出電圧が印加され、残余
のX座標電極56には検出電圧が印加されない。
For example, in a liquid crystal display device having a data bit length of 4 bits, for example, when the number of data transmissions is 6, the sixth to first patterns are the X coordinate electrodes 5.
The number 6 appears sequentially in the increasing direction, and the number 4
The detection voltage is applied to the X coordinate electrodes 56 of 7, 10, 13, 21 to 24, and the detection voltage is not applied to the remaining X coordinate electrodes 56. In a liquid crystal display device having a data bit length of 8 bits, for example, when the number of data transmissions is 4, the fourth to first patterns appear sequentially in the direction in which the number of the X coordinate electrode 56 increases. , Numbers 2, 9, 2
A detection voltage is applied to 5 to 30 X coordinate electrodes 56, and no detection voltage is applied to the remaining X coordinate electrodes 56.

【0133】中央処理回路37の信号生成部48は、こ
のようなパターンで順次的に検出電圧を印加することが
できるように、データ信号を生成する。4ビットのデー
タ幅のときの第1〜第6パターンは、それぞれ、「FF
FH」,「000H」,「0101H」,「0202
H」,「0404H」,「0808H」と表される。デ
ータ信号は、これらの数値が組合わされて生成される。
中央処理回路37は、このデータ信号を16ビット毎に
分割して分割データ信号を生成して、データレジスタ9
1に記憶させ、さらに、データビット長に応じたビット
の値だけをインタフェイス回路41に読出させて出力さ
せる。
The signal generator 48 of the central processing circuit 37 generates a data signal so that the detection voltage can be sequentially applied in such a pattern. The first to sixth patterns when the data width is 4 bits are “FF
FH "," 000H "," 0101H "," 0202 "
H, 0404H, and 0808H. The data signal is generated by combining these numerical values.
The central processing circuit 37 divides the data signal into 16-bit data to generate a divided data signal.
1 and further, the interface circuit 41 reads and outputs only the value of the bit corresponding to the data bit length.

【0134】図18は、図14,15のフローチャート
のステップe9,e18,e32,e43で実施される
中央処理回路37の信号生成部48のデータ信号の書込
み動作を説明するためのフローチャートである。データ
カウンタは、たとえばインタフェイス回路41内に設け
られ、インタフェイス回路41から、どのような電圧印
加のパターンを表すデータ信号を導出するかを判定する
ために用いられる。
FIG. 18 is a flow chart for explaining the data signal writing operation of the signal generation unit 48 of the central processing circuit 37 performed in steps e9, e18, e32 and e43 of the flow charts of FIGS. The data counter is provided, for example, in the interface circuit 41 and is used to determine from the interface circuit 41 what data application pattern indicates a data signal.

【0135】上述のステップe9,e18,e32,e
43の処理動作が開始されると、ステップf1からステ
ップf2に進む。ステップf2では、データカウンタの
値が0であるか否かが判定される。そうであるときは、
ステップf2からステップf3に進み、データ信号とし
て「FFFFH」を選択し、選択したデータ信号を分割
してデータレジスタ91へ順次的に書込む。そうでない
ときは、ステップf2からステップf4に進む。
The above steps e9, e18, e32, e
When the processing operation of 43 is started, the process proceeds from step f1 to step f2. In step f2, it is determined whether or not the value of the data counter is 0. If so,
Proceeding from step f2 to step f3, "FFFFH" is selected as the data signal, and the selected data signal is divided and sequentially written to the data register 91. Otherwise, the process proceeds from step f2 to step f4.

【0136】これと同様の動作で、ステップf4,f
6,f8,f10,f12,f14,f16,f18で
は、データレジスタ91の値が1〜8であるか否かをそ
れぞれ判定する。そうであるときは、ステップf5,f
7,f9,f11,f13,f15,f17,f19に
進み、データ信号として「0000H」,「0101
H」,「0202H」,「0404H」,「0808
H」,「1010H」,「2020H」,「4040
H」をそれぞれ選択し、選択したデータ信号を分割して
データレジスタ91へ書込む。そうでないときは、ステ
ップf4,f6,f8,f10,f12,f14,f1
6,f18から、ステップf6,f8,f10,f1
2,f14,f16,f18,f20にそれぞれ進む。
データカウンタの値が0〜8のいずれでもないときは、
ステップf18からステップf20に進み、データ信号
として「8080H」を選択し、選択したデータ信号を
分割してデータレジスタ91へ書込む。これによって、
いずれかのデータ信号が選ばれる。
By the same operation, steps f4 and f
At 6, f8, f10, f12, f14, f16, and f18, it is determined whether the value of the data register 91 is 1 to 8. If so, steps f5, f
The process proceeds to 7, f9, f11, f13, f15, f17, f19, and as data signals “0000H”, “0101”.
H "," 0202H "," 0404H "," 0808 "
H "," 1010H "," 2020H "," 4040 "
H ”is selected, and the selected data signal is divided and written into the data register 91. Otherwise, steps f4, f6, f8, f10, f12, f14, f1
From steps f6 and f18, steps f6, f8, f10, f1
2, f14, f16, f18, f20.
When the value of the data counter is not any of 0 to 8,
Proceeding from step f18 to step f20, "8080H" is selected as the data signal, and the selected data signal is divided and written into the data register 91. by this,
One of the data signals is selected.

【0137】次いで、ステップf21で、データカウン
タの値に0を代入して初期化する。さらに、ステップf
22で、データビット長が4ビットであって、かつデー
タカウンタの値が5であるか否かが判定され、そうであ
るときには、ステップf23でデータカウンタを初期化
した後に、ステップf24で当該フローチャートの処理
動作を終了する。そうでないときは、ステップf22か
らそのままステップf24で当該フローチャートの処理
動作を終了する。これによって、64ビットのデータ信
号が選択されて、データレジスタ91に順次的に書込ま
れる。
Next, at step f21, 0 is substituted for the value of the data counter to initialize it. Further, step f
At 22, it is determined whether the data bit length is 4 bits and the value of the data counter is 5, and if so, after initializing the data counter at step f23, the flow chart at step f24 is executed. Is completed. Otherwise, the processing operation of the flowchart is terminated from step f22 to step f24. Thus, a 64-bit data signal is selected and sequentially written to the data register 91.

【0138】このように、表示検出装置24では、デー
タビット長が8ビットのときに対応するデータ信号をデ
ータレジスタ91に書込み、データレジスタ91からデ
ータを読出すときにビットを制限する。これによって、
単一種類のデータ信号を用いて、データビット長および
パネル部材の構造の異なる液晶表示装置28に適する電
圧印加パターンで、X方向走査動作を行うことができ
る。
As described above, in the display detecting device 24, when the data bit length is 8 bits, the corresponding data signal is written into the data register 91, and the bits are limited when reading data from the data register 91. by this,
Using a single type of data signal, the X-direction scanning operation can be performed with a voltage application pattern suitable for the liquid crystal display device 28 having a different data bit length and a different panel member structure.

【0139】また、Y座標電極制御回路54;66,6
7がX座標電極制御回路53;64,65と同様にデー
タ信号によって制御される構成の回路であるとき、Y座
標電極57への検出電圧印加パターンを上述のX座標電
極56への検出電圧の印加パターンと同様のパターンと
してもよい。この場合、さらに、XおよびY座標電極5
6,57へのそれぞれの印加パターンは、共に単一本ず
つ検出電圧を印加するパターンでもよく、または共に複
数本ずつ検出電圧を印加する上述の印加パターンでもよ
い。またさらに、XおよびY座標電極56,57のうち
のいずれか一方座標電極への印加パターンは単一本ずつ
検出電圧を印加するパターンとし、いずれか他方座標電
極への印加パターンは複数本ずつ検出電圧を印加するパ
ターンとしてもよい。
The Y coordinate electrode control circuit 54; 66, 6
7 is a circuit configured to be controlled by a data signal in the same manner as the X coordinate electrode control circuits 53; 64 and 65, the detection voltage application pattern to the Y coordinate electrode 57 is A pattern similar to the application pattern may be used. In this case, the X and Y coordinate electrodes 5
Each of the application patterns to 6, 57 may be a pattern in which the detection voltage is applied one by one, or the above-mentioned application pattern in which the detection voltage is applied to a plurality of pieces. Further, the application pattern to one of the X and Y coordinate electrodes 56 and 57 is a pattern for applying the detection voltage one by one, and the application pattern to one of the other coordinate electrodes is detected by plural pieces. A pattern for applying a voltage may be used.

【0140】図19および図20は、図11の主制御動
作のフローチャートのステップa6で実施される中央処
理回路37のコマンド処理動作を説明するためのフロー
チャートである。
FIGS. 19 and 20 are flow charts for explaining the command processing operation of the central processing circuit 37 performed in step a6 of the flow chart of the main control operation of FIG.

【0141】コマンド信号は、ホスト装置23および表
示制御回路31からインタフェイス41に与えられる。
このとき中央制御回路37は、ステータスレジスタ94
の記憶内容を参照して、コマンドレジスタ93への書込
み動作が許容されているときに、該コマンドレジスタ9
3ににコマンド信号を書込む。
The command signal is supplied from the host device 23 and the display control circuit 31 to the interface 41.
At this time, the central control circuit 37 outputs the status register 94
Referring to the stored contents of the command register 93, when the write operation to the command register 93 is permitted,
Write a command signal to the address 3.

【0142】図11のフローチャートのステップa5か
らステップa6に進み、コマンド処理動作が開始される
と、ステップg1からステップg2に進む。ステップg
2では、コマンドレジスタ93の記憶内容が、コマンド
コードなのかコマンドデータなのか判定する。コマンド
データは該データを必要とするコマンド信号の処理動作
の最中に読出すべきであり、コマンドコードはコマンド
処理の実施前に読出すべきなので、取扱いが異なる。コ
マンドデータであるとき、ステータスレジスタ94のビ
ットb0を書換えて更新し、コマンドデータが書込まれ
たことを中央処理回路37に知らせる。コマンドコード
であるとき、ステップg4に進む。ステップg4〜g1
5は、使用する液晶表示装置28の構造および仕様を、
表示検出装置24に設定するための処理ステップであ
る。これらの設定動作を指示するコマンド信号のコマン
ドデータは、後述するように、設定するべきデータを表
す。
The flow advances from step a5 to step a6 in the flowchart of FIG. 11, and when the command processing operation is started, the flow advances from step g1 to step g2. Step g
In step 2, it is determined whether the contents stored in the command register 93 are a command code or command data. Command data should be read during the processing operation of a command signal requiring the data, and the command code should be read before execution of the command processing. If it is command data, the bit b0 of the status register 94 is rewritten and updated, and the central processing circuit 37 is notified that the command data has been written. If it is a command code, the process proceeds to step g4. Step g4 to g1
5 shows the structure and specifications of the liquid crystal display device 28 to be used,
This is a processing step for setting the display detection device 24. The command data of the command signal for instructing these setting operations represents data to be set, as described later.

【0143】ステップg4では、コマンドコードがX方
向走査ライン数の設定動作を指示するか否かが判断され
る。そうであるときはステップg5に進み、そうでない
ときはステップg6に進む。ステップg5では、該設定
動作として、液晶表示装置28のX座標電極56の全本
数を表すコマンドデータをコマンドレジスタ93から読
出し、X方向走査ライン数レジスタに転送して記憶させ
る。ステップg6では、コマンドコードがY方向走査ラ
イン数の設定動作を指示するか否かが判断される。そう
であるときはステップg7に進み、そうでないときはス
テップg8に進む。ステップg7では、該設定動作とし
て、液晶表示装置28のY座標電極57の全本数を表す
コマンドデータをコマンドレジスタ93から読出し、X
方向走査ライン数レジスタに転送して記憶させる。
At step g4, it is determined whether or not the command code indicates the setting operation of the number of scanning lines in the X direction. If so, go to step g5; otherwise, go to step g6. In step g5, as the setting operation, command data indicating the total number of the X coordinate electrodes 56 of the liquid crystal display device 28 is read from the command register 93, transferred to the X direction scanning line number register, and stored. At step g6, it is determined whether or not the command code indicates an operation for setting the number of scanning lines in the Y direction. If so, proceed to step g7; otherwise, proceed to step g8. In step g7, as the setting operation, command data indicating the total number of Y coordinate electrodes 57 of the liquid crystal display device 28 is read from the command register 93, and X
The data is transferred to and stored in the direction scan line number register.

【0144】ステップg8では、コマンドコードが液晶
表示装置28のパネル部材の構造の設定動作を指示する
か否かが判断される。そうであるときはステップg9に
進み、そうでないときはステップg10に進む。ステッ
プg9では、該設定動作として、液晶表示装置28の構
造を表すコマンドデータをコマンドレジスタ93から読
出し、該コマンドデータから該装置28の構造を特定し
て、機種レジスタ96のビットb0〜b2,b7のうち
で、特定された構造を表すビットに1をセットし、残余
のビットを0にリセットする。また、前記コマンドデー
タから液晶表示装置28のデータ信号のデータビット長
を特定し、特定されたデータビット長を表すように機種
レジスタ96のビットb3,b4を設定する。
In step g8, it is determined whether or not the command code indicates an operation for setting the structure of the panel member of the liquid crystal display device. If so, go to step g9, otherwise go to step g10. In step g9, as the setting operation, command data representing the structure of the liquid crystal display device 28 is read from the command register 93, the structure of the device 28 is specified from the command data, and bits b0 to b2, b7 of the model register 96 are set. Among them, 1 is set to a bit representing the specified structure, and the remaining bits are reset to 0. Further, the data bit length of the data signal of the liquid crystal display device 28 is specified from the command data, and the bits b3 and b4 of the model register 96 are set so as to represent the specified data bit length.

【0145】ステップg10では、コマンドコードが座
標検出動作のXおよびY方向走査動作の走査手法の設定
動作を指示するか否かが判断される。そうであるときは
ステップg11に進み、そうでないときはステップg1
2に進む。ステップg11では、該設定動作として、走
査手法を指示するコマンドデータをコマンドレジスタ9
3から読出し、該コマンドデータから装置21の操作者
が選択した走査手法を特定し、時間走査手法であるとき
にはフラグレジスタ95のビットb2を1にセットし、
パネル走査手法であるときには該ビットb2を0にリセ
ットする。
At step g10, it is determined whether or not the command code indicates the setting operation of the scanning method in the X and Y direction scanning operations of the coordinate detecting operation. If so, go to step g11; otherwise, go to step g1.
Proceed to 2. In step g11, as the setting operation, command data instructing the scanning method is stored in the command register 9.
3, the scanning method selected by the operator of the apparatus 21 is specified from the command data. When the time scanning method is used, the bit b2 of the flag register 95 is set to 1;
When the panel scanning method is used, the bit b2 is reset to 0.

【0146】ステップg12では、コマンドコードが座
標検出動作の開始および停止動作を指示するか否かが判
定される。そうであるときはステップg13に進み、そ
うでないときはステップg16に進む。ステップg13
では、まず、コマンドコードが前記開始動作を指示する
か否かを判定し、そうであるときには、レジスタ群43
内の各レジスタに、座標検出動作で必要とされる各種の
データが記憶されているか否かを判定する。レジスタ群
43に該各種のデータが記憶され、記憶内容が妥当であ
って、座標検出動作を実施することができると判定され
るとき、ステップg13からステップg14に進み、フ
ラグレジスタ95のビットb0を更新する。これによっ
て、当該フローチャートの処理動作終了後、座標検出動
作を実施することができる。レジスタ群43の中に前記
各種のデータが未だ記憶されていないレジスタがあると
き、ステップg3からステップg15に進む。ステップ
g15では、ステータスレジスタ94のビットb1を更
新して、ステップg30で当該フローチャートの処理動
作を終了する。これによって、中央処理回路37がスタ
ーテスレジスタ94を参照するとき、座標検出動作が実
施できないことを知ることができる。
At step g12, it is determined whether or not the command code indicates the start and stop of the coordinate detecting operation. If so, proceed to step g13; otherwise, proceed to step g16. Step g13
First, it is determined whether or not the command code indicates the start operation, and if so, the register group 43
It is determined whether or not various data required for the coordinate detection operation are stored in each of the registers. The various data are stored in the register group 43, and when it is determined that the stored content is appropriate and the coordinate detection operation can be performed, the process proceeds from step g13 to step g14, where the bit b0 of the flag register 95 is reset. Update. Thus, after the processing operation of the flowchart is completed, the coordinate detection operation can be performed. When there is a register in the register group 43 in which the various data has not been stored yet, the process proceeds from step g3 to step g15. At Step g15, the bit b1 of the status register 94 is updated, and at Step g30, the processing operation of the flowchart is ended. Thus, when the central processing circuit 37 refers to the status register 94, it is possible to know that the coordinate detection operation cannot be performed.

【0147】ステップg16では、コマンドコードが座
標検出動作の割込み処理の是非を指示するか否かが判定
される。そうであるときはステップg17に進み、そう
でないときはステップg18に進む。ステップg17で
は、コマンドコードの指示に応じて、割り込み処理が許
容されるときにフラグレジスタ95のビットb7を1に
セットし、禁止されるときに該ビットb7を0にリセッ
トして更新する。これによって、座標検出動作を、いわ
ゆる割込み処理によって、他の処理動作と疑似的に並列
して実施することができる。
In step g16, it is determined whether or not the command code indicates whether or not to interrupt the coordinate detection operation. If so, go to step g17; otherwise, go to step g18. In step g17, the bit b7 of the flag register 95 is set to 1 when interrupt processing is permitted, and the bit b7 is reset to 0 and updated when interrupt processing is prohibited, in accordance with the instruction of the command code. Thereby, the coordinate detection operation can be performed in a pseudo-parallel with other processing operations by so-called interrupt processing.

【0148】ステップg18では、コマンドコードが照
明装置29の点灯または消灯を指示するか否かが判定さ
れる。そうであるときはステップg19に進み、そうで
ないときはステップg20に進む。ステップg19で
は、コマンドコードの指示に応じて、点灯させるときに
はフラグレジスタ95のビットb6を1にセットし、消
灯されるときに該ビットb6を0にリセットして更新す
る。これによって、中央処理回路37は、ホスト装置2
3からの指示に応じて、照明装置29の点灯および消灯
を制御することができる。また。照明装置29の輝度が
離散的な複数段階または連続的に変化させることができ
るとき、このフラグレジスタの値を輝度に応じて設定し
てもよい。
At step g18, it is determined whether or not the command code instructs the lighting device 29 to be turned on or off. If so, go to step g19; otherwise, go to step g20. In step g19, the bit b6 of the flag register 95 is set to 1 when the light is turned on, and the bit b6 is reset to 0 and updated when the light is turned off in accordance with the instruction of the command code. As a result, the central processing circuit 37 communicates with the host device 2
In accordance with the instruction from the third device, the turning on and off of the lighting device 29 can be controlled. Also. When the luminance of the lighting device 29 can be changed in a plurality of discrete steps or continuously, the value of the flag register may be set according to the luminance.

【0149】ステップg20では、コマンドコードが検
出されたXおよびY座標の読出し動作を指示するか否か
が判定される。そうであるときはステップg21に進
み、そうでないときはステップg24に進む。ステップ
g21では、スターテスレジスタ94のビットb6を参
照して、座標検出動作が終了しているか否かを判定す
る。終了していると判定されるとき、ステップg21か
らステップg22に進む。ステップg22では、まず、
メモリ40に記憶されるXおよびY座標を表すデータの
形態を、ホスト装置23と表示検出装置24との間で授
受することができる形態に変更し、インタフェイス回路
42からホスト装置23に転送する。同時に、ステータ
スレジスタ94のビットb4を更新して、表示検出装置
24を初期状態に戻す。また、座標検出動作が終了して
いないと判定されるとき、ステップg21からステップ
g23に進む。ステップg23では、ステータスフラグ
94のビットを更新して、ステップg30で当該フロー
チャートの処理動作を終了する。これによって、中央処
理回路37がスターテスレジスタ94を参照するとき、
座標の読出し動作が実施できないことを知ることができ
る。
At step g20, it is determined whether or not the command code instructs the operation of reading the detected X and Y coordinates. If so, go to step g21; otherwise, go to step g24. In step g21, it is determined with reference to bit b6 of the status register 94 whether or not the coordinate detection operation has been completed. When it is determined that the process has been completed, the process proceeds from step g21 to step g22. In step g22, first,
The form of the data representing the X and Y coordinates stored in the memory 40 is changed to a form that can be exchanged between the host device 23 and the display detection device 24, and is transferred from the interface circuit 42 to the host device 23. . At the same time, the bit b4 of the status register 94 is updated to return the display detection device 24 to the initial state. When it is determined that the coordinate detection operation has not been completed, the process proceeds from step g21 to step g23. At step g23, the bit of the status flag 94 is updated, and at step g30, the processing operation of the flowchart is terminated. Thereby, when the central processing circuit 37 refers to the status register 94,
It can be known that the coordinate reading operation cannot be performed.

【0150】ステップg24では、コマンドコードが座
標検出動作のXおよびY走査動作内で指示信号の検出動
作を繰返すときの繰返し回数の数値nの設定動作を指示
するか否かが判断される。そうであるときはステップg
25に進み、そうでないときはステップg26に進む。
ステップg25では、該設定動作として、繰返し回数の
数値nを表すコマンドデータをコマンドレジスタ93か
ら読出し、nレジスタに転送して記憶させる。
In step g24, it is determined whether or not the command code instructs the setting operation of the numerical value n of the number of repetitions when the operation of detecting the instruction signal is repeated in the X and Y scanning operations of the coordinate detecting operation. If so, step g
Proceed to step g25, otherwise proceed to step g26.
In step g25, as the setting operation, command data representing the numerical value n of the number of repetitions is read from the command register 93, and transferred to the n register for storage.

【0151】ステップg26では、コマンドコードが表
示検出装置24の初期化を指示するリセット動作を指示
するか否かが判断される。そうであるときはステップg
27に進み、そうでないときはステップg29に進む。
ステップg27では、主制御動作のフローチャートのス
テップa2の処理を実行するように指示して、ステップ
g30で当該フローチャートの処理動作を終了する。こ
の指示がなされたとき、主制御動作のフローチャートの
ステップa6のコマンド処理終了後、中央処理回路37
は、ステップa3ではなくステップa2に戻る。
At step g26, it is determined whether or not the command code indicates a reset operation for initializing the display detecting device 24. If so, step g
Proceed to step 27, otherwise proceed to step g29.
In step g27, an instruction is given to execute the processing in step a2 of the flowchart of the main control operation, and in step g30, the processing operation in the flowchart is terminated. When this instruction is issued, after the command processing in step a6 of the flowchart of the main control operation is completed, the central processing circuit 37
Returns to step a2 instead of step a3.

【0152】ステップg3,g5,g7,g9,g1
1,g14,g17,g19,g22,g25で、各種
の処理動作がそれぞれ終了すると、上述の各ステップか
らステップg28にそれぞれ進む。ステップg28で
は、スターテスレジスタ94のビットb4をセットして
更新する。更新後、ステップb28で当該フローチャー
トの処理動作を終了する。これによって、中央処理回路
37は、スターテスレジスタ94の記憶内容を参照する
ことで、コマンド処理が正常に終了したことを知ること
ができる。
Steps g3, g5, g7, g9, g1
When the various processing operations are completed in steps 1, g14, g17, g19, g22, and g25, respectively, the process proceeds from each of the above-described steps to step g28. At step g28, bit b4 of the status register 94 is set and updated. After updating, the processing operation of the flowchart is ended in step b28. Thus, the central processing circuit 37 can know that the command processing has been completed normally by referring to the contents stored in the status register 94.

【0153】また、コマンドコードが、ステップg2,
g4,g6,g8,g10,g12,g16,g18,
g20,g24,g26で判定される各種の動作をいず
れも指示していないと判定されたとき、コマンドレジス
タ93に記憶されたコマンド信号が、表示検出装置24
に設定される各種のコマンド信号のいずれとも一致して
いないので、コマンド信号自体に誤りがあると考えられ
る。このときには、ステップg26からステップg29
に進む。ステップg29では、スターテスレジスタ94
のビットb1をセットして更新する。更新後、ステップ
b28で当該フローチャートの処理動作を終了する。こ
れによって、中央処理回路37は、スターテスレジスタ
94の記憶内容を参照することで、コマンド処理に異状
が生じたことを知ることができる。
When the command code is set at step g2,
g4, g6, g8, g10, g12, g16, g18,
When it is determined that none of the various operations determined by g20, g24, and g26 is instructed, the command signal stored in the command register 93 is output to the display detection device 24.
Does not match any of the various command signals set in the command signal, it is considered that the command signal itself has an error. At this time, from step g26 to step g29
Proceed to. In step g29, the status register 94
Is set and updated. After updating, the processing operation of the flowchart is ended in step b28. Thus, the central processing circuit 37 can know that an abnormality has occurred in the command processing by referring to the storage contents of the status register 94.

【0154】このように、上述した図11〜図20のフ
ローチャートで表すような処理動作を行うことによっ
て、表示検出装置24は、座標検出動作を実施すること
ができる。上述の座標検出動作のうち、XおよびY方向
走査動作は、2種類の液晶表示装置51,61の構造に
それぞれ対応した処理動作をおこなうことができ、さら
に各構造の処理動作では2種類の走査手法のいずれか一
方を選択して実施することができる。これによって、都
合4種類の処理動作を実施することができる。これら4
種類の処理動作は、中央処理回路37の演算動作、イン
タフェイス回路41の信号の授受動作、およびタイマ3
8の計時動作を組合わせて実施されるので、タブレット
制御回路32を共有することができる。したがって、図
1に表すタブレット制御回路32を単一個だけ準備する
と、4種類の処理動作を実施することができる。
As described above, the display detecting device 24 can perform the coordinate detecting operation by performing the processing operations as shown in the flowcharts of FIGS. 11 to 20 described above. Among the coordinate detection operations described above, the X and Y direction scanning operations can perform processing operations corresponding to the structures of the two types of liquid crystal display devices 51 and 61, respectively. Either of the methods can be selected and implemented. As a result, four types of processing operations can be performed. These four
The types of processing operations include an arithmetic operation of the central processing circuit 37, a signal transmitting / receiving operation of the interface circuit 41, and a timer 3
Since the timing operations of the eight are performed in combination, the tablet control circuit 32 can be shared. Therefore, if only a single tablet control circuit 32 shown in FIG. 1 is prepared, four types of processing operations can be performed.

【0155】またこれら処理動作はいわゆるソフトウェ
ア処理であり、メモリ39に記憶された該処理動作のプ
ログラムを中央処理回路37が実行することで実現され
る。ゆえに、メモリ39に別の液晶表示装置28の構造
に対応する処理動作、および別の走査手法を含む処理動
作のプログラムを記憶させることで、タブレット検出回
路32の回路構造を変更することなく、別の構造の液晶
表示装置、および別の走査手法に対応する処理動作を行
うことができる。また、このときは、メモリ39に新た
なプログラムを追加するだけで良いので、従来技術のタ
ブレット制御回路のように、液晶表示装置28の構造に
併せて回路構造を変更させる必要がない。ゆえに、表示
検出装置24に使用される液晶表示装置28の構造を変
更したとき、該装置28の設計の変更を容易に行うこと
ができる。また、タブレット制御回路32の回路構造自
体は、液晶表示装置28の構造と無関係になるので、同
一構造の該制御回路32のを上述のプログラムを変更す
るだけで、複数種類の構造の液晶表示装置28を表示検
出装置24に使用することができる。したがって、表示
検出装置24自体の汎用性を向上させることができる。
このように、座標検出動作をいわゆるソフトウェア制御
で実施することで、タブレット検出回路3の拡張性を向
上させることができる。また、タブレット制御回路32
内の回路部品35〜44、液晶表示装置28、および照
明装置29を、既存の汎用の装置で実現することができ
る。
These processing operations are so-called software processing, and are realized by the central processing circuit 37 executing a program of the processing operation stored in the memory 39. Therefore, by storing a program of a processing operation corresponding to the structure of another liquid crystal display device 28 and a processing operation including another scanning method in the memory 39, the tablet structure of the tablet detection circuit 32 can be changed without changing the circuit structure. And a processing operation corresponding to another scanning method can be performed. Also, at this time, it is only necessary to add a new program to the memory 39, so that there is no need to change the circuit structure in accordance with the structure of the liquid crystal display device 28 unlike the conventional tablet control circuit. Therefore, when the structure of the liquid crystal display device 28 used for the display detection device 24 is changed, the design of the device 28 can be easily changed. Further, since the circuit structure of the tablet control circuit 32 becomes independent of the structure of the liquid crystal display device 28, the control circuit 32 having the same structure can be replaced with a liquid crystal display device having a plurality of types of structures by simply changing the above-described program. 28 can be used for the display detection device 24. Therefore, the versatility of the display detection device 24 itself can be improved.
As described above, by performing the coordinate detection operation by so-called software control, the expandability of the tablet detection circuit 3 can be improved. The tablet control circuit 32
The circuit components 35 to 44, the liquid crystal display device 28, and the lighting device 29 therein can be realized by existing general-purpose devices.

【0156】また、図1の電子装置21では、ホスト装
置23の中央処理回路26とは別に、中央処理回路37
とメモリ39,40とインタフェイス回路41とを備え
たタブレット制御回路32を準備し、該制御回路32内
で、座標検出動作の処理を実施させている。このよう
に、電子装置21を、電子装置21全体の処理動作を行
うメインシステムであるホスト装置23の中央処理回路
26と、座標検出動作の演算処理を行うサブシステムで
あるタブレット制御回路32の中央処理回路37とに分
離することによって、ホスト装置23の負担を減らし、
中央処理回路26の処理動作のスループットが低下する
ことを防止することができる。また、このように分離す
ることによって、電子装置21全体の処理動作と座標検
出動作とを並列に実行することもできるので、電子装置
21全体の処理動作に要する処理時間を短縮することが
できる。また、逆に、中央処理回路26,37を単一の
演算回路で実現しても良い。
Also, in the electronic device 21 of FIG. 1, a central processing circuit 37 is provided separately from the central processing circuit 26 of the host device 23.
A tablet control circuit 32 including a memory 39, a memory 39, and an interface circuit 41 is prepared, and the control circuit 32 executes a coordinate detection operation. As described above, the electronic device 21 is divided into a central processing circuit 26 of the host device 23 which is a main system which performs a processing operation of the entire electronic device 21 and a central processing circuit 26 of a tablet control circuit 32 which is a subsystem which performs arithmetic processing of the coordinate detection operation. By separating it into the processing circuit 37, the load on the host device 23 is reduced,
A decrease in the throughput of the processing operation of the central processing circuit 26 can be prevented. In addition, by performing such separation, the processing operation of the entire electronic device 21 and the coordinate detection operation can be performed in parallel, so that the processing time required for the processing operation of the entire electronic device 21 can be reduced. Conversely, the central processing circuits 26 and 37 may be realized by a single arithmetic circuit.

【0157】また,Y座標走査動作では、前述の単位時
間を変更することができる。単位時間を、前述の図13
のステップd10〜d13の処理動作よりも短い時間に
設定するとき、Y座標が取得る最大座標値は、Y座標電
極の数よりも増加する。これによって、表示検出装置2
4に設定されるY座標の見かけ上の分解能を、Y座標電
極の本数によって設定される実際の分解能よりも増加さ
せることができる。したがって、たとえば、ホスト装置
23が見かけ上の分解能を表示検出装置24の分解能と
して自動的に取得する場合、ホスト装置23に表示検出
装置24の実際の分解能よりも大きな分解能を、自動的
に設定することができる。また、Y座標を表す数値は、
見かけ上の分解能に対応するので、ホスト装置23でY
座標を用いた演算処理を行うときも、Y座標の値を見か
け上の分解能に対応させるための演算処理を行う必要が
なく、処理動作が容易である。
In the Y coordinate scanning operation, the unit time can be changed. The unit time is calculated as shown in FIG.
When the time is set to be shorter than the processing operations of steps d10 to d13, the maximum coordinate value obtained by the Y coordinate is larger than the number of Y coordinate electrodes. Thereby, the display detection device 2
The apparent resolution of the Y coordinate set to 4 can be made larger than the actual resolution set by the number of Y coordinate electrodes. Therefore, for example, when the host device 23 automatically acquires the apparent resolution as the resolution of the display detection device 24, a resolution higher than the actual resolution of the display detection device 24 is automatically set in the host device 23. be able to. The numerical value representing the Y coordinate is
Since it corresponds to the apparent resolution, the host device 23
When performing the arithmetic processing using the coordinates, there is no need to perform the arithmetic processing for making the value of the Y coordinate correspond to the apparent resolution, and the processing operation is easy.

【0158】また、見かけ上の分解能を増加させたと
き、得られるY座標は、パネル部材52;62,63の
Y座標電極の間にさらにY座標電極が仮想的に配置され
て形成されるような仮想パネル部材を有する仮想液晶表
示装置を用いて指示された座標とみなすことができる。
実際のパネル部材52;62,63の1本のY座標電極
が占める領域内に、仮想パネル部材では1本の実在のY
座標電極57と複数本の仮想のY座標電極が配置され、
各座標電極毎に或る値のY座標が対応する。このとき、
上述のステップd15のY座標の取得動作では、式1の
商として得られるY座標の他に、該Y座標が対応するY
座標電極の周囲の仮想Y座標電極のY座標も取得する。
これによって、見かけ上の分解能を増加させたときに、
取得されるY座標が占める領域と、実際に指示電極と静
電結合した座標電極が占める領域とを一致させることが
できる。したがって、装置21の操作者が所望とする領
域内のY座標を確実に取得することができる。
When the apparent resolution is increased, the Y coordinate obtained is such that the Y coordinate electrodes are virtually arranged between the Y coordinate electrodes of the panel members 52; Can be regarded as coordinates specified using a virtual liquid crystal display device having a virtual panel member.
Within the area occupied by one Y coordinate electrode of the actual panel member 52; 62, 63, the virtual panel member has one real Y coordinate electrode.
A coordinate electrode 57 and a plurality of virtual Y coordinate electrodes are arranged,
A certain value of the Y coordinate corresponds to each coordinate electrode. At this time,
In the Y coordinate acquisition operation in step d15 described above, in addition to the Y coordinate obtained as the quotient of Equation 1, the Y coordinate
The Y coordinate of the virtual Y coordinate electrode around the coordinate electrode is also acquired.
This allows you to increase the apparent resolution,
The area occupied by the acquired Y coordinate and the area occupied by the coordinate electrode that is actually electrostatically coupled to the indicator electrode can be made to match. Therefore, the Y coordinate in the area desired by the operator of the device 21 can be reliably obtained.

【0159】さらに、たとえば特定座標電極と指示電極
とが静電結合してから指示信号が導出されるまでに、単
一本の座標電極に対する指示信号の検出動作に要する前
記処理時間未満のずれが生じる場合であって、見かけ上
の分解能が増加されていないとき、上述の式1の除算で
は余りがでる。この余りを四捨五入するような取扱いを
するとき、得られるY座標が特定座標電極のY座標より
もY座標電極1つ分のずれ幅だけずれることがある。上
述の場合に見かけ上の分解能を増加させているとき、上
述の式1の商として得られるY座標は、特定座標電極と
該電極に隣接する座標電極とのY座標間のY座標を示
し、余りを四捨五入する取扱いをしたときにずれるY座
標のずれ幅は、Y座標電極1つ分のずれ幅よりも小さ
い。これらのことから、得られるY座標は特定座標電極
のY座標と該電極に隣接するY座標電極のY座標との間
を表す。したがって、見かけ上の分解能を増加させる
と、指示信号の遅延であるような原因でのY座標のずれ
を小さくすることができる。したがって、中央処理回路
37が、実際に静電結合したY座標電極を該Y座標電極
の次の座標電極であると誤認することを防止することが
できる。ゆえに、検出された座標の精度を向上させるこ
とができる。
Further, for example, a deviation of less than the processing time required for detecting an instruction signal for a single coordinate electrode from when the specific coordinate electrode and the instruction electrode are electrostatically coupled to when the instruction signal is derived is obtained. If this occurs and the apparent resolution has not been increased, the division of Equation 1 above will have a remainder. When the remainder is rounded off, the obtained Y coordinate may be shifted from the Y coordinate of the specific coordinate electrode by a shift width of one Y coordinate electrode. When the apparent resolution is increased in the above case, the Y coordinate obtained as the quotient of the above equation 1 indicates the Y coordinate between the Y coordinate of the specific coordinate electrode and the coordinate electrode adjacent to the specific coordinate electrode, The deviation width of the Y coordinate that is shifted when the remainder is rounded is smaller than the deviation width of one Y coordinate electrode. From these facts, the obtained Y-coordinate represents between the Y-coordinate of the specific coordinate electrode and the Y-coordinate of the Y-coordinate electrode adjacent to the specific coordinate electrode. Therefore, when the apparent resolution is increased, the deviation of the Y coordinate due to the delay of the instruction signal can be reduced. Therefore, it is possible to prevent the central processing circuit 37 from erroneously recognizing the Y coordinate electrode actually electrostatically coupled as the next coordinate electrode after the Y coordinate electrode. Therefore, the accuracy of the detected coordinates can be improved.

【0160】また、図14,15のフローチャートで示
すX方向走査手法の処理動作で、X座標の検出の演算に
用いる単位時間をステップe10〜e12の処理に要す
る時間よりも短くすると、Y座標と同様にX座標につい
ても、見かけ上の分解能および精度を向上させることが
できる。
Also, in the processing operation of the X-direction scanning method shown in the flowcharts of FIGS. 14 and 15, if the unit time used for the calculation of the X coordinate detection is shorter than the time required for the processing of steps e10 to e12, the Y coordinate Similarly, the apparent resolution and accuracy of the X coordinate can be improved.

【0161】さらに、このようにXおよびY座標のずれ
が小さいとき、たとえば、ホスト装置23で実施される
文字認識動作では、電子装置21の操作者が指示した指
示点を確実に認識できるので、該指示点の前に指示した
指示点との相対位置のずれが生じることを防止すること
ができる。たとえば、隣接した2つの点を指示したとき
にXおよびY座標が不連続になったり、逆に離れた2つ
の点を指示したときにXおよびY座標が連続するような
不都合が防止される。したがって、点を線と誤認し、逆
に点を線と誤認して、文字認識に誤りが生じることを防
止することができる。
Further, when the deviation between the X and Y coordinates is small as described above, for example, in the character recognition operation performed by the host device 23, the designated point designated by the operator of the electronic device 21 can be reliably recognized. It is possible to prevent the relative position from being shifted from the designated point designated before the designated point. For example, it is possible to prevent the X and Y coordinates from being discontinuous when two adjacent points are designated, or to prevent the X and Y coordinates from continuing when two distant points are designated. Therefore, it is possible to prevent a point from being mistakenly recognized as a line and a point from being mistakenly recognized as a line, thereby preventing an error in character recognition.

【0162】図21は、本発明の第2実施形態の表示検
出装置24を含む電子装置111の電気的構成を示すブ
ロック図である。電子装置111は、第1実施形態の電
子装置21と類似の装置であって、インタフェイス回路
の構造だけが異なり、他の構成部品の構造および全構成
部品の挙動は等しい。同一構造の構成部品には同一の符
号を説明は省略する。
FIG. 21 is a block diagram showing an electrical configuration of an electronic device 111 including the display detection device 24 according to the second embodiment of the present invention. The electronic device 111 is a device similar to the electronic device 21 of the first embodiment. Only the structure of the interface circuit is different, and the structure of other components and the behavior of all components are the same. The description of the same components having the same structure is omitted.

【0163】インタフェイス回路113は、図1のイン
タフェイス回路41と類似の構成を有し、切換回路42
を含まないことだけが異なり、他の構造は等しい。この
インタフェイス回路113は、該回路外部の切換回路4
2との間で信号を授受することで、インタフェイス回路
41と同様に、レジスタ群43に各種の信号を記憶させ
る。また、インタフェイス回路113から出力される信
号は、切換回路42を介して、液晶表示装置28に与え
られる。さらに、表示制御回路31からの表示制御信号
は、切換回路42に与えられた後に、インタフェイス回
路113内のレジスタ群43に記憶され、また液晶表示
装置28に与えられる。
The interface circuit 113 has a configuration similar to that of the interface circuit 41 shown in FIG.
Except that the other structures are equal. The interface circuit 113 includes a switching circuit 4 outside the circuit.
By transmitting and receiving signals to and from the register group 2, various signals are stored in the register group 43, similarly to the interface circuit 41. The signal output from the interface circuit 113 is provided to the liquid crystal display device 28 via the switching circuit 42. Further, the display control signal from the display control circuit 31 is supplied to the switching circuit 42, then stored in the register group 43 in the interface circuit 113, and supplied to the liquid crystal display device 28.

【0164】表示制御回路31および液晶表示装置28
が高性能化され、信号の授受速度が従来の該回路31お
よび装置28よりも高速になるとき、タブレット制御回
路112の信号の授受速度も併せて高速化する必要があ
る。また、液晶表示装置28のデータ信号のデータビッ
ト長は液晶表示装置28の構造に応じて変化するので、
タブレット制御回路112のデータ信号の出力端子は、
このデータビット長に応じて設計する必要がある。タブ
レット制御回路112の構成部品のうちで、これら授受
速度および出力端子構造に応じて設計を変更する必要が
ある部品は切換回路42である。ゆえに、この切換回路
42をインタフェイス回路113と分離することによっ
て、表示制御回路31および液晶表示装置28が変更さ
れたときには、インタフェイス回路113を変更するこ
となく切換回路42の構造を変更するだけで、変更後の
回路31および装置28に対応するタブレット制御回路
112を得ることができる。したがって、タブレット制
御回路112の設計変更が容易になる。
Display control circuit 31 and liquid crystal display device 28
When the signal transmission / reception speed becomes higher than that of the conventional circuit 31 and the device 28, the signal transmission / reception speed of the tablet control circuit 112 also needs to be increased. Since the data bit length of the data signal of the liquid crystal display device 28 changes according to the structure of the liquid crystal display device 28,
The output terminal of the data signal of the tablet control circuit 112 is
It is necessary to design according to this data bit length. The switching circuit 42 is a component of the tablet control circuit 112 whose design needs to be changed according to the transfer speed and the output terminal structure. Therefore, by separating the switching circuit 42 from the interface circuit 113, when the display control circuit 31 and the liquid crystal display device 28 are changed, only the structure of the switching circuit 42 is changed without changing the interface circuit 113. Thus, the tablet control circuit 112 corresponding to the changed circuit 31 and the device 28 can be obtained. Therefore, the design of the tablet control circuit 112 can be easily changed.

【0165】また、電子装置21と同様に電子装置11
1でもタブレット制御回路112内の回路部品を集積化
することで、該制御回路112の部品点数を減少させる
ことができ、製造コストを減少させることができる。こ
のとき、判定回路35の他に切換回路42も集積回路1
15に内蔵させないことが好ましい。これによって、上
述のようにタブレット制御回路112の設計変更を行う
とき、集積回路115の回路設計を行う事なく、該制御
回路112の設計変更を行うことができるので、設計変
更がさらに容易になる。また、切換回路42を内蔵させ
るときよりも、内蔵させないときのほうが、集積回路1
15の端子数を減少させることができる。ゆえに、たと
えば、集積回路115の端子数の制限があるときにも、
切換回路42を集積回路115に内蔵させないことが好
ましい。
The electronic device 11 is similar to the electronic device 21.
By integrating the circuit components in the tablet control circuit 112 even in the case of 1, the number of components of the control circuit 112 can be reduced, and the manufacturing cost can be reduced. At this time, the switching circuit 42 as well as the determination circuit 35
It is preferable not to have the built-in 15. Thus, when the design of the tablet control circuit 112 is changed as described above, the design change of the control circuit 112 can be performed without performing the circuit design of the integrated circuit 115, so that the design change is further facilitated. . In addition, when the switching circuit 42 is not provided, the integrated circuit 1 is not provided.
Fifteen terminals can be reduced. Therefore, for example, even when the number of terminals of the integrated circuit 115 is limited,
It is preferable that the switching circuit 42 is not built in the integrated circuit 115.

【0166】上述の電子装置21,111は、単純マト
リクス型の液晶表示装置28を用いて説明したが、液晶
表示装置28はアクティブマトリクス型の液晶表示装置
であってもよい。アクティブマトリクス型液晶表示装置
には、そのパネル部材内の一方の基板表面に複数の画素
電極が行列状に配置され、他方基板表面には一様な対向
電極が配置される。ゆえに、これら画素電極のうち、Y
方向に平行に配列される一群の画素電極を単一本のX座
標電極とみなし、X方向に平行に配列される一群の画素
電極を単一本のY座標電極とみなして、同時に検出電圧
を印加させるようにすると、上述の図11〜図20のフ
ローチャートと同様の処理動作で、座標検出動作を実施
することができる。また、液晶表示装置28に代わっ
て、単純マトリクス型およびアクティブマトリクス型と
同型の基板部材を含み、別の表示媒体を有する表示装置
を用いてもよい。たとえば、エレクトロルミネッセンス
発光層を表示媒体とするようなEL表示装置を用いても
良い。また、他の表示媒体の表示装置を用いても良い。
Although the electronic devices 21 and 111 have been described using the simple matrix type liquid crystal display device 28, the liquid crystal display device 28 may be an active matrix type liquid crystal display device. In an active matrix liquid crystal display device, a plurality of pixel electrodes are arranged in a matrix on one substrate surface in a panel member, and a uniform counter electrode is arranged on the other substrate surface. Therefore, among these pixel electrodes, Y
A group of pixel electrodes arranged in parallel in the direction is regarded as a single X coordinate electrode, and a group of pixel electrodes arranged in parallel in the X direction is regarded as a single Y coordinate electrode. When the voltage is applied, the coordinate detection operation can be performed by the same processing operation as the flowcharts of FIGS. 11 to 20 described above. Further, instead of the liquid crystal display device 28, a display device including a substrate member of the same type as the simple matrix type and the active matrix type and having another display medium may be used. For example, an EL display device using an electroluminescence light emitting layer as a display medium may be used. Further, a display device using another display medium may be used.

【0167】また、上述のタブレット制御回路112
は、表示一体型のタブレット装置だけでなく、座標検出
動作だけを行うタブレット装置に用いても良い。さらに
また、上述の座標検出動作は、静電結合型のタブレット
装置に限らず、電磁結合型のタブレット装置で実現され
てもよい。電磁結合型のタブレット装置では、上述の液
晶表示装置51,61のパネル部材52;62,63か
ら液晶層を除去したような電極部材を準備し、ペン部材
の先端に電磁場を発生させて電極部材内のいずれかのX
およびY座標電極と電磁結合させて、そのXおよびY座
標電極に誘起される誘導電圧を検出する。このとき、誘
導電圧の発生の有無の判定は、全てのXおよびY電極の
電圧値を順次的に検出して、順次的に実施される。上述
の経過時間は、XおよびY座標電極の電圧値の検出動作
を開始してから、誘導電圧が検出されるまでの時間であ
る。
The above-described tablet control circuit 112
May be used not only for a display-integrated tablet device but also for a tablet device that performs only a coordinate detection operation. Furthermore, the above-described coordinate detection operation is not limited to the electrostatically coupled tablet device, and may be implemented by an electromagnetically coupled tablet device. In the electromagnetic coupling type tablet device, an electrode member is prepared by removing the liquid crystal layer from the panel members 52; 62, 63 of the above-mentioned liquid crystal display devices 51, 61, and an electromagnetic field is generated at the tip of the pen member. Any X in
Then, it is electromagnetically coupled with the Y-coordinate electrode to detect an induced voltage induced in the X- and Y-coordinate electrodes. At this time, the determination of whether or not the induced voltage is generated is sequentially performed by sequentially detecting the voltage values of all the X and Y electrodes. The above-described elapsed time is a time from the start of the operation of detecting the voltage values of the X and Y coordinate electrodes to the detection of the induced voltage.

【0168】このように、行列状または直線上に配列さ
れた複数の電極の電圧値を、順次的に検出することで座
標値を得るタブレット装置であれば、静電結合型および
電磁結合型以外のタブレット装置に、上述の時間走査手
法を用いる座標検出手法を用いても良い。たとえば、デ
ジタル方式の抵抗膜型の液晶表示装置であってもよい。
これらのタブレット装置に時間走査手法の座標検出動作
を行うと、検出される座標の精度を向上させ、さらに見
かけ上の分解能を増加させることができる。
As described above, if the tablet device obtains coordinate values by sequentially detecting the voltage values of a plurality of electrodes arranged in a matrix or on a straight line, a tablet device other than the electrostatic coupling type and the electromagnetic coupling type can be used. The tablet device described above may use a coordinate detection method using the above-described time scanning method. For example, a digital resistive liquid crystal display device may be used.
When the coordinate detection operation of the time scanning method is performed on these tablet devices, the accuracy of the detected coordinates can be improved, and the apparent resolution can be further increased.

【0169】[0169]

【発明の効果】以上のように本発明によれば、座標検出
装置は、いわゆる静電結合型または電磁結合型のタブレ
ット装置である。この装置では、特定座標電極を選択す
るための選択制御信号の生成動作、および座標点の座標
検出動作とを、演算処理によって行う。これによって、
ゲート数が多い大規模回路であった制御回路を、座標検
出装置から削除することができるので、座標検出装置全
体の回路構造を簡略化することができる。したがって、
座標検出装置を小型化すると共に、製造コストを減少さ
せることができる。また、座標検出動作では、経過時間
と単位時間とを用いた演算処理によって、座標が得られ
る。このときに単位時間を予め定める時間周期未満の値
に設定すると、座標検出装置の見かけ上の分解能を向上
させることができる。またこのことで、従来技術の座標
検出装置と比較して、得られる座標値の精度を向上させ
ることができる。
As described above, according to the present invention, the coordinate detecting device is a so-called electrostatic coupling type or electromagnetic coupling type tablet device. In this device, an operation of generating a selection control signal for selecting a specific coordinate electrode and an operation of detecting the coordinates of a coordinate point are performed by arithmetic processing. by this,
Since the control circuit, which is a large-scale circuit having a large number of gates, can be deleted from the coordinate detection device, the circuit structure of the entire coordinate detection device can be simplified. Therefore,
The size of the coordinate detecting device can be reduced, and the manufacturing cost can be reduced. In the coordinate detection operation, the coordinates are obtained by an arithmetic process using the elapsed time and the unit time. At this time, if the unit time is set to a value less than a predetermined time period, the apparent resolution of the coordinate detection device can be improved. This also makes it possible to improve the accuracy of the obtained coordinate values as compared with the coordinate detection device of the related art.

【0170】また本発明によれば、上述の座標検出装置
は静電結合型のタブレット装置であって、走査信号によ
って全座標電極を走査することで、特定座標電極を帯電
させる。この場合に上述のように選択制御信号の生成動
作および座標点の座標検出動作を演算処理で行うことに
よって、座標検出装置の回路構造を簡略化することがで
きる。
Further, according to the present invention, the above-mentioned coordinate detecting device is an electrostatic coupling type tablet device, and scans all coordinate electrodes by a scanning signal to charge the specific coordinate electrodes. In this case, the circuit structure of the coordinate detection device can be simplified by performing the operation of generating the selection control signal and the operation of detecting the coordinate of the coordinate point as described above.

【0171】さらにまた本発明によれば、座標検出装置
の座標検出動作で用いられる単位時間は変更可能であ
る。これによって、座標検出装置の見かけ上の分解能を
任意に変更することができる。
Further, according to the present invention, the unit time used in the coordinate detecting operation of the coordinate detecting device can be changed. This makes it possible to arbitrarily change the apparent resolution of the coordinate detection device.

【0172】また本発明によれば、上述の座標検出装置
は、選択制御信号の生成動作の演算処理と、座標検出動
作の演算処理とを複数種類有し、座標電極の配列および
選択手段の構成に応じていずれか1つを実施する。これ
によって、座標検出装置は、選択手段の構成および座標
電極の配列を変更したときに、座標検出装置の構造を変
更する必要がない。ゆえに、従来技術の座標検出装置と
比較して、容易に選択手段および座標電極の設計変更を
行うことができる。また、用いる選択手段および座標電
極の配列を、任意に選択することができるので、該座標
検出装置の汎用性を向上させることができる。さらに、
上述の複数の処理は演算処理なので、予め準備される処
理の数を増加させても、回路のゲート数が増大しない。
ゆえに、回路規模を増大させることなく、座標演算装置
の汎用性を向上させることができる。
Further, according to the present invention, the above-described coordinate detecting device has a plurality of types of arithmetic processing for generating the selection control signal and arithmetic processing for the coordinate detecting operation. Either one is implemented according to. This eliminates the need for the coordinate detection device to change the structure of the coordinate detection device when the configuration of the selection means and the arrangement of the coordinate electrodes are changed. Therefore, it is possible to easily change the design of the selecting means and the coordinate electrode as compared with the coordinate detection device of the related art. Further, since the selection means and the arrangement of the coordinate electrodes to be used can be arbitrarily selected, the versatility of the coordinate detection device can be improved. further,
Since the plurality of processes are arithmetic processes, the number of gates of the circuit does not increase even if the number of processes prepared in advance is increased.
Therefore, the versatility of the coordinate calculation device can be improved without increasing the circuit scale.

【0173】さらにまた本発明によれば、上述の座標検
出装置は、いわゆる表示一体型のタブレット装置であっ
て、基板部材が表示動作のためのパネル部材の一部分を
兼用する。このような座標検出装置では、切換手段で表
示制御信号と検出制御信号とを周期的に交互に切換して
電圧印加手段に与え、表示動作と座標検出動作とを時分
割で周期的に実施する。このような表示一体型のタブレ
ット装置で信号の生成動作および座標検出動作を演算処
理で行うことで、該装置の回路規模を小さくすることが
できる。また、請求項2のように指示電極に誘導電圧を
誘起させる構造とすることで、表示装置のパネル部材に
付加される選択手段をそのまま用いる事ができる。
Further, according to the present invention, the above-described coordinate detecting device is a so-called display-integrated tablet device, and the substrate member also serves as a part of a panel member for a display operation. In such a coordinate detection device, the display control signal and the detection control signal are periodically and alternately switched by the switching unit and applied to the voltage application unit, and the display operation and the coordinate detection operation are periodically performed in a time-division manner. . By performing the signal generation operation and the coordinate detection operation by arithmetic processing in such a display-integrated tablet device, the circuit scale of the device can be reduced. Further, by adopting a structure in which an induced voltage is induced in the indicator electrode as in claim 2, the selecting means added to the panel member of the display device can be used as it is.

【0174】また本発明によれば、上述の切換手段の切
換時間周期は、表示制御信号ならびに選択手段の上述の
構成に対応して変更可能である。ゆえに、座標検出装置
は、用いる選択手段および座標電極の配列を任意に選択
することができるので、該座標検出装置の汎用性を向上
させることができる。また、この切換時間周期は切換制
御手段の演算処理によって定められるので、座標検出装
置の回路構造を変化させることなく変更することができ
る。したがって、座標検出装置の設計変更を容易にする
ことができる。また、切換時間周期を演算処理で定める
ために、従来の座標検出装置のように、複数の電気回路
を予め備える必要がなくなる。ゆえに、座標検出装置の
回路規模を従来の座標検出装置よりも縮小することがで
きる。
Further, according to the present invention, the switching time period of the switching means can be changed in accordance with the display control signal and the configuration of the selecting means. Therefore, the coordinate detecting device can arbitrarily select the selection means and the arrangement of the coordinate electrodes to be used, so that the versatility of the coordinate detecting device can be improved. Further, since this switching time period is determined by the arithmetic processing of the switching control means, it can be changed without changing the circuit structure of the coordinate detecting device. Therefore, it is possible to easily change the design of the coordinate detecting device. Further, since the switching time period is determined by the arithmetic processing, it is not necessary to provide a plurality of electric circuits in advance as in the conventional coordinate detection device. Therefore, the circuit scale of the coordinate detecting device can be reduced as compared with the conventional coordinate detecting device.

【0175】また本発明によれば、上述の座標検出装置
のうち、選択制御信号生成手段、座標検出手段、計時手
段、および信号切換手段の4つの手段または該4つの手
段から信号切換手段を除いた3つの手段が集積化され
て、集積回路を形成する。これによって、座標検出装置
全体の部品点数が減少するので、座標検出装置の構造を
簡略化することができる。したがって、座標検出装置を
さらに小型化すると共に、製造コストをさらに減少させ
ることができる。さらにまた、信号切換手段を除く3つ
の手段を集積化するときは、4つの手段を集積化すると
きよりも、集積回路の端子数を減少させることができ
る。また3つの手段を集積化した集積回路を用いた座標
検出装置は、4つの手段を集積化した集積回路を用いた
座標検出装置と比較して、装置の汎用性を向上させるこ
とができる。
Further, according to the present invention, of the above-described coordinate detecting devices, four means of the selection control signal generating means, the coordinate detecting means, the timing means, and the signal switching means, or the signal switching means are excluded from the four means. These three means are integrated to form an integrated circuit. As a result, the number of components of the entire coordinate detecting device is reduced, so that the structure of the coordinate detecting device can be simplified. Therefore, the size of the coordinate detecting device can be further reduced, and the manufacturing cost can be further reduced. Furthermore, when three means except the signal switching means are integrated, the number of terminals of the integrated circuit can be reduced as compared with the case where four means are integrated. Further, a coordinate detecting device using an integrated circuit in which three means are integrated can improve the versatility of the device as compared with a coordinate detecting device using an integrated circuit in which four means are integrated.

【0176】また本発明によれば、信号生成制御手段、
選択制御信号生成手段および座標検出手段とが同一の演
算回路の演算処理で実現される。また本発明によれば、
選択制御信号生成手段および座標検出手段とが同一の演
算回路の演算処理で実現される。これによって、座標検
出装置の回路構造をさらに簡略化することができる。し
たがって、座標検出回路の一部の手段を集積化すると
き、さらに容易に集積化することができる。また、信号
生成制御手段と他の2つの手段の演算回路とを別個の回
路部品にすることで、信号生成制御手段の負担も減少
し、該手段のスループットが減少することを防止するこ
とができる。
Further, according to the present invention, signal generation control means,
The selection control signal generating means and the coordinate detecting means are realized by the arithmetic processing of the same arithmetic circuit. According to the present invention,
The selection control signal generating means and the coordinate detecting means are realized by the arithmetic processing of the same arithmetic circuit. Thereby, the circuit structure of the coordinate detecting device can be further simplified. Therefore, when a part of the coordinate detecting circuit is integrated, it can be more easily integrated. In addition, since the signal generation control means and the arithmetic circuits of the other two means are separate circuit components, the load on the signal generation control means can be reduced, and the throughput of the means can be prevented from being reduced. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態である座標検出装置を含
む電子装置21の電気的構成を示すブロック図である。
FIG. 1 is a block diagram showing an electrical configuration of an electronic device 21 including a coordinate detection device according to a first embodiment of the present invention.

【図2】シングルパネル構造の液晶表示装置51の詳細
な構造を表す平面図である。
FIG. 2 is a plan view illustrating a detailed structure of a liquid crystal display device 51 having a single panel structure.

【図3】デュアルパネル構造の液晶表示装置61の詳細
な構造を表す平面図である。
FIG. 3 is a plan view illustrating a detailed structure of a liquid crystal display device 61 having a dual panel structure.

【図4】切換回路42の具体的構造を表すブロック図で
ある。
FIG. 4 is a block diagram illustrating a specific structure of a switching circuit 42.

【図5】データレジスタ91の具体的構造を示す模式図
である。
FIG. 5 is a schematic diagram showing a specific structure of a data register 91.

【図6】制御レジスタ92の具体的構造と、各ビットb
0〜b7が表す信号とを示す模式図である。
FIG. 6 shows a specific structure of a control register 92 and each bit b.
It is a schematic diagram which shows the signal which 0-b7 represents.

【図7】コマンドレジスタ93の具体的構造と、各ビッ
トb0〜b7が表す信号とを示す模式図である。
FIG. 7 is a schematic diagram showing a specific structure of a command register 93 and signals represented by bits b0 to b7.

【図8】スターテスレジスタ94の具体的構造と、各ビ
ットb0〜b7が表す信号とを示す模式図である。
FIG. 8 is a schematic diagram showing a specific structure of a status register 94 and signals represented by bits b0 to b7.

【図9】フラグレジスタ95の具体的構造と、各ビット
b0〜b7が表す信号とを示す模式図である。
FIG. 9 is a schematic diagram showing a specific structure of a flag register 95 and signals represented by bits b0 to b7.

【図10】機種レジスタ96の具体的構造と、各ビット
b0〜b7が表す信号とを示す模式図である。
FIG. 10 is a schematic diagram showing a specific structure of a model register 96 and signals represented by bits b0 to b7.

【図11】中央処理回路37で行われる主処理動作の概
略を示すブロック図である。
FIG. 11 is a block diagram schematically showing a main processing operation performed by a central processing circuit 37.

【図12】図11の主処理動作のうちのステップa4で
実施される中央処理回路37の座標検出動作を概略的に
説明するためのフローチャートである。
12 is a flowchart schematically illustrating a coordinate detection operation of the central processing circuit 37 performed in step a4 of the main processing operation of FIG. 11;

【図13】図12の座標検出動作のうちのステップc3
で実施される中央処理回路37のY方向走査動作を詳細
に説明するためのフローチャートである。
FIG. 13 is a step c3 in the coordinate detecting operation of FIG. 12;
5 is a flowchart for explaining in detail a Y-direction scanning operation of the central processing circuit 37 performed in FIG.

【図14】図12の座標検出動作のうちのステップc5
で実施される中央処理回路37のX方向走査動作を詳細
に説明するためのフローチャートである。
14 is a step c5 in the coordinate detecting operation of FIG.
6 is a flowchart for explaining in detail the X-direction scanning operation of the central processing circuit 37 performed in FIG.

【図15】図12の座標検出動作のうちのステップc5
で実施される中央処理回路37のX方向走査動作を詳細
に説明するためのフローチャートである。
FIG. 15 is a step c5 in the coordinate detecting operation of FIG. 12;
6 is a flowchart for explaining in detail the X-direction scanning operation of the central processing circuit 37 performed in FIG.

【図16】液晶表示装置28のデータビット長が4ビッ
トであるときのX方向走査動作で出力されるデータ信号
を表す模式図である。
FIG. 16 is a schematic diagram illustrating a data signal output in an X-direction scanning operation when the data bit length of the liquid crystal display device is 4 bits.

【図17】液晶表示装置28のデータビット長が8ビッ
トであるときのX方向走査動作で出力されるデータ信号
を表す模式図である。
FIG. 17 is a schematic diagram illustrating a data signal output in an X-direction scanning operation when the data bit length of the liquid crystal display device is 8 bits.

【図18】図14,15のフローチャートのステップe
9,e18,e32,e43でのデータ信号の書込み動
作を説明するためのフローチャートである。
FIG. 18: Step e in the flowchart of FIGS. 14 and 15
It is a flowchart for demonstrating the write operation of the data signal in 9, e18, e32, and e43.

【図19】図11の主制御動作のフローチャートのステ
ップa6で実施される中央処理回路37のコマンド処理
動作を説明するためのフローチャートである。
FIG. 19 is a flowchart illustrating a command processing operation of the central processing circuit 37 performed in step a6 of the flowchart of the main control operation in FIG. 11;

【図20】図11の主制御動作のフローチャートのステ
ップa6で実施される中央処理回路37のコマンド処理
動作を説明するためのフローチャートである。
20 is a flowchart for explaining a command processing operation of the central processing circuit 37 performed in step a6 of the flowchart of the main control operation in FIG. 11;

【図21】本発明の第2実施形態である座標検出装置を
含む電子装置111の電気的構成を示すブロック図であ
る。
FIG. 21 is a block diagram illustrating an electrical configuration of an electronic device 111 including a coordinate detection device according to a second embodiment of the present invention.

【図22】従来技術の座標検出装置1の電気的構成を示
すブロック図である。
FIG. 22 is a block diagram illustrating an electrical configuration of a coordinate detection device 1 according to the related art.

【符号の説明】[Explanation of symbols]

21,111 電子装置 23 ホスト装置 24 表示検出装置 26,37 中央処理回路 28,51,61 液晶表示装置 31 表示制御回路 32,112 タブレット制御回路 34 ペン部材 35 判定回路 38 タイマ 41,113 インタフェイス回路 42 切換回路 43 レジスタ群 46,115 集積回路 48 信号生成部 49 座標検出部 50 切換制御部 52 パネル部材 53 X座標電極制御回路 54 Y座標電極制御回路 56 X座標電極 57 Y座標電極 62 第1パネル部材 63 第2パネル部材 64 第1X座標電極制御回路 65 第2X座標電極制御回路 66 第1Y座標電極制御回路 67 第2Y座標電極制御回路 21, 111 Electronic device 23 Host device 24 Display detection device 26, 37 Central processing circuit 28, 51, 61 Liquid crystal display device 31 Display control circuit 32, 112 Tablet control circuit 34 Pen member 35 Judgment circuit 38 Timer 41, 113 Interface circuit 42 switching circuit 43 register group 46,115 integrated circuit 48 signal generation unit 49 coordinate detection unit 50 switching control unit 52 panel member 53 X coordinate electrode control circuit 54 Y coordinate electrode control circuit 56 X coordinate electrode 57 Y coordinate electrode 62 first panel Member 63 Second panel member 64 First X coordinate electrode control circuit 65 Second X coordinate electrode control circuit 66 First Y coordinate electrode control circuit 67 Second Y coordinate electrode control circuit

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 予め定める座標軸が設定される平板状の
基板表面に、座標軸に沿って配列される複数の座標電極
と、基板近傍を移動可能であって、複数の座標電極のう
ちのいずれかの座標電極と静電結合または電磁結合する
指示電極と、複数の座標電極のなかから特定座標電極を
順次的に選択させるための選択制御信号を、第1演算処
理によって生成する選択制御信号生成手段と、 前記選択制御信号に応答して、予め定める時間周期で順
次的に特定座標電極を選択する選択手段と、 前記特定座標電極または前記指示電極に誘起される誘導
電圧を検出する電圧検出手段と、 選択手段が特定座標電極の選択を開始したときから、電
圧検出手段が誘導電圧を検出したときまでの経過時間を
計時する計時手段と、 前記経過時間と、前記時間周期に基づいて予め定められ
る単位時間とから、座標軸上での指示電極と静電結合ま
たは電磁結合した特定座標電極の座標点を第2演算処理
によって検出する座標検出手段とを含むことを特徴とす
る座標検出装置。
1. A plurality of coordinate electrodes arranged along a coordinate axis on a flat substrate surface on which a predetermined coordinate axis is set, and one of the plurality of coordinate electrodes movable near the substrate. A selection electrode for electrostatically or electromagnetically coupling with the coordinate electrode of the first position, and a selection control signal generating means for generating a selection control signal for sequentially selecting a specific coordinate electrode from among the plurality of coordinate electrodes by a first arithmetic processing In response to the selection control signal, selecting means for sequentially selecting a specific coordinate electrode at a predetermined time period, and voltage detecting means for detecting an induced voltage induced in the specific coordinate electrode or the indication electrode. A time measuring means for measuring an elapsed time from when the selecting means starts to select the specific coordinate electrode to when the voltage detecting means detects the induced voltage, based on the elapsed time and the time period. And a coordinate detecting means for detecting a coordinate point of a specific coordinate electrode electrostatically or electromagnetically coupled on the coordinate axis from a predetermined unit time by a second arithmetic processing. apparatus.
【請求項2】 前記選択手段は、 前記選択制御信号生成手段で生成された選択制御信号に
基づいて、前記特定座標電極を走査するための走査信号
を生成し、前記各座標電極に与えることを特徴とする請
求項1記載の座標検出装置。
2. The method according to claim 1, wherein the selection unit generates a scan signal for scanning the specific coordinate electrode based on the selection control signal generated by the selection control signal generation unit, and supplies the scan signal to each of the coordinate electrodes. The coordinate detecting device according to claim 1, wherein:
【請求項3】 前記単位時間は、変更可能であることを
特徴とする請求項1記載の座標検出装置。
3. The coordinate detecting device according to claim 1, wherein the unit time is changeable.
【請求項4】 前記第1および第2演算処理は、前記電
圧検出手段の入力端子数および信号授受速度等の構成、
および複数の前記座標電極の配列に応じた複数の処理を
有し、複数の処理のうちのいずれか1つを選択して実行
することを特徴とする請求項1記載の座標検出装置。
4. The method according to claim 1, wherein the first and second calculation processes include a configuration such as a number of input terminals of the voltage detection means and a signal transmission / reception speed.
The coordinate detecting device according to claim 1, further comprising a plurality of processes corresponding to an arrangement of the plurality of coordinate electrodes, and selecting and executing one of the plurality of processes.
【請求項5】 前記座標電極は帯状の電極であって、前
記基板は2枚あり、 前記座標電極を含んで、直交座標系が設定されたパネル
部材が形成され、 該パネル部材は、一方表面に前記座標電極が相互に平行
にそれぞれ配列された2枚の基板を含み、各基板の座標
電極の長手方向が直交するように予め定める間隔を空け
て、かつ一方表面が対向して配置され、さらに対向する
一対の座標電極が走査されるか否かに対応して表示特性
が変化する表示媒体が、2枚の基板間に挟持されるパネ
ル部材であり、 前記座標検出装置は、 対向する前記各座標電極間に介在された表示媒体の表示
特性を選択的に変化させるための表示制御信号を生成す
る表示制御信号生成手段と、 表示制御信号生成手段で生成された表示制御信号と前記
選択制御信号生成手段で生成された前記選択制御信号と
を、予め定める周期演算処理で定められる切換時間周期
で交互に切換えて、前記選択手段に与える切換手段とを
さらに含み、前記選択手段は、表示制御信号が与えられ
るとき、表示制御信号に基づいて前記対向する各座標電
極を走査するための走査信号を生成して各座標電極に与
えることを特徴とする請求項2記載の座標検出装置。
5. The coordinate electrode is a strip-shaped electrode, the two substrates are provided, and a panel member having a rectangular coordinate system is formed including the coordinate electrode, and the panel member has one surface. The coordinate electrodes include two substrates each arranged in parallel with each other, at a predetermined interval so that the longitudinal direction of the coordinate electrodes of each substrate is orthogonal, and one surface is disposed to face, Further, a display medium whose display characteristics change in accordance with whether or not a pair of opposing coordinate electrodes are scanned is a panel member sandwiched between two substrates, and the coordinate detection device includes: Display control signal generating means for generating a display control signal for selectively changing the display characteristics of a display medium interposed between the coordinate electrodes; a display control signal generated by the display control signal generating means; and the selection control. Signal generation means Switching means for alternately switching the generated selection control signal with a switching time period determined by a predetermined cycle calculation process and providing the switching control signal to the selection means, wherein the selection means is provided with a display control signal. 3. The coordinate detecting device according to claim 2, wherein a scanning signal for scanning each of the opposing coordinate electrodes is generated based on a display control signal and is provided to each of the coordinate electrodes.
【請求項6】 前記切換時間周期は、前記表示信号生成
手段で生成された前記表示制御信号、ならびに選択手段
の入力端子数および信号授受速度等の構成に対応して変
更可能であることを特徴とする請求項5記載の座標検出
装置。
6. The switching time period can be changed in accordance with the display control signal generated by the display signal generation means, the number of input terminals of the selection means, the signal transfer speed, and the like. The coordinate detecting device according to claim 5, wherein
【請求項7】 前記選択制御信号生成手段、前記座標検
出手段、前記切換手段、および前記計時手段によって、
単一の集積回路が形成されていることを特徴とする請求
項5記載の座標検出装置。
7. The apparatus according to claim 7, wherein said selection control signal generating means, said coordinate detecting means, said switching means, and said time measuring means
The coordinate detecting device according to claim 5, wherein a single integrated circuit is formed.
【請求項8】 前記選択制御信号生成手段、前記座標検
出手段および前記計時手段によって、単一の集積回路が
形成されていることを特徴とする請求項1または5記載
の座標検出装置。
8. The coordinate detecting device according to claim 1, wherein a single integrated circuit is formed by said selection control signal generating means, said coordinate detecting means and said time measuring means.
【請求項9】 前記選択制御信号を生成するように、前
記選択制御信号生成手段を制御する信号生成制御手段を
さらに含み、 信号生成制御手段、前記選択制御信号生成手段および前
記座標検出手段によって、単一の演算回路が形成されて
いることを特徴とする請求項1記載の座標検出装置。
9. The apparatus further includes signal generation control means for controlling the selection control signal generation means so as to generate the selection control signal, wherein the signal generation control means, the selection control signal generation means, and the coordinate detection means 2. The coordinate detecting device according to claim 1, wherein a single arithmetic circuit is formed.
【請求項10】 前記選択制御信号生成手段および前記
座標検出手段によって、単一の演算回路が形成されてい
ることを特徴とする請求項1記載の座標検出装置。
10. The coordinate detecting device according to claim 1, wherein a single arithmetic circuit is formed by said selection control signal generating means and said coordinate detecting means.
JP1712797A 1997-01-30 1997-01-30 Device for detecting coordinate Pending JPH10214156A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1712797A JPH10214156A (en) 1997-01-30 1997-01-30 Device for detecting coordinate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1712797A JPH10214156A (en) 1997-01-30 1997-01-30 Device for detecting coordinate

Publications (1)

Publication Number Publication Date
JPH10214156A true JPH10214156A (en) 1998-08-11

Family

ID=11935380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1712797A Pending JPH10214156A (en) 1997-01-30 1997-01-30 Device for detecting coordinate

Country Status (1)

Country Link
JP (1) JPH10214156A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289235A (en) * 2008-06-02 2009-12-10 Mitsubishi Electric Corp Touch panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289235A (en) * 2008-06-02 2009-12-10 Mitsubishi Electric Corp Touch panel

Similar Documents

Publication Publication Date Title
EP0012420B1 (en) Methods of operating display devices and apparatus for performing the methods
US8896572B2 (en) Display device and method of driving the same for alternately applying a reset voltage to row and column sensor data lines
CN1975513B (en) Display device and method for testing the same
JP5281783B2 (en) Display device and driving method thereof
US20090128518A1 (en) Screen-input image display device
JP2637822B2 (en) Driving method of display device
KR20120069724A (en) Touch detection
CN104423757A (en) Touch integrated circuit and display device integrated with touch screen using the same
CN102193698A (en) Coordinate input device and display device including the same
CN1678980A (en) Touch sensing
CN111782084B (en) Touch detection method and device for display screen and display screen
US20150042616A1 (en) Input device and liquid crystal display apparatus
KR100953801B1 (en) Method for detecting touch points of touch control device
WO2014041717A1 (en) Input device and liquid crystal display device
JP2016071842A (en) Touch panel device, input device, and touch panel system
KR20190062785A (en) Touch sensing device and image display device using the same
US8860668B2 (en) Display device and control method thereof
JPH10214156A (en) Device for detecting coordinate
JP2006202006A (en) Resistive film type touch panel
US4447131A (en) Liquid crystal driving apparatus
JP6064178B2 (en) Input device
GB1565076A (en) Plasma display panels
KR20180025351A (en) Touch sensor and display device including the same
JP2921952B2 (en) Flat panel display drive
CN108227991A (en) A kind of display panel, display device and detection method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040210