JPH1021267A - Method and device for circuit design support - Google Patents

Method and device for circuit design support

Info

Publication number
JPH1021267A
JPH1021267A JP8169303A JP16930396A JPH1021267A JP H1021267 A JPH1021267 A JP H1021267A JP 8169303 A JP8169303 A JP 8169303A JP 16930396 A JP16930396 A JP 16930396A JP H1021267 A JPH1021267 A JP H1021267A
Authority
JP
Japan
Prior art keywords
model
circuit
nonlinear
element model
accuracy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8169303A
Other languages
Japanese (ja)
Inventor
Noriyuki Kurita
典之 栗田
Akira Mishima
彰 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8169303A priority Critical patent/JPH1021267A/en
Publication of JPH1021267A publication Critical patent/JPH1021267A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To support the selection of an element model for a nonlinear element included in a circuit whose designing is supported by specifying characteristics and operation of the element model wherein the element is described. SOLUTION: Different kinds of element model are stored in a nonlinear element information file 14, an input device 30 accepts operation for inputting selection standards that the element model is requested to have, and an arithmetic unit 50 displays analytic conditions for analyzing the operation of the element model on a display device 60; and the arithmetic unit 50 analyzes the operation of the element model under the analytic conditions answered by the input device 30 and the analyzed operation is displayed on the display device 60.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路動作を模擬し
て電子回路の設計を支援するための回路設計支援方法お
よび回路設計支援システムに係り、特に、大容量、か
つ、高速な非線形スイッチング素子を含む電子回路の設
計を支援することに好適な回路設計支援方法および回路
設計支援システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit design support method and a circuit design support system for supporting the design of an electronic circuit by simulating a circuit operation, and more particularly to a large-capacity and high-speed nonlinear switching element. The present invention relates to a circuit design support method and a circuit design support system that are suitable for supporting the design of an electronic circuit including:

【0002】[0002]

【従来の技術】電子回路の回路設計において、電子回路
の回路動作を数値解析により模擬する回路設計支援シス
テムが用いられている。
2. Description of the Related Art In circuit design of an electronic circuit, a circuit design support system for simulating the circuit operation of the electronic circuit by numerical analysis is used.

【0003】回路動作の数値解析は、線形の特性を有す
る線形素子について解析技法が確立している。このた
め、非線形素子については、複数種の線形素子の組み合
わせによって非線形素子の特性を近似した素子モデルが
予め用意される。この素子モデルによって、電子回路上
の非線形素子を記述し、回路動作を模擬している。
In the numerical analysis of circuit operation, an analysis technique has been established for a linear element having linear characteristics. Therefore, as for the nonlinear element, an element model that approximates the characteristics of the nonlinear element by a combination of a plurality of types of linear elements is prepared in advance. This element model describes a non-linear element on an electronic circuit and simulates a circuit operation.

【0004】[0004]

【発明が解決しようとする課題】非線形素子を含む回路
解析においては、各素子の素子モデルの種類、および、
その動作モードにより、模擬される回路動作が大きく異
なる。特に、大容量、かつ、高速な非線形スイッチング
素子を含む電子回路解析において、各素子モデル、およ
び、そのスイッチングモードの変化に伴う回路動作の変
化は顕著である。従って、設計対象とする電子回路の動
作を模擬するためには、それぞれの素子、および、該素
子が動作するモードに適した素子モデルを適用すること
が要求される。
In a circuit analysis including a non-linear element, the type of an element model of each element, and
The simulated circuit operation differs greatly depending on the operation mode. In particular, in an electronic circuit analysis including a large-capacity and high-speed non-linear switching element, a change in circuit operation due to a change in each element model and its switching mode is remarkable. Therefore, in order to simulate the operation of an electronic circuit to be designed, it is necessary to apply an element model suitable for each element and a mode in which the element operates.

【0005】しかし、上述した従来の回路設計支援シス
テムでは、次に述べる理由からこの要求を満たし得な
い。
However, the above-described conventional circuit design support system cannot satisfy this requirement for the following reasons.

【0006】第1に、従来の回路設計支援システムで
は、各非線形素子を記述するための素子モデルは、1つ
の非線形素子に1つしか用意されていなかった。このた
め、非線形素子の動作条件によっては、素子の動作を再
現することが困難となることがあった。
First, in the conventional circuit design support system, only one element model for describing each nonlinear element is prepared for one nonlinear element. Therefore, it may be difficult to reproduce the operation of the element depending on the operating conditions of the nonlinear element.

【0007】第2に、非線形素子に要求される動作特性
に対する、素子モデルにより再現される動作の精度が表
示されなかった。このため、上記素子モデルを含んで記
述される回路モデルに基づく解析より模擬される動作の
妥当性を予測することは難しかった。
Second, the accuracy of the operation reproduced by the element model with respect to the operation characteristics required for the nonlinear element has not been displayed. For this reason, it is difficult to predict the validity of the simulated operation based on the analysis based on the circuit model described including the element model.

【0008】さらに、素子モデルの特性を定義づけるた
めのには、いくつかのパラメータがある。従来の回路設
計支援システムでは、これらのパラメータをそれぞれ入
力することが要求されていた。ところが、これらのパラ
メータには、独立するパラメータではないパラメータも
含まれている。また、非線形素子が動作する態様によっ
ては、必要とされないパラメータについての入力も要求
されていた。
Further, there are several parameters for defining the characteristics of the element model. In a conventional circuit design support system, it is required to input each of these parameters. However, these parameters include parameters that are not independent parameters. Further, depending on the mode of operation of the nonlinear element, it is required to input parameters that are not required.

【0009】本発明の第1の目的は、要求される特性を
近似する素子モデルを選択可能に複数有する回路設計支
援方法および回路設計支援システムを提供することであ
る。
A first object of the present invention is to provide a circuit design support method and a circuit design support system having a plurality of selectable element models that approximate required characteristics.

【0010】本発明の第2の目的は、設計対象とする電
子回路に含まれる非線形素子について、素子モデルが該
非線形素子の動作を再現する精度を表示することが可能
な回路設計支援方法および回路設計支援システムを提供
することである。
A second object of the present invention is to provide a circuit design support method and circuit capable of displaying the accuracy with which an element model reproduces the operation of a nonlinear element included in an electronic circuit to be designed. The purpose is to provide a design support system.

【0011】本発明の第3の目的は、非線形素子に要求
される動作に対応するパラメータについて入力を要求す
る回路設計支援方法および回路設計支援システムを提供
することである。
A third object of the present invention is to provide a circuit design support method and a circuit design support system for requesting an input of a parameter corresponding to an operation required of a nonlinear element.

【0012】[0012]

【課題を解決するための手段】上記第1の目的および第
2の目的を達成するため、本発明の第1の態様によれ
ば、予め想定した各非線形素子について、各非線形素子
の動作を解析するための素子モデルを、各非線形素子に
それぞれ対応づけて予め記憶し、非線形素子を含む、設
計対象とする電子回路の回路モデルを、上記素子モデル
を用いて記述し、上記記述された回路モデルの動作を解
析により模擬し、模擬した動作を出力する機能を有する
回路設計支援方法において、上記各非線形素子の少なく
とも1つについては、1の非線形素子について複数種の
素子モデルを対応づけて記憶し、上記複数種の素子モデ
ルが対応づけられる非線形素子のいずれかが選択された
とき、該選択された非線形素子に要求される基準特性を
入力する操作を受け付け、上記選択された非線形素子に
対応する複数種の素子モデルについて、該複数種の素子
モデルによりそれぞれ模擬される動作を解析する演算を
行い、上記解析された動作が上記基準特性をそれぞれ満
たす精度を求める演算を行い、上記複数種の素子モデル
について、少なくとも素子モデルの種別と、精度とを示
す素子モデル候補を表示し、上記表示された素子モデル
候補からいずれかの素子モデルを選択するための操作を
受け付け、上記選択された素子モデルを、上記回路モデ
ルを記述するために出力することを特徴とする回路設計
支援方法が提供される。
In order to achieve the first and second objects, according to the first aspect of the present invention, the operation of each nonlinear element for each nonlinear element assumed in advance is analyzed. An element model for performing the operation is stored in advance in association with each nonlinear element, and a circuit model of an electronic circuit to be designed including the nonlinear element is described using the element model, and the circuit model described above is described. In the circuit design support method having a function of simulating the operation of the above by analysis and outputting the simulated operation, at least one of the above-described nonlinear elements stores a plurality of types of element models in association with one nonlinear element. When any one of the nonlinear elements to which the plurality of types of element models are associated is selected, an operation for inputting a reference characteristic required for the selected nonlinear element is performed. In addition, for a plurality of types of element models corresponding to the selected nonlinear element, calculations are performed to analyze operations simulated by the plurality of types of element models, and the accuracy with which the analyzed operation satisfies the reference characteristics is obtained. For the plurality of types of element models, displaying at least an element model candidate indicating the type of the element model and the accuracy, and selecting any one of the element models from the displayed element model candidates. A circuit design support method is provided, wherein the method accepts an operation and outputs the selected element model to describe the circuit model.

【0013】本発明の第2の態様によれば、予め想定し
た各非線形素子の動作を解析するための素子モデルを、
上記非線形素子にそれぞれ対応づけて、記憶装置に予め
格納し、非線形素子を含む、設計対象とする電子回路を
表す回路モデルを記述することを支援する機能と、上記
記述された回路モデルに基づく解析により電子回路の動
作を模擬する機能とを有するコンピュータに、上記回路
モデルを記述するために非線形素子のいずれかを指示す
る操作を受け付け、上記指示された非線形素子に対応す
る素子モデルを検索し、上記指示された非線形素子に複
数種の素子モデルが対応して検索された際に、上記指示
された非線形素子に要求される基準特性を入力する操作
を受け付け、上記検索された複数種の素子モデルにより
それぞれ模擬される動作を解析する演算を実行し、上記
解析された動作が上記基準特性をそれぞれ満たす精度を
求める演算を行い、上記複数種の素子モデルについて、
少なくとも素子モデルの種別と、精度とを示す素子モデ
ル候補を表示し、上記表示された素子モデル候補からい
ずれかの素子モデルを選択するための操作を受け付け、
上記選択された素子モデルを、上記回路モデルを記述す
るために出力することを上記コンピュータに実行させる
命令を含むプログラムを格納した、上記コンピュータが
読み取り可能な記憶媒体が提供される。
According to a second aspect of the present invention, an element model for analyzing the operation of each nonlinear element assumed in advance is defined as:
A function of supporting a circuit model representing an electronic circuit to be designed, which is stored in advance in a storage device in association with each of the nonlinear elements and includes the nonlinear element, and an analysis based on the circuit model described above. A computer having a function of simulating the operation of an electronic circuit by accepting an operation of instructing any of the nonlinear elements to describe the circuit model, searching for an element model corresponding to the indicated nonlinear element, When a plurality of types of element models are searched corresponding to the specified nonlinear element, an operation of inputting a reference characteristic required for the specified nonlinear element is received, and the searched plurality of types of element models are received. Perform an operation to analyze the operation simulated by each, and perform an operation to determine the accuracy with which the analyzed operation satisfies the reference characteristics. For the above-mentioned plurality of kinds of element model,
At least the type of the element model and displaying an element model candidate indicating the accuracy, accepting an operation for selecting any element model from the displayed element model candidates,
There is provided a computer-readable storage medium storing a program including an instruction for causing the computer to output the selected element model to describe the circuit model.

【0014】本発明の第3の態様によれば、予め想定し
た各非線形素子について、各非線形素子の動作を解析す
るための素子モデルを、各非線形素子にそれぞれ対応づ
けて予め記憶する素子モデル記憶手段と、非線形素子を
含む、設計対象とする電子回路の回路モデルを、上記素
子モデルを用いて記述するための回路モデル作成手段
と、上記記述された回路モデルの動作を解析して模擬す
る模擬演算手段とを有する回路設計支援システムにおい
て、上記素子モデル記憶手段は、上記各非線形素子の少
なくとも1つについては、1の非線形素子について複数
種の素子モデルを対応づけて記憶し、上記モデル作成手
段が、上記複数種の素子モデルが対応づけられる非線形
素子を指定する操作を受け付けたことを検知する検知手
段と、上記指定された非線形素子に要求される基準特性
を入力する操作を受け付けるための基準特性入力手段
と、上記指定された非線形素子に対応する複数種の素子
モデルを、上記模擬演算手段に出力するための素子モデ
ル出力手段と、上記模擬演算手段により模擬されたそれ
ぞれの動作を取得するための模擬動作取得手段と、上記
取得されたそれぞれの動作が上記基準特性をそれぞれ満
たす精度を求める演算を行うための精度演算手段と、上
記対応する各素子モデルの種別と、その精度とを少なく
とも示す素子モデル候補を表示するための素子モデル候
補表示手段と、上記表示された素子モデル候補からいず
れかの素子モデルを選択するための操作を受け付けるた
めの素子モデル選択手段と、上記選択された素子モデル
を、上記回路モデル作成手段に出力するための素子モデ
ル出力手段とを有することを特徴とする回路設計支援シ
ステムが提供される。
According to the third aspect of the present invention, for each nonlinear element assumed in advance, an element model for analyzing the operation of each nonlinear element is stored in advance in association with each nonlinear element. Means, a circuit model creation circuit for describing a circuit model of an electronic circuit to be designed including the nonlinear element using the element model, and a simulation for analyzing and simulating the operation of the circuit model described above. In the circuit design support system having arithmetic means, the element model storage means stores, for at least one of the nonlinear elements, a plurality of types of element models in association with one nonlinear element. Detecting means for detecting that an operation for specifying a nonlinear element to which the plurality of types of element models are associated is received; A reference characteristic input unit for receiving an operation of inputting a reference characteristic required for the nonlinear element, and an element model output for outputting a plurality of types of element models corresponding to the specified nonlinear element to the simulation calculation unit Means, simulated operation obtaining means for obtaining each operation simulated by the simulated operation means, and accuracy operation means for performing an operation for obtaining an accuracy that each of the obtained operations satisfies the reference characteristic. And an element model candidate display means for displaying an element model candidate indicating at least the type of the corresponding element model and its accuracy, and selecting one of the element models from the displayed element model candidates. Outputting the selected element model to the circuit model generating means. Circuit design support system characterized by having a fit element model output means.

【0015】上記第2の目的を達成するため、本発明の
第4の態様によれば、予め想定した各非線形素子につい
て、各非線形素子の動作を解析するための素子モデル
を、各非線形素子にそれぞれ対応づけて予め記憶し、非
線形素子を含む、設計対象とする電子回路の回路モデル
を、上記素子モデルを用いて記述し、上記記述された回
路モデルの動作を解析により模擬し、模擬した動作を出
力する機能を有する回路設計支援方法において、上記各
非線形素子のいずれかが選択されたとき、上記選択され
た非線形素子に要求される基準特性を入力する操作を受
け付け、上記非線形素子に対応する素子モデルにより模
擬される動作を解析する演算を行い、上記解析された動
作が上記基準特性を満たす精度を求める演算を行い、上
記解析された素子モデルの動作と、上記求めた精度とを
表示し、上記選択された素子モデルを、上記回路モデル
を記述するために出力することを特徴とする回路設計支
援方法が提供される。
In order to achieve the second object, according to a fourth aspect of the present invention, for each nonlinear element assumed in advance, an element model for analyzing the operation of each nonlinear element is assigned to each nonlinear element. A circuit model of an electronic circuit to be designed, including a nonlinear element, which is stored in advance in association with each other, is described using the element model, and the operation of the described circuit model is simulated by analysis, and the simulated operation is performed. In the circuit design support method having a function of outputting a non-linear element, when any one of the nonlinear elements is selected, an operation of inputting a reference characteristic required for the selected nonlinear element is received, and a function corresponding to the nonlinear element is received. An operation for analyzing the operation simulated by the element model is performed, and an operation for determining the accuracy with which the analyzed operation satisfies the reference characteristic is performed. Operation and Le, and displays the accuracy obtained above, the selected element model, the circuit design support method and outputting to describe the circuit model is provided.

【0016】上記第3の目的を達成するため、本発明の
第5の態様によれば、予め想定した各非線形素子につい
て、各非線形素子の動作を解析するための素子モデル
を、各非線形素子にそれぞれ対応づけて予め記憶し、非
線形素子を含む、設計対象とする電子回路の回路モデル
を、上記素子モデルを用いて記述し、上記記述された回
路モデルの動作を解析により模擬し、模擬した動作を出
力する機能を有する回路設計支援方法において、上記各
非線形素子の少なくとも1つについては、1の非線形素
子について複数種の素子モデルを対応づけて記憶し、上
記複数種の素子モデルが対応づけられる非線形素子のい
ずれかが選択されたとき、該選択された非線形素子に要
求される基準特性を入力する操作を受け付け、上記選択
された非線形素子に対応する複数種の素子モデルについ
て、該複数種の素子モデルによりそれぞれ模擬される動
作を解析する演算を行い、上記解析された動作が上記基
準特性に最も近い素子モデルを選定し、上記選定された
素子モデルを、上記回路モデルを記述するために出力す
ることを特徴とする回路設計支援方法が提供される。
In order to achieve the third object, according to the fifth aspect of the present invention, an element model for analyzing the operation of each nonlinear element assumed for each nonlinear element in advance is assigned to each nonlinear element. A circuit model of an electronic circuit to be designed, including a nonlinear element, which is stored in advance in association with each other, is described using the element model, and the operation of the described circuit model is simulated by analysis, and the simulated operation is performed. In the circuit design support method having a function of outputting a plurality of element models, at least one of the non-linear elements is stored in association with a plurality of element models for one non-linear element, and the plurality of element models are associated with each other. When one of the nonlinear elements is selected, an operation of inputting a reference characteristic required for the selected nonlinear element is received, and For the corresponding plural kinds of element models, an operation for analyzing the operation simulated by the plural kinds of element models is performed, and the analyzed operation is selected as the element model closest to the reference characteristic. A circuit design support method is provided, wherein an element model is output to describe the circuit model.

【0017】本発明の第6の態様によれば、予め想定し
た各非線形素子の動作を解析するための素子モデルを、
上記非線形素子にそれぞれ対応づけて、記憶装置に予め
格納し、非線形素子を含む、設計対象とする電子回路を
表す回路モデルを記述することを支援する機能と、上記
記述された回路モデルに基づく解析により電子回路の動
作を模擬する機能とを有するコンピュータに、上記回路
モデルを記述するために非線形素子のいずれかを指示す
る操作を受け付け、上記指示された非線形素子に対応す
る素子モデルを検索し、上記指示された非線形素子に複
数種の素子モデルが対応して検索された際に、上記指示
された非線形素子に要求される基準特性を入力する操作
を受け付け、上記検索された複数種の素子モデルにより
それぞれ模擬される動作を解析する演算を実行し、上記
解析された動作が上記基準特性に最も近い素子モデルを
選定し、上記選定された素子モデルを、上記回路モデル
を記述するために出力することを上記コンピュータに実
行させる命令を含むプログラムを格納した、上記コンピ
ュータが読み取り可能な記憶媒体が提供される。
According to the sixth aspect of the present invention, an element model for analyzing the operation of each nonlinear element assumed in advance is defined as:
A function of supporting a circuit model representing an electronic circuit to be designed, which is stored in advance in a storage device in association with each of the nonlinear elements and includes the nonlinear element, and an analysis based on the circuit model described above. A computer having a function of simulating the operation of an electronic circuit by accepting an operation of instructing any of the nonlinear elements to describe the circuit model, searching for an element model corresponding to the indicated nonlinear element, When a plurality of types of element models are searched corresponding to the specified nonlinear element, an operation of inputting a reference characteristic required for the specified nonlinear element is received, and the searched plurality of types of element models are received. Performs an operation to analyze each simulated operation, and selects an element model whose analyzed operation is closest to the reference characteristic. The an element model, to be output to describe the circuit model storing a program comprising instructions to be executed by the computer, the computer-readable storage medium is provided.

【0018】本発明の第7の態様によれば、予め想定し
た各非線形素子について、各非線形素子の動作を解析す
るための素子モデルを、各非線形素子にそれぞれ対応づ
けて予め記憶する素子モデル記憶手段と、非線形素子を
含む、設計対象とする電子回路の回路モデルを、上記素
子モデルを用いて記述するための回路モデル作成手段
と、上記記述された回路モデルの動作を解析して模擬す
る模擬演算手段とを有する回路設計支援システムにおい
て、上記素子モデル記憶手段は、上記各非線形素子の少
なくとも1つについては、1の非線形素子について複数
種の素子モデルを対応づけて記憶し、上記モデル作成手
段が、上記複数種の素子モデルが対応づけられる非線形
素子を指定する操作を受け付けたことを検知する検知手
段と、上記指定された非線形素子に要求される基準特性
を入力する操作を受け付けるための基準特性入力手段
と、上記指定された非線形素子に対応する複数種の素子
モデルを、上記模擬演算手段に出力するための素子モデ
ル出力手段と、上記模擬演算手段により模擬されたそれ
ぞれの動作を取得するための模擬動作取得手段と、上記
取得されたそれぞれの動作を、上記基準特性について比
較し、上記基準特性を最もよく満たす動作を有する素子
モデルを選定するための素子モデル選定手段と、上記選
定された素子モデルを、上記回路モデル作成手段に出力
するための素子モデル出力手段とを有することを特徴と
する回路設計支援システムが提供される。
According to the seventh aspect of the present invention, for each nonlinear element assumed in advance, an element model for analyzing the operation of each nonlinear element is stored in advance in association with each nonlinear element. Means, a circuit model creation circuit for describing a circuit model of an electronic circuit to be designed including the nonlinear element using the element model, and a simulation for analyzing and simulating the operation of the circuit model described above. In the circuit design support system having arithmetic means, the element model storage means stores, for at least one of the nonlinear elements, a plurality of types of element models in association with one nonlinear element. Detecting means for detecting that an operation for specifying a nonlinear element to which the plurality of types of element models are associated is received; A reference characteristic input unit for receiving an operation of inputting a reference characteristic required for the nonlinear element, and an element model output for outputting a plurality of types of element models corresponding to the specified nonlinear element to the simulation calculation unit Means, a simulated operation obtaining unit for obtaining each operation simulated by the simulated operation unit, and the obtained operations are compared with respect to the reference characteristic, and an operation that satisfies the reference characteristic best. A circuit design support system, comprising: an element model selecting means for selecting an element model having the element model; and an element model output means for outputting the selected element model to the circuit model creating means. Is done.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施形態について
説明する。
Embodiments of the present invention will be described below.

【0020】図1および図2を参照して、回路設計を支
援するための手順が記述された回路設計支援プログラム
2を搭載する演算装置50を用いて、回路設計を支援す
る処理を実行する回路設計支援システム1の一例につい
て説明する。
Referring to FIGS. 1 and 2, a circuit for executing a process for supporting a circuit design using an arithmetic unit 50 having a circuit design support program 2 in which a procedure for supporting the circuit design is described. An example of the design support system 1 will be described.

【0021】図1において、本発明が適用される回路設
計支援システム1は、回路解析すべき電子回路を記述す
る情報を入力するための入力装置30と、上記電子回路
を記述する回路記述情報を記憶するための補助記憶装置
40と、上記記憶された回路記述情報に基づき回路の動
作を模擬するための演算装置50と、情報を入力する案
内を表示し、また、入力された情報に基づいて処理した
結果を表示するための表示装置60と、記憶媒体80に
格納された情報を読み取るための記憶媒体読み取り装置
90と、これらを接続するためのインタフェース100
とを備えて構成される。また、設計された回路モデルを
出力するための出力装置70を備えてもよい。出力装置
としては、例えば、紙面に図や文字を出力することがで
きるプリンタ装置がある。
Referring to FIG. 1, a circuit design support system 1 to which the present invention is applied includes an input device 30 for inputting information describing an electronic circuit to be analyzed, and a circuit description information describing the electronic circuit. An auxiliary storage device 40 for storing; an arithmetic device 50 for simulating the operation of the circuit based on the stored circuit description information; and a guidance for inputting information is displayed, and based on the input information, A display device 60 for displaying the processed result, a storage medium reading device 90 for reading information stored in the storage medium 80, and an interface 100 for connecting these devices
And is provided. Further, an output device 70 for outputting the designed circuit model may be provided. As an output device, for example, there is a printer device capable of outputting figures and characters on paper.

【0022】入力装置30は、キーボード装置31、ま
たは、これに加えて、若しくは、これに代えてポインテ
ィング装置32が用いられる。キーボード装置31は、
例えば上下左右の4方向に、または、この4方向と中間
の方向とを加えた8方向に、カーソルを移動することが
できるカーソル移動キーを設けることができる。カーソ
ル移動キーを用いることによって、画面上のメニューの
選択、カーソルの画面上の位置づけを容易に、かつ、迅
速に行うことが可能になる。なお、タブキーと、シフト
キーとの組み合わせは、2方向のカーソル移動キーとし
て、メニュー選択に使用することができる。
As the input device 30, a keyboard device 31 or a pointing device 32 is used in addition to or instead of the keyboard device 31. The keyboard device 31
For example, a cursor movement key that can move the cursor in four directions, up, down, left, and right, or in eight directions obtained by adding these four directions and an intermediate direction, can be provided. By using the cursor movement keys, it is possible to easily and quickly select a menu on the screen and position the cursor on the screen. The combination of the tab key and the shift key can be used for menu selection as a two-way cursor movement key.

【0023】ポインティング装置32は、表示装置60
の画面上で直接的に操作を行う直接ポインティング装置
と、画面から離れた位置での操作により間接的にポイン
ティング操作を行う間接ポインティング装置とがある。
直接ポインティング装置として、例えば、ライトペン、
タッチスクリーン、スタイラス等が挙げられる。また、
間接ポインティング装置として、例えば、マウス、トラ
ックボール、ジョイスティック、タブレット、タッチパ
ッド等が挙げられる。
The pointing device 32 includes a display device 60.
There is a direct pointing device that directly performs an operation on the screen, and an indirect pointing device that performs a pointing operation indirectly by operating at a position away from the screen.
As a direct pointing device, for example, a light pen,
Touch screens, styluses and the like can be mentioned. Also,
Examples of the indirect pointing device include a mouse, a trackball, a joystick, a tablet, a touch pad, and the like.

【0024】表示装置60としては、ラスタスキャン型
CRT、ストロークキャラクタ型CRT、プラズマパネ
ル、液晶ディスプレイ、発光ダイオードディスプレイ、
電界発光ディスプレイ等がある。なお、音声発生装置を
併用することも可能である。音声発生装置から音声を発
生し、例えば、入力を要求する情報、入力を受け付けた
ことを確認する情報、および、警告を報知する情報など
を伝達することができる。
As the display device 60, a raster scan type CRT, a stroke character type CRT, a plasma panel, a liquid crystal display, a light emitting diode display,
There is an electroluminescent display and the like. In addition, it is also possible to use a voice generating device together. A sound is generated from the sound generation device, and, for example, information requesting an input, information confirming that the input has been received, information notifying a warning, and the like can be transmitted.

【0025】上記演算装置50は、回路設計を支援する
ための手順が記述されたプログラムを記憶するための主
記憶装置550と、主記憶装置550に記憶されたプロ
グラムに従って、回路設計を支援する処理を実行するた
めの中央処理装置(以下、CPUという)500とを備
えて構成される。
The arithmetic unit 50 includes a main storage device 550 for storing a program describing a procedure for supporting circuit design, and a process for supporting circuit design in accordance with the program stored in the main storage device 550. And a central processing unit (hereinafter referred to as a CPU) 500 for executing the processing.

【0026】上記補助記憶装置40には、非線形素子情
報ファイル14が記憶される。上記非線形素子情報ファ
イル14は、上記電子回路における非線形素子の特性を
再現するための素子モデルが予め複数種格納される。
The non-linear element information file 14 is stored in the auxiliary storage device 40. In the nonlinear element information file 14, a plurality of types of element models for reproducing the characteristics of the nonlinear element in the electronic circuit are stored in advance.

【0027】また、回路設計を支援するための回路設計
支援プログラム2が、演算装置50の主記憶装置550
に格納される。回路設計支援プログラム2は、設計対象
とする電子回路を記述する回路記述情報を作成するため
の手順が記述されたモデル作成部3と、CPU500が
回路記述情報に基づき、電子回路の動作を解析するため
の手順が記述された回路解析部5と、上記モデル作成部
3と回路解析部5との間で、事前処理と事後処理とを行
うための手順が記述された中間処理部4とを備えて構成
される。上記回路設計支援プログラム2は、例えば、記
憶媒体80に格納されて供給され、記憶媒体読み取り装
置90によって読み取られ、補助記憶装置40に格納さ
れる。補助記憶装置40に格納された回路設計支援プロ
グラム2は、実行時に、主記憶装置550に読み込まれ
る。CPU500が上記主記憶装置550に読み込まれ
た回路設計支援プログラム2に記述される手順に従って
処理を実行することによって、回路設計支援が実現され
る。なお、回路設計支援プログラム2の読み込み形態
は、記憶媒体80に格納される回路設計支援プログラム
2が、記憶媒体読み取り装置90から主記憶装置550
に、直接読み込まれる形態であってもよい。記憶媒体8
0としては、例えば、可搬型の記憶媒体を用いることが
できる。可搬型の記憶媒体の具体的としては、例えば、
フレキシブル磁気ディスク、磁気固定ディスク、光磁気
ディスク、光ディスク等が挙げられる。また、着脱可能
な半導体メモリであってもよい。着脱可能な半導体メモ
リとして、具体的には、例えば、メモリカードを用いる
ことができる。
The circuit design support program 2 for supporting the circuit design is stored in the main storage 550 of the arithmetic unit 50.
Is stored in The circuit design support program 2 includes a model creation unit 3 in which a procedure for creating circuit description information describing an electronic circuit to be designed is described, and the CPU 500 analyzes the operation of the electronic circuit based on the circuit description information. And a middle processing unit 4 that describes a procedure for performing pre-processing and post-processing between the model creating unit 3 and the circuit analyzing unit 5. It is composed. The circuit design support program 2 is, for example, stored and supplied to the storage medium 80, read by the storage medium reading device 90, and stored in the auxiliary storage device 40. The circuit design support program 2 stored in the auxiliary storage device 40 is read into the main storage device 550 at the time of execution. The CPU 500 executes processing according to the procedure described in the circuit design support program 2 read into the main storage device 550, thereby realizing circuit design support. Note that the circuit design support program 2 is read from the storage medium reading device 90 to the main storage device 550 in accordance with the form in which the circuit design support program 2 is read.
Alternatively, the data may be directly read. Storage medium 8
As 0, for example, a portable storage medium can be used. Specific examples of the portable storage medium include, for example,
Examples include a flexible magnetic disk, a magnetic fixed disk, a magneto-optical disk, and an optical disk. Further, a detachable semiconductor memory may be used. Specifically, for example, a memory card can be used as the removable semiconductor memory.

【0028】なお、インタフェース100にモデム装置
を接続し、通信回線を介してネットワーク上のデータサ
ーバにアクセスし、データサーバに格納された回路設計
支援プログラム2をダウンロードして、補助記憶装置4
0、もしくは、主記憶装置550に格納してもよい。
A modem device is connected to the interface 100, a data server on the network is accessed via a communication line, and the circuit design support program 2 stored in the data server is downloaded.
0 or may be stored in the main storage device 550.

【0029】また、回路設計支援プログラム2が予め格
納された補助記憶装置40が接続される形態であっても
よい。
Further, an auxiliary storage device 40 in which the circuit design support program 2 is stored in advance may be connected.

【0030】次に、上記回路設計を支援する手順を記述
した回路設計支援プログラム2について説明する。
Next, the circuit design support program 2 describing the procedure for supporting the circuit design will be described.

【0031】まず、モデル作成部3について説明する。
モデル作成部3は、設計支援対象の電子回路を記述する
回路モデルの作成を支援するための処理手順が記述され
る。例えば、回路網を構成する節点と素子とによって記
述された回路モデルを、カーソルを入力装置30で位置
づけして、節点と素子とを入力して回路網を記述しつ
つ、記述された回路網を表示装置60に表示して回路モ
デルの作成を支援することができる。例えば、節点同士
の相対位置関係の入力を受け付け、上記入力された節点
に挟まれる位置を指定する操作を受け付け、該位置に配
設される素子を、選択する動作を受け付ける。具体的に
は、例えば、作成される回路モデルと、回路モデルにお
ける位置を示すカーソルとを表示装置60の表示部61
に表示し、回路モデルにおける節点の位置、および、素
子の配設位置を、ポインティング装置23により上記カ
ーソル位置を指示する操作により受け付け、素子の配設
位置を指示されたとき、上記配設され得る素子の候補を
メニュー形式で表示装置60に表示し、表示された素子
の項目から、いずれかの素子の項目を選択する操作を、
入力装置30によって受け付けることが可能である。
First, the model creating section 3 will be described.
The model creation unit 3 describes a processing procedure for supporting creation of a circuit model describing an electronic circuit to be designed. For example, a circuit model described by nodes and elements constituting a circuit network is positioned by a cursor on the input device 30, and the nodes and elements are input to describe the circuit network. The information can be displayed on the display device 60 to support the creation of the circuit model. For example, an input of a relative positional relationship between nodes is received, an operation of specifying a position sandwiched by the input nodes is received, and an operation of selecting an element disposed at the position is received. Specifically, for example, a circuit model to be created and a cursor indicating a position in the circuit model are displayed on the display unit 61 of the display device 60.
The position of the node in the circuit model and the arrangement position of the element are received by an operation of pointing the cursor position by the pointing device 23, and when the arrangement position of the element is instructed, the arrangement can be performed. The operation of displaying the element candidates on the display device 60 in a menu format, and selecting one of the element items from the displayed element items,
It can be received by the input device 30.

【0032】上述のように、CPU500が上記主記憶
装置550に読み込まれたモデル作成部3に記述される
手段に従って処理を実行することにより、電子回路を記
述する回路モデルを作成することを支援することが可能
なモデル作成手段が実現される。
As described above, the CPU 500 executes the processing in accordance with the means described in the model creation section 3 read into the main storage device 550, thereby supporting creation of a circuit model describing an electronic circuit. A model creation means capable of performing the above is realized.

【0033】次に、回路解析部5について説明する。回
路解析部5は、電子回路を、線形素子と、基本的な能動
素子との組み合わせで記述された回路記述情報に基づい
て、上記電子回路の特性、動作を解析するための手順が
記述される。例えば、与えられた回路記述情報に基づい
て回路網方程式を生成し、生成した回路網方程式を解い
て、記述された回路の特性、動作を模擬する。回路網を
定式化する手法として、例えば、節点解析法が用いられ
る。具体的には、節点解析法により回路網方程式を生成
し、生成された回路網方程式を、行列の疎性(非零要素
が少ない性質)を利用してブロック三角化して解く回路
解析プログラムとして、カルフォルニア大学バークレイ
分校で開発されたSPICEが挙げられる。このSPI
CEプログラム手順に従い、CPU500は、回路解析
を実行することが可能である。なお、この他に、回路網
を定式化する手法として、例えば、タブロー(tableau)
解析法、修正節点解析法、カットセット解析法、ループ
解析法、および、状態変数解析法が挙げられる。タブロ
ー解析法、節点解析法、修正節点解析法、カットセット
解析法、ループ解析法は代数方程式の解を求めることに
帰着される。従って、例えば、ガウス(Gauss)の消去
法、行列の疎性を利用しブロック三角化する消去法等に
より、解くことができる。また、状態変数解析法により
状態方程式を求める場合は、例えば、ラプラス(Laplac
e)変換により解くことができる。なお、過渡解析におい
ては、異なる時刻に対して常微分方程式を求め、数値積
分法により解を求めることができる。
Next, the circuit analyzer 5 will be described. The circuit analysis unit 5 describes a procedure for analyzing the characteristics and operation of the electronic circuit based on circuit description information that describes the electronic circuit in combination of a linear element and a basic active element. . For example, a network equation is generated based on the given circuit description information, and the generated network equation is solved to simulate the characteristics and operation of the described circuit. As a technique for formulating a circuit network, for example, a nodal analysis method is used. Specifically, as a circuit analysis program that generates a network equation by a nodal analysis method and solves the generated network equation by block triangulation using the sparseness of matrix (the property with few non-zero elements), SPICE was developed at the University of California, Berkeley. This SPI
According to the CE program procedure, the CPU 500 can execute a circuit analysis. In addition, besides this, as a method of formulating a circuit network, for example, tableau (tableau)
Analysis methods, modified nodal analysis methods, cutset analysis methods, loop analysis methods, and state variable analysis methods are included. Tableau analysis, nodal analysis, modified nodal analysis, cutset analysis, and loop analysis result in solving algebraic equations. Therefore, for example, it can be solved by the Gaussian elimination method, the elimination method of performing block triangulation using the sparseness of the matrix, or the like. When the state equation is determined by the state variable analysis method, for example, Laplace (Laplac
e) Can be solved by transformation. In the transient analysis, an ordinary differential equation can be obtained at different times, and a solution can be obtained by a numerical integration method.

【0034】上述のように、CPU500が上記主記憶
装置550に読み込まれた回路解析部5に記述される手
段に従って処理を実行することにより、電子回路を記述
する回路記述に基づき、電子回路の動作、特性を模擬す
ることが可能な回路解析手段が実現される。
As described above, the CPU 500 executes the processing in accordance with the means described in the circuit analysis unit 5 read into the main storage device 550, and the operation of the electronic circuit is performed based on the circuit description describing the electronic circuit. Thus, circuit analysis means capable of simulating characteristics can be realized.

【0035】次に、中間処理部4について説明する。中
間処理部4は、上記モデル作成部3に記述される手順が
実行されることによって回路モデルの作成が行われる際
に、回路モデルにおける素子を記述する素子モデルの選
択を支援するための処理手順が記述される。すなわち、
指定された素子モデルを記述するサブ回路記述を上記回
路解析部3に出力し、指定された素子モデルの特性を回
路解析部3に解析させる。解析された特性の情報を入力
し、この情報に加えて、または、これに代えて、解析さ
れた情報を加工した情報を表示する。
Next, the intermediate processing section 4 will be described. The intermediate processing unit 4 is a processing procedure for supporting selection of an element model describing an element in the circuit model when the circuit model is created by executing the procedure described in the model creation unit 3. Is described. That is,
A sub-circuit description describing the specified element model is output to the circuit analysis unit 3, and the characteristics of the specified element model are analyzed by the circuit analysis unit 3. Information on the analyzed characteristics is input, and information obtained by processing the analyzed information is displayed in addition to or instead of this information.

【0036】また、指令された非線形素子について、対
応する複数種の素子モデルについてサブ回路記述情報を
上記回路解析部3に出力し、各サブ回路記述情報に基づ
き素子モデルの特性を回路解析部3に解析させ、解析さ
れた各素子モデルの特性を、指定された選択条件に従っ
て比較し、選択条件に最も近い特性を有する素子モデル
を選定し、この素子モデルについての情報を表示するこ
とができる。
Further, for the commanded nonlinear element, sub-circuit description information for a plurality of types of element models corresponding to the command is output to the circuit analysis unit 3, and the characteristics of the element model are analyzed based on the respective sub-circuit description information. Then, the characteristics of each of the analyzed element models are compared in accordance with the designated selection condition, the element model having the characteristic closest to the selection condition is selected, and information on this element model can be displayed.

【0037】上述のように、CPU500が上記主記憶
装置550に読み込まれた中間処理部4に記述される手
段に従って処理を実行することにより、電子回路に含ま
れる非線形素子について、非線形素子の動作を再現する
ための素子モデルを選択することを支援することが可能
な中間処理手段が実現される。
As described above, the CPU 500 executes the processing in accordance with the means described in the intermediate processing unit 4 read into the main storage device 550, thereby performing the operation of the nonlinear element included in the electronic circuit. Intermediate processing means capable of supporting selection of an element model to be reproduced is realized.

【0038】次に上記回路支援プログラム2が使用する
情報が格納されるファイルについて説明する。
Next, a file in which information used by the circuit support program 2 is stored will be described.

【0039】非線形素子を記述するための回路解析情報
ファイル14と、作成された回路モデルを記述するため
の回路解析データファイル20とが、回路設計支援プロ
グラム2が参照可能に上記補助記憶装置40に記憶され
る。
A circuit analysis information file 14 for describing the nonlinear element and a circuit analysis data file 20 for describing the created circuit model are stored in the auxiliary storage device 40 so that the circuit design support program 2 can refer to the circuit analysis information file 14. It is memorized.

【0040】非線形素子情報ファイル14には、非線形
素子の特性を等価回路でそれぞれ再現した素子モデルを
それぞれコンピュータが読み取り可能な形態で記述した
サブ回路記述情報が予め複数種格納されている。
The nonlinear element information file 14 previously stores a plurality of types of sub-circuit description information in which element models in which the characteristics of the nonlinear elements are respectively reproduced by equivalent circuits are described in a computer-readable form.

【0041】上記非線形素子情報ファイル14に、格納
されるサブ回路記述情報は、非線形素子のそれぞれにつ
いて予め用意される。
The sub-circuit description information stored in the nonlinear element information file 14 is prepared in advance for each nonlinear element.

【0042】同一の非線形素子について、複数種の素子
モデルが用意される場合がある。すなわち、複数種の動
作モードを、一つの素子モデルで再現することが困難で
ある場合、特性を再現すべきそれぞれの動作モードに対
応して素子モデルが用意される。また、十分な精度を確
保するためには、モデルが複雑になる場合、特性を再現
すべき精度と、回路解析の容易さとの兼ね合いにより、
精度の向上を重視した複雑な素子モデルと、解析時間の
短縮を重視した単純な素子モデルとが用意される。例え
ば、スイッチング素子は、最も単純なモデルとして、理
想スイッチを素子モデルとすることができる。このよう
な単純なモデルを用いることにより、回路解析に要する
時間を短縮することができる。従って、上記1つの非線
形素子について、複数種の素子モデルが用意されること
に対応して、それぞれの素子モデルを示すサブ回路記述
情報が、非線形素子情報ファイル14に格納される。
A plurality of types of element models may be prepared for the same nonlinear element. That is, when it is difficult to reproduce a plurality of types of operation modes with one element model, element models are prepared corresponding to the respective operation modes whose characteristics are to be reproduced. In addition, in order to ensure sufficient accuracy, when the model becomes complicated, the balance between the accuracy to reproduce the characteristics and the ease of circuit analysis
There are prepared a complex element model emphasizing improvement in accuracy and a simple element model emphasizing reduction of analysis time. For example, as a switching element, an ideal switch can be used as an element model as the simplest model. By using such a simple model, the time required for circuit analysis can be reduced. Accordingly, sub-circuit description information indicating each element model is stored in the nonlinear element information file 14 in response to the preparation of a plurality of types of element models for the one nonlinear element.

【0043】上記回路解析データファイル20には、モ
デル作成部3に記述される手順に従ってCPU500が
作成した回路記述情報が格納される。回路記述情報に
は、電子回路は、各節点の位置および接続状態を記述し
た回路接続データ21と、能動素子の動作モードを記述
した動作モード情報22と、線形素子の素子の種類およ
び素子パラメータを記述した線形素子記述23とが回路
解析データ20が含まれる。また、上記電子回路に非線
形素子が含まれる場合には、各非線形素子について、非
線形素子の動作を再現するための等価回路を記述したサ
ブ回路記述情報が含まれる。
The circuit analysis data file 20 stores circuit description information created by the CPU 500 in accordance with the procedure described in the model creation section 3. In the circuit description information, the electronic circuit includes circuit connection data 21 describing the position and connection state of each node, operation mode information 22 describing the operation mode of the active element, and the type and element parameters of the linear element. The described linear element description 23 includes the circuit analysis data 20. When the electronic circuit includes a nonlinear element, sub-circuit description information describing an equivalent circuit for reproducing the operation of the nonlinear element is included for each nonlinear element.

【0044】次に、図2を参照して、本実施形態の回路
設計支援システムの動作の一例について、中間処理部4
に記述される処理手順を中心に説明する。
Next, referring to FIG. 2, an example of the operation of the circuit design support system according to the present embodiment will be described with reference to the intermediate processing unit 4.
The following mainly describes the processing procedure described in.

【0045】はじめに、電子回路を記述する回路モデル
の作成の支援が行われる。これは、CPU500がモデ
ル作成部3に支援する記述される手順を実行することに
よってなされる。
First, support for creating a circuit model describing an electronic circuit is provided. This is performed by the CPU 500 executing the described procedure supported by the model creation unit 3.

【0046】まず、回路モデルを構成する節点を入力す
るための操作を受け付ける(S100)。このとき、表
示装置60の表示部61に、作成中の回路モデルを表示
し、表示部61上のカーソル位置により、回路モデルに
構成しようとする節点の位置を受け付けることができ
る。カーソル位置を指示する操作は、例えば、ポインテ
ィング装置32を用いて受け付けることができる。続い
て、回路モデルに挿入しようとする素子がどの節点間に
挟まれる位置に挿入されるべきかを指示する操作と、挿
入されるべき素子の種別を選択する操作とを受け付ける
(S200)。ここで、素子の種別を選択する操作は、
素子候補を表示し、いずれかの素子を選択する操作を受
け付け、上記選択された節点に挟まれる位置に表示装置
60の画面上で対応する位置に、選択された素子に対応
するシンボルを表示して行ってもよい。
First, an operation for inputting a node constituting a circuit model is received (S100). At this time, the circuit model being created is displayed on the display unit 61 of the display device 60, and the position of the node to be configured in the circuit model can be received from the cursor position on the display unit 61. The operation of designating the cursor position can be received using, for example, the pointing device 32. Next, an operation for designating an element to be inserted into the circuit model at a position between the nodes and an operation for selecting a type of the element to be inserted are received (S200). Here, the operation for selecting the element type is as follows.
An element candidate is displayed, an operation of selecting one of the elements is accepted, and a symbol corresponding to the selected element is displayed at a position corresponding to the position between the selected nodes on the screen of the display device 60. You may go.

【0047】そして、中間処理部4に記述される処理に
従って、入力された素子が、非線形素子であるか否かを
判断する(S300)。非線形素子でない素子(線形素
子)が入力された場合は、ステップS500に進む。非
線形素子が入力された場合は、非線形素子の特性を再現
する素子モデルを選択する(S400)。素子モデルを
選択する処理の詳細については後述する。そして、ステ
ップS500へ進む。
Then, according to the processing described in the intermediate processing section 4, it is determined whether or not the input element is a non-linear element (S300). If an element that is not a non-linear element (linear element) is input, the process proceeds to step S500. If a nonlinear element is input, an element model that reproduces the characteristics of the nonlinear element is selected (S400). Details of the process of selecting an element model will be described later. Then, the process proceeds to step S500.

【0048】ステップS500において、回路網におけ
る素子の入力が終了したか否かを判断する。例えば、こ
れ以上入力すべき素子がないことを示すメニュー項目が
選択された場合に、素子の入力が終了したと判断し、ス
テップS600へ進み、入力された節点、素子の情報を
回路解析データファイル20に格納する。また、素子の
入力が、終了していない場合は、ステップS100へ進
み、節点、素子の入力を続行する。
In step S500, it is determined whether or not the input of elements in the network has been completed. For example, if a menu item indicating that there is no more element to be input is selected, it is determined that the input of the element has been completed, and the process proceeds to step S600, and the information of the input node and element is stored in the circuit analysis data file. 20. If the input of the element has not been completed, the process proceeds to step S100, and the input of the node and the element is continued.

【0049】そして、回路解析データファイル20に格
納される情報に、電源素子、または、スイッチング素子
を示す情報が格納されているか否かを判断する。含まれ
ている場合には、動作モードを入力する操作を受け付け
る(S800)。そして、回路解析データファイル20
に動作モードを示す情報を格納する。
Then, it is determined whether or not the information stored in the circuit analysis data file 20 contains information indicating a power supply element or a switching element. If it is included, the operation for inputting the operation mode is accepted (S800). Then, the circuit analysis data file 20
Stores information indicating the operation mode.

【0050】次に、上記回路解析データファイル20に
格納される回路記述情報に基づき、電子回路の特性、動
作を数値解析により模擬する(S900)。これは、C
PU500が、回路解析部5に記述される手順を実行す
ることによってなされる。そして、模擬された特性、動
作を表示する(S1000)。そして、上記構成された
回路モデルを表す情報を補助記憶装置40に出力ファイ
ル25として出力する。また、出力装置70によって外
部に出力してもよい。
Next, based on the circuit description information stored in the circuit analysis data file 20, the characteristics and operation of the electronic circuit are simulated by numerical analysis (S900). This is C
This is performed by the PU 500 executing a procedure described in the circuit analysis unit 5. Then, the simulated characteristics and operations are displayed (S1000). Then, information representing the circuit model configured as described above is output to the auxiliary storage device 40 as the output file 25. Further, the output may be output to the outside by the output device 70.

【0051】次に、図3を参照して、図2のステップS
400での素子モデルを選択する手順について詳細に説
明する。素子モデルを選択する処理手順は、中間処理部
4に記述される。図3に示す例では、素子モデルの選択
を操作者が行う場合と、演算装置50により自動的に選
定される場合とがある。
Next, referring to FIG. 3, step S in FIG.
The procedure for selecting an element model at 400 will be described in detail. The processing procedure for selecting an element model is described in the intermediate processing unit 4. In the example illustrated in FIG. 3, there are a case where the operator selects the element model and a case where the element model is automatically selected by the arithmetic unit 50.

【0052】まず、素子モデルを選択する操作を受け付
ける(S410)。このとき、ステップS200で選択
された素子に対応する素子モデルをメニュー表示し、い
ずれかの項目を選択することを要求して、メニュー形式
で、素子モデルを選択することができる。そして、いず
れかの素子モデルが選択されたか、素子モデルを自動選
定する指示が与えられたかを判断する(S420)。
First, an operation for selecting an element model is received (S410). At this time, an element model corresponding to the element selected in step S200 is displayed on a menu, and a request is made to select any item, and the element model can be selected in a menu format. Then, it is determined whether any of the element models has been selected or an instruction to automatically select an element model has been given (S420).

【0053】素子モデルを自動選定する指示が与えられ
た場合は、素子モデルを選定する基準となる特性と、そ
の特性に対応する動作を解析するための選定条件を入力
要求し、入力操作を受け付ける(S431)。
When an instruction to automatically select an element model is given, a request is made to input a characteristic serving as a reference for selecting an element model and a selection condition for analyzing an operation corresponding to the characteristic, and an input operation is accepted. (S431).

【0054】そして、ステップS200で選択された素
子に対応する素子モデルについて、動作を解析する(S
432)。解析された動作が、上記基準として指定され
た特性に最も近い素子モデルを選択する(S433)。
The operation of the element model corresponding to the element selected in step S200 is analyzed (S200).
432). The element model whose analyzed operation is closest to the characteristic specified as the reference is selected (S433).

【0055】そして、上記S433で選択された素子モ
デルについて、解析された動作と、上記指定された特性
に対する精度とを表示装置60に表示する(S45
0)。
Then, for the element model selected in S433, the analyzed operation and the accuracy with respect to the specified characteristics are displayed on the display device 60 (S45).
0).

【0056】素子モデルの選択が適当であるか否かの指
示を受け付ける(S460)。受け付けた操作が、素子
モデルが適当であることを示すか、否かを判断する(S
470)。素子モデルが適当であることを示す場合は、
上記S433で選択された素子モデルを、回路解析デー
タファイル20に格納する(S480)。また、素子モ
デルが適当でないことを示す場合は、ステップS410
に進み素子モデルの選択処理をやり直す。
An instruction whether the selection of the element model is appropriate is received (S460). It is determined whether or not the received operation indicates that the element model is appropriate (S
470). To show that the device model is appropriate,
The element model selected in S433 is stored in the circuit analysis data file 20 (S480). If it is determined that the element model is not appropriate, step S410
To repeat the element model selection process.

【0057】ステップS420で、いずれかの素子モデ
ルが選択された場合には、選択された素子モデルが、理
想素子のモデルであるか否かを判断する(S441)。
理想素子のモデルである場合には、ステップS480に
進み、素子モデルを表すサブ回路記述情報を回路解析デ
ータファイル20に格納する。
If any one of the element models is selected in step S420, it is determined whether the selected element model is an ideal element model (S441).
If the model is an ideal element model, the flow advances to step S480 to store sub-circuit description information representing the element model in the circuit analysis data file 20.

【0058】また、理想素子のモデルでない場合には、
素子モデルを解析するための解析条件を入力要求し、入
力を受け付ける(S442)。そして、解析条件に従っ
て、素子モデルの特性、動作を解析する(S443)。
解析された特性、動作は、ステップS450で表示され
る。
When the model is not an ideal element model,
A request is made to input analysis conditions for analyzing the element model, and the input is received (S442). Then, the characteristics and operation of the element model are analyzed according to the analysis conditions (S443).
The analyzed characteristics and operation are displayed in step S450.

【0059】本実施形態の説明では、中間処理部4に加
えて、モデル作成部3と、回路解析部5とを備える回路
設計支援プログラム1を搭載した回路設計支援システム
の例について説明した。ここで、モデル作成部3、およ
び、回路解析部5のすくなくとも一方の機能を、他のシ
ステムによって実現してもよい。例えば、図4に示すよ
うに、回路網を記述するためのモデル作成部3を有する
他のシステムから、入力された素子の種別を示す情報を
受け取り、その素子に対応する素子モデルを出力するよ
うに構成することができる。また、回路網に記述される
電子回路の特性、動作を解析するための回路解析部5を
有する他のシステムに、素子モデルを等価回路で記述す
る情報を出力し、この情報に従って解析された特性、動
作を入力するように構成することができる。
In the description of the present embodiment, an example of a circuit design support system equipped with the circuit design support program 1 including the model creation unit 3 and the circuit analysis unit 5 in addition to the intermediate processing unit 4 has been described. Here, at least one of the functions of the model creation unit 3 and the circuit analysis unit 5 may be realized by another system. For example, as shown in FIG. 4, information indicating the type of an input element is received from another system having a model creation unit 3 for describing a circuit network, and an element model corresponding to the element is output. Can be configured. Further, information describing an element model in an equivalent circuit is output to another system having a circuit analysis unit 5 for analyzing characteristics and operation of an electronic circuit described in a circuit network, and characteristics analyzed in accordance with the information are output. , Operation input.

【0060】次に、図8から図17を参照して、本回路
設計支援システムの画面表示による対話型入力の例につ
いて説明する。
Next, with reference to FIGS. 8 to 17, an example of interactive input by screen display of the circuit design support system will be described.

【0061】まず、モデル作成部3に記述される手順に
従い、CPU500が素子入力を支援する際の画面表示
による対話型入力について説明する。回路モデルを入力
する際に、例えば、素子を選択する図8に示す素子メニ
ューを表示装置60の表示部61に表示し、線形素子
と、非線形素子とを選択することを要求する。線形素子
が選択されたとき、例えば、図9に示す線形素子メニュ
ーを表示し、線形素子として、レジスタ素子(抵抗
器)、キャパシタ素子(容量器)、および、インダクタ
素子(コイル)のいずれかを選択することを要求する。
例えば、上記3種の線形素子からレジスタ素子が選択さ
れた場合、図10に示す線形素子の特性を入力するため
の画面を表示し、入力を要求する。これによって、レジ
スタ素子の抵抗値を指定することができる。また、図8
の素子メニューから非線形素子が選択されたとき、図1
1に示す非線形素子メニューを表示し、非線形素子種を
選択することを要求する。サイリスタが選択されたと
き、図12に示すサイリスタ素子メニューを表示し、サ
イリスタ素子の種別を選択することを要求する。図12
において、GTOサイリスタ(Gate-Turn-off thyristo
r)、IGBT(Insulated Gate Bipolar Transistor;
絶縁ゲートバイポーラトランジスタ)、IGCT(Insul
ated Gate Controlled Thyristor;絶縁ゲート制御トラ
ンジスタ)等から、いずれかの非線形素子を選択するた
めの項目が示されている。例えば、図に示す候補からG
TOサイリスタ素子を選択することができる。
First, an interactive input by screen display when the CPU 500 supports element input will be described in accordance with the procedure described in the model creating section 3. When a circuit model is input, for example, an element menu for selecting an element shown in FIG. 8 is displayed on the display unit 61 of the display device 60, and a request is made to select a linear element and a non-linear element. When a linear element is selected, for example, a linear element menu shown in FIG. 9 is displayed, and any of a register element (resistor), a capacitor element (capacitor), and an inductor element (coil) is displayed as the linear element. Require selection.
For example, when a register element is selected from the above three types of linear elements, a screen for inputting the characteristics of the linear element shown in FIG. 10 is displayed and an input is requested. Thereby, the resistance value of the register element can be specified. FIG.
When a nonlinear element is selected from the element menu of FIG.
A nonlinear element menu shown in FIG. 1 is displayed, and a request is made to select a nonlinear element type. When the thyristor is selected, a thyristor element menu shown in FIG. 12 is displayed, and a request is made to select the type of the thyristor element. FIG.
In the GTO thyristor (Gate-Turn-off thyristo
r), IGBT (Insulated Gate Bipolar Transistor;
Insulated gate bipolar transistor), IGCT (Insul
An item for selecting one of the non-linear elements from an ated Gate Controlled Thyristor (insulated gate control transistor) and the like is shown. For example, from the candidate shown in FIG.
A TO thyristor element can be selected.

【0062】次に、中間処理部4に記述される手順に従
い、CPU500が素子モデルを選択することを支援す
るための処理を行う際の画面表示による対話型入力の例
について説明する。例えば、モデル作成部3に記述され
る処理を実行し、図12に示すサイリスタ素子選択メニ
ューからGTOの項目を選択されたとき、図13(a)
に示すGTO素子モデルメニューを表示し、GTOサイ
リスタの特性を再現する素子モデルを選択することを要
求する。素子モデルメニューでは、一例を挙げれば、素
子モデルを自動的に選定するための項目と、短い時間で
回路の動作を解析するための項目と、素子の特性のそれ
ぞれに着目し、その特性を再現するための項目とを含む
項目を選択候補の項目とすることができる。
Next, an example of an interactive input by screen display when performing a process for supporting the CPU 500 to select an element model according to the procedure described in the intermediate processing unit 4 will be described. For example, when the processing described in the model creation unit 3 is executed and the GTO item is selected from the thyristor element selection menu shown in FIG. 12, FIG.
Is displayed, and a request is made to select an element model that reproduces the characteristics of the GTO thyristor. In the element model menu, for example, items for automatically selecting an element model, items for analyzing the circuit operation in a short time, and element characteristics are reproduced, and the characteristics are reproduced. An item including the item to be selected can be set as a selection candidate item.

【0063】例えば、図13(a)に示すように、素子
モデルを自動的に選定するための項目「自動選定」と、
短時間に大まかな回路特性を解析するためのモデルを選
択するための「タイミング略解析モデル」の項目と、G
TOサイリスタ素子のいくつかの特性について、その特
性をそれぞれ重視して再現するモデルを選択するための
項目「ターンオン特性解析モデル」、「ターンオフ特性
解析モデル」、「ターンオン・オフ特性解析モデル」、
「テール電流再現モデル」などの項目とが用意される。
さらに、スイッチング素子については、理想スイッチに
よるモデルを選択するための「理想スイッチモデル」の
項目が用意される。また、図13(b)に示すように、
GTOサイリスタ素子のいくつかの特性について、異な
る解析精度を有するモデルを選択するための項目を用意
することができる。例えば、ターンオン特性とターンオ
フ特性とについて、それぞれ、高い精度で特性を再現す
るための高精度モデル、特性の再現精度の向上と、回路
特性の解析に要する計算時間の短縮とを両立させるため
の汎用モデルと、高速で解析を実行することを目的とし
た高速解析モデルとを用意することができる。このよう
に、異なる特性の再現精度のモデルを選択可能に用意す
ることによって、回路解析の用途に応じてモデルと使い
分けることが可能になる。
For example, as shown in FIG. 13A, an item “automatic selection” for automatically selecting an element model is provided.
An item of “timing approximate analysis model” for selecting a model for analyzing a rough circuit characteristic in a short time;
For several characteristics of the TO thyristor element, items for selecting a model to be reproduced with emphasis on the characteristics, such as “turn-on characteristic analysis model”, “turn-off characteristic analysis model”, “turn-on / off characteristic analysis model”,
Items such as “tail current reproduction model” are prepared.
Further, for the switching element, an item of “ideal switch model” for selecting a model by an ideal switch is prepared. Also, as shown in FIG.
For some characteristics of the GTO thyristor element, items for selecting models having different analysis accuracy can be prepared. For example, for turn-on characteristics and turn-off characteristics, a high-precision model for reproducing characteristics with high accuracy, a general-purpose model for improving the accuracy of characteristic reproduction and reducing the calculation time required for analyzing circuit characteristics are both compatible. A model and a high-speed analysis model for performing analysis at high speed can be prepared. As described above, by preparing a model having a reproduction accuracy of different characteristics so as to be selectable, it is possible to selectively use the model according to the purpose of circuit analysis.

【0064】素子モデルを選択するための素子モデルメ
ニューで、自動モデル選定が選択された場合、モデルを
選定する基準を入力するための素子モデル選択条件メニ
ューを表示し、いずれかの選択条件を選択することを要
求する。例えば、図13(a)、または、図13(b)
において、自動選択が選択された場合、GTOサイリス
タ素子の素子モデルを選択するための基準となる特性の
候補が、図14に示すGTOサイリスタ素子モデル選択
メニューとして表示される。すなわち、GTOサイリス
タ素子のいくつかの特性が表示される。例えば、項目
「ターンオフ時間」を選択することによって、ターンオ
フ時間を指定して、それを素子モデル選定の基準とする
ことができる。すなわち、図15(a)に示すように、
選択したターンオフ時間を入力するためのGTO素子特
性解析条件入力が行われる。ここで、基準とすべきター
ンオフ時間と、ターンオフ時間を解析するために必要な
解析条件とを入力するための画面が表示される。これに
対して、例えば、図15(b)のように、応答する入力
を受け付けることが可能である。具体的には、図15
(a)に示すように、入力すべき特性を項目名として表
示し、その後ろに数値を入力可能に示すことができる。
より具体的には、項目の後ろに入力カーソルを位置づけ
られたとき数値入力を受け付けること、または、カーソ
ルを位置づけられたときのアップ/ダウンキー、矢印キ
ーなどの操作入力によって相対変化を受け付けることが
可能である。
When the automatic model selection is selected in the element model menu for selecting an element model, an element model selection condition menu for inputting a reference for selecting a model is displayed, and one of the selection conditions is selected. To do that. For example, FIG. 13 (a) or FIG. 13 (b)
In, when the automatic selection is selected, a candidate for a characteristic serving as a reference for selecting an element model of the GTO thyristor element is displayed as a GTO thyristor element model selection menu shown in FIG. That is, some characteristics of the GTO thyristor element are displayed. For example, by selecting the item “turn-off time”, a turn-off time can be designated and used as a reference for selecting an element model. That is, as shown in FIG.
A GTO element characteristic analysis condition input for inputting the selected turn-off time is performed. Here, a screen for inputting a turn-off time to be a reference and analysis conditions necessary for analyzing the turn-off time is displayed. On the other hand, for example, as shown in FIG. 15B, it is possible to accept a response input. Specifically, FIG.
As shown in (a), a characteristic to be input can be displayed as an item name, and a numerical value can be input after the characteristic.
More specifically, accepting a numerical input when an input cursor is positioned behind an item, or accepting a relative change by an operation input such as an up / down key and an arrow key when the cursor is positioned. It is possible.

【0065】そして、入力された解析条件に基づいて、
素子モデル情報14に格納されるGTOサイリスタ素子
を記述した素子モデルについて、回路解析部5に記述さ
れる手順にしたがい回路解析を実行する。実行された解
析結果を比較し、上記指定された素子モデルの選定基準
を最もよく近似するモデルを出力する。また、該素子モ
デルの特性を、上記指定された選定基準と比較して、選
定基準に対する誤差を表示する。例えば、GTOサイリ
スタ素子の素子モデルの選択において、自動モデル選定
が選定され、選定基準として、ターンオフ時間が20μ
sの素子モデルが要求された場合、解析結果を図16
(a)に示すように表示することができる。図16
(a)において、GTOサイリスタ素子の特性の表示に
併せて、選定基準として指定された特性、および、その
特性に対する誤差を表示することが可能である。これに
よって、解析者は、選定した素子モデルが再現する特性
の精度を、明確に把握することができる。
Then, based on the input analysis conditions,
The circuit analysis is performed on the element model describing the GTO thyristor element stored in the element model information 14 according to the procedure described in the circuit analysis unit 5. The executed analysis results are compared, and a model that best approximates the selection criteria of the specified element model is output. Further, the characteristic of the element model is compared with the specified selection criterion, and an error with respect to the selection criterion is displayed. For example, in selecting an element model of a GTO thyristor element, automatic model selection is selected.
When the element model of s is requested, the analysis result is shown in FIG.
It can be displayed as shown in FIG. FIG.
In (a), along with the display of the characteristics of the GTO thyristor element, it is possible to display the characteristics specified as the selection criteria and the error with respect to the characteristics. This allows the analyst to clearly grasp the accuracy of the characteristics reproduced by the selected element model.

【0066】また、例えば、図13(b)のGTO素子
モデルメニューにおいて、ターンオン特性再現モデル
(汎用)が選択された場合、素子モデルの評価基準、お
よび、選択された素子モデルにおいて解析を実行するた
めの解析条件を入力要求する。例えば、図14に示すメ
ニューを表示することによって、評価基準の入力要求す
ることができる。そして、図15(c)に示すように、
評価基準であるターンオン時間の数値、および、ターン
オン特性再現モデルにおける回路解析を実行するための
解析条件を入力要求する画面を表示することが可能であ
る。そして、解析結果を、図16(b)に示すように表
示することができる。図16(b)において、GTOサ
イリスタ素子の特性に併せて、指定された特性に対する
解析された特性の誤差が示される。
For example, when the turn-on characteristic reproduction model (general-purpose) is selected in the GTO element model menu of FIG. 13B, the evaluation is performed on the element model evaluation criteria and the selected element model. The analysis conditions for the input. For example, by displaying the menu shown in FIG. 14, it is possible to request the input of the evaluation criteria. Then, as shown in FIG.
It is possible to display a screen for requesting input of a numerical value of a turn-on time, which is an evaluation criterion, and analysis conditions for executing a circuit analysis in a turn-on characteristic reproduction model. Then, the analysis result can be displayed as shown in FIG. FIG. 16B shows an error of the analyzed characteristic with respect to the designated characteristic, together with the characteristic of the GTO thyristor element.

【0067】上記のように、回路設計支援システム1の
支援を受けて、回路のモデル作成、および、モデルにお
ける素子モデルの選択を行うことが可能である。そし
て、作成された回路モデルについて、回路解析部5を用
いて、回路全体の特性、動作を解析することが可能であ
る。回路全体の解析に際して、回路中に時間に依存する
特性を有する素子が含まれる場合には、その時間依存性
を、タイミングデータとして入力する。時間依存性を有
する素子としては、例えば、スイッチング素子、電源装
置などが挙げられる。
As described above, with the support of the circuit design support system 1, it is possible to create a circuit model and select an element model in the model. Then, the characteristics and operation of the entire circuit can be analyzed using the circuit analysis unit 5 for the created circuit model. In the analysis of the entire circuit, if an element having a time-dependent characteristic is included in the circuit, the time dependence is input as timing data. Examples of the element having the time dependency include a switching element and a power supply device.

【0068】具体的には、回路中に4つのスイッチング
素子SW1、SW2、SW3、SW4が含まれる場合、
4つのスイッチング素子のそれぞれについて、オン状態
である時間と、オフ状態である時間とを指定する入力を
受け付ける。例えば、図17に示すように、解析開始か
らの時刻の入力を、t1、t2、…と受け付ける。そし
て、それらに挟まれる時間における各スイッチング素子
の状態を受け付ける。スイッチング素子の状態は、オン
状態とオフ状態の2値で指定することが可能である。例
えば、図17に示すように、チェックボックスをクリッ
クする操作を受け付け、オン状態を指定する入力を受け
付けることができる。そして、この結果を確認可能に表
示するために、チェックボックスにチェックマークを付
けて表示することができる。このようにして、各スイッ
チング素子の状態を指定する入力を受け付けることが可
能である。また、時刻の指定については、図17に示す
ように、時刻を示す変数名の後ろに入力を促す表示を行
い、そこにカーソルを位置づけられたとき、入力された
数値を受け付けることが可能である。また、指定する時
刻を逐次増やすためには、次の時刻を入力するための操
作を、「次時刻入力」の項目をクリックすることによっ
て受け付けることが可能である。
Specifically, when four switching elements SW1, SW2, SW3, and SW4 are included in the circuit,
For each of the four switching elements, an input for designating an on-state time and an off-state time is received. For example, as shown in FIG. 17, the input of the time from the start of the analysis is received as t1, t2,. Then, the state of each switching element at the time sandwiched therebetween is received. The state of the switching element can be specified by two values, an on state and an off state. For example, as shown in FIG. 17, an operation of clicking a check box can be accepted, and an input for designating an ON state can be accepted. Then, in order to display the result in a confirmable manner, the check box can be displayed with a check mark. In this way, it is possible to receive an input specifying the state of each switching element. As for the designation of the time, as shown in FIG. 17, a prompt for input is displayed after the variable name indicating the time, and when the cursor is positioned there, it is possible to accept the input numerical value. . Further, in order to sequentially increase the designated time, an operation for inputting the next time can be accepted by clicking an item of “input next time”.

【0069】次に、上記のように構成される回路設計支
援システム1の作用を、本回路設計支援システム1が単
相インバータ回路の設計支援に応用される一例について
説明する。
Next, the operation of the circuit design support system 1 configured as described above will be described for an example in which the present circuit design support system 1 is applied to the design support of a single-phase inverter circuit.

【0070】まず、図6および図7を参照して、設計対
象とするインバータ回路、および、その記述方法につい
て説明する。
First, an inverter circuit to be designed and a description method thereof will be described with reference to FIGS.

【0071】まず、非線形素子を含む回路の簡単な例と
して、図6に回路図を示して、単相インバータ回路の一
例について説明する。回路モデルを表す回路図、およ
び、回路モデルを記述する回路記述情報において用いら
れる記号と、説明のための参照符号とを区別するため
に、以下の説明において、〔〕の中に、回路図および回
路記述情報における記号を示して説明する。参照符号
は、上記記号を挟む〔〕に続いて付す。すなわち、回路
モデル要素〔記号〕参照符号の順に並べて記載する。
First, as a simple example of a circuit including a nonlinear element, an example of a single-phase inverter circuit will be described with reference to a circuit diagram shown in FIG. In the following description, in order to distinguish between a circuit diagram representing a circuit model, and symbols used in circuit description information describing the circuit model and reference numerals for description, the circuit diagram and A description will be given using symbols in the circuit description information. The reference numeral is attached following [] between the above symbols. That is, the circuit model elements [symbols] are described in the order of reference symbols.

【0072】回路図および回路記述情報において、節点
は、節点の番号を示す数字を記号として付して表す。回
路モデルを構成する各素子は、各素子の素子種を示す英
字と、素子の番号を示す数字とが記号として付して表
す。例えば、Gで始まる素子は、GTOサイリスタを示
し、Dで始まる素子は、ダイオード、Vで始まる素子
は、電圧源、Rで始まる素子は、レジスタ、Lで始まる
素子は、インダクタを示す。なお、本図では、示されて
いないが、スイッチはSWで、電流源はIで、キャパシ
タはCで始まる記号により、素子種を示される。
In the circuit diagram and circuit description information, each node is represented by adding a numeral indicating the number of the node as a symbol. Each element that constitutes the circuit model is represented by a symbol indicating a letter indicating an element type of each element and a number indicating an element number. For example, an element starting with G indicates a GTO thyristor, an element starting with D indicates a diode, an element starting with V indicates a voltage source, an element starting with R indicates a resistor, and an element starting with L indicates an inductor. Although not shown in the figure, the switches are denoted by SW, the current source is denoted by I, and the capacitors are denoted by symbols starting with C to indicate the element type.

【0073】図6に、単相インバータの回路モデル80
0を示す。節点
FIG. 6 shows a circuit model 80 of a single-phase inverter.
Indicates 0. node

〔0〕810〜節点〔4〕814は、素
子と素子とが接続される点を示す。なお、記号
[0] 810 to node [4] 814 indicate points where elements are connected to each other. The symbol

〔0〕が
付される節点
Node marked with [0]

〔0〕810は、別段に指定されない場合
は、接地されること(グランドレヴェルとみなすこと)
が暗黙に指定されることがある。
[0] 810 must be grounded unless otherwise specified (assuming it is a ground level)
May be implied.

【0074】図6に示される回路は、節点The circuit shown in FIG.

〔0〕810
と節点〔1〕811との間に直流が供給される場合に、
節点〔2〕812と節点〔4〕814との間の交流に逆
変換する単相インバータ(inverter)である。
[0] 810
And when a direct current is supplied between the node [1] 811 and
It is a single-phase inverter that converts back to alternating current between node [2] 812 and node [4] 814.

【0075】節点Node

〔0〕810と節点〔1〕811との
間に、直流電圧源〔Vm〕860が備えられ、回路に電
圧が供給される。
A DC voltage source [Vm] 860 is provided between [0] 810 and node [1] 811 to supply a voltage to the circuit.

【0076】節点Node

〔0〕810と節点〔2〕812との
間に、GTOサイリスタ(gate-turn-off thyristor)
〔G2〕822およびダイオード(diode)〔D2〕83
2が設けられる。ダイオード〔D2〕832の順方向
は、節点
GTO thyristor (gate-turn-off thyristor) between [0] 810 and node [2] 812
[G2] 822 and diode [D2] 83
2 are provided. The forward direction of the diode [D2] 832 is a node

〔0〕810から節点〔2〕812に向かう方
向であり、逆に、GTOサイリスタ〔G2〕822の順
方向は節点〔2〕812から節点
The direction from [0] 810 to node [2] 812, and conversely, the forward direction of GTO thyristor [G2] 822 is from node [2] 812 to node

〔0〕810に向かう
方向である。
[0] A direction toward 810.

【0077】節点Node

〔0〕810と節点〔4〕814との
間に、GTOサイリスタ〔G3〕823およびダイオー
ド〔D3〕833が設けられる。ダイオード〔D3〕8
33の順方向は、節点
Between [0] 810 and node [4] 814, a GTO thyristor [G3] 823 and a diode [D3] 833 are provided. Diode [D3] 8
The forward direction of 33 is a node

〔0〕810から節点〔4〕81
4に向かう方向であり、逆に、GTOサイリスタ〔G
3〕823の順方向は節点〔4〕814から節点
[0] 810 to node [4] 81
4, and conversely, a GTO thyristor [G
3] 823 in the forward direction from node [4] 814

〔0〕
810に向かう方向である。
[0]
810.

【0078】節点〔1〕811と節点〔2〕812との
間に、GTOサイリスタ〔G1〕821およびダイオー
ド〔D1〕831が設けられる。ダイオード〔D1〕8
31の順方向は、節点〔2〕812から節点〔1〕81
1に向かう方向であり、逆に、GTOサイリスタ〔1〕
821の順方向は節点〔1〕811から節点〔2〕81
2に向かう方向である。
A GTO thyristor [G1] 821 and a diode [D1] 831 are provided between the node [1] 811 and the node [2] 812. Diode [D1] 8
The forward direction of 31 is from node [2] 812 to node [1] 81
GTO thyristor [1]
The forward direction of 821 is from node [1] 811 to node [2] 81
2 direction.

【0079】節点〔1〕811と節点〔4〕814との
間に、GTOサイリスタ〔G4〕824およびダイオー
ド〔D4〕834が設けられる。ダイオード〔D4〕8
34の順方向は、節点〔4〕814から節点〔1〕81
1に向かう方向であり、逆に、GTOサイリスタ〔G
4〕824の順方向は節点〔1〕811から節点〔4〕
814に向かう方向である。
A GTO thyristor [G4] 824 and a diode [D4] 834 are provided between the node [1] 811 and the node [4] 814. Diode [D4] 8
The forward direction of 34 is from node [4] 814 to node [1] 81
1, and conversely, a GTO thyristor [G
4] 824 is from node [1] 811 to node [4].
814.

【0080】また、節点〔2〕812と節点〔3〕81
3との間に、レジスタ〔R〕840が設けられ、その負
荷抵抗は、1Ωである。
The nodes [2] 812 and [3] 81
3, a resistor [R] 840 is provided, and its load resistance is 1Ω.

【0081】節点〔3〕813と節点〔4〕814との
間に、インダクタ〔L〕850が設けられ、その負荷イ
ンダクタンスは、1Hである。
An inductor [L] 850 is provided between node [3] 813 and node [4] 814, and its load inductance is 1H.

【0082】GTOサイリスタ〔1〕821〜〔4〕8
24は、それぞれゲート(gate)端子821g〜824g
を備える。ゲート端子821g〜824gからゲート電
流IG1〜IG4を流し込むと、GTOサイリスタ〔G1〕
821〜〔G4〕824は、オン状態になる。また、オ
ン状態にあるGTOサイリスタ〔G1〕821〜〔G
4〕824に、逆方向のゲート電流IG1〜IG4をゲート
端子821g〜824gから流すことによって、GTO
サイリスタ〔G1〕821〜〔G4〕824は、オフ状
態になる。
GTO thyristors [1] 821 to [4] 8
24 denotes gate terminals 821g to 824g, respectively.
Is provided. When the gate terminal 821g~824g pouring gate current I G1 ~I G4, GTO thyristors [G1]
821 to [G4] 824 are turned on. The GTO thyristors [G1] 821 to [G
4] 824, by flowing a gate current I G1 ~I G4 reverse from the gate terminal 821G~824g, GTO
The thyristors [G1] 821 to [G4] 824 are turned off.

【0083】GTOサイリスタ〔G1〕821、〔G
3〕823がオン状態であり、かつ、GTOサイリスタ
〔G2〕822、〔G4〕824がオフ状態であるモー
ドを第1のモードとする。また、GTOサイリスタ〔G
2〕822、〔G4〕824がオン状態で、かつ、GT
Oサイリスタ〔G1〕821、〔G3〕823がオフ状
態であるモードを第2のモードとする。上記第1のモー
ドと、第2のモードとが交替すると、これに伴い、節点
〔3〕813と節点〔4〕814との間、すなわち、レ
ジスタ〔R〕840とインダクタ〔L〕850とに、極
性が上記モードの交替とともに反転する電流IEが流れ
る。従って、直流電圧源〔Vm〕860から供給される
直流を、交流に逆変換することができる。
GTO thyristor [G1] 821, [G
3] 823 is in the ON state and the GTO thyristors [G2] 822 and [G4] 824 are in the OFF state. In addition, GTO thyristor [G
2] 822 and [G4] 824 are on and GT
A mode in which the O-thyristors [G1] 821 and [G3] 823 are off is referred to as a second mode. When the first mode and the second mode are alternated, a connection is established between the node [3] 813 and the node [4] 814, that is, between the node [R] 840 and the inductor [L] 850. , A current IE whose polarity reverses with the change of the above-mentioned mode flows. Therefore, the DC supplied from the DC voltage source [Vm] 860 can be inversely converted to AC.

【0084】図7を参照して、図6に示す単相インバー
タ回路を記述するための回路記述情報について説明す
る。
Referring to FIG. 7, circuit description information for describing the single-phase inverter circuit shown in FIG. 6 will be described.

【0085】図7において、回路記述情報は、素子がそ
の間に接続される2つの節点を示す2つの接点情報情報
201、202と、その素子の素子名称情報203と、
素子の特性を記述する素子情報204とが記述される。
素子名称情報203において、Gで始まる素子は、GT
Oサイリスタを示し、Dで始まる素子は、ダイオード、
Vで始まる素子は、電圧源、Rで始まる素子は、レジス
タ、Lで始まる素子は、インダクタを示す。素子情報2
04において、線形素子であるR,L等については、図
7の9行目、10行目に示すようにその値を指定するこ
とによって素子の特性を指定できる。また、非線形素子
については、該素子を記述する素子モデルを指定するこ
とによって特性を指定できる。例えば、図7の2行目に
示されるように、GTOサイリスタ素子G1は、model
G1という素子モデルによって、特性が指定されている。
In FIG. 7, circuit description information includes two pieces of contact information information 201 and 202 indicating two nodes between which an element is connected, element name information 203 of the element,
Element information 204 describing element characteristics is described.
In the element name information 203, elements starting with G are GT
The elements that indicate O thyristors and begin with D are diodes,
Elements starting with V indicate voltage sources, elements starting with R indicate resistors, and elements starting with L indicate inductors. Element information 2
In 04, the characteristics of the elements can be specified by specifying the values of the linear elements such as R and L as shown in the ninth and tenth rows in FIG. The characteristics of a nonlinear element can be specified by specifying an element model describing the element. For example, as shown in the second row of FIG. 7, the GTO thyristor element G1 has a model
The characteristics are specified by the element model G1.

【0086】上記のように記述される回路記述情報によ
って、各素子の素子種と、素子同士の接続形態(回路ト
ポロジ)が定義される。例えば、図7の1行目は、節点
0と節点1との間に素子が接続されることを201、2
02によって示される。また、その素子は、Vmという
名称の電圧源であることが、203によって示される。
その電圧源が供給する電圧は10Vであることが204
によって示される。同様に、図7の2行目は、節点1と
節点2との間に素子が接続されることを201、202
によって示される。その素子はG1という名称であるこ
とが素子名称情報203によって示される。また、この
素子の特性は、素子情報204によってmodel G1という
素子モデルによって記述されることが示される。なお、
回路解析に際しては、CPU500は、素子モデル名mo
del G1に対応するサブ回路記述情報を、回路解析データ
ファイルから検索し、検索したサブ回路記述情報を参照
して、そこ記述される等価回路の情報に基づいて素子の
動作を模擬する。
The element type of each element and the connection form (circuit topology) between the elements are defined by the circuit description information described above. For example, the first line in FIG. 7 indicates that an element is connected between node 0 and node 1, 201, 2
02. 203 indicates that the element is a voltage source named Vm.
The voltage supplied by the voltage source may be 10V.
Indicated by Similarly, the second row in FIG. 7 indicates that elements are connected between nodes 1 and 2 201 and 202.
Indicated by The element name information 203 indicates that the element is G1. Further, it is shown that the characteristics of the element are described by an element model called model G1 by the element information 204. In addition,
At the time of circuit analysis, the CPU 500 sets the element model name mo
The sub-circuit description information corresponding to del G1 is retrieved from the circuit analysis data file, and the operation of the element is simulated based on the equivalent circuit information described by referring to the retrieved sub-circuit description information.

【0087】図5から図9を参照して、本発明を適用し
た回路設計支援システム1の第1の応用例について説明
する。本応用例は、上記実施形態における回路設計支援
システム1によって自動的に素子モデルを選定する操作
の例である。
A first application example of the circuit design support system 1 to which the present invention is applied will be described with reference to FIGS. This application example is an example of an operation of automatically selecting an element model by the circuit design support system 1 in the above embodiment.

【0088】図6の単相インバータ回路の非線形素子の
モデルを作成する際、解析者が必要とする素子特性を入
力することにより、その素子特性を再現する素子モデル
を演算装置により自動的に選択することができる。ま
た、選択した素子モデルについて、素子モデルの特性
と、解析者が入力した素子特性に対する精度とを表示す
ることが可能である。従って、解析者が素子モデルの精
度を認識して回路解析を実施することが可能である。
When a model of a non-linear element of the single-phase inverter circuit shown in FIG. 6 is created, an analyzer inputs an element characteristic required by the analyst, and an element model for reproducing the element characteristic is automatically selected by an arithmetic unit. can do. Further, for the selected element model, it is possible to display the characteristics of the element model and the accuracy with respect to the element characteristics input by the analyst. Therefore, it is possible for an analyst to perform circuit analysis while recognizing the accuracy of the element model.

【0089】図1に示す入力装置30により、図5の非
線形素子情報ファイル10に格納される非線形素子を選
択すると、非線形素子一覧表が表示される。例えば、図
8に示すようなメニュー形式の入力要求に応答し、非線
形素子を指定することが可能である。そして、図11お
よび図12に示すように階層的に素子を選択する表示に
従って、選択を行うことが可能である。
When a non-linear element stored in the non-linear element information file 10 of FIG. 5 is selected by the input device 30 shown in FIG. 1, a non-linear element list is displayed. For example, it is possible to specify a nonlinear element in response to a menu-type input request as shown in FIG. Then, as shown in FIG. 11 and FIG. 12, it is possible to make a selection in accordance with a display for hierarchically selecting elements.

【0090】図12に示す一覧表の中からGTOサイリ
スタを選択すると、GTOサイリスタ素子モデル一覧表
が表示される。例えば、図13(a)に示すように、理
想スイッチの動作を再現するための理想スイッチモデ
ル、オフ状態からオン状態に移行する際の過渡特性を再
現するためのターンオン(turn-on)特性再現モデル、
オン状態からオフ状態に移行する際の過渡特性を再現す
るためのターンオフ(turn-off)特性再現モデル、ター
ンオン特性とターンオフ特性とを再現するためのターン
オン・オフ(turn-on/off)特性再現モデル、テール(t
ail)電流を再現するためのテール(tail)電流再現モ
デル等から、いずれかの素子モデルを選択するための画
面が表示される。
When a GTO thyristor is selected from the list shown in FIG. 12, a GTO thyristor element model list is displayed. For example, as shown in FIG. 13A, an ideal switch model for reproducing an operation of an ideal switch, and a turn-on characteristic reproduction for reproducing a transient characteristic when shifting from an off state to an on state. model,
A turn-off characteristic reproduction model for reproducing the transient characteristics when transitioning from the on state to the off state, and a turn-on / off characteristic reproduction for reproducing the turn-on and turn-off characteristics Model, tail (t
ail) A screen is displayed for selecting any one of the element models from a tail current reproduction model for reproducing the current.

【0091】ここで、解析者が特定の素子モデルを選択
せずに送信キーを押下するか、自動モデル選定の項目を
指定するかによって、図14に示す解析条件を指定する
ためのメニュー画面が表示される。ここで、いずれかの
項目を指定することによって、その特性を指定して素子
モデルを選定させることが可能になる。図14に示すG
TO素子解析条件一覧表からターンオフ時間の項目を選
択すると、図15(a)に示す選択メニューが表示装置
60に表示される。図15(a)において、ターンオフ
時間と、、ターンオフ時間を解析するために必要なGT
Oサイリスタ素子の素子特性とを入力するための入力要
求が行われる。
Here, depending on whether the analyst presses the transmission key without selecting a specific element model or specifies an item of automatic model selection, a menu screen for specifying analysis conditions shown in FIG. 14 is displayed. Is displayed. Here, by specifying any item, it is possible to select the element model by specifying its characteristics. G shown in FIG.
When a turn-off time item is selected from the TO element analysis condition list, a selection menu shown in FIG. In FIG. 15A, the turn-off time and the GT required to analyze the turn-off time are shown.
An input request for inputting the element characteristics of the O-thyristor element is made.

【0092】解析者が、図15(b)のように、解析条
件と要求された素子特性とを入力すると、定義された素
子特性を再現する素子モデルが図1の演算装置50によ
り選択される。図15(b)において、ターンオフ時間
が20μsであるGTOサイリスタ素子の素子モデルを
選定すべきことが指定され、また、ターンオフ時間を解
析するための解析条件として遮断電流が2kA、ゲート
引き抜き速度が100A/μsと入力されている。
When the analyst inputs the analysis conditions and the required element characteristics as shown in FIG. 15B, an element model for reproducing the defined element characteristics is selected by the arithmetic unit 50 of FIG. . In FIG. 15 (b), it is specified that an element model of a GTO thyristor element having a turn-off time of 20 μs should be selected. In addition, as an analysis condition for analyzing the turn-off time, a breaking current is 2 kA, and a gate extraction speed is 100 A. / Μs.

【0093】図1に示す演算装置50において、非線形
素子情報ファイル14に格納されるGTOサイリスタ素
子の素子モデル候補について、CPU500が、回路解
析部5に記述される手順に従い回路解析を行い、そし
て、解析結果を中間処理部4に記述される手順に従い評
価して素子モデルを選定する。そして、選定された素子
モデルについて、解析された特性と、指定された特性に
対する精度とが表示される。例えば、図16(a)に示
すように、選定された素子モデルと、解析された素子モ
デルの特性と、指定された素子特性に対する選定モデル
の特性の再現精度とが表示される。
In the arithmetic unit 50 shown in FIG. 1, the CPU 500 performs a circuit analysis on the element model candidates of the GTO thyristor element stored in the nonlinear element information file 14 in accordance with the procedure described in the circuit analysis unit 5, and The analysis result is evaluated according to the procedure described in the intermediate processing unit 4 to select an element model. Then, for the selected element model, the analyzed characteristics and the accuracy with respect to the specified characteristics are displayed. For example, as shown in FIG. 16A, the selected device model, the characteristics of the analyzed device model, and the reproduction accuracy of the characteristics of the selected model with respect to the specified device characteristics are displayed.

【0094】図6の単相インバータ回路中の非線形素子
であるダイオードD1、D2、D3、D4についても、
同様に解析者が必要とする素子特性を入力することによ
り、その素子特性を再現する素子モデルを選択する。そ
して、選択した素子モデルについて、電流波形と、電圧
波形と、素子特性とを示し、また、解析者が要求する素
子特性に対する、選択された素子モデルの素子特性の精
度を表示することができる。
The diodes D1, D2, D3, and D4, which are nonlinear elements in the single-phase inverter circuit of FIG.
Similarly, by inputting necessary element characteristics by an analyst, an element model that reproduces the element characteristics is selected. Then, the current waveform, the voltage waveform, and the device characteristics of the selected device model are shown, and the accuracy of the device characteristics of the selected device model with respect to the device characteristics requested by the analyst can be displayed.

【0095】選定された非線形素子モデルの情報は、図
1の非線形素子モデルデータ23として保存される。
Information on the selected nonlinear element model is stored as the nonlinear element model data 23 in FIG.

【0096】解析者は、図16(a)の表示により、素
子モデルの特性と精度を認識する。そして、回路の入力
を続行し、回路入力が終了したらスイッチング素子の動
作モードを規定するデータを入力する。図6に示すイン
バータ回路を入力した場合は、4つのGTOサイリスタ
素子G1,G2,G3,G4について動作モードを規定
するタイミングデータを入力する。例えば、図17に示
すメニュー形式の表示を表示装置60に示すことによっ
て、入力装置30からの入力を要求することが可能であ
る。
The analyst recognizes the characteristics and accuracy of the element model from the display of FIG. Then, the input of the circuit is continued, and when the circuit input is completed, data defining the operation mode of the switching element is input. When the inverter circuit shown in FIG. 6 is input, timing data that defines the operation mode for the four GTO thyristor elements G1, G2, G3, and G4 is input. For example, it is possible to request the input from the input device 30 by displaying the display of the menu format shown in FIG.

【0097】回路全体の入力、および、タイミングデー
タの入力が終了したら、演算装置50において、回路解
析部5に記述される手順に従って、CPU500が、回
路解析を実施する。実施された回路解析の結果につい
て、回路図上の各素子の特性を表示することが可能であ
る。例えば、図22に示すように、表示装置60に示さ
れる回路図において、カーソルの位置づけによっていず
れかの素子が選択された場合に、選択された素子の特性
を特性を表示することが可能である。図22において、
G3として示されるGTOサイリスタ素子の電流波形、
電圧波形が表示されている。
When the input of the entire circuit and the input of the timing data are completed, in the arithmetic unit 50, the CPU 500 performs the circuit analysis according to the procedure described in the circuit analysis unit 5. With respect to the result of the implemented circuit analysis, it is possible to display the characteristics of each element on the circuit diagram. For example, as shown in FIG. 22, in the circuit diagram shown in the display device 60, when any element is selected by positioning the cursor, the characteristic of the selected element can be displayed. . In FIG.
A current waveform of the GTO thyristor element shown as G3,
The voltage waveform is displayed.

【0098】また、素子モデルの特性変化と、各部の電
流・電圧波形の変化との関係を調べることにより、図2
2の電流・電圧波形にどの程度の誤差が含まれるかを予
測して表示することも可能である。
By examining the relationship between the change in the characteristics of the element model and the change in the current / voltage waveforms of each part, FIG.
It is also possible to predict and display how much error is included in the second current / voltage waveform.

【0099】解析者は、図16(a)によって、素子モ
デルを選択する際に、その素子モデルが特性を再現する
精度を知ることができる。また、設計した回路の全体に
ついて、図22の表示画面により、図6の単相インバー
タ回路中のGTOサイリスタ,ダイオード等の非線形素
子の特性、あるいは、線形素子、例えばR,Lの定数の
妥当性を判断することができる。従って、これらの特性
を変化させた回路設計を実施することにより、高効率
で、安全性に優れた、インバータ回路の設計が可能にな
る。
As shown in FIG. 16A, the analyst can know the accuracy with which the element model reproduces the characteristics when selecting the element model. Further, for the entire designed circuit, the characteristics of the nonlinear elements such as the GTO thyristor and the diode in the single-phase inverter circuit of FIG. Can be determined. Therefore, by implementing a circuit design in which these characteristics are changed, it is possible to design an inverter circuit with high efficiency and excellent safety.

【0100】次に、図13(a)、図23、図24、図
25、図26を参照して、本発明を適用した回路設計支
援システム1を回路設計に用いる第2の応用例について
説明する。本応用例は、上記実施形態における回路設計
支援システム1を適用した回路設計において、入力した
データをチェックする例である。本発明を適用した回路
設計支援システム1は、解析者が必要とする精度をもつ
素子モデルを自由に選択できるので、以下に示すよう
に、素子モデルとして、最も単純なモデルを選択するこ
とにより、回路モデルの入力データのチェックを短時間
に実施することが可能である。
Next, with reference to FIGS. 13A, 23, 24, 25, and 26, a second application example in which the circuit design support system 1 to which the present invention is applied is used for circuit design will be described. I do. This application example is an example in which input data is checked in a circuit design to which the circuit design support system 1 in the above embodiment is applied. Since the circuit design support system 1 to which the present invention is applied can freely select an element model having the accuracy required by the analyst, by selecting the simplest model as the element model as described below, It is possible to check input data of the circuit model in a short time.

【0101】図6の単相インバータ回路の解析を行う場
合、高精度な解析を行う前に、短時間で回路解析が実行
できれば、回路接続データ、動作モードデータなどの入
力データが正しいか否かを確認することに好適である。
回路設計支援システム1では、複数種の素子モデルの中
から、単純な回路モデルを選択することによって回路解
析に要する時間を短縮することが可能である。以下に、
本回路解析支援システム1を用いて、回路モデルの入力
データを本解析に先だってチェックする例について説明
する。
In the analysis of the single-phase inverter circuit shown in FIG. 6, if the circuit analysis can be performed in a short time before performing the high-precision analysis, it is determined whether input data such as circuit connection data and operation mode data is correct. Is preferable.
In the circuit design support system 1, it is possible to reduce the time required for circuit analysis by selecting a simple circuit model from a plurality of types of element models. less than,
An example in which input data of a circuit model is checked prior to the main analysis using the main circuit analysis support system 1 will be described.

【0102】素子モデルを選択するための素子モデルメ
ニューにおいて、単純なモデルを選択することによっ
て、解析時間を短縮することが可能である。例えば、図
13(a)に示すGTO素子モデルメニューにおいて、
理想スイッチモデル、タイミング略解析モデルを選択す
ることで、すばやく入力データを確認することが可能で
ある。
The analysis time can be shortened by selecting a simple model in the element model menu for selecting an element model. For example, in the GTO element model menu shown in FIG.
By selecting an ideal switch model and a timing approximate analysis model, it is possible to quickly confirm input data.

【0103】具体的には、図13(a)において、理想
スイッチモデルを選択することによって、素子モデルと
して、最も単純なモデルである、理想スイッチで構成さ
れた素子モデルが選択される。そして、回路の入力、お
よび、タイミングデータの入力が終了すると、図6の回
路におけるG1、G2、G3、G4を理想スイッチで記
述した回路モデルについて回路解析が行われる。
Specifically, in FIG. 13A, by selecting an ideal switch model, an element model constituted by an ideal switch, which is the simplest model, is selected as an element model. When the input of the circuit and the input of the timing data are completed, the circuit analysis is performed on the circuit model in which G1, G2, G3, and G4 in the circuit of FIG.

【0104】例えば、図25に示すように、タイミング
データが入力された場合、表示装置60に、図23に示
すように、各GTOサイリスタ素子G1、G2、G3、
G4をそれぞれ流れる電流IG1、IG2、IG3、IG4の電
流波形が表示される。図25において、1はオン状態を
示し、0はオフ状態を示す。図24に示す波形を確認す
ることによって、各スイッチング素子の動作モードが正
しく入力されていることがか否かを確認することができ
る。図23に示すように各GTOサイリスタ素子のモー
ドが交替することを確認することによって、正しいイン
バータ回路が設計されたことを知ることができる。
For example, when the timing data is input as shown in FIG. 25, the GTO thyristor elements G1, G2, G3, G3,
Current I G1 flowing through G4, respectively, I G2, current waveform I G3, I G4 is displayed. In FIG. 25, 1 indicates an ON state, and 0 indicates an OFF state. By confirming the waveform shown in FIG. 24, it can be confirmed whether or not the operation mode of each switching element is correctly input. By confirming that the modes of the respective GTO thyristor elements are switched as shown in FIG. 23, it can be known that the correct inverter circuit has been designed.

【0105】また、図26に示すようなタイミングデー
タが入力された場合、、図24に示すような各GTOサ
イリスタ素子の動作を示す電流波形が、表示装置60に
表示される。この表示を確認することによって、インバ
ータ回路の入力が失敗したこと発見し、図26に示すタ
イミングデータは、修正されるべきであることを知るこ
とができる。
When the timing data as shown in FIG. 26 is input, a current waveform indicating the operation of each GTO thyristor element as shown in FIG. 24 is displayed on the display device 60. By checking this display, it is found that the input of the inverter circuit has failed, and it can be known that the timing data shown in FIG. 26 should be corrected.

【0106】このように理想素子による素子モデルで構
成された回路モデルは、高精度な素子モデルが含まれる
回路モデルの解析と比較して、無視できる程度の短い解
析時間で特性、動作を解析することが可能である。従っ
て、解析者、短時間で入力データのチェックを行うこと
ができる。効率的な回路解析が実現される。特に、非線
形素子を多く含む、大規模回路の回路解析の入力データ
チェックにおいて、本応用例は有効である。
As described above, the characteristics and operation of the circuit model constituted by the element model based on the ideal element are analyzed in a negligibly short analysis time as compared with the analysis of the circuit model including the highly accurate element model. It is possible. Therefore, the analyst can check the input data in a short time. Efficient circuit analysis is realized. In particular, this application example is effective in input data check of circuit analysis of a large-scale circuit including many non-linear elements.

【0107】次に、図13(b)、図15(c)、図1
6(b)、図18、図19、図20、図21を参照し
て、本発明を適用した回路設計支援システム1を用いて
回路設計を行う第3の応用例について説明する。本応用
例は、本回路設計支援システム1を適用して単相インバ
ータを設計する際に、安全性を高める設計思想を実現す
る例である。
Next, FIG. 13 (b), FIG. 15 (c), FIG.
6 (b), FIG. 18, FIG. 19, FIG. 20, and FIG. 21, a description will be given of a third application example in which circuit design is performed using the circuit design support system 1 to which the present invention is applied. This application example is an example of realizing a design concept for improving safety when designing a single-phase inverter by applying the circuit design support system 1.

【0108】本回路設計支援システム1は、必要とする
精度を持つ素子モデルを自由に選択し、選択した素子モ
デルの精度を表示装置60の表示画面により認識した後
に、回路解析を実施することが可能である。従って、以
下に示すように、解析者が要求する精度を持った回路解
析が可能である。
The circuit design support system 1 is capable of freely selecting an element model having the required accuracy, and performing circuit analysis after recognizing the accuracy of the selected element model on the display screen of the display device 60. It is possible. Therefore, as shown below, it is possible to perform a circuit analysis with the accuracy required by the analyst.

【0109】図6に示す単相インバータ回路の安全性を
高めるためには、スイッチング素子G1,G2,G3,
G4が破壊しないような回路設計をする必要がある。ス
イッチング素子の破壊は、素子がターンオフした時に、
素子に過大電圧がかかる場合に起こることが多い。従っ
て、このような回路の設計においては、GTOサイリス
タのターンオフ特性を再現できる素子モデルを用いるこ
とが要求される。
In order to enhance the safety of the single-phase inverter circuit shown in FIG. 6, switching elements G1, G2, G3,
It is necessary to design a circuit so that G4 is not destroyed. The destruction of the switching element, when the element is turned off,
It often occurs when an excessive voltage is applied to the element. Therefore, in designing such a circuit, it is required to use an element model that can reproduce the turn-off characteristics of the GTO thyristor.

【0110】本回路解析支援システム1を用いて回路設
計を行うことにより、図13(b)に示すGTO素子モ
デル選択メニューから、設計上優先すべき特性を再現す
る素子モデルを選択することができる。従って、図13
(b)に示すメニュー上記ターンオフ特性を再現するよ
うな素子モデルを選択し、上記ターンオフ時の電圧に着
目して設計をすすめることが可能である。例えば、ター
ンオフ特性再現モデル(汎用)を選択することができ
る。そして、図15(c)に示される入力要求に応答し
て、再現すべき特性であるGTOサイリスタ素子がター
ンオフしたときの立ち上がり電圧のピーク値を基準条件
として指定する。また、解析を実行するための解析条件
として、遮断電流と、ゲート引き抜き速度とを入力す
る。
By designing a circuit using the circuit analysis support system 1, it is possible to select an element model that reproduces a characteristic to be prioritized in design from the GTO element model selection menu shown in FIG. . Therefore, FIG.
It is possible to select an element model that reproduces the above-mentioned turn-off characteristic shown in the menu (b), and proceed with the design by paying attention to the above-mentioned turn-off voltage. For example, a turn-off characteristic reproduction model (general purpose) can be selected. Then, in response to the input request shown in FIG. 15C, the peak value of the rising voltage when the GTO thyristor element is turned off, which is the characteristic to be reproduced, is designated as the reference condition. In addition, as an analysis condition for executing the analysis, a breaking current and a gate extraction speed are input.

【0111】図1の演算装置50おいて、CPU500
は、回路解析部5に記述される手順に従い回路解析を実
行する。そして、中間処理部4に記述される手順に従
い、素子モデルの特性、動作の解析結果を、上記指定さ
れた基準解析と比較して、素子モデルによって再現され
る特性の精度を求める演算を行う。解析された素子モデ
ルの特性、および精度は、図16(b)に示すように表
示装置60に表示される。このとき、図20に示すよう
に、解析された素子モデルの動作のグラフを併せて表示
してもよい。これによって、素子モデルの動作を把握し
やすく表示することができる。また、指定された特性、
例えば、Vdspを示す部位に矢印を表示したり、グラ
フの該当部位を強調表示することによって、着目する特
性を明確に表示することが可能である。グラフの強調表
示としては、該当部位の表示輝度や、色彩を変更した
り、点滅表示させることができる。また、グラフの線種
を該当部位について変更することによっても強調するこ
とが可能である。
In the arithmetic unit 50 of FIG.
Executes the circuit analysis according to the procedure described in the circuit analysis unit 5. Then, in accordance with the procedure described in the intermediate processing unit 4, the analysis result of the characteristics and operation of the element model is compared with the specified reference analysis to perform an operation for obtaining the accuracy of the characteristic reproduced by the element model. The characteristics and accuracy of the analyzed element model are displayed on the display device 60 as shown in FIG. At this time, as shown in FIG. 20, a graph of the operation of the analyzed element model may be displayed together. As a result, the operation of the element model can be displayed in an easily understandable manner. Also, the specified characteristics,
For example, it is possible to clearly display the characteristic of interest by displaying an arrow at a portion indicating Vdsp or highlighting the corresponding portion of the graph. As the highlighted display of the graph, the display brightness and color of the corresponding portion can be changed, and the graph can be displayed in a blinking manner. It is also possible to emphasize the line type of the graph by changing the line type for the corresponding part.

【0112】解析者は、図16(b)の表示により、選
択した素子モデルの精度を確認して、精度が十分であれ
ば、各スイッチング素子の動作モードに関する入力デー
タを作成して、回路解析を実施する。また、素子モデル
の精度が不十分であれば、図13(b)の素子モデル一
覧表の中から、より高精度のモデルを選択し、そのモデ
ルの精度を確認した後に、回路解析を実施する。具体的
には、ターンオン特性再現モデル(高精度)を選択し、
再度解析を実施することができる。
The analyst confirms the accuracy of the selected element model by the display of FIG. 16B, and if the accuracy is sufficient, creates input data relating to the operation mode of each switching element and performs circuit analysis. Is carried out. If the accuracy of the element model is insufficient, a higher-accuracy model is selected from the element model list in FIG. 13B, and after confirming the accuracy of the model, circuit analysis is performed. . Specifically, select the turn-on characteristic reproduction model (high accuracy),
The analysis can be performed again.

【0113】ここで、上記図18、図19、および、図
21から図24においては、追加表示情報68が、前の
画面に付加された画面が表示される例を示したが、これ
に限らない。例えば、元と画面と別の画面に表示されて
もよいし、元の画面に表示された情報と交替するように
画面表示を遷移してもよい。また、表示部61内に、複
数のウインドウを設定し、これら、複数の表示情報を、
マルチウインドウ処理してもよい。マルチウインドウ処
理としては、複数のウインドウを並べて配置してもよい
し、旧いウインドウの一部若しくは全部を覆うように、
新しいウインドウを発生させてもよい。
Here, FIGS. 18, 19, and 21 to 24 show examples in which the additional display information 68 is displayed on the screen added to the previous screen. However, the present invention is not limited to this. Absent. For example, the screen may be displayed on a screen different from the original screen, or the screen display may be changed so as to replace the information displayed on the original screen. Further, a plurality of windows are set in the display unit 61, and these plurality of display information are displayed.
Multi-window processing may be performed. As the multi-window processing, a plurality of windows may be arranged side by side, or a part or all of an old window may be covered.
A new window may be created.

【0114】上述した例においては、本回路設計支援シ
ステム1によって、解析者が自由に素子モデルを選択で
き、かつ、選択した素子モデルの特性と、精度とを自動
的に確認できるので、要求される精度で回路解析が行わ
れいるか否かを確認することが可能である。また、素子
モデルを選択し直すことにより、要求される精度の回路
解析をおこない、回路設計の妥当性を確認することが可
能である。
In the above example, the circuit design support system 1 allows the analyst to freely select an element model, and can automatically confirm the characteristics and accuracy of the selected element model. It is possible to confirm whether or not the circuit analysis is performed with a certain accuracy. Further, by re-selecting the element model, it is possible to perform a circuit analysis with required accuracy and confirm the validity of the circuit design.

【0115】GTOサイリスタ等の非線形素子について
は、どのような素子モデルを用いるかにより、解析結果
は変化する。従って、この解析結果を用いて回路設計を
支援する回路設計支援システムでは、素子モデルの選択
は、設計された回路の妥当性を左右する要因となる。
The analysis result of a nonlinear element such as a GTO thyristor changes depending on the element model used. Therefore, in a circuit design support system that supports circuit design using the analysis results, the selection of an element model is a factor that affects the validity of the designed circuit.

【0116】上述したように、本発明を適用した回路設
計支援システム1を用いて、回路設計を行うことによ
り、回路モデルに用いられる素子モデルの精度を明確に
認識して、回路設計を行うことが可能になる。このた
め、解析者が、解析結果の精度を予測することが容易に
なる。従って、GTOサイリスタ等の非線形素子を含む
回路、例えば、インバータ回路の設計にあたって、設計
者に対する、非線形素子を記述する素子モデルの精度、
適用限界についての知識が要求が低減される。
As described above, by performing circuit design using the circuit design support system 1 to which the present invention is applied, it is possible to clearly recognize the accuracy of the element model used in the circuit model and perform circuit design. Becomes possible. For this reason, it becomes easy for the analyst to predict the accuracy of the analysis result. Therefore, when designing a circuit including a non-linear element such as a GTO thyristor, for example, an inverter circuit, the designer is required to provide the accuracy of an element model describing the non-linear element to the designer
Knowledge of application limits is reduced.

【0117】[0117]

【発明の効果】本発明を適用した回路設計支援システム
1は、少なくとも1つの非線形素子について、1つの非
線形素子に対応する素子モデルを予め複数種用意し、こ
れらを選択する手段を提供する。従って、非線形素子に
異なる動作条件について、その動作を再現することが可
能になる。
The circuit design support system 1 to which the present invention is applied provides a means for preparing a plurality of types of element models corresponding to one nonlinear element in advance for at least one nonlinear element and selecting these. Therefore, it is possible to reproduce the operation of the nonlinear element under different operating conditions.

【0118】また、素子モデルが再現する動作の、非線
形素子に要求される特性に対する精度を表示する。これ
により、上記素子モデルを含む回路モデルが、設計対象
とする電子回路の動作を再現する精度を認識することが
できる。
In addition, the accuracy of the operation reproduced by the element model with respect to the characteristics required for the nonlinear element is displayed. Thus, it is possible to recognize the accuracy with which the circuit model including the element model reproduces the operation of the electronic circuit to be designed.

【0119】さらに、少なくとも一つの非線形素子につ
いて、1つの非線形素子に対応する素子モデルを予め複
数種用意し、これらを選択可能に提供し、かつ、選択に
際して、それぞれの素子モデルが再現する動作を表示す
ることができる。非線形素子に要求される特性を再現す
るために最適な素子モデルを選択して、選択された素子
モデルを用いて回路モデルを記述することができる。こ
れによって、設計対象とする電子回路の動作を予測する
際の誤差を低減することができる。
Further, for at least one nonlinear element, a plurality of element models corresponding to one nonlinear element are prepared in advance, these are provided to be selectable, and the operation of reproducing each element model at the time of selection is provided. Can be displayed. An optimal element model for reproducing characteristics required of the nonlinear element can be selected, and a circuit model can be described using the selected element model. As a result, errors in estimating the operation of the electronic circuit to be designed can be reduced.

【0120】また、素子モデルの特性を定義づける際
に、非線形素子に要求される特性を解析するために必要
となるパラメータを特定して、特定したパラメータの入
力を要求する。これによって、不要なパラメータの入力
を避けることができる。
When defining the characteristics of the element model, the parameters required for analyzing the characteristics required for the nonlinear element are specified, and the input of the specified parameters is requested. As a result, unnecessary parameter input can be avoided.

【0121】このように、本発明によれば、非線形スイ
ッチング素子を多数含む回路解析において、非線形スイ
ッチング素子を記述する素子モデルの選択を、特性を再
現する精度を確認しつつ容易に行うことができる。
As described above, according to the present invention, in a circuit analysis including a large number of nonlinear switching elements, an element model describing the nonlinear switching element can be easily selected while confirming the accuracy of reproducing characteristics. .

【0122】特に、大容量かつ高速な非線形スイッチン
グ素子を多数含む回路の設計において、本発明の効果は
顕著となる。
In particular, the effect of the present invention is remarkable in the design of a circuit including a large number of large-capacity and high-speed nonlinear switching elements.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明を適用した回路設計支援システムの構
成を模式的に示す説明図である。
FIG. 1 is an explanatory diagram schematically showing a configuration of a circuit design support system to which the present invention is applied.

【図2】 本発明を適用した回路設計支援システムにお
ける処理手順を示すフロー図である。
FIG. 2 is a flowchart showing a processing procedure in a circuit design support system to which the present invention is applied.

【図3】 素子モデルを選択するための処理手順を詳細
に示すフロー図である。
FIG. 3 is a flowchart showing in detail a processing procedure for selecting an element model.

【図4】 本発明を適用した回路設計支援システムの概
略の構成と情報の流れを示すブロック図である。
FIG. 4 is a block diagram showing a schematic configuration and a flow of information of a circuit design support system to which the present invention is applied.

【図5】 本発明を適用した回路設計支援システムの情
報の流れを模式的に示す説明図である。
FIG. 5 is an explanatory diagram schematically showing a flow of information of the circuit design support system to which the present invention is applied.

【図6】 単相インバータ回路の回路構成の一例を示す
回路図である。
FIG. 6 is a circuit diagram illustrating an example of a circuit configuration of a single-phase inverter circuit.

【図7】 回路接続データの例を示す説明図である。FIG. 7 is an explanatory diagram showing an example of circuit connection data.

【図8】 素子を選択するための選択メニューを示す説
明図である。
FIG. 8 is an explanatory diagram showing a selection menu for selecting an element.

【図9】 線形素子を選択するための選択メニューを示
す説明図である。
FIG. 9 is an explanatory diagram showing a selection menu for selecting a linear element.

【図10】 線形素子の特性を入力するための入力要求
を示す説明図である。
FIG. 10 is an explanatory diagram showing an input request for inputting characteristics of a linear element.

【図11】 非線形素子を選択するための選択メニュー
を示す説明図である。
FIG. 11 is an explanatory diagram showing a selection menu for selecting a nonlinear element.

【図12】 サイリスタ素子を選択するための選択メニ
ューを示す説明図である。
FIG. 12 is an explanatory diagram showing a selection menu for selecting a thyristor element.

【図13】 GTO素子モデルを選択するための選択メ
ニューを示す説明図であって、(a)再現すべき特性ご
とに一つの素子モデルが用意される場合のメニューの
例、(b)再現すべき特性を異なる精度で再現する素子
モデルが用意される場合のメニューの例である。
FIG. 13 is an explanatory view showing a selection menu for selecting a GTO element model, in which (a) an example of a menu in which one element model is prepared for each characteristic to be reproduced, and (b) reproduction menu. It is an example of a menu in the case where an element model that reproduces a power characteristic with different accuracy is prepared.

【図14】 GTOサイリスタ素子の素子モデルを選択
する際の選択条件となる基準特性を選択するための選択
メニューを示す説明図である。
FIG. 14 is an explanatory diagram showing a selection menu for selecting a reference characteristic serving as a selection condition when selecting an element model of a GTO thyristor element.

【図15】 GTOサイリスタ素子の素子モデルを選択
する際の解析条件を入力するための入力要求を示す説明
図であって、(a)素子モデルを自動選定する場合の入
力要求、(b)入力要求に対する応答例、(c)いずれ
かの素子モデルが選択された場合の入力要求である。
FIG. 15 is an explanatory diagram showing an input request for inputting an analysis condition when selecting an element model of a GTO thyristor element, wherein (a) an input request for automatically selecting an element model, and (b) an input. A response example to a request, (c) is an input request when any one of the element models is selected.

【図16】 素子モデルについての解析結果を示す表示
を示す説明図であって、(a)自動選定の場合の表示、
(b)いずれかの素子モデルが選択された場合の表示で
ある。
FIG. 16 is an explanatory view showing a display showing an analysis result of an element model, in which (a) a display in the case of automatic selection;
(B) This is a display when any one of the element models is selected.

【図17】 タイミングデータを対話形式で入力するた
めの入力要求を示す説明図である。
FIG. 17 is an explanatory diagram showing an input request for inputting timing data in an interactive format.

【図18】 回路図中のGTOサイリスタ素子を指定
し、素子モデルを選択するための入力要求の画面表示を
示す説明図である。
FIG. 18 is an explanatory diagram showing a screen display of an input request for designating a GTO thyristor element in a circuit diagram and selecting an element model.

【図19】 図18で選択された素子モデルを解析する
ための解析条件の入力要求の画面表示を示す説明図であ
る。
FIG. 19 is an explanatory diagram showing a screen display of an input request for analysis conditions for analyzing the element model selected in FIG. 18;

【図20】 素子モデルの動作を表すグラフ、および、
特性と精度とを示す画面表示を示す説明図である。
FIG. 20 is a graph showing the operation of the element model, and
FIG. 9 is an explanatory diagram showing a screen display showing characteristics and accuracy.

【図21】 回路図中で指定されたGTO素子につい
て、動作を表すグラフと特性とを、回路図と共に表示す
る画面表示を示す説明図である。
FIG. 21 is an explanatory diagram showing a screen display for displaying a graph representing the operation and characteristics of the GTO element specified in the circuit diagram together with the circuit diagram.

【図22】 回路全体を解析した結果を表示するための
表示画面であって、回路図中で指定されたGTO素子に
ついて動作を表すグラフを、回路図と共に表示する画面
表示を示す説明図である。
FIG. 22 is an explanatory view showing a display screen for displaying a result of analyzing the entire circuit, in which a graph showing an operation of a GTO element specified in the circuit diagram is displayed together with the circuit diagram. .

【図23】 回路図に含まれるスイッチング素子の動作
モードを表すグラフと、回路図と共に表示する画面表示
を示す説明図である。
FIG. 23 is an explanatory diagram showing a graph representing an operation mode of a switching element included in the circuit diagram and a screen display displayed together with the circuit diagram.

【図24】 回路図に含まれるスイッチング素子の動作
モードを表すグラフと、回路図と共に表示する画面表示
を示す説明図であって、図23と異なるタイミングデー
タが入力された場合である。
24 is an explanatory diagram showing a graph representing an operation mode of a switching element included in the circuit diagram and a screen display displayed together with the circuit diagram, in a case where timing data different from FIG. 23 is input.

【図25】 図23における単相インバータ回路に含ま
れるスイッチング素子のオン/オフ状態を指定する入力
データを示す説明図である。
FIG. 25 is an explanatory diagram showing input data for specifying an on / off state of a switching element included in the single-phase inverter circuit in FIG. 23;

【図26】 図24における単相インバータ回路に含ま
れるスイッチング素子のオン/オフ状態を指定する入力
データを示す説明図である。
26 is an explanatory diagram showing input data for specifying an on / off state of a switching element included in the single-phase inverter circuit in FIG. 24.

【符号の説明】[Explanation of symbols]

1…回路設計支援システム、2…回路設計支援プログラ
ム、3…モデル作成部、4…中間処理部、5…回路解析
部、14…非線形素子情報ファイル、20…回路解析デ
ータファイル、21…回路接続データ、22…動作モー
ドデータ、23…素子モデルデータ、25…出力ファイ
ル、30…入力装置、31…キーボード装置、32…ポ
インティング装置、40…記憶装置、50…演算装置、
60…表示装置、61…表示部、62…画面表示枠、6
8…追加表示情報、200回路接続データ、201,2
02…節点情報、203…回路名称情報、204…素子
情報、205…ファイルの末尾を示す情報、500…C
PU、550…主記憶装置、800…単相インバータ回
路、811,812,813,814…節点、821,
822,823,824…GTOサイリスタ素子、82
1g,822g,823g,824g…ゲート端子、8
31,832,833,834…ダイオード、840…
レジスタ、850…インダクタ、860…電圧源。
DESCRIPTION OF SYMBOLS 1 ... Circuit design support system, 2 ... Circuit design support program, 3 ... Model creation part, 4 ... Intermediate processing part, 5 ... Circuit analysis part, 14 ... Non-linear element information file, 20 ... Circuit analysis data file, 21 ... Circuit connection Data, 22 operation mode data, 23 element model data, 25 output file, 30 input device, 31 keyboard device, 32 pointing device, 40 storage device, 50 arithmetic device,
Reference numeral 60: display device, 61: display unit, 62: screen display frame, 6
8 Additional display information, 200 circuit connection data, 201, 2
02 ... node information, 203 ... circuit name information, 204 ... element information, 205 ... information indicating the end of the file, 500 ... C
PU, 550: main storage device, 800: single-phase inverter circuit, 811, 812, 812, 814: node, 821,
822, 823, 824... GTO thyristor element, 82
1g, 822g, 823g, 824g ... gate terminal, 8
31, 832, 833, 834 ... diode, 840 ...
Resistor, 850... Inductor, 860.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】予め想定した各非線形素子について、各非
線形素子の動作を解析するための素子モデルを、各非線
形素子にそれぞれ対応づけて予め記憶し、 非線形素子を含む、設計対象とする電子回路の回路モデ
ルを、上記素子モデルを用いて記述し、 上記記述された回路モデルの動作を解析により模擬し、
模擬した動作を出力する機能を有する回路設計支援方法
において、 上記各非線形素子の少なくとも1つについては、1の非
線形素子について複数種の素子モデルを対応づけて記憶
し、 上記複数種の素子モデルが対応づけられる非線形素子の
いずれかが選択されたとき、該選択された非線形素子に
要求される基準特性を入力する操作を受け付け、 上記選択された非線形素子に対応する複数種の素子モデ
ルについて、該複数種の素子モデルによりそれぞれ模擬
される動作を解析する演算を行い、 上記解析された動作が上記基準特性をそれぞれ満たす精
度を求める演算を行い、 上記複数種の素子モデルについて、少なくとも素子モデ
ルの種別と、精度とを示す素子モデル候補を表示し、 上記表示された素子モデル候補からいずれかの素子モデ
ルを選択するための操作を受け付け、 上記選択された素子モデルを、上記回路モデルを記述す
るために出力することを特徴とする回路設計支援方法。
An electronic circuit to be designed which includes an element model for analyzing an operation of each nonlinear element assumed in advance and which is associated with each nonlinear element, and stores the element model in advance. Describe the circuit model of the above using the element model, simulate the operation of the described circuit model by analysis,
In a circuit design support method having a function of outputting a simulated operation, at least one of the above-described nonlinear elements stores a plurality of types of element models in association with one nonlinear element, and stores the plurality of types of element models. When any of the associated nonlinear elements is selected, an operation of inputting a reference characteristic required for the selected nonlinear element is received, and for a plurality of types of element models corresponding to the selected nonlinear element, An operation for analyzing operations simulated by each of the plurality of types of element models is performed, and an operation for determining the accuracy with which the analyzed operation satisfies each of the reference characteristics is performed. And an element model candidate indicating the accuracy are displayed, and any one of the element models is displayed from the displayed element model candidates. Accepting an operation for selecting, the selected device model, circuit design support method and outputting to describe the circuit model.
【請求項2】予め想定した各非線形素子について、各非
線形素子の動作を解析するための素子モデルを、各非線
形素子にそれぞれ対応づけて予め記憶し、 非線形素子を含む、設計対象とする電子回路の回路モデ
ルを、上記素子モデルを用いて記述し、 上記記述された回路モデルの動作を解析により模擬し、
模擬した動作を出力する機能を有する回路設計支援方法
において、 上記各非線形素子の少なくとも1つについては、1の非
線形素子について複数種の素子モデルを対応づけて記憶
し、 上記複数種の素子モデルが対応づけられる非線形素子の
いずれかが選択されたとき、該選択された非線形素子に
要求される基準特性を入力する操作を受け付け、 上記選択された非線形素子に対応する複数種の素子モデ
ルについて、該複数種の素子モデルによりそれぞれ模擬
される動作を解析する演算を行い、 上記解析された動作が上記基準特性に最も近い素子モデ
ルを選定し、 上記選定された素子モデルを、上記回路モデルを記述す
るために出力することを特徴とする回路設計支援方法。
2. An electronic circuit to be designed which includes a nonlinear element and an element model for analyzing an operation of each nonlinear element, which is assumed in advance, in association with each nonlinear element. Describe the circuit model of the above using the element model, simulate the operation of the described circuit model by analysis,
In a circuit design support method having a function of outputting a simulated operation, at least one of the above-described nonlinear elements stores a plurality of types of element models in association with one nonlinear element, and stores the plurality of types of element models. When any of the associated nonlinear elements is selected, an operation of inputting a reference characteristic required for the selected nonlinear element is received, and for a plurality of types of element models corresponding to the selected nonlinear element, Performs an operation to analyze operations simulated by a plurality of types of element models, selects an element model whose analyzed operation is closest to the reference characteristic, and describes the selected element model and the circuit model. Circuit design support method, characterized in that the circuit design is output for the purpose.
【請求項3】請求項2において、 上記解析された動作が上記基準特性をそれぞれ満たす精
度を求める演算を行い、 上記選定された素子モデルの少なくとも種別と精度とを
表示することを特徴とする回路設計支援方法。
3. The circuit according to claim 2, wherein said analyzed operation performs an operation for obtaining an accuracy satisfying each of said reference characteristics, and displays at least a type and an accuracy of said selected element model. Design support method.
【請求項4】予め想定した各非線形素子について、各非
線形素子の動作を解析するための素子モデルを、各非線
形素子にそれぞれ対応づけて予め記憶し、 非線形素子を含む、設計対象とする電子回路の回路モデ
ルを、上記素子モデルを用いて記述し、 上記記述された回路モデルの動作を解析により模擬し、
模擬した動作を出力する機能を有する回路設計支援方法
において、 上記各非線形素子のいずれかが選択されたとき、 上記選択された非線形素子に要求される基準特性を入力
する操作を受け付け、 上記非線形素子に対応する素子モデルにより模擬される
動作を解析する演算を行い、 上記解析された動作が上記基準特性を満たす精度を求め
る演算を行い、 上記解析された素子モデルの動作と、上記求めた精度と
を表示し、 上記選択された素子モデルを、上記回路モデルを記述す
るために出力することを特徴とする回路設計支援方法。
4. An electronic circuit to be designed which includes an element model for analyzing an operation of each nonlinear element for each nonlinear element assumed in advance, in association with each nonlinear element. Describe the circuit model of the above using the element model, simulate the operation of the described circuit model by analysis,
In a circuit design support method having a function of outputting a simulated operation, when any one of the nonlinear elements is selected, an operation of inputting a reference characteristic required for the selected nonlinear element is received; Performing an operation to analyze the operation simulated by the element model corresponding to the above, performing an operation to obtain the accuracy that the analyzed operation satisfies the reference characteristic, and performing the operation of the analyzed element model and the obtained accuracy. And outputting the selected element model to describe the circuit model.
【請求項5】予め想定した各非線形素子の動作を解析す
るための素子モデルを、上記非線形素子にそれぞれ対応
づけて、記憶装置に予め格納し、 非線形素子を含む、設計対象とする電子回路を表す回路
モデルを記述することを支援する機能と、 上記記述された回路モデルに基づく解析により電子回路
の動作を模擬する機能とを有するコンピュータに、 上記回路モデルを記述するために非線形素子のいずれか
を指示する操作を受け付け、 上記指示された非線形素子に対応する素子モデルを検索
し、 上記指示された非線形素子に複数種の素子モデルが対応
して検索された際に、 上記指示された非線形素子に要求される基準特性を入力
する操作を受け付け、 上記検索された複数種の素子モデルによりそれぞれ模擬
される動作を解析する演算を実行し、 上記解析された動作が上記基準特性をそれぞれ満たす精
度を求める演算を行い、 上記複数種の素子モデルについて、少なくとも素子モデ
ルの種別と、精度とを示す素子モデル候補を表示し、 上記表示された素子モデル候補からいずれかの素子モデ
ルを選択するための操作を受け付け、 上記選択された素子モデルを、上記回路モデルを記述す
るために出力することを上記コンピュータに実行させる
命令を含むプログラムを格納した、上記コンピュータが
読み取り可能な記憶媒体。
5. An electronic circuit to be designed which includes element models for analyzing the operation of each nonlinear element assumed in advance and which is stored in advance in a storage device in association with the nonlinear elements. A computer having a function of supporting the description of a circuit model to be represented and a function of simulating the operation of an electronic circuit by analysis based on the circuit model described above. Is received, an element model corresponding to the specified nonlinear element is searched, and when a plurality of types of element models are searched for in correspondence with the specified nonlinear element, the specified nonlinear element is searched. Operation to input the reference characteristics required for Performing an operation to determine the accuracy with which the analyzed operation satisfies each of the reference characteristics; displaying, for the plurality of types of the element models, at least an element model candidate indicating the element model type and the accuracy; A program including an instruction for causing the computer to execute an operation of selecting any one of the element models from the selected element model candidates and outputting the selected element model to describe the circuit model. The computer-readable storage medium stored therein.
【請求項6】予め想定した各非線形素子の動作を解析す
るための素子モデルを、上記非線形素子にそれぞれ対応
づけて、記憶装置に予め格納し、 非線形素子を含む、設計対象とする電子回路を表す回路
モデルを記述することを支援する機能と、 上記記述された回路モデルに基づく解析により電子回路
の動作を模擬する機能とを有するコンピュータに、 上記回路モデルを記述するために非線形素子のいずれか
を指示する操作を受け付け、 上記指示された非線形素子に対応する素子モデルを検索
し、 上記指示された非線形素子に複数種の素子モデルが対応
して検索された際に、 上記指示された非線形素子に要求される基準特性を入力
する操作を受け付け、 上記検索された複数種の素子モデルによりそれぞれ模擬
される動作を解析する演算を実行し、 上記解析された動作が上記基準特性に最も近い素子モデ
ルを選定し、 上記選定された素子モデルを、上記回路モデルを記述す
るために出力することを上記コンピュータに実行させる
命令を含むプログラムを格納した、上記コンピュータが
読み取り可能な記憶媒体。
6. An electronic circuit to be designed, including a nonlinear element and an element model for analyzing an operation of each nonlinear element assumed in advance, which is stored in advance in a storage device in association with the nonlinear element. A computer having a function of supporting the description of a circuit model to be represented and a function of simulating the operation of an electronic circuit by analysis based on the circuit model described above; Is received, an element model corresponding to the specified nonlinear element is searched, and when a plurality of types of element models are searched for in correspondence with the specified nonlinear element, the specified nonlinear element is searched. Operation to input the reference characteristics required for the above, and execute the operation for analyzing the operation simulated by each of the plurality of element models retrieved above. A program including an instruction to cause the computer to execute an element model whose analyzed operation is closest to the reference characteristic, and to output the selected element model to describe the circuit model. A computer-readable storage medium storing the above.
【請求項7】予め想定した各非線形素子について、各非
線形素子の動作を解析するための素子モデルを、各非線
形素子にそれぞれ対応づけて予め記憶する素子モデル記
憶手段と、 非線形素子を含む、設計対象とする電子回路の回路モデ
ルを、上記素子モデルを用いて記述するための回路モデ
ル作成手段と、 上記記述された回路モデルの動作を解析して模擬する模
擬演算手段とを有する回路設計支援システムにおいて、 上記素子モデル記憶手段は、上記各非線形素子の少なく
とも1つについては、1の非線形素子について複数種の
素子モデルを対応づけて記憶し、 上記モデル作成手段が、上記複数種の素子モデルが対応
づけられる非線形素子を指定する操作を受け付けたこと
を検知する検知手段と、 上記指定された非線形素子に要求される基準特性を入力
する操作を受け付けるための基準特性入力手段と、 上記指定された非線形素子に対応する複数種の素子モデ
ルを、上記模擬演算手段に出力するための素子モデル出
力手段と、 上記模擬演算手段により模擬されたそれぞれの動作を取
得するための模擬動作取得手段と、 上記取得されたそれぞれの動作が上記基準特性をそれぞ
れ満たす精度を求める演算を行うための精度演算手段
と、 上記対応する各素子モデルの種別と、その精度とを少な
くとも示す素子モデル候補を表示するための素子モデル
候補表示手段と、 上記表示された素子モデル候補からいずれかの素子モデ
ルを選択するための操作を受け付けるための素子モデル
選択手段と、 上記選択された素子モデルを、上記回路モデル作成手段
に出力するための素子モデル出力手段とを有することを
特徴とする回路設計支援システム。
7. An element model storing means for storing an element model for analyzing an operation of each nonlinear element for each nonlinear element assumed in advance in association with each nonlinear element, and a design including the nonlinear element. A circuit design support system comprising: a circuit model creation unit for describing a circuit model of an electronic circuit as a target using the element model; and a simulation operation unit for analyzing and simulating the operation of the described circuit model. In the element model storage means, for at least one of the nonlinear elements, a plurality of element models are stored in association with one nonlinear element, and the model creation means stores the plurality of element models. Detecting means for detecting that an operation for designating the associated nonlinear element has been accepted; and Reference characteristic input means for receiving an operation of inputting a quasi characteristic; element model output means for outputting a plurality of types of element models corresponding to the specified nonlinear element to the simulation operation means; Simulation operation obtaining means for obtaining each operation simulated by the means, accuracy calculation means for performing an operation for obtaining the accuracy that each of the obtained operations satisfies the reference characteristic, and An element model candidate display unit for displaying an element model candidate indicating at least the type of the element model and its accuracy; and an operation unit for selecting an element model from the displayed element model candidates. Element model selection means; and an element model output means for outputting the selected element model to the circuit model creation means. A circuit design support system having a step.
【請求項8】予め想定した各非線形素子について、各非
線形素子の動作を解析するための素子モデルを、各非線
形素子にそれぞれ対応づけて予め記憶する素子モデル記
憶手段と、 非線形素子を含む、設計対象とする電子回路の回路モデ
ルを、上記素子モデルを用いて記述するための回路モデ
ル作成手段と、 上記記述された回路モデルの動作を解析して模擬する模
擬演算手段とを有する回路設計支援システムにおいて、 上記素子モデル記憶手段は、上記各非線形素子の少なく
とも1つについては、1の非線形素子について複数種の
素子モデルを対応づけて記憶し、 上記モデル作成手段が、上記複数種の素子モデルが対応
づけられる非線形素子を指定する操作を受け付けたこと
を検知する検知手段と、 上記指定された非線形素子に要求される基準特性を入力
する操作を受け付けるための基準特性入力手段と、 上記指定された非線形素子に対応する複数種の素子モデ
ルを、上記模擬演算手段に出力するための素子モデル出
力手段と、 上記模擬演算手段により模擬されたそれぞれの動作を取
得するための模擬動作取得手段と、 上記取得されたそれぞれの動作を、上記基準特性につい
て比較し、上記基準特性を最もよく満たす動作を有する
素子モデルを選定するための素子モデル選定手段と、 上記選定された素子モデルを、上記回路モデル作成手段
に出力するための素子モデル出力手段とを有することを
特徴とする回路設計支援システム。
8. An element model storing means for storing an element model for analyzing an operation of each nonlinear element for each nonlinear element assumed in advance in association with each nonlinear element, and a design including the nonlinear element. A circuit design support system comprising: a circuit model creation unit for describing a circuit model of an electronic circuit as a target using the element model; and a simulation operation unit for analyzing and simulating the operation of the described circuit model. In the element model storage means, for at least one of the nonlinear elements, a plurality of element models are stored in association with one nonlinear element, and the model creation means stores the plurality of element models. Detecting means for detecting that an operation for designating the associated nonlinear element has been accepted; and Reference characteristic input means for receiving an operation of inputting a quasi characteristic; element model output means for outputting a plurality of types of element models corresponding to the specified nonlinear element to the simulation operation means; A simulated operation obtaining unit for obtaining each operation simulated by the unit, and comparing the obtained operations with the reference characteristics, and selecting an element model having an operation that best satisfies the reference characteristics. Circuit design support means for outputting a selected element model to the circuit model creation means.
【請求項9】請求項8において、 上記解析された動作が上記基準特性をそれぞれ満たす精
度を求める演算を行うための精度演算手段を有し、 上記素子モデル選定手段により選定された素子モデルに
ついて、該素子モデルの種別と、上記精度演算手段によ
り演算された精度とを表示するための素子モデル表示手
段とを有することを特徴とする回路設計支援システム。
9. An element model selected by the element model selecting means according to claim 8, further comprising accuracy calculating means for performing an operation for obtaining an accuracy in which the analyzed operation satisfies each of the reference characteristics. A circuit design support system comprising: an element model display unit for displaying the type of the element model and the accuracy calculated by the accuracy calculation unit.
【請求項10】請求項9において、 上記素子モデル選定手段は、上記精度演算手段により演
算された精度が最もよい素子モデルを選定することを特
徴とする回路設計支援システム。
10. The circuit design support system according to claim 9, wherein said element model selecting means selects an element model having the best accuracy calculated by said accuracy calculating means.
JP8169303A 1996-06-28 1996-06-28 Method and device for circuit design support Pending JPH1021267A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8169303A JPH1021267A (en) 1996-06-28 1996-06-28 Method and device for circuit design support

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8169303A JPH1021267A (en) 1996-06-28 1996-06-28 Method and device for circuit design support

Publications (1)

Publication Number Publication Date
JPH1021267A true JPH1021267A (en) 1998-01-23

Family

ID=15884034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8169303A Pending JPH1021267A (en) 1996-06-28 1996-06-28 Method and device for circuit design support

Country Status (1)

Country Link
JP (1) JPH1021267A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366648B2 (en) 2004-08-11 2008-04-29 Fujitsu Limited Electronic circuit analyzing apparatus, electronic circuit analyzing method, and electronic circuit analyzing program
US7395519B2 (en) 2005-06-30 2008-07-01 Fujitsu Limited Electronic-circuit analysis program, method, and apparatus for waveform analysis
KR20210044366A (en) * 2019-10-14 2021-04-23 국방과학연구소 Nonlinear Modeling Method of Power Amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366648B2 (en) 2004-08-11 2008-04-29 Fujitsu Limited Electronic circuit analyzing apparatus, electronic circuit analyzing method, and electronic circuit analyzing program
US7395519B2 (en) 2005-06-30 2008-07-01 Fujitsu Limited Electronic-circuit analysis program, method, and apparatus for waveform analysis
KR20210044366A (en) * 2019-10-14 2021-04-23 국방과학연구소 Nonlinear Modeling Method of Power Amplifier

Similar Documents

Publication Publication Date Title
JP2001216142A (en) Program preparation aiding device
JPH1021267A (en) Method and device for circuit design support
JPH0628136A (en) Function selection system of information processor
JPS61243518A (en) Help guide system
Gillespie The Shell for Particle Accelerator Related Codes (SPARC)—A unique graphical user interface
JPS6068473A (en) Searching system for corresponding ruled line of word processor or the like
WO2024014364A1 (en) Ladder program editing device, editing method, and editing program
Višnić et al. Matlab/GUI interface for simulation of power electronic converters
JPH01149120A (en) Information processor
JP3125238B2 (en) Reactor core performance calculation input instruction selection method and apparatus
JP5742290B2 (en) Browsing information editing device and browsing information editing method
JPH0922423A (en) Graphic attribute display method
JP2843077B2 (en) Information processing device using both keyboard and position input device
JP2576371B2 (en) Jump signal name assignment method
CN117933178A (en) Automatic generation method, system and medium for extension wiring
JP5633495B2 (en) Information browsing method, information browsing system, server device, and client device
JPH1153380A (en) Device and method for document management and recording medium
JPH01306912A (en) Information processor
JPS62182913A (en) Help guide system
JPH09128126A (en) Controller for field specification
JPH10269276A (en) Device for analyzing circuit network
JPH0683909A (en) Wiring designing device for printed wiring circuit board
JPH0816357A (en) Cursor display controller
JPH05151195A (en) Kanji input device
Preece et al. of complete interface design methodologies. This paper describes how decisions from empirically