JPH1021206A - Programmable controller system - Google Patents

Programmable controller system

Info

Publication number
JPH1021206A
JPH1021206A JP17464696A JP17464696A JPH1021206A JP H1021206 A JPH1021206 A JP H1021206A JP 17464696 A JP17464696 A JP 17464696A JP 17464696 A JP17464696 A JP 17464696A JP H1021206 A JPH1021206 A JP H1021206A
Authority
JP
Japan
Prior art keywords
output
data
processor
flag
output device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17464696A
Other languages
Japanese (ja)
Other versions
JP3810138B2 (en
Inventor
Takao Yamada
隆雄 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP17464696A priority Critical patent/JP3810138B2/en
Publication of JPH1021206A publication Critical patent/JPH1021206A/en
Application granted granted Critical
Publication of JP3810138B2 publication Critical patent/JP3810138B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Programmable Controllers (AREA)

Abstract

PROBLEM TO BE SOLVED: To simplify a processing from calculation to an output by adding each data with a flag showing whether the piece of data belongs to its own device, transmitting it and allowing an output device receiving information to select output data according to the flag to output outside. SOLUTION: In order to inform an output device of data on an arithmetic result, a processor prepares a file mapped equivalently to a data buffer provided for the output device and stores the arithmetic result of its own device in it. Indefinite data is set to data corresponding to a part except for a valid flag. In addition the processor simultaneously prepares a flag validating the position of output data which its own data belongs to and prepares output data transmitting frame with a data part to inform the output device. The output device changes data in an output buffer with data given from the processor corresponding to the effective flag within the frame based on a logic indicated by an arithmetic part to make a new output.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数のプロセッサ
装置を、ネットワークを介してそれぞれ1以上の入力装
置、出力装置と接続して構成するとともに、複数のプロ
セッサ装置が、同一の出力装置内の出力バッファの互い
異なるアドレス領域に出力データを格納してから外部へ
出力するプログラマブルコントローラシステムに関する
ものであり、詳しくは、複数のプロセッサ装置から共通
の出力装置へのデータの書き込みの改善に関する。
The present invention relates to a plurality of processor devices connected to one or more input devices and output devices via a network, and the plurality of processor devices are connected to the same output device. The present invention relates to a programmable controller system that stores output data in different address areas of an output buffer and then outputs the output data to the outside. More specifically, the present invention relates to an improvement in data writing from a plurality of processor devices to a common output device.

【0002】[0002]

【従来の技術】従来、プログラマブルコントローラシス
テムとして、図11に示す構成のものがある。これは、
複数のプロセッサ装置1a〜1nを、ネットワーク2を
介してそれぞれ1以上の入力装置3a〜3i、出力装置
4a〜4jと接続して構成するとともに、複数のプロセ
ッサ装置1a〜1nが、同一の出力装置4a内の出力バ
ッファの互い異なるアドレス領域に出力データを格納し
てから外部へ出力するものであった。このシステムで
は、復数のプロセッサ装置1a〜1nの演算結果を1つ
の出力装置4aに対して出力しようとする場合、1つの
プロセッサ装置にそれらのデータを集め、出力データを
1つのバッファにまとめてからそのプロセッサ装置のみ
が出力を行っていた。そのため、同一の出力装置に対し
て複数のプロセッサ装置から同時に出力データが書き込
まれることはなかった。
2. Description of the Related Art Conventionally, there is a programmable controller system having a configuration shown in FIG. this is,
A plurality of processor devices 1a to 1n are respectively connected to one or more input devices 3a to 3i and output devices 4a to 4j via a network 2, and the plurality of processor devices 1a to 1n are connected to the same output device. The output data is stored in different address areas of the output buffer in the output buffer 4a and then output to the outside. In this system, when the operation results of the multiple processor units 1a to 1n are to be output to one output unit 4a, the data are collected in one processor unit, and the output data is collected in one buffer. , Only the processor device has output. For this reason, output data has not been simultaneously written from a plurality of processor devices to the same output device.

【0003】[0003]

【発明が解決しようとする課題】このように従来は、複
数のプロセッサ装置の演算結果を同一の出力装置に出力
したい場合、プロセッサ装置間で通信を行い、1つのプ
ロセッサにデータを集めなければならず、これらの処理
のためプロセッサ装置の演算結果を出力するまでに時間
がかかった。また、プロセッサ装置間で通信を行うた
め、処理が複雑となってシステム全体の運用効率がそこ
なわれることがあった。
As described above, conventionally, when it is desired to output the operation results of a plurality of processor devices to the same output device, it is necessary to communicate between the processor devices and collect data in one processor. However, it took time to output the operation result of the processor device for these processes. Further, since communication is performed between the processor devices, the processing becomes complicated, and the operation efficiency of the entire system may be impaired.

【0004】[0004]

【課題を解決するための手段】そこで上記課題を解決す
るために、請求項1の発明は、同一のネットワーク上に
複数のプロセッサ装置、入力装置、出力装置を接続し、
各プロセッサは、ネットワークを介して入力装置からデ
ータを収集し、演算結果を出力装置に通知するプログラ
マブルコントローラシステムであって、複数のプロセッ
サ装置が同一の出力装置が持つ出力バッファに対して異
なるアドレス領域をそれぞれのプロセッサ装置の属する
出力データ位置として扱っている場合において、各プロ
セッサ装置は、出力データを出力装置に通知する時に出
力装置の持つ出力バッファと同等にマッピングされたフ
ォーマットでデータを送信するとともに、各データに自
装置に属しているデータか否かを示すフラグを付加して
送信し、通知を受けた出力装置は、そのフラグに従って
送信元プロセッサからの出力データを選択し外部へ出力
する。
In order to solve the above-mentioned problems, a first aspect of the present invention is to connect a plurality of processor devices, input devices, and output devices on the same network,
Each processor is a programmable controller system that collects data from an input device via a network and notifies an output device of a calculation result, wherein a plurality of processor devices have different address areas for an output buffer of the same output device. Is treated as an output data position to which each processor device belongs, each processor device transmits data in a format mapped to an output buffer of the output device when notifying the output data to the output device. Then, each data is transmitted with a flag indicating whether the data belongs to the own device or not, and the output device receiving the notification selects the output data from the transmission source processor according to the flag and outputs the data to the outside.

【0005】請求項2の発明は、各プロセッサ装置が出
力データを出力装置に通知する時に有効データを示すフ
ラグの他にバイト/ワード単位でデータが存在している
か否かを示すフラグを付加し、バイト/ワードの有効フ
ラグに対応したデータおよびデータの有効フラグのみを
出力装置に通知する。
According to a second aspect of the present invention, when each processor notifies the output device of the output data, a flag indicating whether data exists in byte / word units is added in addition to a flag indicating valid data. , And the data corresponding to the byte / word valid flag and only the data valid flag are notified to the output device.

【0006】請求項3の発明は、各プロセッサ装置が出
力データを送信する前に、該当出力装置に対して、その
出力バッファに対応したフラグテーブル上の自装置の属
するデータ位置を有効にして通知し、各出力装置はその
フラグテーブルを内部に取り込む。その後、各プロセッ
サ装置は演算結果の出力データを各出力装置に通知する
と、各出力装置は登録されているそのフラグテーブルに
従って該当プロセッサからの出力データを外部に出力す
る。
According to a third aspect of the present invention, before each processor device transmits output data, the data position to which the own device belongs on a flag table corresponding to the output buffer is made valid and notified to the corresponding output device. Then, each output device takes in its flag table. Thereafter, when each processor device notifies each output device of the output data of the calculation result, each output device outputs the output data from the corresponding processor to the outside according to the registered flag table.

【0007】請求項4の発明は、各プロセッサ装置が出
力データを送信する前に、該当出力装置に対して、有効
データを示すフラグテ−ブルとともにバイト/ワ−ド単
位でデータが存在するか否かを示すフラグを同時に通知
する。その後、各プロセッサ装置は演算結果の出力デー
タをバイト/ワード有効フラグで有効と示したバイト/
ワードのみをまとめて各出力装置に通知し、各出力装置
は登録されているバイト/ワード有効フラグをもとにデ
ータを選択しながらフラグテーブルに従って該当プロセ
ッサからの出力データを外部に出力する。
According to a fourth aspect of the present invention, before each processor device transmits output data, it is determined whether or not data exists in a byte / word unit with a flag table indicating valid data for the corresponding output device. The flag indicating whether or not is notified at the same time. After that, each processor unit outputs the output data of the operation result as a byte / word indicating validity by a byte / word valid flag.
Only the words are collectively notified to each output device, and each output device outputs the output data from the corresponding processor to the outside according to the flag table while selecting data based on the registered byte / word valid flag.

【0008】請求項5の発明は、請求項3または請求項
4の発明において、各出力装置がプロセッサ装置から通
知される出力データに対し、そのデータに対する有効フ
ラグが存在するか否かをチェックしその有効フラグの登
録がなければそのデータを廃棄するとともにプロセッサ
装置へ廃棄したことを通知する。
According to a fifth aspect of the present invention, in the third or fourth aspect of the present invention, each output device checks whether or not there is a valid flag for the output data notified from the processor device. If the valid flag is not registered, the data is discarded and the processor device is notified of the discard.

【0009】請求項6の発明は、請求項3または請求項
4の発明において、出力装置が各プロセッサ装置から通
知された有効データを示すフラグテーブルをチェック
し、同一データに対して有効を指定したプロセッサ装置
が複数存在するか否かを判別するとともに、重複してい
る場合はプロセッサ装置へ出力データの位置が重複して
いることを通知する。
According to a sixth aspect of the present invention, in the third or fourth aspect, the output device checks a flag table indicating valid data notified from each processor device and designates validity for the same data. It is determined whether or not there are a plurality of processor devices, and if they are overlapping, the processor device is notified that the positions of the output data are overlapping.

【0010】請求項7の発明は、請求項3または請求項
4の発明において、各出力装置がプロセッサ装置から通
知された有効データを示すフラグテーブルの変更を可能
にしておき、新規にフラグテーブルが送られて来た場合
に更新する。
According to a seventh aspect of the present invention, in the third or fourth aspect, each output device is enabled to change a flag table indicating valid data notified from the processor device, and a new flag table is set. Update when sent.

【0011】[0011]

【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図1は請求項1の発明に係る第1の実施
形態の動作を示す説明図である。この実施形態では、プ
ロセッサ装置が、演算した結果のデータを出力装置に通
知するために、出力装置の持つデータバッファと同等に
マッピングしたファイルを作成し、その中に自装置の演
算結果を格納する。ここで、有効フラグでないところに
対応するデータは、不定データがセットされる。また同
時に自装置の所属する該当出力データ位置を有効とする
フラグを作成し、データ部とともに第1図に示されるよ
うな出力データ送信フレームを作成し、出力装置へ通知
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an explanatory diagram showing the operation of the first embodiment according to the first aspect of the present invention. In this embodiment, the processor device creates a file mapped in the same manner as the data buffer of the output device in order to notify the output device of the data of the calculation result, and stores the calculation result of the own device in the file. . Here, indefinite data is set for data corresponding to places other than the valid flag. At the same time, it creates a flag for validating the corresponding output data position to which the own device belongs, creates an output data transmission frame as shown in FIG. 1 together with the data part, and notifies the output device.

【0012】出力装置は、演算部で示されるような論理
にもとづきフレーム内の有効フラグに対応して出力バッ
ファのデータをプロセッサ装置から通知されてきたデー
タにより変更して新しい出力とする。すなわち、有効フ
ラグのあるデータのみを変更し、有効フラグのないデー
タは現在データをそのまま新規出力データとする。図2
は、この実施形態の出力装置が出力バッファに32ビッ
トのデータを持ち、あるプロセッサ装置がそのうちの1
〜8ビットと25,26,32ビット目を出力データと
した場合の例を示す。
The output device changes the data of the output buffer in accordance with the valid flag in the frame by the data notified from the processor device based on the logic as shown by the operation section, and makes a new output. That is, only the data with the valid flag is changed, and the data without the valid flag is used as the new output data without change. FIG.
Indicates that the output device of this embodiment has 32-bit data in the output buffer, and a certain processor device has one of them.
An example in the case where the 8th bit and the 25th, 26th, and 32nd bits are output data will be described.

【0013】図3は請求項2の発明に係る第2の実施形
態の動作を示す説明図である。この実施形態では、第1
の実施形態における出力データ送信フレームについて、
さらにバイト単位での有効フラグをビット単位で持たせ
たものである。このフラグは順番に以下のデータがバイ
ト単位でフレーム内に存在するか否かを示すフラグであ
り、このフラグが無効状態であれば、そのフラグに対応
する位置にあるバイトデ一タそのものがフレーム上に存
在しないことを意味する。
FIG. 3 is an explanatory diagram showing the operation of the second embodiment according to the second aspect of the present invention. In this embodiment, the first
Regarding the output data transmission frame in the embodiment,
Further, a valid flag in a byte unit is provided in a bit unit. This flag indicates whether or not the following data is present in the frame in byte units in order.If this flag is in an invalid state, the byte data itself at the position corresponding to the flag is on the frame. Does not exist.

【0014】従って出力装置は、出力データ送信フレー
ムを受信すると、フレーム内のバイト有効フラグにもと
づき、自己の出力バッファのデータをバイト単位で選択
しながら、フレーム内の有効フラグと更新デ一タに従っ
て、出力バッファの内容を更新する。すなわち、図4に
示すようにある出力デバイスが32ビットの出力情報を
持ち、その出力装置に対してあるプロセッサ装置が、最
初の1〜8ビットと25,26,32ビット目を出力デ
ータとして持つ場合は、図に示すように1バイト目と4
バイト目を有効とし、その他は無効として設定してい
る。このフレームを受信した出力装置は、有効となって
いるバイト単位で第1の実施形態と同じく出力データの
更新を行う。
Accordingly, when the output device receives the output data transmission frame, the output device selects the data of its own output buffer on a byte basis based on the byte valid flag in the frame, and according to the valid flag in the frame and the update data. Update the contents of the output buffer. That is, as shown in FIG. 4, a certain output device has 32-bit output information, and a certain processor device for the output device has the first 1 to 8 bits and the 25th, 26th, and 32nd bits as output data. In the case, the first byte and 4
The byte is set valid, and the others are set invalid. The output device that has received this frame updates the output data in units of valid bytes, as in the first embodiment.

【0015】図5、図6は請求項3の発明に係る第3の
実施形態を示す説明図である。この実施形態は、図示さ
れるように、各プロセッサ装置が、まず自装置が出力す
るデータの属する出力装置が持つ全デ−タに対して、自
装置の該当出力データ位置を有効とするフラグのテーブ
ルを作成し、そのテーブルをネットワークを介して該当
出力装置に通知する。各出力装置は、受信した各プロセ
ッサからのフラグテーブルを、そのソースアドレスをキ
ーとして内部に持つ。その後、各プロセッサ装置は、演
算結果を該当する出力装置に通知する。このとき、自装
置に所属しないデータに関しては不定データが送られ
る。これらのデータフレームを受け取った各出力装置
は、フレーム内のソースアドレスより有効フラグテーブ
ルのアドレスを認識し、該当するフラグテーブルを参照
し、第1の実施形態と同じく有効データのみを出力す
る。
FIGS. 5 and 6 are explanatory views showing a third embodiment according to the third aspect of the present invention. In this embodiment, as shown in the figure, each processor device first sets a flag for validating the corresponding output data position of its own device with respect to all data of the output device to which the data output by the processor device belongs. A table is created, and the table is notified to a corresponding output device via a network. Each output device internally has a received flag table from each processor with its source address as a key. After that, each processor device notifies the corresponding output device of the calculation result. At this time, undefined data is sent for data that does not belong to the own device. Each output device that receives these data frames recognizes the address of the valid flag table from the source address in the frame, refers to the corresponding flag table, and outputs only valid data as in the first embodiment.

【0016】図7、図8は請求項4の発明に係る第4の
実施形態を示す説明図である。この実施形態が第3の実
施形態と異なるところは、各プロセッサ装置がイニシャ
ル状態において作成するフラグテーブルの中に、第2の
実施形態で示したバイト有効フラグが付加されているこ
とである。従って各プロセッサ装置は、演算結果を該当
する出力装置に通知する時に、バイト単位で自装置の出
力データが含まれるデータのみを送信する。これらのデ
ータフレームを受け取った各出力装置は、フレーム内の
ソースアドレスより有効フラグテーブルのアドレスを認
識し、該当するフラグテーブルを参照し第2の実施形態
と同じく有効データのみを出力する。
FIGS. 7 and 8 are explanatory views showing a fourth embodiment according to the fourth aspect of the present invention. This embodiment is different from the third embodiment in that the byte valid flag shown in the second embodiment is added to the flag table created by each processor device in the initial state. Therefore, when notifying the corresponding output device of the operation result, each processor device transmits only the data including its own output data in byte units. Each output device that receives these data frames recognizes the address of the valid flag table from the source address in the frame, and refers to the corresponding flag table to output only valid data as in the second embodiment.

【0017】図9は請求項5の発明に係る第5の実施形
態を示す説明図である。第3および第4の実施形態にお
いて、出力装置は、プロセッサ装置からデータフレーム
を受信し、フレーム内のソースアドレスよりフラグテー
ブル格納領域を検索し、送信元・プロセッサ装置のフラ
グテーブルが存在するか否かをチェックする。この時該
当するプロセッサ装置のソースアドレスが存在しなかっ
た場合、そのプロセッサからのデータを破棄する。同時
に、図9に示すように、該当フラグテーブルが存在しな
いというステータスを付加したステータスフレームを作
成して、送信元プロセッサ装置に通知する。
FIG. 9 is an explanatory view showing a fifth embodiment according to the fifth aspect of the present invention. In the third and fourth embodiments, the output device receives the data frame from the processor device, searches the flag table storage area from the source address in the frame, and determines whether the flag table of the transmission source / processor device exists. Check if. At this time, if the source address of the corresponding processor device does not exist, the data from the processor is discarded. At the same time, as shown in FIG. 9, a status frame to which a status indicating that the corresponding flag table does not exist is created and notified to the transmission source processor device.

【0018】図10は請求項6の発明に係る第6の実施
形態を示す説明図である。第3および第4の実施形態に
おいて、各出力装置は、各プロセッサ装置からフラグテ
ーブルを通知された時に、他プロセッサ装置から既に登
録されているフラグテーブルを参照し、プロセッサ装置
間で重複して有効に指定されているデータがないか否か
チェックする。この時重複して有効になっているデータ
があれば、出力装置の出力バッファのマッピングに対応
して重複データの位置に、“1”をセットした情報、例
えば図10に示されるような重複データ情報フレームを
作成し、重複している2つのプロセッサに対してそれぞ
れ通知する。
FIG. 10 is an explanatory view showing a sixth embodiment according to the sixth aspect of the present invention. In the third and fourth embodiments, when each output device is notified of the flag table from each processor device, each output device refers to a flag table already registered from another processor device, and the output device is redundantly enabled between the processor devices. Check if there is any data specified in. At this time, if there is data that is valid redundantly, information in which "1" is set at the position of the duplicate data corresponding to the mapping of the output buffer of the output device, for example, the duplicate data as shown in FIG. An information frame is created and notified to each of the two overlapping processors.

【0019】次に、請求項7の発明に係る第7の実施形
態について説明する。第3および第4の実施形態におい
て、各出力装置は、プロセッサ装置から通知されたフラ
グテーブルを登録するときに、フラグテーブル格納領域
を検索し、送信元プロセッサのフラグテーブルが既に登
録してあるか否かをチェックする。ここで既に登録され
ていれば新しいテーブルに変更し、未登録の場合は新た
にそのテ−ブルを追加する。それにより、プロセッサ装
置が有効ビットパターンテーブルを変更したい場合に新
しいテーブルを出力装置に通知するだけで変更が可能と
なる。なお、第2の実施形態および第4の実施形態で
は、データをバイト単位で送信する場合について説明し
たが、ワード単位で送信する場合も同様に、本発明を適
用することができる。
Next, a seventh embodiment according to the present invention will be described. In the third and fourth embodiments, each output device searches the flag table storage area when registering the flag table notified from the processor device, and determines whether the flag table of the transmission source processor has already been registered. Check if not. Here, if it has already been registered, the table is changed to a new table, and if it has not been registered, the table is newly added. Thus, when the processor device wants to change the effective bit pattern table, the change can be performed only by notifying the output device of the new table. In the second embodiment and the fourth embodiment, the case where data is transmitted in byte units has been described. However, the present invention can be similarly applied to the case where data is transmitted in word units.

【0020】[0020]

【発明の効果】以上述べたように本発明によれば、複数
のプロセッサ装置の演算結果を1つの出力装置に対して
出力しようとする場合、自装置が出力データを通知しよ
うとしている出力装置が他プロセッサ装置からも出力デ
ータを通知される出力装置であるか否かを意識すること
なく、該当出力装置に自装置の演算結果を通知すること
が可能となる。その結果、プロセッサ装置間で出力デー
タの整合をとるための通信プロトコルが不要となり、プ
ロセッサ装置の演算から出力までの処理が簡単になる。
また、従来行われていた出力データを1つのプロセッサ
装置に集めるためのプロセッサ装置間の通信が不要とな
った分、システム全体の運用効率を向上させることがで
きる。
As described above, according to the present invention, when calculation results of a plurality of processor devices are to be output to one output device, the output device to which the own device is to notify output data is output. It is possible to notify the corresponding output device of the calculation result of the own device without being conscious of whether or not the output device is also notified of the output data from another processor device. As a result, there is no need for a communication protocol for matching output data between the processor devices, and processing from calculation to output of the processor device is simplified.
Further, since the communication between the processor devices for collecting the output data in one processor device, which has been conventionally performed, is not required, the operation efficiency of the entire system can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1の発明に係る第1の実施形態の動作を
示す説明図である。
FIG. 1 is an explanatory diagram showing an operation of a first embodiment according to the first aspect of the present invention.

【図2】第1の実施形態の具体例を示す説明図である。FIG. 2 is an explanatory diagram showing a specific example of the first embodiment.

【図3】請求項2の発明に係る第2の実施形態の動作を
示す説明図である。
FIG. 3 is an explanatory diagram showing an operation of a second embodiment according to the invention of claim 2;

【図4】第2の実施形態の具体例を示す説明図である。FIG. 4 is an explanatory diagram showing a specific example of the second embodiment.

【図5】請求項3の発明に係る第3の実施形態の動作を
示す説明図である。
FIG. 5 is an explanatory diagram showing the operation of the third embodiment according to the third aspect of the present invention.

【図6】第3の実施形態の動作を示す説明図である。FIG. 6 is an explanatory diagram showing the operation of the third embodiment.

【図7】請求項4の発明に係る第4の実施形態の動作を
示す説明図である。
FIG. 7 is an explanatory diagram showing an operation of a fourth embodiment according to the invention of claim 4;

【図8】第4の実施形態の動作を示す説明図である。FIG. 8 is an explanatory diagram showing the operation of the fourth embodiment.

【図9】請求項5の発明に係る第5の実施形態で用いら
れステータスフレームを示す図である。
FIG. 9 is a diagram showing a status frame used in the fifth embodiment according to the fifth aspect of the present invention.

【図10】請求項6の発明に係る第6の実施形態で用い
られステータスフレームを示す図である。
FIG. 10 is a diagram showing a status frame used in the sixth embodiment according to the sixth invention.

【図11】本発明が適用されるプログラマブルコントロ
ーラシステムの構成を示す図である。
FIG. 11 is a diagram showing a configuration of a programmable controller system to which the present invention is applied.

【符号の説明】[Explanation of symbols]

1a〜1n プロセッサ装置 2 ネットワーク 3a〜3i 入力装置 4a〜4j 出力装置 1a-1n Processor device 2 Network 3a-3i Input device 4a-4j Output device

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 複数のプロセッサ装置をネットワークを
介してそれぞれ1以上の入力装置、出力装置と接続して
構成するとともに、複数のプロセッサ装置が、同一の出
力装置内の出力バッファの互い異なるアドレス領域に出
力データを格納してから外部へ出力するプログラマブル
コントローラシステムにおいて、 各プロセッサ装置が出力データを出力装置に送信すると
きに、出力データのフォーマットを送信先の出力装置内
の出力バッファのフォーマットと同等にマッピングする
とともに、各出力データが自装置に属するか否かをビッ
ト単位で表示したフラグを出力データに付加して出力装
置へ送信する手段と、 出力装置がプロセッサ装置からの出力データを受信した
ときに、受信したデータ中のフラグにもとづいて自装置
内の出力バッファの該当する領域のデータのみを更新す
る手段と、 を備えたことを特徴とするプログラマブルコントローラ
システム。
A plurality of processor devices are connected to one or more input devices and output devices via a network, respectively, and the plurality of processor devices are arranged in different address areas of an output buffer in the same output device. When each processor device sends output data to an output device, the format of the output data is the same as the format of the output buffer in the destination output device. Means for adding to the output data a flag indicating whether each output data belongs to its own device in bit units and transmitting the output data to the output device, and the output device having received the output data from the processor device. Sometimes, the output buffer in its own device based on the flag in the received data Programmable controller system comprising: the means for updating only the data of the corresponding region.
【請求項2】 複数のプロセッサ装置をネットワークを
介してそれぞれ1以上の入力装置、出力装置と接続して
構成するとともに、複数のプロセッサ装置が、同一の出
力装置内の出力バッファの互い異なるアドレス領域に出
力データを格納してから外部へ出力するプログラマブル
コントローラシステムにおいて、 各プロセッサ装置が出力データを出力装置に送信すると
きに、出力データのフォーマットを送信先の出力装置内
の出力バッファのフォーマットと同等にマッピングし、
かつ各出力データが自装置に属するか否かをビット単位
で表示したフラグおよび各データが自装置に属するか否
かをバイトまたはワード単位で表示したフラグをそれぞ
れ出力データに付加するとともに、付加されたフラグの
表示にもとづき自装置に属するデータをバイトまたはワ
ード単位で出力装置へ送信する手段と、 出力装置がプロセッサ装置からの出力データを受信した
ときに、受信したデータ中のフラグにもとづいて自装置
内の出力バッファの該当する領域のデータのみを更新す
る手段と、 を備えたことを特徴とするプログラマブルコントローラ
システム。
2. A plurality of processor devices are connected to one or more input devices and output devices via a network, respectively, and the plurality of processor devices are arranged in different address areas of an output buffer in the same output device. When each processor device sends output data to an output device, the format of the output data is the same as the format of the output buffer in the destination output device. Maps to
A flag indicating whether each output data belongs to the own device in bits and a flag indicating whether each data belongs to the own device in bytes or words are added to the output data. Means for transmitting data belonging to the own device in units of bytes or words to the output device based on the display of the flag, and, when the output device receives the output data from the processor device, automatically outputting the data based on the flag in the received data. Means for updating only data in a corresponding area of an output buffer in the device, a programmable controller system comprising:
【請求項3】 複数のプロセッサ装置をネットワークを
介してそれぞれ1以上の入力装置、出力装置と接続して
構成するとともに、複数のプロセッサ装置が、同一の出
力装置内の出力バッファの互い異なるアドレス領域に出
力データを格納してから外部へ出力するプログラマブル
コントローラシステムにおいて、 システム構築時に、各プロセッサ装置からデータ送信先
の出力装置に対し、送信するデータが自装置に属するか
否かをビット単位で表示するフラグテーブルを作成して
送信する手段と、 出力装置がプロセッサ装置からのフラグテーブルを受信
したときに、そのフラグテーブルを出力装置内に格納し
ておく手段と、 システム構築後は、各プロセッサ装置が出力データを出
力装置に送信するときに、送信先の出力装置内の出力バ
ッファと同等のフォーマットに出力データをマッピング
して出力装置へ送信する手段と、 出力装置がプロセッサ装置からの出力データを受信した
ときに、予め格納されているフラグテーブルにもとづい
て自装置内の出力バッファの該当する領域のデータのみ
を更新する手段と、 を備えたことを特徴とするプログラマブルコントローラ
システム。
3. A plurality of processor devices are connected to one or more input devices and output devices via a network, respectively, and the plurality of processor devices are connected to different address areas of an output buffer in the same output device. In a programmable controller system that stores output data in an external device and then outputs it to the outside, at the time of system construction, each processor device indicates to the output device of the data transmission destination whether or not the data to be transmitted belongs to its own device in bit units Means for creating and transmitting a flag table to be executed, means for storing the flag table in the output device when the output device receives the flag table from the processor device, and means for storing the flag table in the output device. When the output data is sent to the output device, the output buffer in the destination output device Means for mapping the output data to a format equivalent to that of the output device and transmitting the output data to the output device; and when the output device receives the output data from the processor device, the output buffer in its own device based on a previously stored flag table. Means for updating only data in a corresponding area of the programmable controller system.
【請求項4】 複数のプロセッサ装置をネットワークを
介してそれぞれ1以上の入力装置、出力装置と接続して
構成するとともに、複数のプロセッサ装置が、同一の出
力装置内の出力バッファの互い異なるアドレス領域に出
力データを格納してから外部へ出力するプログラマブル
コントローラシステムにおいて、 システム構築時に、各プロセッサ装置からデータ送信先
の出力装置に対し、送信するデータが自装置に属するか
否かをビット単位で表示するフラグおよび各データが自
装置に属するか否かをバイトまたはワード単位で表示す
るフラグからなるフラグテーブルを作成して送信する手
段と、 出力装置がプロセッサ装置からのフラグテーブルを受信
したときに、そのフラグテーブルを出力装置内に格納し
ておく手段と、 システム構築後は、各プロセッサ装置が出力データを出
力装置に送信するときに、送信先の出力装置内の出力バ
ッファと同等のフォーマットに出力データをマッピング
するとともに、作成されたフラグテーブルの表示にもと
づき自装置に属するデータをバイトまたはワード単位で
出力装置へ送信する手段と、 出力装置がプロセッサ装置からの出力データを受信した
ときに、予め格納されているフラグテーブルにもとづい
て自装置内の出力バッファの該当する領域のデータのみ
を更新する手段と、 を備えたことを特徴とするプログラマブルコントローラ
システム。
4. A plurality of processor devices are respectively connected to one or more input devices and output devices via a network, and the plurality of processor devices are arranged in different address areas of an output buffer in the same output device. In a programmable controller system that stores output data in an external device and then outputs it to the outside, at the time of system construction, each processor device indicates to the output device of the data transmission destination whether or not the data to be transmitted belongs to its own device in bit units Means for creating and transmitting a flag table consisting of a flag to indicate and whether each data belongs to the own device in units of bytes or words, and a means for transmitting the flag table when the output device receives the flag table from the processor device. Means for storing the flag table in the output device, and When each processor device transmits output data to the output device, the processor maps the output data into a format equivalent to the output buffer in the output device of the transmission destination and belongs to its own device based on the display of the created flag table. Means for transmitting data to the output device in byte or word units; and when the output device receives output data from the processor device, a corresponding area of the output buffer in its own device based on a previously stored flag table. Means for updating only the data of the programmable controller.
【請求項5】 請求項3または請求項4記載のプログラ
マブルコントローラシステムにおいて、 各プロセッサ装置が送信した出力データが出力装置へ受
信されると、フラグテーブルを参照し、その出力データ
全てが自装置に属しない場合は、受信したデータを廃棄
するとともに送信元のプロセッサ装置へデータを廃棄し
た旨の通知をする手段を備えたことを特徴とするプログ
ラマブルコントローラシステム。
5. The programmable controller system according to claim 3, wherein when output data transmitted by each processor device is received by the output device, a reference is made to a flag table, and all the output data is transmitted to its own device. If not, the programmable controller system comprises means for discarding the received data and notifying the transmitting processor device that the data has been discarded.
【請求項6】 請求項3または請求項4記載のプログラ
マブルコントローラシステムにおいて、 各プロセッサ装置が送信したフラグテーブルが出力装置
へ受信されると、既に格納されている他のプロセッサ装
置のフラグテーブルを参照し、出力データが他のプロセ
ッサ装置の出力データと重複して出力バッファの同一の
アドレス領域を指定していた場合は、両プロセッサ装置
に対して重複している旨を通知するとともに重複位置情
報を送信する手段を備えたことを特徴とするプログラマ
ブルコントローラシステム。
6. The programmable controller system according to claim 3, wherein when the flag table transmitted by each processor device is received by the output device, the flag table of another processor device already stored is referred to. However, if the output data overlaps with the output data of another processor and specifies the same address area of the output buffer, both processors are notified of the overlap and the duplicate position information is A programmable controller system comprising a transmitting unit.
【請求項7】 請求項3または請求項4記載のプログラ
マブルコントローラシステムにおいて、 各プロセッサ装置が送信したフラグテーブルが出力装置
へ受信されると、その発信元プロセッサ装置のフラグテ
ーブルが既に格納されているか否かを判別する手段と、 発信元プロセッサ装置のフラグテーブルが既に格納され
ている場合は、新規に受信したフラグテーブルを格納し
て更新する手段と、 発信元プロセッサ装置のフラグテーブルが格納されてい
ない場合は、受信したフラグテーブルを格納する手段
と、 を備えたことを特徴とするプログラマブルコントローラ
システム。
7. The programmable controller system according to claim 3, wherein when the flag table transmitted by each processor device is received by the output device, whether the flag table of the source processor device is already stored. Means for determining whether or not the flag table of the source processor device has been stored, means for storing and updating a newly received flag table, and a flag table for the source processor device. A means for storing the received flag table if not present, comprising:
JP17464696A 1996-07-04 1996-07-04 Programmable controller system Expired - Lifetime JP3810138B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17464696A JP3810138B2 (en) 1996-07-04 1996-07-04 Programmable controller system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17464696A JP3810138B2 (en) 1996-07-04 1996-07-04 Programmable controller system

Publications (2)

Publication Number Publication Date
JPH1021206A true JPH1021206A (en) 1998-01-23
JP3810138B2 JP3810138B2 (en) 2006-08-16

Family

ID=15982241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17464696A Expired - Lifetime JP3810138B2 (en) 1996-07-04 1996-07-04 Programmable controller system

Country Status (1)

Country Link
JP (1) JP3810138B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752983B1 (en) * 2011-03-15 2011-08-17 オムロン株式会社 PLC CPU unit, PLC system program, and recording medium storing PLC system program
US8706262B2 (en) 2011-03-15 2014-04-22 Omron Corporation CPU unit of PLC, system program for PLC, and recording medium storing system program for PLC

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752983B1 (en) * 2011-03-15 2011-08-17 オムロン株式会社 PLC CPU unit, PLC system program, and recording medium storing PLC system program
WO2012124135A1 (en) * 2011-03-15 2012-09-20 オムロン株式会社 Cpu of plc, system program for plc, and recording medium storing system program for plc
CN102870053A (en) * 2011-03-15 2013-01-09 欧姆龙株式会社 CPU of plc, system program for PLC, and recording medium storing system program for PLC
US8706262B2 (en) 2011-03-15 2014-04-22 Omron Corporation CPU unit of PLC, system program for PLC, and recording medium storing system program for PLC

Also Published As

Publication number Publication date
JP3810138B2 (en) 2006-08-16

Similar Documents

Publication Publication Date Title
US20200195740A1 (en) Subscribe and publish method and server
JP4173401B2 (en) Router, address identification information management server
US20140334492A1 (en) Methods for Dynamically Binding Header Field Identifiers in a Network Control Protocol
JP2016502693A (en) System and method for providing patient care
CN112287216B (en) Information pushing method and device, server and storage medium
JP2003330762A5 (en)
EP4080375A1 (en) Pcie-based data transmission method and device
JP5624997B2 (en) Communication protocol for sharing memory resources among multiple components of a device
EP4084423A1 (en) Pcie-based data transmission method and apparatus
JPH1021206A (en) Programmable controller system
CN110875882A (en) Communication method and communication device
JPWO2020189064A1 (en) Software defined radio
JPWO2011148925A1 (en) Semiconductor device and network routing method and system
JP2001075817A (en) Method for automatically generating specification
JPH07146810A (en) Computer system
WO2022034727A1 (en) Device management system
JP2715737B2 (en) Data communication method
JPH07191922A (en) Programmable controller
CN117651001A (en) Method and device for detecting direct connection equipment by switch, equipment and medium
JPH07219917A (en) Network system
JP3523032B2 (en) Network address management device and recording medium
CN117082033A (en) Method, device, equipment and medium for establishing network connection between storage equipment and host
CN118631653A (en) Gateway configuration method, device, equipment and medium
JP3236158B2 (en) Network processing method for multiple host systems
JP4965765B2 (en) Communication method and communication system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041007

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041109

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060523

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term