JPH10209830A - Input interface circuit and control system using the same - Google Patents
Input interface circuit and control system using the sameInfo
- Publication number
- JPH10209830A JPH10209830A JP1365397A JP1365397A JPH10209830A JP H10209830 A JPH10209830 A JP H10209830A JP 1365397 A JP1365397 A JP 1365397A JP 1365397 A JP1365397 A JP 1365397A JP H10209830 A JPH10209830 A JP H10209830A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- switching element
- input
- input interface
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は入力インタフェース
回路に関し、特に、入力インタフェース回路の小型化，
消費電力低減に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input interface circuit.
It relates to power consumption reduction.
【０００２】[0002]
【従来の技術】制御装置の入力としてスイッチ接点やリ
レー接点が用いられることが多い。これら接点での接触
抵抗は流れる電流に依存し、電流が小さい場合には大き
な接触抵抗を示す。従って、終端抵抗に流れる電流が小
さい場合には入力用接点での接触抵抗が増大し、接触不
良の原因となる。そこで、信頼性の要求される応用分野
では接触不良が発生しないようにするためには接点に流
れる電流を或る値以上にする必要がある。そこで接点に
流れる電流を終端抵抗に流していた。2. Description of the Related Art In many cases, a switch contact or a relay contact is used as an input of a control device. The contact resistance at these contacts depends on the flowing current, and when the current is small, a large contact resistance is exhibited. Therefore, when the current flowing through the terminating resistor is small, the contact resistance at the input contact increases, which causes a contact failure. Therefore, in an application field requiring reliability, the current flowing through the contact needs to be a certain value or more in order to prevent the occurrence of contact failure. Therefore, the current flowing through the contact was passed through the terminating resistor.
【０００３】[0003]
【発明が解決しようとする課題】従来技術は入力回路の
終端抵抗での消費電力，発熱の低減にさらに十分な考慮
が必要である。また終端抵抗での消費電力，発熱の低減
は終端抵抗の機械的寸法を削減する効果もあり、機器の
小型化にもつながる。しかし従来技術では、接触不良の
発生しないようにするために、終端抵抗に流れる電流を
或る値以上にする必要があり、終端抵抗での消費電力，
発熱の低減には限界があった。In the prior art, it is necessary to further consider the reduction of power consumption and heat generation at the terminating resistor of the input circuit. Also, the reduction in power consumption and heat generation by the terminating resistor has the effect of reducing the mechanical dimensions of the terminating resistor, which leads to a reduction in the size of the device. However, in the prior art, in order to prevent the occurrence of contact failure, the current flowing through the terminating resistor needs to be a certain value or more.
There was a limit in reducing heat generation.
【０００４】本発明の目的は、入力接点での接触を確保
しながら入力回路の終端抵抗での消費電力，発熱を低減
することにある。An object of the present invention is to reduce power consumption and heat generation at a terminating resistor of an input circuit while ensuring contact at an input contact.
【０００５】[0005]
【課題を解決するための手段】上記目的を実現するため
に、本発明では、入力接点，終端抵抗に直列にスイッチ
素子を挿入し、入力をサンプリングする瞬間だけスイッ
チ素子を閉じ、それ以外の時間は開けるようにする。In order to achieve the above object, according to the present invention, a switch element is inserted in series with an input contact and a terminating resistor, the switch element is closed only at the moment of sampling the input, and the other time is set. Open.
【０００６】[0006]
【発明の実施の形態】以下図に従い本発明の実施例につ
いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【０００７】図１は本発明の基本的な実施例を示したも
のである。入力接点１はリレーの接点や各種スイッチの
接点で、入力接点１の開閉の状態を認識するのが本発明
が対象とする入力インタフェース回路の機能である。電
源電圧は入力接点１，スイッチング素子２を経由してサ
ンプリング回路４に印加される。サンプリング回路４の
入力インピーダンスは通常大きな値であるために、入力
接点１，スイッチング素子２に流れる電流ｉの大部分は
終端抵抗３に流れる。つまり、終端抵抗３の値により入
力接点１，スイッチング素子２に流れる電流ｉが決定さ
れる。サンプリング回路４はサンプリング制御信号５に
従って印加される電圧をサンプリングし、入力接点１の
開閉を検知する。入力接点１が閉じている場合（オンの
場合）にはサンプリング回路４の入力には電源電圧が印
加されるため、この時にはサンプリング値６としてＨレ
ベルを出力する。入力接点１が開いている場合（オフの
場合）にはサンプリング回路４の入力には電源電圧が印
加されないため、この時にはサンプリング値６としてＬ
レベルを出力する。スイッチング素子２はサンプリング
制御信号５に従って開閉し、サンプリング制御信号５が
到来しているときに閉じ（オンとなり）、それ以外の時
には開く（オフとなる）。つまり、サンプリング回路４
がサンプリングする瞬間だけスイッチング素子２が閉じ
て（オンとなって）電流が流れ、それ以外の時間は開い
て（オフとなって）電流が流れない。本実施例によれ
ば、終端抵抗３で消費される電力を低減することができ
る。FIG. 1 shows a basic embodiment of the present invention. The input contact 1 is a contact of a relay or a contact of various switches, and the function of the input interface circuit to which the present invention is directed is to recognize the open / closed state of the input contact 1. The power supply voltage is applied to the sampling circuit 4 via the input contact 1 and the switching element 2. Since the input impedance of the sampling circuit 4 is usually a large value, most of the current i flowing through the input contact 1 and the switching element 2 flows through the terminating resistor 3. That is, the current i flowing through the input contact 1 and the switching element 2 is determined by the value of the terminating resistor 3. The sampling circuit 4 samples the applied voltage according to the sampling control signal 5 and detects whether the input contact 1 is open or closed. When the input contact 1 is closed (turned on), a power supply voltage is applied to the input of the sampling circuit 4. At this time, an H level is output as the sampling value 6. When the input contact 1 is open (off), the power supply voltage is not applied to the input of the sampling circuit 4.
Output level. The switching element 2 opens and closes according to the sampling control signal 5, and closes (turns on) when the sampling control signal 5 arrives, and opens (turns off) at other times. That is, the sampling circuit 4
The switching element 2 is closed (turned on) and a current flows only at the moment when sampling is performed, and is opened (turned off) at other times and no current flows. According to the present embodiment, the power consumed by the terminating resistor 3 can be reduced.
【０００８】なお、スイッチング素子２を挿入する個所
は他に図１中でＡ，Ｂ，Ｃ，Ｄ点が可能で、同様な効果
が得られる。また、スイッチング素子２としてはリレー
接点，半導体リレー，トランジスタなどの半導体素子な
どが使用できる。The switching element 2 can be inserted at points A, B, C, and D in FIG. 1, and the same effect can be obtained. Further, as the switching element 2, a semiconductor element such as a relay contact, a semiconductor relay, or a transistor can be used.
【０００９】図２はサンプリング回路４の実施例であ
る。図のようにＤ−フリップフロップ４０によるラッチ
によりサンプリング回路４を構成することができる。な
お、本実施例では示していないが、耐ノイズ性を高める
ためにＤ−フリップフロップ４０の入力側にフォトカッ
プラを挿入して電気的に絶縁することも可能である。図
３はスイッチング素子２での遅延を考慮した実施例であ
る。スイッチング素子２の遅延特性によりサンプリング
制御信号５がオンとなってからスイッチング素子２が閉
じるまでに時間がかかる。従って、図４に示すように遅
延素子１２でこの遅延時間に相当する時間がたってか
ら、サンプリング回路４にサンプリング制御信号５′を
入力してサンプリングをさせる。FIG. 2 shows an embodiment of the sampling circuit 4. As shown in the figure, the sampling circuit 4 can be configured by the latch by the D-flip-flop 40. Although not shown in the present embodiment, it is also possible to insert a photocoupler on the input side of the D-flip-flop 40 to electrically insulate it in order to improve noise resistance. FIG. 3 shows an embodiment in which the delay in the switching element 2 is considered. Due to the delay characteristic of the switching element 2, it takes time from when the sampling control signal 5 is turned on to when the switching element 2 is closed. Therefore, as shown in FIG. 4, after a time corresponding to the delay time has elapsed in the delay element 12, the sampling control signal 5 'is input to the sampling circuit 4 to perform sampling.
【００１０】図５はサンプリング制御信号５，遅延させ
たサンプリング制御信号５′を情報処理部１１で生成す
る実施例である。情報処理部１１では図６に示すシーケ
ンスに従ってサンプリング制御信号５，遅延させたサン
プリング制御信号５′を生成する。先ずステップ１０１
ではサンプリング制御信号５をオンとすることによりス
イッチ素子２を閉じる。ステップ１０２ではスイッチ素
子２の動作遅延時間だけ待ち、ステップ１０３でサンプ
リング制御信号５′をオンとすることでサンプリングす
る。なおサンプリング制御信号５′はオンしたあとはサ
ンプリング終了後直ちにオフにしてもよい。ステップ１
０４ではサンプリング終了後直ちにサンプリング制御信
号５をオフにしてスイッチ素子２を開いて電流ｉを止め
て終端抵抗３での消費電力を低減する。入力接点１が閉
じている場合の一連のステップの電流ｉの変化は図７の
通りである。なお、入力接点１が開いている場合の電流
ｉの変化は図８の通りである。FIG. 5 shows an embodiment in which the information processing section 11 generates a sampling control signal 5 and a delayed sampling control signal 5 '. The information processing section 11 generates a sampling control signal 5 and a delayed sampling control signal 5 'in accordance with the sequence shown in FIG. First, step 101
Then, the switching element 2 is closed by turning on the sampling control signal 5. In step 102, the operation waits for the operation delay time of the switch element 2, and in step 103, sampling is performed by turning on the sampling control signal 5 '. After the sampling control signal 5 'is turned on, it may be turned off immediately after the sampling is completed. Step 1
In step 04, the sampling control signal 5 is turned off immediately after the sampling is completed, the switch element 2 is opened, the current i is stopped, and the power consumption in the terminating resistor 3 is reduced. FIG. 7 shows changes in the current i in a series of steps when the input contact 1 is closed. The change in the current i when the input contact 1 is open is as shown in FIG.
【００１１】本実施例によれば図９に示すように制御フ
レームの極めて一部の時間しか電流ｉが流れないため
に、終端抵抗３での消費電力を著しく削減することがで
きる。例えば、制御フレームが１０ｍｓ、電流ｉが流れ
る時間が０.１ｍｓ 、サンプリングは１制御フレームに
つき１回とすると電流ｉが流れるデューティサイクルは
１％となり、本発明により終端抵抗３での消費電力が１
／１００となる。従って終端抵抗３に電力容量の小さな
抵抗器を使用でき、機器の小型化が図れる。またさら
に、機器内での発熱が小さくなるために、放熱のための
通気穴などのスペースが不要となりさらに小型化が可能
となる。According to the present embodiment, as shown in FIG. 9, the current i flows only for a very small part of the time of the control frame, so that the power consumption at the terminating resistor 3 can be significantly reduced. For example, if the control frame is 10 ms, the time during which the current i flows is 0.1 ms, and the sampling is performed once per control frame, the duty cycle at which the current i flows is 1%.
/ 100. Therefore, a resistor having a small power capacity can be used for the terminating resistor 3, and the size of the device can be reduced. Further, since heat generation in the device is reduced, a space such as a vent hole for heat radiation is not required, and the size can be further reduced.
【００１２】図１０は入力インタフェース回路でのstuc
k−at 故障を検出するために交番信号を用いてフェール
セーフとした実施例である。本実施例ではスイッチング
素子２が閉じている時だけではなく開いている時もサン
プリングする。スイッチング素子２が閉じている時にサ
ンプリング値６がＨで、開いているときのサンプリング
値６がＬである時には入力接点１が閉じていると認識
し、スイッチング素子２が閉じている時にサンプリング
値６がＬで、開いているときのサンプリング値６がＬで
ある時には入力接点１が開いていると認識し、スイッチ
ング素子２が閉じている時にサンプリング値６がＨで、
開いているときのサンプリング値６がＨである時には入
力インタフェース回路でのstuck−at−1故障と認識す
る。先ず、ステップ１００ではスイッチ素子２を閉じる
前に開いた状態でサンプリングする。ステップ１０１で
はサンプリング制御信号５をオンとすることによりスイ
ッチ素子２を閉じる。ステップ１０２ではスイッチ素子
２の動作遅延時間だけ待ち、ステップ１０３でサンプリ
ング制御信号５′をオンとすることでサンプリングす
る。なおサンプリング制御信号５′はオンしたあとはサ
ンプリング終了後直ちにオフにしてもよい。ステップ１
０４ではサンプリング終了後直ちにサンプリング制御信
号５をオフにしてスイッチ素子２を開いて電流ｉを止め
て終端抵抗３での消費電力を低減する。一連のステップ
の入力接点１が閉じている場合の電流ｉの変化は図１１
の通りである。FIG. 10 is a diagram showing a stuc in an input interface circuit.
This is an embodiment in which an alternating signal is used to detect a k-at failure and fail-safe. In this embodiment, sampling is performed not only when the switching element 2 is closed but also when it is open. When the sampling value 6 is H when the switching element 2 is closed, and when the sampling value 6 when the switching element 2 is open is L, it is recognized that the input contact 1 is closed. Is L, and when the sampling value 6 when open is L, it is recognized that the input contact 1 is open, and when the switching element 2 is closed, the sampling value 6 is H,
When the sampling value 6 at the time of opening is H, it is recognized as a stuck-at-1 failure in the input interface circuit. First, in step 100, sampling is performed in an open state before the switch element 2 is closed. In step 101, the switching element 2 is closed by turning on the sampling control signal 5. In step 102, the operation waits for the operation delay time of the switch element 2, and in step 103, sampling is performed by turning on the sampling control signal 5 '. After the sampling control signal 5 'is turned on, it may be turned off immediately after the sampling is completed. Step 1
In step 04, the sampling control signal 5 is turned off immediately after the sampling is completed, the switch element 2 is opened, the current i is stopped, and the power consumption in the terminating resistor 3 is reduced. The change in the current i when the input contact 1 in a series of steps is closed is shown in FIG.
It is as follows.
【００１３】本実施例によれば図１２に示すように制御
フレームの極めて一部の時間しか電流ｉが流れないため
に、終端抵抗３での消費電力を著しく削減することがで
きる。According to the present embodiment, as shown in FIG. 12, the current i flows only for a very short time of the control frame, so that the power consumption at the terminating resistor 3 can be significantly reduced.
【００１４】実施例は入力接点が一つの場合を例にして
説明した。実際の制御機器では図１３に示すように複数
の入力接点１に入力が接続される。その場合、入力接点
個別のスイッチング素子２を付加していては、消費電力
低減による制御機器の小型化、低価格化の効果は薄れて
しまう。そこで図１４，図１５に示すように複数の入力
接点１の共通（コモン）線にスイッチング素子２を付加
すれば、制御機器の小型化，低価格化の効果を高めるこ
とができる。The embodiment has been described by taking as an example the case where there is one input contact. In an actual control device, inputs are connected to a plurality of input contacts 1 as shown in FIG. In this case, if the switching element 2 for each input contact is added, the effect of reducing the size and cost of the control device due to the reduction in power consumption is diminished. Therefore, by adding the switching element 2 to the common line of the plurality of input contacts 1 as shown in FIGS. 14 and 15, the effect of reducing the size and cost of the control device can be enhanced.
【００１５】[0015]
【発明の効果】本発明によれば、入力接点での接触を確
保しながら入力回路の終端抵抗での消費電力，発熱を低
減することができ、ひいては電子機器の小型化，低価格
化が可能となる。According to the present invention, it is possible to reduce the power consumption and the heat generated by the terminating resistor of the input circuit while securing the contact at the input contact, and it is possible to reduce the size and cost of the electronic device. Becomes
【図１】本発明の基本的な実施例の回路図。FIG. 1 is a circuit diagram of a basic embodiment of the present invention.
【図２】サンプリング回路４にＤ−フリップフロップを
使用した実施例の回路図。FIG. 2 is a circuit diagram of an embodiment using a D-flip-flop for a sampling circuit 4.
【図３】スイッチング素子２の遅延時間を考慮した実施
例の回路図。FIG. 3 is a circuit diagram of an embodiment in which a delay time of the switching element 2 is considered.
【図４】図３の実施例の動作波形図。FIG. 4 is an operation waveform diagram of the embodiment of FIG.
【図５】スイッチング素子の開閉、またはサンプリング
が情報処理部により制御される実施例の回路図。FIG. 5 is a circuit diagram of an embodiment in which switching of a switching element or sampling is controlled by an information processing unit.
【図６】図５の実施例のためのアルゴリズムのフローチ
ャート。FIG. 6 is a flowchart of an algorithm for the embodiment of FIG.
【図７】図５の実施例の動作波形図。FIG. 7 is an operation waveform diagram of the embodiment of FIG. 5;
【図８】図５の実施例の動作波形図。8 is an operation waveform diagram of the embodiment of FIG.
【図９】図５の実施例の動作タイミングチャート。9 is an operation timing chart of the embodiment in FIG.
【図１０】交番信号を用いた実施例のためのアルゴリズ
ムのフローチャート。FIG. 10 is a flowchart of an algorithm for an embodiment using an alternating signal.
【図１１】図１０の実施例の動作波形図。11 is an operation waveform diagram of the embodiment of FIG.
【図１２】図１０の実施例の動作タイミングチャート。FIG. 12 is an operation timing chart of the embodiment in FIG. 10;
【図１３】制御システムの実施例のブロック図。FIG. 13 is a block diagram of an embodiment of a control system.
【図１４】スイッチング素子２を共通線に挿入した実施
例の回路図。FIG. 14 is a circuit diagram of an embodiment in which the switching element 2 is inserted into a common line.
【図１５】スイッチング素子２を共通線に挿入した実施
例の回路図。FIG. 15 is a circuit diagram of an embodiment in which the switching element 2 is inserted into a common line.
１…入力接点、２…スイッチング素子、３…終端抵抗、
４…サンプリング回路、５，５′…サンプリング制御信
号。1 input contact, 2 switching element, 3 termination resistor,
4: sampling circuit, 5, 5 ': sampling control signal.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 糟谷 直大 茨城県ひたちなか市市毛1070番地 株式会 社日立製作所水戸工場内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Naohiro Kasuya 1070 Ma, Hitachinaka-shi, Ibaraki Pref. Hitachi, Ltd. Mito Plant
Claims (10)
されるスイッチング素子を有し、 サンプリング以前に上記スイッチング素子を閉じ、サン
プリングの後に上記スイッチング素子を開くことを特徴
とする入力インタフェース回路。1. An input interface circuit comprising a sampling circuit and a switching element connected in series to an input contact, wherein the switching element is closed before sampling and the switching element is opened after sampling.
イミングが、上記スイッチング素子の遅延時間以上前で
あるスイッチング素子。2. The switching element according to claim 1, wherein a timing of closing the switching element before sampling is earlier than a delay time of the switching element.
報処理部により制御される入力インタフェース回路。3. The input interface circuit according to claim 1, wherein opening / closing or sampling of the switching element is controlled by an information processing unit.
た共通な線に前記スイッチング素子が挿入されている入
力インタフェース回路。4. The input interface circuit according to claim 1, wherein the input interface has a plurality of the input contacts, and the switching element is inserted into a common line connected to the plurality of the input contacts.
されるスイッチング素子を有し、 第１のサンプリングの後、第２のサンプリング以前に上
記スイッチング素子を閉じ、第２のサンプリングの後に
上記スイッチング素子を開くことを特徴とする入力イン
タフェース回路。5. A sampling circuit and a switching element connected in series to an input contact, wherein the switching element is closed after the first sampling and before the second sampling, and the switching element is closed after the second sampling. An input interface circuit characterized by opening.
イミングが、上記スイッチング素子の遅延時間以上前で
あるスイッチング素子。6. The switching element according to claim 5, wherein a timing of closing the switching element before sampling is earlier than a delay time of the switching element.
報処理部により制御される入力インタフェース回路。7. The input interface circuit according to claim 5, wherein opening / closing or sampling of the switching element is controlled by an information processing unit.
共通な線に前記スイッチング素子が挿入されている入力
インタフェース回路。8. The input interface circuit according to claim 1, wherein the input interface has a plurality of the input contacts, and the switching element is inserted into a common line connected to the plurality of the input contacts.
を有し、上記第１のサンプリングの結果が低レベルで上
記第２のサンプリングの結果が高レベルの時、前記入力
接点が閉じていると認識するフェールセーフシステム。9. An input interface circuit according to claim 5, wherein the input contact is closed when the result of the first sampling is low and the result of the second sampling is high. Fail safe system to recognize.
ェース回路と入力インタフェース回路から入力された情
報を処理する情報処理部とからなり、 上記スイッチング素子の開閉、またはサンプリングが情
報処理部により制御される制御システム。10. An input interface circuit according to claim 1 or 5, and an information processing unit for processing information input from the input interface circuit, wherein the switching element is opened or closed or sampling is controlled by the information processing unit. Control system.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01365397A JP3572844B2 (en) | 1997-01-28 | 1997-01-28 | Input interface circuit and control system using input interface circuit |
| DE1997637573 DE69737573T2 (en) | 1996-10-29 | 1997-10-27 | Redundant data processing system |
| DE1997618129 DE69718129T2 (en) | 1996-10-29 | 1997-10-27 | Redundant data processing system |
| EP19970118646 EP0840225B1 (en) | 1996-10-29 | 1997-10-27 | Redundant information processing system |
| EP02014725A EP1291740B1 (en) | 1996-10-29 | 1997-10-27 | Redundant information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01365397A JP3572844B2 (en) | 1997-01-28 | 1997-01-28 | Input interface circuit and control system using input interface circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209830A true JPH10209830A (en) | 1998-08-07 |
| JP3572844B2 JP3572844B2 (en) | 2004-10-06 |
Family
ID=11839190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01365397A Expired - Fee Related JP3572844B2 (en) | 1996-10-29 | 1997-01-28 | Input interface circuit and control system using input interface circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3572844B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008038508A1 (en) | 2007-08-20 | 2009-04-09 | Nec Electronics Corp., Kawasaki | Differential transmitter, differential receiver, signal transmitter and signal transmission system |
-
1997
- 1997-01-28 JP JP01365397A patent/JP3572844B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008038508A1 (en) | 2007-08-20 | 2009-04-09 | Nec Electronics Corp., Kawasaki | Differential transmitter, differential receiver, signal transmitter and signal transmission system |
| US8045626B2 (en) | 2007-08-20 | 2011-10-25 | Renesas Electronics Corporation | Differential transmitter, differential receiver, signal transmitter, and signal transmitting system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3572844B2 (en) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2563215B2 (en) | Semiconductor integrated circuit device | |
| US20070108845A1 (en) | Electrical Switching Circuit | |
| ATE214840T1 (en) | HYBRID POWER RELAY | |
| JPH11234893A (en) | Controller for contact circuit breaker device with separable contact | |
| JP3572844B2 (en) | Input interface circuit and control system using input interface circuit | |
| EP3631936A1 (en) | Input circuit capable of reducing dark current | |
| CN115831666A (en) | Relay control method, relay control device, electronic apparatus, and storage medium | |
| JPH06208814A (en) | Switch device for connection and dis- connection of zero-crossing ac voltage source to ac load line | |
| JPH0677125U (en) | Control device for electromagnetic switch | |
| JP3847417B2 (en) | System for switching between standby state and start-up state of information processing device and analog switch | |
| JP3031101B2 (en) | Circuit breaker | |
| KR102085340B1 (en) | Watchdog monitoring system that utilizes a disable application to monitor operation of an enable application | |
| JPS59186221A (en) | Switching controller of relay contact | |
| JP2559639Y2 (en) | Power supply control device | |
| JP3786155B2 (en) | controller | |
| CN217335187U (en) | Uninterrupted power supply system | |
| JPH08153439A (en) | Load control device | |
| JPH0353950B2 (en) | ||
| JP2002043902A (en) | Chattering elimination circuit | |
| JPS59221921A (en) | Semiconductor switch and relay on/off control circuit | |
| JPH11283457A (en) | Converter | |
| CN116569295A (en) | Method for detecting a switching state of a switching contact of an electromechanical switching device having at least one contact pair and circuit arrangement for detecting a switching state | |
| JP2878606B2 (en) | D / A conversion circuit | |
| JP2002158573A (en) | Load-driving device and driving method for load circuit | |
| SU1228265A1 (en) | Relay flip-flop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040621 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |