JPH10209776A - Power amplifier - Google Patents

Power amplifier

Info

Publication number
JPH10209776A
JPH10209776A JP9009741A JP974197A JPH10209776A JP H10209776 A JPH10209776 A JP H10209776A JP 9009741 A JP9009741 A JP 9009741A JP 974197 A JP974197 A JP 974197A JP H10209776 A JPH10209776 A JP H10209776A
Authority
JP
Japan
Prior art keywords
output
circuit
load
signal
loads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9009741A
Other languages
Japanese (ja)
Inventor
Akira Usui
旭 碓氷
Koji Taya
浩二 田谷
Kenichi Kokubo
憲一 小久保
Takayuki Taira
隆行 平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9009741A priority Critical patent/JPH10209776A/en
Publication of JPH10209776A publication Critical patent/JPH10209776A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power amplifier by which power consumption is reduced and a distortion factor of an output signal within a full output range is improved. SOLUTION: An input signal is amplified by a nonlinear amplifier circuit 10, from which positive and negative output half-wave signals, whose output DC voltage is set to a ground level, are produced. The positive output half wave signal is amplified by output amplifier circuits 11, 13 and the negative output half-wave signal is amplified by output amplifier circuits 12, 14. When the input signal is higher than a reference voltage Vref2, a load 8 is BTL-driven by the output amplifier circuits 11, 12 and a load 9 is BTL-driven by the output amplifier circuits 13, 14. When the input signal is lower than the Vref2, the loads 8, 9 are connected directly, and the loads 8, 9 are BTL-driven by the output amplifier circuits 11, 14 as asingle load.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電気自動車に用い
て好適な電力増幅装置に関する。
The present invention relates to a power amplifying device suitable for use in an electric vehicle.

【0002】[0002]

【従来の技術】これまで、電力損失を低減することを目
的とした電力増幅装置が提案されており、特開平6−3
18830号公報に開示されるように、入力信号レベル
に応じて負荷に対する駆動形式を変更するものがあっ
た。図4はこのような従来の電力増幅装置を示す図であ
る。
2. Description of the Related Art Heretofore, a power amplifying device aimed at reducing power loss has been proposed.
As disclosed in Japanese Patent Publication No. 18830, there has been a technique in which a drive type for a load is changed according to an input signal level. FIG. 4 shows such a conventional power amplifying device.

【0003】図2において、入力オーディオ信号がウィ
ンドウコンパレータ1のウィンドウ内にあるとき、ウィ
ンドウコンパレータ1からの切換信号によって、切換回
路2及び3の可動端子は図示の状態になる。入力オーデ
ィオ信号は非反転出力増幅回路4及び反転出力増幅回路
7で増幅された後、負荷8及び9に供給される。また、
非反転増幅回路6の入力端が接地されるので、その出力
信号がVcc/2となる。その為、非反転及び反転出力
増幅回路4及び7の出力端が交流的に接地され、負荷8
及び9は非反転及び反転出力増幅回路4及び7の出力信
号によってシングルエンド方式で駆動される。
In FIG. 2, when the input audio signal is within the window of the window comparator 1, the switching signals from the window comparator 1 bring the movable terminals of the switching circuits 2 and 3 into the state shown in the figure. The input audio signal is amplified by the non-inverted output amplifier circuit 4 and the inverted output amplifier circuit 7, and then supplied to loads 8 and 9. Also,
Since the input terminal of the non-inverting amplifier 6 is grounded, the output signal becomes Vcc / 2. Therefore, the output terminals of the non-inverting and inverting output amplifier circuits 4 and 7 are AC grounded, and the load 8
And 9 are driven in a single-ended manner by the output signals of the non-inverting and inverting output amplifier circuits 4 and 7.

【0004】また、入力オーディオ信号がウインドウ外
にあると、ウィンドウコンパレータ1の切換信号により
切換回路2及び3の可動端子は図示と逆の状態になる。
その為、非反転及び反転出力増幅回路4及び5は入力オ
ーディオ信号を増幅し、負荷8をBTL駆動するととも
に、非反転及び反転出力増幅回路6及び7は負荷9をB
TL駆動する。
When the input audio signal is out of the window, the movable terminals of the switching circuits 2 and 3 are reversed by the switching signal of the window comparator 1 as shown in the figure.
Therefore, the non-inverted and inverted output amplifier circuits 4 and 5 amplify the input audio signal and drive the load 8 by BTL, and the non-inverted and inverted output amplifier circuits 6 and 7
TL drive is performed.

【0005】よって、入力オーディ信号が小のとき、図
4の回路がシングルエンド増幅回路の形態になるととも
に、入力オーディオ信号が大のとき、BTL増幅回路の
形態になる。図5(ロ)のように、シングルエンド増幅
回路の消費電力(点線C)はBTL増幅回路の消費電力
(実線D)より小さいため、入力オーディオ信号が小の
ときに相対的に消費電力が少なくなる。
Therefore, when the input audio signal is small, the circuit of FIG. 4 is in the form of a single-ended amplifier, and when the input audio signal is large, it is in the form of a BTL amplifier. As shown in FIG. 5B, the power consumption of the single-ended amplifier circuit (dotted line C) is smaller than that of the BTL amplifier circuit (solid line D). Therefore, when the input audio signal is small, the power consumption is relatively small. Become.

【0006】[0006]

【発明が解決しようとする課題】図5(イ)のように、
シングルエンド増幅回路(点線A)及びBTL増幅回路
(実線B)の出力電力と歪率との関係を示すと、BTL
増幅回路はシングルエンド増幅回路より高出力側まで良
好な歪率を保つことができる。また、図5(ロ)のよう
にシングルエンド増幅回路及びBTL増幅回路の出力電
力と消費電力との関係を示すと、シングルエンド増幅回
路はBTL増幅回路より低出力側でのみ、消費電力が削
減される。図5(イ)と図5(ロ)とを照らし合わせて
みると、シングルエンド増幅回路の形態に変えて消費電
力を削減しようとする領域Xでは、シングルエンド増幅
回路の出力信号の歪率が悪化する。つまり、図4の回路
では、シングルエンド増幅回路の形態になったとき、出
力信号の歪率が悪化するという問題があった。
Problems to be solved by the invention As shown in FIG.
The relationship between the output power of the single-ended amplifier circuit (dotted line A) and the output power of the BTL amplifier circuit (solid line B) and the distortion factor is as follows.
The amplifier circuit can maintain a good distortion factor up to a higher output side than the single-ended amplifier circuit. FIG. 5B shows the relationship between the output power and the power consumption of the single-ended amplifier circuit and the BTL amplifier circuit. The single-ended amplifier circuit reduces power consumption only on the lower output side than the BTL amplifier circuit. Is done. 5 (b) and FIG. 5 (b), in a region X where the power consumption is to be reduced by changing to a single-ended amplifier circuit, the distortion rate of the output signal of the single-ended amplifier circuit is lower. Getting worse. That is, the circuit of FIG. 4 has a problem that the distortion rate of the output signal is deteriorated when a single-ended amplifier circuit is used.

【0007】[0007]

【課題を解決するための手段】本発明は、第1乃至第4
出力増幅回路と、一端が前記第1及び第4出力増幅回路
にそれぞれ接続された第1及び第2負荷と、前記第1乃
至第4出力増幅回路の出力信号を非線形加算する非線形
加算回路と、入力信号を増幅し、前記第1乃至第4出力
増幅回路の入力信号を発生するとともに、出力直流電圧
が前記非線形加算回路の出力信号に応じて制御される非
線形増幅回路と、前記入力信号、または、前記第1乃至
第4出力増幅回路のうち少なくとも1つの出力信号のレ
ベルに応じて、前記第2及び第3出力増幅回路の出力端
と、前記第1及び第2負荷の他端との接続を選択的に切
り換える切換回路と、を備えることを特徴とする。
According to the present invention, there are provided first to fourth aspects.
An output amplifier circuit, first and second loads each having one end connected to the first and fourth output amplifier circuits, and a non-linear addition circuit for non-linearly adding output signals of the first to fourth output amplifier circuits, A non-linear amplifier circuit, which amplifies an input signal to generate an input signal of the first to fourth output amplifier circuits and controls an output DC voltage in accordance with an output signal of the non-linear addition circuit; Connecting the output terminals of the second and third output amplifier circuits to the other ends of the first and second loads in accordance with the level of at least one output signal of the first to fourth output amplifier circuits. And a switching circuit for selectively switching between the two.

【0008】また、前記切換回路は、前記入力信号また
は前記出力増幅回路のうち少なくとも1つの出力信号
が、第1基準信号より小のとき、第1及び第2負荷を直
列接続し、前記第1基準信号より高いとき、前記第2出
力増幅回路を第1負荷の他端に接続し、前記第3出力増
幅回路を第2負荷の他端に接続することを特徴とする。
さらに、前記第1及び第2負荷の間に挿入される第3負
荷をさらに備え、前記切換回路は、前記第2出力増幅回
路の出力端と、前記第1負荷の他端及び第3負荷の一端
との接続を選択的に切り換える第1切換手段と、前記第
3出力増幅回路の出力端と、前記第2及び第3負荷の他
端との接続を選択的に切り換える第2切換手段とから成
ることを特徴とする。
The switching circuit connects the first and second loads in series when at least one of the input signal and the output signal of the output amplifier circuit is smaller than a first reference signal. When the signal is higher than the reference signal, the second output amplifier circuit is connected to the other end of the first load, and the third output amplifier circuit is connected to the other end of the second load.
The switching circuit further includes a third load inserted between the first and second loads, and the switching circuit includes an output terminal of the second output amplifier circuit, the other end of the first load, and a third load. First switching means for selectively switching connection to one end; output terminal of the third output amplifier circuit; and second switching means for selectively switching connection to the other ends of the second and third loads. It is characterized by comprising.

【0009】またさらに、前記第1及び第2切換手段
は、前記入力信号または前記出力増幅回路のうち少なく
とも1つの出力信号が、第2基準信号より小のとき、第
1乃至第3負荷を直列接続するように切り換え、前記第
2基準信号とそれより高い第3基準信号との間にあると
き、前記第2出力増幅回路を第1負荷の他端に接続し、
前記第3出力増幅回路を第2負荷の他端に接続し、前記
第3基準信号より高いとき、前記第2出力増幅回路の出
力端と、前記第1負荷の他端と、第3負荷の一端とを接
続し、前記第3出力増幅回路の出力端と、前記第2及び
第3負荷の他端とを接続することを特徴とする。
Still further, the first and second switching means are configured to connect the first to third loads in series when at least one of the input signal and the output signal of the output amplifier circuit is smaller than a second reference signal. Connecting to connect the second output amplifier circuit to the other end of the first load when between the second reference signal and a higher third reference signal;
The third output amplifying circuit is connected to the other end of the second load, and when the third output signal is higher than the third reference signal, the output end of the second output amplifying circuit, the other end of the first load, and the third load. One end is connected, and the output end of the third output amplifier circuit is connected to the other ends of the second and third loads.

【0010】さらにまた、前記第1乃至第4出力増幅回
路の出力信号のうち、最も高いレベルの出力信号を選択
する選択回路と、該選択回路の出力信号に基づき、前記
第1乃至第4出力増幅回路の電源電圧を発生するレギュ
レータとを備えることを特徴とする。本発明に依れば、
入力信号のレベルに応じて、第2及び第3出力増幅回路
の出力端が第1及び第2負荷にそれぞれ選択的に接続さ
れる。特に、入力信号レベルが基準信号より小であれ
ば、第1及び第2負荷が直接接続され、第1及び第2負
荷を1つの負荷と見なして、第1及び第4出力増幅回路
が第1及び第2負荷をBTL駆動し、入力信号レベルが
基準信号より高いと、第1及び第2負荷に第2及び第3
出力増幅回路の出力端がそれぞれ接続され、第1及び第
2出力増幅回路が第1負荷をBTL駆動し、第3及び第
4出力増幅回路が第2負荷をBTL駆動する。よって、
負荷に対して、第1乃至第4出力増幅回路の接続を変え
ても、常に第1及び第2負荷はBTL駆動される。
Further, a selecting circuit for selecting the highest level output signal from the output signals of the first to fourth output amplifying circuits, and the first to fourth output circuits based on the output signal of the selecting circuit. And a regulator for generating a power supply voltage of the amplifier circuit. According to the present invention,
The output terminals of the second and third output amplifier circuits are selectively connected to the first and second loads, respectively, according to the level of the input signal. In particular, if the input signal level is lower than the reference signal, the first and second loads are directly connected, the first and second loads are regarded as one load, and the first and fourth output amplifier circuits are connected to the first and fourth outputs. When the input signal level is higher than the reference signal, the second and third loads are applied to the first and second loads.
The output terminals of the output amplifier circuits are respectively connected, the first and second output amplifier circuits drive the first load by BTL, and the third and fourth output amplifier circuits drive the second load by BTL. Therefore,
Even if the connection of the first to fourth output amplifier circuits is changed with respect to the load, the first and second loads are always driven by the BTL.

【0011】[0011]

【発明の実施の形態】図1は本発明の実施の形態を示す
図であり、10は入力信号を増幅するとともにアースに
近い直流電圧を発生する非線形増幅回路、11及び12
は非線形増幅回路10の正及び負出力信号をそれぞれ増
幅し、負荷8に対してBTL接続された出力増幅回路、
13及び14は非線形増幅回路10の正及び負出力信号
をそれぞれ増幅し、負荷9に対してBTL接続された出
力増幅回路、15は出力増幅回路11乃至14の出力信
号を非線形加算する非線形加算回路、16は非線形加算
回路15の出力信号と基準電圧Vref1とを比較し、
その差に応じた出力信号を非線形増幅回路の共通端子C
に印加する差動増幅回路、17は切換信号発生回路とな
る入力信号のレベルと基準電圧Vref2とを比較する
比較回路、18及び19は比較回路17の出力信号に応
じて、出力増幅回路12及び13と負荷8及び9との接
続を切り換える切換回路、20は出力増幅回路11乃至
14の出力信号のうち最も高い出力信号を選択する選択
回路、21は選択回路20の出力信号に応じてスイッチ
ングし、出力増幅回路11乃至14の電源電圧VDを発
生するスイッチングレギュレータである。
FIG. 1 is a diagram showing an embodiment of the present invention. Numeral 10 denotes a non-linear amplifier circuit for amplifying an input signal and generating a DC voltage close to the ground.
Amplifies the positive and negative output signals of the non-linear amplifier circuit 10, respectively, and an output amplifier circuit BTL-connected to the load 8;
Reference numerals 13 and 14 amplify the positive and negative output signals of the nonlinear amplifier circuit 10, respectively, and BTL-connected output amplifier circuits to the load 9, and 15 a nonlinear addition circuit for nonlinearly adding the output signals of the output amplifier circuits 11 to 14. , 16 compare the output signal of the non-linear addition circuit 15 with the reference voltage Vref1,
The output signal corresponding to the difference is sent to the common terminal C of the nonlinear amplifier circuit.
, A comparison circuit 17 for comparing the level of an input signal serving as a switching signal generation circuit with a reference voltage Vref2, and 18 and 19 according to an output signal of the comparison circuit 17, A switching circuit for switching the connection between 13 and the loads 8 and 9, a selection circuit 20 for selecting the highest output signal among the output signals of the output amplifier circuits 11 to 14, and a switching circuit 21 in accordance with the output signal of the selection circuit 20. , A switching regulator for generating the power supply voltage VD of the output amplifier circuits 11 to 14.

【0012】図1において、入力信号は比較回路17に
印加され、基準電圧Vref2と比較される。入力信号
が基準電圧Vref2より高いとき、比較回路17の出
力信号aに応じて切換回路18及び19の可動端子は図
示の状態になり、負荷8に出力増幅回路11及び12が
接続され、負荷9に出力増幅回路13及び14が接続さ
れる。このような接続状態において、入力信号は非線形
増幅回路10で増幅され、その正及び負出力端子から互
いに逆相の図3のような出力半波信号b及びcが発生す
る。出力半波信号bは出力増幅回路11及び13で増幅
され、出力半波信号cは出力増幅回路12及び14で増
幅される。出力増幅回路11及び12の出力信号d及び
eにより負荷8がBTL駆動され、出力増幅回路13及
び14の出力信号f及びgにより負荷9がBTL駆動さ
れる。
In FIG. 1, an input signal is applied to a comparison circuit 17 and compared with a reference voltage Vref2. When the input signal is higher than the reference voltage Vref2, the movable terminals of the switching circuits 18 and 19 are brought into the illustrated state in accordance with the output signal a of the comparison circuit 17, and the output amplifier circuits 11 and 12 are connected to the load 8; Are connected to output amplifier circuits 13 and 14. In such a connection state, the input signal is amplified by the nonlinear amplifier circuit 10, and output half-wave signals b and c having opposite phases to each other are generated from the positive and negative output terminals as shown in FIG. The output half-wave signal b is amplified by the output amplifier circuits 11 and 13, and the output half-wave signal c is amplified by the output amplifier circuits 12 and 14. The load 8 is BTL-driven by the output signals d and e of the output amplifier circuits 11 and 12, and the load 9 is BTL-driven by the output signals f and g of the output amplifier circuits 13 and 14.

【0013】また、入力信号が基準電圧Vref2より
低いとき、比較回路17の出力信号aにより切換回路1
8及び19の可動端子は図示と逆の状態になり、負荷8
及び9が直接接続され、出力増幅回路11及び14がそ
れぞれ負荷8及び9に接続される。この状態で、非線形
増幅回路10の出力信号b及びcは出力増幅回路11及
び14でそれぞれ増幅される。出力増幅回路11及び1
4の出力信号d及びgは負荷8及び9にそれぞれ供給さ
れ、負荷8及び9は出力増幅回路11及び14から成る
1組のBTL増幅回路に対する1つの負荷としてBTL
駆動される。
When the input signal is lower than the reference voltage Vref2, the switching circuit 1
The movable terminals 8 and 19 are in the opposite state to those shown in the figure, and the load 8
And 9 are directly connected, and output amplifier circuits 11 and 14 are connected to loads 8 and 9, respectively. In this state, the output signals b and c of the nonlinear amplifier 10 are amplified by the output amplifiers 11 and 14, respectively. Output amplification circuits 11 and 1
4 are supplied to loads 8 and 9, respectively, and the loads 8 and 9 serve as BTL as one load for a set of BTL amplifier circuits composed of output amplifier circuits 11 and 14.
Driven.

【0014】入力信号が基準電圧Vref2より低くと
も高くとも、即ち、負荷8及び9と出力増幅回路12及
び13との接続状態が変わっても、常に負荷はBTL駆
動される。BTL駆動の場合、図5(イ)のように、大
きい出力電力まで良好な歪率を持続させることができ
る。その為、負荷と出力増幅回路との接続が切り換わっ
ても、歪率の悪化を防止できる。
Even if the input signal is lower or higher than the reference voltage Vref2, that is, even if the connection state between the loads 8 and 9 and the output amplifier circuits 12 and 13 is changed, the load is always driven by the BTL. In the case of the BTL drive, as shown in FIG. 5A, a good distortion rate can be maintained up to a large output power. Therefore, even if the connection between the load and the output amplifier circuit is switched, deterioration of the distortion factor can be prevented.

【0015】尚、入力信号が低いとき、負荷8及び9は
直列に接続されるので、負荷8及び9の値をRLとする
と、負荷の値は2・RLになり、負荷8及び9の個別の
値より大きくなる。一般に、電力増幅装置において、同
一の出力信号に対して、負荷の値が大きくなると、負荷
に流れる電流が少なくなり、消費電力を削減することが
できる。つまり、入力信号が低いときに、負荷8及び9
に流れる電流を削減することができるので、消費電力を
低減することができる。よって、図1の回路では、消費
電力の低減と良好な歪率とを両立することができる。
When the input signal is low, the loads 8 and 9 are connected in series. If the value of the loads 8 and 9 is RL, the value of the load is 2 · RL. Larger than the value of. In general, in a power amplifying device, when the value of a load increases for the same output signal, the current flowing through the load decreases, and power consumption can be reduced. That is, when the input signal is low, the loads 8 and 9
Can be reduced, so that power consumption can be reduced. Therefore, the circuit of FIG. 1 can achieve both a reduction in power consumption and a favorable distortion factor.

【0016】ところで、出力増幅回路11乃至14の出
力信号d乃至gは非線形加算回路15で非線形加算され
る。非線形加算回路15は、出力信号d及びgのレベル
が所定レベル以下のとき加算回路として動作し、出力信
号d乃至gのレベルが所定レベル以上のときクランプ回
路として動作するものである。非線形加算回路15の出
力信号は、差動増幅回路16の負入力端子に印加され、
正入力端子の基準電圧Vref1と比較される。差動増
幅回路16は非線形加算回路15の出力信号と基準電圧
Vref1との差に応じた出力信号を発生し、非線形増
幅回路10の共通端子Cに印加される。非線形増幅回路
10の出力直流電圧は共通端子Cの入力信号によって制
御され、非線形増幅回路10の出力直流電圧が図3のよ
うにアースに近いレベルに設定される。その為、図3の
ように、出力増幅回路11乃至14の出力信号d乃至g
は半波出力信号となる。
The output signals d to g of the output amplifier circuits 11 to 14 are nonlinearly added by a nonlinear addition circuit 15. The nonlinear addition circuit 15 operates as an addition circuit when the levels of the output signals d and g are equal to or lower than a predetermined level, and operates as a clamp circuit when the levels of the output signals d to g are equal to or higher than the predetermined level. The output signal of the non-linear addition circuit 15 is applied to the negative input terminal of the differential amplification circuit 16,
This is compared with the reference voltage Vref1 of the positive input terminal. The differential amplifier circuit 16 generates an output signal corresponding to the difference between the output signal of the nonlinear addition circuit 15 and the reference voltage Vref1, and is applied to the common terminal C of the nonlinear amplification circuit 10. The output DC voltage of the nonlinear amplifier circuit 10 is controlled by the input signal of the common terminal C, and the output DC voltage of the nonlinear amplifier circuit 10 is set to a level close to the ground as shown in FIG. Therefore, as shown in FIG. 3, the output signals d to g of the output amplifier circuits 11 to 14 are output.
Is a half-wave output signal.

【0017】このように、常に直流出力電圧が一定の値
に制御されているため、電源電圧Vccが変動しても直
流出力電圧は変動しない。その為、電源電圧Vccが変
動しても、入力信号と出力増幅回路の出力信号とのレベ
ルが1:1に対応するので、電源電圧Vccの変動に依
らず所定のレベルで負荷の接続切り換えが行われる。ま
た、電源電圧Vccに依らず、入力信号と出力増幅回路
の出力信号とが1:1に対応するので、比較回路等の回
路構成が簡単な回路を用いて切り換えを行うことができ
る。
As described above, since the DC output voltage is always controlled to a constant value, the DC output voltage does not change even if the power supply voltage Vcc changes. Therefore, even if the power supply voltage Vcc fluctuates, the level of the input signal and the output signal of the output amplifier circuit correspond to 1: 1. Therefore, the load connection can be switched at a predetermined level regardless of the fluctuation of the power supply voltage Vcc. Done. Further, since the input signal and the output signal of the output amplifier circuit correspond to 1: 1 regardless of the power supply voltage Vcc, switching can be performed using a circuit having a simple circuit configuration such as a comparison circuit.

【0018】一方、出力増幅回路11乃至14の出力信
号d乃至gは選択回路20に印加され、そのうち最も高
い出力信号が選択される。そして、選択回路20の出力
信号に応じてスイッチングレギュレータ21はスイッチ
ング動作し、スイッチングレギュレータ21は出力増幅
回路11乃至14の出力信号に追従した電源電圧VDを
出力増幅回路11乃至14に印加する。このように、電
源電圧VDを出力信号d乃至gに追従させることによ
り、さらに、消費電力が低減される。
On the other hand, the output signals d to g of the output amplifier circuits 11 to 14 are applied to the selection circuit 20, and the highest output signal is selected. The switching regulator 21 performs a switching operation in response to the output signal of the selection circuit 20, and the switching regulator 21 applies the power supply voltage VD following the output signals of the output amplifier circuits 11 to 14 to the output amplifier circuits 11 to 14. As described above, the power consumption is further reduced by causing the power supply voltage VD to follow the output signals d to g.

【0019】図2は他の実施の形態を示す図であり、2
2は入力信号と基準電圧Vref3及び4とを比較し、
切換信号hを選択的に発生する切換信号発生回路、23
は負荷、24は切換信号hに応じて負荷8及び23と出
力増幅回路12の出力端との接続を切り換える切換回
路、25は切換信号hに応じて負荷9及び23と出力増
幅回路13の出力端との接続を切り換える切換回路であ
る。尚、基準電圧Vref3は基準電圧Vref4より
低い。
FIG. 2 is a diagram showing another embodiment.
2 compares the input signal with reference voltages Vref3 and Vref,
A switching signal generating circuit for selectively generating a switching signal h, 23
Is a load, 24 is a switching circuit for switching the connection between the loads 8 and 23 and the output terminal of the output amplifier circuit 12 according to the switching signal h, and 25 is the output of the loads 9 and 23 and the output of the output amplifier circuit 13 according to the switching signal h. This is a switching circuit for switching the connection with the end. Note that the reference voltage Vref3 is lower than the reference voltage Vref4.

【0020】図2において、入力信号が基準電圧Vre
f3より低いとき、切換信号発生回路22の切換信号h
により、切換回路24及び25は負荷8、9及び23が
直列接続するように切り換わる。よって、出力増幅回路
11及び14より成る1組のBTL増幅回路により負荷
8、9及び23がBTL駆動される。その為、図1と同
様に、入力信号が低い場合、負荷8、9及び23に流れ
る電流が少なくなり、消費電力を削減できる。
In FIG. 2, the input signal is a reference voltage Vre
When it is lower than f3, the switching signal h of the switching signal generation circuit 22 is output.
Thus, the switching circuits 24 and 25 are switched so that the loads 8, 9 and 23 are connected in series. Therefore, the loads 8, 9 and 23 are BTL-driven by a set of BTL amplifier circuits composed of the output amplifier circuits 11 and 14. Therefore, similarly to FIG. 1, when the input signal is low, the current flowing through the loads 8, 9 and 23 decreases, and the power consumption can be reduced.

【0021】また、入力信号が基準電圧Vref3及び
4の間にあるとき、切換信号hにより、負荷8と出力増
幅回路12の出力端とが接続され、負荷9と出力増幅回
路13の出力端とが接続されるように切り換わる。その
為、負荷23の両端はオープン状態になる。よって、負
荷8は出力増幅回路11及び12の出力信号d及びeに
よりBTL駆動され、負荷9は出力増幅回路13及び1
4の出力信号f及びgによりBTL駆動される。
When the input signal is between the reference voltages Vref3 and Vref4, the switching signal h connects the load 8 to the output terminal of the output amplifier circuit 12, and connects the load 9 to the output terminal of the output amplifier circuit 13. Is switched to be connected. Therefore, both ends of the load 23 are open. Therefore, the load 8 is BTL-driven by the output signals d and e of the output amplifier circuits 11 and 12, and the load 9 is driven by the output amplifier circuits 13 and 1.
BTL driving is performed by the output signals f and g.

【0022】さらに、入力信号が基準電圧Vref4よ
り高いと、負荷8及び23と出力増幅回路12の出力端
とが、負荷9及び23と出力増幅回路13の出力端とが
接続される。その為、負荷8が出力信号d及びeにより
BTL駆動され、負荷9が出力信号f及びgによりBT
L駆動されるとともに、負荷23が出力増幅回路12及
び13の出力信号e及びfによってBTL駆動される。
負荷8及び9がそれぞれ個別にBTL駆動されるのに加
え、負荷23も個別に駆動されるので、大出力化を計る
ことができる。
When the input signal is higher than the reference voltage Vref4, the loads 8 and 23 are connected to the output terminals of the output amplifier circuit 12, and the loads 9 and 23 are connected to the output terminals of the output amplifier circuit 13. Therefore, the load 8 is BTL driven by the output signals d and e, and the load 9 is BT driven by the output signals f and g.
At the same time, the load 23 is driven BTL by the output signals e and f of the output amplifier circuits 12 and 13.
Since the loads 23 are individually driven in addition to the BTL driving of the loads 8 and 9, the output can be increased.

【0023】つまり、小入力のときには、負荷を直列に
接続することにより消費電力を削減することができ、大
入力のとき4つの出力増幅回路で3つの負荷を駆動する
ことによりさらなる大出力化を計ることができる。尚、
大入力時、出力増幅回路12及び13は、それぞれ2つ
の負荷を駆動するように成されているので、出力増幅回
路12及び13の駆動能力は出力増幅回路11及び14
より大きく設定される。
That is, when the input is small, the power consumption can be reduced by connecting the loads in series, and when the input is large, the output can be further increased by driving three loads with four output amplifier circuits. Can be measured. still,
At the time of a large input, the output amplifier circuits 12 and 13 are configured to drive two loads, respectively.
Set larger.

【0024】ところで、図1において、比較回路17の
正入力端子に入力信号が印加されるが、これに限らず比
較回路17の正入力端子に出力増幅回路11乃至14の
うち少なくとも一つの出力信号を印加しても、負荷8及
び9と出力増幅回路12及び13との接続を切り換える
ことができる。また、これと同様に、図3においても、
出力増幅回路11乃至14うち少なくとも一つの出力信
号を使用して、負荷8、9及び23と出力増幅回路12
及び13との接続切り換えを行うことができる。
In FIG. 1, the input signal is applied to the positive input terminal of the comparison circuit 17. However, the present invention is not limited to this, and the output signal of at least one of the output amplifier circuits 11 to 14 is applied to the positive input terminal of the comparison circuit 17. Is applied, the connection between the loads 8 and 9 and the output amplifier circuits 12 and 13 can be switched. Similarly, in FIG.
Using at least one output signal of the output amplifier circuits 11 to 14, the loads 8, 9 and 23 and the output amplifier circuit 12 are used.
And 13 can be switched.

【0025】[0025]

【発明の効果】本発明に依れば、入力信号が基準信号よ
り高いとき個別の2個の負荷がそれぞれBTL駆動さ
れ、入力信号が基準信号より低いとき2個の負荷は1個
の負荷としてBTL駆動されることにより、入力信号の
レベルに関わらず常に負荷をBTL駆動するので、低出
力から高出力まで出力増幅回路の出力信号の歪率を良好
にすることができる。また、小入力時、2個の負荷を1
個の負荷とすることにより、負荷の値が大きくなるの
で、同一入力信号に対して負荷に流れる電流が減少し、
消費電力を削減することができる。
According to the present invention, when the input signal is higher than the reference signal, two separate loads are respectively driven by BTL, and when the input signal is lower than the reference signal, the two loads are one load. By performing the BTL driving, the load is always driven by the BTL regardless of the level of the input signal, so that the distortion of the output signal of the output amplifier circuit can be improved from low output to high output. At the time of small input, two loads
Since the number of loads increases the value of the load, the current flowing to the load for the same input signal decreases,
Power consumption can be reduced.

【0026】上記の2個の負荷の間にさらに負荷を直列
接続し、小入力のとき3個の負荷を1個としてBTL駆
動し、中入力のとき上記のように2個の負荷をそれぞれ
BTL駆動し、大入力のとき3個の負荷を個別にBTL
駆動するので、歪率の改善と消費電力の削減だけでな
く、大入力のとき高出力化を計ることができる。また、
出力増幅回路の電源電圧を、出力増幅回路の出力信号に
追従して変化させることにより、さらなる消費電力の削
減を達成することができる。
Loads are further connected in series between the above two loads, and when the input is small, the three loads are set to one and the BTL drive is performed. When the input is medium, the two loads are respectively connected to the BTL as described above. Drive, and when large input, three loads are individually BTL
Since the driving is performed, not only the distortion factor can be improved and the power consumption can be reduced, but also the output can be increased when the input is large. Also,
By changing the power supply voltage of the output amplifier circuit so as to follow the output signal of the output amplifier circuit, it is possible to further reduce power consumption.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】本発明の他の実施の形態を示すブロック図であ
る。
FIG. 2 is a block diagram showing another embodiment of the present invention.

【図3】図1及び図2の各回路の出力波形を示す波形図
である。
FIG. 3 is a waveform chart showing output waveforms of the respective circuits of FIGS. 1 and 2.

【図4】従来例を示すブロック図である。FIG. 4 is a block diagram showing a conventional example.

【図5】出力電力と歪率及び消費電力との関係を示す特
性図である。
FIG. 5 is a characteristic diagram showing a relationship between output power, distortion factor, and power consumption.

【符号の説明】[Explanation of symbols]

8、9、23 負荷 10 非線形増幅回路 11、12、13、14 出力増幅回路 15 非線形加算回路 16 差動増幅回路 17 比較回路 18、19、24、25 切換回路 20 選択回路 21 スイッチングレギュレータ 22 切換信号発生回路 8, 9, 23 Load 10 Non-linear amplification circuit 11, 12, 13, 14 Output amplification circuit 15 Non-linear addition circuit 16 Differential amplification circuit 17 Comparison circuit 18, 19, 24, 25 Switching circuit 20 Selection circuit 21 Switching regulator 22 Switching signal Generator circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平 隆行 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 ──────────────────────────────────────────────────続 き Continued on front page (72) Inventor Takayuki Taira 2-5-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1乃至第4出力増幅回路と、 一端が前記第1及び第4出力増幅回路にそれぞれ接続さ
れた第1及び第2負荷と、 前記第1乃至第4出力増幅回路の出力信号を非線形加算
する非線形加算回路と、 入力信号を増幅し、前記第1乃至第4出力増幅回路の入
力信号を発生するとともに、出力直流電圧が前記非線形
加算回路の出力信号に応じて制御される非線形増幅回路
と、 前記入力信号、または、前記第1乃至第4出力増幅回路
のうち少なくとも1つの出力信号のレベルに応じて、前
記第2及び第3出力増幅回路の出力端と、前記第1及び
第2負荷の他端との接続を選択的に切り換える切換回路
と、を備えることを特徴とする電力増幅装置。
1. A first to a fourth output amplifying circuit, a first and a second load having one ends connected to the first and a fourth output amplifying circuits, respectively, and an output of the first to the fourth output amplifying circuits. A non-linear addition circuit for non-linear addition of signals; an input signal is amplified to generate input signals of the first to fourth output amplifier circuits; and an output DC voltage is controlled according to an output signal of the non-linear addition circuit. A non-linear amplifier circuit; an output terminal of the second and third output amplifier circuits according to a level of the input signal or at least one output signal of the first to fourth output amplifier circuits; And a switching circuit for selectively switching connection with the other end of the second load.
【請求項2】 前記切換回路は、 前記入力信号または前記出力増幅回路のうち少なくとも
1つの出力信号が、第1基準信号より小のとき、第1及
び第2負荷を直列接続し、 前記第1基準信号より高いとき、前記第2出力増幅回路
を第1負荷の他端に接続し、前記第3出力増幅回路を第
2負荷の他端に接続することを特徴とする請求項1記載
の電力増幅装置。
2. The switching circuit, comprising: connecting a first and a second load in series when at least one of the input signal and the output signal of the output amplifier circuit is smaller than a first reference signal; 2. The electric power according to claim 1, wherein the second output amplifier circuit is connected to the other end of the first load and the third output amplifier circuit is connected to the other end of the second load when the signal is higher than the reference signal. Amplifying device.
【請求項3】前記第1及び第2負荷の間に挿入される第
3負荷をさらに備え、 前記切換回路は、 前記第2出力増幅回路の出力端と、前記第1負荷の他端
及び第3負荷の一端との接続を選択的に切り換える第1
切換手段と、 前記第3出力増幅回路の出力端と、前記第2及び第3負
荷の他端との接続を選択的に切り換える第2切換手段と
から成ることを特徴とする請求項1記載の電力増幅装
置。
3. The switching circuit further includes a third load inserted between the first and second loads, wherein the switching circuit includes an output terminal of the second output amplifying circuit, another end of the first load, and a third terminal. First to selectively switch connection with one end of three loads
2. The switching device according to claim 1, further comprising a switching unit, and an output terminal of the third output amplifying circuit, and a second switching unit that selectively switches connection between the other end of the second and third loads. Power amplification device.
【請求項4】 前記第1及び第2切換手段は、 前記入力信号または前記出力増幅回路のうち少なくとも
1つの出力信号が、第2基準信号より小のとき、第1乃
至第3負荷を直列接続するように切り換え、 前記第2基準信号とそれより高い第3基準信号との間に
あるとき、前記第2出力増幅回路を第1負荷の他端に接
続し、前記第3出力増幅回路を第2負荷の他端に接続
し、 前記第3基準信号より高いとき、前記第2出力増幅回路
の出力端と、前記第1負荷の他端と、第3負荷の一端と
を接続し、前記第3出力増幅回路の出力端と、前記第2
及び第3負荷の他端とを接続することを特徴とする請求
項3記載の電力増幅装置。
4. The first and second switching means, wherein when at least one of the input signal or the output signal of the output amplifier circuit is smaller than a second reference signal, the first and third loads are connected in series. When the signal is between the second reference signal and a third reference signal higher than the second reference signal, the second output amplifier circuit is connected to the other end of the first load, and the third output amplifier circuit is connected to the third load signal. The second output amplifier circuit is connected to the other end of the second load, the other end of the first load, and the other end of the third load, and is connected to the other end of the third load when higher than the third reference signal. An output terminal of the three-output amplifier circuit;
4. The power amplifying device according to claim 3, wherein the power amplifying device is connected to the other end of the third load.
【請求項5】 前記第1乃至第4出力増幅回路の出力信
号のうち、最も高いレベルの出力信号を選択する選択回
路と、 該選択回路の出力信号に基づき、前記第1乃至第4出力
増幅回路の電源電圧を発生するレギュレータとを備える
ことを特徴とする請求項1または3記載の電力増幅装
置。
5. A selection circuit for selecting an output signal of the highest level from among output signals of the first to fourth output amplification circuits, and the first to fourth output amplification circuits based on an output signal of the selection circuit. 4. The power amplifying device according to claim 1, further comprising a regulator for generating a power supply voltage of the circuit.
JP9009741A 1997-01-22 1997-01-22 Power amplifier Pending JPH10209776A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9009741A JPH10209776A (en) 1997-01-22 1997-01-22 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9009741A JPH10209776A (en) 1997-01-22 1997-01-22 Power amplifier

Publications (1)

Publication Number Publication Date
JPH10209776A true JPH10209776A (en) 1998-08-07

Family

ID=11728746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9009741A Pending JPH10209776A (en) 1997-01-22 1997-01-22 Power amplifier

Country Status (1)

Country Link
JP (1) JPH10209776A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010119001A (en) * 2008-11-14 2010-05-27 Toshiba Corp Amplification circuit and audio output equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010119001A (en) * 2008-11-14 2010-05-27 Toshiba Corp Amplification circuit and audio output equipment

Similar Documents

Publication Publication Date Title
JP3459109B2 (en) Self-configurable dual bridge power amplifier
JP3881448B2 (en) Power amplifier circuit
US7295063B2 (en) Class D amplifier
JP3459442B2 (en) Differential amplifier circuit and power amplifier device using the same
JPH10242779A (en) Mixture type amplifier
CN113179089B (en) Audio power amplifier circuit, power limiting method thereof and electronic equipment
US9602070B2 (en) Power amplifying device
JP2008511247A (en) Amplifier apparatus and method
CN111901725B (en) Audio power amplifier circuit and power limiting method thereof
JP7204440B2 (en) power amplifier
US6127888A (en) Power amplification device
KR100499850B1 (en) Power amplification apparatus
JPH10209776A (en) Power amplifier
US5903189A (en) High gain low distortion bridge amplifier with feedback
KR100528107B1 (en) Power amplifying apparatus
JPH0828636B2 (en) High precision device for soft clipping AC and DC signals
US11552602B2 (en) Class-D amplifier with high dynamic range
JP3474929B2 (en) Amplifier circuit
US20220329255A1 (en) D/a converter
US6992607B2 (en) Speech synthesizer
JP2003524979A (en) Signal processing circuit having A / B class output stage connectable to a plurality of voltage sources
US6940439B2 (en) Multi-track speech synthesizer
JPH10107551A (en) Power amplifier
KR20030037011A (en) Amplifier Circuit for Enable to Transform Output Voltage
JPH0832368A (en) Power amplifier circuit