JPH10209718A

JPH10209718A - マイクロストリップ伝送線路基板構造および回路モジュールならびに超高速光通信システム

Info

Publication number: JPH10209718A
Application number: JP9006297A
Authority: JP
Inventors: Tarou Tonozuka; 太郎土濃塚; Kazuhiro Kawasaki; 和弘河崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-01-17
Filing date: 1997-01-17
Publication date: 1998-08-07

Abstract

(57)【要約】【課題】マイクロストリップ伝送線路の接地導体から
放射される電磁波の放射と、接地導体に生じるグランド
ノイズによる影響を軽減する。【解決手段】マイクロストリップ伝送線路基板１０の
裏面に設けた接地導体３０にスリット３２を設けて接地
導体３０の面積を小さくして電磁波放射を減少させると
ともに、マイクロストリップ伝送線路を構成する複数の
高速ディジタル回路４１，４２および４３に対応して前
記接地導体を分割して複数の接地導体３０−１，３０−
２とし、両接地導体間をインダクタンス素子（もしくは
ローパスフィルタ）５０で接続して、より高速なディジ
タル回路４３のスイッチング動作により発生するグラン
ドノイズが他の高速ディジタル回路４１，４２へ伝搬す
ることを低減させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロストリッ
プ伝送線路基板を構成する接地導体から放出される電磁
波を低減する、および／または、接地導体に生じるグラ
ンドノイズの影響を低減するマイクロストリップ伝送線
路基板に関する。特に、本発明は、前記マイクロストリ
ップ伝送路基板の構造に関する。

【０００２】

【従来の技術】ディジタル信号多重回路およびディジタ
ル信号分離回路を用いた超高速光通信システムの概略構
成を図１５を用いて説明する。超高速光通信システム
は、送信側と受信側を光ファイバ５で接続して構成され
る。送信側は、１６並列の６２２Ｍｂ／ｓデ−タ信号１
をディジタル信号多重回路２（ＭＵＸ）において１０Ｇ
ｂ／ｓデ−タ信号３に多重化し、この１０Ｇｂ／ｓデ−
タ信号３を電気−光変換部（Ｅ／Ｏ）４において電気信
号から光信号に変換し、光ファイバ５へ送信するように
なっている。一方、受信側は、受信光信号を光−電気変
換部（Ｏ／Ｅ）６で光信号から電気信号に変換した１０
Ｇｂ／ｓデ−タ信号７とし、該データ信号７をディジタ
ル信号分離回路（ＤＭＵＸ）８において１６並列の６２
２Ｍｂ／ｓデ−タ信号９に分離するようになっている。
このような光通信システムで使用されるディジタル信号
多重回路（ＭＵＸ）２および／またはディジタル信号分
離回路（ＤＭＵＸ）８をマイクロストリップ伝送線路基
板に搭載して回路モジュールを構成している。

【０００３】上記超高速光通信システムにおけるディジ
タル信号多重回路（ＭＵＸ）２の具体的な回路構成を図
１６を用いて説明する。ディジタル信号多重回路（ＭＵ
Ｘ）２は、８並列の６２２Ｍｂ／ｓデ−タ１１１，１１
２を２並列の２．５Ｇｂ／ｓデ−タ１１３，１１４に多
重する２個の８：２多重回路ＩＣ（ＭＵＸ１、ＭＵＸ
２）と、４並列の２．５Ｇｂ／ｓデ−タ１１３，１１４
を１０Ｇｂ／ｓデ−タに多重する４：１多重回路ＩＣ
（ＭＵＸ３）と、ディジタル信号多重回路（ＭＵＸ）２
の１６並列のデータ入力と８：２多重回路ＩＣ（ＭＵＸ
１、ＭＵＸ２）の入力との間、および、該多重回路ＩＣ
の（ＭＵＸ１、ＭＵＸ２）の出力と４：１多重回路ＩＣ
（ＭＵＸ３）の入力との間、ならびに該多重回路ＩＣ
（ＭＵＸ３）の出力とディジタル信号多重回路（ＭＵ
Ｘ）２の出力との間を接続するマイクロストリップ導体
から構成される。

【０００４】さらに、ディジタル多重回路（ＭＵＸ）２
は、２個の８：２多重回路ＩＣ（ＭＵＸ１、ＭＵＸ２）
でそれぞれ８並列の６２２Ｍｂ／ｓデ−タ１１１，１１
２を２並列の２．５Ｇｂ／ｓデ−タ１１３，１１４に多
重し、４：１多重回路ＩＣ（ＭＵＸ３）では４並列の
２．５Ｇｂ／ｓデ−タ１１３，１１４を１０Ｇｂ／ｓデ
−タ１１５に多重することによって、１６並列６２２Ｍ
ｂ／ｓデ−タを１０Ｇｂ／ｓデ−タに多重する構成とな
っている。また、４：１多重回路ＩＣ（ＭＵＸ３）は１
０ＧＨｚクロック１２１を２．５ＧＨｚクロック１２
２，１２３に分周して８：２多重回路ＩＣ（ＭＵＸ１、
ＭＵＸ２）へ出力し、８：２多重回路ＩＣ（ＭＵＸ１、
ＭＵＸ２）ではこの２．５ＧＨｚクロックを分周して６
２２ＭＨｚクロック１２４，１２５を出力する構成とな
っている。

【０００５】従来のマイクロストリップ伝送線路は、例
えばトランスミッション・ライン・デザインハンドブッ
ク「Transmission Line Design Handbook」Brian C.Wad
ell著1991年 Artech House 発行、第９３ページ〜第１
１１ページに記載されてるように、接地導体上に設けら
れた誘電体上にストリップ導体が形成された構成となっ
ている。

【０００６】また、特開平２−１１３７０２号公報に
は、マイクロストリップ伝送線路基板に関するもので、
側壁間隔が１／２波長以下の導体壁で囲まれた溝中にそ
の底面から順に接地導体と誘電体基板とストリップ導体
を設けてマイクロストリップ伝送線路を構成し、ストリ
ップ導体から放射される電磁波を遮断し、放射による損
失を低減することが示されている。

【０００７】

【発明が解決しようとする課題】デジタル回路の正常動
作を確保するためには、ノイズの影響が少ない信号伝送
線路が必要となる。しかし、上述のようなマイクロスト
リップ伝送線路を構成する接地導体には、抵抗成分やイ
ンダクタンス成分を持つ寄生素子がわずかに存在してお
り、ディジタル回路の高速動作により生じる広帯域の電
源電流がこの接地導体に流れ、接地導体に定在波が生じ
る。このため、接地導体から電磁波が放射され、電子機
器の誤動作の原因となるという問題があった。

【０００８】また、複数のマイクロストリップ伝送線路
で構成される系において、ディジタル回路の高速動作に
より生じる広帯域の電源電流が、寄生素子が存在する接
地導体に流れることでグランドノイズが発生する。この
ため、他のディジタル回路の正常動作に影響を及ぼすこ
とや、クロック信号のジッタ量増大の原因となるという
問題があった。

【０００９】すなわち、上述したマイクロストリップ伝
送線路基板の接地導体には抵抗成分、インダクタンス成
分を持つ寄生素子がわずかに存在する。この寄生素子
に、４：１多重回路ＩＣ（ＭＵＸ３）のスイッチング動
作により生じる広帯域の電源電流が流れることにより、
接地導体に存在する寄生素子の影響が大きくなりグラン
ドノイズが発生する。

【００１０】図１７および図１８を用いて電磁波の放射
およびグランドノイズの発生について説明する。図１７
は、接地導体全体をアースにしたマイクロストリップ伝
送線路基板にディジタル信号多重回路（ＭＵＸ）２を搭
載した回路モジュールの斜視透視図であり、図１８は、
図１７に示した接地導体に存在する寄生素子の影響を説
明するための回路モデル図である。図１７に示すよう
に、回路モジュールは、誘電体基板４０の下面に接地導
体３０を設け、上面にマイクロストリップ伝送線路２０
〜２９と、ディジタル信号多重回路（ＭＵＸ１〜ＭＵＸ
３）４１，４２，４３を搭載して構成される。マイクロ
ストリップ伝送線路基板１０に設けた全体をアースとし
た接地導体３０には寄生素子がわずかに存在する。この
寄生素子の存在を回路モデルで表したものが図１８であ
り、破線内が接地導体３０を示し、インピーダンスＺｒ
の寄生素子３５が接地導体３０に存在している。

【００１１】図１８に示すアース３９に４：１多重回路
ＩＣ（ＭＵＸ３）４３のスイッチング動作により生じる
広帯域の電源電流ｉＥＥが流れると、グランドノイズＶ
Gが寄生素子３５に発生し、この結果、８：２多重回路
ＩＣ（ＭＵＸ１、ＭＵＸ２）４１，４２の正常動作に影
響を及ぼす可能性や、また６２２ＭＨｚクロック信号の
ジッタ量増大の問題が生じる。

【００１２】前述した電磁波の放射によるノイズは、接
地導体の面積が大きくなるほど大きくなる。さらに、グ
ランドノイズは、接地導体のインピーダンスに比例して
大きくなり、インピーダンスと周波数に比例して大きく
なる。

【００１３】本発明は、マイクロストリップ伝送線路に
おける上記従来の問題点を解消することを目的とする。
詳細には、第１の目的は、接地導体から放射される電磁
波の放射（放射ノイズ）量を低減できるようなマイクロ
ストリップ伝送線路基板を提供することにある。第２の
目的は、高速デジタル回路のスイッチング動作により発
生した高速なグランドノイズの伝搬量を低減するマイク
ロストリップ伝送線路基板を提供することにある。

【００１４】

【課題を解決するための手段】本発明の第１の目的を達
成するため、マイクロストリップ伝送線路基板を構成す
るストリップ導体の形状と大きさで決定されるマイクロ
ストリップ伝送線路の配線長と幅、また誘電体の形状と
大きさを変えずに接地導体の面積を小さくすることで、
接地導体から放射される電磁波の放射量の低減を実現す
る。また、本発明第２の目的を達成するため、複数の伝
送線路で構成されるマイクロストリップ伝送線路基板に
おいて、少なくとも２つ以上に接地導体を分割し、これ
ら分割した接地導体間にインダクタンス素子またはフィ
ルタ素子を挿入することで、高速デジタル回路のスイッ
チング動作により、ある接地導体に発生したグランドノ
イズが他の接地導体へ伝搬する量を低減する。

【００１５】

【発明の実施の形態】本発明にかかるマイクロストリッ
プ伝送線路基板１０にディジタル信号多重回路（ＭＵ
Ｘ）２を搭載したものを回路モジュールと称し、図１に
その平面図を示す。この回路モジュールは、マイクロス
トリップ伝送線路基板１０上に、８：２多重回路ＩＣ
（ＭＵＸ１）４１および８：２多重回路ＩＣ（ＭＵＸ
２）４２と、４：１多重回路ＩＣ（ＭＵＸ３）４３を載
置し、各多重回路ＩＣ間をマイクロストリップ伝送線路
２０〜２９を介して多段に接続して構成される。回路モ
ジュールは、それぞれ８本のマイクロストリップ伝送線
路２０，２１から、それぞれ８本ずつの６２２Ｍｂ／ｓ
データを８：２多重回路ＩＣ（ＭＵＸ１、ＭＵＸ２）４
１，４２にそれぞれ入力し、該８：２多重回路ＩＣ（Ｍ
ＵＸ１、ＭＵＸ２）から出力された２．５Ｇｂ／ｓデ−
タをそれぞれ２本のマイクロストリップ伝送線路２２，
２３を介して４：１多重回路ＩＣ（ＭＵＸ３）４３にそ
れぞれ入力した後、４：１多重回路ＩＣ（ＭＵＸ３）か
ら出力される１０Ｇｂ／ｓデ−タをマイクロストリップ
伝送線路２４を介して取り出す構成となっている。

【００１６】また、この回路モジュールは、マイクロス
トリップ伝送線路２５を介して１０ＧＨｚクロックを
４：１多重回路ＩＣ（ＭＵＸ３）４３に入力し、さらに
４：１多重回路ＩＣで分周された２．５ＧＨｚクロック
をマイクロストリップ伝送線路２６，２７を介して８：
２多重回路ＩＣ（ＭＵＸ１、ＭＵＸ２）４１，４２へそ
れぞれ入力した後、８：２多重回路ＩＣ（ＭＵＸ１、Ｍ
ＵＸ２）より出力される６２２ＭＨｚクロックをマイク
ロストリップ伝送線路２８，２９を介して取り出す構成
としている。

【００１７】

【実施例１】図１〜図４を用いて、本発明にかかるマイ
クロストリップ伝送線路基板１０上にディジタル信号多
重回路（ＭＵＸ）２を搭載した回路モジュ−ルの例を説
明する。図１は、マイクロストリップ伝送線路基板１０
上にディジタル信号多重回路（ＭＵＸ）２を搭載した回
路モジュ−ルの上面図であり、図２は、マイクロストリ
ップ伝送線路基板１０の側面からみた構成を説明する図
１のＡ−Ａ’線での拡大縦断面図である。図３は、スリ
ット３２を持つ接地導体３０を説明するマイクロストリ
ップ伝送線路基板の裏面図であり、図４は図１に示すＢ
部の上面透視図である。以下、図１〜図４を用いて、請
求項１に対応した実施例として、本発明のマイクロスト
リップ伝送線路基板の構成およびこの実施例の効果につ
いて説明する。

【００１８】(マイクロストリップ伝送線路基板の構成
の説明）図２に示すように、マイクロストリップ伝送線
路基板１０は、誘電体４０の下面に接して接地導体３０
が設けられ、誘電体４０の上面に接してマイクロストリ
ップ伝送線路を構成するマイクロストリップ導体２２，
２３，２６，２７が設けられている。マイクロストリッ
プ導体は、厚さ１８μｍの銅箔で作られ、導体幅０．３
６ｍｍに形成されている。誘電体４０は、厚さ０．３８
１ｍｍのアルミナコンポジット誘電体で構成され、比誘
電率は９．０のものが用いられている。接地導体３０
は、間室ストリップ導体と同様に厚さ１８μｍの銅箔で
構成されている。

【００１９】マイクロストリップ伝送線路基板１０の裏
面は、図３に示すように、接地導体３０に複数のスリッ
ト３２を作成して複数の導体部３１を設けた構成となっ
ている。複数の導体部３１の両端部は接続導体３３，３
４によってそれぞれ相互に接続されている。

【００２０】さらに、図４に図１に示したＢ部の上面透
視図を示す。マイクロストリップ伝送線路の特性インピ
ーダンスと８：２多重回路ＩＣ（ＭＵＸ１、ＭＵＸ２）
４１，４２の入出力インピーダンスの不整合を小さくす
るため、点線で示した接地導体３０に作成したスリット
３２とマイクロストリップ伝送路２０，２１，２８，２
９がなるべく直交するように構成する。

【００２１】（実施例１の効果）本実施例の効果につい
て以下に説明する。従来技術の説明で述べたように、マ
イクロストリップ伝送線路基板１０の接地導体３０には
抵抗成分やインダクタンス成分等の寄生素子がわずかに
存在している。今、この接地導体３０全体がアースにな
っているとする。８：２多重回路ＩＣ（ＭＵＸ１、ＭＵ
Ｘ２）４１，４２および４：１多重回路ＩＣ（ＭＵＸ
３）４３のスイッチング動作により生じる広帯域の電源
電流がこの接地導体に流れた場合、接地導体全体に高速
の定在波が生じ、理論的には下記（１）式に示す電力Ｐ
（Ｗ）の電磁波が接地導体３０から放射される。

【００２２】Ｐ＝Ｅ²Ｓ／η ……（１）ここで、Ｅは接地導体に生じる電界（Ｖ／ｍ）、ηは電
磁インピーダンス（Ω）、Ｓは接地導体の面積である。

【００２３】本実施例においては、８：２多重回路ＩＣ
（ＭＵＸ１、ＭＵＸ２）４１，４２、および、４：１多
重回路ＩＣ（ＭＵＸ３）４３のスイッチング動作により
生じる広帯域の電源電流がスリット３２を持つ接地導体
３０に流れた場合、このスリット３２を持つ接地導体３
０の面積は、従来のマイクロストリップ伝送線路基板で
使用されている接地導体と比較して小さいので、接地導
体３０から放射される電磁波は接地導体の面積に比例し
て減少する。したがって、回路モジュールを構成したと
き、従来技術では、電磁波の電界強度がＶＣＣＩ［情報
処理装置など電磁波障害自主規制（協議会）］等で規定
されている規格を越えるような電磁波が放射される場合
であっても、本発明にかかるマイクロストリップ伝送線
路基板を用いた場合は、電磁波の放射量を低減すること
ができる。

【００２４】

【実施例２】実施例１では、接地導体３０にスリットを
設けたマイクロストリップ伝送線路基板の実施例につい
て述べた。本実施例は、請求項２に対応したものとし
て、図１に示した回路モジュールの裏面に設けた接地導
体３０を櫛形形状とした、マイクロストリップ伝送線路
基板１０について述べる。図５に、本実施例のマイクロ
ストリップ伝送線路基板１０の裏面の構造を示す。図６
に、図１のＢ部における本実施例の接地導体３０を用い
た場合の上面透視図を示す。以下、図２、図５、図６を
用いてマイクロストリップ伝送線路基板の構成および実
施例の効果について説明する。

【００２５】(マイクロストリップ伝送線路基板の構
成）本実施例のマイクロストリップ伝送線路基板１０の
構成は、接地導体３０の形状のみが異なり、他は、実施
例１の図１および図２に示した構成と同じである。すな
わち、本実施例のマイクロストリップ伝送線路基板１０
の裏面の構造は、図５に示すように、接地導体３０に複
数のスリット３２を作成して複数の導体部３１を設けた
構成となっている。複数の導体部３１の一方の端部は接
続導体３３で相互に接続されており、接地導体３０が櫛
形形状に形成されている。また、実施例１で述べたよう
にマイクロストリップ伝送線路と８：２多重回路ＩＣ
（ＭＵＸ１、ＭＵＸ２）４１，４２の入出力インピーダ
ンスの不整合を小さくするため、図６に示すように櫛の
導体部３１の長手方向とマイクロストリップ伝送路２
０，２１，２８，２９がなるべく直交するように構成す
る。

【００２６】（実施例２の効果）実施例１で述べたよう
にマイクロストリップ伝送線路基板１０の接地導体３０
には抵抗成分やインダクタンス成分などの寄生素子がわ
ずかに存在しており、８：２多重回路ＩＣ（ＭＵＸ１、
ＭＵＸ２）４１，４２、および４：１多重回路ＩＣ（Ｍ
ＵＸ３）４３のスイッチング動作により生じる広帯域の
電源電流が従来のマイクロストリップ伝送線路基板１０
の接地導体３０に流れた場合、接地導体全体に高速の定
在波が生じる。この定在波によって電磁波が接地導体３
０より放射され、この電磁波の放射量Ｐは、前述した実
施例１の（１）式で示したように接地導体の面積に比例
する。

【００２７】図５に示す本実施例の接地導体を櫛形形状
にしたマイクロストリップ伝送線路では、櫛形形状の接
地導体３０の導体部３１および接続導体３３の面積は、
従来のマイクロストリップ伝送線路基板で使用されてい
る接地導体の面積と比較して小さいので、接地導体３０
から放射される電磁波の放射量Ｐは減少する。したがっ
て、もし従来技術を用いて、電磁波の電界強度がＶＣＣ
Ｉ［情報処理装置など電磁波障害自主規制（協議会）］
等で規定されている規格を越えるような電磁波が放射さ
れた場合、本実施例のマイクロストリップ伝送線路基板
は、電磁波の放射量を低減することができる。

【００２８】

【実施例３】実施例１、実施例２で述べたように、マイ
クロストリップ伝送線路基板の接地導体には抵抗成分、
インダクタンス成分を持つ寄生素子がわずかに存在す
る。この寄生素子に、４：１多重回路ＩＣ（ＭＵＸ３）
４３のスイッチング動作により生じる広帯域の電源電流
が流れることにより、接地導体３０に存在する寄生素子
の影響が大きくなりグランドノイズが発生する。図１７
および図１８を用いて説明したように、全体をアースに
した接地導体３０には、インピーダンスＺｒの寄生素子
３５が存在している。

【００２９】図１８に示すアース３９に４：１多重回路
ＩＣ（ＭＵＸ３）４３のスイッチング動作により生じる
広帯域の電源電流ｉＥＥが流れると、グランドノイズＶ
Ｇが寄生素子３５に発生し、この結果、８：２多重回路
ＩＣ（ＭＵＸ１、ＭＵＸ２）４１，４２の正常動作に影
響を及ぼす可能性や、また６２２ＭＨｚクロック信号の
ジッタ量増大の問題が生じる。

【００３０】本実施例は、請求項３に対応した、グラン
ドノイズの影響を低減するようにしたマイクロストリッ
プ伝送線路基板１０に関する。図７は本実施例のマイク
ロストリップ伝送線路基板１０にディジタル信号多重回
路（ＭＵＸ）２を搭載した回路モジュールの裏面図であ
り基板１０の表面に配置された回路素子および配線を破
線で示している。図８は、図７に示した本実施例のマイ
クロストリップ伝送線路基板１０の実施効果を説明する
ための回路モデル図である。

【００３１】以下、図７、図８を用いて本実施例のマイ
クロストリップ伝送線路基板１０の構成およびその効果
について説明する。 (マイクロストリップ伝送線路基板の構成）図７および
図８に示すように、本実施例のマイクロストリップ伝送
線路基板は、図１７に示した従来のマイクロストリップ
伝送線路基板と比較して接地導体３０の構成が異なり、
図７に示すように接地導体３０を、４：１多重回路ＩＣ
（ＭＵＸ３）４３側の裏面に設けた接地導体３０−１
と、周波数の異なるクロックの８：２多重回路ＩＣ（Ｍ
ＵＸ１、ＭＵＸ２）４１，４２側の裏面に設けた接地導
体３０−２に分割しており、この間にチップインダクタ
５０を挿入した点に特徴を有している。

【００３２】（実施例の効果の説明）既に述べたよう
に、接地導体３０にはインピーダンスＺｒの寄生素子３
５がわずかに存在する、従来の接地導体３０を一つに形
成した技術では、図１８に示したようにアース３９に
４：１多重回路ＩＣ（ＭＵＸ３）４３のスイッチング動
作により生じる広帯域の電源電流ｉＥＥが流れると、グ
ランドノイズＶＧが寄生素子３５にて発生し、この結
果、８：２多重回路ＩＣ（ＭＵＸ１、ＭＵＸ２）４１，
４２の正常動作に影響を及ぼす可能性や、また６２２Ｍ
Ｈｚクロック信号のジッタ量増大の問題が生じる。これ
と比較して、本実施例のマイクロストリップ伝送線路基
板１０では、図７および図８に示すように接地導体３０
を接地導体３０−１と接地導体３０−２に分割してお
り、これらの間にチップインダクタンス５０を取り付け
たので、周波数ｆ（Ｈｚ）におけるチップインダクタ５
０のインピ−ダンスＺ（Ω）は下記（２）式のように表
され、周波数に比例して大きくなる。

【００３３】Ｚ＝２πｆＬ ……（２）ここで、Ｌはチップインダクタ５０のインダクタンスで
あり、本実施例においては１００μＨの大きさとする。

【００３４】今、４：１多重回路ＩＣ（ＭＵＸ３）４３
のスイッチング動作により生じる広帯域の電源電流ｉＥ
Ｅ１により周波数１０ＧＨｚのグランドノイズが接地導
体３０−２生じたとする。チップインダクタ５０のイン
ピーダンスＺは周波数１０ＧＨｚでは上記（２）式から
６．３ＭΩとなり、図８に示すように広帯域の電源電流
ｉＥＥ１はチップインダクタ５０によって阻止され、
８：２多重回路ＩＣ（ＭＵＸ１、ＭＵＸ２）４１，４２
側のアース３９−２へはほとんど流れず、４：１多重回
路ＩＣ（ＭＵＸ３）４３側のアース３９−１へ流れる。
したがって、４：１多重回路ＩＣ（ＭＵＸ３）４３のス
イッチング動作により生じる広帯域の電源電流ｉＥＥ１
によるグランドノイズは接地導体３０−２でほとんど生
じないので、８：２多重回路ＩＣ（ＭＵＸ１、ＭＵＸ
２）４１，４２の正常動作に影響を及ぼす可能性や、６
２２ＭＨｚクロック信号のジッタ量増大を低減すること
ができる。

【００３５】

【実施例４】本実施例は、請求項４に対応した、実施例
３に示したチップインダクタ５０の代わりにマイクロス
トリップ素子で構成されるローパスフィルタ素子を挿入
することで、実施例３と同様、４：１多重回路ＩＣ（Ｍ
ＵＸ３）４３のスイッチング動作により生じるグランド
ノイズが及ぼす影響を低減するようにした例である。図
９は、本実施例のマイクロストリップ伝送線路基板１０
にディジタル信号多重回路（ＭＵＸ）２を搭載した回路
モジュールの裏面を示し、基板の表面の回路素子および
伝送線路は破線で示している。また、図１０は図９に示
すローパスフィルタ素子の詳細寸法図を示す。さらに、
図１１は図１０に示したローパスフィルタ素子の伝達特
性の結果である。以下、図９、図１０、図１１を用いて
本実施例のマイクロストリップ伝送線路基板の構成及び
効果について順次説明する。

【００３６】(マイクロストリップ伝送線路基板の構
成）図９に示すように、本実施例のマイクロストリップ
伝送線路基板にディジタル信号多重回路（ＭＵＸ）２を
搭載した回路モジュールは、図１７に示した、従来のマ
イクロストリップ伝送線路基板と比較して、接地導体３
０を、４：１多重回路ＩＣ（ＭＵＸ３）４３側の裏面に
設けた接地導体３０−１と、周波数の異なるクロックの
８：２多重回路ＩＣ（ＭＵＸ１，ＭＵＸ２）４１，４２
側の裏面に設けた接地導体３０−２に分割しており、こ
の間にマイクロストリップ素子で構成されるローパスフ
ィルタ素子６０を挿入した点に特徴を有している。図９
に示す導体３６は、ローパスフィルタ素子を構成する接
地導体であり、マイクロストリップ伝送線路基板１０の
上面に取り付け、スルーホール３７を用いて裏面の接地
導体３０−１と接続している。

【００３７】ローパスフィルタ素子６０の構造およびそ
の詳細な寸法を図１０を用いて説明する。ローパスフィ
ルタ素子６０は、キャパシタに相当する導体６１，６
２，６３とインダクタに相当する導体６４，６５からな
り、キャパシタに相当する導体６１，６２，６３をイン
ダクタに相当する導体６４，６５で接続して交互に配置
した構成される。それぞれの構成要素は図１０に示す寸
法とされる。

【００３８】(実施例の効果の説明）図１０に示したロ
ーパスフィルタ素子６０の伝達特性を図１１を用いて説
明する。図１１に示したグラフは、横軸に周波数ｆ（Ｇ
Ｈｚ）を、縦軸に伝達特性（ｄＢ）を示している。この
グラフから明らかなように、ローパスフィルタ素子６０
は、周波数ｆが７ＭＨｚを越えると伝達特性は減衰が大
きくなり、１０ＧＨｚ以上の周波数では伝達特性は−２
０ｄＢ以下となる。この結果、本実施例では、４：１多
重回路ＩＣ（ＭＵＸ３）４３のスイッチング動作により
生じる広帯域の電源電流ｉＥＥ１は、ロ−パスフィルタ
素子６０で減衰し、８：２多重回路ＩＣ（ＭＵＸ１、Ｍ
ＵＸ２）４１，４２側の裏面に設けた接地導体３０−２
へはほぼ流れない。したがって、接地導体３０−２では
広帯域の電源電流ｉＥＥ１により生じるグランドノイズ
は生じないので、８：２多重回路ＩＣ（ＭＵＸ１、ＭＵ
Ｘ２）４１，４２の正常動作に影響を及ぼす可能性や、
６２２ＭＨｚクロック信号のジッタ量増大を低減するこ
とができる。

【００３９】

【実施例５】本実施例は、実施例１および実施例２で述
べた電磁波の放射効率の低減の効果と、実施例３および
実施例４で述べたグランドノイズの低減の効果をそれぞ
れ組み合わせたマイクロストリップ伝送線路基板の例を
説明するもので、図１２に本実施例のマイクロストリッ
プ伝送線路基板の裏面透射図を示す。

【００４０】(構成の説明）本実施例のマイクロストリ
ップ伝送線路基板１０の構成は、実施例１で説明した構
成と基本的に同じであるが、図１２に示すように２つに
分割した接地導体３０−１，３０−２にそれぞれスリッ
ト３２を作成し、接地導体３０−１，３０−２間にチッ
プインダクタ５０を挿入した点のみ異なる。

【００４１】(実施例の効果）実施例１で説明した通
り、接地導体３０−１，３０−２にそれぞれスリット３
２を作成することで、接地導体３０−１，３０−２の面
積を減少させ接地導体から生じる電磁波の放射量を低減
することが可能であり、また、実施例３で説明したとお
り、接地導体３０−１と接地導体３０−２の間にチップ
インダクタ５０を挿入することでグランドノイズの影響
を低減することが可能である。

【００４２】なお、本実施例では請求項５に対応した実
施例として接地導体から放出される電磁波の放射量を低
減するため、接地導体にスリットを作成し、接地導体３
０−１，３０−２に生じるグランドノイズを低減するた
めチップインダクタ５０を挿入した例について述べた
が、この他、請求項６に対応した実施例として、分割し
た接地導体３０−１，３０−２を図５に示す櫛形形状に
して、これら接地導体の間にチップインダクタ５０を挿
入してもよい。さらに請求項７に対応する実施例として
図３に示すスリットを持った接地導体を分割して図９に
示すロ−パスフィルタ６０を挿入してもよく、また請求
項８に対応する実施例として接地導体を櫛形形状にして
分割し、ローパスフィルタ６０を挿入してもよい。

【００４３】

【実施例６】マイクロストリップ伝送線路においては、
ストリップ導体２０〜２９の直下に接地導体３０が位置
していることが必要であり、それ以外の位置にある接地
導体は特性インピーダンスにとってあまり意味を持たな
い。したがって、本実施例では、マイクロストリップ導
体２０〜２９の下以外の接地導体を削除した。この例を
図１３を用いて説明する。このマイクロストリップ伝送
線路基板１０は、マイクロストリップ導体２０〜２９の
配置の最外側から一定の距離を隔てた外側にある接地導
体３０を取り除いて誘電体４０を露出させた。さらに、
マイクロストリップ導体群の内側の導体から一定距離を
隔てた内側にある接地導体３０を取り除いて誘電体４０
を露出させた。このような構成とすることによって、接
地導体３０の面積を大幅に減ずることができ、電磁波の
放射を減少させることができる。

【００４４】

【実施例７】この実施例は、実施例７に示された接地導
体の面積を減少させる方法と、実施例３に示されたグラ
ンドノイズによる影響の低減方法を組み合わせた例であ
る。この例を図１４を用いて説明する。このマイクロス
トリップ伝送線路基板１０の接地導体３０は、実施例６
と同様に、マイクロストリップ導体２０〜２９の配置の
最外側から一定の距離を隔てた外側にある接地導体３０
を取り除いて誘電体４０を露出させるとともにマイクロ
ストリップ導体群の内側の導体から一定距離を隔てた内
側にある接地導体３０を取り除いて誘電体４０を露出さ
せて構成している。さらにこの実施例では、接地導体３
０を表面に搭載された高速ディジタル回路４１，４２お
よび４３の系に対応して接地導体３０−１と接地導体３
０−２に２分割されている。両接地導体間は、チップイ
ンダクタ５０によって接続されている。このような構成
とすることによって、接地導体３０の面積を大幅に減ず
ることができ、電磁波の放射を減少させることができる
とともに、より高速なディジタル回路ＩＣの動作によっ
て生じるグランドノイズの影響を他の高速ディジタル回
路ＩＣの動作に影響を与えることがないようにすること
ができる。

【００４５】なお、本実施例では接地導体から放出され
る電磁波の放射量を低減するため、接地導体の面積を減
少させ、接地導体３０−１，３０−２に生じるグランド
ノイズを低減するためチップインダクタ５０を挿入した
例について述べたが、この他、これら接地導体の間にチ
ップインダクタ５０に代えて図９に示すロ−パスフィル
タ６０を挿入してもよい。

【００４６】

【発明の効果】以上詳述したように本発明によって、所
期の目的を達成することができた。すなわち、マイクロ
ストリップ伝送線路基板の接地導体にスリットを形成す
ることによって、接地導体の面積を減少させることがで
き、接地導体から放射される電磁波の放射効率を低減す
ることができる。また、接地導体を速度の異なる回路系
に対応して分割し、該分割された接地導体間をインダク
タ素子またはフィルタ素子を挿入することでグランドノ
イズの影響を低減することができる。

【図面の簡単な説明】

【図１】本発明のマイクロストリップ伝送線路基板にデ
ィジタル信号多重回路を搭載した回路モジュールの平面
図。

【図２】本発明のマイクロストリップ伝送線路基板の断
面図。

【図３】スリットを持つ接地導体の例を示す本発明のマ
イクロストリップ伝送線路基板の裏面図。

【図４】図１に示したスリットを持つ接地導体で構成さ
れるマイクロストリップ伝送線路基板Ｂ部の上面透視
図。

【図５】接地導体を櫛形形状にした例を示す本発明のマ
イクロストリップ伝送線路基板の裏面図。

【図６】櫛形形状の接地導体で構成される、図１に示し
たマイクロストリップ伝送線路基板Ｂ部の上面透視図。

【図７】実施例３にかかるマイクロストリップ伝送線路
基板にディジタル信号多重回路を搭載した回路モジュー
ルの裏面透視図。

【図８】本発明のマイクロストリップ伝送線路基板実施
効果を説明するための回路モデル。

【図９】実施例４にかかるマイクロストリップ伝送線路
基板にディジタル信号多重回路を搭載した回路モジュー
ルの裏面透視図。

【図１０】図９に示すローパスフィルタ素子６０の詳細
寸法図。

【図１１】図１０に示すローパスフィルタフィルタ素子
の伝達特性図。

【図１２】実施例５にかかるマイクロストリップ伝送線
路基板の裏面図。

【図１３】実施例６にかかるマイクロストリップ伝送線
路基板の裏面図。

【図１４】実施例７にかかるマイクロストリップ伝送線
路基板の裏面図。

【図１５】超高速光通信システムの概略構成図。

【図１６】ディジタル信号多重回路の構成図。

【図１７】従来のマイクロストリップ伝送線路基板にデ
ィジタル信号多重回路を搭載したの回路モジュールの斜
視透視図。

【図１８】図１７の接地導体に存在する寄生素子の影響
を説明するための従来のマイクロストリップ基板の回路
モデル。

【符号の説明】

１，９１６並列６２２ｂ／ｓデータ信号２ディジタル信号多重回路（ＭＵＸ）３，７，１１５１０Ｇｂ／ｓデータ信号４電気ー光変換部（Ｅ／Ｏ）５光ファイバ６光ー電気変換部（Ｏ／Ｅ）８ディジタル信号分離回路（ＤＭＵＸ）１０マイクロストリップ伝送線路基板２０〜２９マイクロストリップ伝送線路３０接地導体３１接地導体部３２スリット３３，３４，３６接続導体部３５寄生抵抗３７スルーホール３９アース４０誘電体４１，４２８：２ディジタル信号多重回路ＩＣ４３４：１ディジタル信号多重回路ＩＣ５０チップインダクタ６０ローパスフィルタ１１１，１１２８並列６２２Ｍｂ／ｓデータ信号１１３，１１４２並列２．５Ｇｂ／ｓデータ信号１１５１０Ｇｂ／ｓデータ信号１２１１０ＧＨｚクロック信号１２２，１２３２．５ＧＨｚクロック信号１２４，１２５６２２ＭＨｚクロック信号

Claims

【特許請求の範囲】

【請求項１】マイクロストリップ伝送線路基板構造に
おいて、接地導体にスリットを設けたことを特徴とする
マイクロストリップ伝送線路基板構造。
【請求項２】接地導体を櫛形形状にしたことを特徴と
する請求項１記載のマイクロストリップ伝送線路基板構
造。
【請求項３】複数のマイクロストリップ伝送線路系が
搭載されたマイクロストリップ伝送線路基板構造おい
て、接地導体を少なくとも２つ以上に分割するととも
に、個々の接地導体間にインダクタンス素子を挿入した
ことを特徴とするマイクロストリップ伝送線路基板構
造。
【請求項４】複数のマイクロストリップ伝送線路系が
搭載されたマイクロストリップ伝送線路基板構造におい
て、接地導体を少なくとも２つ以上に分割するととも
に、個々の接地導体間にフィルタ素子を挿入したことを
特徴とするマイクロストリップ伝送線路基板構造。
【請求項５】複数のマイクロストリップ伝送線路系が
搭載されたマイクロストリップ伝送線路基板構造におい
て、接地導体を少なくとも２つ以上に分割するととも
に、個々の接地導体間にインダクタンス素子を挿入し、
前記接地導体にスリットを設けたことを特徴とするマイ
クロストリップ伝送線路基板構造。
【請求項６】複数のマイクロストリップ伝送線路系が
搭載されたマイクロストリップ伝送線路基板構造におい
て、接地導体を少なくとも２つ以上に分割するととも
に、個々の接地導体間にインダクタンス素子を挿入し、
前記接地導体を櫛形形状にしたことを特徴とするマイク
ロストリップ伝送線路基板構造。
【請求項７】複数のマイクロストリップ伝送線路系が
搭載されたマイクロストリップ伝送線路基板構造におい
て、接地導体を少なくとも２つ以上に分割するととも
に、個々の接地導体間にフィルタ素子を挿入し、前記接
地導体にスリットを設けたことを特徴とするマイクロス
トリップ伝送線路基板構造。
【請求項８】複数のマイクロストリップ伝送線路系が
搭載されたマイクロストリップ伝送線路基板構造におい
て、接地導体を少なくとも２つ以上に分割するととも
に、個々の接地導体間にフィルタ素子を挿入し、前記接
地導体を櫛形形状にしたことを特徴とするマイクロスト
リップ伝送線路基板構造。
【請求項９】請求項１ないし請求項８に記載のマイク
ロストリップ伝送線路基板構造上に複数個のディジタル
信号多重／分離回路素子を搭載し、各素子間をマイクロ
ストリップ導体で接続したことを特徴とする超高速ディ
ジタル信号伝送回路モジュール。
【請求項１０】送信側と受信側を光ファイバで接続して
構成される超高速光通信システムにおいて、送信側に設
けるディジタル信号多重回路および／または受信側に設
けるディジタル信号分離回路を請求項９に記載の回路モ
ジュールで構成したことを特徴とする超高速光通信シス
テム。