JPH10207424A - Agc circuit - Google Patents

Agc circuit

Info

Publication number
JPH10207424A
JPH10207424A JP9007203A JP720397A JPH10207424A JP H10207424 A JPH10207424 A JP H10207424A JP 9007203 A JP9007203 A JP 9007203A JP 720397 A JP720397 A JP 720397A JP H10207424 A JPH10207424 A JP H10207424A
Authority
JP
Japan
Prior art keywords
signal
reference pulse
section
agc circuit
voltage control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9007203A
Other languages
Japanese (ja)
Inventor
Masafumi Otsuka
雅文 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP9007203A priority Critical patent/JPH10207424A/en
Publication of JPH10207424A publication Critical patent/JPH10207424A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the collapse of a high luminance part by controlling the amplitude of an input video signal to be within the dynamic range of an A/D conversion section. SOLUTION: Video signals of R, G and B from terminals 1a to 1c are amplified by amplifier sections 4a to 4c and impressed to voltage control amplifier sections 9a to 9c. A reference pulse generation section 5 generates a reference pulse having a required amplitude during blanking of the video signals, this reference pulse is synthesized into the video signal G or the like from the amplifier section 4b by a reference pulse synthesizing section 6, a peak is detected by a peak detecting section 7, this peak value is held by a peak holding circuit 8, the amplifying degrees of the voltage control amplifier sections 9a to 9c are controlled based on this peak value and exceeding of the dynamic range of A/D conversion sections 10a to 10c is prevented. Signals from the A/D conversion sections are processed by a signal processing panel driving section 11 and, by driving a PDP 12, the videos are displayed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はAGC回路に係り、
A/D変換部のダイナミックレンジを効果的に利用する
ように入力映像信号の増幅度を制御するものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AGC circuit,
The present invention relates to an apparatus for controlling the amplification degree of an input video signal so as to effectively use a dynamic range of an A / D converter.

【0002】[0002]

【従来の技術】PDP(プラズマディスプレイパネル)
を用いる映像表示装置では、アナログの映像信号をディ
ジタル信号に変換し、PDPに印加する。すなわち、図
4に示す一例の如く、入力端子1a、1bおよび1cよりのア
ナログのR(赤)、G(緑)およびB(青)の映像信号
を増幅器4a、4bおよび4cでそれぞれ増幅し、A/D変換
部10a 、10b および10c でそれぞれディジタル信号に変
換し、信号処理・パネル駆動部11でPDPに表示するた
めの所要の信号処理を行い、PDP12を駆動し、映像を
表示する。ところが、入力映像信号の振幅には信号源に
よるばらつきがあり、信号振幅が大きく、A/D変換部
のダイナミックレンジを越えた場合に高輝度部がつぶれ
る(階調が圧縮される)という問題があり、一方、振幅
の小さい映像信号源の場合にA/D変換部のダイナミッ
クレンジが効果的に利用されないという問題がある。
2. Description of the Related Art PDP (Plasma Display Panel)
In an image display device using the method, an analog image signal is converted into a digital signal and applied to a PDP. That is, as in the example shown in FIG. 4, analog R (red), G (green) and B (blue) video signals from input terminals 1a, 1b and 1c are amplified by amplifiers 4a, 4b and 4c, respectively. The A / D converters 10a, 10b and 10c respectively convert the signals into digital signals, perform necessary signal processing for display on the PDP by the signal processing / panel driver 11, drive the PDP 12, and display an image. However, there is a problem that the amplitude of the input video signal varies depending on the signal source, and when the signal amplitude is large and exceeds the dynamic range of the A / D converter, the high-luminance portion is crushed (gradation is compressed). On the other hand, in the case of a video signal source having a small amplitude, there is a problem that the dynamic range of the A / D converter is not effectively used.

【0003】[0003]

【発明が解決しようとする課題】本発明はこのような点
に鑑み、入力映像信号の振幅が大きい場合にA/D変換
部のダイナミックレンジを越えず、かつ、入力映像信号
の振幅が小さい場合にA/D変換部のダイナミックレン
ジを効果的に利用できるようにA/D変換部に入力する
映像信号の振幅を制御することにある。
SUMMARY OF THE INVENTION In view of the above, the present invention is directed to a case where the amplitude of an input video signal does not exceed the dynamic range of the A / D converter and the amplitude of the input video signal is small. Another object of the present invention is to control the amplitude of a video signal input to the A / D converter so that the dynamic range of the A / D converter can be used effectively.

【0004】[0004]

【課題を解決するための手段】本発明は上述の課題を解
決するため、映像信号をA/D変換部でディジタル信号
に変換し、所要の信号処理を行い、表示器をディジタル
駆動するものにおいて、前記A/D変換部の前段に入力
映像信号を制御信号に基づく増幅度で増幅する電圧制御
増幅部を設けると共に、前記映像信号と同期した水平同
期信号をトリガにして所要の振幅の基準パルスを生成す
る基準パルス生成部と、基準パルス生成部よりのパルス
を前記映像信号のブランキング期間に合成する基準パル
ス合成部と、基準パルス合成部よりの信号を検波するピ
ーク検波部とを設け、ピーク検波部よりの信号に基づき
前記電圧制御増幅部を制御するようにしたAGC回路を
提供するものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention relates to an apparatus for converting a video signal into a digital signal by an A / D converter, performing required signal processing, and digitally driving a display. A voltage control amplifier for amplifying an input video signal with an amplification factor based on a control signal at a stage preceding the A / D converter, and a reference pulse having a required amplitude triggered by a horizontal synchronization signal synchronized with the video signal; A reference pulse generating unit, a reference pulse synthesizing unit that synthesizes a pulse from the reference pulse generating unit during the blanking period of the video signal, and a peak detecting unit that detects a signal from the reference pulse synthesizing unit. It is an object of the present invention to provide an AGC circuit that controls the voltage control amplifier based on a signal from a peak detector.

【0005】[0005]

【発明の実施の形態】本発明によるAGC回路では、R
(赤)、G(緑)およびB(青)の映像信号、あるいは
輝度信号および色差信号(若しくは色信号)からなる映
像信号を電圧制御増幅部に入力し、所要の増幅度で増幅
し、A/D変換部でディジタル信号に変換し、信号処理
・パネル駆動部でPDPに表示するための信号処理を行
い、PDPを駆動し映像を表示する。映像信号と同期し
た水平同期信号をトリガにして基準パルス生成部で所要
の振幅の基準パルスを生成し、このパルスを基準パルス
合成部で入力映像信号に合成する。この信号をピーク検
波部でピーク検波し、検波値をピークホールド回路若し
くは時定数回路で所要時間保持し、電圧制御増幅部に印
加し、出力される信号振幅がA/D変換部のダイナミッ
クレンジに対応する振幅以内になるように利得を制御す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In an AGC circuit according to the present invention, R
(Red), G (green) and B (blue) video signals or a video signal composed of a luminance signal and a color difference signal (or a color signal) are input to the voltage control amplifier, and are amplified at a required amplification degree. The digital signal is converted by a / D conversion unit, signal processing for display on a PDP is performed by a signal processing and panel driving unit, and the PDP is driven to display an image. The reference pulse generation unit generates a reference pulse having a required amplitude by using a horizontal synchronization signal synchronized with the video signal as a trigger, and synthesizes this pulse with the input video signal by the reference pulse synthesis unit. This signal is subjected to peak detection by a peak detection unit, and the detected value is held for a required time by a peak hold circuit or a time constant circuit, applied to a voltage control amplifier, and the output signal amplitude is adjusted to the dynamic range of the A / D converter. Control the gain to be within the corresponding amplitude.

【0006】[0006]

【実施例】以下、図面に基づいて本発明によるAGC回
路の実施例を詳細に説明する。図1は本発明によるAG
C回路の一実施例の要部ブロック図である。図におい
て、1a、1bおよび1cは映像信号入力端子で、R、Gおよ
びBの映像信号を入力し、2は水平同期信号(HD)入力
端子、3は垂直同期信号(VD)入力端である。4a、4bお
よび4cは増幅部で、端子1a、1b、1cよりの映像信号を増
幅する。5は基準パルス生成部で、端子2よりのHDをト
リガにして映像信号のブランキング期間に映像信号と同
極性で所要の振幅の基準パルスを生成する。この基準パ
ルスの振幅は、後述する電圧制御増幅部9a、9bおよび9c
の出力信号の最大振幅をA/D変換部10a 、10b および
10c でリニアに処理可能な最大入力値(ダイナミックレ
ンジ)以内となるように制御するための基準値である。
6は基準パルス合成部で、基準パルス生成部5よりのパ
ルスを増幅部4bよりの映像信号のブランキング期間に合
成する。7はピーク検波部で、基準パルス合成部6より
の信号をピーク検波する。8はピークホールド回路で、
ピーク検波部7よりの信号レベルを次の信号入力までの
間保持する。あるいは時定数回路によりピーク検波部7
よりの信号を所要の時定数で積分するようにする。9a、
9bおよび9cは電圧制御増幅部で、ピークホールド回路8
等よりの信号に基づく増幅度で増幅部4a、4b、4cよりの
信号を増幅する。10a 、10b および10c はA/D変換部
で、電圧制御増幅部9a、9b、9cよりの信号をディジタル
信号に変換する。11は信号処理・パネル駆動部で、A/
D変換部10a 、10b および10c よりの信号をPDP12に
表示するための処理を行い、PDP12を駆動し映像を表
示する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an AGC circuit according to the present invention will be described below in detail with reference to the drawings. FIG. 1 shows an AG according to the invention.
It is a principal part block diagram of one Example of a C circuit. In the figure, 1a, 1b and 1c are video signal input terminals for inputting R, G and B video signals, 2 is a horizontal synchronizing signal (HD) input terminal, and 3 is a vertical synchronizing signal (VD) input terminal. . Reference numerals 4a, 4b, and 4c denote amplification units that amplify video signals from the terminals 1a, 1b, and 1c. Reference numeral 5 denotes a reference pulse generator, which generates a reference pulse having the same polarity as the video signal and a required amplitude during a blanking period of the video signal by using the HD from the terminal 2 as a trigger. The amplitude of the reference pulse is controlled by voltage control amplifiers 9a, 9b, and 9c described later.
The maximum amplitude of the output signal of A / D converters 10a and 10b and
This is a reference value for controlling so that it is within the maximum input value (dynamic range) that can be processed linearly at 10c.
Reference numeral 6 denotes a reference pulse synthesizing unit, which synthesizes a pulse from the reference pulse generating unit 5 during a blanking period of the video signal from the amplifying unit 4b. Reference numeral 7 denotes a peak detector, which detects a signal from the reference pulse synthesizer 6 by peak detection. 8 is a peak hold circuit,
The signal level from the peak detector 7 is held until the next signal input. Alternatively, the peak detection unit 7 is provided by a time
Signal is integrated with a required time constant. 9a,
Reference numerals 9b and 9c denote voltage controlled amplifiers, and a peak hold circuit 8
The signals from the amplifying units 4a, 4b, and 4c are amplified with the amplification degree based on the signals from the same. A / D converters 10a, 10b and 10c convert signals from the voltage control amplifiers 9a, 9b and 9c into digital signals. Reference numeral 11 denotes a signal processing / panel driving unit.
Processing for displaying the signals from the D conversion units 10a, 10b and 10c on the PDP 12 is performed, and the PDP 12 is driven to display an image.

【0007】図2は本発明によるAGC回路の他の実施
例の要部ブロック図である。図において、21は基準パル
ス生成部で、端子2よりのHDをトリガにして映像信号の
ブランキング期間に、制御部29よりの信号に基づく振幅
で映像信号と同極性のパルスを生成する。22a 、22b お
よび22c は基準パルス合成部で、基準パルス生成部21よ
りのパルスを増幅部4a、4bおよび4cよりの映像信号のブ
ランキング期間にそれぞれ合成する。23a 、23b および
23c はピーク検波部で、基準パルス合成部22a、22b お
よび22c よりの信号をそれぞれピーク検波する。24a 、
24b および24cはピークホールド回路で、ピーク検波部2
3a 、23b および23c よりの信号レベルを次の信号が入
力されるまで保持する。25は最大値選択部で、ピークホ
ールド回路24a 、24b または24c よりの信号の最大値を
選択する。26はA/D変換部で、最大値選択部25よりの
信号をディジタル信号に変換する。27は設定部で、入力
映像信号の種類(静止画主体、動画主体等)に応じてモ
ードを設定する。28はメモリ部で、各モード(静止画主
体、動画主体)用に設定された制御データを記憶する。
29は制御部で、メモリ部28より読出された制御データに
基づいて基準パルス生成部21で生成するパルスの振幅を
制御し、また、D/A変換部30を介し電圧制御増幅部9
a、9bおよび9cの増幅度の追随速度を制御する。D/A
変換部30は制御部29よりのデータをアナログ信号に変換
する。その他の符号は図1と同じであるので説明を省
く。
FIG. 2 is a block diagram of a main part of another embodiment of the AGC circuit according to the present invention. In the figure, reference numeral 21 denotes a reference pulse generation unit which generates a pulse having the same polarity as the video signal with an amplitude based on the signal from the control unit 29 during a blanking period of the video signal by using the HD from the terminal 2 as a trigger. Reference numerals 22a, 22b and 22c denote reference pulse synthesizers for synthesizing the pulse from the reference pulse generator 21 during the blanking period of the video signal from the amplifiers 4a, 4b and 4c. 23a, 23b and
Reference numeral 23c denotes a peak detector, which detects signals from the reference pulse synthesizers 22a, 22b, and 22c, respectively. 24a,
24b and 24c are peak hold circuits.
The signal levels from 3a, 23b and 23c are held until the next signal is input. Reference numeral 25 denotes a maximum value selection unit for selecting the maximum value of the signal from the peak hold circuit 24a, 24b or 24c. An A / D converter 26 converts the signal from the maximum value selector 25 into a digital signal. A setting unit 27 sets a mode according to the type of the input video signal (mainly a still image, mainly a moving image). Reference numeral 28 denotes a memory unit which stores control data set for each mode (mainly a still image and a main moving image).
A control unit 29 controls the amplitude of the pulse generated by the reference pulse generation unit 21 based on the control data read from the memory unit 28, and controls the voltage control amplification unit 9 via a D / A conversion unit 30.
The following speed of the amplification degree of a, 9b and 9c is controlled. D / A
The converter 30 converts the data from the controller 29 into an analog signal. The other reference numerals are the same as those in FIG.

【0008】次に、本発明によるAGC回路の動作を説
明する。図1の場合、R、G、Bの映像信号は入力端子
1a〜1cより入力し、それぞれ増幅部(バッファアンプ)
4a〜4cで増幅し、電圧制御増幅部9a〜9cに入力する。基
準パルス生成部5は、端子2よりのHDをトリガにし、映
像信号のブランキング期間の位置に、映像信号と同極性
で、A/D変換部10a 〜10c のダイナミックレンジに対
応する振幅のパルスを生成する。このパルスを基準パル
ス合成部6に入力し、図3に示すように、増幅部4bより
のG(RまたはBとしてもよい)の映像信号のブランキ
ング期間に合成し、ピーク検波部7でピーク検波する。
検波値は、映像信号の最大振幅が図3(イ)のように基
準パルスより大きい場合は映像信号の最大振幅値とな
り、映像信号の振幅が基準パルスより小さい図3(ロ)
の場合は基準パルスの振幅値となる。ピーク検波部7よ
りの信号レベルをピークホールド回路8で次の検波値が
入力されるまで保持し、あるいは時定数回路により所要
の時定数で積分し、これらの信号を電圧制御増幅部9a〜
9cの各制御端子に印加し、制御端子の電圧に基づく同一
の増幅度で増幅部4a〜4cよりの信号をそれぞれ増幅す
る。すなわち、電圧制御増幅部9a〜9cに図3(イ)また
は(ロ)の映像信号が入力した場合、(イ)の場合は映
像信号の最大振幅(ピーク値)が検出され、基準パルス
の振幅との差が演算され、この差信号に基づいて電圧制
御増幅部9a〜9cに増幅度を下げるように作用し、結果と
してA/D変換部10a 〜10c のダイナミックレンジ内に
入る振幅となるように制御される。また、(ロ)の場合
は、ピーク検波値は基準パルスの振幅となることから設
定の増幅度で電圧制御増幅部9a〜9cを制御することとな
る。電圧制御増幅部9a〜9cよりの信号はA/D変換部10
a 〜10c でディジタル信号に変換され、信号処理・パネ
ル駆動部11に入力し、PDP12に表示するための信号処
理を行い、PDP12を駆動し映像を表示する。
Next, the operation of the AGC circuit according to the present invention will be described. In the case of FIG. 1, R, G, and B video signals are input terminals.
Input from 1a to 1c, each amplifying unit (buffer amplifier)
The signals are amplified at 4a to 4c and input to the voltage control amplifiers 9a to 9c. The reference pulse generation unit 5 uses the HD from the terminal 2 as a trigger and generates a pulse having the same polarity as the video signal and an amplitude corresponding to the dynamic range of the A / D conversion units 10a to 10c at the position of the blanking period of the video signal. Generate This pulse is input to the reference pulse synthesizing unit 6 and synthesized as shown in FIG. 3 during the blanking period of the G (or R or B) video signal from the amplifying unit 4b. Detect.
The detected value becomes the maximum amplitude value of the video signal when the maximum amplitude of the video signal is larger than the reference pulse as shown in FIG. 3A, and the amplitude of the video signal is smaller than the reference pulse as shown in FIG.
In this case, the amplitude value of the reference pulse is used. The signal level from the peak detector 7 is held by the peak hold circuit 8 until the next detection value is input, or integrated by a time constant circuit with a required time constant.
9c is applied to each control terminal, and the signals from the amplifiers 4a to 4c are amplified with the same amplification based on the voltage of the control terminal. That is, when the video signal of FIG. 3A or FIG. 3B is input to the voltage control amplifiers 9a to 9c, in the case of FIG. 3A, the maximum amplitude (peak value) of the video signal is detected and the amplitude of the reference pulse is detected. Is calculated, and acts on the voltage control amplifiers 9a to 9c based on the difference signal so as to reduce the amplification degree, and as a result, the amplitude becomes within the dynamic range of the A / D converters 10a to 10c. Is controlled. In the case of (b), since the peak detection value is the amplitude of the reference pulse, the voltage control amplifiers 9a to 9c are controlled at the set amplification degree. The signals from the voltage control amplifiers 9a to 9c are supplied to the A / D converter 10
The signals are converted into digital signals at a to 10c, input to the signal processing / panel driving unit 11, perform signal processing for display on the PDP 12, drive the PDP 12, and display an image.

【0009】なお、映像信号が輝度信号および色差信号
に分離して入力される場合、端子1bより輝度信号を、端
子1aよりB−Y色差信号、端子1cよりR−Y色差信号を
それぞれ入力し、基準パルス生成部5よりのパルスを増
幅部4bよりの輝度信号に合成する。そして、A/D変換
部10a 〜10c よりの輝度信号および色差信号に基づいて
信号処理・パネル駆動部11でR、GおよびBの3映像信
号にマトリクスし、PDP12を駆動する。また、映像信
号が輝度信号および色信号に分離して入力される場合は
端子1bより輝度信号を、端子1a(または1c)より色信号
をそれぞれ入力し、基準パルス生成部5よりのパルスを
増幅部4bよりの輝度信号に合成する。そして、A/D変
換部10a 〜10c よりの輝度信号および色信号に基づいて
信号処理・パネル駆動部11でR、GおよびBの3映像信
号にマトリクスし、PDP12を駆動する。
When a video signal is input after being separated into a luminance signal and a color difference signal, a luminance signal is input from a terminal 1b, a BY color difference signal is input from a terminal 1a, and an RY color difference signal is input from a terminal 1c. The pulse from the reference pulse generator 5 is combined with the luminance signal from the amplifier 4b. Then, the signal processing / panel driving section 11 matrixes three R, G, and B video signals based on the luminance signals and the color difference signals from the A / D conversion sections 10a to 10c, and drives the PDP 12. When the video signal is input as being separated into a luminance signal and a chrominance signal, a luminance signal is input from a terminal 1b and a chrominance signal is input from a terminal 1a (or 1c), and a pulse from the reference pulse generator 5 is amplified. The signal is synthesized with the luminance signal from the unit 4b. Then, the signal processing / panel driving unit 11 matrixes three R, G, and B video signals based on the luminance signals and the color signals from the A / D conversion units 10a to 10c, and drives the PDP 12.

【0010】図2の場合、設定部27で入力映像信号の種
類に応じてモード(静止画主体=パーソナルコンピュー
タ画像等、動画主体=テレビジョン映像等)を設定す
る。メモリ部28に予めこれら各モード用に設定された制
御データを記憶しておき、設定部27よりの信号にて制御
部29を介しメモリ部28より相応する制御データを読出
し、このデータに基づき、基準パルス生成部21で生成す
る基準パルスの振幅を制御する。生成された基準パルス
は基準パルス合成部22a 〜22c に入力し、増幅部4a〜4c
よりの映像信号のブランキング期間にそれぞれ合成し、
ピーク検波部23a 〜23c でそれぞれピーク検波し、ピー
クホールド回路24a 〜24c により次の検波値が入力され
るまでこの値を保持し、これらの中から最大値選択部25
で最大値を選択し、A/D変換部26でディジタルデータ
に変換し、制御部29にて、A/D変換部26よりのデータ
の変化に対する追随速度を設定部27で設定したモードに
相応する値(動画モードでは追随速度を早め、静止画モ
ードでは遅らせる等)とし、D/A変換部30でアナログ
信号に変換し、電圧制御増幅部9a〜9cに印加し、相応す
る利得(電圧制御増幅部9a〜9cで同一利得)となるよう
に制御する。電圧制御増幅部9a〜9cよりの信号はA/D
変換部10a 〜10c でディジタル信号に変換され、信号処
理・パネル駆動部11に入力し、PDP12に表示するため
の信号処理を行い、PDP12を駆動し映像を表示する。
In the case of FIG. 2, the setting unit 27 sets a mode (mainly a still image = personal computer image, etc., main moving image = television image, etc.) according to the type of input video signal. The control data set for each of these modes is stored in the memory unit 28 in advance, and the corresponding control data is read from the memory unit 28 via the control unit 29 by a signal from the setting unit 27, and based on this data, The amplitude of the reference pulse generated by the reference pulse generator 21 is controlled. The generated reference pulse is input to reference pulse synthesis units 22a to 22c, and amplified by the amplification units 4a to 4c.
Are combined during the blanking period of the video signal
Peak detectors 23a to 23c detect peaks, respectively, and hold these values by peak hold circuits 24a to 24c until the next detection value is input.
Selects the maximum value, converts the digital data into digital data by the A / D converter 26, and controls the controller 29 so that the following speed for the data change from the A / D converter 26 corresponds to the mode set by the setting unit 27. (In the moving image mode, the following speed is increased, and in the still image mode, the following speed is decreased), converted into an analog signal by the D / A converter 30 and applied to the voltage control amplifiers 9a to 9c, and the corresponding gain (voltage control The gains are controlled so as to have the same gain in the amplifiers 9a to 9c. The signals from the voltage control amplifiers 9a to 9c are A / D
The signals are converted into digital signals by the converters 10a to 10c, input to the signal processing / panel driver 11, perform signal processing for display on the PDP 12, drive the PDP 12, and display an image.

【0011】上記基準パルスの振幅(設定部27で設定す
る)は、例えば、増幅部4a〜4cの出力端の映像信号のば
らつき範囲が0.8V〜1.2Vp-p で、A/D変換部10a 〜10
c のダイナミックレンジが1Vp-p とすると、入力映像信
号が動画の場合は基準パルスを0.8Vとし、ピーク検波部
23a 〜23c の出力が0.8VのときA/D変換部10a 〜10c
の入力信号のピーク値が1.0Vとなるように電圧制御増幅
部の利得を設定(制御)すれば入力のばらつき範囲で常
にPDPで最大輝度が得られ、また、入力映像信号が静
止画の場合は基準パルスを1.1V〜1.2Vとし、ピーク検波
部23a 〜23c の出力が1.1V〜1.2VのときA/D変換部10
a 〜10c の入力信号のピーク値が1.0Vとなるように設定
することにより、PDPを最大輝度にできない場合も生
ずるが、利得の変動を小さくでき、映像を見やすくする
ことができる。
The amplitude of the reference pulse (set by the setting unit 27) is, for example, such that the variation range of the video signal at the output terminals of the amplification units 4a to 4c is 0.8V to 1.2Vp-p, and the A / D conversion unit 10a ~Ten
Assuming that the dynamic range of c is 1 Vp-p, if the input video signal is a moving image, the reference pulse is 0.8 V and the peak detector
A / D converters 10a to 10c when outputs of 23a to 23c are 0.8V
If the gain of the voltage control amplifier is set (controlled) so that the peak value of the input signal becomes 1.0 V, the maximum brightness can always be obtained in the PDP within the range of the input variation, and when the input video signal is a still image Indicates that the reference pulse is 1.1 V to 1.2 V, and the output of the peak detectors 23 a to 23 c is 1.1 V to 1.2 V when the A / D converter 10
By setting the peak values of the input signals a to 10c to be 1.0 V, the PDP may not be able to have the maximum luminance, but the fluctuation of the gain can be reduced and the image can be easily viewed.

【0012】[0012]

【発明の効果】以上に説明したように、本発明によるA
GC回路によれば、入力映像信号の振幅が映像信号に付
加した基準パルスの振幅より大きい場合は最大振幅がA
/D変換部のダイナミックレンジを越えないように映像
信号の最大振幅に応じて電圧制御増幅部の利得を制御
し、入力映像信号の振幅が基準パルスより小さい場合は
基準パルスの振幅を基準にして利得を制御するものであ
るから、映像信号の振幅が大きい場合の高輝度部のつぶ
れを防止し、かつ、映像信号の振幅が小さい場合にA/
D変換部のダイナミックレンジを効果的に利用すことが
できる。
As described above, according to the present invention, A
According to the GC circuit, when the amplitude of the input video signal is larger than the amplitude of the reference pulse added to the video signal, the maximum amplitude is A
The gain of the voltage control amplifier is controlled in accordance with the maximum amplitude of the video signal so as not to exceed the dynamic range of the / D converter, and if the amplitude of the input video signal is smaller than the reference pulse, the amplitude of the reference pulse is used as a reference. Since the gain is controlled, it is possible to prevent the high luminance portion from being collapsed when the amplitude of the video signal is large, and to control A / A when the amplitude of the video signal is small.
The dynamic range of the D conversion unit can be used effectively.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるAGC回路の一実施例の要部ブロ
ック図である。
FIG. 1 is a main part block diagram of an embodiment of an AGC circuit according to the present invention.

【図2】本発明によるAGC回路の他の実施例の要部ブ
ロック図である。
FIG. 2 is a main part block diagram of another embodiment of the AGC circuit according to the present invention.

【図3】基準パルスを合成した映像信号の波形の例であ
る。
FIG. 3 is an example of a waveform of a video signal obtained by combining reference pulses.

【図4】従来のAGC回路の一例である。FIG. 4 is an example of a conventional AGC circuit.

【符号の説明】[Explanation of symbols]

1a、1b、1c 映像信号入力端子 2 水平同期信号(HD)入力端子 3 垂直同期信号(VD)入力端子 4a、4b、4c 増幅部 5、21 基準パルス生成部 6、22a 、22b 、22c 基準パルス合成部 7、23a 、23b 、23c ピーク検波部 8、24a 、24b 、24c ピークホールド回路 9a、9b、9c 電圧制御増幅部 10a 、10b 、10c 、26 A/D変換部 11 信号処理・パネル駆動部 12 PDP 25 最大値選択部 27 設定部 28 メモリ部 29 制御部 30 D/A変換部 1a, 1b, 1c Video signal input terminal 2 Horizontal synchronization signal (HD) input terminal 3 Vertical synchronization signal (VD) input terminal 4a, 4b, 4c Amplification unit 5, 21 Reference pulse generation unit 6, 22a, 22b, 22c Reference pulse Combining section 7, 23a, 23b, 23c Peak detection section 8, 24a, 24b, 24c Peak hold circuit 9a, 9b, 9c Voltage control amplification section 10a, 10b, 10c, 26 A / D conversion section 11 Signal processing / panel driving section 12 PDP 25 Maximum value selection unit 27 Setting unit 28 Memory unit 29 Control unit 30 D / A conversion unit

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 映像信号をA/D変換部でディジタル信
号に変換し、所要の信号処理を行い表示器をディジタル
駆動するものにおいて、前記映像信号の振幅を検出する
振幅検出部を設けると共に、前記A/D変換部の前段に
入力映像信号を制御信号に基づく増幅度で増幅する電圧
制御増幅部を設け、振幅検出部よりの信号に基づき前記
電圧制御増幅部を制御するようにしたAGC回路。
An A / D converter converts an image signal into a digital signal, performs required signal processing, and digitally drives a display. In the apparatus, an amplitude detector for detecting the amplitude of the image signal is provided. An AGC circuit provided with a voltage control amplifier for amplifying an input video signal with an amplification degree based on a control signal at a stage preceding the A / D converter, and controlling the voltage control amplifier based on a signal from an amplitude detector. .
【請求項2】 前記振幅検出部は、前記映像信号と同期
した水平同期信号をトリガにして所要の振幅のパルスを
生成する基準パルス生成部と、基準パルス生成部よりの
パルスを映像信号のブランキング期間に合成する基準パ
ルス合成部と、基準パルス合成部よりの信号を検波する
ピーク検波部とからなる請求項1記載のAGC回路。
2. The image processing apparatus according to claim 1, wherein the amplitude detector is configured to generate a pulse having a required amplitude by using a horizontal synchronization signal synchronized with the video signal as a trigger. 2. The AGC circuit according to claim 1, comprising: a reference pulse synthesizing section for synthesizing during a ranking period; and a peak detecting section for detecting a signal from the reference pulse synthesizing section.
【請求項3】 前記映像信号は赤、緑および青に分離し
て入力され、前記電圧制御増幅部で赤、緑および青の各
映像信号を同じ増幅度でそれぞれ増幅し、A/D変換部
で赤、緑および青の各映像信号別にそれぞれ処理するよ
うにした請求項1または請求項2記載のAGC回路。
3. The video signal is separately input into red, green, and blue, and each of the red, green, and blue video signals is amplified by the voltage control amplifier with the same amplification degree, and the A / D converter is used. 3. The AGC circuit according to claim 1, wherein the AGC circuit performs processing for each of red, green, and blue video signals.
【請求項4】 前記基準パルス合成部で基準パルス生成
部よりのパルスを赤、緑または青の映像信号のうちの一
つの映像信号に合成する請求項3記載のAGC回路。
4. The AGC circuit according to claim 3, wherein the pulse from the reference pulse generator is combined with one of red, green and blue video signals by the reference pulse synthesizer.
【請求項5】 前記基準パルス合成部で基準パルス生成
部よりのパルスを赤、緑および青の各映像信号のブラン
キング期間にそれぞれ合成し、前記ピーク検波部で赤、
緑および青の各映像信号別にそれぞれ検波すると共に、
ピーク検波部の後段に赤、緑または青の信号の最大値を
選択する最大値選択部を設け、最大値選択部よりの信号
に基づいて前記電圧制御増幅部を制御するようにした請
求項3記載のAGC回路。
5. The reference pulse synthesizing section synthesizes a pulse from a reference pulse generating section in a blanking period of each of red, green and blue video signals, and outputs a red, green and blue signal in the peak detecting section.
While detecting each of the green and blue video signals separately,
4. The method according to claim 3, further comprising a maximum value selection section for selecting a maximum value of a red, green or blue signal after the peak detection section, wherein the voltage control amplification section is controlled based on a signal from the maximum value selection section. AGC circuit as described.
【請求項6】 前記映像信号は輝度信号および2色差信
号で入力され、前記基準パルス合成部で基準パルス生成
部よりのパルスを輝度信号のブランキング期間に合成
し、前記電圧制御増幅部で輝度信号および各色差信号を
同じ増幅度でそれぞれ増幅し、A/D変換部で輝度信号
および各色差信号別にそれぞれ処理するようにした請求
項1または請求項2記載のAGC回路。
6. The video signal is input as a luminance signal and a two-color difference signal, and the reference pulse synthesizing unit synthesizes a pulse from a reference pulse generating unit during a blanking period of the luminance signal, and the voltage control amplifying unit synthesizes a pulse. 3. The AGC circuit according to claim 1, wherein the AGC circuit amplifies the signal and each color difference signal at the same amplification degree, and processes the luminance signal and each color difference signal by an A / D converter.
【請求項7】 前記映像信号は輝度信号および色信号で
入力され、前記基準パルス合成部で基準パルス生成部よ
りのパルスを輝度信号のブランキング期間に合成し、前
記電圧制御増幅部で輝度信号および色信号を同じ増幅度
でそれぞれ増幅し、A/D変換部で輝度信号および色信
号をそれぞれ処理するようにした請求項1または請求項
2記載のAGC回路。
7. The video signal is input as a luminance signal and a chrominance signal, the reference pulse synthesizing unit synthesizes a pulse from a reference pulse generating unit during a blanking period of the luminance signal, and the voltage control amplifying unit synthesizes a pulse from the luminance signal. 3. The AGC circuit according to claim 1, wherein the AGC circuit amplifies the luminance signal and the chrominance signal with the same amplification degree, and the A / D converter processes the luminance signal and the chrominance signal.
【請求項8】 前記基準パルス生成部で生成するパルス
の振幅を設定する設定部を設け、入力映像信号の種類等
に応じて基準パルスの振幅を設定するようにした請求項
2、請求項3、請求項4、請求項5、請求項6または請
求項7記載のAGC回路。
8. The apparatus according to claim 2, further comprising a setting unit for setting an amplitude of a pulse generated by said reference pulse generating unit, wherein the amplitude of the reference pulse is set according to a type of an input video signal. The AGC circuit according to claim 4, claim 5, claim 6, claim 6, or claim 7.
【請求項9】 前記ピーク検波部の後段にピーク検波部
よりの信号レベルを保持するピークホールド回路を設
け、ピークホールド回路よりの信号に基づき前記電圧制
御増幅部を制御するようにした請求項2、請求項3、請
求項4、請求項5、請求項6、請求項7または請求項8
記載のAGC回路。
9. A method according to claim 2, wherein a peak hold circuit for holding a signal level from the peak detector is provided at a stage subsequent to the peak detector, and the voltage control amplifier is controlled based on a signal from the peak hold circuit. , Claim 3, claim 4, claim 5, claim 6, claim 7, or claim 8
AGC circuit as described.
【請求項10】 前記ピーク検波部の後段にピーク検波
部よりの信号レベルを所要時間保持する時定数回路を設
け、時定数回路よりの信号に基づき前記電圧制御増幅部
を制御するようにした請求項2、請求項3、請求項4、
請求項5、請求項6、請求項7または請求項8記載のA
GC回路。
10. A time constant circuit for holding a signal level from the peak detector for a required time at a stage subsequent to the peak detector, wherein the voltage control amplifier is controlled based on a signal from the time constant circuit. Claim 2, Claim 3, Claim 4,
A according to claim 5, claim 6, claim 7, or claim 8
GC circuit.
【請求項11】 入力映像信号が動画であるか静止画で
あるかを判別する動画・静止画判別部を設けると共に、
前記ピーク検波部の後段に電圧制御増幅部の制御応答速
度を制御する応答制御部を設け、動画・静止画判別部に
よる動画の判別にて制御応答速度を遅くし、静止画の判
別にて制御応答速度を早くするようにした請求項2、請
求項3、請求項4、請求項5、請求項6、請求項7、請
求項8、請求項9または請求項10記載のAGC回路。
11. A moving picture / still picture discriminating section for discriminating whether an input video signal is a moving picture or a still picture,
A response control unit for controlling the control response speed of the voltage control amplification unit is provided at the subsequent stage of the peak detection unit, and the control response speed is reduced by the determination of the moving image by the moving image / still image determination unit, and the control is performed by the determination of the still image. 11. The AGC circuit according to claim 2, wherein the response speed is increased.
JP9007203A 1997-01-20 1997-01-20 Agc circuit Pending JPH10207424A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9007203A JPH10207424A (en) 1997-01-20 1997-01-20 Agc circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9007203A JPH10207424A (en) 1997-01-20 1997-01-20 Agc circuit

Publications (1)

Publication Number Publication Date
JPH10207424A true JPH10207424A (en) 1998-08-07

Family

ID=11659478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9007203A Pending JPH10207424A (en) 1997-01-20 1997-01-20 Agc circuit

Country Status (1)

Country Link
JP (1) JPH10207424A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002354372A (en) * 2001-05-25 2002-12-06 Sony Corp Device and method for display control, storage medium and program
US7525518B2 (en) 2002-12-27 2009-04-28 Canon Kabushiki Kaisha Image display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002354372A (en) * 2001-05-25 2002-12-06 Sony Corp Device and method for display control, storage medium and program
US7525518B2 (en) 2002-12-27 2009-04-28 Canon Kabushiki Kaisha Image display apparatus

Similar Documents

Publication Publication Date Title
US6982704B2 (en) Contrast adjusting circuitry and video display apparatus using same
JP2004320632A (en) Video signal processing circuit, video display unit and method
US6738055B1 (en) Flat-panel display apparatus and its control method
US6002445A (en) A/D conversion with wide dynamic range
JPH10215422A (en) Digital agc circuit
US6333731B1 (en) Apparatus for simultaneously displaying TV and PC images
JPH10207424A (en) Agc circuit
KR100634255B1 (en) Video signal processing apparatus and television reception apparatus
JP3533686B2 (en) Receiver
JP3591644B2 (en) Display device
US6657623B1 (en) Method and apparatus for transmitting a video signal
JPH1013848A (en) White balance adjustment system for plasma display panel
JP2000181407A (en) Liquid crystal display device
JPH114363A (en) Contour correction circuit
EP1071281B1 (en) Automatic luminance adjustment device and method
JP2000050158A (en) Video compositing device
JPH10271365A (en) Television camera device
USRE43161E1 (en) Photic image processing method
RU2115263C1 (en) Circuit for display of additional information on screen for radio electronic device with display unit
JP2006129240A (en) Video signal processing apparatus and display device
JP2003134525A (en) Fixed pixel display device
JP3482860B2 (en) Brightness adjustment device
JP2003333456A (en) Video display circuit and video display device
JPH08186810A (en) Electronic endoscope
KR950003383Y1 (en) Tv card in pc monitor