JPH10189724A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH10189724A
JPH10189724A JP34558796A JP34558796A JPH10189724A JP H10189724 A JPH10189724 A JP H10189724A JP 34558796 A JP34558796 A JP 34558796A JP 34558796 A JP34558796 A JP 34558796A JP H10189724 A JPH10189724 A JP H10189724A
Authority
JP
Japan
Prior art keywords
film
insulating film
sog film
organic
modified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34558796A
Other languages
Japanese (ja)
Other versions
JP3015750B2 (en
Inventor
Hideki Mizuhara
秀樹 水原
Atsuhiro Nishida
篤弘 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8345587A priority Critical patent/JP3015750B2/en
Publication of JPH10189724A publication Critical patent/JPH10189724A/en
Application granted granted Critical
Publication of JP3015750B2 publication Critical patent/JP3015750B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a layer insulating film being excellent in flatness and insulation characteristics. SOLUTION: An MOS transistor is completed by forming a gate oxide film 2, a gate electrode 3 and a source-drain region 4 on an Si substrate 1. Then, a silicon oxide film 5 is formed on the whole surface of a device, an organic SOG film 6 is formed thereon and then boron ions are implanted into this SOG film 6, while an electron shower is cast thereon. By these processings, the organic SOG film 6 is modified, moisture and hydroxyl contained therein are lessened and the film is made to hardly absorb the moisture, while the organic SOG film 6 can be prevented from being charged positively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、詳しくは、デバイス上に層間絶縁膜を形成
する技術に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a technique for forming an interlayer insulating film on a device.

【0002】[0002]

【従来の技術】近年、半導体集積回路の更なる高集積化
を実現するために、配線の微細化、多層化を進めること
が要求されている。配線を多層化するには、各配線間に
層間絶縁膜を設けるが、その層間絶縁膜の表面が平坦で
ないと、層間絶縁膜の上部に形成された配線に段差が生
じて断線などの故障が引き起こされる。
2. Description of the Related Art In recent years, in order to further increase the degree of integration of semiconductor integrated circuits, it has been required to advance wiring miniaturization and multilayering. In order to multi-layer the wiring, an interlayer insulating film is provided between each wiring, but if the surface of the interlayer insulating film is not flat, a step is generated in the wiring formed on the upper part of the interlayer insulating film and a failure such as disconnection may occur. Is caused.

【0003】従って、層間絶縁膜の表面(すなわち、デ
バイスの表面)は可能な限り平坦化されていなければな
らない。このように、デバイスの表面を平坦化する技術
は、平坦化技術と呼ばれ、配線の微細化、多層化に伴っ
てますます重要になっている。平坦化技術において、よ
く用いられる層間絶縁膜としてSOG膜があり、特に層
間絶縁膜材料のフロー特性を利用した平坦化技術におい
て盛んな検討がなされている。
Therefore, the surface of the interlayer insulating film (that is, the surface of the device) must be as flat as possible. As described above, a technique for planarizing the surface of a device is called a planarization technique, and has become more and more important with miniaturization and multilayering of wiring. In the planarization technology, there is an SOG film as an interlayer insulating film that is frequently used. In particular, active study has been made on a planarization technology using a flow characteristic of an interlayer insulating film material.

【0004】SOGとは、シリコン化合物を有機溶剤に
溶解した溶液及びその溶液から形成される二酸化シリコ
ンを主成分とする膜の総称である。SOG膜を形成する
には、まず、シリコン化合物を有機溶剤に溶解した溶液
を基板上に滴下して基板を回転させる。すると、その溶
液の被膜は、配線によって形成される基板上の段差に対
して、その凹部には厚く、凸部には薄く、段差を緩和す
るように形成される。その結果、その溶液の被膜の表面
は平坦化される。
[0004] SOG is a general term for a solution in which a silicon compound is dissolved in an organic solvent, and a film mainly composed of silicon dioxide formed from the solution. To form an SOG film, first, a solution in which a silicon compound is dissolved in an organic solvent is dropped on a substrate, and the substrate is rotated. Then, the film of the solution is formed thicker in the concave portion and thinner in the convex portion, so as to relieve the step on the substrate formed by the wiring. As a result, the surface of the coating of the solution is planarized.

【0005】次に熱処理が施されると、有機溶剤が蒸発
すると共に重合反応が進行して、表面が平坦なSOG膜
が形成される。SOG膜には、一般式(1)で表される
ように、シリコン化合物中に有機成分を含まない無機S
OG膜と、一般式(2)で表されるように、シリコン化
合物中に有機成分を含む有機SOG膜とがある。
[0005] Next, when heat treatment is performed, the organic solvent evaporates and the polymerization reaction proceeds to form an SOG film having a flat surface. As shown in the general formula (1), the SOG film has an inorganic S containing no organic component in the silicon compound.
There are an OG film and an organic SOG film containing an organic component in a silicon compound as represented by the general formula (2).

【0006】[SiO2]n ・・・(1) [RXSiOY]n ・・・(2) (n,X,Y:整数、R:アルキル基又はアリール基) 無機SOG膜は、水分及び水酸基を多量に含んでいる上
に、CVD(ChemicalVapor Deposition)法によって形
成されたシリコン酸化膜に比べて脆弱であり、膜厚を
0.5μm以上にすると熱処理時にクラックが発生しや
すいという欠点がある。
[SiO 2 ] n (1) [R X SiO Y ] n (2) (n, X, Y: integers, R: alkyl group or aryl group) In addition to containing a large amount of hydroxyl groups, it is more fragile than a silicon oxide film formed by a CVD (Chemical Vapor Deposition) method, and when the film thickness is 0.5 μm or more, cracks tend to occur during heat treatment. is there.

【0007】一方、有機SOG膜は、熱処理におけるク
ラックの発生が抑制され、膜厚を0.5〜1μm程度に
することができる。従って、有機SOG膜を用いれば、
膜厚の大きな層間絶縁膜を得ることができ、基板上の大
きな段差に対しても十分な平坦化が可能になる。このよ
うに、無機SOG膜や有機SOG膜は、非常に優れた平
坦性を有するが、上述したように無機SOG膜は、水分
及び水酸基を多量に含んでいるために、金属配線などに
悪影響を与え、電気的特性の劣化、腐食などの問題が生
じる恐れがある。
On the other hand, in the organic SOG film, the occurrence of cracks in the heat treatment is suppressed, and the film thickness can be reduced to about 0.5 to 1 μm. Therefore, if an organic SOG film is used,
An interlayer insulating film having a large thickness can be obtained, and sufficient flattening can be performed even on a large step on the substrate. As described above, the inorganic SOG film and the organic SOG film have extremely excellent flatness. However, as described above, the inorganic SOG film contains a large amount of moisture and hydroxyl groups, and thus has an adverse effect on metal wiring and the like. May cause problems such as deterioration of electrical characteristics and corrosion.

【0008】また、無機SOG膜に比べれば少ないもの
の、有機SOG膜にも水分及び水酸基が含まれているた
め、同様の問題を有する。そこで、通常は、SOG膜を
層間絶縁膜に採用する場合において、水分及び水酸基を
比較的遮断する性質に加えて絶縁性及び機械的強度が高
い性質を持つ、例えばプラズマCVD法によって形成さ
れたシリコン酸化膜などの絶縁膜をSOG膜の上層又は
下層に介在させることが行われている(例えば、特開平
5−226334号公報(H01L21/3205)参
照)。
[0008] Although the organic SOG film is less than the inorganic SOG film, the organic SOG film also has the same problem because it contains moisture and hydroxyl groups. Therefore, usually, when an SOG film is used as an interlayer insulating film, a silicon film formed by, for example, a plasma CVD method has a high insulating property and a high mechanical strength in addition to a property of relatively blocking moisture and a hydroxyl group. An insulating film such as an oxide film is interposed in the upper or lower layer of the SOG film (for example, see Japanese Patent Application Laid-Open No. 5-226334 (H01L21 / 3205)).

【0009】[0009]

【発明が解決しようとする課題】従来例にあっては、プ
ラズマCVD法によって形成されたシリコン酸化膜自身
の耐水能力は、SOG膜よりは優れているが、完全では
なく、このシリコン酸化膜を設けたからといって、万全
の耐水効果を得るまでには至っていない。本発明は、半
導体装置の製造方法に関し、平坦性及び絶縁特性に優れ
た層間絶縁膜を得て、半導体装置としての信頼性を高め
ることを目的とする。
In the prior art, the water resistance of the silicon oxide film itself formed by the plasma CVD method is better than that of the SOG film, but is not perfect. Just because it is provided, it is not enough to get the perfect water resistance. The present invention relates to a method for manufacturing a semiconductor device, and an object of the present invention is to obtain an interlayer insulating film having excellent flatness and insulating properties, and to enhance the reliability as a semiconductor device.

【0010】[0010]

【課題を解決するための手段】請求項1の半導体装置の
製造方法は、半導体基板上に形成されたトランジスタや
配線などの素子を絶縁膜Aで覆い、この絶縁膜Aに対
し、運動エネルギーを有する不純物を導入するものであ
って、前記不純物の導入の際に、電子シャワーを照射す
るものである。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising covering an element such as a transistor or a wiring formed on a semiconductor substrate with an insulating film, and applying a kinetic energy to the insulating film. And introducing an impurity into the electron shower when introducing the impurity.

【0011】また、請求項2の半導体装置の製造方法
は、半導体基板上に形成されたトランジスタや配線など
の素子の上に絶縁膜Bを形成する工程と、この絶縁膜B
の上に絶縁膜Cを形成する工程と、前記絶縁膜Cに対
し、運動エネルギーを有する不純物を導入すると共に電
子シャワーを照射する工程とを含むものである。また、
請求項3の半導体装置の製造方法は、半導体基板上に形
成されたトランジスタや配線などの素子の上に絶縁膜B
を形成する工程と、この絶縁膜Bの上に絶縁膜Cを形成
する工程と、前記絶縁膜Cに対し、運動エネルギーを有
する不純物を導入すると共に電子シャワーを照射する工
程と、前記絶縁膜Cの上に絶縁膜Dを形成する工程とを
含むものである。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming an insulating film B on an element such as a transistor or a wiring formed on a semiconductor substrate;
Forming an insulating film C thereon, and introducing an impurity having kinetic energy and irradiating the insulating film C with an electron shower. Also,
The method of manufacturing a semiconductor device according to claim 3, wherein the insulating film B is formed on an element such as a transistor or a wiring formed on the semiconductor substrate.
Forming an insulating film C on the insulating film B; introducing an impurity having kinetic energy to the insulating film C and irradiating the insulating film C with an electron shower; Forming an insulating film D thereon.

【0012】また、請求項4の半導体装置の製造方法
は、前記絶縁膜A又は絶縁膜Cを、有機SOGなどの有
機系ポリマーから構成したものである。また、請求項5
の半導体装置の製造方法は、前記絶縁膜A又は絶縁膜C
を、無機SOGから構成したものである。また、請求項
6の半導体装置の製造方法は、前記絶縁膜Bが、前記絶
縁膜Cよりも吸湿性の低い膜からなるものである。
In a fourth aspect of the present invention, the insulating film A or the insulating film C is made of an organic polymer such as an organic SOG. Claim 5
The method for manufacturing a semiconductor device according to
Is composed of inorganic SOG. In the method of manufacturing a semiconductor device according to a sixth aspect, the insulating film B is formed of a film having a lower hygroscopicity than the insulating film C.

【0013】また、請求項7の半導体装置の製造方法
は、前記運動エネルギーを有する不純物を導入する工程
を、イオン注入により行うものである。また、請求項8
の半導体装置の製造方法は、前記不純物としてホウ素イ
オンを用いたものである。すなわち、SOG膜などの絶
縁膜AやCにイオン注入などの手法によって、不純物を
含有させることにより、膜が改質されて、膜に含まれる
水分や水酸基が減少し且つ膜が吸水しにくくなる。
According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor device, the step of introducing the impurity having the kinetic energy is performed by ion implantation. Claim 8
In the method of manufacturing a semiconductor device, boron ions are used as the impurities. That is, by introducing impurities into the insulating films A and C such as an SOG film by a method such as ion implantation, the film is modified, so that moisture and hydroxyl groups contained in the film are reduced and the film is less likely to absorb water. .

【0014】また、SOG膜などの絶縁膜にイオンなど
の不純物を導入すると、イオンビーム及び絶縁膜から出
た2次電子のために、絶縁膜が正に帯電して、この部分
の電界が高くなり、ついには大電流が基板に向けて流れ
て、絶縁膜下のデバイス、例えば、ゲート絶縁膜などの
薄い絶縁膜の絶縁性が破壊される危惧があるが、不純物
導入と共に電子シャワーも照射するので、絶縁膜が正に
帯電しても、それを中和することができる。
When impurities such as ions are introduced into an insulating film such as an SOG film, the insulating film is positively charged due to the ion beam and secondary electrons emitted from the insulating film, and the electric field in this portion becomes high. Eventually, a large current may flow toward the substrate, destroying the insulating properties of devices under the insulating film, for example, a thin insulating film such as a gate insulating film. Therefore, even if the insulating film is positively charged, it can be neutralized.

【0015】特に、SOG膜は、一般に、基板上の凹部
に充填されて基板表面を平坦化するものであるから、他
の絶縁膜に比べて膜厚も厚く、しかも基板全面に形成さ
れ、更には、SOG膜自身の誘電率も低いので、イオン
注入された場合に正に帯電しやすいが、電子シャワーを
併用することにより、このような問題も解消される。
In particular, since the SOG film is generally used to fill the recesses on the substrate and flatten the substrate surface, the SOG film is thicker than other insulating films and is formed over the entire surface of the substrate. Although the SOG film itself has a low dielectric constant, it tends to be positively charged when ion-implanted. However, such a problem can be solved by using an electron shower together.

【0016】[0016]

【発明の実施の形態】本発明を具体化した実施形態の製
造方法を図1及び図2に従って説明する。 工程1(図1a参照):(100)p型(又はn型)単
結晶シリコン基板1の上にゲート酸化膜2(膜厚:10
nm)及びゲート電極3(膜厚:200nm)を形成す
る。そして、ゲート酸化膜2及びゲート電極3をマスク
とするイオン注入法を用いて基板1にn型(又はp型)
不純物をドープすることにより、ソース・ドレイン領域
4を自己整合的に形成してMOSトランジスタを完成す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A manufacturing method according to an embodiment of the present invention will be described with reference to FIGS. Step 1 (see FIG. 1A): A gate oxide film 2 (film thickness: 10) is formed on a (100) p-type (or n-type) single crystal silicon substrate 1.
nm) and a gate electrode 3 (thickness: 200 nm). Then, an n-type (or p-type) is formed on the substrate 1 by ion implantation using the gate oxide film 2 and the gate electrode 3 as a mask.
By doping the impurities, the source / drain regions 4 are formed in a self-aligned manner to complete the MOS transistor.

【0017】更に、デバイスの全面にCVD法によりシ
リコン酸化膜21を形成した後、ソース・ドレイン領域
4上のシリコン酸化膜21にコンタクトホール22を形
成する。その後、スパッタ法を用いてコンタクトホール
22内を含むデバイスの全面にアルミ合金膜(Al−S
i(1%)−Cu(0.5%))を堆積し、そのアルミ
合金膜が所望のパターンになるように異方性エッチング
を行って、ソース・ドレイン電極(ソース・ドレイン配
線)10を形成する。
Further, after a silicon oxide film 21 is formed on the entire surface of the device by the CVD method, a contact hole 22 is formed in the silicon oxide film 21 on the source / drain region 4. Thereafter, an aluminum alloy film (Al-S) is formed on the entire surface of the device including the inside of the contact hole 22 by using a sputtering method.
i (1%)-Cu (0.5%)), and anisotropic etching is performed so that the aluminum alloy film has a desired pattern to form a source / drain electrode (source / drain wiring) 10. Form.

【0018】工程2(図1b参照):プラズマCVD法
を用いて、デバイスの全面にシリコン酸化膜5(膜厚:
500nm)を形成する。尚、このプラズマCVD法で
用いるガスは、モノシランと亜酸化窒素(SiH4+N2
O)、モノシランと酸素(SiH4+O2)、TEOS
(Tetra-ethoxy-silane)と酸素(TEOS+O2)など
であり、成膜温度は300〜900℃である。
Step 2 (see FIG. 1B): A silicon oxide film 5 (film thickness:
(500 nm). The gases used in this plasma CVD method are monosilane and nitrous oxide (SiH 4 + N 2).
O), monosilane and oxygen (SiH 4 + O 2 ), TEOS
(Tetra-ethoxy-silane) and oxygen (TEOS + O 2 ), and the film formation temperature is 300 to 900 ° C.

【0019】工程3(図1c参照):シリコン酸化膜5
の上に有機SOG膜6を形成する。有機SOG膜6の組
成は[CH3Si(OH)3]で、その膜厚は600nm
である。その形成方法は、まず、前記組成のシリコン化
合物のアルコール系溶液(例えば、IPA+アセトン)
を基板1の上に滴下して基板を回転速度:2300rpm
で20秒間回転させ、この溶液の被膜を基板1の上に形
成する。このとき、そのアルコール系溶液の被膜は、基
板1の上の段差に対して、その凹部には厚く、その凸部
には薄く、段差を緩和するように形成される。その結
果、アルコール系溶液の被膜の表面は平坦化される。
Step 3 (see FIG. 1c): silicon oxide film 5
An organic SOG film 6 is formed on the substrate. The composition of the organic SOG film 6 is [CH 3 Si (OH) 3 ], and its thickness is 600 nm.
It is. First, an alcohol-based solution of a silicon compound having the above composition (for example, IPA + acetone)
Is dropped on the substrate 1 to rotate the substrate at a rotational speed of 2300 rpm.
For 20 seconds to form a coating of this solution on the substrate 1. At this time, the film of the alcohol-based solution is formed so as to be thicker in the concave portion and thinner in the convex portion than the step on the substrate 1 so as to reduce the step. As a result, the surface of the film of the alcohol-based solution is flattened.

【0020】次に、窒素雰囲気中において、100℃で
1分間、200℃で1分間、300℃で1分間、22℃
で1分間、300℃で30分間、順次熱処理を施すと、
アルコール系が蒸発すると共に重合反応が進行して、表
面が平坦な膜厚300nmの有機SOG膜が形成され
る。この被膜形成〜熱処理作業をもう1回繰り返すこと
により、膜厚600nmの有機SOG膜6を得る。
Next, in a nitrogen atmosphere, 100 ° C. for 1 minute, 200 ° C. for 1 minute, 300 ° C. for 1 minute, 22 ° C.
For 1 minute and then at 300 ° C for 30 minutes.
As the alcohol system evaporates, the polymerization reaction proceeds and an organic SOG film having a flat surface and a thickness of 300 nm is formed. The organic SOG film 6 having a thickness of 600 nm is obtained by repeating this film formation-heat treatment operation once more.

【0021】そして、イオン注入法を用いて、ホウ素イ
オン(B+)を加速エネルギー:140KeV、ドーズ量:
1×1015atoms/cm2の条件で有機SOG膜6にドープ
する。このように、有機SOG膜6にイオンを注入する
ことで、膜中の有機成分を分解させると共に、膜中に含
まれる水分及び水酸基を減少させる。
Then, boron ions (B + ) are accelerated by ion implantation at an acceleration energy of 140 KeV and a dose of:
The organic SOG film 6 is doped under the condition of 1 × 10 15 atoms / cm 2 . As described above, by implanting ions into the organic SOG film 6, organic components in the film are decomposed, and moisture and hydroxyl groups contained in the film are reduced.

【0022】その結果、有機SOG膜6は、有機成分が
含まれず、水分及び水酸基が僅かしか含まれないSOG
膜(以下、改質SOG膜という)7に変えられる。更
に、このイオン注入と同時に、基板1(有機SOG膜
6)に対し、電子シャワーを照射する。図3はこのとき
に用いる電子シャワー照射装置50を示しており、照射
口51の上方に電子シャワー装置52が設けられ、照射
口51の下方に、基板1を載せるための基台53が設け
られている。そして、基台53上の基板1に向かって、
図示しないイオン注入装置からのイオンビームと電子シ
ャワー装置52からの電子シャワーが、基板1に向けて
照射され、同時に基台53が左右に走査される。
As a result, the organic SOG film 6 contains no organic components and contains only a small amount of water and hydroxyl groups.
Film (hereinafter referred to as a modified SOG film) 7. Further, simultaneously with the ion implantation, the substrate 1 (organic SOG film 6) is irradiated with an electron shower. FIG. 3 shows an electron shower irradiation device 50 used at this time. An electron shower device 52 is provided above the irradiation port 51, and a base 53 for mounting the substrate 1 is provided below the irradiation port 51. ing. Then, toward the substrate 1 on the base 53,
An ion beam from an ion implantation device (not shown) and an electron shower from an electron shower device 52 are irradiated toward the substrate 1, and the base 53 is simultaneously scanned left and right.

【0023】こうして、イオン注入と同時に電子シャワ
ーを照射することで、イオンビーム及び有機SOG膜6
から出た2次電子のために有機SOG膜6が正に帯電す
ることを防止する。図4は有機SOG膜へのイオン注入
の際に電子シャワーを照射することの効果を確かめるた
めのテストデバイスの断面構造を示したものである。
By irradiating the electron shower simultaneously with the ion implantation, the ion beam and the organic SOG film 6 are irradiated.
The organic SOG film 6 is prevented from being positively charged due to secondary electrons emitted from the SOG film. FIG. 4 shows a cross-sectional structure of a test device for confirming the effect of irradiating an electron shower during ion implantation into an organic SOG film.

【0024】n型(100)シリコン基板55の上にL
OCOS法により素子分離領域56を形成した後、ウェ
ット雰囲気で膜厚15nmのゲート酸化膜57を成長さ
せ、その上にポリシリコン電極58を形成する。更に、
デバイスの全面をCVD法によりシリコン酸化膜59で
覆い、ビアホールを介して前記ポリシリコン電極58に
接続されるアルミ電極配線60を形成した後、デバイス
の全面を有機SOG膜61で覆う。
L on an n-type (100) silicon substrate 55
After forming the element isolation region 56 by the OCOS method, a gate oxide film 57 having a thickness of 15 nm is grown in a wet atmosphere, and a polysilicon electrode 58 is formed thereon. Furthermore,
After the entire surface of the device is covered with a silicon oxide film 59 by a CVD method and an aluminum electrode wiring 60 connected to the polysilicon electrode 58 through a via hole is formed, the entire surface of the device is covered with an organic SOG film 61.

【0025】テストデバイスは一つではなく、ゲート酸
化膜57の面積を20×20μm2と一定とし、アンテ
ナ比((ポリシリコン電極58の面積+アルミ電極配線
60の面積)/ゲート酸化膜57の面積)が1000〜
16000である複数のデバイスを用いた。このような
テストデバイスにおいて、ゲート酸化膜57は、ある一
定の電圧又は電流を印加し続けると、ある時間が経過し
た後、絶縁破壊を生じる。例えば、有機SOG膜61は
イオン注入などにより正に帯電しやすく、この正帯電に
より、この部分の電界が高くなり、ついには大電流が基
板55に向けて流れて、ゲート酸化膜57の絶縁性が破
壊される。この絶縁破壊に至る時間は絶縁膜に加えられ
る電界強度の関数であり、これが経時的絶縁破壊現象、
すなわち、TDDB(Time-Dependent Dielectric Brea
kdown)と呼ばれる。
The test device is not one, but the area of the gate oxide film 57 is fixed at 20 × 20 μm 2 , and the antenna ratio ((the area of the polysilicon electrode 58 + the area of the aluminum electrode wiring 60) / the area of the gate oxide film 57 Area) 1000-
A number of 16000 devices were used. In such a test device, if a certain voltage or current is continuously applied, dielectric breakdown occurs in the gate oxide film 57 after a certain time has elapsed. For example, the organic SOG film 61 is likely to be positively charged by ion implantation or the like. Due to this positive charge, the electric field in this portion increases, and finally a large current flows toward the substrate 55, and the insulating property of the gate oxide film 57 is reduced. Is destroyed. The time to this dielectric breakdown is a function of the electric field strength applied to the insulating film,
That is, TDDB (Time-Dependent Dielectric Brea
kdown).

【0026】Qbd(破壊に至るまでに酸化膜を流れた電
荷量)は、ポリシリコン電極58及びアルミ配線電極6
0に定電流ストレスを印加したTDDB測定から50%
破壊に至るまでの時間を求め、次式を用いて計算する。 Qbd=ist×tbd ここで、istはストレス電流、tbdは50%破壊に至るま
での時間である。尚、ストレス電流は10mA/cm2
とする。
The Qbd (the amount of charge flowing through the oxide film before the breakdown) is measured by the polysilicon electrode 58 and the aluminum wiring electrode 6.
50% from TDDB measurement with constant current stress applied to 0
The time to failure is calculated and calculated using the following equation. Qbd = ist × tbd Here, ist is the stress current, and tbd is the time until 50% destruction. The stress current was 10 mA / cm 2
And

【0027】図5は図4に示すテストデバイスにおける
Qbdとアンテナ比との関係を、(1)有機SOG膜61に
イオン注入しない場合(unimplanted:図中実線)、(2)
有機SOG膜61にイオン注入した場合(implanted(0m
A):図中細かな点線■印)、(3)本実施形態と同様、有
機SOG膜61にイオン注入すると同時に電子シャワー
を照射した場合(implanted(50mA):図中大まかな点線
△印及びimplanted(150mA)図中一点鎖線▲印)のそれぞ
れの場合について示したものである。
FIG. 5 shows the relationship between Qbd and the antenna ratio in the test device shown in FIG. 4 when (1) no ion implantation is performed on the organic SOG film 61 (unimplanted: solid line in the figure), and (2)
When ions are implanted into the organic SOG film 61 (implanted (0 m
A): Fine dotted line in the figure), (3) Similar to the present embodiment, the case where the organic SOG film 61 is irradiated with an electron shower at the same time as the ion implantation (implanted (50 mA): Large dotted line in the figure and This is shown for each case of implanted (150 mA) (dotted line in the figure).

【0028】尚、implanted( mA)のカッコ内の数値
は、電子シャワー装置52のエミッション電流で、供給
電子の量を制御するパラメータである。図5から明らか
なように、有機SOG膜61にイオン注入した場合は、
アンテナ比が高くなるにつれて、Qbdが低下する(酸化
膜の寿命が短くなる)のに対し、有機SOG膜61にイ
オン注入すると同時に電子シャワーを照射した場合は、
有機SOG膜61にイオン注入しない場合とほぼ同様
に、アンテナ比が変わってもQbdは変化せず、高い値を
保っている。これは、電子シャワーにより、有機SOG
膜61が正帯電することが打ち消されることを示してい
る。
The numerical value in parentheses of implanted (mA) is a parameter for controlling the amount of supplied electrons with the emission current of the electron shower device 52. As is clear from FIG. 5, when ions are implanted into the organic SOG film 61,
As the antenna ratio increases, Qbd decreases (the life of the oxide film is shortened). On the other hand, when the electron shower is applied simultaneously with the ion implantation into the organic SOG film 61,
In substantially the same manner as in the case where the ion implantation is not performed on the organic SOG film 61, even if the antenna ratio changes, Qbd does not change and maintains a high value. This is due to the electron shower, organic SOG
This indicates that the positive charging of the film 61 is canceled.

【0029】このように、本実施形態では、有機SOG
膜6へのイオン注入のためにイオンビームを照射して
も、有機SOG膜6(改質SOG膜7)が正に帯電する
ことが抑制され、膜下のゲート酸化膜2などが絶縁破壊
を起こすことを防止できる。 工程4(図2a参照):プラズマCVD法を用いて、改
質SOG膜7の上にシリコン酸化膜8(膜厚:200n
m)を形成する。シリコン酸化膜8の形成条件はシリコ
ン酸化膜5と同じである。
As described above, in the present embodiment, the organic SOG
Even if an ion beam is irradiated for ion implantation into the film 6, the organic SOG film 6 (modified SOG film 7) is suppressed from being positively charged, and the gate oxide film 2 and the like under the film do not cause dielectric breakdown. Can be prevented. Step 4 (see FIG. 2A): A silicon oxide film 8 (thickness: 200 n) is formed on the modified SOG film 7 by using a plasma CVD method.
m). The conditions for forming the silicon oxide film 8 are the same as those for the silicon oxide film 5.

【0030】工程5(図2b参照):四フッ化炭素と水
素の混合ガス系をエッチングガスとして用いる異方性エ
ッチングを行い、ソース・ドレイン領域4の上の各膜
5,7,8にビアホール9を形成する。 工程7(図2c参照):不活性ガス(例えばAr)を用
いたスパッタエッチングによって、ビアホール9内をク
リーニングした後、マグネトロンスパッタ法を用いて、
前記ビアホール9内及びシリコン酸化膜8の上に、Al
合金膜(Al−Si(1%)−Cu(0.5%))(膜
厚500nm)、Ti膜(膜厚50nm)及びTiN膜
(膜厚20nm)を順次下から形成する。
Step 5 (see FIG. 2B): Anisotropic etching is performed using a mixed gas of carbon tetrafluoride and hydrogen as an etching gas, and via holes are formed in the films 5, 7, and 8 on the source / drain regions 4. 9 is formed. Step 7 (see FIG. 2C): After cleaning the inside of the via hole 9 by sputter etching using an inert gas (for example, Ar), using magnetron sputtering,
In the via hole 9 and on the silicon oxide film 8, Al
An alloy film (Al-Si (1%)-Cu (0.5%)) (film thickness 500 nm), a Ti film (film thickness 50 nm), and a TiN film (film thickness 20 nm) are sequentially formed from below.

【0031】そして、通常のリソグラフィ技術、ドライ
エッチング技術(RIE法等)により、レジスト(図示
略)塗布、露光、エッチング作業を経て、アルミ合金
膜、Ti膜及びTiN膜を所定形状にパターニングし
て、上層金属配線23を形成する。このように本実施形
態においては、シリコン酸化膜5、改質SOG膜7及び
シリコン酸化膜8からなる3層構造の層間絶縁膜11が
MOSトランジスタの上に形成され、改質SOG膜7の
存在により、層間絶縁膜11の膜厚を大きくすることが
でき、基板1上の大きな段差に対しても十分な平坦性が
可能になる。
Then, the aluminum alloy film, the Ti film and the TiN film are patterned into a predetermined shape by applying a resist (not shown), exposing, and etching by a usual lithography technique and a dry etching technique (RIE method or the like). Then, the upper metal wiring 23 is formed. As described above, in the present embodiment, the interlayer insulating film 11 having a three-layer structure including the silicon oxide film 5, the modified SOG film 7, and the silicon oxide film 8 is formed on the MOS transistor. Accordingly, the thickness of the interlayer insulating film 11 can be increased, and sufficient flatness can be achieved even with a large step on the substrate 1.

【0032】尚、各シリコン酸化膜5,8で改質SOG
膜7が挟まれたサンドイッチ構造が採用されているの
は、層間絶縁膜11全体としての絶縁性及び機械的強度
を更に高めるためでもある。また、一般に、プラズマC
VD法で形成したシリコン酸化膜は、それ自体、有機S
OG膜に比べて吸湿性が低く、耐水性にも優れている
が、このシリコン酸化膜にイオンを注入することで、若
干吸湿性が高くなる(それでも有機SOG膜よりは遥か
に低い)。シリコン酸化膜5の吸湿性が若干高くなるぶ
んには、上層に吸湿性が少なく、耐水性にも優れた改質
SOG膜7が存在するので、あまり問題にならないが、
シリコン酸化膜8の吸湿性が高くなると、上層金属配線
23に悪影響を与えるので、シリコン酸化膜8は、極力
吸湿性が低い方がよい。従って、本実施形態では、有機
SOG膜6へのイオン注入後にシリコン酸化膜8を形成
することで、シリコン酸化膜8の吸湿性が高まることを
防止している。
Incidentally, the modified SOG is formed by each of the silicon oxide films 5 and 8.
The sandwich structure in which the film 7 is interposed is employed to further increase the insulating property and the mechanical strength of the interlayer insulating film 11 as a whole. Generally, plasma C
The silicon oxide film formed by the VD method itself is organic S
Although it has a lower hygroscopic property than the OG film and is excellent in water resistance, by implanting ions into this silicon oxide film, the hygroscopicity is slightly higher (still much lower than that of the organic SOG film). Although the moisture absorption of the silicon oxide film 5 becomes slightly higher, there is no problem because the modified SOG film 7 having low moisture absorption and excellent water resistance exists in the upper layer.
If the silicon oxide film 8 has a high hygroscopic property, the upper metal wiring 23 is adversely affected. Therefore, in the present embodiment, the formation of the silicon oxide film 8 after the ion implantation into the organic SOG film 6 prevents the hygroscopicity of the silicon oxide film 8 from increasing.

【0033】また、改質SOG膜7には有機成分が含ま
れていないため、ビアホール9を形成するためのエッチ
ングを、四フッ化炭素と水素の混合ガス系の雰囲気中で
行うことができる。そのため、このエッチングにおい
て、エッチングマスクとしてフォトレジストを用いた場
合でも、そのフォトレジストが侵されることはなく、そ
のフォトレジストでマスクされている改質SOG膜7が
エッチングされることもない。従って、微細なビアホー
ル9を正確に形成することができる。
Since the modified SOG film 7 does not contain an organic component, the etching for forming the via hole 9 can be performed in an atmosphere of a mixed gas system of carbon tetrafluoride and hydrogen. Therefore, in this etching, even when a photoresist is used as an etching mask, the photoresist is not affected, and the modified SOG film 7 masked by the photoresist is not etched. Therefore, fine via holes 9 can be accurately formed.

【0034】更に、改質SOG膜7には有機成分が含ま
れていないため、改質SOG膜7のエッチングレートは
各シリコン酸化膜5,8と同じになる上に、エッチング
マスクとして用いたフォトレジストを除去する際のアッ
シング処理時に改質SOG膜7が収縮することはない。
そのため、改質SOG膜7にクラックが生じることはな
く、ビアホール9を形成する際にリセスが発生すること
はない。従って、ビアホール9内に上部金属配線23を
十分に埋め込むことが可能になる。
Further, since the modified SOG film 7 contains no organic component, the etching rate of the modified SOG film 7 is the same as that of each of the silicon oxide films 5 and 8, and the photo-etching used as an etching mask The modified SOG film 7 does not shrink during the ashing process for removing the resist.
Therefore, cracks do not occur in the modified SOG film 7, and no recess occurs when the via holes 9 are formed. Therefore, the upper metal wiring 23 can be sufficiently buried in the via hole 9.

【0035】また、改質SOG膜7は、酸素プラズマ耐
性にも優れている。図6は酸素プラズマ耐性の指標とし
て、改質SOG膜7の膜厚減少に着目して評価すべく、
有機SOG膜6にアルゴンイオンを注入して形成した改
質SOG膜7を酸素プラズマに晒したときの膜厚変化に
ついて示したものである。尚、イオン注入の条件は、加
速エネルギー:140KeV、ドーズ量:1×1015atoms
/cm2である。
The modified SOG film 7 has excellent oxygen plasma resistance. FIG. 6 shows an index of oxygen plasma resistance, which is evaluated by focusing on the decrease in the thickness of the modified SOG film 7.
This shows the change in film thickness when the modified SOG film 7 formed by implanting argon ions into the organic SOG film 6 is exposed to oxygen plasma. The conditions of the ion implantation are as follows: acceleration energy: 140 KeV, dose: 1 × 10 15 atoms
/ cm 2 .

【0036】有機SOG膜6を酸素プラズマに晒した場
合(O2 plasma)、当初の有機SOG膜6(No treatment)
の膜厚に比べて、膜厚が16%減少したのに対し、改質
SOG膜7を酸素プラズマに晒した場合(O2 plasma aft
er Ar+ impla.)、当初の改質SOG膜7(Ar+ impla.)の
膜厚に比べて、膜厚がほとんど減少しないことが分かっ
た。但し、改質SOG膜7の膜厚は有機SOG膜6の膜
厚に比べて25%減少している。
When the organic SOG film 6 is exposed to oxygen plasma (O 2 plasma), the original organic SOG film 6 (No treatment)
The modified SOG film 7 was exposed to oxygen plasma while the film thickness was reduced by 16% as compared with the film thickness of O 2 plasma aft (O 2 plasma aft).
er Ar + impla.) and the thickness of the modified SOG film 7 (Ar + impla.) were not substantially reduced. However, the thickness of the modified SOG film 7 is 25% smaller than the thickness of the organic SOG film 6.

【0037】以上の結果から、改質SOG膜7は、酸素
プラズマ耐性の優れた膜であることが分かった。また、
酸素プラズマに晒した場合よりも、イオン注入した場合
の方が膜厚減少が大きいことから、イオン注入した方が
膜の密度が大きいと考えられる。このように、改質SO
G膜7は、酸素プラズマ耐性に優れているから、例え
ば、ビアホール9を形成するためのエッチングガスとし
て、酸素系のガスをも含有させることができ、ガス種選
択の幅が広がる上に、エッチングマスクとして用いたフ
ォトレジストをアッシングする際にもアッシング効率の
良い酸素系のガスを用いることができる。
From the above results, it was found that the modified SOG film 7 was a film having excellent oxygen plasma resistance. Also,
It is considered that the film density is higher when the ion implantation is performed, since the film thickness is smaller when the ion implantation is performed than when the substrate is exposed to the oxygen plasma. Thus, the modified SO
Since the G film 7 is excellent in oxygen plasma resistance, for example, an oxygen-based gas can be contained as an etching gas for forming the via hole 9. When ashing the photoresist used as the mask, an oxygen-based gas with high ashing efficiency can be used.

【0038】尚、改質SOG膜7には有機成分が含まれ
ず、水分及び水酸基が僅かしか含まれない上に、改質後
もクラックが発生しないから、各シリコン酸化膜5,8
のいずれか一方又は双方を省くこともできる。図7は有
機SOG膜6(未処理:unimplanted)及び改質SOG膜
7(イオン注入処理:Ar+-implanted)のそれぞれに窒素
雰囲気で30分間の熱処理を施し、TDS法(Thermal D
esorption Spectroscopy)を用いて評価した結果を示し
ている。尚、イオン注入条件は、加速エネルギー:14
0KeV、ドーズ量:1×1015atoms/cm2である。
The modified SOG film 7 contains no organic components, contains only a small amount of water and hydroxyl groups, and has no cracks even after the modification.
Either or both may be omitted. FIG. 7 shows that the organic SOG film 6 (untreated: unimplanted) and the modified SOG film 7 (ion implantation: Ar + -implanted) are each subjected to a heat treatment in a nitrogen atmosphere for 30 minutes, and subjected to a TDS method (Thermal D).
It shows the result of evaluation using absorption Spectroscopy). The ion implantation conditions were as follows: acceleration energy: 14
0 KeV, dose amount: 1 × 10 15 atoms / cm 2 .

【0039】この図は、H2O(m/e=18)に関す
る脱離量を表したものであり、図から明らかなように、
改質SOG膜7はH2O(m/e=18)に関する脱離
が少ないことが分かる。このことは、有機SOG6にイ
オン注入を行って、改質SOG膜7とすることにより、
有機SOG膜6に含まれる水分及び水酸基が減少するこ
とを示している。
This figure shows the amount of desorption with respect to H 2 O (m / e = 18).
It can be seen that the modified SOG film 7 has little desorption with respect to H 2 O (m / e = 18). This is achieved by implanting ions into the organic SOG 6 to form the modified SOG film 7.
This shows that the water and hydroxyl groups contained in the organic SOG film 6 decrease.

【0040】図8は有機SOG膜6及び改質SOG膜7
の吸湿性を調べる目的で、有機SOG膜6(no treatmen
t)、有機SOG膜6を酸素プラズマに晒したもの(O2 Pl
asma)及び改質SOG膜7(Ar+)をクリーンルーム内で大
気中に放置し、膜中の水分を評価した結果を示してい
る。膜中の水分量は、FT−IR法(Fourier Transform
Infrared Spectroscopy)を用いて、赤外吸収スペクトル
のO−H基に関する吸収(3500cm-1付近)の面積強
度を指標とした。イオン注入条件は、加速エネルギー:
140KeV、ドーズ量:1×1015atoms/cm2である。
FIG. 8 shows an organic SOG film 6 and a modified SOG film 7.
Organic SOG film 6 (no treatmen)
t), the organic SOG film 6 exposed to oxygen plasma (O 2 Pl
Asma) and the modified SOG film 7 (Ar + ) are left in the air in a clean room, and the results of evaluating the moisture in the film are shown. The amount of water in the film was determined by the FT-IR method (Fourier Transform
Using Infrared Spectroscopy), the area intensity of the absorption (around 3500 cm −1 ) of the O—H group in the infrared absorption spectrum was used as an index. The ion implantation conditions are acceleration energy:
140 KeV, dose amount: 1 × 10 15 atoms / cm 2 .

【0041】酸素プラズマに晒した場合、処理前後での
水分増加だけでなく、1日後でも水分が増加しているこ
とが分かる。一方、改質SOG膜7は、イオン注入後に
増加していないだけでなく、クリーンルーム内で大気に
放置しても、有機SOG膜6に比べて水分の増加は小さ
い。即ち、改質SOG膜7は、有機SOG膜6に比べて
吸湿性が低いことが分かる。
It can be seen that when exposed to oxygen plasma, not only the moisture before and after the treatment increased, but also the moisture increased one day later. On the other hand, not only does the modified SOG film 7 not increase after the ion implantation, but the increase in moisture is small compared to the organic SOG film 6 even when left in the air in a clean room. That is, it is understood that the modified SOG film 7 has lower hygroscopicity than the organic SOG film 6.

【0042】図9は改質SOG膜7及び有機SOG膜6
の水分の透過性を調べる目的で、プレッシャー・クッカ
ー試験(PCT)(加湿試験のことで、本実施形態で
は、条件として、120℃、2気圧の飽和水蒸気雰囲気
で行った)した結果を示している。FT−IR法を用い
て、有機SOG膜6中のO−Hに関する吸収ピーク(3
500cm-1付近)の面積強度を求め、PCT時間との関
係をプロットした。
FIG. 9 shows a modified SOG film 7 and an organic SOG film 6.
The results of a pressure cooker test (PCT) (a humidification test, which was performed in a saturated steam atmosphere at 120 ° C. and 2 atm as a condition in the present embodiment) for the purpose of examining the moisture permeability of I have. Using the FT-IR method, the absorption peak (3
The area intensity (around 500 cm -1 ) was determined, and the relationship with the PCT time was plotted.

【0043】イオン注入法を用いて表面だけを改質した
試料(Ar+20KeV)を作製し、膜全体を改質したもの
(Ar+140KeV)や改質しなかったもの(有機SOG
膜6:Untreatment)と比較した結果、以下のことが分
かった。 (1)改質していない有機SOG膜6をPCTした場
合、3500cm-1付近(O−H基に関する)の吸収強度
が劇的な増加を示す。
A sample (Ar + 20 KeV) having only the surface modified by ion implantation was prepared, and a sample having the entire film modified (Ar + 140 KeV) or a sample not modified (organic SOG) was prepared.
(Film 6: Untreatment), the following was found. (1) When the unmodified organic SOG film 6 is subjected to PCT, the absorption intensity around 3500 cm -1 (related to the OH group) shows a dramatic increase.

【0044】(2)改質SOG膜7では、3500cm-1
付近(O−H基に関する)の吸収強度の増加は小さい。
膜表面だけを改質した試料でも、膜全体を改質したもの
と同程度である。 以上の結果から、イオンを注入することで、水分の透過
性を抑制する層を形成できることが分かる。
(2) In the modified SOG film 7, 3500 cm -1
The increase in absorption intensity around (with respect to the OH group) is small.
A sample in which only the film surface was modified is comparable to a sample in which the entire film has been modified. From the above results, it can be seen that a layer that suppresses moisture permeability can be formed by implanting ions.

【0045】次に、図10〜図14は、図1(a)に示し
たようなNMOSトランジスタの上にシリコン酸化膜8
/有機SOG膜6(改質SOG膜7)/シリコン酸化膜
5からなる層間絶縁膜を形成したテストデバイスを用い
て、各種実験を行った結果を示している(尚、このテス
トデバイスは、有機SOG膜6にアルゴンイオンを注入
することにより、改質SOG膜7を形成する)。
FIGS. 10 to 14 show a silicon oxide film 8 on an NMOS transistor as shown in FIG.
The results of various experiments performed using a test device having an inter-layer insulating film composed of / organic SOG film 6 (modified SOG film 7) / silicon oxide film 5 are shown. The modified SOG film 7 is formed by implanting argon ions into the SOG film 6).

【0046】図10はNMOSトランジスタのホットキ
ャリア寿命(Gm(相互コンダクタンス)がある一定の
割合劣化するまでの時間のこと、トランジスタの寿命を
示すパラメータの1つ)のドレイン電圧依存性を示した
もので、イオン注入していな有機SOG膜を用いたもの
に比べ、改質SOG膜7を用いたもの(特に、加速エネ
ルギーを140KeVとしたもの)は、ホットキャリア寿
命が約2桁延びることが分かる。
FIG. 10 shows the drain voltage dependence of the hot carrier lifetime (the time required for the Gm (transconductance) to degrade by a certain ratio, one of the parameters indicating the lifetime of the transistor) of the NMOS transistor. It can be seen that the hot carrier lifetime of the one using the modified SOG film 7 (especially, the one with the acceleration energy of 140 KeV) is extended by about two orders of magnitude compared to the one using the organic SOG film without ion implantation. .

【0047】図11及び図12は加速試験(200℃の
温度条件下で、テストデバイスのトランジスタに5Vの
電圧を2時間印加し続ける試験)の前後におけるしきい
値Vtを示したもので、図11は加速試験前のしきい値
Vtを、図12は加速試験前後のしきい値Vtの変化量
をそれぞれ示している。図11に示すように、加速試験
前にあっては、イオン注入していない有機SOG膜を用
いたものも改質SOG膜7を用いたものもほとんどしき
い値に変化がない。
FIGS. 11 and 12 show the threshold values Vt before and after the acceleration test (test in which a voltage of 5 V is continuously applied to the transistor of the test device at 200 ° C. for 2 hours). 11 shows the threshold value Vt before the acceleration test, and FIG. 12 shows the change amount of the threshold value Vt before and after the acceleration test. As shown in FIG. 11, before the acceleration test, the threshold value of the organic SOG film without ion implantation and that of the modified SOG film 7 hardly change.

【0048】ところが、図12に示すように、イオン注
入していない有機SOG膜を用いたものが、試験の前後
でしきい値Vtが大幅に変化するのに対し、改質SOG
膜7を用いたもの(特に、加速エネルギーを140KeV
としたもの)は、ゲート長に関係なくしきい値Vtの変
化がほとんど見られない。この結果は、MOSトランジ
スタのしきい値特性が長期にわたり安定することを示し
ている。
However, as shown in FIG. 12, in the case of using an organic SOG film without ion implantation, the threshold value Vt greatly changed before and after the test, whereas the modified SOG
The one using the film 7 (especially, the acceleration energy is 140 KeV
), There is almost no change in the threshold value Vt regardless of the gate length. This result indicates that the threshold characteristics of the MOS transistor are stable for a long time.

【0049】図13は図12と同様の加速試験の前後に
おけるトランジスタのGmの変化量を示したものであ
る。イオン注入していない有機SOG膜を用いたもの
が、試験の前後でGmが大幅に変化するのに対し、改質
SOG膜7を用いたもの(特に、加速エネルギーを14
0KeVとしたもの)は、ゲート長に関係なくGmの変化
はほとんど見られない。この結果は、MOSトランジス
タのGmが長期にわたり安定することを示している。
FIG. 13 shows the amount of change in Gm of the transistor before and after the acceleration test similar to FIG. In the case of using an organic SOG film without ion implantation, the Gm greatly changed before and after the test, whereas the case in which the modified SOG film 7 was used (especially, the acceleration energy was 14
(At 0 KeV), there is almost no change in Gm regardless of the gate length. This result indicates that Gm of the MOS transistor is stable for a long time.

【0050】尚、図10〜図13において、改質SOG
膜7を加速エネルギーが20KeVの条件で形成したもの
は、加速エネルギーが140KeVの条件で形成したもの
に比べて、その改善効果はわずかである。これは、図1
4の通り、加速エネルギー(注入エネルギー)が有機S
OG膜の改質深さとほぼ正の相関関係にあり、加速エネ
ルギーが20KeVの場合には、有機SOG膜6の表層
(約50nm)のみ改質されたためと考えられる。
In FIGS. 10 to 13, the modified SOG
The improvement effect of the film 7 formed under the condition of the acceleration energy of 20 KeV is smaller than that of the film 7 formed under the condition of the acceleration energy of 140 KeV. This is shown in FIG.
As shown in 4, the acceleration energy (injection energy) is
There is a substantially positive correlation with the modification depth of the OG film, and it is considered that when the acceleration energy is 20 KeV, only the surface layer (about 50 nm) of the organic SOG film 6 has been modified.

【0051】以上、本実施形態にあっては、有機SOG
膜6にイオン注入によって、不純物を含有させることに
より、膜が改質されて、膜に含まれる水分や水酸基が減
少し且つ膜が吸水しにくくなり、信頼性の高い層間絶縁
膜を得ることができる。また、イオン注入と同時に電子
シャワーを照射することで、有機SOG膜6(改質SO
G膜7)の正帯電を防止し、絶縁特性に優れた層間絶縁
膜を得ることができる。
As described above, in the present embodiment, the organic SOG
By introducing impurities into the film 6 by ion implantation, the film is modified, so that moisture and hydroxyl groups contained in the film are reduced and the film becomes difficult to absorb water, so that a highly reliable interlayer insulating film can be obtained. it can. Further, by irradiating an electron shower simultaneously with ion implantation, the organic SOG film 6 (modified SO
The G film 7) can be prevented from being positively charged, and an interlayer insulating film having excellent insulating properties can be obtained.

【0052】本発明は、上記実施形態に限定されるもの
ではなく、以下のように実施しても同様の作用効果を得
ることができる。 1)有機SOG膜6に代えて、ポリイミドやシロキサン
編成されたポリイミドなどを用いる。有機SOG膜を含
め、これらは総称して有機系ポリマー(又は有機系回転
塗布膜)と呼ばれる。
The present invention is not limited to the above embodiment, and the same effects can be obtained even if the present invention is carried out as follows. 1) Instead of the organic SOG film 6, polyimide or siloxane-knitted polyimide is used. These, including organic SOG films, are collectively referred to as organic polymers (or organic spin coating films).

【0053】2)各シリコン酸化膜5,8をプラズマC
VD法以外の方法(常圧CVD法、減圧CVD法、EC
RプラズマCVD法、光励起CVD法、TEOS−CV
D法、PVD法など)によって形成されたシリコン酸化
膜を用いる。この場合、常圧CVD法で用いられるガス
はモノシランと酸素(SiH4+O2)であり、成膜温度
は400℃以下である。また、減圧CVD法で用いられ
るガスはモノシランと亜酸化窒素(SiH4+N2O)で
あり、成膜温度は900℃以下である。
2) Each of the silicon oxide films 5 and 8 is
Methods other than VD method (normal pressure CVD method, low pressure CVD method, EC
R plasma CVD method, photo-excitation CVD method, TEOS-CV
A silicon oxide film formed by a D method, a PVD method, or the like is used. In this case, gases used in the normal pressure CVD method are monosilane and oxygen (SiH 4 + O 2 ), and the film formation temperature is 400 ° C. or less. The gas used in the low pressure CVD method is monosilane and nitrous oxide (SiH 4 + N 2 O), and the film formation temperature is 900 ° C. or less.

【0054】3)各シリコン酸化膜5,8を、水分及び
水酸基を遮断する性質に加えて機械的強度が高い性質を
持つ他の絶縁膜(シリコン窒化膜、シリケートガラス膜
など)に置き代える。その絶縁膜はCVD法やPVD法
などどのような方法によって形成してもよい。 4)ソース・ドレイン電極10、配線23を、アルミ以
外の導電材料(銅、金、銀、シリサイド、高融点金属、
ドープドポリシリコン、窒化チタン(TiN)、タング
ステンチタン(TiW)などの合金)及びそれらの積層
構造で形成する。
3) Each of the silicon oxide films 5 and 8 is replaced with another insulating film (such as a silicon nitride film or a silicate glass film) having a high mechanical strength in addition to a property of blocking moisture and hydroxyl groups. The insulating film may be formed by any method such as a CVD method and a PVD method. 4) Use a conductive material other than aluminum (copper, gold, silver, silicide, refractory metal,
(Doped polysilicon, titanium nitride (TiN), alloy such as tungsten titanium (TiW)) and a laminated structure thereof.

【0055】5)改質SOG膜7に熱処理を施す。この
場合、改質SOG膜7中のダングリングボンドが少なく
なるため。吸湿性が更に小さくなり、水分の透過も更に
少なくなる。 6)有機SOG膜6の組成を一般式(2)で表されるも
のに置き代える。 7)有機SOG膜6の組成を一般式(1)で表される無
機SOG膜に置き代え、その無機SOG膜にイオン注入
を行う。この場合には、無機SOG膜に含まれる水分及
び水酸基を減少させることができる。
5) The modified SOG film 7 is subjected to a heat treatment. In this case, dangling bonds in the modified SOG film 7 are reduced. Hygroscopicity is further reduced, and permeation of moisture is further reduced. 6) The composition of the organic SOG film 6 is replaced with the composition represented by the general formula (2). 7) The composition of the organic SOG film 6 is replaced with an inorganic SOG film represented by the general formula (1), and ions are implanted into the inorganic SOG film. In this case, moisture and hydroxyl groups contained in the inorganic SOG film can be reduced.

【0056】8)改質SOG膜7をパッシベーション膜
としても使用する。この場合、デバイスを機械的・化学
的に確実に保護することが可能な優れたパッシベーショ
ン膜を得ることができる。 9)上記実施形態では、有機SOG膜6に注入するイオ
ンとしてホウ素(ボロン)イオンを用いたが、結果とし
て有機SOG膜6を改質するものであればどのようなイ
オンを用いてもよい。
8) The modified SOG film 7 is also used as a passivation film. In this case, an excellent passivation film that can reliably protect the device mechanically and chemically can be obtained. 9) In the above embodiment, boron (boron) ions are used as ions to be implanted into the organic SOG film 6, but as a result, any ions that modify the organic SOG film 6 may be used.

【0057】具体的には、アルゴンイオン、ホウ素イオ
ン、窒素イオンなどの質量の比較的小さいイオンが適し
ており、中でもホウ素イオンがもっとも適しているが、
これら以外にも以下に示すイオンも十分に効果が期待で
きる。アルゴン以外の不活性ガスイオン(ヘリウムイオ
ン、ネオンイオン、クリプトンイオン、キセノンイオ
ン、ラドンイオン)。不活性ガスは有機SOG膜6と反
応しないため、イオン注入によって悪影響が生じる恐れ
が全くない。
Specifically, ions having a relatively small mass such as argon ion, boron ion and nitrogen ion are suitable, and among them, boron ion is most suitable.
In addition to these, the following ions can be expected to have a sufficient effect. Inert gas ions other than argon (helium ion, neon ion, krypton ion, xenon ion, radon ion). Since the inert gas does not react with the organic SOG film 6, there is no possibility that an adverse effect is caused by the ion implantation.

【0058】ホウ素及び窒素以外のIII b,IV b,V b,VI
b,VII bの各族の元素単体イオン及びそれらの化合物イ
オン。特に、酸素、アルミ、イオウ、塩素、ガリウム、
ゲルマニウム、ヒ素、セレン、臭素、アンチモン、ヨウ
素、インジウム、スズ、テルル、鉛、ビスマスの元素単
体イオン及びそれらの化合物イオン。この中で、金属元
素イオンについては、イオン注入後の有機SOG膜6の
誘電率を低く抑えることができる。
IIIb, IVb, Vb, VI other than boron and nitrogen
b, VIIb Elemental simple ions of each group and their compound ions. In particular, oxygen, aluminum, sulfur, chlorine, gallium,
Elemental ions of germanium, arsenic, selenium, bromine, antimony, iodine, indium, tin, tellurium, lead, bismuth and their compound ions. Among them, with respect to metal element ions, the dielectric constant of the organic SOG film 6 after the ion implantation can be suppressed low.

【0059】IVa族,Va族の元素単体イオン及びそれら
の化合物イオン。特に、チタン、バナジウム、ニオブ、
ハフニウム、タンタルの元素単体イオン及びそれらの化
合物イオン。IVa族,Va族の元素の酸化物は誘電率が高
いため、イオン注入後の有機SOG膜6の誘電率も高く
なるが、特に低い誘電率の層間絶縁膜が要求される場合
以外には実用上問題ない。
Group IVa and Va element simple ions and their compound ions. In particular, titanium, vanadium, niobium,
Elemental ions of hafnium and tantalum and their compound ions. Since the oxides of the IVa and Va group elements have a high dielectric constant, the dielectric constant of the organic SOG film 6 after ion implantation is also high. However, it is practically used except when an interlayer insulating film having a particularly low dielectric constant is required. No problem.

【0060】各イオンを複数種類組み合わせて用いる。
この場合、各イオンの相乗作用により更に優れた効果を
得ることができる。 10)上記実施形態では、有機SOG膜6にイオンを注
入しているが、イオンに限らず、運動エネルギーを有す
る原子、分子、粒子であればよい(本発明ではこれらを
総称して不純物とする)。
Each type of ion is used in combination.
In this case, a more excellent effect can be obtained by the synergistic action of each ion. 10) In the above embodiment, ions are implanted into the organic SOG film 6. However, the ions are not limited to ions, but may be atoms, molecules, or particles having kinetic energy (in the present invention, these are collectively referred to as impurities). ).

【0061】11)スパッタリングの方法として、マグ
ネトロンスパッタリング以外に、ダイオードスパッタリ
ング、高周波スパッタリング、四極スパッタリング等の
ようなものであってもよい。 12)スパッタエッチングの方法として、不活性ガスを
用いる以外に、反応性ガス(例えばCCl4、SF6)を
用いた反応性イオンビームエッチング(RIBE、反応
性イオンミリングとも呼ばれる)を用いてもよい。
11) As a sputtering method, other than magnetron sputtering, a method such as diode sputtering, high-frequency sputtering, or quadrupole sputtering may be used. 12) As a method of sputter etching, besides using an inert gas, a reactive ion beam etching (RIBE, also called reactive ion milling) using a reactive gas (for example, CCl 4 , SF 6 ) may be used. .

【0062】13)シリコン酸化膜8を省略する。 14)図2では示していないが、更なる多層配線構造を
実現する場合、上層金属配線23の上にも改質SOG膜
7を形成することが考えられる。この場合においても、
改質SOG膜7形成のためのイオン注入と同時に電子シ
ャワーを照射する。
13) The silicon oxide film 8 is omitted. 14) Although not shown in FIG. 2, to realize a further multilayer wiring structure, it is conceivable to form the modified SOG film 7 also on the upper metal wiring 23. Even in this case,
An electron shower is applied simultaneously with ion implantation for forming the modified SOG film 7.

【0063】[0063]

【発明の効果】本発明にあっては、SOG膜などの絶縁
膜AやCにイオン注入などの手法によって、不純物を含
有させることにより、膜が改質されて、膜に含まれる水
分や水酸基が減少し且つ膜が吸水しにくくなるので、こ
れら水分による周辺素子への悪影響を防止することがで
きる。
According to the present invention, the insulating film A or C such as an SOG film is modified by introducing impurities into the insulating film A or C by ion implantation or the like, so that the moisture or hydroxyl group contained in the film is modified. Is reduced and the film is less likely to absorb water, so that it is possible to prevent adverse effects on peripheral elements due to the moisture.

【0064】また、電子シャワーを併用することによ
り、絶縁膜の正帯電に起因するデバイス特性の劣化を防
止することができる。従って、平坦性及び絶縁特性に優
れた絶縁膜を得て、半導体装置としての信頼性を高める
ことができる。
Further, by using the electron shower together, it is possible to prevent device characteristics from deteriorating due to positive charging of the insulating film. Therefore, an insulating film having excellent flatness and insulating characteristics can be obtained, and the reliability as a semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を具体化した実施形態に係る半導体装置
の製造過程を示す概略断面図である。
FIG. 1 is a schematic cross-sectional view showing a manufacturing process of a semiconductor device according to an embodiment of the invention.

【図2】本発明を具体化した実施形態に係る半導体装置
の製造過程を示す概略断面図である。
FIG. 2 is a schematic cross-sectional view showing a manufacturing process of the semiconductor device according to the embodiment embodying the present invention;

【図3】本発明の実施形態における電子シャワー照射装
置の概略図である。
FIG. 3 is a schematic view of an electron shower irradiation device according to the embodiment of the present invention.

【図4】本発明の実施形態を説明するためのテストデバ
イスの断面図である。
FIG. 4 is a cross-sectional view of a test device for describing an embodiment of the present invention.

【図5】本発明の実施形態を説明するための特性図であ
る。
FIG. 5 is a characteristic diagram for explaining the embodiment of the present invention.

【図6】本発明の実施形態を説明するための特性図であ
る。
FIG. 6 is a characteristic diagram for explaining the embodiment of the present invention.

【図7】本発明の実施形態を説明するための特性図であ
る。
FIG. 7 is a characteristic diagram for explaining the embodiment of the present invention.

【図8】本発明の実施形態を説明するための特性図であ
る。
FIG. 8 is a characteristic diagram for explaining the embodiment of the present invention.

【図9】本発明の実施形態を説明するための特性図であ
る。
FIG. 9 is a characteristic diagram for explaining the embodiment of the present invention.

【図10】本発明の実施形態を説明するための特性図で
ある。
FIG. 10 is a characteristic diagram for explaining the embodiment of the present invention.

【図11】本発明の実施形態を説明するための特性図で
ある。
FIG. 11 is a characteristic diagram for explaining the embodiment of the present invention.

【図12】本発明の実施形態を説明するための特性図で
ある。
FIG. 12 is a characteristic diagram for explaining the embodiment of the present invention.

【図13】本発明の実施形態を説明するための特性図で
ある。
FIG. 13 is a characteristic diagram for explaining the embodiment of the present invention.

【図14】本発明の実施形態を説明するための特性図で
ある。
FIG. 14 is a characteristic diagram for explaining the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 シリコン基板 5 シリコン酸化膜(絶縁膜B) 6 有機SOG膜(有機系ポリマー、絶縁膜A、絶縁膜
C) 7 改質SOG膜 8 シリコン酸化膜(絶縁膜D) 50 電子シャワー照射装置
Reference Signs List 1 silicon substrate 5 silicon oxide film (insulating film B) 6 organic SOG film (organic polymer, insulating film A, insulating film C) 7 modified SOG film 8 silicon oxide film (insulating film D) 50 electron shower irradiation device

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に形成されたトランジスタ
や配線などの素子を絶縁膜Aで覆い、この絶縁膜Aに対
し、運動エネルギーを有する不純物を導入するものであ
って、前記不純物の導入の際に、電子シャワーを照射す
ることを特徴とした半導体装置の製造方法。
1. An element such as a transistor or a wiring formed over a semiconductor substrate is covered with an insulating film A, and an impurity having kinetic energy is introduced into the insulating film A. A method of manufacturing a semiconductor device, comprising irradiating an electron shower.
【請求項2】 半導体基板上に形成されたトランジスタ
や配線などの素子の上に絶縁膜Bを形成する工程と、 この絶縁膜Bの上に絶縁膜Cを形成する工程と、 前記絶縁膜Cに対し、運動エネルギーを有する不純物を
導入すると共に電子シャワーを照射する工程と、を含む
ことを特徴とした半導体装置の製造方法。
2. a step of forming an insulating film B on an element such as a transistor or a wiring formed on a semiconductor substrate; a step of forming an insulating film C on the insulating film B; Introducing an impurity having kinetic energy and irradiating with an electron shower.
【請求項3】 半導体基板上に形成されたトランジスタ
や配線などの素子の上に絶縁膜Bを形成する工程と、 この絶縁膜Bの上に絶縁膜Cを形成する工程と、 前記絶縁膜Cに対し、運動エネルギーを有する不純物を
導入すると共に電子シャワーを照射する工程と、 前記絶縁膜Cの上に絶縁膜Dを形成する工程と、を含む
ことを特徴とした半導体装置の製造方法。
3. a step of forming an insulating film B on an element such as a transistor or a wiring formed on a semiconductor substrate; a step of forming an insulating film C on the insulating film B; A method of introducing an impurity having kinetic energy and irradiating an electron shower, and a step of forming an insulating film D on the insulating film C.
【請求項4】 前記絶縁膜A又は絶縁膜Cは、有機SO
Gなどの有機系ポリマーからなることを特徴とした請求
項1乃至3のいずれか1項に記載の半導体装置の製造方
法。
4. The insulating film A or the insulating film C is formed of an organic SO
4. The method for manufacturing a semiconductor device according to claim 1, comprising an organic polymer such as G.
【請求項5】 前記絶縁膜A又は絶縁膜Cは、無機SO
Gからなることを特徴とした請求項1乃至3のいずれか
1項に記載の半導体装置の製造方法。
5. The insulating film A or the insulating film C is made of an inorganic SO
The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is made of G. 5.
【請求項6】 前記絶縁膜Bは、前記絶縁膜Cよりも吸
湿性の低い膜からなることを特徴とした請求項2乃至5
のいずれか1項に記載の半導体装置の製造方法。
6. The insulating film B is made of a film having a lower hygroscopicity than the insulating film C.
13. The method for manufacturing a semiconductor device according to claim 1.
【請求項7】 前記運動エネルギーを有する不純物を導
入する工程は、イオン注入により行うことを特徴とした
請求項1乃至6のいずれか1項に記載の半導体装置の製
造方法。
7. The method of manufacturing a semiconductor device according to claim 1, wherein the step of introducing the impurity having kinetic energy is performed by ion implantation.
【請求項8】 前記不純物としてホウ素イオンを用いた
ことを特徴とした請求項1乃至7のいずれか1項に記載
の半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 1, wherein boron ions are used as said impurities.
JP8345587A 1996-12-25 1996-12-25 Method for manufacturing semiconductor device Expired - Fee Related JP3015750B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8345587A JP3015750B2 (en) 1996-12-25 1996-12-25 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8345587A JP3015750B2 (en) 1996-12-25 1996-12-25 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH10189724A true JPH10189724A (en) 1998-07-21
JP3015750B2 JP3015750B2 (en) 2000-03-06

Family

ID=18377610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8345587A Expired - Fee Related JP3015750B2 (en) 1996-12-25 1996-12-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3015750B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423652B1 (en) * 1999-09-27 2002-07-23 United Microelectronics Corp. Post-processing treatment of low dielectric constant material
US6831015B1 (en) 1996-08-30 2004-12-14 Sanyo Electric Co., Ltd. Fabrication method of semiconductor device and abrasive liquid used therein

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831015B1 (en) 1996-08-30 2004-12-14 Sanyo Electric Co., Ltd. Fabrication method of semiconductor device and abrasive liquid used therein
US6423652B1 (en) * 1999-09-27 2002-07-23 United Microelectronics Corp. Post-processing treatment of low dielectric constant material

Also Published As

Publication number Publication date
JP3015750B2 (en) 2000-03-06

Similar Documents

Publication Publication Date Title
JP3015717B2 (en) Semiconductor device manufacturing method and semiconductor device
JP3015767B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5548332B2 (en) Manufacturing method of semiconductor device
JP3015752B2 (en) Method for manufacturing semiconductor device
JPH11162967A (en) Manufacture of semiconductor device and semiconductor device
JP3015738B2 (en) Method for manufacturing semiconductor device
US6177343B1 (en) Process for producing semiconductor devices including an insulating layer with an impurity
JPH10209147A (en) Manufacture of semiconductor device
US20060199371A1 (en) Semiconductor devices passivation film
JP3015750B2 (en) Method for manufacturing semiconductor device
JP3015765B2 (en) Semiconductor device manufacturing method and semiconductor device
JPH08241891A (en) Method of improving spin-on-glass layer on substrate
KR100344499B1 (en) Semiconductor device having insulated film and method of manufacturing thereof
US20030186529A1 (en) Method of manufacturing semiconductor device having opening
JP3545250B2 (en) Method for manufacturing semiconductor device
US6326318B1 (en) Process for producing semiconductor devices including an insulating layer with an impurity
US6617240B2 (en) Method of fabricating semiconductor device
JP3322651B2 (en) Method for manufacturing semiconductor device
JP2999973B2 (en) Method for manufacturing semiconductor device
JPH0917867A (en) Method of forming contact part in semiconductor device
JP2002170881A (en) Semiconductor device and its fabrication method
JPH07273326A (en) Semiconductor device and manufacture of it
JPH10107141A (en) Production of semiconductor device
JPH11330239A (en) Semiconductor device and its manufacture
JP2000323572A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20091217

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees