JPH10164067A - パケット交換機およびパケット転送制御方式 - Google Patents

パケット交換機およびパケット転送制御方式

Info

Publication number
JPH10164067A
JPH10164067A JP32506596A JP32506596A JPH10164067A JP H10164067 A JPH10164067 A JP H10164067A JP 32506596 A JP32506596 A JP 32506596A JP 32506596 A JP32506596 A JP 32506596A JP H10164067 A JPH10164067 A JP H10164067A
Authority
JP
Japan
Prior art keywords
packet
cell
input
output
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32506596A
Other languages
English (en)
Inventor
Takeshi Aimoto
毅 相本
Takemi Yazaki
武己 矢崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32506596A priority Critical patent/JPH10164067A/ja
Publication of JPH10164067A publication Critical patent/JPH10164067A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 ATMセルを転送するスイッチにおいてAB
Rトラヒック制御を行なう際、データセルと一緒に帯域
管理セルが輻輳したセルバッファに滞留してしまい、端
末に対する輻輳通知が遅れるという問題を解決する。 【解決手段】 入力バッファ制御ユニット103で入力セ
ルが帯域管理セルであることを検出した場合に、RIR
O入力バッファ101内の複数のバッファの内、みだし優
先度が高いバッファに書き込む。 【効果】 帯域管理セルがRIRO入力バッファ101内
の読みだし優先度が高いバッファから優先的に読み出さ
れるのでスイッチ内に滞留する時間を短縮することがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は非同期通信方式にお
ける輻輳制御方式に係る。
【0002】
【従来の技術】従来の非同期通信方式のスイッチに関し
ては、例えば特開平6−197128「パケット交換方
式」がある(従来技術1)。ここで言うパケットは非同
期通信方式ではセルに相当するが、非同期通信方式も広
い意味ではパケット交換方式の一例であり、呼び方が異
なっていても発明の内容には何ら影響しない。「パケッ
ト交換方式」記載のパケット(=セル、2つの呼び方を
統一するため、本明細書では以降「セル」と呼ぶ)スイ
ッチでは、セルスイッチ内に、RIRO入力バッファ、
FIFO出力バッファ等のバッファを持ち、入力バッフ
ァ制御ユニットは出力バッファの空き状態を示すテーブ
ル情報に基づき、次のタイムスロットにRIRO入力バ
ッファから、どのセル(=パケット)を出力すべきかを
決める。
【0003】非同期通信方式では、まずコネクションを
設定し、セルを送出する。転送単位であるセルのヘッダ
には同一のコネクションでの通信であることを識別する
識別子が付けられており、セルスイッチはこの識別子と
コネクション設定時にセルスイッチ内に設定された情報
に基づいて経路を切り替える。
【0004】上記「パケット交換方式」では、出力回線
対応部にCBR、VBRという2つのトラヒッククラス毎
に出力バッファを備え、出力ポート毎のそれぞれ2つの
バッファの空き状態を示す空き状態を示すテーブル情報
を備える。
【0005】入力ポート対応部には、CBR、VBR2つ
のトラヒッククラス毎に、さらにVBRは出力ポート毎に
入力バッファを備えている。CBRバッファの出力優先
順位をVBRバッファより高く設定することにより、通信
遅延時間の制約の厳しいCBRトラヒックの通信遅延時
間を一定以下に押さえることを可能にしている。さら
に、CBRバッファに空きがない場合、空きのあるVBR
バッファに対して(通常あることが多い)VBRバッファ
へセルを転送することにより、セルスイッチの帯域の有
効活用を計っている。
【0006】一方、別のトラヒッククラスの例として、
網はセルの転送に関して何も保証しないUBR(Unspecifie
d Bit Rate)トラヒッククラスと、網と端末間で輻輳状
態に関してフィードバック制御を行なってセル損失が発
生しないよう保証するABR(Available Bit Rate)トラ
ヒッククラス等がある。
【0007】ABRトラヒッククラスに関しては、"The
Rate-Based Flow Control Framework for the Availab
le Bit Rate ATM Service" IEEE Network March/April
1995p25-39,またはATM JIG News Letter Vol.2, No.2
p2-3に記載されている(従来技術2)。これに記載され
ているように、ABRトラヒッククラスは、RM(Resourc
e Management)セルと呼ばれる帯域管理セルをデータセ
ルと同一のコネクション内で送信端末が時々送出する。
帯域管理セルは、網内セルスイッチ及び受信端末を経由
して再び端末に戻るが、網内セルスイッチ及び受信端末
が輻輳状態の場合に、網内セルスイッチ及び受信端末は
帯域管理セルに対して輻輳通知情報を書き込む。この輻
輳状態が送信側端末に通知され、送信側端末は送信レー
トを抑止する。これにより網内でのセル廃棄の発生を防
ぐことが出来る。
【0008】図5に、フィードバック型輻輳制御である
ABRトラヒッククラスの制御について示す。同一コネ
クション内で、帯域管理セルがデータセルの一定個数毎
に送信される。帯域管理セルは受信先端末B164で送信
元端末A162に対して返送される。セルスイッチ100及び
受信先端末B164は、自身の輻輳状態に基づいて、帯域
管理セル410の輻輳通知情報412に制御情報を書き込んで
おり、これを受け取った送信元端末A162はこの指示に
したがって送信レートを調整する。
【0009】なお、ABR,UBRトラヒッククラス
は、例えば、高知例のセルスイッチに対し、上記CB
R,VBRのトラヒッククラスに加えて、更に他のトラ
ヒッククラス対応の出力バッファを追加すればサポート
できる。
【0010】
【発明が解決しようとする課題】ABRトラヒッククラ
スで通信を行なっている非同期通信方式のセルスイッチ
で輻輳が発生すると、帯域管理セル自身が輻輳に巻き込
まれてしまい、送信端末への輻輳通知が遅れてしまう。
このため送信レート低減が遅れ、輻輳制御の効果が減少
するという問題があった。これは、コネクション内のデ
ータセルと帯域管理セルが同一のバッファキューに割り
当てられているためである。
【0011】本発明の目的は、同一の出力ポートに出力
する同一のコネクションのパケットに於いても、(例え
ば、データセルと帯域管理セルの様な)セルの種類に基
づいて、出力順序を変更し、特定のセル(例えば、帯域
管理セル)の出力を優先することである。
【0012】
【課題を解決するための手段】本発明では、同一コネク
ション内のセルであっても、セル内のセルタイプを示す
フィールドの情報に基づいて、出力優先度の異なる出力
バッファに書き込むための優先情報変換手段を持つ。
【0013】本発明によれば、セルタイプ判定機構は、
同一コネクション内のセルであっても、セル内のセルタ
イプを示すフィールドの情報に基づいて、優先情報を変
換し、出力優先度の異なる出力バッファに書き込む。こ
れにより、データセルと帯域管理セルをセルの種類に基
づいて、出力順序を変更し、帯域管理セルの出力を優先
することができる。これにより、セルスイッチで輻輳が
発生しても、帯域管理セルは輻輳に巻き込まれず、輻輳
通知は一定時間内に送信側端末に戻ることが出来、輻輳
回避が安定的に可能となる。
【0014】
【発明の実施の形態】本発明の実施例として、トラヒッ
ククラスとしてCBR,ABRを備え、優先トラヒック
をCBRとし、RIRO入力バッファ,FIFO出力バ
ッファを有する交換方式を説明する。
【0015】図1に、N×Nのセルスイッチ100の全体
構成例を示す。セルスイッチ100は、入力回線対応部LIF
i 102-1〜102-N,出力回線対応部LIFo106-1〜106-N,セ
ルを保持するRIRO入力バッファ101-1〜101-N及びF
IFO出力バッファ107-1〜107-N,前記各バッファ間
(RIRO−FIFO間)でセルを転送する時分割バス
105,RIRO入力バッファ101-1〜101-Nを制御する(R
IRO)入力バッファ制御ユニットICU 103-1〜103-N,FI
FO出力バッファ107-1〜107-Nを制御する(FIFO)出力バ
ッファ制御ユニットOCU 109-1〜109-Nから構成される。
図2及び図3は、入力バッファ制御ユニットICU 103-1
〜103-Nの構成及びFIFO出力バッファ107-1〜107-N
の構成例をそれぞれ示している。
【0016】図3に示すように、FIFO出力バッファ
107-iは、CBR専用のFIFOバッファ301,ABR専
用のFIFOバッファ(301、)302により構成される。出
力バッファ制御ユニットOCU 109は、CBR専用FIF
Oバッファ301の出力がABR専用FIFOバッファ302
の出力に対して優先して出力されるよう(出力バッファ
制御ユニットOCU109は)制御する。
【0017】図1に示すように、出力バッファ制御ユニ
ットOCU 109はFIFO出力バッファ107-1〜107-Nの空
き状態を保持し、該空き状態を信号線120を用いて時分
割でRIRO入力バッファ101-1〜101-Nを制御する入力
バッファ制御ユニットICU 103-1〜103-Nに通知する。
【0018】入力バッファ制御ユニットICU 103-1〜103
-Nは、RIRO入力バッファ101-1〜101-N内に保存して
いるセルの入出力を制御するユニットで、図2に示すよ
うに、セルのアドレスを保持するファーストイン・ファ
ーストアウト型のバッファ202,203,204,205,RIRO
入力バッファ101内のアイドルアドレスを管理するRI
ROアイドルアドレスキュー201,到着セルの識別信号2
07(後述)に基づいてRIROアイドルアドレスキュー
201からのセルアドレスの書き込み先(バッファ202,20
3,204,205)を選択するアドレスキュー書き込み回路21
0,バッファ202,203,204,205内のセルキューイング状態
とFIFO出力バッファ107-1〜107-Nの空き状態信号線
120に基づいて出力セルを選択する読みだし制御回路20
6,切替指示情報220,切替指示情報220からの指示によ
り到着セル識別信号207を変換する識別信号変換回路221
(切替指示情報220,)セレクタ222から構成される。こ
こで、バッファ202はCBRセルのアドレスを管理する
キュー、バッファ203はABR帯域制御セルのアドレス
を管理するキュー、バッファ204,205は出力ポート対応
のABRセルのアドレスを管理するキューである。
【0019】ここで、まず、セルスイッチ100で扱うセ
ルのセルフォーマットを説明する。
【0020】図4(a)に、データセルの場合の入力セル
フォーマット((デ−タセル))を示す。データセル41
0は、入力VCI416、パケットのタイプを示すPT41
4、およびデータ部412から構成される。図4(a)はデー
タセルなので、PT414はデータセルを示す値である。
【0021】図4(b)に、輻輳通知セルの場合の入力セ
ルフォーマット440を示す。この場合、PT444は輻輳通
知セルを示す値であり、データ部442には輻輳通知情報
が入る。
【0022】セル410または440は、入力回線対応部LIFi
102で入力VCI416,446を検索キーとして(、)内部セ
ルのフォーマット420に変換される。
【0023】図4(C)に、内部セルフォーマット420を示
す。内部セル420は、入力セル410,440の入力VCI416,
446を出力VCI426に置き換えたものに、さらに出力ポ
ート情報421,トラヒッククラス情報422を加えた構成で
ある。
【0024】図2に戻って、入力回線対応部LIFi 102-1
〜102-Nからセルが入力されると入力バッファ制御ユニ
ットICU 103-1〜103-Nは、アイドルアドレスキュー201
の先頭にあるアイドルアドレスを書き込みアドレス208
として、入力ポートから入力されたセルをRIRO入力
バッファ101に送り、その書き込みアドレス208が指して
いるRIRO入力バッファ101内の対応場所にセル(内
部セルフォーマット420)を蓄積する。
【0025】このセルの特性(CBR,ABRまたはA
BR帯域制御セル)情報(PT424とトラヒッククラス42
2)と出力ポート情報421を含む到着セル識別信号207に
従い、その書き込みアドレス208を対応のアドレスキュ
ー202、203、204、205に入力する。識別信号変換回路22
1は、切替指示情報220からの指示により到着セル識別信
号207を変換する。例えば、同一コネクションのセル
で、コネクションの特性がABRであっても、セルタイ
プが帯域管理セルであった場合、セルの特性をABR用
のキュー204〜205からABR帯域管理セル専用のアドレ
スキュー203に変更する。セレクタ222が切替指示情報22
0からの指示により、識別信号変換回路221からの信号を
選択すると、変換後到着セル識別信号223からの指示に
従って、アドレスキュー書き込み回路210はABR用の
アドレスキュー204、205ではなくABR帯域制御セル用
のアドレスキュー203に書き込む。この切替指示情報220
はセルスイッチ100毎に備えてもよいし、呼設定時にコ
ネクション毎の情報として内部セルフォーマット内に備
えることもできる。
【0026】読みだし制御回路206は、次のタイムスロ
ットにどのセルを出力すべきかを出力バッファ制御ユニ
ット109-1,…,109-Nから転送して来た信号線120に基
づき決める。
【0027】読みだし制御回路206は、各バッファ202,2
03,204,205が空きかセル在りかの情報とFIFO出力バ
ッファの空き状態を示す信号線120を比較し、転送でき
るセルのアドレスの中から優先順位により1個選択し
て、RIRO入力バッファ101-1,…,101-Nからの読み
だしアドレス209として出力する。FIFO出力バッフ
ァは1セル時間N(N:入力ポート数)個のセルを同時に受
信できるので、各入力ポートのセル読みだし動作は、他
の入力ポートの動作とは独立に行なえる。この内部セル
420が輻輳通知セルで、セルスイッチ100で輻輳状態が発
生している場合には、読み出し時に輻輳情報通知手段13
4で読み出したセルの輻輳通知情報442を書き換えること
により、輻輳通知する。セルスイッチ100で輻輳状態が
発生していない場合には、輻輳情報通知手段134で輻輳
通知されない。
【0028】次のタイムスロットにおいて、RIRO入
力バッファは選ばれたアドレスが指しているセルを出力
し、読みだし制御回路206はこのアドレスをRIROア
イドルアドレスキュー201に入力する。RIRO入力バ
ッファから入力されたセルは、このセルの特性と出力ア
ドレス情報に基づき、時分割バス(バス)105を通して
所望のFIFO出力バッファに入力する。
【0029】以上、本発明の実施例を説明したが、セル
スイッチ内で、同一のコネクション中のセルの順序/優
先度を変更する機能の有効性は、帯域管理セル(RMセル)
のみに限定されるものではない。例えばオペレーション
用のセル(OAMセル)についても、緊急性があり、廃棄さ
れては困る場合には、出力順序を変更することが有効で
ある。
【0030】また、切り替え指示情報は特定のVPI/
VCIのみを選択するよう指示することもできる。ま
た、切り替え指示情報はオペレーションによって指示す
ることもできるし、輻輳検出時のみ切り替えることも可
能である。
【0031】また、本発明の実施例では、優先トラヒッ
クをCBRとし、RIRO入力バッファ,FIFO出力
バッファを有する交換方式を説明したが、この構成に限
定されるものではない。
【0032】本発明はセルの出力順序を変更できる機構
をもつセルスイッチであるならば、共通バッファ方式,
出力バッファ方式等に関わらず全てに有効なことは明ら
かである。
【0033】
【発明の効果】以上に説明したとおり、本発明によれ
ば、同一の出力ポートに出力する同一のコネクションの
パケットに於いても、データパケットと帯域管理パケッ
トの出力順序を変更し、帯域管理パケットの出力を優先
することにより、輻輳状態においても帯域管理パケット
の転送時間は増大しない。従って、輻輳が発生した場合
でも、網からの帯域管理パケットは、一定時間で送信側
端末に転送され、この帯域管理パケットを受けた送信側
端末が送信トラヒックを削減することにより、網は安定
的に輻輳状態から回復することが可能となる優れた効果
がある。
【図面の簡単な説明】
【図1】本発明の一実施例のセルスイッチ100の全体構
成を説明するためのブロック図。
【図2】RIRO入力バッファを制御する入力バッファ
制御ユニット(103)の一実施例を説明するためのブロ
ック図。
【図3】FIFO出力バッファ(107)の一実施例を説
明するためのブロック図。
【図4】データセル,帯域管理セルの入力セルフォーマ
ット(a),(b)及び内部セルフォーマット(c)の一実施
例を説明するためのブロック図。
【図5】ABRトラヒッククラスの動作の一実施例を説
明するためのブロック図。
【符号の説明】
101…RIRO入力バッファ、103…入力バッファ制御ユ
ニット、105…時分割バス、107…FIFO出力バッフ
ァ、109…出力バッファ制御ユニット、201…アイドルア
ドレスキュー、202…CBRセルのアドレスを管理する
キュー、203…ABR輻輳通知セルのアドレスを管理す
るキュー、204,205…ABRセルのアドレスを管理する
キュー、206…読みだし制御回路、207…到着セル識別信
号、208…RIRO入力バッファへ新しく到着したセル
の書き込みアドレス、209…RIRO入力バッファから
の読みだしアドレス、210…アドレスキュー書き込み回
路、220…切替指示情報、221…識別信号変換回路、222
…セレクタ、223…変換後到着セル識別信号、301…CB
R専用FIFO出力バッファ、302…ABR専用FIF
O出力バッファ。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】パケット交換機に接続した送受信端末間の
    パケットの送信元から受信先までのコネクションを設定
    して通信を行なうパケット交換機で、1つまたは複数の
    入力ポートと出力ポートを持ち、出力待ちパケットを保
    持するファーストイン・ファーストアウト型のパケット
    バッファを、該入力ポートまたは出力ポート対応に備
    え、コネクション設定時にコネクション上のパケットに
    対するコネクション情報を、入力したパケットのヘッダ
    内のコネクションアドレス情報に基づいて該コネクショ
    ン情報を読みだし、該パケットに付加するヘッダ変換部
    を持ち、該コネクション情報に従って入力ポートから該
    パケットバッファへ、該パケットバッファから出力ポー
    トへとパケットを転送するパケット交換機で、該コネク
    ション上で転送するパケットとして、通信データ以外に
    パケット交換機の輻輳状態を通知する帯域管理パケット
    を転送するパケット交換機において、同一ポートへ出力
    する該パケットバッファを複数個備え、上記複数個のバ
    ッファそれぞれに異なった優先度割り当て、高優先度の
    バッファから読み出す優先制御を行う優先読み出し制御
    回路を備え、入力したパケットのヘッダ情報に基づい
    て、パケットを書き込む該パケットバッファを変更する
    ことにより、パケットの出力順序を変更することを特徴
    とするパケット交換機。
  2. 【請求項2】請求項1記載のパケット交換機において、
    同一ポートへ出力する複数個の該パケットバッファを持
    ち、それぞれに異なった優先度割り当て、同一コネクシ
    ョンのパケットを転送する際に、入力したパケットのパ
    ケットタイプに応じて、パケットを書き込む該パケット
    バッファを変更することにより、パケットの出力順序を
    変更することを特徴とするパケット交換機。
  3. 【請求項3】請求項2記載のパケット交換機において、
    入力したパケットのパケットタイプが帯域管理パケット
    の場合に、パケットを書き込む該パケットバッファを高
    優先の該パケットバッファに変更することにより、帯域
    管理パケットの該パケットバッファ内の滞留時間を低減
    することを特徴とするパケット交換機。
  4. 【請求項4】複数の入力ポートと、複数の出力ポート
    と、上記各入力ポートに入力される各セルを当該各セル
    が有しているコネクション情報に従って所定の出力ポー
    トに転送するセル転送手段とを有するパケット交換機に
    おいて、通信データを伝送している第1のセルと通信デ
    ータ以外の情報を伝送している第2のセルが混在してい
    るコネクションに関して、上記入力ポートからのセルの
    入力順序に対し上記出力ポートへのセルの出力順序を変
    更する手段を備え、上記第2のセルを上記第2のセルの
    入力以前に入力された少なくとも1つの上記第1のセル
    より先に出力させることを特徴とするパケット交換機。
  5. 【請求項5】前記第1のセルがデータセルであり、前記
    第2のセルが帯域管理セル(RMセル)であることを特
    徴とする請求項3記載のパケット交換機。
  6. 【請求項6】前記第1のセルがデータセルであり、前記
    第2のセルがオペレーション用のセル(OAMセル)で
    あることを特徴とする請求項3記載のパケット交換機。
JP32506596A 1996-12-05 1996-12-05 パケット交換機およびパケット転送制御方式 Pending JPH10164067A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32506596A JPH10164067A (ja) 1996-12-05 1996-12-05 パケット交換機およびパケット転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32506596A JPH10164067A (ja) 1996-12-05 1996-12-05 パケット交換機およびパケット転送制御方式

Publications (1)

Publication Number Publication Date
JPH10164067A true JPH10164067A (ja) 1998-06-19

Family

ID=18172767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32506596A Pending JPH10164067A (ja) 1996-12-05 1996-12-05 パケット交換機およびパケット転送制御方式

Country Status (1)

Country Link
JP (1) JPH10164067A (ja)

Similar Documents

Publication Publication Date Title
US6011779A (en) ATM switch queuing system
US6907001B1 (en) Packet switch for switching variable length packets in the form of ATM cells
US5570348A (en) Method and apparatus for enqueueing data cells in an ATM switch fabric architecture
US5483526A (en) Resynchronization method and apparatus for local memory buffers management for an ATM adapter implementing credit based flow control
US5724358A (en) High speed packet-switched digital switch and method
EP1055350B1 (en) Arbitration method and apparatus for a non-blocking switch
US5633867A (en) Local memory buffers management for an ATM adapter implementing credit based flow control
US6049546A (en) System and method for performing switching in multipoint-to-multipoint multicasting
US5379297A (en) Concurrent multi-channel segmentation and reassembly processors for asynchronous transfer mode
US6151301A (en) ATM architecture and switching element
EP0603916B1 (en) Packet switching system using idle/busy status of output buffers
US5457687A (en) Method and apparatus for backward explicit congestion notification (BECN) in an ATM network
JP3525656B2 (ja) パケット交換機、および輻輳通知方式
US5629928A (en) Dynamic fair queuing to support best effort traffic in an ATM network
JP3622312B2 (ja) パケット交換機およびセル転送制御方法
US6052376A (en) Distributed buffering system for ATM switches
US6487171B1 (en) Crossbar switching matrix with broadcast buffering
US5408472A (en) Device and method for cell processing in cell relay nodes
JPH1013427A (ja) パケット交換機およびセル転送制御方法
EP0705526A1 (en) Bandwidth and congestion control for queue channels in a cell switching communication controller
JP3848962B2 (ja) パケット交換機およびセル転送制御方法
EP0604538B1 (en) Method and apparatus for asynchronous transfer mode (atm) network
JP2682434B2 (ja) 出力バッファ型atmスイッチ
JPH10164067A (ja) パケット交換機およびパケット転送制御方式
Obara et al. High speed transport processor for broad-band burst transport system