JPH10155117A - 画像入力装置 - Google Patents

Abstract

(57)【要約】 【課題】 固体撮像素子により被写体を撮像する時に、
適正光量の撮像、ダイナミックレンジの拡大、並びにＳ
／Ｎの改善を可能とする。 【解決手段】 被写体からの入力光がレンズ１、ＬＰＦ
２を介して固体撮像素子３へ供給される。固体撮像素子
３は、タイミング発生器６からのクロック信号に応じて
撮像信号を出力する。撮像信号は、増幅された後、ディ
ジタル化がされ加算器１２、ｍ決定回路１４へ供給され
る。加算器１２では、撮像信号とフィールドメモリ１３
の一方の出力ポートから１／（６０ｎ）の周期で読み出
された出力との加算がなされ、メモリ１３へ再度記憶さ
れる。メモリ１３の他方の出力ポートから１／６０秒の
周期で読み出された出力ポートout ２は、スケールダウ
ン回路１５へ供給され、全光量の積算値から決定された
定数ｍに従ってスケールダウンがなされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、固体撮像素子に
より被写体を撮影することによって画像を取り込むよう
にした画像入力装置に関する。

【０００２】

【従来の技術】従来の固体撮像素子を使用した画像入力
装置では、撮像素子側の１フィールドの走査が１／６０
秒（ＮＴＳＣ方式の場合）で行われているのが普通であ
り、この１／６０秒間に撮像素子から信号電荷が取り出
されるものである。

【０００３】

【発明が解決しようとする課題】一般的に、固体撮像素
子のダイナミックレンジが狭いために、高輝度の被写体
を撮影した場合、撮像信号を飽和させないために、電子
シャッターを用いるようにしていた。この電子シャッタ
ーは、マニュアル設定のスピードで使われるために、入
力光のダイナミックレンジの変化に充分に対応できない
という欠点があった。

【０００４】従って、この発明の目的は、常に適正な光
量で撮像することが可能で、固体撮像素子と一体的に集
積化が可能な画像入力装置を提供することにある。

【０００５】

【課題を解決するための手段】請求項１に記載の発明
は、１フィールド周期の１／ｎの周期で１フィールド分
の光電変換を行う固体撮像素子と、固体撮像素子の出力
を積算する加算器と、積算値を蓄積するメモリと、メモ
リの出力を１／ｍにスケールダウンする手段と、スケー
ルダウンのｍを固体撮像素子に対して入力される光量の
変化に応じて設定する手段とからなることを特徴とする
画像入力装置である。

【０００６】請求項１の発明では、１フィールドの１／
ｎの周期で１フィールド分の走査を行う固体像素子と、
その出力を積算するメモリを持つことで、固体撮像素子
の固有のダイナミックレンジ以上に撮像信号のダイナミ
ックレンジの拡大をはかることが可能になる。また、撮
像信号を積算することによって、撮像信号のＳ／Ｎを改
善することができる。さらに、ダイナミックレンジを１
／ｍにスケールダウンする回路を持つことで、入力光量
の変化に応じてスケールダウンの定数を適応的に変換さ
せることで、適正な光量の撮像を行うことが可能とな
る。よりさらに、回路構成がディジタル回路であり、固
体撮像素子と一体的に集積化することが容易である。

【０００７】請求項２に記載の発明は、１フィールド周
期の１／ｎの周期で１フィールド分の光電変換を行う固
体撮像素子と、固体撮像素子の読出し出力を積算し、蓄
積するための加算手段およびメモリと、固体撮像素子か
ら読出された出力を積算する積算手段と、積算手段の積
算値がしきい値を越えたときに、加算手段の積算動作を
実質的に中止する手段とからなることを特徴とする画像
入力装置である。

【０００８】請求項２の発明では、１／ｎの周期で読出
された撮像信号の積算出力を加算手段およびメモリによ
り形成する。そして、この撮像信号の積算値がしきい値
を越えると、加算手段の積算動作を実質的に中止しす
る。それによって、撮像信号のＳ／Ｎを改善することが
でき、また、常に適正な光量で撮像すること（オートア
イリスの機能）が可能となる。また、回路構成が簡単で
あり、固体撮像素子と一体的に集積化することが容易で
ある。

【０００９】請求項３に記載の発明は、１フィールド周
期の１／ｎの周期で１フィールド分の光電変換を行い、
１／ｎの周期で非破壊読出しがなされると共に、１フィ
ールド周期でリセットされる固体撮像素子と、固体撮像
素子からの撮像信号を書き込むためのメモリと、固体撮
像素子から読出された出力を積算する積算手段と、積算
手段の積算値がしきい値を越えたときに、メモリに対す
る撮像信号の書込みを中止する手段とからなることを特
徴とする画像入力装置である。

【００１０】請求項３の発明では、固体撮像素子が１／
ｎの周期で読出された撮像信号を積算する機能を有す
る。この撮像信号の積算値がしきい値を越えると、撮像
信号のメモリへの書込みを中止する。それによって、撮
像信号のＳ／Ｎを改善することができ、また、常に適正
な光量で撮像することが可能となる。また、回路構成が
簡単であり、固体撮像素子と一体的に集積化することが
容易である。

【００１１】請求項４に記載の発明は、１フィールド周
期の１／ｎの周期で１フィールド分の光電変換を行う固
体撮像素子と、固体撮像素子の読出し出力を積算し、蓄
積するための加算手段およびメモリと、１／ｎの周期毎
に、固体撮像素子からの撮像信号の最大値を検出し、ホ
ールドする手段と、最大値がしきい値を越えたときに、
加算手段の積算動作を実質的に中止する手段とからなる
ことを特徴とする画像入力装置である。

【００１２】請求項４の発明では、１／ｎの周期で読出
された撮像信号の積算出力を加算手段およびメモリによ
り形成する。そして、この撮像信号の１／ｎの周期毎に
検出された最大値がしきい値を越えると、加算手段の積
算動作を実質的に中止しする。それによって、撮像信号
のＳ／Ｎを改善することができ、また、常に適正な光量
で撮像することが可能となる。また、回路構成が簡単で
あり、固体撮像素子と一体的に集積化することが容易で
ある。

【００１３】請求項６に記載の発明は、１フィールド周
期の１／ｎの周期で１フィールド分の光電変換を行い、
１／ｎの周期で非破壊読出しがなされると共に、１フィ
ールド周期でリセットされる固体撮像素子と、固体撮像
素子からの撮像信号を書き込むためのメモリと、１／ｎ
の周期毎に、固体撮像素子からの撮像信号の最大値を検
出し、ホールドする手段と、最大値がしきい値を越えた
ときに、メモリに対する撮像信号の書込みを中止する手
段とからなることを特徴とする画像入力装置である。

【００１４】請求項６の発明では、固体撮像素子が１／
ｎの周期で読出された撮像信号を積算する機能を有す
る。この撮像信号の１／ｎの周期毎に検出された最大値
がしきい値を越えると、撮像信号のメモリへの書込みを
中止する。それによって、撮像信号のＳ／Ｎを改善する
ことができ、また、常に適正な光量で撮像することが可
能となる。また、回路構成が簡単であり、固体撮像素子
と一体的に集積化することが容易である。

【００１５】

【発明の実施の形態】以下、この発明の実施例について
図面を参照しながら詳細に説明する。図１は、この発明
の画像入力装置の第１の実施例のブロック図を示す。以
下の説明では、説明を容易とするため単板の固体撮像素
子を用い、輝度信号のみの処理系を示すが、色分解フィ
ルタを用いてＲＧＢの３要素に入力光を分解し、各色光
を別個の固体撮像素子でそれぞれ撮像し、各固体撮像素
子に接続された処理系を並列で動作させることでカラー
化できることは言うまでもない。また、一つの固体撮像
素子上に市松格子の補色フィルタを配置させた単板のカ
ラー撮像素子を用いても良い。

【００１６】図１に示すように、レンズ１および光学的
ローパスフィルタ（以下、ＬＰＦと称する）２を通って
固体撮像素子３上に物体像が結像される。固体撮像素子
３では、結像された像の光量に応じて信号電荷が蓄積さ
れ、１／（６０×ｎ）秒の周期でフィールド走査が行わ
れて、蓄積された信号電荷が読出される。読出された信
号電荷は、アンプ４で増幅されて映像信号として出力さ
れる。

【００１７】従来の固体撮像素子においては、ｎの値は
１であり、１／６０秒の１フィールドの周期でフィール
ド走査が行われ、固体撮像素子に結像された像が非常に
明るい場合、信号電荷が飽和してしまい、白がつぶれる
という欠点があった。この第１の実施例では、固体撮像
素子の信号電荷が１／６０秒のｎ倍の速度で読出され
る。この発明では、ｎの値が例えば１０に設定され、
（１＜ｎ＜１０）の範囲でｎを適正な値とすることによ
って、明るい被写体の場合でも撮像信号の飽和が起こる
ことが防止できる。

【００１８】固体撮像素子３としては、ＣＣＤ（Charge
Coupled Device ）、ＣＭＤ（Charge Modulation Devi
ce）等を使用できる。固体撮像素子３は、タイミング発
生器（ＴＧ）６から供給されるクロック信号によって駆
動される。固体撮像素子３に蓄積された信号電荷は、撮
像信号として読出され、アンプ４において増幅され、Ａ
／Ｄ変換器５へ供給される。Ａ／Ｄ変換器５では、アナ
ログ撮像信号が所定の周波数でサンプリングされ、例え
ば８ビットのディジタル信号に変換される。Ａ／Ｄ変換
器５の出力は、加算器１２およびｍ決定回路１４へ供給
される。

【００１９】上述した固体撮像素子３として用いられる
ＣＣＤおよびＣＭＤを簡単に説明する。ＣＣＤは、フォ
トダイオードによって光電変換された信号電荷を、ＣＣ
Ｄ転送路を介して順次送りすることで読出すものであ
る。これに対し、ＣＭＤは、光電変換するための各々の
画素がトランジスタであり、水平・垂直走査回路により
選択された画素から発生した電荷量に応じた信号を電流
として読出す。この水平・垂直走査回路を工夫すること
により、ＣＭＤでは、読出す画素を自由に選択できるラ
ンダムアクセスが可能となる。また、ＣＭＤでは、信号
電荷を読出してもリセット動作を行わない限り蓄積電荷
は、完全に保存される非破壊読出しが可能である。この
第１の実施例では、固体撮像素子３としてＣＭＤを使用
した場合、信号電荷が１／（６０×ｎ）秒毎に読出され
た後に、蓄積電荷を取り除くためのリセット動作を行う
必要がある。

【００２０】加算器１２では、後段のフィールドメモリ
１３の一方の出力ポートから読出された出力out １とＡ
／Ｄ変換器５からの８ビットのディジタル信号との加算
が行われる。フィールドメモリ１３の出力out １は、１
／（６０×ｎ）秒をフィールド周期とするデータであ
る。加算器１２は、１フィールド内の同一位置の撮像信
号のサンプルを積算する。この積算動作によって、相関
がないノイズ成分を低減することができ、撮像信号のＳ
／Ｎを改善することができる。フィールドメモリ１３の
他方の出力ポートからの出力out ２は、１／６０秒をフ
ィールド周期とする。

【００２１】加算器１２の加算結果は、フィールドメモ
リ１３へ供給され、フィールドメモリ１３の読出しアド
レスと同一のアドレスに再度記憶される。フィールドメ
モリ１３は、タイミング発生器６の出力が供給されるラ
イト／リードコントロール回路１１によって制御され、
１／６０秒の周期毎に全アドレスのデータが０にリセッ
トされる。フィールドメモリ１３としては、２つの出力
の読出し速度が異なることが許容されるメモリ例えばデ
ュアルポートメモリが使用される。

【００２２】フィールドメモリ１３の入力および出力ou
t １の間に、１／（６０×ｎ）秒の遅延量が存在し、フ
ィールドメモリ１３の入力および出力out ２の間に、１
／６０秒の遅延量か存在する。従って、これらの機能を
持つような二つのメモリを使用しても良い。また、フィ
ールドメモリ１３の他方の出力ポートから読出された出
力out ２は、８ビットよりビット数の多いビット数（Ｎ
ビット）のデータとして出力端子１６から出力されると
共に、スケールダウン回路１５へ供給される。従って、
出力端子１６から取り出された撮像信号は、固体撮像素
子３に固有のダイナミックレンジ以上にダイナミックレ
ンジが拡大された信号である。また、上述したように、
Ｓ／Ｎを改善することができる。

【００２３】スケールダウン回路１５は、ｍ決定回路１
５で決定されたｍが供給され、フィールドメモリ１３の
出力out ２の各サンプルデータを１／ｍにスケールダウ
ンする。ｍ決定回路１４には、Ａ／Ｄ変換器５からのデ
ィジタル信号が供給され、ｍ決定回路１４において、１
／６０秒間の全光量が積算される。積算値に基づいて、
後段のスケールダウン回路１５で用いられるｍが決定さ
れる。

【００２４】ここで、ｍの求め方の一例を説明する。ｍ
決定回路１４で形成された、１／６０秒間の全光量の積
算値が所定値以下の場合、ｍを１とし、積算値が所定値
以上の場合、積算値に応じてｍを１より大とする。これ
によって、明るい被写体を撮像した時に、８ビットデー
タに変換される撮像信号の飽和が防止される。

【００２５】スケールダウン回路１５では、供給された
Ｎビットのデータが１／ｍされ、８ビットの画像データ
が出力端子１７から出力される。出力端子１７に８ビッ
トのＤ／Ａ変換器を接続し、Ｄ／Ａ変換器の出力をディ
スプレイに供給することによって、撮像画像を表示する
ことができる。また、出力端子１６にＮビットのＤ／Ａ
変換器を接続し、Ｄ／Ａ変換器の出力をディスプレイに
供給することによって、よりダイナミックレンジが拡大
された画像を表示することができ、図２は、上述した第
１の実施例のタイミングチャートを示す。この図２は、
ｎ＝１０の場合の例である。フィールドＩＤは、１／６
０秒の１フィールド周期毎にレベルが反転する。ｎ＝１
０とされているので、１／６００秒の周期で固体撮像素
子３から読出された１フィールド分のデータがＡ／Ｄ変
換器５から出力される。フィールドメモリ１３の出力ou
t １は、１／６００秒の周期を有し、加算器１２におい
てＡ／Ｄ変換器５からのデータと加算され、加算出力が
フィールドメモリ１３へ書込まれる。フィールドメモリ
１３の出力out ２およびスケールダウン回路１５の出力
は、１／６０秒の周期を有する。また、図２から分かる
ように、フィールドメモリ１３の出力out ２とｍ決定回
路１４（スケールダウン回路１５）の出力は、１／６０
秒遅れたデータである。

【００２６】上述の第１の実施例の動作を説明する。固
体撮像素子３から読出されて増幅された映像信号は、Ａ
／Ｄ変換器５で例えば８ビットのディジタル信号に変換
される。変換されたディジタル信号は、次に、加算器１
２で後段のフィールドメモリ１３の出力out １と加算さ
れ、加算器１２の出力がフィールドメモリ１３に書込ま
れる。このようにフィールドメモリ１３に格納される画
像データは、１／６００秒を周期として積算される。こ
の積算によって、Ｓ／Ｎを改善することができる。

【００２７】フィールドメモリ１３は、１／６０秒の周
期で０にリセットされる。１／６０秒の期間では、１／
（６０×ｎ）秒毎に入力されてくるフィールドデータが
ｎ回積算される。フィールドメモリ１３および加算器１
２のビット方向の深さは、ｎの設定によってオーバーフ
ローしないように設定される。フィールドメモリ１３に
格納されているデータをスケールダウンしないで読出し
た出力out ２は、ダイナミックレンジが拡大された撮像
信号である。この出力out ２は、８ビットより長いビッ
ト数Ｎ例えば１２〜１３ビットのデータである。

【００２８】さらに、Ａ／Ｄ変換器５からのディジタル
撮像信号が光量を積算するブロック（ｍ決定回路１４）
にも入力されており、１／６０秒間の全光量が積算され
る。この積算値に基づいて、後段のｍが決定される。例
えば、明るい画面であって、全光量が大きい場合、ｍ
は、ｎに近い大きい値に設定される。一方、暗い画面で
あって、全光量が小さい場合には、ｍは、１あるいは１
に近いより小さい値に設定され、フィールドメモリ内に
積算された値に近いデータで出力される。以上のよう
に、ｍの決定は、スケールダウンされた出力が８ビット
に収まるように全光量に基づいてなされる。

【００２９】上述した第１の実施例では、１フィールド
（１／６０秒）分の全光量が積算されて、その積算値に
応じて係数（１／ｍ）が求められているが、画面全体の
平均的な光量で係数（１／ｍ）を求めることも可能であ
る。また、上述した第１の実施例では、１フィールド分
の全光量、すなわち画面全体の全光量から係数を求めて
いるが、画面の１部、例えば画面の中央部分のみの光量
によって制御しても良い。

【００３０】図３は、この発明の第２の実施例のブロッ
ク図を示す。上述した第１の実施例と同一機能の部分に
は、同一の参照符号を付し、その説明を省略する。上述
した第１の実施例で用いられるｍ決定回路１４およびス
ケールダウン回路１５の代わりに、この第２の実施例
は、選択回路２２、加算器２３、比較器２４およびＤフ
リップフロップ２５を用いる。また、固体撮像素子３と
して、ＣＣＤまたはＣＭＤが使用される。

【００３１】図３に示すように、Ａ／Ｄ変換器５の出力
が加算器２３に一方の入力として供給され、加算器２３
の出力が加算器２３の他方の入力として供給される。加
算器２３の入力と出力とでは、１クロックの時間差があ
り、加算器２３では、１クロック毎に光量が積算され
る。加算器２３の出力が比較器２４に供給される。比較
器２４では、積算された光量としきい値ｔｈが比較され
る。その比較結果は、Ｄフリップフロップ２５へ供給さ
れる。Ｄフリップフロップ２５は、比較結果を１／（６
０×ｎ）秒毎に発生するクロックによって取り込む、こ
のＤフリップフロップ２５の出力が選択回路２２へ選択
制御信号として供給される。

【００３２】選択回路２２では、選択制御信号に応答し
て、Ａ／Ｄ変換器５からの８ビットのディジタル信号
と、`0' データとの一方を選択的に出力する。選択回路
２２の代わりにゲート回路を使用しても良い。加算器２
６では、選択回路２２からのデータと後段のフィールド
メモリ２７からの出力out １とが加算され、その加算結
果は、フィールドメモリ２７の同一のアドレスに書込ま
れる。ｍ回目の１／（６０×ｎ）秒の周期のとき、積算
値がしきい値ｔｈに達したとすると、適正な光量である
と判断される。ｍの値によるが、フィールドメモリ２７
の出力を積算するので、撮像信号のＳ／Ｎを改善するこ
とができる。

【００３３】このｍ／（６０×ｎ）秒の走査の終了以降
は、選択回路２２から加算器２６に対して、`0' データ
が出力される。言い換えると、加算器２６への入力が切
断され、それ以降の加算は行われなくなる。フィールド
メモリ２７の出力out ２は、最適な入力光のデータとし
て１／６０秒周期で出力端子２８から出力される。フィ
ールドメモリ２７は、上述のフィールドメモリ１３と同
様のものである。

【００３４】図４は、上述した第２の実施例のｎ＝１０
の場合のタイミングチャートを示す。フィールドＩＤ
は、１／６０秒のフィールド周期毎にレベルが反転す
る。固体撮像素子３からフィールド周期が１／６００秒
の撮像信号が発生する。この撮像信号がＡ／Ｄ変換器５
によりディジタル化され、１／６００秒の周期の出力
（Ａ／Ｄ out）が発生する。このＡ／Ｄ変換器５の出力
が選択回路２２を介して加算器２６に供給される。加算
器２６において、フィールドメモリ２７の出力out １と
加算され、加算出力がフィールドメモリ２７へ書込まれ
る。

【００３５】Ｄフリップフロップ２５には、１／６００
秒毎に比較器２４の比較出力が取り込まれ、Ｄフリップ
フロップ２５の出力（選択制御信号）に応じて、Ａ／Ｄ
変換器５の出力（８ビットのディジタル信号）および`
0' データの一方が選択される。一例として、選択制御
信号がハイレベルのとき、Ａ／Ｄ変換器５の出力が選択
され、これがローレベルのとき、`0' データが選択され
る。

【００３６】このように、選択制御信号がローレベルと
なった場合、`0' データが選択回路２２から出力される
ため、選択制御信号がローレベルとなって以降、フィー
ルドメモリ２７の入力および出力out １は、積算値（１
＋２＋３）の状態が連続する。１／６０秒の期間の最後
の１／６００秒の期間にフィールドメモリ２７に書込ま
れたデータが次の１／６０秒の期間で読出され、フィー
ルドメモリ２７の出力out ２が発生する。

【００３７】図５は、この発明の第３の実施例のブロッ
ク図を示す。上述した第１および第２の実施例と対応す
る部分には、同一の参照符号を付し、その説明を省略す
る。第３の実施例では、固体撮像素子３１が上述したＣ
ＭＤである。固体撮像素子（ＣＭＤ）３１から信号電荷
が１／（６０ｎ）秒をフィールド周期として非破壊で読
出される。（ｎ＝１０）であれば、固体撮像素子３１で
は、１／６００秒毎に信号電荷（すなわち、輝度値）が
積算される。さらに、１／６０秒毎に固体撮像素子３１
がリセットされる。積算された輝度値は、増幅された
後、Ａ／Ｄ変換器５により８ビットのディジタル信号へ
変換される。Ａ／Ｄ変換器５の出力が加算器２３および
フィールドメモリ３３へ供給される。

【００３８】固体撮像素子３１が積算機能を有するの
で、フィールドメモリ３３の出力を積算することが必要
ない。フィールドメモリ３３の出力ポートから、出力端
子３４にディジタル画像信号が取り出される。加算器２
３は、第２の実施例と同様に、全データを積算し、積算
値が比較器２４でしきい値ｔｈと比較される。比較出力
がＤフリップフロップ２５に取り込まれ、Ｄフリップフ
ロップ２５からメモリ制御信号が出力される。

【００３９】Ｄフリップフロップ２５からのメモリ制御
信号は、ライト／リードコントロール回路３２に供給さ
れる。ライト／リードコントロール回路３２は、フィー
ルドメモリ３３の書込み動作／読出し動作を制御する。
ライト／リードコントロール回路３２の制御によって、
フィールドメモリ３３は、Ａ／Ｄ変換器５から供給され
る８ビットのディジタル信号を記憶し、フィールドメモ
リ３３から読出したディジタル画像信号が出力端子３４
に最適な入力光のデータとして出力される。ライト／リ
ードコントロール回路３２は、Ｄフリップフロップ２５
からのメモリ制御信号に応答して、フィールドメモリ３
３がオーバーフローしそうになると、フィールドメモリ
３３の書込み動作を中止する。固体撮像素子３１におけ
る積算動作によって、撮像信号のＳ／Ｎを改善すること
ができる。

【００４０】図６は、上述した第３の実施例のｎ＝１０
の場合のタイミングチャートを示す。フィールドＩＤ
は、１／６０秒のフィールド周期毎にレベルが反転す
る。固体撮像素子３１がＣＭＤであり、１／６００秒を
周期として非破壊で読出しがなされる。従って、固体撮
像素子３１によって輝度値が積算される。積算された輝
度値がＡ／Ｄ変換器５によりディジタル化され、１／６
００秒の周期の出力（Ａ／Ｄ out）が発生する。このＡ
／Ｄ変換器５の出力がフィールドメモリ３３に供給され
る。Ａ／Ｄ変換器５の出力とフィールドメモリ３３の入
力データは、同一である。

【００４１】比較器２４では、加算器２３からの積算値
をしきい値ｔｈと比較し、積算値としきい値ｔｈとの比
較出力の状態に応じたメモリ制御信号がＤフリップフロ
ップ２５から発生する。積算値がしきい値ｔｈ以上とな
ると、入力光量が適正値に到達したものと判断され、比
較出力が反転し、メモリ制御信号が反転する。例えば積
算値がしきい値ｔｈ以上となると、比較出力、メモリ制
御信号がハイレベルからローレベルに変化する。

【００４２】このメモリ制御信号を受け取ったライト／
リードコントロール回路３２によって、フィールドメモ
リ３３の書込み動作が中止される。図６に示すように、
比較出力がローレベルとなり、１／６００秒周期のクロ
ックと同期してメモリ制御信号がローレベルとなると、
これ以降の書込みが中止される。従って、フィールドメ
モリ３３の入力が積算されていても、フィールドメモリ
３３への書込みがされず、その内容は、（１＋２＋３）
の値にホールドされる。このフィールドメモリ３３の内
容は、出力out １として、次の１／６０秒の期間で読出
される。

【００４３】図７は、この発明の第４の実施例を示す。
上述した第２の実施例（図３）と対応する部分には、同
一の参照符号を付して示す。第２の実施例と同様に、固
体撮像素子３として、ＣＣＤまたはＣＭＤが使用され、
固体撮像素子３から１／（６０ｎ）秒の周期で撮像信号
が読出される。そして、Ａ／Ｄ変換器５によりディジタ
ル信号に変換された撮像信号が選択回路２２に供給され
る。選択回路２２は、Ａ／Ｄ変換器５の出力および`0'
データの一方を選択する。加算器２６は、フィールドメ
モリ２７から１／（６０ｎ）秒周期で読出されたデータ
と選択回路２２の出力とを加算し、加算出力をフィール
ドメモリ２７に書込む。選択回路２２の代わりにゲート
回路を使用することができる。

【００４４】加算器２６からの積算出力が最大値検出回
路を構成する比較器４１の一方の入力およびレジスタ４
２に供給される。最大値検出回路は、１／（６０ｎ）秒
の周期毎に加算器２６の出力中の最大値を検出し、ホー
ルドする。最大値検出回路は、比較器４１と、レジスタ
４２と、ＡＮＤゲート４３とからなる。ＡＮＤゲート４
３の出力がレジスタ４２のリセット端子に供給される。
リセット端子がローレベルの場合に、レジスタ４２がク
ロックに同期して入力サンプルを取り込むことが可能と
される。このレジスタ４２の出力が比較器４１にその他
方の入力として供給されると共に、比較器４４に供給さ
れる。比較器４１は、加算器２６の出力のサンプル値と
レジスタ４２に蓄えられているサンプル値とを比較す
る。

【００４５】ＡＮＤゲート４３には、比較器４１の出力
とタイミング発生器６からのリセット信号とが供給され
る。リセット信号は、１／（６０ｎ）秒毎にローレベル
となり、レジスタ４２が１／（６０ｎ）秒の周期の最初
のサンプルデータを取り込むことを可能とする。すなわ
ち、ＡＮＤゲート４３の出力は、入力の取り込みをレジ
スタ４２が選択的に行うことを可能とする入力イネーブ
ル信号として働く。ＡＮＤゲート４３の出力がハイレベ
ルの場合では、レジスタ４２が入力を取り込まない。

【００４６】１／（６０ｎ）秒の最初のサンプルをレジ
スタ４２が取り込み、次に入力されるサンプル値とレジ
スタ４２に取り込まれたサンプル値とが比較される。次
に入力されるサンプル値が最初のサンプル値より大きい
と、比較器４１の出力がローレベルとなり、次に入力さ
れるサンプル値がレジスタ４２に取り込まれる。このよ
うにして、１／（６０ｎ）秒の周期の最後のサンプルが
比較器４１およびレジスタ４２に供給された時点におい
て、レジスタ４２には、この周期中の最大値がホールド
される。

【００４７】この最大値が比較器４４に供給され、しき
い値ｔｈと比較される。比較器４４の比較出力は、最大
値がしきい値ｔｈ以上になると、ハイレベルからローレ
ベルに変化する。比較出力がＤフリップフロップ４５に
供給され、１／（６０ｎ）秒周期のタイミング信号に同
期したものとされる。Ｄフリップフロップ４５から出力
される選択制御信号により選択回路２２が制御される。
選択制御信号がハイレベルからローレベルに変化する
と、選択回路２２が`0' データを選択して加算器２６に
供給し、積算動作が停止する。複数回数の積算がなされ
る時には、撮像信号のＳ／Ｎを改善することができる。

【００４８】図８は、（ｎ＝１０）の場合の第４の実施
例の動作を示すタイミングチャートである。１／６００
秒毎に検出された最大値がしきい値ｔｈ以上になると
（例えば図８に示すように、３回目の１／６００秒の周
期）、比較器４４の比較出力がローレベルに立ち下が
り、次に、選択制御信号がローレベルに立ち下がる。す
なわち、入力光量が適正値になったことが検出される。
従って、第４回目の１／６００秒の周期からは、フィー
ルドメモリ２７に入力されるデータの積算が行われず、
入力およびその出力out １が（１＋２＋３）の状態にホ
ールドされる。このフィールドメモリ２７の内容が次の
１／６０秒の周期で読出される。

【００４９】図９は、この発明の第５の実施例を示す。
上述した第３の実施例（図５）と対応する部分には、同
一の参照符号を付して示す。第３の実施例と同様に、固
体撮像素子３１として、ＣＭＤが使用され、固体撮像素
子３１から１／（６０ｎ）秒の周期で撮像信号が非破壊
で読出される。１／（６０ｎ）秒の周期の撮像信号が固
体撮像素子３１において積算される。固体撮像素子３１
は、１／６０秒毎にリセットされる。そして、Ａ／Ｄ変
換器５によりディジタル信号に変換された撮像信号がフ
ィールドメモリ３３に供給されると共に、最大値検出回
路に供給される。

【００５０】上述した第４の実施例と同様に、最大値検
出回路は、比較器４１と、レジスタ４２と、ＡＮＤゲー
ト４３とからなり、１／（６０ｎ）秒間の撮像信号中の
最大値を検出し、ホールドする。この最大値が比較器４
４に供給され、しきい値ｔｈと比較され、その比較出力
がＤフリップフロップ４５に供給され、１／（６０ｎ）
秒周期のタイミング信号に同期したものとされる。Ｄフ
リップフロップ４５から出力されるメモリ制御信号によ
りライト／リードコントロール回路３２が制御される。
すなわち、メモリ制御信号がハイレベルからローレベル
に変化すると、フィールドメモリ３３に対する撮像信号
の書込みが中止される。固体撮像素子３１において、複
数回数の積算がなされた撮像信号を出力する場合では、
撮像信号のＳ／Ｎを改善することができる。

【００５１】図１０は、（ｎ＝１０）の場合の第５の実
施例の動作を示すタイミングチャートである。１／６０
０秒毎に検出された撮像信号の最大値がしきい値ｔｈ以
上になると（例えば図１０に示すように、３回目の１／
６００秒の周期）、比較器４４の比較出力がローレベル
に立ち下がり、次に、メモリ制御信号がローレベルに立
ち下がる。すなわち、入力光量が適正値になったことが
検出される。従って、第４回目の１／６００秒の周期か
らは、フィールドメモリ３３に対する撮像信号の書込み
が行われず、その出力out １が（１＋２＋３）の状態に
ホールドされる。このフィールドメモリ３３の内容が次
の１／６０秒の周期で読出される。

【００５２】なお、以上の説明では、フィールド周期が
（１／６０）秒の場合について説明したが、これが（１
／５０）秒等の場合に対してもこの発明を適用すること
ができる。

【００５３】

【発明の効果】この発明に依れば、１／（６０×ｎ）秒
を１フィールドの周期とする撮像信号を積算するように
なし、入力光量に応じて積算された撮像信号をスケール
ダウンし、またはｎの値を制御することによって、常に
適正な光量の撮像を行うことが可能となる。また、この
発明は、撮像信号を積算することによって、Ｓ／Ｎを改
善することができる。さらに、この発明は、このような
適正な光量での撮像信号を生成する機能（オートアイリ
ス機能）をディジタル信号処理によって行うので、固体
撮像素子と一体化して集積することが容易であり、構造
が簡単である。

【図面の簡単な説明】

【図１】この発明の画像入力装置の第１の実施例を示す
ブロック図である。

【図２】この発明の画像入力装置の第１の実施例のタイ
ミングチャートである。

【図３】この発明の画像入力装置の第２の実施例を示す
ブロック図である。

【図４】この発明の画像入力装置の第２の実施例のタイ
ミングチャートである。

【図５】この発明の画像入力装置の第３の実施例を示す
ブロック図である。

【図６】この発明の画像入力装置の第３の実施例のタイ
ミングチャートである。

【図７】この発明の画像入力装置の第４の実施例を示す
ブロック図である。

【図８】この発明の画像入力装置の第４の実施例のタイ
ミングチャートである。

【図９】この発明の画像入力装置の第５の実施例を示す
ブロック図である。

【図１０】この発明の画像入力装置の第５の実施例のタ
イミングチャートである。

【符号の説明】

１・・・レンズ、２・・・光学的ローパスフィルタ、３
・・・固体撮像素子、４・・・アンプ、５・・・Ａ／Ｄ
変換器、６・・・タイミング発生器、１１・・・ライト
／リードコントロール回路、１２・・・加算器、１３・
・・フィールドメモリ、１４・・・ｍ決定回路、１５・
・・スケールダウン回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 １フィールド周期の１／ｎの周期で１フ
   ィールド分の光電変換を行う固体撮像素子と、 上記固体撮像素子の出力を積算する加算器と、 上記積算値を蓄積するメモリと、 上記メモリの出力を１／ｍにスケールダウンする手段
   と、 上記スケールダウンのｍを上記固体撮像素子に対して入
   力される光量の変化に応じて設定する手段とからなるこ
   とを特徴とする画像入力装置。
2. 【請求項２】 １フィールド周期の１／ｎの周期で１フ
   ィールド分の光電変換を行う固体撮像素子と、 上記固体撮像素子の上記読出し出力を積算し、蓄積する
   ための加算手段およびメモリと、 上記固体撮像素子から読出された出力を積算する積算手
   段と、 上記積算手段の積算値がしきい値を越えたときに、上記
   加算手段の積算動作を実質的に中止する手段とからなる
   ことを特徴とする画像入力装置。
3. 【請求項３】 １フィールド周期の１／ｎの周期で１フ
   ィールド分の光電変換を行い、上記１／ｎの周期で非破
   壊読出しがなされると共に、上記１フィールド周期でリ
   セットされる固体撮像素子と、 上記固体撮像素子からの撮像信号を書き込むためのメモ
   リと、 上記固体撮像素子から読出された出力を積算する積算手
   段と、 上記積算手段の積算値がしきい値を越えたときに、上記
   メモリに対する上記撮像信号の書込みを中止する手段と
   からなることを特徴とする画像入力装置。
4. 【請求項４】 １フィールド周期の１／ｎの周期で１フ
   ィールド分の光電変換を行う固体撮像素子と、 上記固体撮像素子の上記読出し出力を積算し、蓄積する
   ための加算手段およびメモリと、 上記１／ｎの周期毎に、上記固体撮像素子からの撮像信
   号の最大値を検出し、ホールドする手段と、 上記最大値がしきい値を越えたときに、上記加算手段の
   積算動作を実質的に中止する手段とからなることを特徴
   とする画像入力装置。
5. 【請求項５】 請求項２または請求項４において、 上記積算動作を実質的に中止する手段は、上記固体撮像
   素子からの撮像信号に代えて`0' データを選択する手段
   からなることを特徴とする画像入力装置。
6. 【請求項６】 １フィールド周期の１／ｎの周期で１フ
   ィールド分の光電変換を行い、上記１／ｎの周期で非破
   壊読出しがなされると共に、上記１フィールド周期でリ
   セットされる固体撮像素子と、 上記固体撮像素子からの撮像信号を書き込むためのメモ
   リと、 上記１／ｎの周期毎に、上記固体撮像素子からの撮像信
   号の最大値を検出し、ホールドする手段と、 上記最大値がしきい値を越えたときに、上記メモリに対
   する上記撮像信号の書込みを中止する手段とからなるこ
   とを特徴とする画像入力装置。
7. 【請求項７】 請求項３または請求項６において、 上記書込みを中止する手段は、上記メモリの書込みを中
   止するように制御するライト／リードコントロール手段
   であることを特徴とする画像入力装置。