JPH10154733A - Bt treating device for semiconductor device - Google Patents

Bt treating device for semiconductor device

Info

Publication number
JPH10154733A
JPH10154733A JP33038996A JP33038996A JPH10154733A JP H10154733 A JPH10154733 A JP H10154733A JP 33038996 A JP33038996 A JP 33038996A JP 33038996 A JP33038996 A JP 33038996A JP H10154733 A JPH10154733 A JP H10154733A
Authority
JP
Japan
Prior art keywords
voltage
semiconductor wafer
gas
electrode
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33038996A
Other languages
Japanese (ja)
Inventor
Sadao Hirae
貞雄 平得
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP33038996A priority Critical patent/JPH10154733A/en
Publication of JPH10154733A publication Critical patent/JPH10154733A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To adjust easily the amount of static charge on the surface of a semiconductor wafer, by a method wherein a BT treating device for the semiconductor wafer is provided with an ion generating electrode arranged at a position apart from the surface of the wafer, a discharge means for generating discharge in the electrode, a gas feeding means which ionizes gas passing through the periphery of the electrode and, at the same time, feeds the ion-containing gas to the surface of the wafer, and a heating means for the wafer. SOLUTION: A semiconductor wafer W is placed on an insulator 10 and a heating heater is buried in the interior of the insulator 10. An ion jet nozzle 20, a gas flow rate adjuster 24 and the like are provided over the wafer W. A needlelike ion generating electrode 26 is provided in the center of the nozzle 20 and is connected with a high pressure generating power supply 30 and a voltage adjusting unit 32. When a high voltage is applied to the electrode 26, discharge is generated and gas G is ionized. The ion-containing gas is jetted through an open part formed in the point of the nozzle 20 and the surface of the wafer W is charged. A desired charging on the surface of the wafer W is executed by a method, wherein a voltage level of a positive and negative rectangular voltage waveform and an applying period are periodically subjected to voltage control to neutralize. Moreover, the desired charge can be executed also by adjusting the flow rate of the gas G.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体ウェハの
BT(Bias Temperature)処理装置に関する。
The present invention relates to a BT (Bias Temperature) processing apparatus for a semiconductor wafer.

【0002】[0002]

【従来の技術】半導体ウェハ表面の絶縁膜には、ウェハ
プロセスの際にナトリウムイオンなどの可動イオンが混
入する。これらの可動イオンは電界によって容易に移動
するので、半導体表面の安定性を劣化させる。
2. Description of the Related Art Mobile ions such as sodium ions are mixed into an insulating film on the surface of a semiconductor wafer during a wafer process. These mobile ions are easily moved by the electric field, thereby deteriorating the stability of the semiconductor surface.

【0003】絶縁膜中の可動イオン量の評価は、いわゆ
るBT処理(Bias Temperature処理)と、C−V特性評
価とによって行うのが一般的である。従来のBT処理
は、半導体ウェハを高温に保った状態で、絶縁膜上のゲ
ート電極に直流バイアスを印加することによって、絶縁
膜中の可動イオンを移動させる処理である。可動イオン
が移動すると、C−V測定で得られるフラットバンド電
圧が変化する。従って、BT処理の前後にC−V特性を
測定してフラットバンド電圧の変化量を求めると、この
変化量から絶縁膜内の可動イオン量を評価することがで
きる。
In general, the amount of mobile ions in an insulating film is evaluated by a so-called BT process (Bias Temperature process) and a CV characteristic evaluation. The conventional BT process is a process of moving mobile ions in an insulating film by applying a DC bias to a gate electrode on the insulating film while keeping a semiconductor wafer at a high temperature. When the mobile ions move, the flat band voltage obtained by the CV measurement changes. Therefore, when the CV characteristic is measured before and after the BT process to determine the amount of change in the flat band voltage, the amount of movable ions in the insulating film can be evaluated from the amount of change.

【0004】ところで、絶縁膜上に電極を形成すると、
電極形成のプロセスにおいて絶縁膜中に可動イオンが混
入してしまう可能性がある。そこで、本出願人は、絶縁
膜上に電極を形成せずに非接触でC−V測定を行う装置
を開発し、特開平4−132236号公報にその装置を
開示している。また、非接触なCーV測定装置のための
BT処理装置も開発しており、これには特開平8−37
217に開示している。このBT処理装置は、2枚の半
導体ウェハの互いの主面を、所定のギャップを隔てて向
き合わせた状態で保持し、所定の直流電圧を印加するこ
とによってBT処理を行なうものである。
When an electrode is formed on an insulating film,
In the electrode formation process, mobile ions may be mixed into the insulating film. Therefore, the present applicant has developed an apparatus for performing CV measurement without contact without forming an electrode on an insulating film, and discloses the apparatus in Japanese Patent Application Laid-Open No. 4-132236. In addition, a BT processing apparatus for a non-contact CV measuring apparatus has been developed.
217. This BT processing apparatus performs BT processing by holding a main surface of two semiconductor wafers facing each other with a predetermined gap therebetween and applying a predetermined DC voltage.

【0005】[0005]

【発明が解決しようとする課題】しかし帯電を利用する
BT処理の場合では、余剰な帯電電荷が半導体ウェハの
表面上に保持されてしまうことが多い。非接触C−V測
定を精度良く行うためには、このような余剰な帯電電荷
を除去することが好ましい。このため、従来は、BT処
理の後に半導体ウェハを純水に浸漬して余剰な帯電電荷
を除去していた。
However, in the case of BT processing utilizing charging, surplus charged charges are often retained on the surface of the semiconductor wafer. In order to perform the non-contact CV measurement with high accuracy, it is preferable to remove such excess charged charges. Therefore, conventionally, after the BT process, the semiconductor wafer has been immersed in pure water to remove excess charged charges.

【0006】この発明は、従来技術における上述の課題
を解決するためになされたものであり、半導体ウェハ表
面の帯電量を調整することが容易なBT処理技術を提供
することを目的とする。
The present invention has been made to solve the above-mentioned problems in the prior art, and has as its object to provide a BT processing technique that can easily adjust the charge amount on the surface of a semiconductor wafer.

【0007】[0007]

【課題を解決するための手段およびその作用・効果】上
述の課題の少なくとも一部を解決するため、第1の発明
は、放電を用いて半導体ウェハにBT処理を施すBT処
理装置であって、前記半導体ウェハを保持する保持手段
と、前記保持手段に保持された前記半導体ウェハの表面
から隔てた位置に配置されるイオン発生用電極と、前記
イオン発生用電極において放電を発生させる放電手段
と、前記イオン発生用電極の周囲に所定の気体を通過さ
せて前記気体をイオン化させるとともに、イオンを含む
気体を前記半導体ウェハの表面に供給する気体供給手段
と、前記半導体ウェハを加熱する加熱手段と、を備える
ことを特徴とする。
In order to solve at least a part of the above problems, a first invention is a BT processing apparatus for performing BT processing on a semiconductor wafer using electric discharge, Holding means for holding the semiconductor wafer, an ion generating electrode disposed at a position separated from the surface of the semiconductor wafer held by the holding means, and a discharge means for generating a discharge at the ion generating electrode, A gas supply unit for supplying a gas containing ions to the surface of the semiconductor wafer while passing a predetermined gas around the ion generating electrode to ionize the gas, and a heating unit for heating the semiconductor wafer, It is characterized by having.

【0008】放電の仕方等によって、イオンの種類や量
を調整することができる。従って、放電手段によって第
1種のイオン(例えば正イオン)で半導体ウェハを帯電
させ、半導体ウェハを加熱してBT処理を行い、さら
に、同じ装置で第2種のイオン(例えば負イオン)を半
導体ウェハに供給して余剰な帯電電荷を中和させること
ができる。従って、半導体ウェハ表面の帯電量を容易に
調整することができる。
[0008] The type and amount of ions can be adjusted depending on the manner of discharging. Therefore, the semiconductor wafer is charged with the first type of ion (for example, positive ion) by the discharging means, the semiconductor wafer is heated to perform the BT process, and the second type of ion (for example, negative ion) is converted into the semiconductor by the same device. It can be supplied to the wafer to neutralize excess charged charges. Therefore, the charge amount on the surface of the semiconductor wafer can be easily adjusted.

【0009】上記第1の発明において、前記放電手段
は、前記イオン発生用電極に正電圧と負電圧を交互に周
期的に印加するとともに、前記正電圧と負電圧の電圧波
形を調整することによって、前記イオン発生用電極にお
いて発生するイオンの種類と量とを調整する手段を備え
ることが好ましい。
In the first aspect, the discharging means applies a positive voltage and a negative voltage to the ion generating electrode alternately and periodically, and adjusts a voltage waveform of the positive voltage and the negative voltage. It is preferable to provide a means for adjusting the type and amount of ions generated in the ion generating electrode.

【0010】同じイオン発生用電極に与える正電圧と負
電圧の電圧波形を調整することによって、イオンの種類
と量とを調整することができ、この結果、半導体ウェハ
表面の帯電量を容易に調整することができる。
By adjusting the positive and negative voltage waveforms applied to the same ion generating electrode, the type and amount of ions can be adjusted, and as a result, the charge amount on the surface of the semiconductor wafer can be easily adjusted. can do.

【0011】また、上記第1の発明において、前記イオ
ン発生用電極は、正電圧が印加される第1のイオン発生
用電極と、負電圧が印加される第2のイオン発生用電極
とを含み、前記気体供給手段は、前記第1と第2のイオ
ン発生用電極の周囲にそれぞれ所定の気体を導くととも
に、前記第1と第2のイオン発生用電極でそれぞれ発生
したイオンを含む気体を前記半導体ウェハの表面のほぼ
同一位置に供給する第1と第2の気体供給路を備え、前
記放電手段は、前記第1と第2のイオン発生用電極に正
電圧と負電圧をそれぞれ周期的に印加するとともに、前
記正電圧と負電圧の電圧波形を調整することによって、
前記第1と第2のイオン発生用電極において発生するイ
オンの量をそれぞれ調整する手段を備えるようにしても
よい。
Further, in the first invention, the ion generating electrode includes a first ion generating electrode to which a positive voltage is applied, and a second ion generating electrode to which a negative voltage is applied. The gas supply means guides a predetermined gas around each of the first and second ion generating electrodes, and converts the gas containing ions respectively generated by the first and second ion generating electrodes into the gas. First and second gas supply paths for supplying substantially the same position on the surface of the semiconductor wafer, wherein the discharging means periodically applies a positive voltage and a negative voltage to the first and second ion generating electrodes, respectively; By applying and adjusting the voltage waveforms of the positive voltage and the negative voltage,
Means may be provided for adjusting the amounts of ions generated in the first and second ion generating electrodes, respectively.

【0012】2つのイオン発生用電極に正電圧と負電圧
とをそれぞれ周期的に印加し、それらの電圧波形を調整
することによっても、正負のイオンの量とを調整するこ
とができ、この結果、半導体ウェハ表面の帯電量を容易
に調整することができる。
The amount of positive and negative ions can also be adjusted by periodically applying a positive voltage and a negative voltage to the two ion generating electrodes, respectively, and adjusting their voltage waveforms. In addition, the charge amount on the surface of the semiconductor wafer can be easily adjusted.

【0013】また、上記第1の発明において、前記イオ
ン発生用電極は、正電圧が印加される第1のイオン発生
用電極と、負電圧が印加される第2のイオン発生用電極
とを含み、前記気体供給手段は、前記第1と第2のイオ
ン発生用電極の周囲にそれぞれ前記気体を供給するとと
もに、前記第1と第2のイオン発生用電極でそれぞれ発
生したイオンを含む気体を前記半導体ウェハの表面の異
なる第1と第2の位置にそれぞれ供給する第1と第2の
気体供給路を備え、前記放電手段は、前記第1と第2の
イオン発生用電極に正電圧と負電圧をそれぞれ周期的に
印加するとともに、前記正電圧と負電圧の電圧波形を調
整することによって、前記第1と第2のイオン発生用電
極において発生するイオンの量をそれぞれ調整する手段
を備えることが好ましい。
[0013] In the first aspect, the ion generating electrode includes a first ion generating electrode to which a positive voltage is applied, and a second ion generating electrode to which a negative voltage is applied. The gas supply means supplies the gas around the first and second ion generating electrodes, respectively, and converts the gas containing ions respectively generated at the first and second ion generating electrodes into the gas. First and second gas supply paths for supplying the first and second gas supply paths to different first and second positions on the surface of the semiconductor wafer, respectively, wherein the discharging means applies a positive voltage and a negative voltage to the first and second ion generating electrodes; Means for periodically applying a voltage and adjusting the voltage waveforms of the positive voltage and the negative voltage to adjust the amount of ions generated in the first and second ion generating electrodes, respectively. Is good Arbitrariness.

【0014】第1の位置に供給される正イオンの量は、
第1のイオン発生用電極に印加する正電圧の波形で調整
され、第2の位置に供給される負イオンの量は、第2の
イオン発生用電極に印加する負電圧の波形で調整され
る。従って、それぞれの位置における帯電量を、それぞ
れ別個調整することができる。
The amount of positive ions supplied to the first position is
The amount of the negative ions supplied to the second position is adjusted by the waveform of the positive voltage applied to the first ion generation electrode, and the amount of the negative ions supplied to the second position is adjusted by the waveform of the negative voltage applied to the second ion generation electrode. . Therefore, the amount of charge at each position can be individually adjusted.

【0015】上記のBT処理装置において、さらに、前
記半導体ウェハを移動させることによって、前記第1と
第2の気体供給路によって気体がそれぞれ供給される前
記半導体ウェハ表面の前記第1と第2の位置を交換する
ウェハ移動手段、を備えることが好ましい。
In the above-mentioned BT processing apparatus, the semiconductor wafer is further moved, so that the first and second gas on the surface of the semiconductor wafer to which gas is respectively supplied by the first and second gas supply passages. It is preferable to provide a wafer moving means for changing the position.

【0016】こうすれば、例えば第1のイオン発生用電
極を用いて第1の位置を正イオンで帯電させた後に、ウ
ェハを移動させて第1と第2の位置を交換し、第2のイ
オン発生用電極を用いて第1の位置の余剰な帯電電荷を
中和することができる。従って、第1と第2の位置にお
ける帯電量を、容易に調整することが可能である。
In this case, for example, after the first position is charged with positive ions by using the first ion generating electrode, the wafer is moved to exchange the first and second positions, and the second position is changed. By using the ion generating electrode, it is possible to neutralize the surplus charged charge at the first position. Therefore, it is possible to easily adjust the amount of charge at the first and second positions.

【0017】さらに、上記の各BT処理装置において、
前記気体供給手段は、気体の流量を調整する流量調整手
段を備えることが好ましい。
Further, in each of the above BT processing devices,
It is preferable that the gas supply means includes a flow rate adjusting means for adjusting a flow rate of the gas.

【0018】気体の流量を調整することによっても、半
導体ウェハに供給されるイオンの量を調整することがで
きる。
The amount of ions supplied to the semiconductor wafer can also be adjusted by adjusting the gas flow rate.

【0019】[0019]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

A.第1実施例:次に、本発明の実施の形態を実施例に
基づき説明する。図1は、この発明の第1実施例である
BT処理装置の構成を示す概念図である。このBT処理
装置は、半導体ウェハWを載置する円盤状の絶縁体10
と、絶縁体10を載置する移動台12とを備えている。
移動台12は、モータ14で駆動されて水平面内で回転
し、また、図示しない他のモータで駆動されて水平面内
で平行移動する。絶縁体10の内部には、半導体ウェハ
Wを加熱するためのヒータ16が埋め込まれている。こ
のヒータ16は、ヒータ用電源18によって制御されて
いる。なお、絶縁体10上に載置(保持)された半導体
ウェハWは、接地電位から絶縁されている。
A. First Embodiment: Next, an embodiment of the present invention will be described based on an embodiment. FIG. 1 is a conceptual diagram showing a configuration of a BT processing device according to a first embodiment of the present invention. The BT processing apparatus includes a disk-shaped insulator 10 on which a semiconductor wafer W is mounted.
And a movable table 12 on which the insulator 10 is placed.
The moving table 12 is driven by a motor 14 to rotate in a horizontal plane, and is driven by another motor (not shown) to translate in a horizontal plane. A heater 16 for heating the semiconductor wafer W is embedded in the insulator 10. The heater 16 is controlled by a heater power supply 18. The semiconductor wafer W mounted (held) on the insulator 10 is insulated from the ground potential.

【0020】このBT処理装置は、さらに、半導体ウェ
ハWの上方にほぼ鉛直に保持された略中空円筒状のイオ
ン噴出ノズル20と、イオン噴出ノズル20にガスGを
供給するためのガスボンベ22と、ガスGの流量を調整
するための流量調節器24とを備えている。イオン噴出
ノズル20の中央には、針状のイオン発生用電極26が
設けられている。このイオン発生用電極26は、高圧発
生用電源30に接続されている。イオン発生用電極26
に高電圧が印加されて放電(コロナ放電)が発生する
と、ガスGがイオン化される。イオンを含むガスは、イ
オン噴出ノズル20の先端の開口部から噴出し、半導体
ウェハWの表面を帯電させる。なお、高圧発生用電源3
0で発生する電圧の波形は、電圧調整装置32によって
調整される。
The BT processing apparatus further includes a substantially hollow cylindrical ion ejection nozzle 20 held substantially vertically above the semiconductor wafer W, a gas cylinder 22 for supplying a gas G to the ion ejection nozzle 20, A flow controller 24 for adjusting the flow rate of the gas G is provided. At the center of the ion ejection nozzle 20, a needle-like ion generating electrode 26 is provided. The ion generating electrode 26 is connected to a high voltage generating power supply 30. Electrode for ion generation 26
When a high voltage is applied to the gas to generate a discharge (corona discharge), the gas G is ionized. The gas containing ions is ejected from the opening at the tip of the ion ejection nozzle 20 to charge the surface of the semiconductor wafer W. In addition, the power supply 3 for high voltage generation
The waveform of the voltage generated at 0 is adjusted by the voltage adjusting device 32.

【0021】絶縁体10は、本発明における保持手段に
相当する。ここで、「保持」とは、単にウェハを載置す
る場合や、真空吸着などでウェハを固定する場合も含む
広い意味を有している。高圧発生用電源30と電圧調整
装置32は、本発明における放電手段に相当する。ま
た、イオン噴出ノズル20とガスボンベ22と流量調節
器24は、本発明における気体供給手段に相当する。
The insulator 10 corresponds to the holding means in the present invention. Here, “holding” has a wide meaning including a case where a wafer is simply placed and a case where the wafer is fixed by vacuum suction or the like. The high-voltage generating power supply 30 and the voltage adjusting device 32 correspond to a discharging unit in the present invention. Further, the ion ejection nozzle 20, the gas cylinder 22, and the flow controller 24 correspond to a gas supply unit in the present invention.

【0022】図2は、図1に示すBT処理装置におい
て、半導体ウェハWの表面に帯電を行う際の電圧波形
と、表面電荷の中和を行う際の電圧波形を示す説明図で
ある。図2の左側半分は、半導体ウェハWの表面を正イ
オンで帯電させる場合の電圧波形の例を示している。こ
の電圧波形は、矩形の正電圧と負電圧が交互に周期的に
発生する形状を有している。具体的には、電圧レベルV
1(+)の矩形の正電圧が期間T1(+)だけ発生した
後に、電圧レベルV1(−)の矩形の負電圧が期間T1
(−)だけ発生している。これらの電圧レベルV1
(+),V1(−)や、印加期間T1(+),T1
(−)は、電圧調整装置32によって任意に設定可能で
ある。これらの電圧レベルや印加期間(および/または
印加周期)を調整すれば、半導体ウェハWの表面が所望
の正電圧(例えば+5V)を有するように帯電させるこ
とが可能である。同様に、半導体ウェハWの表面が所望
の負電圧を有するように帯電させることも可能である。
FIG. 2 is an explanatory diagram showing a voltage waveform when the surface of the semiconductor wafer W is charged and a voltage waveform when the surface charge is neutralized in the BT processing apparatus shown in FIG. The left half of FIG. 2 shows an example of a voltage waveform when the surface of the semiconductor wafer W is charged with positive ions. This voltage waveform has a shape in which rectangular positive and negative voltages are generated alternately and periodically. Specifically, the voltage level V
After the rectangular positive voltage of 1 (+) is generated for the period T1 (+), the rectangular negative voltage of the voltage level V1 (−) is generated for the period T1.
Only (-) has occurred. These voltage levels V1
(+), V1 (-) and the application periods T1 (+), T1
(−) Can be arbitrarily set by the voltage adjusting device 32. By adjusting these voltage levels and application periods (and / or application periods), it is possible to charge the surface of the semiconductor wafer W so as to have a desired positive voltage (for example, +5 V). Similarly, the surface of the semiconductor wafer W can be charged so as to have a desired negative voltage.

【0023】図2の右側半分は、半導体ウェハWの表面
の帯電を中和する場合の電圧波形の例を示している。こ
の電圧波形も、矩形の正電圧と負電圧が交互に周期的に
発生する形状を有しており、電圧レベルV2(+)の矩
形の正電圧が期間T2(+)だけ発生した後に、電圧レ
ベルV2(−)の矩形の負電圧が期間T2(−)だけ発
生している。これらの電圧レベルV2(+),V2
(−)や、印加期間T2(+),T2(−)も、電圧調
整装置32によって任意に設定可能である。これらの電
圧レベルや印加期間(および/または印加周期)を調整
すれば、半導体ウェハWの表面の帯電を中和して、所望
の帯電状態にすることが可能である。
The right half of FIG. 2 shows an example of a voltage waveform in the case where charge on the surface of the semiconductor wafer W is neutralized. This voltage waveform also has a shape in which rectangular positive and negative voltages are generated alternately and periodically. After a rectangular positive voltage at the voltage level V2 (+) is generated for the period T2 (+), A rectangular negative voltage of level V2 (-) is generated only for the period T2 (-). These voltage levels V2 (+), V2
(−) And the application periods T2 (+) and T2 (−) can also be arbitrarily set by the voltage adjusting device 32. By adjusting these voltage levels and application periods (and / or application periods), it is possible to neutralize the charge on the surface of the semiconductor wafer W and to achieve a desired charge state.

【0024】なお、流量調節器24を用いてガスGの流
量を調節することによっても、帯電量や中和量を調整す
ることが可能である。
The charge amount and the neutralization amount can also be adjusted by adjusting the flow rate of the gas G using the flow rate adjuster 24.

【0025】図3は、実施例においてBT処理およびC
−V測定処理を行う際の半導体ウェハ表面の帯電量と温
度の変化を示すグラフである。まず、時刻t1からt2
までの間は、図2の左側半分に示す電圧波形を用いて、
半導体ウェハWの表面を所望の電圧(+5V)に至るま
で正に帯電させる。この期間では、半導体ウェハWの表
面は室温に保たれている。時刻t2からt3までの期間
では、+BT処理(正帯電におけるBT処理)が行われ
る。すなわち、時刻t2では、帯電処理を停止し、ヒー
タ16による半導体ウェハWの加熱を開始する。半導体
ウェハWを所定の温度(約200℃)で一定時間保持す
ると、半導体ウェハWの表面の絶縁膜中の可動イオンが
移動する。例えば、ウェハ表面が正に帯電している場合
には、可動イオンとしてのナトリウムイオンが絶縁膜と
基板との間の界面近くに移動する。その後、ヒータ16
による加熱を停止して半導体ウェハWを冷却し、+BT
処理が終了する。この+BT処理によって、絶縁膜中の
可動イオンは帯電電荷の一部と結合し中和されることが
あるが、余剰な帯電電荷がウェハ表面に残存している。
そこで、ウェハ表面がほぼ室温になった後の時刻t3か
らt4の期間において、帯電電荷の中和処理を行う。こ
の時の電圧波形は、図2の右半分に示すものである。
FIG. 3 shows BT processing and C in the embodiment.
6 is a graph showing changes in the charge amount and temperature on the surface of a semiconductor wafer when performing a -V measurement process. First, from time t1 to t2
Until then, use the voltage waveform shown in the left half of FIG.
The surface of the semiconductor wafer W is positively charged up to a desired voltage (+5 V). During this period, the surface of the semiconductor wafer W is kept at room temperature. In the period from time t2 to t3, + BT processing (BT processing in positive charging) is performed. That is, at time t2, the charging process is stopped, and the heating of the semiconductor wafer W by the heater 16 is started. When the semiconductor wafer W is held at a predetermined temperature (about 200 ° C.) for a certain period of time, mobile ions in the insulating film on the surface of the semiconductor wafer W move. For example, when the wafer surface is positively charged, sodium ions as mobile ions move near the interface between the insulating film and the substrate. Then, the heater 16
The semiconductor wafer W is cooled by stopping the heating by
The process ends. Due to the + BT treatment, mobile ions in the insulating film may be combined with some of the charged charges and neutralized, but excess charged charges remain on the wafer surface.
Therefore, during the period from time t3 to t4 after the wafer surface has almost reached room temperature, the neutralization of the charged charges is performed. The voltage waveform at this time is shown in the right half of FIG.

【0026】なお、時刻t1からt4までの期間(帯電
処理から中和処理まで)を、「広義のBT処理」と呼ぶ
ことができる。また、帯電処理と中和処理における好ま
しい電圧波形は、望ましい帯電量および中和量(中和後
の帯電量)を与えるように、実験的に決定される。
The period from the time t1 to the time t4 (from the charging process to the neutralization process) can be referred to as "broad BT process". Further, a preferable voltage waveform in the charging process and the neutralization process is experimentally determined so as to give a desired charge amount and a neutralization amount (a charge amount after neutralization).

【0027】時刻t4で中和処理が終了すると、半導体
ウェハWは、BT処理装置からC−V測定装置に移送さ
れる。そして、時刻t5からt6の期間では、C−V測
定が実行される。なお、C−V測定装置としては、本出
願人により開示された特開平4−132236号公報に
記載されている非接触C−V測定装置を用いることがで
きる。
When the neutralization is completed at time t4, the semiconductor wafer W is transferred from the BT processing apparatus to the CV measuring apparatus. Then, during the period from time t5 to t6, CV measurement is performed. As the CV measuring device, a non-contact CV measuring device described in Japanese Patent Application Laid-Open No. 4-132236 disclosed by the present applicant can be used.

【0028】その後、時刻t11からt16の期間で
は、半導体ウェハWの表面を負に帯電して−BT処理
(負帯電におけるBT処理)を行い、再度C−V測定を
実行する。この結果、半導体ウェハWの表面を正に帯電
させた場合のC−V曲線と、負に帯電させた場合のC−
V曲線とが得られる。これらの2つのC−V曲線におけ
るフラットバンド電圧の差から、絶縁膜中の可動イオン
量を決定することができる。
Thereafter, during the period from time t11 to time t16, the surface of the semiconductor wafer W is negatively charged to perform -BT processing (BT processing in negative charging), and the CV measurement is performed again. As a result, the CV curve when the surface of the semiconductor wafer W is positively charged and the CV curve when the surface of the semiconductor wafer W is negatively charged.
V curve is obtained. From the difference between the flat band voltages in these two CV curves, the amount of mobile ions in the insulating film can be determined.

【0029】上述した第1実施例では、半導体ウェハW
表面の余剰な帯電電荷を中和することができるので、絶
縁膜中の可動イオン量を精度良く測定することができ
る。特に、同じ装置で帯電処理と中和処理とを行えるの
で、半導体ウェハWを純水に浸したり、他の中和装置で
中和させたりする必要がないという利点がある。
In the first embodiment described above, the semiconductor wafer W
Since the surplus charged charges on the surface can be neutralized, the amount of mobile ions in the insulating film can be accurately measured. In particular, since the charging process and the neutralization process can be performed by the same device, there is an advantage that the semiconductor wafer W does not need to be immersed in pure water or neutralized by another neutralization device.

【0030】B.第2実施例:図4は、この発明の第2
実施例であるBT処理装置の構成を示す概念図である。
このBT処理装置は、2つのイオン噴出ノズル20a,
20bと、2つのイオン噴出ノズル20にガスG1,G
2をそれぞれ供給するための2つのガスボンベ22a,
22bと、ガスG1,G2の流量をそれぞれ調整するた
めの2つの流量調節器24a,24bとを備えている。
また、イオン噴出ノズル20a,20bのそれぞれの中
心には、イオン発生用電極26a,26bがそれぞれ設
けられている。第1のイオン発生用電極26aは、正高
圧発生用電源30aに接続されており、第2のイオン発
生用電極26bは、負高圧発生用電源30bに接続され
ている。なお、第1のガスG1は、正イオンになるイオ
ン化傾向が比較的高い気体であり、第2のガスG2は、
負イオンになるイオン化傾向が比較的高い気体である。
但し、ガスG1,G2として同じ種類の気体(例えば窒
素)を用いてもよい。
B. FIG. 4 shows a second embodiment of the present invention.
It is a key map showing the composition of the BT processing device which is an example.
This BT processing apparatus has two ion ejection nozzles 20a,
20b and the gas G1 and G
2, two gas cylinders 22a for supplying
22b and two flow controllers 24a and 24b for adjusting the flow rates of the gases G1 and G2, respectively.
In addition, ion generating electrodes 26a and 26b are provided at the centers of the ion ejection nozzles 20a and 20b, respectively. The first ion generation electrode 26a is connected to a positive high voltage power supply 30a, and the second ion generation electrode 26b is connected to a negative high voltage power supply 30b. Note that the first gas G1 is a gas having a relatively high ionization tendency to become positive ions, and the second gas G2 is
It is a gas that has a relatively high tendency to ionize into negative ions.
However, the same type of gas (for example, nitrogen) may be used as the gases G1 and G2.

【0031】2つのイオン噴出ノズル20a,20b
は、半導体ウェハWの表面のほぼ同じ位置にイオン化さ
れた気体を噴出するように、それぞれ傾いた状態で保持
されている。従って、これらの2つのイオン噴出ノズル
20a,20bによって、図1に示す1つのイオン噴出
ノズル20とほぼ同様な機能を果たしている。但し、図
4に示す第2実施例では、正イオンを供給するノズルと
負イオンを供給するノズルとを別個に設けたので、図1
に示す第1実施例よりも、より融通性の高い調整が可能
である。
Two ion ejection nozzles 20a, 20b
Are held in an inclined state so as to eject ionized gas to substantially the same position on the surface of the semiconductor wafer W. Therefore, these two ion ejection nozzles 20a and 20b perform almost the same function as the one ion ejection nozzle 20 shown in FIG. However, in the second embodiment shown in FIG. 4, a nozzle for supplying positive ions and a nozzle for supplying negative ions are separately provided.
Can be adjusted more flexibly than the first embodiment shown in FIG.

【0032】図5は、図4に示すBT処理装置におい
て、半導体ウェハWの表面に帯電を行う際の電圧波形
と、表面の電荷の中和を行う際の電圧波形を示す説明図
である。図5の左側半分は、半導体ウェハWの表面を正
イオンで帯電させる場合の電圧波形の例を示しており、
上半分が正高圧発生用電源30aによって印加される電
圧、下半分が負高圧発生用電源30bによって印加され
る電圧である。正高圧発生用電源30aによる電圧波形
は、矩形の正電圧が間欠的に周期的に発生する形状を有
している。具体的には、電圧レベルV10(+)の矩形
の正電圧が期間T11(+)だけ、周期T10(+)で
間欠的に発生している。一方、負高圧発生用電源30b
による電圧波形は、矩形の負電圧が間欠的に周期的に発
生する形状を有している。具体的には、電圧レベルV1
0(−)の矩形の正電圧が期間T11(−)だけ、周期
T10(−)で間欠的に発生している。このように、間
欠的に高電圧を発生させた方が、放電を発生させやすい
という利点がある。
FIG. 5 is an explanatory diagram showing a voltage waveform when the surface of the semiconductor wafer W is charged and a voltage waveform when the surface charge is neutralized in the BT processing apparatus shown in FIG. The left half of FIG. 5 shows an example of a voltage waveform when the surface of the semiconductor wafer W is charged with positive ions.
The upper half is the voltage applied by the positive high voltage power supply 30a, and the lower half is the voltage applied by the negative high voltage power supply 30b. The voltage waveform by the positive high voltage generating power supply 30a has a shape in which a rectangular positive voltage is generated intermittently and periodically. Specifically, a rectangular positive voltage at the voltage level V10 (+) is generated intermittently in the period T10 (+) only during the period T11 (+). On the other hand, a power supply 30b for generating a negative high voltage
Has a shape in which a rectangular negative voltage is generated intermittently and periodically. Specifically, the voltage level V1
A rectangular positive voltage of 0 (-) is generated intermittently in the period T10 (-) for the period T11 (-). As described above, the intermittent generation of the high voltage has an advantage that the discharge is easily generated.

【0033】図5の右側半分は、半導体ウェハWの表面
の帯電を中和する場合の電圧波形の例を示している。こ
の電圧波形も、矩形の正電圧と負電圧がそれぞれ間欠的
に周期的に発生する形状を有している。すなわち、正高
圧発生用電源30aによる電圧波形は、電圧レベルV2
0(+)の矩形の正電圧が期間T21(+)だけ、周期
T20(+)で間欠的に発生している。一方、負高圧発
生用電源30bによる電圧波形は、電圧レベルT20
(−)の矩形の正電圧が期間T21(−)だけ、周期T
20(−)で間欠的に発生している。
The right half of FIG. 5 shows an example of a voltage waveform in the case where charge on the surface of the semiconductor wafer W is neutralized. This voltage waveform also has a rectangular shape in which positive and negative voltages are generated intermittently and periodically. That is, the voltage waveform by the positive high voltage generating power supply 30a is the voltage level V2
A rectangular positive voltage of 0 (+) is generated intermittently in the period T20 (+) for the period T21 (+). On the other hand, the voltage waveform by the negative high voltage generating power supply 30b is the voltage level T20.
The positive voltage of the rectangular shape of (−) corresponds to the period T21 (−) for the period T.
It occurs intermittently at 20 (-).

【0034】なお、第1実施例と同様に、第2実施例に
おいても、電圧レベルや印加期間(および/または印加
周期)を任意に調整することができる。但し、第2実施
例では、正電圧と負電圧がそれぞれ別個のイオン発生用
電極26a,26bに印加されるので、正電圧と負電圧
の印加周期(例えばT10(+)とT10(−))を異
なる値に設定することが可能である。また、流量調節器
24a,24bを用いてガスG1、G2の流量を任意に
調節することも可能である。この第2実施例も、第1実
施例とほぼ同様な効果を発揮する。
Incidentally, similarly to the first embodiment, the voltage level and the application period (and / or the application period) can be arbitrarily adjusted in the second embodiment. However, in the second embodiment, since the positive voltage and the negative voltage are applied to the separate ion generating electrodes 26a and 26b, respectively, the application period of the positive voltage and the negative voltage (for example, T10 (+) and T10 (-)) Can be set to different values. It is also possible to arbitrarily adjust the flow rates of the gases G1 and G2 using the flow rate adjusters 24a and 24b. The second embodiment also has substantially the same effect as the first embodiment.

【0035】C.第3実施例:図6は、この発明の第3
実施例であるBT処理装置の構成を示す概念図である。
第3実施例のBT処理装置は、図4に示す第2実施例の
BT処理装置とほぼ同じ構成を有しているが、2つのイ
オン噴出ノズル20a,20bがそれぞれほぼ鉛直に保
持されており、半導体ウェハWの表面上の異なる2つの
位置にイオンを含むガスをそれぞれ噴出している点が異
なる。これらの2つの位置は、モータ14によって半導
体ウェハWが回転する場合の同一円周の1つの直径上に
存在することが好ましい。こうすれば、半導体ウェハW
を回転させれば、2つの位置を交換することができる。
C. Third Embodiment FIG. 6 shows a third embodiment of the present invention.
It is a key map showing the composition of the BT processing device which is an example.
The BT processing apparatus of the third embodiment has substantially the same configuration as that of the BT processing apparatus of the second embodiment shown in FIG. 4, but the two ion ejection nozzles 20a and 20b are respectively held substantially vertically. The difference is that gas containing ions is ejected to two different positions on the surface of the semiconductor wafer W, respectively. These two positions are preferably present on one diameter of the same circumference when the semiconductor wafer W is rotated by the motor 14. In this case, the semiconductor wafer W
By rotating, the two positions can be exchanged.

【0036】図7は、図6に示すBT処理装置におい
て、半導体ウェハWの表面に帯電を行う際の電圧波形
と、表面の電荷の中和を行う際の電圧波形を示す説明図
である。図7の左側半分は、半導体ウェハWの表面を正
イオンで帯電させる場合の電圧波形の例を示しており、
上半分が正高圧発生用電源30aによって印加される電
圧、下半分が負高圧発生用電源30bによって印加され
る電圧である。正高圧発生用電源30aによる電圧波形
は、矩形の正電圧が間欠的に周期的に発生する形状を有
している。具体的には、電圧レベルV30(+)の矩形
の正電圧が期間T31(+)だけ、周期T30(+)で
間欠的に発生している。一方、負高圧発生用電源30b
による電圧波形は、矩形の負電圧が間欠的に周期的に発
生する形状を有している。具体的には、電圧レベルV3
0(−)の矩形の正電圧が期間T31(−)だけ、周期
T30(−)で間欠的に発生している。
FIG. 7 is an explanatory diagram showing a voltage waveform when charging the surface of the semiconductor wafer W and a voltage waveform when neutralizing the surface charge in the BT processing apparatus shown in FIG. The left half of FIG. 7 shows an example of a voltage waveform when the surface of the semiconductor wafer W is charged with positive ions.
The upper half is the voltage applied by the positive high voltage power supply 30a, and the lower half is the voltage applied by the negative high voltage power supply 30b. The voltage waveform by the positive high voltage generating power supply 30a has a shape in which a rectangular positive voltage is generated intermittently and periodically. Specifically, a rectangular positive voltage of the voltage level V30 (+) is generated intermittently in the cycle T30 (+) for the period T31 (+). On the other hand, a power supply 30b for generating a negative high voltage
Has a shape in which a rectangular negative voltage is generated intermittently and periodically. Specifically, the voltage level V3
A rectangular positive voltage of 0 (-) is generated intermittently in the period T30 (-) for the period T31 (-).

【0037】図7の右側半分は、半導体ウェハWの表面
の帯電を中和する場合の電圧波形の例を示している。但
し、第3実施例において中和を行う際には、モータ14
によって半導体ウェハWを180度回転させ、正イオン
が吹き付けられる位置と負イオンが吹き付けられる位置
とを交換している。正高圧発生用電源30aによる電圧
波形は、電圧レベルV40(+)の矩形の正電圧が期間
T41(+)だけ、周期T40(+)で間欠的に発生し
ている。一方、負高圧発生用電源30bによる電圧波形
は、電圧レベルT40(−)の矩形の正電圧が期間T4
1(−)だけ、周期T40(−)で間欠的に発生してい
る。
The right half of FIG. 7 shows an example of a voltage waveform when neutralizing the charging of the surface of the semiconductor wafer W. However, when performing the neutralization in the third embodiment, the motor 14
By rotating the semiconductor wafer W by 180 degrees, the position where the positive ions are blown and the position where the negative ions are blown are exchanged. In the voltage waveform from the positive high voltage generating power supply 30a, a rectangular positive voltage having a voltage level V40 (+) is generated intermittently in a period T41 (+) in a period T40 (+). On the other hand, the voltage waveform by the power supply 30b for generating a negative high voltage has a rectangular positive voltage of the voltage level T40 (-) during the period T4.
Only 1 (-) occurs intermittently in the cycle T40 (-).

【0038】なお、第1実施例や第2実施例と同様に、
第3実施例においても、電圧レベルや印加期間(および
/または印加周期)を任意に調整することができる。ま
た、流量調節器24a,24bを用いてガスG1、G2
の流量を任意に調節することも可能である。この第3実
施例も、第1実施例や第2実施例とほぼ同様な効果を発
揮する。特に、第3実施例では、半導体ウェハWの表面
上の2つの位置を、正と負に同時に帯電させたり、これ
らの位置を同時に中和したりすることができるという利
点がある。
As in the first and second embodiments,
Also in the third embodiment, the voltage level and the application period (and / or the application period) can be arbitrarily adjusted. Further, the gas G1, G2 is controlled by using the flow controllers 24a, 24b.
Can be adjusted arbitrarily. The third embodiment also has substantially the same effects as the first and second embodiments. In particular, the third embodiment has the advantage that two positions on the surface of the semiconductor wafer W can be simultaneously charged positively and negatively, and that these positions can be simultaneously neutralized.

【0039】D.第4実施例:図8は、この発明の第4
実施例であるBT処理装置の構成を示す概念図である。
このBT処理装置は、図1に示す第1実施例のBT処理
装置に、表面電位計40と、表面電位計40のプローブ
42とを追加したものである。プローブ42は、半導体
ウェハWの上方に保持されている。プローブ42と表面
電位計40は、半導体ウェハWの表面における電位を測
定する測定手段である。
D. FIG. 8 shows a fourth embodiment of the present invention.
It is a key map showing the composition of the BT processing device which is an example.
This BT processing apparatus is obtained by adding a surface voltmeter 40 and a probe 42 of the surface voltmeter 40 to the BT processing apparatus of the first embodiment shown in FIG. The probe 42 is held above the semiconductor wafer W. The probe 42 and the surface voltmeter 40 are measuring means for measuring the potential on the surface of the semiconductor wafer W.

【0040】図8(B)は、半導体ウェハWとイオン噴
出ノズル20と、プローブ42との位置関係を示す平面
図である。この図から解るように、イオン噴出ノズル2
0によってイオンが噴き付けられるウェハ表面の位置
と、プローブ42の直下の位置とは、モータ14によっ
て半導体ウェハWが回転する場合の同一円周上に存在す
る。従って、半導体ウェハWを帯電させた後にウェハを
回転させて、その帯電量を表面電位計40とプローブ4
2を用いて測定することができる。また、中和処理の際
には、中和後の帯電量を測定することができる。従っ
て、帯電量を測定しながら、所望の帯電量が得られるよ
うに帯電処理や中和処理を行うことができるという利点
がある。なお、表面電位計40とそのプローブ42は、
第2実施例や第3実施例にも適用することが可能であ
る。
FIG. 8B is a plan view showing the positional relationship among the semiconductor wafer W, the ion ejection nozzle 20, and the probe 42. As can be seen from this figure, the ion ejection nozzle 2
The position on the wafer surface onto which ions are ejected by 0 and the position directly below the probe 42 are on the same circumference when the semiconductor wafer W is rotated by the motor 14. Therefore, after the semiconductor wafer W is charged, the wafer is rotated, and the charge amount is measured by the surface voltmeter 40 and the probe 4.
2 can be measured. In the case of the neutralization treatment, the charge amount after the neutralization can be measured. Therefore, there is an advantage that the charging process and the neutralization process can be performed while measuring the charge amount so as to obtain a desired charge amount. The surface electrometer 40 and its probe 42 are
The present invention can be applied to the second and third embodiments.

【0041】なお、この発明は上記の実施例や実施形態
に限られるものではなく、その要旨を逸脱しない範囲に
おいて種々の態様において実施することが可能である。
The present invention is not limited to the above-described examples and embodiments, but can be implemented in various modes without departing from the scope of the invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1実施例であるBT処理装置の構
成を示す概念図。
FIG. 1 is a conceptual diagram showing a configuration of a BT processing device according to a first embodiment of the present invention.

【図2】第1実施例のBT処理装置における電圧波形を
示す説明図。
FIG. 2 is an explanatory diagram showing voltage waveforms in the BT processing device of the first embodiment.

【図3】実施例においてBT処理およびC−V測定処理
を行う際の半導体ウェハ表面の帯電量と温度の変化を示
すグラフ。
FIG. 3 is a graph showing changes in charge amount and temperature on the surface of a semiconductor wafer when performing BT processing and CV measurement processing in an example.

【図4】この発明の第2実施例であるBT処理装置の構
成を示す概念図。
FIG. 4 is a conceptual diagram showing a configuration of a BT processing device according to a second embodiment of the present invention.

【図5】第2実施例のBT処理装置における電圧波形を
示す説明図。
FIG. 5 is an explanatory diagram showing voltage waveforms in the BT processing device of the second embodiment.

【図6】この発明の第3実施例であるBT処理装置の構
成を示す概念図。
FIG. 6 is a conceptual diagram showing a configuration of a BT processing device according to a third embodiment of the present invention.

【図7】第3実施例のBT処理装置における電圧波形を
示す説明図。
FIG. 7 is an explanatory diagram showing voltage waveforms in the BT processing device according to the third embodiment.

【図8】この発明の第4実施例であるBT処理装置の構
成を示す概念図。
FIG. 8 is a conceptual diagram showing a configuration of a BT processing device according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10…絶縁体 12…移動台 14…モータ 16…ヒータ 18…ヒータ用電源 20…イオン噴出ノズル 22…ガスボンベ 24…流量調節器 26…イオン発生用電極 30…高圧発生用電源 30a…正高圧発生用電源 30b…負高圧発生用電源 32…電圧調整装置 40…表面電位計 42…プローブ DESCRIPTION OF SYMBOLS 10 ... Insulator 12 ... Moving stand 14 ... Motor 16 ... Heater 18 ... Heater power supply 20 ... Ion ejection nozzle 22 ... Gas cylinder 24 ... Flow controller 26 ... Ion generation electrode 30 ... High voltage generation power supply 30a ... Positive high pressure generation Power supply 30b Power supply for generating negative high voltage 32 Voltage regulator 40 Surface electrometer 42 Probe

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 放電を用いて半導体ウェハにBT処理を
施すBT処理装置であって、 前記半導体ウェハを保持する保持手段と、 前記保持手段に保持された前記半導体ウェハの表面から
隔てた位置に配置されるイオン発生用電極と、 前記イオン発生用電極において放電を発生させる放電手
段と、 前記イオン発生用電極の周囲に所定の気体を通過させて
前記気体をイオン化させるとともに、イオンを含む気体
を前記半導体ウェハの表面に供給する気体供給手段と、 前記半導体ウェハを加熱する加熱手段と、を備えること
を特徴とするBT処理装置。
1. A BT processing apparatus for performing BT processing on a semiconductor wafer using electric discharge, comprising: a holding unit for holding the semiconductor wafer; and a BT processing device at a position separated from a surface of the semiconductor wafer held by the holding unit. An electrode for ion generation, a discharge unit for generating a discharge in the electrode for ion generation, and a gas containing ions while passing a predetermined gas around the electrode for ion generation to ionize the gas. A BT processing apparatus comprising: a gas supply unit that supplies a gas to a surface of the semiconductor wafer; and a heating unit that heats the semiconductor wafer.
【請求項2】 請求項1記載のBT処理装置であって、 前記放電手段は、前記イオン発生用電極に正電圧と負電
圧を交互に周期的に印加するとともに、前記正電圧と負
電圧の電圧波形を調整することによって、前記イオン発
生用電極において発生するイオンの種類と量とを調整す
る手段を備える、BT処理装置。
2. The BT processing apparatus according to claim 1, wherein the discharging unit applies a positive voltage and a negative voltage to the ion generating electrode alternately and periodically, and controls the positive and negative voltages. A BT processing apparatus, comprising: means for adjusting the type and amount of ions generated in the ion generation electrode by adjusting a voltage waveform.
【請求項3】 請求項1記載のBT処理装置であって、 前記イオン発生用電極は、正電圧が印加される第1のイ
オン発生用電極と、負電圧が印加される第2のイオン発
生用電極とを含み、 前記気体供給手段は、前記第1と第2のイオン発生用電
極の周囲にそれぞれ所定の気体を導くとともに、前記第
1と第2のイオン発生用電極でそれぞれ発生したイオン
を含む気体を前記半導体ウェハの表面のほぼ同一位置に
供給する第1と第2の気体供給路を備え、 前記放電手段は、前記第1と第2のイオン発生用電極に
正電圧と負電圧をそれぞれ周期的に印加するとともに、
前記正電圧と負電圧の電圧波形を調整することによっ
て、前記第1と第2のイオン発生用電極において発生す
るイオンの量をそれぞれ調整する手段を備える、BT処
理装置。
3. The BT processing apparatus according to claim 1, wherein the ion generating electrode is a first ion generating electrode to which a positive voltage is applied, and a second ion generating electrode to which a negative voltage is applied. The gas supply means guides a predetermined gas around the first and second ion generating electrodes, respectively, and generates ions generated by the first and second ion generating electrodes, respectively. First and second gas supply paths for supplying a gas containing the same to substantially the same position on the surface of the semiconductor wafer, wherein the discharging means applies a positive voltage and a negative voltage to the first and second ion generating electrodes. Are applied periodically,
A BT processing apparatus comprising: means for adjusting the amount of ions generated in the first and second ion generation electrodes by adjusting the voltage waveforms of the positive voltage and the negative voltage, respectively.
【請求項4】 請求項1記載のBT処理装置であって、 前記イオン発生用電極は、正電圧が印加される第1のイ
オン発生用電極と、負電圧が印加される第2のイオン発
生用電極とを含み、 前記気体供給手段は、前記第1と第2のイオン発生用電
極の周囲にそれぞれ前記気体を供給するとともに、前記
第1と第2のイオン発生用電極でそれぞれ発生したイオ
ンを含む気体を前記半導体ウェハの表面の異なる第1と
第2の位置にそれぞれ供給する第1と第2の気体供給路
を備え、 前記放電手段は、前記第1と第2のイオン発生用電極に
正電圧と負電圧をそれぞれ周期的に印加するとともに、
前記正電圧と負電圧の電圧波形を調整することによっ
て、前記第1と第2のイオン発生用電極において発生す
るイオンの量をそれぞれ調整する手段を備える、BT処
理装置。
4. The BT processing apparatus according to claim 1, wherein the electrode for ion generation is a first electrode for ion generation to which a positive voltage is applied, and a second ion generation electrode to which a negative voltage is applied. The gas supply means supplies the gas around the first and second ion generating electrodes, respectively, and the ions generated by the first and second ion generating electrodes, respectively. First and second gas supply passages for supplying a gas containing, respectively, to first and second positions different from each other on the surface of the semiconductor wafer, wherein the discharging means includes the first and second ion generating electrodes. While periodically applying a positive voltage and a negative voltage to
A BT processing apparatus comprising: means for adjusting the amount of ions generated in the first and second ion generation electrodes by adjusting the voltage waveforms of the positive voltage and the negative voltage, respectively.
【請求項5】 請求項4記載のBT処理装置であって、
さらに、 前記半導体ウェハを移動させることによって、前記第1
と第2の気体供給路によって気体がそれぞれ供給される
前記半導体ウェハ表面の前記第1と第2の位置を交換す
るウェハ移動手段、を備えるBT処理装置。
5. The BT processing device according to claim 4, wherein
Further, by moving the semiconductor wafer, the first
And a wafer moving means for exchanging the first and second positions on the surface of the semiconductor wafer to which gas is supplied by a second gas supply path.
【請求項6】 請求項1ないし5のいずれかに記載のB
T処理装置であって、 前記気体供給手段は、気体の流量を調整する流量調整手
段を備える、BT処理装置。
6. B according to claim 1, wherein
A T processing apparatus, wherein the gas supply unit includes a flow rate adjustment unit that adjusts a flow rate of a gas.
JP33038996A 1996-11-25 1996-11-25 Bt treating device for semiconductor device Pending JPH10154733A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33038996A JPH10154733A (en) 1996-11-25 1996-11-25 Bt treating device for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33038996A JPH10154733A (en) 1996-11-25 1996-11-25 Bt treating device for semiconductor device

Publications (1)

Publication Number Publication Date
JPH10154733A true JPH10154733A (en) 1998-06-09

Family

ID=18232063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33038996A Pending JPH10154733A (en) 1996-11-25 1996-11-25 Bt treating device for semiconductor device

Country Status (1)

Country Link
JP (1) JPH10154733A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258017A (en) * 2006-03-23 2007-10-04 Hitachi High-Technologies Corp Device of measuring charged particle beam pattern
JP2007311564A (en) * 2006-05-18 2007-11-29 Shin Etsu Handotai Co Ltd Evaluation method of semiconductor substrate
JP2013225606A (en) * 2012-04-23 2013-10-31 Shin Etsu Handotai Co Ltd C-v characteristics measurement system and c-v characteristics measurement method
US9263192B2 (en) 2012-08-30 2016-02-16 Aoi Electronics Co., Ltd. Method for forming electret containing positive ions

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258017A (en) * 2006-03-23 2007-10-04 Hitachi High-Technologies Corp Device of measuring charged particle beam pattern
JP2007311564A (en) * 2006-05-18 2007-11-29 Shin Etsu Handotai Co Ltd Evaluation method of semiconductor substrate
JP2013225606A (en) * 2012-04-23 2013-10-31 Shin Etsu Handotai Co Ltd C-v characteristics measurement system and c-v characteristics measurement method
WO2013161356A1 (en) * 2012-04-23 2013-10-31 信越半導体株式会社 Cv characteristic measurement system and method for measuring cv characteristics
KR20140146577A (en) * 2012-04-23 2014-12-26 신에쯔 한도타이 가부시키가이샤 C-v characteristic measurement system and method for measuring cv characteristics
US20150025826A1 (en) * 2012-04-23 2015-01-22 Shin-Etsu Handotai Co., Ltd. C-v characteristic measurement system and method for measuring c-v characteristics
EP2843694A4 (en) * 2012-04-23 2015-11-25 Shinetsu Handotai Kk Cv characteristic measurement system and method for measuring cv characteristics
US10073126B2 (en) 2012-04-23 2018-09-11 Shin-Etsu Handotai Co., Ltd. C-V characteristic measurement system and method for measuring C-V characteristics
US9263192B2 (en) 2012-08-30 2016-02-16 Aoi Electronics Co., Ltd. Method for forming electret containing positive ions

Similar Documents

Publication Publication Date Title
KR100653073B1 (en) Apparatus for treating substrate and method of treating substrate
KR101333924B1 (en) Method and system for controlling the uniformity of a ballistic electron beam by rf modulation
JP2008294440A (en) Plasma ion implantation system
TWI697936B (en) Workpiece processing method and system
JPH10204636A (en) Surface treatment of article and apparatus therefor
US5883016A (en) Apparatus and method for hydrogenating polysilicon thin film transistors by plasma immersion ion implantation
JPH10154733A (en) Bt treating device for semiconductor device
JPH05114496A (en) Static eliminating device
JP4875527B2 (en) Plasma generator and thin film forming apparatus using the same
JP4060577B2 (en) Static elimination method and static elimination device for static elimination object
CN105097634A (en) Regulation and control apparatus and method of suction distribution of electrostatic chuck
JP4495851B2 (en) Semiconductor device manufacturing equipment
KR20130037447A (en) Surface treatment method of polypropylene using plasma
JPH0573051B2 (en)
JP2019163531A (en) Negative ion generation device
JPH05243160A (en) Plasma cvd device for manufacturing semiconductor device
JP2003038950A (en) Method for treating with plasma
JP2002151507A (en) Semiconductor element manufacturing method and apparatus thereof
JPH09252047A (en) Electrostatic attraction electrode
JPH06231897A (en) Static electricity erasing method and device therefor
WO2007013753A1 (en) Semiconductor doping method using pulsed inductively coupled plasma and system therefor
KR20100121982A (en) Plasma doping method and device
JPH0897121A (en) Board processor
JPH05275520A (en) Electrostatic attracting device and plasma treatment device
JP2935537B2 (en) Wafer plasma processing equipment