JPH10153984A - Active matrix display device and its driving method - Google Patents
Active matrix display device and its driving methodInfo
- Publication number
- JPH10153984A JPH10153984A JP31324596A JP31324596A JPH10153984A JP H10153984 A JPH10153984 A JP H10153984A JP 31324596 A JP31324596 A JP 31324596A JP 31324596 A JP31324596 A JP 31324596A JP H10153984 A JPH10153984 A JP H10153984A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- precharge
- pixel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、アクティブマトリ
クス表示装置およびその駆動方法に関する。The present invention relates to an active matrix display device and a driving method thereof.
【0002】[0002]
【従来の技術】従来、アクティブマトリクス表示装置で
は、映像信号のサンプリング時におけるビデオ線の電位
揺れを防止するために、映像信号をサンプリングする信
号線にプリチャージ信号を供給して予め信号線を所定電
圧に充放電していた。このようにプリチャージ信号を信
号線に供給するアクティブマトリクス表示装置として、
例えば、水平ブランキング期間にプリチャージ信号を全
ての信号線に一括で供給する一括プリチャージ方式のも
のが知られている(特開平7−295521号公報)。2. Description of the Related Art Conventionally, in an active matrix display device, a precharge signal is supplied to a signal line for sampling a video signal to prevent the potential fluctuation of a video line at the time of sampling the video signal, and the signal line is set in advance. The battery was charged and discharged. As described above, as an active matrix display device that supplies a precharge signal to a signal line,
For example, a batch precharge system in which a precharge signal is collectively supplied to all signal lines during a horizontal blanking period is known (Japanese Patent Application Laid-Open No. 7-295521).
【0003】このアクティブマトリクス表示装置は、映
像信号が入力されるビデオ線と、行状のゲート線と、列
状の信号線と、ゲート線および信号線の交差部にそれぞ
れゲートおよびソースが接続された薄膜トランジスタ
と、薄膜トランジスタのドレインに一方の端子が接続さ
れた画素と、画素の他方の端子が一行分共通に接続され
た対向電極線とからなるマトリクス回路を有し、個々の
液晶画素は薄膜トランジスタにより駆動される。In this active matrix display device, a gate and a source are connected to a video line to which a video signal is input, a row-shaped gate line, a column-shaped signal line, and an intersection of the gate line and the signal line. A matrix circuit including a thin film transistor, a pixel in which one terminal is connected to the drain of the thin film transistor, and a counter electrode line in which the other terminal of the pixel is connected in common for one row; each liquid crystal pixel is driven by the thin film transistor Is done.
【0004】マトリクス回路の左右には垂直走査回路
(Vスキャナ)が設けられており、Vスキャナは各ゲー
ト線を順次走査し、1水平期間(1H)毎に1行分の液
晶画素を選択する。また、マトリクス回路の上部には水
平走査回路(Hスキャナ)が設けられており、Hスキャ
ナは1水平期間に亘って映像信号を各信号線に順次サン
プリングし、Vスキャナによって選択された1行分の液
晶画素に点順次で映像信号を書き込む。さらに、マトリ
クス回路の下部にはプリチャージ回路(Pスキャナ)が
設けられており、映像信号のサンプリングに先行して灰
レベルのプリチャージ信号をプリチャージスイッチング
素子を介して各信号線に供給し、各信号線Yを灰レベル
の一定電圧に充放電する。A vertical scanning circuit (V scanner) is provided on the left and right sides of the matrix circuit. The V scanner sequentially scans each gate line and selects one row of liquid crystal pixels every one horizontal period (1H). . A horizontal scanning circuit (H scanner) is provided above the matrix circuit. The H scanner sequentially samples the video signal to each signal line over one horizontal period, and scans the image signal for one row selected by the V scanner. A video signal is written to the liquid crystal pixels in dot sequence. Further, a precharge circuit (P scanner) is provided below the matrix circuit, and supplies a gray level precharge signal to each signal line via a precharge switching element prior to sampling of a video signal. Each signal line Y is charged and discharged to a constant gray level voltage.
【0005】また一方、いわゆるワイド画面(横縦比1
6:9)に通常の画面(横縦比4:3)を映し出すため
にその両側を黒く表示する画面アスペクト機能が一般的
に知られているが、このような画面アスペクト機能など
に対応するプリチャージ回路では、黒く表示された両側
の境界部分の信号線と他の領域の信号線とでプリチャー
ジ信号を別々にしておき、境界部分の信号線にはプリチ
ャージ信号の供給あるいは停止を切り替えることができ
るようにされている。このため、プリチャージスイッチ
ング素子を駆動するプリチャージパルスはプリチャージ
回路から別々に出力されている(図1参照)。On the other hand, a so-called wide screen (aspect ratio of 1) is used.
6: 9), a screen aspect function of displaying both sides of the screen in black to project a normal screen (aspect ratio 4: 3) is generally known. In the charge circuit, separate the precharge signal for the signal lines in the boundary part on both sides displayed in black and the signal lines in other areas, and switch the supply or stop of the precharge signal to the signal line in the boundary part Have been able to. Therefore, precharge pulses for driving the precharge switching elements are separately output from the precharge circuit (see FIG. 1).
【0006】[0006]
【発明が解決しようとする課題】しかしながら、プリチ
ャージパルスを別々に出力するアクティブマトリクス表
示装置では、プリチャージ信号の位相がずれた場合、信
号線に充放電される電圧が均一でなくなってしまう場合
がある。図4は従来のアクティブマトリクス表示装置に
おけるプリチャージ信号、信号線の電圧波形を示すタイ
ミングチャートである。However, in an active matrix display device that separately outputs precharge pulses, when the phase of the precharge signal is shifted, the voltage charged and discharged to the signal line becomes non-uniform. There is. FIG. 4 is a timing chart showing a precharge signal and a voltage waveform of a signal line in a conventional active matrix display device.
【0007】すなわち、プリチャージパルスPCG,P
CG’によりプリチャージスイッチング素子を開閉して
プリチャージ信号Psigを各信号線に供給する際、プ
リチャージスイッチング素子がオンになると信号線の電
圧Vsig,Vsig’と同時に対向電極線の電圧C
s、ゲート線の電圧Gateは一旦上昇しその後徐々に
減衰する。これは信号線および対向電極線間のクロス容
量、信号線およびゲート線間のクロス容量によりプリチ
ャージ信号Psigの交流成分が対向電極線およびゲー
ト線に供給されてしまうためである。That is, the precharge pulses PCG, P
When the precharge switching element is opened and closed by CG 'to supply the precharge signal Psig to each signal line, when the precharge switching element is turned on, the voltage C of the common electrode line is simultaneously set with the voltage Vsig, Vsig' of the signal line.
s, the voltage Gate of the gate line once rises and then gradually attenuates. This is because the AC component of the precharge signal Psig is supplied to the counter electrode line and the gate line due to the cross capacitance between the signal line and the counter electrode line and the cross capacitance between the signal line and the gate line.
【0008】このように対向電極線、ゲート線の電圧が
減衰している途中でプリチャージパルスPCG,PC
G’の位相のずれによりプリチャージスイッチング素子
を閉じるタイミングがずれたとき、各信号線の電圧Vs
ig,Vsig’はそれぞれ異なる電圧(図中△V、△
V’減じた電圧)に充放電されてしまう。そこで、本発
明はプリチャージ信号の位相がずれた場合でも各信号線
に充放電されるプリチャージ信号の電圧を均一にするこ
とができるアクティブマトリクス表示装置およびその駆
動方法を提供することを目的とする。While the voltages of the counter electrode line and the gate line are attenuating, the precharge pulses PCG, PCG
When the timing of closing the precharge switching element is shifted due to the phase shift of G ′, the voltage Vs of each signal line
ig, Vsig ′ are different voltages ({V, △
(V 'reduced). Therefore, an object of the present invention is to provide an active matrix display device and a driving method thereof that can make the voltage of the precharge signal charged and discharged to each signal line uniform even when the phase of the precharge signal is shifted. I do.
【0009】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1に記載のアクティブマトリクス表
示装置は、映像信号が入力されるビデオ線と、行状のゲ
ート線と、列状の信号線と、該ゲート線および該信号線
の交差部にそれぞれゲート電極およびソース電極が接続
された画素トランジスタと、該画素トランジスタのドレ
イン電極に一方の端子が接続された画素と、該画素の他
方の端子が一行分共通に接続された対向電極線と、各ゲ
ート線を順次走査し、一水平期間毎に一行分の前記画素
トランジスタを選択する垂直走査回路と、前記一水平期
間内で前記信号線を順次選択し、該選択された信号線に
前記映像信号を供給する水平走査回路とを備え、前記選
択された画素トランジスタにより駆動された画素に前記
信号線に供給された映像信号を書き込むアクティブマト
リクス表示装置において、前記映像信号の供給に先行し
てプリチャージ信号を前記信号線間で別々に供給する
際、該プリチャージ信号の供給時間を所定時間以上に設
定するプリチャージ回路を備えたことを特徴とする。According to a first aspect of the present invention, there is provided an active matrix display device comprising: a video line to which a video signal is input; a row-shaped gate line; A pixel transistor in which a gate electrode and a source electrode are respectively connected to intersections of the gate line and the signal line; a pixel in which one terminal is connected to a drain electrode of the pixel transistor; A counter electrode line to which the other terminal is commonly connected for one row, a vertical scanning circuit that sequentially scans each gate line, and selects one row of the pixel transistors every one horizontal period; A horizontal scanning circuit for sequentially selecting a signal line and supplying the video signal to the selected signal line, wherein a pixel driven by the selected pixel transistor is supplied to the signal line. In an active matrix display device for writing a video signal, when a precharge signal is separately supplied between the signal lines prior to the supply of the video signal, a precharge that sets a supply time of the precharge signal to a predetermined time or more. A circuit is provided.
【0010】また、前記プリチャージ回路は、一部の前
記信号線に対して前記プリチャージ信号の供給あるいは
停止を切り替える切替回路を備えることが好ましい。さ
らに、前記所定時間は前記信号線に供給されたプリチャ
ージ信号に起因する前記対向電極線または前記ゲート線
の電圧変動が減衰するまでに要する時間であることが好
ましい。また、前記プリチャージ回路は、前記各信号線
の端部にスイッチング素子を設け、該スイッチング素子
を開閉することにより前記信号線に前記プリチャージ信
号を供給することが好ましい。It is preferable that the precharge circuit includes a switching circuit that switches supply or stop of the precharge signal to some of the signal lines. Further, it is preferable that the predetermined time is a time required until voltage fluctuation of the counter electrode line or the gate line caused by a precharge signal supplied to the signal line is attenuated. Preferably, the precharge circuit includes a switching element provided at an end of each of the signal lines, and supplies the precharge signal to the signal line by opening and closing the switching element.
【0011】請求項5に記載のアクティブマトリクス表
示装置の駆動方法は、映像信号が入力されるビデオ線
と、行状のゲート線と、列状の信号線と、該ゲート線お
よび該信号線の交差部にそれぞれゲート電極およびソー
ス電極が接続された画素トランジスタと、該画素トラン
ジスタのドレイン電極に一方の端子が接続された画素
と、該画素の他方の端子が一行分共通に接続された対向
電極線と、各ゲート線を順次走査し、一水平期間毎に一
行分の前記画素トランジスタを選択する垂直走査回路
と、前記一水平期間内で前記信号線を順次選択し、該選
択された信号線に前記映像信号を供給する水平走査回路
とを備え、前記選択された画素トランジスタにより駆動
された画素に前記信号線に供給された映像信号を書き込
むアクティブマトリクス表示装置の駆動方法において、
前記映像信号の供給に先行してプリチャージ信号を前記
信号線間で別々に供給する際、該プリチャージ信号の供
給時間を所定時間以上に設定することを特徴とする。According to a fifth aspect of the present invention, there is provided a driving method of an active matrix display device, wherein a video line to which a video signal is input, a row-shaped gate line, a column-shaped signal line, an intersection of the gate line and the signal line. A pixel transistor in which a gate electrode and a source electrode are respectively connected to a portion, a pixel in which one terminal is connected to a drain electrode of the pixel transistor, and a counter electrode line in which the other terminal of the pixel is commonly connected for one row A vertical scanning circuit that sequentially scans each gate line and selects one row of the pixel transistors every one horizontal period, and sequentially selects the signal lines within the one horizontal period, and An active matrix, comprising: a horizontal scanning circuit that supplies the video signal; and writing a video signal supplied to the signal line to a pixel driven by the selected pixel transistor. In the method of driving shown device,
When a precharge signal is separately supplied between the signal lines prior to the supply of the video signal, a supply time of the precharge signal is set to a predetermined time or more.
【0012】本発明では、前記映像信号の供給に先行し
てプリチャージ信号を前記信号線間で別々に供給する
際、該プリチャージ信号の供給時間を所定時間以上に設
定する。In the present invention, when a precharge signal is separately supplied between the signal lines prior to the supply of the video signal, a supply time of the precharge signal is set to a predetermined time or more.
【0013】[0013]
【発明の実施の形態】本発明のアクティブマトリクス表
示装置およびその駆動方法の実施の形態について説明す
る。図1は実施の形態におけるアクティブマトリクス表
示装置の構成を示す回路図である。アクティブマトリク
ス表示装置1は、映像信号Videoが入力されるビデ
オ線23、行状のゲート線X、列状の信号線Y、ゲート
線Xおよび信号線Yの交差部に配された薄膜トランジス
タTr、行列状の液晶画素LCからなるマトリクス回路
5を有する。個々の液晶画素LCは薄膜トランジスタT
rにより駆動される。薄膜トランジスタTrのソース電
極は対応する信号線Yに接続され、ゲート電極は対応す
る信号線Xに接続され、ドレイン電極は対応する液晶画
素LCの一方の端子に接続されている。液晶画素LCの
他方の端子は対向電極線25に接続され、各対向電極線
25には一行分の液晶画素LCが共通に接続されてい
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an active matrix display device and a method of driving the same according to the present invention will be described. FIG. 1 is a circuit diagram showing a configuration of the active matrix display device according to the embodiment. The active matrix display device 1 includes a video line 23 to which a video signal Video is input, a gate line X in a row, a signal line Y in a column, a thin film transistor Tr arranged at an intersection of the gate line X and the signal line Y, Of the liquid crystal pixels LC. Each liquid crystal pixel LC is a thin film transistor T
Driven by r. The source electrode of the thin film transistor Tr is connected to the corresponding signal line Y, the gate electrode is connected to the corresponding signal line X, and the drain electrode is connected to one terminal of the corresponding liquid crystal pixel LC. The other terminal of the liquid crystal pixel LC is connected to the counter electrode line 25, and one row of the liquid crystal pixels LC is commonly connected to each counter electrode line 25.
【0014】マトリクス回路5の左右には垂直走査回路
(Vスキャナ)11、12が設けられており、Vスキャ
ナ11、12は各ゲート線Xを順次走査し、1水平(1
H)期間毎に1行分の液晶画素LCを選択する。垂直走
査回路(Vスキャナ)11、12が左右に設けられたこ
とにより、薄膜トランジスタTrのゲート線Xの端部は
開放されず、そのインピーダンスを半分にすることがで
きる。Vスキャナ11、12は垂直クロック信号VCK
に同期した垂直スタート信号VSTにしたがって選択パ
ルス¢V1,¢V2,¢V3,……,¢Vmを各ゲート線Xに出
力する。これにより、対応するゲート線Xに接続された
薄膜トランジスタTrが開閉される。Vertical scanning circuits (V scanners) 11 and 12 are provided on the left and right sides of the matrix circuit 5. The V scanners 11 and 12 sequentially scan each gate line X and scan one horizontal line (1
H) One row of liquid crystal pixels LC is selected every period. Since the vertical scanning circuits (V scanners) 11 and 12 are provided on the left and right, the end of the gate line X of the thin film transistor Tr is not opened, and the impedance can be halved. The V scanners 11 and 12 output the vertical clock signal VCK.
, And outputs a selection pulse ¢ V1, 各 V2, に し た が っ て V3,..., ¢ Vm to each gate line X in accordance with the vertical start signal VST synchronized with. Thereby, the thin film transistor Tr connected to the corresponding gate line X is opened and closed.
【0015】また、マトリクス回路5の上部には水平走
査回路(Hスキャナ)13が設けられている。各信号線
Yの一端には水平スイッチング素子HSW1,HSW
2,HSW3,……,HSWnが設けられており、各水
平スイッチング素子HSW1,HSW2,HSW3,…
…,HSWnの一方の接点はビデオ線23に接続され、
映像信号Videoの供給を受ける。また、Hスキャナ
13は所定の水平クロック信号HCK1、HCK2に同
期した水平スタート信号HSTにしたがってサンプリン
グパルス¢H1,¢H2,¢H3,……,¢Hnを出力する。サ
ンプリングパルス¢H1,¢H2,¢H3,……,¢Hnにより
水平スイッチング素子は開閉され、それぞれの信号線Y
に映像信号Videoをサンプルホールドする。サンプ
ルホールドされた映像信号VideoはVスキャナ1
1、12により選択されたゲート線Xに対応する液晶画
素LCに書き込まれる。このように、Hスキャナ13は
1H期間内で映像信号Videoを各信号線Yに順次サ
ンプリングし、Vスキャナ11、12によって選択され
た1行分の液晶画素LCに点順次で映像信号Video
を書き込む。A horizontal scanning circuit (H scanner) 13 is provided above the matrix circuit 5. One end of each signal line Y has horizontal switching elements HSW1, HSW
, HSW3,..., HSWn, and each of the horizontal switching elements HSW1, HSW2, HSW3,.
, HSWn is connected to the video line 23,
The video signal Video is supplied. The H scanner 13 outputs sampling pulses # H1, # H2, # H3, ..., #Hn in accordance with a horizontal start signal HST synchronized with predetermined horizontal clock signals HCK1 and HCK2. The horizontal switching elements are opened and closed by sampling pulses ¢ H1, ¢ H2, ¢ H3,..., ¢ Hn, and each signal line Y
Sample and hold the video signal Video. The sampled and held video signal Video is supplied to the V scanner 1
The data is written to the liquid crystal pixel LC corresponding to the gate line X selected by 1 and 12. As described above, the H scanner 13 sequentially samples the video signal Video on each signal line Y within the 1H period, and dot-sequentially transfers the video signal Video to one row of liquid crystal pixels LC selected by the V scanners 11 and 12.
Write.
【0016】さらに、マトリクス回路5の下部にはプリ
チャージ回路(Pスキャナ)14が設けられている。P
スキャナ14は、各信号線Yの端部に接続されたプリチ
ャージスイッチング素子PSW1,PSW2,PSW
3,……,PSWnを同時に開閉するプリチャージパル
スPCG,PCG’を出力し、Hレベルのプリチャージ
パルスPCG,PCG’が出力されている間、各信号線
Yにプリチャージ信号Psigを所定期間供給する。本
実施形態では、プリチャージ信号Psigは映像信号V
ideoのセンタ電圧Vsigc±2〜3V、つまり灰
レベルの一定電圧に設定されている。Further, a precharge circuit (P scanner) 14 is provided below the matrix circuit 5. P
The scanner 14 includes precharge switching elements PSW1, PSW2, PSW connected to the end of each signal line Y.
3,..., PSWn are simultaneously opened and closed, and precharge pulses PCG, PCG ′ are output. While the H-level precharge pulses PCG, PCG ′ are being output, the precharge signal Psig is applied to each signal line Y for a predetermined period. Supply. In the present embodiment, the precharge signal Psig is the video signal V
The center voltage of the video is set to Vsigc ± 2 to 3 V, that is, a constant voltage at the gray level.
【0017】図2はプリチャージ回路14の構成を示す
図である。プリチャージ回路14は、3つのインバータ
および1つのNAND回路からなり、アスペクト切替信
号Aに応じて基本プリチャージパルスPCG.から2つ
のプリチャージパルスPCG、PCG’を生成する。例
えば、いわゆるワイド画面表示の場合にアスペクト切替
信号AをHレベルにすると、プリチャージパルスPC
G、PCG’が共にプリチャージ回路14から出力さ
れ、全てのプリチャージスイッチング素子PSWがオン
となり信号線Yにプリチャージ信号Psigを所定期間
供給する。一方、ワイド画面に通常の画面を映し出す場
合、アスペクト切替信号をLレベルにすると、プリチャ
ージパルスPCG’は生成されず、プリチャージパルス
PCG’に対応する信号線Yにはプリチャージ信号Ps
igが供給されない。FIG. 2 shows the structure of the precharge circuit 14. The precharge circuit 14 includes three inverters and one NAND circuit, and receives a basic precharge pulse PCG. To generate two precharge pulses PCG and PCG ′. For example, when the aspect switching signal A is set to H level in the case of a so-called wide screen display, the precharge pulse PC
G and PCG ′ are both output from the precharge circuit 14, and all the precharge switching elements PSW are turned on to supply a precharge signal Psig to the signal line Y for a predetermined period. On the other hand, when displaying the normal screen on the wide screen, when the aspect switching signal is set to L level, the precharge pulse PCG ′ is not generated, and the precharge signal Ps is applied to the signal line Y corresponding to the precharge pulse PCG ′.
ig is not supplied.
【0018】プリチャージパルスPCG、PCG’が共
に出力され、全てのプリチャージスイッチング素子PS
Wがオンとなり各信号線Yにプリチャージ信号Psig
の供給が開始されたとき、信号線Yおよびゲート線X間
のクロス容量、あるいは信号線Yおよび対向電極線25
間のクロス容量によりゲート線Xあるいは対向電極線2
5にもプリチャージ信号Psigの交流成分が供給され
てしまい、ゲート線Xの電圧Gateおよび対向電極線
25の電圧Csが一旦上昇しその後に徐々に減衰するい
わゆる「ゆれ」現象が生ずる。この減衰時間は約2〜3
μsecである。The precharge pulses PCG and PCG 'are output together, and all the precharge switching elements PS
W is turned on and a precharge signal Psig is applied to each signal line Y.
Is started, the cross capacitance between the signal line Y and the gate line X or the signal line Y and the counter electrode line 25
Gate line X or counter electrode line 2 depending on the cross capacitance between
5 is also supplied with the AC component of the precharge signal Psig, so that a so-called "fluctuation" phenomenon occurs in which the voltage Gate on the gate line X and the voltage Cs on the counter electrode line 25 rise once and then gradually attenuate. This decay time is about 2-3
μsec.
【0019】図3はアクティブマトリクス表示装置にお
けるプリチャージ信号、信号線の電圧波形を示すタイミ
ングチャートである。本実施の形態では、プリチャージ
パルスPCG,PCG’のパルス幅は「ゆれ」現象の減
衰時間より十分に長く設定されている。具体的には「ゆ
れ」の波形や画質を見てパルス幅が決定される。したが
って、同図に示すようにプリチャージパルスPCG,P
CG’に位相のずれが生じた場合でも、プリチャージパ
ルスPCG,PCG’がHレベルからLレベルに下がる
ときにゲート線Xの電圧Gateおよび対向電極線25
の電圧Csは十分に減衰しているので、プリチャージさ
れる信号線Yの電圧Vsig,Vsig’はプリチャー
ジ信号Psigの電圧と等しくなり、信号線Y間のプリ
チャージ電圧を均一にすることができる。このように各
信号線Yを灰レベルの電圧にプリチャージしておくこと
により、映像信号Videoを信号線Yにサンプリング
する時のビデオ線23の電位揺れは低減される。FIG. 3 is a timing chart showing precharge signals and voltage waveforms of signal lines in the active matrix display device. In the present embodiment, the pulse widths of the precharge pulses PCG and PCG ′ are set to be sufficiently longer than the decay time of the “shake” phenomenon. Specifically, the pulse width is determined by looking at the waveform and image quality of “sway”. Therefore, as shown in FIG.
Even when a phase shift occurs in CG ', when the precharge pulses PCG and PCG' fall from the H level to the L level, the voltage Gate of the gate line X and the counter electrode line 25
Is sufficiently attenuated, the voltages Vsig and Vsig ′ of the precharged signal line Y become equal to the voltage of the precharge signal Psig, and the precharge voltage between the signal lines Y can be made uniform. it can. By precharging each signal line Y to a gray level voltage in this manner, the potential fluctuation of the video line 23 when the video signal Video is sampled on the signal line Y is reduced.
【0020】尚、上記実施の形態では、各プリチャージ
信号の供給時間、つまりプリチャージパルスPCG,P
CG’のパルス幅を同一に揃えた場合を示したが、異な
るパルス幅にしてもよい。また、Pスキャナ14をHス
キャナ13と反対側の信号線Y端部に設けた場合を示し
たが、Hスキャナ13と同一側の信号線Y端部に設けて
もよい。さらに、プリチャージパルスPCG、PCG’
が2つである場合を示したが、3つ以上であっても同様
に適用でき、同一の効果を得ることができる。In the above embodiment, the supply time of each precharge signal, that is, the precharge pulses PCG, PG
Although the case where the pulse widths of the CG's are made the same is shown, different pulse widths may be used. Although the case where the P scanner 14 is provided at the end of the signal line Y opposite to the H scanner 13 is shown, the P scanner 14 may be provided at the end of the signal line Y on the same side as the H scanner 13. Furthermore, precharge pulses PCG, PCG '
Is shown, but the same effect can be obtained even if there are three or more.
【0021】[0021]
【発明の効果】本発明の請求項1に記載のアクティブマ
トリクス表示装置によれば、前記映像信号の供給に先行
してプリチャージ信号を前記信号線間で別々に供給する
際、プリチャージ回路により該プリチャージ信号の供給
時間を所定時間以上に設定するので、プリチャージ信号
の位相がずれた場合でも各信号線に充放電されるプリチ
ャージ信号の電圧を均一にすることができる。これによ
り、画質を向上できる。According to the active matrix display device of the first aspect of the present invention, when a precharge signal is separately supplied between the signal lines prior to the supply of the video signal, a precharge circuit is used. Since the supply time of the precharge signal is set to a predetermined time or longer, the voltage of the precharge signal charged and discharged to each signal line can be made uniform even when the phase of the precharge signal is shifted. Thereby, image quality can be improved.
【0022】請求項2に記載のアクティブマトリクス表
示装置によれば、前記プリチャージ回路は、一部の前記
信号線に対して前記プリチャージ信号の供給あるいは停
止を切り替える切替回路を備えるので、ワイド画面に通
常の画面を映し出す画面アスペクト機能などに適用でき
る。According to the active matrix display device of the present invention, the precharge circuit includes a switching circuit for switching supply or stop of the precharge signal to some of the signal lines, so that a wide screen is provided. It can be applied to a screen aspect function that projects a normal screen on the screen.
【0023】請求項3に記載のアクティブマトリクス表
示装置によれば、前記所定時間は前記信号線に供給され
たプリチャージ信号に起因する前記対向電極線または前
記ゲート線の電圧変動が減衰するまでに要する時間であ
るので、対向電極線または前記ゲート線の電圧が減衰す
るまでのいわゆる「ゆれ」が確実におさまった状態でプ
リチャージ信号の供給を解放することができる。According to the active matrix display device of the third aspect, the predetermined time is required until the voltage fluctuation of the counter electrode line or the gate line caused by the precharge signal supplied to the signal line is attenuated. Since it is a necessary time, the supply of the precharge signal can be released in a state where the so-called “sway” until the voltage of the counter electrode line or the gate line attenuates is surely reduced.
【0024】請求項4に記載のアクティブマトリクス表
示装置によれば、前記プリチャージ回路は、前記各信号
線の端部にスイッチング素子を設け、該スイッチング素
子を開閉することにより前記信号線に前記プリチャージ
信号を供給するので、NMOS,PMOS,CMOSに
よりスイッチング素子を容易に形成することができる。According to the active matrix display device of the fourth aspect, the precharge circuit includes a switching element provided at an end of each of the signal lines, and opens and closes the switching element to connect the precharge circuit to the signal line. Since the charge signal is supplied, the switching element can be easily formed by NMOS, PMOS, and CMOS.
【0025】請求項5に記載のアクティブマトリクス表
示装置の駆動方法によれば、前記映像信号の供給に先行
してプリチャージ信号を前記信号線間で別々に供給する
際、該プリチャージ信号の供給時間を所定時間以上に設
定するので、プリチャージ信号の位相がずれた場合でも
各信号線に充放電されるプリチャージ信号の電圧を均一
にすることができる。According to the driving method of the active matrix display device described in claim 5, when a precharge signal is separately supplied between the signal lines prior to the supply of the video signal, the supply of the precharge signal is performed. Since the time is set to a predetermined time or more, even if the phase of the precharge signal is shifted, the voltage of the precharge signal charged and discharged to each signal line can be made uniform.
【図1】実施の形態におけるアクティブマトリクス表示
装置の構成を示す回路図である。FIG. 1 is a circuit diagram illustrating a configuration of an active matrix display device according to an embodiment.
【図2】プリチャージ回路14の構成を示す図である。FIG. 2 is a diagram showing a configuration of a precharge circuit 14.
【図3】アクティブマトリクス表示装置におけるプリチ
ャージ信号、信号線の電圧波形を示すタイミングチャー
トである。FIG. 3 is a timing chart showing a precharge signal and a voltage waveform of a signal line in the active matrix display device.
【図4】従来のアクティブマトリクス表示装置における
プリチャージ信号、信号線の電圧波形を示すタイミング
チャートである。FIG. 4 is a timing chart showing a precharge signal and a voltage waveform of a signal line in a conventional active matrix display device.
1……アクティブマトリクス表示装置、14……プリチ
ャージ回路、25……対向電極線、X……ゲート線、Y
……信号線。1 Active matrix display device, 14 Precharge circuit, 25 Counter electrode line, X Gate line, Y
……Signal line.
Claims (5)
のゲート線と、列状の信号線と、該ゲート線および該信
号線の交差部にそれぞれゲート電極およびソース電極が
接続された画素トランジスタと、該画素トランジスタの
ドレイン電極に一方の端子が接続された画素と、該画素
の他方の端子が一行分共通に接続された対向電極線と、
各ゲート線を順次走査し、一水平期間毎に一行分の前記
画素トランジスタを選択する垂直走査回路と、前記一水
平期間内で前記信号線を順次選択し、該選択された信号
線に前記映像信号を供給する水平走査回路とを備え、 前記選択された画素トランジスタにより駆動された画素
に前記信号線に供給された映像信号を書き込むアクティ
ブマトリクス表示装置において、 前記映像信号の供給に先行してプリチャージ信号を前記
信号線間で別々に供給する際、該プリチャージ信号の供
給時間を所定時間以上に設定するプリチャージ回路を備
えたことを特徴とするアクティブマトリクス表示装置。A video signal inputting a video signal, a row-shaped gate line, a column-shaped signal line, and a pixel having a gate electrode and a source electrode connected to an intersection of the gate line and the signal line, respectively. A transistor, a pixel in which one terminal is connected to a drain electrode of the pixel transistor, and a counter electrode line in which the other terminal of the pixel is commonly connected to one row,
A vertical scanning circuit that sequentially scans each gate line and selects one row of the pixel transistors every one horizontal period; and sequentially selects the signal lines within the one horizontal period, and displays the image on the selected signal line. A horizontal scanning circuit for supplying a signal, wherein the active matrix display device writes a video signal supplied to the signal line to a pixel driven by the selected pixel transistor. An active matrix display device comprising: a precharge circuit that sets a supply time of the precharge signal to a predetermined time or more when a charge signal is separately supplied between the signal lines.
号線に対して前記プリチャージ信号の供給あるいは停止
を切り替える切替回路を備えたことを特徴とする請求項
1記載のアクティブマトリクス表示装置。2. The active matrix display device according to claim 1, wherein the precharge circuit includes a switching circuit for switching supply or stop of the precharge signal to some of the signal lines.
プリチャージ信号に起因する前記対向電極線または前記
ゲート線の電圧変動が減衰するまでに要する時間である
ことを特徴とする請求項1記載のアクティブマトリクス
表示装置。3. The method according to claim 1, wherein the predetermined time is a time required until a voltage fluctuation of the counter electrode line or the gate line caused by a precharge signal supplied to the signal line is attenuated. The active matrix display device according to the above.
の端部にスイッチング素子を設け、該スイッチング素子
を開閉することにより前記信号線に前記プリチャージ信
号を供給することを特徴とする請求項1記載のアクティ
ブマトリクス表示装置。4. The precharge circuit according to claim 1, wherein a switching element is provided at an end of each of the signal lines, and the precharge signal is supplied to the signal line by opening and closing the switching element. 2. The active matrix display device according to 1.
のゲート線と、列状の信号線と、該ゲート線および該信
号線の交差部にそれぞれゲート電極およびソース電極が
接続された画素トランジスタと、該画素トランジスタの
ドレイン電極に一方の端子が接続された画素と、該画素
の他方の端子が一行分共通に接続された対向電極線と、
各ゲート線を順次走査し、一水平期間毎に一行分の前記
画素トランジスタを選択する垂直走査回路と、前記一水
平期間内で前記信号線を順次選択し、該選択された信号
線に前記映像信号を供給する水平走査回路とを備え、 前記選択された画素トランジスタにより駆動された画素
に前記信号線に供給された映像信号を書き込むアクティ
ブマトリクス表示装置の駆動方法において、 前記映像信号の供給に先行してプリチャージ信号を前記
信号線間で別々に供給する際、該プリチャージ信号の供
給時間を所定時間以上に設定することを特徴とするアク
ティブマトリクス表示装置の駆動方法。5. A pixel in which a video signal is input, a row-shaped gate line, a column-shaped signal line, and a gate electrode and a source electrode connected to an intersection of the gate line and the signal line, respectively. A transistor, a pixel in which one terminal is connected to a drain electrode of the pixel transistor, and a counter electrode line in which the other terminal of the pixel is commonly connected to one row,
A vertical scanning circuit that sequentially scans each gate line and selects one row of the pixel transistors every one horizontal period; and sequentially selects the signal lines within the one horizontal period, and displays the image on the selected signal line. A horizontal scanning circuit for supplying a signal, wherein a video signal supplied to the signal line is written to a pixel driven by the selected pixel transistor. And supplying a precharge signal to the signal lines separately, wherein the supply time of the precharge signal is set to a predetermined time or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31324596A JP3666148B2 (en) | 1996-11-25 | 1996-11-25 | Active matrix display device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31324596A JP3666148B2 (en) | 1996-11-25 | 1996-11-25 | Active matrix display device and driving method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10153984A true JPH10153984A (en) | 1998-06-09 |
JP3666148B2 JP3666148B2 (en) | 2005-06-29 |
Family
ID=18038874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31324596A Expired - Fee Related JP3666148B2 (en) | 1996-11-25 | 1996-11-25 | Active matrix display device and driving method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3666148B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7446744B2 (en) | 2002-11-15 | 2008-11-04 | Koninklijke Philips Electronics N.V. | Display device with pre-charging arrangement |
CN110767153A (en) * | 2019-11-08 | 2020-02-07 | 深圳市德普微电子有限公司 | Pre-charging method of LED display screen |
-
1996
- 1996-11-25 JP JP31324596A patent/JP3666148B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7446744B2 (en) | 2002-11-15 | 2008-11-04 | Koninklijke Philips Electronics N.V. | Display device with pre-charging arrangement |
CN110767153A (en) * | 2019-11-08 | 2020-02-07 | 深圳市德普微电子有限公司 | Pre-charging method of LED display screen |
CN110767153B (en) * | 2019-11-08 | 2020-11-27 | 四川遂宁市利普芯微电子有限公司 | Pre-charging method of LED display screen |
Also Published As
Publication number | Publication date |
---|---|
JP3666148B2 (en) | 2005-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3451717B2 (en) | Active matrix display device and driving method thereof | |
US5686936A (en) | Active matrix display device and method therefor | |
JP3424387B2 (en) | Active matrix display device | |
US6744417B2 (en) | Display device and method for driving the same | |
EP0848368B1 (en) | Crosstalk reduction in active-matrix display | |
JP2505864B2 (en) | Crosstalk reduction method and device for display | |
US7126574B2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
US5708454A (en) | Matrix type display apparatus and a method for driving the same | |
KR100759972B1 (en) | Liquid crystal display device and driving apparatus and method therefor | |
KR950003345B1 (en) | Loquid crystal display apparatus | |
JP2002149127A (en) | Liquid crystal display device and drive control method therefor | |
JP3633151B2 (en) | Active matrix display device and driving method thereof | |
JP3666147B2 (en) | Active matrix display device | |
JP3424302B2 (en) | Liquid crystal display | |
JPH02210985A (en) | Drive circuit for matrix type liquid crystal display device | |
JP3666161B2 (en) | Active matrix display device | |
US6593905B1 (en) | Liquid crystal display panel and the control method thereof | |
JP3341530B2 (en) | Active matrix display device | |
JP3666148B2 (en) | Active matrix display device and driving method thereof | |
KR20020056706A (en) | Method of driving scanning non-sequential of lcd | |
US6518947B1 (en) | LCD column driving apparatus and method | |
JPH0364791A (en) | Tft liquid crystal display device | |
JP2002132227A (en) | Display device and driving method for the same | |
JPH05134631A (en) | Driving circuit for liquid crystal display element | |
JPH1173171A (en) | Driving circuit for liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20041122 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Written amendment |
Effective date: 20050214 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050328 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080415 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090415 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090415 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100415 |
|
LAPS | Cancellation because of no payment of annual fees |