JPH10135815A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH10135815A
JPH10135815A JP8282722A JP28272296A JPH10135815A JP H10135815 A JPH10135815 A JP H10135815A JP 8282722 A JP8282722 A JP 8282722A JP 28272296 A JP28272296 A JP 28272296A JP H10135815 A JPH10135815 A JP H10135815A
Authority
JP
Japan
Prior art keywords
circuit
temperature
input
output
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8282722A
Other languages
Japanese (ja)
Inventor
Toshiyuki Kasai
利幸 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8282722A priority Critical patent/JPH10135815A/en
Publication of JPH10135815A publication Critical patent/JPH10135815A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve noise immunity of the semiconductor integrated circuit at a low temperature. SOLUTION: The integrated circuit device is provided with a temperature sensing circuit 16 that senses ambient temperature and provides an output of a signal different between high and low temperatures, a 1st output circuit 18 used when the ambient temperature is high, a 2nd output circuit 19 whose current supply capability is smaller than that of the 1st output circuit 18 and that is used when the ambient temperature is low, and an output circuit selection circuit 17 whose operation is controlled by the temperature sensing circuit 16 and that selects the 1st output circuit 18 or the 2nd output circuit 19. Since the 2nd output circuit 19 whose current supply capability is small at a low temperature, a problem that power noise is increased at a low temperature more than that at a high temperature is prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体集積装置に関
し、特に広温度範囲での動作を保証する半導体記憶装置
(以下、「半導体メモリ」という)における出力部及び
入力部に関わるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated device, and more particularly to an output section and an input section of a semiconductor memory device (hereinafter, referred to as "semiconductor memory") which guarantees operation in a wide temperature range.

【0002】[0002]

【従来の技術】一般に、半導体メモリはそれぞれ動作保
証温度が規定されており、なかには例えば摂氏−40度
から85度までというように広温度範囲での動作を保証
するものもある。広温度範囲での動作を保証する半導体
メモリにおいては、後述するように出力部で発生した電
源ノイズによって入力部が誤動作を起こすという問題が
深刻となる。
2. Description of the Related Art Generally, each semiconductor memory has a specified operation guarantee temperature. Some of the semiconductor memories guarantee operation in a wide temperature range, for example, from -40 degrees Celsius to 85 degrees Celsius. In a semiconductor memory that guarantees operation in a wide temperature range, the problem that the input unit malfunctions due to power supply noise generated in the output unit becomes serious as described later.

【0003】半導体メモリにおける従来の出力部の一例
を図8に示す。図8における7、8はPチャネルトラン
ジスタ、9、10はNチャネルトランジスタ、15は出
力端子、14は第1の内部回路であり、51を従来の出
力回路と呼ぶ。
FIG. 8 shows an example of a conventional output section in a semiconductor memory. 8, 7 and 8 are P-channel transistors, 9 and 10 are N-channel transistors, 15 is an output terminal, 14 is a first internal circuit, and 51 is called a conventional output circuit.

【0004】図8の回路動作を説明する。第1の内部回
路14から出力されるデータを受けて従来の出力回路5
1はハイレベル(以下、「H」という。)またはローレ
ベル(以下、「L」という。)データを出力端子15に
送る。一般に従来の出力回路51から出力端子15への
データ転送を高速に行うために従来の出力回路51の電
流駆動能力は大きく設定してある。ここで、従来の出力
回路51の出力がHからLまたはその逆に急激に変化し
た時、回路内に瞬間的に大電流が流れ、電源配線の抵抗
やインダクタンスの影響によって電源ノイズが発生す
る。低温時は高温時に比べて前記大電流の時間変化量が
大きくなり、電源配線の抵抗やインダクタンスの影響か
ら電源ノイズはさらに大きくなる。電源ノイズを小さく
するには従来の出力回路51の電流駆動能力を小さくす
れば良いが、電流駆動能力を小さくしてしまうとアクセ
スタイムが遅くなってしまう。
[0004] The circuit operation of FIG. 8 will be described. The conventional output circuit 5 receives data output from the first internal circuit 14 and receives the data.
1 sends high level (hereinafter, referred to as “H”) or low level (hereinafter, referred to as “L”) data to the output terminal 15. Generally, in order to transfer data from the conventional output circuit 51 to the output terminal 15 at high speed, the current driving capability of the conventional output circuit 51 is set to be large. Here, when the output of the conventional output circuit 51 suddenly changes from H to L or vice versa, a large current flows instantaneously in the circuit, and power supply noise is generated due to the influence of the resistance and inductance of the power supply wiring. When the temperature is low, the time variation of the large current is large as compared with the high temperature, and the power noise is further increased due to the influence of the resistance and inductance of the power wiring. The power supply noise can be reduced by reducing the current driving capability of the conventional output circuit 51. However, if the current driving capability is reduced, the access time becomes longer.

【0005】次に半導体メモリにおける従来の入力部の
一例を図9に示す。図9における24はPチャネルトラ
ンジスタ、25はNチャネルトランジスタ、30は入力
端子、38は第2の内部回路であり、31を第1の入力
回路と呼ぶ。
Next, FIG. 9 shows an example of a conventional input section in a semiconductor memory. In FIG. 9, 24 is a P-channel transistor, 25 is an N-channel transistor, 30 is an input terminal, 38 is a second internal circuit, and 31 is called a first input circuit.

【0006】図9の回路動作を説明する。入力端子30
に与えられる入力信号を受けて第1の入力回路31がH
またはLデータを出力しそのデータが第2の内部回路3
8に送られる。第1の入力回路31は入力信号がハイレ
ベルかローレベルかを判定する判定レベル(以下、「ロ
ジックレベル」という)を持っており、入力端子30に
与えられる入力信号とロジックレベルとの比較によって
第2の内部回路38への出力データを決定する。ここ
で、例えばある基準電位を供給する配線の電位が前記図
8の従来の出力回路51に流れる大電流の影響で一定期
間だけ基準電位よりも高い電位となった時(以下、この
状態を「高電位ノイズ発生状態」と呼ぶ。また、逆に基
準電位を供給する配線の電位が前記大電流の影響で一定
期間だけ基準電位よりも低い電位となった状態を「低電
位ノイズ発生状態」と呼ぶ)、第1の入力回路31のロ
ジックレベルは高い方向に移動する。そのため、入力端
子30にHデータを入力した場合でも第1の入力回路3
1がそれを誤ってLデータと認識するという誤動作が起
きる場合がある。前述したように低温時には高温時に比
べて電源ノイズがさらに大きくなるので第1の入力回路
31のロジックレベルは一層大きく変動し、入力信号の
誤認という誤動作を起こす危険性が高くなる。
The operation of the circuit shown in FIG. 9 will be described. Input terminal 30
Receiving the input signal supplied to the first input circuit 31
Alternatively, L data is output and the data is output to the second internal circuit 3
8 The first input circuit 31 has a determination level (hereinafter, referred to as “logic level”) for determining whether the input signal is at a high level or a low level, and compares the logic level with the input signal supplied to the input terminal 30. The output data to the second internal circuit 38 is determined. Here, for example, when the potential of a wiring for supplying a certain reference potential becomes higher than the reference potential for a certain period due to the effect of a large current flowing through the conventional output circuit 51 in FIG. On the other hand, a state in which the potential of the wiring supplying the reference potential is lower than the reference potential for a certain period due to the effect of the large current is referred to as a "low potential noise occurrence state". ), The logic level of the first input circuit 31 moves in a higher direction. Therefore, even when H data is input to the input terminal 30, the first input circuit 3
1 may mistakenly recognize it as L data. As described above, the power supply noise at the low temperature is larger than that at the high temperature, so that the logic level of the first input circuit 31 fluctuates much more and the risk of erroneous recognition of the input signal increases.

【0007】[0007]

【発明が解決しようとする課題】以上のように、従来の
出力回路においては、低温時は高温時に比べて電源ノイ
ズが大きくなってしまうという問題があり、従来の入力
回路においては、高温時に比べて低温時には電源ノイズ
が大きくなるためロジックレベルが一層大きく変動し、
入力信号の誤認という誤動作を起こしやすいという問題
があった。
As described above, in the conventional output circuit, there is a problem that the power supply noise is larger at low temperatures than at high temperatures. At low temperatures, the power supply noise increases, so the logic level fluctuates further,
There has been a problem that a malfunction such as erroneous recognition of an input signal is likely to occur.

【0008】本発明は前記問題を解決するためのもの
で、半導体集積装置における低温時のノイズ耐圧を向上
させることを目的とする。
An object of the present invention is to solve the above-mentioned problem, and it is an object of the present invention to improve a low-temperature noise withstand voltage in a semiconductor integrated device.

【0009】[0009]

【課題を解決するための手段】本発明の請求項1記載の
半導体集積装置は、出力回路を有する半導体集積装置に
おいて、周囲温度を検知する温度検知回路と、該検知さ
れた周囲温度が所定の温度よりも高いときに選択される
高温用出力回路と、該検知された周囲温度が所定の温度
よりも低いときに選択される低温用出力回路と、前記温
度検知回路が出力する検知信号に基づいて前記高温用出
力回路または前記低温用出力回路を選択する出力回路選
択回路とを備え、前記周囲温度に応じて選択された出力
回路から出力がなされる。
According to a first aspect of the present invention, in a semiconductor integrated device having an output circuit, a temperature detecting circuit for detecting an ambient temperature, and the detected ambient temperature is a predetermined value. A high-temperature output circuit selected when the temperature is higher than a temperature, a low-temperature output circuit selected when the detected ambient temperature is lower than a predetermined temperature, and a detection signal output from the temperature detection circuit. And an output circuit selecting circuit for selecting the high-temperature output circuit or the low-temperature output circuit, and an output is made from the output circuit selected according to the ambient temperature.

【0010】係る構成により、本発明は、低温時には高
温時に比べて電流供給能力が小さい出力回路を使用する
ので、高温時に比べて低温時に電源ノイズが大きくなる
という問題を防ぐことができる。
With such a configuration, the present invention uses an output circuit having a smaller current supply capability at low temperatures than at high temperatures, so that it is possible to prevent a problem that power supply noise increases at low temperatures as compared with high temperatures.

【0011】本発明の請求項2記載の半導体集積装置
は、請求項1記載の半導体集積装置において、前記高温
用出力回路の駆動能力と低温用出力回路の駆動能力とが
異なる。
A semiconductor integrated device according to a second aspect of the present invention is different from the semiconductor integrated device according to the first aspect in that the driving capability of the high-temperature output circuit is different from the driving capability of the low-temperature output circuit.

【0012】本発明の請求項6記載の半導体集積装置
は、請求項2記載の半導体集積装置において、前記駆動
能力は電流駆動能力であることを特徴とする。
According to a sixth aspect of the present invention, in the semiconductor integrated device according to the second aspect, the driving capability is a current driving capability.

【0013】係る構成により、請求項1ないし2又は6
記載の本発明は、低温時には高温時に比べて電流供給能
力が小さい出力回路を使用するので、高温時に比べて低
温時に電源ノイズが大きくなるという問題を防ぐことが
できる。
According to the above construction, the first, second or sixth aspect of the present invention is provided.
Since the present invention uses an output circuit having a lower current supply capability at low temperatures than at high temperatures, it is possible to prevent a problem that power supply noise increases at low temperatures as compared with high temperatures.

【0014】本発明の請求項3記載の半導体集積装置
は、入力回路を有する半導体集積装置において、周囲温
度を検知する温度検知回路と、該検知された周囲温度が
所定の温度よりも高いときに選択される高温用入力回路
と、該検知された周囲温度が所定の温度よりも低いとき
に選択される低温用入力回路と、前記温度検知回路が出
力する検知信号に基づいて前記高温用入力回路または前
記低温用入力回路を選択する入力回路選択回路とを備
え、前記周囲温度に応じて選択された入力回路へ信号入
力がなされる。
According to a third aspect of the present invention, in a semiconductor integrated device having an input circuit, a temperature detecting circuit for detecting an ambient temperature is provided when the detected ambient temperature is higher than a predetermined temperature. A high-temperature input circuit selected, a low-temperature input circuit selected when the detected ambient temperature is lower than a predetermined temperature, and the high-temperature input circuit based on a detection signal output by the temperature detection circuit. Alternatively, an input circuit selection circuit for selecting the low-temperature input circuit is provided, and a signal is input to an input circuit selected according to the ambient temperature.

【0015】本発明の請求項4記載の半導体集積装置
は、請求項3記載の半導体集積装置において、前記高温
用入力回路の判定レベルと低温用入力回路の判定レベル
とが異なる。
According to a fourth aspect of the present invention, in the semiconductor integrated device according to the third aspect, the judgment level of the input circuit for high temperature is different from the judgment level of the input circuit for low temperature.

【0016】係る構成により、請求項3ないし4記載の
本発明は、低温時には高温時と比べてロジックレベルを
変えた入力回路を用いることができる。高電位ノイズの
影響が心配な時は低温時に使用する入力回路のロジック
レベルを低く、低電位ノイズの影響が心配な時は低温時
に使用する入力回路のロジックレベルを高く設定するこ
とで、低温時における電源ノイズに起因した入力信号の
誤認という誤動作を起こしにくくできる。
With this configuration, the present invention according to claims 3 and 4 can use an input circuit whose logic level is changed at a low temperature compared to a high temperature. If the effect of high-potential noise is a concern, lower the logic level of the input circuit used at low temperatures.If you are concerned about the effect of low-potential noise, set the logic level of the input circuit to be used at low temperatures higher. Erroneous recognition of the input signal caused by the power supply noise in the first embodiment.

【0017】本発明の請求項5記載の半導体集積装置
は、周囲温度を検知する温度検知回路と、該検知された
周囲温度が所定の温度よりも高いときに選択される高温
用出力回路と、該検知された周囲温度が所定の温度より
も低いときに選択される低温用出力回路と、前記温度検
知回路が出力する検知信号に基づいて前記高温用出力回
路または前記低温用出力回路を選択する出力回路選択回
路と、該検知された周囲温度が所定の温度よりも高いと
きに選択される高温用入力回路と、該検知された周囲温
度が所定の温度よりも低いときに選択される低温用入力
回路と、前記温度検知回路が出力する検知信号に基づい
て前記高温用入力回路または前記低温用入力回路を選択
する入力回路選択回路とを備え、前記周囲温度に応じて
選択された入力回路へ信号入力がなされ、前記周囲温度
に応じて選択された出力回路から信号出力がなされる。
According to a fifth aspect of the present invention, there is provided a semiconductor integrated device, comprising: a temperature detecting circuit for detecting an ambient temperature; an output circuit for high temperature selected when the detected ambient temperature is higher than a predetermined temperature; A low-temperature output circuit selected when the detected ambient temperature is lower than a predetermined temperature; and selecting the high-temperature output circuit or the low-temperature output circuit based on a detection signal output by the temperature detection circuit. An output circuit selection circuit, a high temperature input circuit selected when the detected ambient temperature is higher than a predetermined temperature, and a low temperature input circuit selected when the detected ambient temperature is lower than a predetermined temperature An input circuit, comprising: an input circuit selection circuit that selects the high-temperature input circuit or the low-temperature input circuit based on a detection signal output by the temperature detection circuit, and an input circuit selected according to the ambient temperature. Signal input is made, the signal output is made from the output circuit selected according to the ambient temperature.

【0018】係る構成により、請求項5記載の本発明
は、例えば低温時に電源ノイズの増大を抑えた後もなお
電源ノイズが残った場合にロジックレベルを変えた入力
回路を用いて誤動作を防ぐことが可能となるので、どち
らか一方だけの構成よりも電源ノイズ耐圧がさらに増し
て、装置の信頼性は一層高まる。
With this configuration, according to the present invention, for example, when power supply noise remains even after the increase in power supply noise is suppressed at a low temperature, malfunction is prevented by using an input circuit with a changed logic level when power supply noise remains. Therefore, the power supply noise withstand voltage is further increased as compared with the configuration using only one of them, and the reliability of the device is further improved.

【0019】[0019]

【発明の実施の形態】本発明の半導体集積装置について
図面を用いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor integrated device according to the present invention will be described with reference to the drawings.

【0020】図1に本発明の半導体集積装置の第1の実
施の形態である出力部の一例を示す。図1における1は
拡散抵抗、2はポリシリコン抵抗、12はNチャネルト
ランジスタ、11はPチャネルトランジスタ、3、4、
5、6、13はインバータ回路、20、22はNAND
回路、21、23はNOR回路であり、16を温度検知
回路、17を出力回路選択回路、18を第1の出力回
路、19を第2の出力回路と呼ぶ。また、図1において
従来例を示した図8と同じ符号の素子は、図8のものと
同一素子である。図1における新規要素について以下に
説明する。
FIG. 1 shows an example of an output unit according to a first embodiment of the semiconductor integrated device of the present invention. In FIG. 1, 1 is a diffusion resistance, 2 is a polysilicon resistance, 12 is an N-channel transistor, 11 is a P-channel transistor, 3, 4,.
5, 6, and 13 are inverter circuits, and 20, 22 are NAND circuits.
Circuits, 21 and 23 are NOR circuits, 16 is a temperature detection circuit, 17 is an output circuit selection circuit, 18 is a first output circuit, and 19 is a second output circuit. In FIG. 1, elements having the same reference numerals as those in FIG. 8 showing the conventional example are the same as those in FIG. The new elements in FIG. 1 will be described below.

【0021】図1の温度検知回路16は、周囲温度を検
知して高温時と低温時で別データを出力する機能を持
つ。ここで、拡散抵抗1とポリシリコン抵抗2の温度依
存性を図6に示す。拡散抵抗1は温度が低くなればなる
ほど抵抗値も低くなるのに対し、ポリシリコン抵抗2は
温度による抵抗値の変化はほとんど起こらない。図6の
特性を利用して、図1のインバータ5の出力を図7に示
すように低温側と高温側の境界である温度(Tc)にお
いて切り換えるように拡散抵抗1及びポリシリコン抵抗
2の値を設定する。図1においては、温度検知回路16
を拡散抵抗1とポリシリコン抵抗2で構成したが、トラ
ンジスタやダイオードなどその他の抵抗素子によっても
同様の機能を持たせることができる。
The temperature detecting circuit 16 shown in FIG. 1 has a function of detecting the ambient temperature and outputting different data at a high temperature and at a low temperature. Here, the temperature dependence of the diffusion resistance 1 and the polysilicon resistance 2 is shown in FIG. The resistance value of the diffusion resistor 1 decreases as the temperature decreases, whereas the resistance value of the polysilicon resistor 2 hardly changes with temperature. Using the characteristics of FIG. 6, the values of the diffusion resistance 1 and the polysilicon resistance 2 are changed so that the output of the inverter 5 of FIG. Set. In FIG. 1, the temperature detection circuit 16
Is constituted by the diffused resistor 1 and the polysilicon resistor 2, but the same function can be provided by other resistive elements such as transistors and diodes.

【0022】図1の出力回路選択回路17は、温度検知
回路16からの信号により高温時には第1の出力回路1
8に、低温時には第2の出力回路19に第1の内部回路
14からの信号を送る機能を持つ。
The output circuit selection circuit 17 shown in FIG.
8 has a function of sending a signal from the first internal circuit 14 to the second output circuit 19 when the temperature is low.

【0023】図1の第1の出力回路18は高温時に選択
使用される出力回路で、トランジスタ7、8、9、10
によって構成されている。ここで、第1の出力回路18
の電流駆動能力は図8の従来の出力回路51と同等であ
る。
The first output circuit 18 shown in FIG. 1 is an output circuit selectively used at a high temperature, and includes transistors 7, 8, 9, 10
It is constituted by. Here, the first output circuit 18
Has the same current driving capability as that of the conventional output circuit 51 of FIG.

【0024】図1の第2の出力回路19は低温時に選択
使用される出力回路である。図1における11、12は
第1の入力回路18を示した7、9と同一のものであ
る。そのため、第2の出力回路19は第1の出力回路1
8に比べて電流駆動能力を小さくしておく。ただし、第
2の出力回路19の電流駆動能力を小さくする方法は、
図1で示したトランジスタ数を変えるという方法に限定
されず、例えばトランジスタのしきい値電圧を変えるな
ど、他の方法でも良い。
The second output circuit 19 in FIG. 1 is an output circuit selectively used at a low temperature. Reference numerals 11 and 12 in FIG. 1 are the same as reference numerals 7 and 9 showing the first input circuit 18. Therefore, the second output circuit 19 is connected to the first output circuit 1
8, the current driving capability is made smaller. However, a method for reducing the current driving capability of the second output circuit 19 is as follows.
The method is not limited to the method of changing the number of transistors shown in FIG. 1, but may be another method such as changing the threshold voltage of the transistor.

【0025】次に図1の回路動作を説明する。周囲温度
がTcよりも高い時は、温度検知回路16は高温状態を
検知してHデータを出力回路選択回路17に送る。これ
によりNAND回路22はHを、NOR回路23がLを
出力するので、トランジスタ11、12はオフ状態とな
る。この時第1の内部回路14からHまたはLの信号が
インバータ13を介してNAND回路20及びNOR回
路21に送られた場合、第1の出力回路18から出力端
子15にHまたはLのデータが送られる。第1の出力回
路18の電流駆動能力は図8の従来の出力回路51と同
等であるので、高温時の動作は図8と同様となる。
Next, the operation of the circuit shown in FIG. 1 will be described. When the ambient temperature is higher than Tc, the temperature detection circuit 16 detects the high temperature state and sends H data to the output circuit selection circuit 17. As a result, the NAND circuit 22 outputs H and the NOR circuit 23 outputs L, so that the transistors 11 and 12 are turned off. At this time, when an H or L signal is sent from the first internal circuit 14 to the NAND circuit 20 and the NOR circuit 21 via the inverter 13, H or L data is output from the first output circuit 18 to the output terminal 15. Sent. Since the current driving capability of the first output circuit 18 is equivalent to that of the conventional output circuit 51 of FIG. 8, the operation at high temperature is the same as that of FIG.

【0026】一方、周囲温度がTcより低い時は、温度
検知回路16は低温状態を検知してLデータを出力回路
選択回路17に送る。これによりNAND回路20はH
を、NOR回路21がLを出力するので、トランジスタ
7、8、9、10はオフ状態となる。この時第1の内部
回路14からHまたはLの信号がインバータ13を介し
てNAND回路22及びNOR回路23に送られた場
合、第2の出力回路19から出力端子15にHまたはL
のデータが送られる。
On the other hand, when the ambient temperature is lower than Tc, the temperature detecting circuit 16 detects a low temperature state and sends L data to the output circuit selecting circuit 17. As a result, the NAND circuit 20
And the NOR circuit 21 outputs L, so that the transistors 7, 8, 9, and 10 are turned off. At this time, when an H or L signal is sent from the first internal circuit 14 to the NAND circuit 22 and the NOR circuit 23 via the inverter 13, the H or L signal is sent from the second output circuit 19 to the output terminal 15.
Is sent.

【0027】ここで、出力端子15のデータがHからL
またはその逆に急激に変化し電源ノイズが発生した時、
従来例を示した図8の回路の場合には前述したように低
温時には高温時よりも大きな電源ノイズが発生する。一
方、本発明を示した図1の回路の場合、低温時には電流
駆動能力が小さい第2の出力回路19を使用するので、
低温時に電源ノイズが大きくなるという問題を防ぐこと
ができる。
Here, the data at the output terminal 15 changes from H to L
Or conversely, when power supply noise occurs due to a sudden change,
In the case of the circuit of FIG. 8 showing a conventional example, as described above, a larger power supply noise occurs at low temperatures than at high temperatures. On the other hand, in the case of the circuit of FIG. 1 showing the present invention, since the second output circuit 19 having a small current driving capability is used at a low temperature,
The problem that power supply noise increases at low temperatures can be prevented.

【0028】図4に本発明の第1の実施の形態の他の例
を示す。図4において41はPチャネルトランジスタ、
42、45はNチャネルトランジスタ、43はNAND
回路、44はインバータ回路である。
FIG. 4 shows another example of the first embodiment of the present invention. In FIG. 4, 41 is a P-channel transistor,
42 and 45 are N-channel transistors, 43 is a NAND
The circuit 44 is an inverter circuit.

【0029】図4の回路動作を説明する。周囲温度がT
cよりも高い時は、温度検知回路16は高温状態を検知
してHデータをNAND回路43に送る。この状態でト
ランジスタ42のゲート入力がHとなった時、NAND
回路43はLを出力するのでトランジスタ45がオン状
態となり、出力端子15に接地電位が供給される。一
方、周囲温度がTcより低い時は、温度検知回路16は
低温状態を検知してLデータをNAND回路43に送
る。これによりNAND回路43はHを出力するのでト
ランジスタ45はオフ状態となる。したがって周囲温度
がTcよりも低い時は周囲温度がTcよりも高い時に比
べて接地電位の供給能力が低下することになる。つま
り、図4の回路においては、トランジスタ41、42、
45で構成する出力回路が図1における第1の出力回路
18と同様の役割を果たし、トランジスタ41、42で
構成する出力回路が図1における第2の出力回路19と
同様の役割を果たし、NAND回路43とインバータ回
路44が図1における出力回路選択回路17と同様の役
割を果たすことになる。
The operation of the circuit shown in FIG. 4 will be described. Ambient temperature is T
When the temperature is higher than c, the temperature detection circuit 16 detects the high temperature state and sends H data to the NAND circuit 43. When the gate input of the transistor 42 becomes H in this state, the NAND
Since the circuit 43 outputs L, the transistor 45 is turned on, and the ground potential is supplied to the output terminal 15. On the other hand, when the ambient temperature is lower than Tc, the temperature detection circuit 16 detects a low temperature state and sends L data to the NAND circuit 43. As a result, the NAND circuit 43 outputs H, so that the transistor 45 is turned off. Therefore, when the ambient temperature is lower than Tc, the supply capability of the ground potential is lower than when the ambient temperature is higher than Tc. That is, in the circuit of FIG.
The output circuit composed of 45 plays the same role as the first output circuit 18 in FIG. 1, the output circuit composed of the transistors 41 and 42 plays the same role as the second output circuit 19 in FIG. The circuit 43 and the inverter circuit 44 play the same role as the output circuit selection circuit 17 in FIG.

【0030】ここで、出力端子15のデータがHからL
またはその逆に急激に変化し電源ノイズが発生した時、
低温時にはトランジスタ45をオフ状態とすることで出
力回路の電流駆動能力を小さくして、低温時に電源ノイ
ズが大きくなるという問題を防ぐ。図4の回路は図1の
回路と同様の機能を少ない素子数で実現できる。
Here, the data at the output terminal 15 changes from H to L
Or conversely, when power supply noise occurs due to a sudden change,
At a low temperature, the transistor 45 is turned off to reduce the current driving capability of the output circuit, thereby preventing a problem that power supply noise increases at a low temperature. The circuit of FIG. 4 can realize the same function as the circuit of FIG. 1 with a small number of elements.

【0031】本発明においては、高温時に比べて低温時
には出力回路の電流駆動能力を小さくしているのでアク
セスタイムが遅くなるという問題が懸念されるが、一般
に高温時に比べて低温時はアクセスタイムが速いので、
出力回路の電流駆動能力を小さくしても高温時よりアク
セスタイムが遅くなるということは起こらない。
In the present invention, since the current driving capability of the output circuit is made smaller at low temperatures than at high temperatures, there is a concern that the access time may be delayed. So fast
Even if the current driving capability of the output circuit is reduced, the access time does not become slower than at high temperatures.

【0032】図2に本発明の第2の実施の形態ある入力
部の一例を示す。図2における26、28、35、37
はPチャネルトランジスタ、27、34、36はNチャ
ネルトランジスタ、29はインバータ回路であり、32
を第2の入力回路、33を入力回路選択回路と呼ぶ。ま
た、図2において従来例を示した図9と同一符号の素子
は図9と同じ素子であり、温度検知回路16は図1と同
一のものである。図2における新規要素について以下に
説明する。
FIG. 2 shows an example of the input unit according to the second embodiment of the present invention. 26, 28, 35, 37 in FIG.
Is a P-channel transistor; 27, 34, and 36 are N-channel transistors; 29 is an inverter circuit;
Are referred to as a second input circuit, and 33 is referred to as an input circuit selection circuit. In FIG. 2, elements having the same reference numerals as in FIG. 9 showing the conventional example are the same as those in FIG. 9, and the temperature detecting circuit 16 is the same as in FIG. The new elements in FIG. 2 will be described below.

【0033】図2の入力回路制御回路33は、温度検知
回路16からの信号により高温時には第1の入力回路3
1からの信号を、低温時には第2の入力回路32からの
信号を第2の内部回路38に送る機能を持つものであ
る。
The input circuit control circuit 33 shown in FIG.
1 has a function of sending a signal from the second input circuit 32 to the second internal circuit 38 when the temperature is low.

【0034】図2の第2の入力回路32は低温時に選択
使用される入力回路である。第2の入力回路32は電源
電位を供給するPチャネルトランジスタ28を持ってい
るので、第1の入力回路31よりもロジックレベルが高
くなっている。ただし、入力端子30にHデータを入力
した場合に第2の入力回路32がそれをLデータと誤認
しない範囲でロジックレベルを高くする。第1の入力回
路31と第2の入力回路32のロジックレベルを変える
方法としては、図2で示したトランジスタを追加すると
いう方法に限定されず、例えばトランジスタのしきい値
電圧を変えるなど、他の方法でも良い。
The second input circuit 32 shown in FIG. 2 is an input circuit selectively used at a low temperature. Since the second input circuit 32 has the P-channel transistor 28 for supplying the power supply potential, the logic level is higher than that of the first input circuit 31. However, when H data is input to the input terminal 30, the logic level is raised within a range in which the second input circuit 32 does not mistakenly recognize it as L data. The method of changing the logic levels of the first input circuit 31 and the second input circuit 32 is not limited to the method of adding the transistor shown in FIG. 2, but may be, for example, changing the threshold voltage of the transistor. Method is also acceptable.

【0035】次に図2の回路動作を説明する。周囲温度
がTcより高い時は、温度検知回路16は高温状態を検
知してHデータを入力回路選択回路33に送る。これに
より入力回路選択回路33において34、35がオン状
態となり、36、37はオフ状態となるので第1の入力
回路31と第2の内部回路38が接続状態となる。この
とき第1の入力回路31及び第2の入力回路32は入力
端子30からの信号を受けてあるデータを出力するが、
第2の内部回路38には第1の入力回路31からのデー
タのみが送られる。すなわち、高温時は、従来回路であ
る図9と同様の動作を行う。一方、周囲温度がTcより
低い時は、温度検知回路16は低温状態を検知してLデ
ータを入力回路選択回路33に送る。これにより入力回
路選択回路33において34、35がオフ状態となり、
36、37はオン状態となるので第2の入力回路32と
第2の内部回路38が接続状態となる。このとき第1の
入力回路31及び第2の入力回路32は入力端子30か
らの信号を受けてあるデータを出力するが、第2の内部
回路38には第2の入力回路32からのデータのみが送
られる。
Next, the operation of the circuit shown in FIG. 2 will be described. When the ambient temperature is higher than Tc, the temperature detection circuit 16 detects the high temperature state and sends H data to the input circuit selection circuit 33. As a result, in the input circuit selection circuit 33, 34 and 35 are turned on, and 36 and 37 are turned off, so that the first input circuit 31 and the second internal circuit 38 are connected. At this time, the first input circuit 31 and the second input circuit 32 output certain data in response to a signal from the input terminal 30.
Only the data from the first input circuit 31 is sent to the second internal circuit 38. That is, at a high temperature, the same operation as that of the conventional circuit shown in FIG. 9 is performed. On the other hand, when the ambient temperature is lower than Tc, the temperature detection circuit 16 detects a low temperature state and sends L data to the input circuit selection circuit 33. As a result, in the input circuit selection circuit 33, 34 and 35 are turned off,
Since the switches 36 and 37 are turned on, the second input circuit 32 and the second internal circuit 38 are connected. At this time, the first input circuit 31 and the second input circuit 32 output certain data in response to the signal from the input terminal 30, but the second internal circuit 38 outputs only the data from the second input circuit 32. Is sent.

【0036】ここで、図2の入力部が動作している時に
電源線に低電位ノイズが発生した時、第1の入力回路3
1及び第2の入力回路32のロジックレベルは低い方向
に変動する。前述したように電源ノイズは高温時よりも
低温時のほうが大きくなるのでロジックレベルの降下は
低温時のほうが激しくなる。この時、入力端子30にL
データを入力した場合でもそれを誤ってHデータと認識
するという誤動作が起こりやすくなる。ところが、低温
時にはあらかじめロジックレベルを高く設定した第2の
入力回路32を使用するので、結果としてロジックレベ
ルの低下を防ぐことができる。したがって、入力端子3
0に与えられる入力信号を誤認するという誤動作を起こ
しにくくできる。
Here, when low-potential noise is generated in the power supply line while the input section of FIG. 2 is operating, the first input circuit 3
The logic levels of the first and second input circuits 32 change in a lower direction. As described above, the power supply noise is greater at low temperatures than at high temperatures, so the logic level drop is more severe at low temperatures. At this time, L
Even when data is input, an erroneous operation of erroneously recognizing it as H data is likely to occur. However, when the temperature is low, the second input circuit 32 whose logic level is set high in advance is used, so that the logic level can be prevented from lowering as a result. Therefore, input terminal 3
The malfunction of erroneously recognizing the input signal given to 0 can be suppressed.

【0037】図3に本発明の第2の実施の形態の入力部
の他の例を示す。図3における39はNチャネルトラン
ジスタであり、40を第3の入力回路と呼ぶ。また、図
3において図2と同一符号の素子については図2と同じ
ものである。図3における新規要素について以下に説明
する。
FIG. 3 shows another example of the input unit according to the second embodiment of the present invention. In FIG. 3, reference numeral 39 denotes an N-channel transistor, and reference numeral 40 denotes a third input circuit. In FIG. 3, elements having the same reference numerals as those in FIG. 2 are the same as those in FIG. The new elements in FIG. 3 will be described below.

【0038】図3の第3の入力回路40は低温時に選択
使用される入力回路である。第3の入力回路40は接地
電位を供給するNチャネルトランジスタ39を持ってい
るので、第1の入力回路31よりもロジックレベルが低
くなっている。ただし、入力端子30にLデータを入力
した場合に第3の入力回路40がそれをHデータと誤認
しない範囲でロジックレベルを低くしておく。第1の入
力回路31と第3の入力回路40のロジックレベルを変
える方法としては、図3で示したトランジスタを追加す
るという方法に限定されず、例えばトランジスタのしき
い値電圧を変えるなど、他の方法でも良い。
The third input circuit 40 shown in FIG. 3 is an input circuit selectively used at a low temperature. Since the third input circuit 40 has the N-channel transistor 39 for supplying the ground potential, the logic level is lower than that of the first input circuit 31. However, when L data is input to the input terminal 30, the logic level is kept low within a range where the third input circuit 40 does not mistakenly recognize it as H data. The method for changing the logic levels of the first input circuit 31 and the third input circuit 40 is not limited to the method of adding the transistor shown in FIG. 3, but may be, for example, changing the threshold voltage of the transistor. Method is also acceptable.

【0039】次に図3の回路動作を説明する。周囲温度
がTcより高い時は、温度検知回路16は高温状態を検
知してHデータを入力回路選択回路33に送る。これに
より入力回路選択回路33において34、35がオン状
態となり、36、37はオフ状態となるので第1の入力
回路31と第2の内部回路38が接続状態となる。この
とき第1の入力回路31及び第3の入力回路40は入力
端子30からの信号を受けてあるデータを出力するが、
第2の内部回路38には第1の入力回路31からのデー
タのみが送られる。すなわち、高温時は、従来回路であ
る図9と同様の動作を行う。一方、周囲温度がTcより
低い時は、温度検知回路16は低温状態を検知してLデ
ータを入力回路選択回路33に送る。これにより入力回
路選択回路33において34、35がオフ状態となり、
36、37はオン状態となるので第3の入力回路40と
第2の内部回路38が接続状態となる。このとき第1の
入力回路31及び第3の入力回路40は入力端子30か
らの信号を受けてあるデータを出力するが、第2の内部
回路38には第3の入力回路40からのデータのみが送
られる。
Next, the operation of the circuit shown in FIG. 3 will be described. When the ambient temperature is higher than Tc, the temperature detection circuit 16 detects the high temperature state and sends H data to the input circuit selection circuit 33. As a result, in the input circuit selection circuit 33, 34 and 35 are turned on, and 36 and 37 are turned off, so that the first input circuit 31 and the second internal circuit 38 are connected. At this time, the first input circuit 31 and the third input circuit 40 receive a signal from the input terminal 30 and output certain data.
Only the data from the first input circuit 31 is sent to the second internal circuit 38. That is, at a high temperature, the same operation as that of the conventional circuit shown in FIG. 9 is performed. On the other hand, when the ambient temperature is lower than Tc, the temperature detection circuit 16 detects a low temperature state and sends L data to the input circuit selection circuit 33. As a result, in the input circuit selection circuit 33, 34 and 35 are turned off,
Since the switches 36 and 37 are turned on, the third input circuit 40 and the second internal circuit 38 are connected. At this time, the first input circuit 31 and the third input circuit 40 output certain data in response to a signal from the input terminal 30, but the second internal circuit 38 outputs only data from the third input circuit 40. Is sent.

【0040】ここで、図3の入力部が動作している時に
電源線に高電位ノイズが発生した時、第1の入力回路3
1及び第3の入力回路40のロジックレベルは低い方向
に変動する。前述したように電源ノイズは高温時よりも
低温時のほうが大きくなるのでロジックレベルの上昇は
低温時のほうが激しくなる。この時、入力端子30にH
データを入力した場合でもそれを誤ってLデータと認識
するという誤動作が起こりやすくなる。ところが、低温
時にはあらかじめロジックレベルを低く設定した第3の
入力回路40を使用するので、結果としてロジックレベ
ルの上昇を防ぐことができる。したがって、入力端子3
0に与えられる入力信号を誤認するという誤動作を起こ
しにくくできる。
Here, when high potential noise is generated in the power supply line while the input section of FIG. 3 is operating, the first input circuit 3
The logic levels of the first and third input circuits 40 change in a lower direction. As described above, the power supply noise is greater at low temperatures than at high temperatures, so that the logic level rises more severely at low temperatures. At this time, H
Even when data is input, a malfunction of erroneously recognizing it as L data is likely to occur. However, when the temperature is low, since the third input circuit 40 in which the logic level is set low in advance is used, it is possible to prevent the logic level from rising as a result. Therefore, input terminal 3
The malfunction of erroneously recognizing the input signal given to 0 can be suppressed.

【0041】図5に本発明の第2の実施の形態の他の例
を示す。図5において46はPチャネルトランジスタ、
47、49、50はNチャネルトランジスタ、48はイ
ンバータ回路である。
FIG. 5 shows another example of the second embodiment of the present invention. In FIG. 5, 46 is a P-channel transistor,
47, 49 and 50 are N-channel transistors, and 48 is an inverter circuit.

【0042】図5の回路動作を説明する。周囲温度がT
cより高い時は、温度検知回路16は高温状態を検知し
てHデータをインバータ回路48に送る。これによりイ
ンバータ回路48はLを出力するのでトランジスタ49
がオフ状態となる。したがって、トランジスタ50はた
とえオン状態になっても第2の内部回路38に接地電位
を供給することはできない。一方、周囲温度がTcより
低い時は、温度検知回路16は低温状態を検知してLデ
ータをインバータ回路48に送る。これによりインバー
タ回路48はHを出力するのでトランジスタ49がオン
状態となる。この状態でトランジスタ50がオン状態に
なると第2の内部回路38に接地電位が供給される。し
たがって周囲温度がTcより低い時は周囲温度がTcよ
り高い時に比べてトランジスタ50が追加されることに
なり、結果としてトランジスタ46、47で構成される
入力回路に比べてロジックレベルは低くなる。すなわ
ち、トランジスタ46、47で構成される入力回路が図
3における第1の入力回路31と同様の役割を果たし、
トランジスタ46、47、50で構成される入力回路が
図3における第3の入力回路40と同様の役割を果た
し、インバータ回路48とトランジスタ49が入力回路
選択回路33と同様の役割を果たすことになる。
The operation of the circuit shown in FIG. 5 will be described. Ambient temperature is T
When the temperature is higher than c, the temperature detection circuit 16 detects the high temperature state and sends H data to the inverter circuit 48. As a result, the inverter circuit 48 outputs L, so that the transistor 49
Is turned off. Therefore, even if transistor 50 is turned on, it cannot supply the second internal circuit 38 with the ground potential. On the other hand, when the ambient temperature is lower than Tc, the temperature detection circuit 16 detects a low temperature state and sends L data to the inverter circuit 48. As a result, the inverter circuit 48 outputs H, so that the transistor 49 is turned on. When the transistor 50 is turned on in this state, the ground potential is supplied to the second internal circuit 38. Therefore, when the ambient temperature is lower than Tc, the transistor 50 is added as compared with when the ambient temperature is higher than Tc. As a result, the logic level is lower than that of the input circuit including the transistors 46 and 47. That is, the input circuit composed of the transistors 46 and 47 plays the same role as the first input circuit 31 in FIG.
The input circuit constituted by the transistors 46, 47 and 50 plays the same role as the third input circuit 40 in FIG. 3, and the inverter circuit 48 and the transistor 49 play the same role as the input circuit selection circuit 33. .

【0043】ここで、図5の入力部が動作している時に
電源線に高電位ノイズが発生した時、低温時にはあらか
じめ高温時よりもロジックレベルを低く設定した入力回
路、具体的にはトランジスタ46、47、50で構成す
る入力回路を使用するので、結果としてロジックレベル
の上昇を防ぐことができる。したがって、入力端子30
に与えられる入力信号の誤認を起こしにくくできる。図
5の回路は図3の回路と同様の機能を少ない素子数で実
現できる。
Here, when high potential noise is generated in the power supply line when the input section of FIG. 5 is operating, an input circuit in which the logic level is previously set lower at low temperatures than at high temperatures, specifically, a transistor 46 is used. , 47, and 50, the logic level can be prevented from rising as a result. Therefore, the input terminal 30
Erroneous recognition of the input signal given to The circuit of FIG. 5 can realize the same function as the circuit of FIG. 3 with a small number of elements.

【0044】また、本発明の第3の半導体集積装置は、
本発明の第1及び第2の半導体集積装置を複合させた構
成、つまり図1と図2または図1と図3を合わせた構成
とした。本発明の第3の半導体集積装置によれば例えば
低温時に図1の回路によって電源ノイズの増大を抑えた
後もなお電源ノイズが残った場合においても図2または
図3の回路によってロジックレベルを変えた入力回路を
用いて誤動作を防ぐことが可能となる。したがって、本
発明の第1の半導体集積装置または本発明の第2の半導
体集積装置を単独に使用する場合より更に電源ノイズに
強い回路が実現できる。
Further, the third semiconductor integrated device of the present invention comprises:
A configuration in which the first and second semiconductor integrated devices of the present invention are combined, that is, a configuration in which FIGS. 1 and 2 or FIGS. 1 and 3 are combined. According to the third semiconductor integrated device of the present invention, the logic level is changed by the circuit of FIG. 2 or 3 even when the power supply noise remains even after the increase of the power supply noise is suppressed by the circuit of FIG. The malfunction can be prevented by using the input circuit. Therefore, a circuit that is more resistant to power supply noise than when the first semiconductor integrated device of the present invention or the second semiconductor integrated device of the present invention is used alone can be realized.

【0045】[0045]

【発明の効果】以上で述べたように、本発明によれば、
低温時には高温時に比べて電流供給能力が小さい出力回
路を使用するので、低温時に電源ノイズが大きくなると
いう問題を防ぐことができる。一方、本発明によれば、
低温時には高温時と比べてロジックレベルを変えた入力
回路を用いることができる。高電位ノイズの影響が心配
な時は低温時に使用する入力回路のロジックレベルを低
く、低電位ノイズの影響が心配な時は低温時に使用する
入力回路のロジックレベルを高く設定することで電源ノ
イズに起因する入力信号の誤認という誤動作を低減でき
る。
As described above, according to the present invention,
Since an output circuit having a smaller current supply capability is used at a low temperature than at a high temperature, a problem that power supply noise increases at a low temperature can be prevented. On the other hand, according to the present invention,
At low temperatures, an input circuit whose logic level is changed as compared with that at high temperatures can be used. If you are concerned about the effects of high-potential noise, lower the logic level of the input circuit used at low temperatures.If you are concerned about the effects of low-potential noise, set the logic level of the input circuit used at low temperatures higher to reduce power supply noise. It is possible to reduce erroneous operation of erroneous recognition of the input signal due to the erroneous operation.

【0046】また、本発明の半導体集積装置によれば、
例えば低温時に図1の回路によって電源ノイズの増大を
抑えた後もなお電源ノイズが残った場合に図2または図
3の回路によってロジックレベルを変えた入力回路を用
いて誤動作を防ぐことが可能となるので、どちらか一方
だけの構成よりも電源ノイズ耐圧がさらに増して、装置
の信頼性は一層高まる。
According to the semiconductor integrated device of the present invention,
For example, it is possible to prevent malfunction by using the input circuit whose logic level is changed by the circuit of FIG. 2 or 3 when the power supply noise remains even after the increase in power supply noise is suppressed by the circuit of FIG. 1 at a low temperature. Therefore, the power supply noise withstand voltage is further increased as compared with the configuration using only one of them, and the reliability of the device is further improved.

【0047】このように、本発明によって低温動作時に
おけるノイズ耐圧を向上させた半導体集積装置が実現で
きる。
As described above, according to the present invention, a semiconductor integrated device with improved noise withstand voltage during low-temperature operation can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の半導体集積装置である出力部の
一例を示す図。
FIG. 1 is a diagram showing an example of an output unit which is a first semiconductor integrated device of the present invention.

【図2】本発明の第2の半導体集積装置である入力部の
一例を示す図。
FIG. 2 is a diagram showing an example of an input unit which is a second semiconductor integrated device of the present invention.

【図3】本発明の第2の半導体集積装置である入力部の
他の一例を示す図。
FIG. 3 is a diagram showing another example of the input unit which is the second semiconductor integrated device of the present invention.

【図4】本発明の第1の半導体集積装置の他の例を示す
図。
FIG. 4 is a diagram showing another example of the first semiconductor integrated device of the present invention.

【図5】本発明の第2の半導体集積装置の他の例を示す
図。
FIG. 5 is a diagram showing another example of the second semiconductor integrated device of the present invention.

【図6】拡散抵抗及びポリシリコン抵抗と温度との関係
図。
FIG. 6 is a diagram showing the relationship between diffusion resistance and polysilicon resistance and temperature.

【図7】本発明における温度検知回路の動作図。FIG. 7 is an operation diagram of a temperature detection circuit according to the present invention.

【図8】従来の半導体集積装置である出力部の一例を示
す図。
FIG. 8 is a diagram showing an example of an output unit which is a conventional semiconductor integrated device.

【図9】従来の半導体集積装置である入力部の一例を示
す図。
FIG. 9 is a diagram showing an example of an input unit which is a conventional semiconductor integrated device.

【符号の説明】[Explanation of symbols]

1・・・拡散抵抗 2・・・ポリシリコン抵抗 3、4、5、6、13、29、44、48・・・インバ
ータ回路 7、8、11、24、26、28、35、37、41、
46・・・Pチャネルトランジスタ 9、10、12、25、27、34、36、39、4
2、45、47、49、50・・・Nチャネルトランジ
スタ 14・・・第1の内部回路 15・・・出力端子 16・・・温度検知回路 17・・・出力回路選択回路 18・・・第1の出力回路 19・・・第2の出力回路 31・・・第1の入力回路 32・・・第2の入力回路 33・・・入力回路選択回路 20、22、43・・・NAND回路 21、23・・・NOR回路 30・・・入力端子 38・・・第2の内部回路 40・・・第3の入力回路 51・・・従来の出力回路
DESCRIPTION OF SYMBOLS 1 ... Diffusion resistance 2 ... Polysilicon resistance 3,4,5,6,13,29,44,48 ... Inverter circuit 7,8,11,24,26,28,35,37,41 ,
46... P-channel transistors 9, 10, 12, 25, 27, 34, 36, 39, 4
2, 45, 47, 49, 50 N channel transistor 14 First internal circuit 15 Output terminal 16 Temperature detection circuit 17 Output circuit selection circuit 18 1 output circuit 19 ... second output circuit 31 ... first input circuit 32 ... second input circuit 33 ... input circuit selection circuit 20,22,43 ... NAND circuit 21 , 23 ... NOR circuit 30 ... input terminal 38 ... second internal circuit 40 ... third input circuit 51 ... conventional output circuit

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】出力回路を有する半導体集積装置におい
て、周囲温度を検知する温度検知回路と、該検知された
周囲温度が所定の温度よりも高いときに選択される高温
用出力回路と、該検知された周囲温度が所定の温度より
も低いときに選択される低温用出力回路と、前記温度検
知回路が出力する検知信号に基づいて前記高温用出力回
路または前記低温用出力回路を選択する出力回路選択回
路とを備え、前記周囲温度に応じて選択された出力回路
から出力がなされることを特徴とする半導体集積装置。
1. A semiconductor integrated device having an output circuit, comprising: a temperature detection circuit for detecting an ambient temperature; an output circuit for high temperature selected when the detected ambient temperature is higher than a predetermined temperature; A low-temperature output circuit that is selected when the detected ambient temperature is lower than a predetermined temperature, and an output circuit that selects the high-temperature output circuit or the low-temperature output circuit based on a detection signal output by the temperature detection circuit. A semiconductor integrated device, comprising: a selection circuit; and an output from an output circuit selected according to the ambient temperature.
【請求項2】請求項1記載の半導体集積装置において、
前記高温用出力回路の駆動能力と低温用出力回路の駆動
能力とが異なることを特徴とする半導体集積装置。
2. The semiconductor integrated device according to claim 1, wherein
A semiconductor integrated device, wherein the driving capability of the high-temperature output circuit is different from the driving capability of the low-temperature output circuit.
【請求項3】入力回路を有する半導体集積装置におい
て、周囲温度を検知する温度検知回路と、該検知された
周囲温度が所定の温度よりも高いときに選択される高温
用入力回路と、該検知された周囲温度が所定の温度より
も低いときに選択される低温用入力回路と、前記温度検
知回路が出力する検知信号に基づいて前記高温用入力回
路または前記低温用入力回路を選択する入力回路選択回
路とを備え、前記周囲温度に応じて選択された入力回路
へ信号入力がなされることを特徴とする半導体集積装
置。
3. A semiconductor integrated device having an input circuit, a temperature detection circuit for detecting an ambient temperature, an input circuit for high temperature selected when the detected ambient temperature is higher than a predetermined temperature, and A low-temperature input circuit selected when the detected ambient temperature is lower than a predetermined temperature, and an input circuit that selects the high-temperature input circuit or the low-temperature input circuit based on a detection signal output by the temperature detection circuit. A semiconductor integrated device comprising: a selection circuit; and a signal input to an input circuit selected according to the ambient temperature.
【請求項4】請求項3記載の半導体集積装置において、
前記高温用入力回路の判定レベルと低温用入力回路の判
定レベルとが異なることを特徴とする半導体集積装置。
4. The semiconductor integrated device according to claim 3, wherein
A semiconductor integrated device, wherein a judgment level of the high-temperature input circuit is different from a judgment level of the low-temperature input circuit.
【請求項5】周囲温度を検知する温度検知回路と、該検
知された周囲温度が所定の温度よりも高いときに選択さ
れる高温用出力回路と、該検知された周囲温度が所定の
温度よりも低いときに選択される低温用出力回路と、前
記温度検知回路が出力する検知信号に基づいて前記高温
用出力回路または前記低温用出力回路を選択する出力回
路選択回路と、該検知された周囲温度が所定の温度より
も高いときに選択される高温用入力回路と、該検知され
た周囲温度が所定の温度よりも低いときに選択される低
温用入力回路と、前記温度検知回路が出力する検知信号
に基づいて前記高温用入力回路または前記低温用入力回
路を選択する入力回路選択回路とを備え、前記周囲温度
に応じて選択された入力回路へ信号入力がなされ、前記
周囲温度に応じて選択された出力回路から信号出力がな
されることを特徴とする半導体集積装置。
5. A temperature detecting circuit for detecting an ambient temperature; an output circuit for high temperature selected when the detected ambient temperature is higher than a predetermined temperature; A low-temperature output circuit selected when the temperature is low, an output circuit selection circuit that selects the high-temperature output circuit or the low-temperature output circuit based on a detection signal output by the temperature detection circuit, and the detected surroundings. A high-temperature input circuit selected when the temperature is higher than a predetermined temperature; a low-temperature input circuit selected when the detected ambient temperature is lower than the predetermined temperature; and an output from the temperature detection circuit. An input circuit selection circuit that selects the high-temperature input circuit or the low-temperature input circuit based on a detection signal, wherein a signal is input to an input circuit selected in accordance with the ambient temperature, and in accordance with the ambient temperature. The semiconductor integrated device, characterized in that the signal output is performed from-option output circuit.
【請求項6】請求項2記載の半導体集積装置において、
前記駆動能力は電流駆動能力であることを特徴とする半
導体集積装置。
6. The semiconductor integrated device according to claim 2, wherein
The semiconductor integrated device, wherein the driving capability is a current driving capability.
JP8282722A 1996-10-24 1996-10-24 Semiconductor integrated circuit Withdrawn JPH10135815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8282722A JPH10135815A (en) 1996-10-24 1996-10-24 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8282722A JPH10135815A (en) 1996-10-24 1996-10-24 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH10135815A true JPH10135815A (en) 1998-05-22

Family

ID=17656198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8282722A Withdrawn JPH10135815A (en) 1996-10-24 1996-10-24 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH10135815A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104195A (en) * 2010-11-11 2012-05-31 Elpida Memory Inc Semiconductor device and information processing system provided with the same
JP2013070250A (en) * 2011-09-22 2013-04-18 Nec Corp Output circuit, signal transmission circuit and signal transmission method
CN112117999A (en) * 2020-08-25 2020-12-22 广东美的白色家电技术创新中心有限公司 Drive circuit and household appliance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104195A (en) * 2010-11-11 2012-05-31 Elpida Memory Inc Semiconductor device and information processing system provided with the same
US8917563B2 (en) 2010-11-11 2014-12-23 Ps4 Luxco S.A.R.L. Semiconductor device and information processing system including an input circuit with a delay
JP2013070250A (en) * 2011-09-22 2013-04-18 Nec Corp Output circuit, signal transmission circuit and signal transmission method
CN112117999A (en) * 2020-08-25 2020-12-22 广东美的白色家电技术创新中心有限公司 Drive circuit and household appliance

Similar Documents

Publication Publication Date Title
EP0157905B1 (en) Semiconductor device
US7005908B2 (en) Voltage level shift circuit and power supply detection circuit
US7436226B2 (en) Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof
US7274226B2 (en) Power source voltage monitoring circuit for self-monitoring its power source voltage
JP2536871B2 (en) Off-chip drive circuit
US7948819B2 (en) Integrated circuit having a memory with process-voltage-temperature control
JPH0695545B2 (en) Semiconductor integrated circuit
US5751168A (en) Bus switch integrated circuit with voltage translation
US7176722B2 (en) Low power high performance inverter circuit
KR930008862A (en) Single chip semiconductor memory
JPH0241838B2 (en)
KR20050037352A (en) Semiconductor integrated circuit
US20030107406A1 (en) Cmos output driver for semiconductor device and related method for improving latch-up immunity in a cmos output driver
JP3551432B2 (en) Output circuit and electronic device using the same
KR100269568B1 (en) Semiconductor integrated circuit system
US5610544A (en) Semiconductor integrated circuit free from through current due to source-voltage drop
JPH10135815A (en) Semiconductor integrated circuit
US6133755A (en) Input/output buffer with reduced ring-back effect
US6621303B2 (en) Output driver having reduced power consumption and layout area
JP2000082945A (en) Output current adjusting circuit having humidity detection mechanism
US6265932B1 (en) Substrate control voltage circuit of a semiconductor memory
JP2001339285A (en) Power-off detecting circuit
JP2003133937A (en) Bidirectional level converter circuit
JP2957181B2 (en) Semiconductor integrated circuit
JPH0950696A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106