JPH10126300A - Mixer circuit - Google Patents

Mixer circuit

Info

Publication number
JPH10126300A
JPH10126300A JP27581096A JP27581096A JPH10126300A JP H10126300 A JPH10126300 A JP H10126300A JP 27581096 A JP27581096 A JP 27581096A JP 27581096 A JP27581096 A JP 27581096A JP H10126300 A JPH10126300 A JP H10126300A
Authority
JP
Japan
Prior art keywords
transistors
circuit
gain control
local oscillation
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27581096A
Other languages
Japanese (ja)
Inventor
Katsuhide Ichikawa
勝英 市川
Toshio Nagashima
敏夫 長嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27581096A priority Critical patent/JPH10126300A/en
Publication of JPH10126300A publication Critical patent/JPH10126300A/en
Pending legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a mixer circuit, having no deterioration in distortion characteristics at the time of gain control by using a frequency converting circuit which has small deterioration in distortion characteristics at the time of gain control and also using a buffer circuit for a local oscillation signal with the large drive power. SOLUTION: The local oscillation signal from a local oscillator 101 is passed through coupled capacitors 102 and 103 and inputted to the buffer circuit 101 for the local oscillation signal. The inputted local oscillation signal is amplified by a differential amplifier circuit by two-stage constitution and inputted to a frequency-converting circuit 192. An RF signal inputted between RF signal input terminals 178 and 179 is converted into an intermediate frequency signal by the frequency-converting circuit 192 with the local oscillation signal and outputted to an intermediate-frequency output terminal 153. Gain control is controllable with a voltage applied to a gain control voltage signal input terminal 173. For increasing the gain control quantity, the resistance values of resistances 166 and 167 for gain control quantity adjustment are made large, and for making the gain control quantity small, the resistance values of the resistances 166 and 167 are made small.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はTV、CATV、衛
星放送、衛星通信や、セルラ電話などの移動体通信の受
信機のチューナ回路に用いるミクサ回路に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mixer circuit used for a tuner circuit of a receiver for mobile communication such as TV, CATV, satellite broadcasting, satellite communication, and cellular telephone.

【0002】[0002]

【従来の技術】図5に従来のミクサ回路の一例を示す。
このミクサ回路は、局部発振器501と局部発振信号の
バッファ回路591および周波数変換回路592より構
成される。
2. Description of the Related Art FIG. 5 shows an example of a conventional mixer circuit.
This mixer circuit includes a local oscillator 501, a buffer circuit 591 for a local oscillation signal, and a frequency conversion circuit 592.

【0003】局部発振信号のバッファ回路591は局部
発振信号入力端子504、505および周波数変換回路
と共通の電源端子540を有し、初段が差動増幅回路、
次段がソースホロワ型のバッファ回路構成となってい
る。
A local oscillation signal buffer circuit 591 has local oscillation signal input terminals 504 and 505 and a power supply terminal 540 common to a frequency conversion circuit.
The next stage has a source follower type buffer circuit configuration.

【0004】初段の差動増幅回路は、増幅用トランジス
タ517、518と、電流源トランジスタ519と、電
流値設定用抵抗520と、ブリーダ抵抗511、512
と、バイアス抵抗513、514より構成される。そし
て、増幅用トランジスタ517と518のドレインにそ
れぞれ負荷抵抗515、516が接続され、トランジス
タ517と518のソースを共通接続した接続点には、
ゲートが接地された電流源トランジスタ519が接続さ
れ、電流値設定用抵抗520を介し接地される。このト
ランジスタ517と518のゲートにはブリーダ抵抗5
11と512により分圧された電圧がそれぞれバイアス
抵抗513、514を介し印加される。さらに増幅用ト
ランジスタ517と518のドレインはそれぞれ結合コ
ンデンサ521、522を経て次段のソースホロワ型の
バッファ回路のトランジスタ535、536のゲートに
接続される。
The first-stage differential amplifier circuit includes amplification transistors 517 and 518, a current source transistor 519, a current value setting resistor 520, and bleeder resistors 511 and 512.
And bias resistors 513 and 514. The load resistors 515 and 516 are connected to the drains of the amplifying transistors 517 and 518, respectively, and the connection point where the sources of the transistors 517 and 518 are connected in common is:
A current source transistor 519 whose gate is grounded is connected, and grounded via a current value setting resistor 520. A bleeder resistor 5 is connected to the gates of the transistors 517 and 518.
The voltages divided by 11 and 512 are applied via bias resistors 513 and 514, respectively. Further, the drains of the amplifying transistors 517 and 518 are connected to the gates of the transistors 535 and 536 of the source-follower type buffer circuit of the next stage via coupling capacitors 521 and 522, respectively.

【0005】次段のソースホロワ型のバッファ回路はト
ランジスタ535、536と、電流源トランジスタ53
7、538と、ブリーダ抵抗531、532と、バイア
ス抵抗533、534により構成され、トランジスタ5
35と電流源トランジスタ537およびトランジスタ5
36と電流源トランジスタ538がそれぞれ直列に接続
される。この電流源トランジスタ537と538のゲー
トは接地されるとともにソースは共通接続され、電流値
設定用抵抗539を経て接地される。
The next-stage source-follower type buffer circuit includes transistors 535 and 536 and a current source transistor 53.
7, 538, bleeder resistors 531 and 532, and bias resistors 533 and 534.
35, current source transistor 537 and transistor 5
36 and the current source transistor 538 are connected in series. The gates of the current source transistors 537 and 538 are grounded and the sources are commonly connected, and are grounded via a current value setting resistor 539.

【0006】また、トランジスタ535とトランジスタ
536のゲートにはブリーダ抵抗531、532により
分圧された電圧がそれぞれバイアス抵抗533、534
を介し印加される。このトランジスタ535と電流源ト
ランジスタ537の接続点およびトランジスタ536と
電流源トランジスタ538の接続点はそれぞれ周波数変
換回路592の周波数変換用トランジスタのゲートに接
続されている。
The voltages divided by the bleeder resistors 531 and 532 are applied to the gates of the transistors 535 and 536, respectively.
Is applied. The connection point between the transistor 535 and the current source transistor 537 and the connection point between the transistor 536 and the current source transistor 538 are connected to the gate of the frequency conversion transistor of the frequency conversion circuit 592, respectively.

【0007】以上のように、局部発振信号のバッファ回
路591では局部発振信号入力端子504、505間に
入力された局部発振信号を初段の差動増幅回路により増
幅し、次段のソースホロワ型のバッファ回路を経て周波
数変換回路592に入力される。この局部発振信号入力
端子504、505間に入力される局部発振信号は局部
発振器501から結合容量502、503を経て入力さ
れる。また、局部発振信号のバッファ回路591の電源
は電源端子540より供給される。
As described above, the local oscillation signal buffer circuit 591 amplifies the local oscillation signal input between the local oscillation signal input terminals 504 and 505 by the first-stage differential amplifier circuit, and the next-stage source-follower type buffer. The signal is input to the frequency conversion circuit 592 via the circuit. The local oscillation signal input between the local oscillation signal input terminals 504 and 505 is input from the local oscillator 501 via the coupling capacitors 502 and 503. The power of the local oscillation signal buffer circuit 591 is supplied from a power supply terminal 540.

【0008】周波数変換回路592は中間周波出力端子
556と、局部発振信号のバッファ回路と共通の電源端
子540と、トランス557と、利得制御電圧信号入力
端子569と、RF信号入力端子577、578を有し
ている。トランス557の端子556には中間周波信号
が出力され、電源側巻線は中間タップを有しており、電
源側巻線には周波数変換用トランジスタ558、55
9、560、561が接続され、電源電圧は、トランス
557を介し局部発振信号のバッファ回路と共通の電源
端子540より供給される。
The frequency conversion circuit 592 includes an intermediate frequency output terminal 556, a power supply terminal 540 common to a local oscillation signal buffer circuit, a transformer 557, a gain control voltage signal input terminal 569, and RF signal input terminals 577 and 578. Have. An intermediate frequency signal is output to a terminal 556 of the transformer 557, the power supply side winding has an intermediate tap, and the power supply side winding has frequency conversion transistors 558 and 55.
9, 560, and 561 are connected, and the power supply voltage is supplied from a power supply terminal 540 common to a buffer circuit for a local oscillation signal via a transformer 557.

【0009】周波数変換用トランジスタ558と559
のソースは共通接続され、その接続点にはRFバッファ
トランジスタ562と電流源トランジスタ570の直列
接続体が接続され、周波数変換用トランジスタ560と
561のソースは共通接続点され、その接続点にはRF
バッファトランジスタ563と電流源トランジスタ57
1の直列接続体が接続される。この電流源トランジスタ
570と571のゲートは接地されるとともに、ソース
は共通接続され、電流値設定用抵抗572を経て接地さ
れる。さらに、RFバッファトランジスタ562のソー
スとRFバッファトランジスタ563のソース間には抵
抗564と利得制御用トランジスタ567の両端にそれ
ぞれ抵抗565と抵抗566が接続された直列接続体が
並列に接続され、利得制御用トランジスタ567のゲー
トにはゲート保護用抵抗568を経て利得制御電圧信号
端子569に接続されている。
Frequency conversion transistors 558 and 559
Are connected in common, the connection point is connected to a series connection of an RF buffer transistor 562 and a current source transistor 570, the sources of the frequency conversion transistors 560 and 561 are connected in common, and the connection point
Buffer transistor 563 and current source transistor 57
One series connection is connected. The gates of the current source transistors 570 and 571 are grounded, the sources are commonly connected, and are grounded via a current value setting resistor 572. Further, between the source of the RF buffer transistor 562 and the source of the RF buffer transistor 563, a series connection in which a resistor 565 and a resistor 566 are connected to both ends of a resistor 564 and a gain control transistor 567, respectively, is connected in parallel. The gate of the transistor 567 is connected to a gain control voltage signal terminal 569 via a gate protection resistor 568.

【0010】また、周波数変換用トランジスタ558と
561のゲートと周波数変換用トランジスタ559と5
60のゲートはそれぞれ共通接続され、それぞれの接続
点にはブリーダ抵抗551、552で分圧された電圧が
バイアス抵抗553と554を経てそれぞれ印加され
る。さらに、RFバッファトランジスタ562のゲート
とRFバッファトランジスタ563のゲートにはブリー
ダ抵抗573、574で分圧された電圧がバイアス抵抗
575と576を経てそれぞれ印加される。
The gates of the frequency conversion transistors 558 and 561 and the frequency conversion transistors 559 and 5
The gates 60 are commonly connected, and the voltage divided by the bleeder resistors 551 and 552 is applied to each connection point via bias resistors 553 and 554, respectively. Further, voltages divided by bleeder resistors 573 and 574 are applied to the gate of the RF buffer transistor 562 and the gate of the RF buffer transistor 563 via bias resistors 575 and 576, respectively.

【0011】以上のように図5のミクサ回路は、周波数
変換回路592において、RF信号入力端子577、5
78間に入力されたRF信号と局部発振信号のバッファ
回路591を介して入力される局部発振器501からの
局部発振信号により中間周波信号を中間周波出力端子5
56へ出力する。このミクサ回路は利得制御電圧信号入
力端子569に電圧を印加することにより、利得制御用
トランジスタ567のドレインーソース間抵抗を変化す
ることで利得制御が可能である。
As described above, the mixer circuit shown in FIG. 5 includes an RF signal input terminal 577,
The intermediate frequency signal is supplied to the intermediate frequency output terminal 5 by the local oscillation signal from the local oscillator 501 which is input through the RF signal input between 78 and the local oscillation signal buffer circuit 591.
Output to 56. This mixer circuit can perform gain control by applying a voltage to the gain control voltage signal input terminal 569 to change the drain-source resistance of the gain control transistor 567.

【0012】[0012]

【発明が解決しようとする課題】上記従来技術で示すミ
クサ回路のように利得制御用トランジスタのドレイン−
ソース間抵抗を変化することで利得制御を行う場合、ド
レイン−ソース間のチャネル抵抗がゲート電圧に対し非
直線的に変化し、特にチャネル抵抗が急激に変化する点
で歪み特性が劣化するという問題がある。
As in the mixer circuit shown in the above-mentioned prior art, the drain of a gain control transistor
When gain control is performed by changing the resistance between the sources, the channel resistance between the drain and the source changes non-linearly with respect to the gate voltage, and the distortion characteristic deteriorates particularly at the point where the channel resistance changes abruptly. There is.

【0013】図5の従来例では、利得制御用トランジス
タ567の両端にそれぞれ抵抗を挿入するとともに、こ
れら直列接続体と並列に抵抗を付加することによりドレ
イン−ソース間のチャネル抵抗の非直線性を抑えること
で利得制御時の歪み特性の劣化の改善を図っている。し
かし、上記ミクサ回路では利得制御用トランジスタと直
並列に抵抗を挿入するため利得制御用トランジスタのチ
ャネル抵抗の変化率が鈍り利得制御量が不足することと
なり、良好な歪み特性と十分な利得制御量を確保するこ
との両立は困難であった。
In the prior art shown in FIG. 5, resistors are inserted at both ends of the gain control transistor 567, and a resistor is added in parallel with the series connection to reduce the non-linearity of the channel resistance between the drain and the source. By suppressing it, the deterioration of the distortion characteristic at the time of gain control is improved. However, in the above mixer circuit, since a resistor is inserted in series and parallel with the gain control transistor, the rate of change of the channel resistance of the gain control transistor becomes dull, and the gain control amount becomes insufficient, resulting in a good distortion characteristic and a sufficient gain control amount. Was difficult to achieve.

【0014】さらに上記ミクサ回路では局部発振信号が
入力される周波数変換用トランジスタ558、559、
560、561のゲートには1pF程度の容量を有する
ため、局部発振信号のバッファ回路591のトランジス
タ535、536、537、538で構成されるソース
ホロワ型のバッファ回路では駆動能力が不足し、周波数
変換回路592に入力される局部発振信号波形が乱れ、
特に周波数変換回路592に流れる電流を大とした場合
や周波数変換用トランジスタ558、559、560、
561のゲートサイズを大とした場合に駆動能力が不足
し、雑音特性や歪特性が劣化するという問題があった。
Further, in the mixer circuit, frequency conversion transistors 558, 559, to which a local oscillation signal is input,
Since the gates of 560 and 561 have a capacitance of about 1 pF, the source follower type buffer circuit composed of the transistors 535, 536, 537, and 538 of the local oscillation signal buffer circuit 591 has insufficient driving capability, and the frequency conversion circuit The local oscillation signal waveform inputted to 592 is disturbed,
In particular, when the current flowing through the frequency conversion circuit 592 is large, or when the frequency conversion transistors 558, 559, 560,
When the gate size of 561 is increased, there is a problem that the driving capability is insufficient and the noise characteristics and the distortion characteristics are deteriorated.

【0015】[0015]

【課題を解決するための手段】上記問題点を解決するた
めに、本発明は図5の従来のミクサ回路の周波数変換回
路592のRFバッファトランジスタ562、563の
ソースに、それぞれ第1の利得制御量調整用抵抗と並列
に接続された第1の利得制御用トランジスタのドレイン
と、第2の利得制御量調整用抵抗と並列に接続された第
2の利得制御用トランジスタのドレインを接続するとと
もに、第1と第2の利得制御用トランジスタのソースを
共通接続し、その接続点に第4の電流源トランジスタを
接続するとともに第4の電流源トランジスタのソースを
第4の電流値設定用抵抗を経て接地する構成とした。さ
らに第1、第2の利得制御用トランジスタのゲートをそ
れぞれ第3および第4の抵抗を介し共通接続し、利得制
御電圧端子を設けた。
In order to solve the above-mentioned problems, the present invention provides first gain control to the sources of the RF buffer transistors 562 and 563 of the frequency conversion circuit 592 of the conventional mixer circuit shown in FIG. A drain of a first gain control transistor connected in parallel with the amount adjustment resistor, and a drain of a second gain control transistor connected in parallel with the second gain control amount adjustment resistor; The sources of the first and second gain control transistors are commonly connected, a fourth current source transistor is connected to the connection point, and the source of the fourth current source transistor is connected via a fourth current value setting resistor. It was configured to be grounded. Further, the gates of the first and second gain control transistors are commonly connected via third and fourth resistors, respectively, and a gain control voltage terminal is provided.

【0016】このような構成とすることにより、図5の
従来例では、利得制御用トランジスタ567の両端は同
電位のため直流電流が流れないのに対し、第1、第2の
利得制御用トランジスタに直流電流が流れることでドレ
イン−ソース間のチャネル抵抗の非直線性が改善され、
利得制御時の歪特性の劣化を抑えることができる。
With this configuration, in the conventional example shown in FIG. 5, both ends of the gain control transistor 567 have the same potential so that no DC current flows, whereas the first and second gain control transistors 567 do not flow. The non-linearity of the channel resistance between the drain and source is improved by the
Deterioration of distortion characteristics during gain control can be suppressed.

【0017】さらに図5の従来例の周波数変換回路59
2に入力される局部発振信号のバッファ回路591の出
力段を、トランジスタ535、536、537、538
より構成されるソースホロワ型バッファ回路から第5、
第6の負荷抵抗と第1、第2の増幅用トランジスタと第
5の電流源と第5の電流設定用抵抗により構成される差
動増幅回路とした。
Further, the conventional frequency conversion circuit 59 shown in FIG.
The output stage of the buffer circuit 591 of the local oscillation signal input to the second transistor 2 is connected to transistors 535, 536, 537 and 538.
Fifth from the source follower type buffer circuit composed of
The differential amplifier circuit includes a sixth load resistor, first and second amplifying transistors, a fifth current source, and a fifth current setting resistor.

【0018】この第5、第6の負荷抵抗は数10Ωから
100Ω程度と比較的低い値を用いることが可能となる
ため、局部発振信号のバッファ回路の低出力インピーダ
ンス化が図れ、次段の周波数変換回路592のゲート容
量の影響を小とすることが可能となる。これにより、特
に、周波数変換回路592に流れる電流を大とした場合
や、周波数変換用トランジスタ558、559、56
0、561のゲートサイズを大とした場合にも駆動能力
が不足せず、良好な雑音特性と歪特性が得られる。
Since the fifth and sixth load resistors can use relatively low values of about several tens of ohms to about 100 ohms, the output impedance of the buffer circuit for the local oscillation signal can be reduced, and the frequency of the next stage can be reduced. The effect of the gate capacitance of the conversion circuit 592 can be reduced. Accordingly, particularly when the current flowing through the frequency conversion circuit 592 is large, or when the frequency conversion transistors 558, 559, 56
Even when the gate sizes of 0 and 561 are large, the driving capability is not insufficient, and good noise characteristics and distortion characteristics can be obtained.

【0019】また、周波数変換回路592のRFバッフ
ァトランジスタ562と563のドレイン間にRF信号
に対しては無視でき、局部発振信号に対しては低インピ
ーダンスとなる容量を接続し、バッファ回路から周波数
変換用トランジスタを介して漏れ込む局部発振信号を減
衰し、RF信号が入力されるRFバッファトランジスタ
への局部発振信号の漏れ込みを抑えることで変換損失を
低減するとともに雑音特性の改善を図った。
Further, a capacitor which can be ignored for the RF signal and has a low impedance for the local oscillation signal is connected between the drains of the RF buffer transistors 562 and 563 of the frequency conversion circuit 592. A local oscillation signal leaked through the transistor for use is attenuated, and a local oscillation signal is prevented from leaking into an RF buffer transistor to which an RF signal is input, thereby reducing conversion loss and improving noise characteristics.

【0020】さらにRF信号入力端507、508の前
段に周波数変換回路と同様の利得制御手段を有した差動
構成のRF増幅回路を付加することで、周波数変換回路
と同様、RF増幅回路も利得制御時の歪特性の劣化が少
なく、しかも変換利得および雑音特性の良好なミクサ回
路が得られる。
Further, by adding an RF amplifier circuit having a differential configuration having gain control means similar to that of the frequency conversion circuit at a stage preceding the RF signal input terminals 507 and 508, the gain of the RF amplification circuit is increased similarly to the frequency conversion circuit. It is possible to obtain a mixer circuit in which the distortion characteristic during control is less deteriorated and which has good conversion gain and noise characteristics.

【0021】[0021]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

[実施例1]以下、本発明のミクサ回路の実施例を図1
を用いて説明する。本実施例のチューナ回路は局部発振
信号入力端子104、105と、電源端子150と、R
F信号入力端子178、179と、中間周波出力端子1
55と、局部発振信号のバッファ回路191と、周波数
変換回路192を有している。
[Embodiment 1] An embodiment of a mixer circuit according to the present invention will now be described with reference to FIG.
This will be described with reference to FIG. The tuner circuit according to the present embodiment includes local oscillation signal input terminals 104 and 105, a power supply terminal 150,
F signal input terminals 178 and 179 and intermediate frequency output terminal 1
55, a local oscillation signal buffer circuit 191, and a frequency conversion circuit 192.

【0022】局部発振信号のバッファ回路191は周波
数変換回路192と共通の電源端子150と、局部発振
信号入力端子104、105を有している。この局部発
振信号のバッファ回路は2段の差動増幅回路構成となっ
ており、初段の差動増幅回路は負荷抵抗115、116
と、増幅用トランジスタ117、118と、電流源トラ
ンジスタ119と、接地抵抗120と、電流値設定抵抗
121と、ブリーダ抵抗111、112と、バイアス抵
抗113、114と、結合容量122、123を有して
いる。そして負荷抵抗115と増幅用トランジスタ11
7の直列接続体と、負荷抵抗116と増幅用トランジス
タ118直列接続体とが並列接続され、電流源トランジ
スタ119と電流値設定抵抗121を経て接地され、差
動増幅回路を構成している。また、増幅用トランジスタ
117、118のゲートはブリーダ抵抗111、112
で分圧された電圧がバイアス抵抗113、114を介し
印加され、電流源トランジスタ119のゲートは接地抵
抗120を経て接地される。
The local oscillation signal buffer circuit 191 has a power supply terminal 150 common to the frequency conversion circuit 192, and local oscillation signal input terminals 104 and 105. The buffer circuit for the local oscillation signal has a two-stage differential amplifier circuit configuration, and the first-stage differential amplifier circuit includes load resistors 115 and 116.
, Amplifying transistors 117 and 118, a current source transistor 119, a ground resistor 120, a current value setting resistor 121, bleeder resistors 111 and 112, bias resistors 113 and 114, and coupling capacitors 122 and 123. ing. The load resistor 115 and the amplifying transistor 11
7, a load resistor 116 and an amplifying transistor 118 series-connected body are connected in parallel, grounded via a current source transistor 119 and a current value setting resistor 121, and constitute a differential amplifier circuit. The gates of the amplification transistors 117 and 118 are connected to the bleeder resistors 111 and 112, respectively.
Is applied via bias resistors 113 and 114, and the gate of the current source transistor 119 is grounded via a ground resistor 120.

【0023】次段の差動増幅回路も初段の差動増幅回路
と同様に、負荷抵抗135、136と、増幅用トランジ
スタ137、138と、電流源トランジスタ139(第
2の電流源)と、ゲート接地抵抗140と、電流値設定
抵抗141と、ブリーダ抵抗131、132と、バイア
ス抵抗133、134と、結合容量142、143を有
している。そして負荷抵抗(第1の負荷抵抗)135と
増幅用トランジスタ(第9のトランジスタ)137の直
列接続体と、負荷抵抗(第2の負荷抵抗)136と増幅
用トランジスタ(第10のトランジスタ)138の直列
接続体とが並列接続され、電流源トランジスタ139と
電流値設定抵抗141を経て接地され、差動増幅回路を
構成している。
Similarly to the first-stage differential amplifier circuit, the next-stage differential amplifier circuit includes load resistors 135 and 136, amplifying transistors 137 and 138, a current source transistor 139 (second current source), and a gate. It has a ground resistor 140, a current setting resistor 141, bleeder resistors 131 and 132, bias resistors 133 and 134, and coupling capacitors 142 and 143. The load resistor (first load resistor) 135 and the amplifying transistor (ninth transistor) 137 are connected in series, and the load resistor (second load resistor) 136 and the amplifying transistor (tenth transistor) 138 are connected. A series-connected body is connected in parallel, grounded via a current source transistor 139 and a current value setting resistor 141, and forms a differential amplifier circuit.

【0024】また、増幅用トランジスタ137、138
のゲートはブリーダ抵抗131、132で分圧された電
圧がバイアス抵抗133、134を介し印加され、電流
源トランジスタ139のゲートは接地抵抗140を経て
接地される。
The amplification transistors 137 and 138
The voltage divided by the bleeder resistors 131 and 132 is applied to the gates of the current source transistor 139 via the bias resistors 133 and 134, and the gate of the current source transistor 139 is grounded via the grounding resistor 140.

【0025】局部発振信号入力端子104、105間に
入力された局部発振信号は増幅用トランジスタ117、
118により増幅され、それぞれ結合容量122、12
3を経て次段の増幅用トランジスタ137、138のゲ
ートに入力される。この入力された局部発振信号は増幅
用トランジスタ137、138により増幅され、それぞ
れ結合容量142、143を経て周波数変換回路192
へ出力される。
The local oscillation signal input between the local oscillation signal input terminals 104 and 105 is applied to the amplifying transistor 117,
Amplified by 118 and coupled capacitances 122 and 12 respectively
The signal is input to the gates of the amplifying transistors 137 and 138 at the next stage through 3. The input local oscillation signal is amplified by the amplifying transistors 137 and 138, and passes through the coupling capacitors 142 and 143, respectively.
Output to

【0026】周波数変換回路192は局部発振信号のバ
ッファ回路と共通の電源端子150と、RF信号入力端
子178、179と、中間周波出力端子155と、利得
制御電圧信号入力端子173と、出力トランス156を
有している。さらに周波数変換回路192は、周波数変
換用トランジスタ157、158、159、160と、
雑音特性改善用容量161と、RFバッファトランジス
タ162、163と、利得制御用トランジスタ164、
165と、利得制御量調整用抵抗166、167と、電
流源トランジスタ168と、接地抵抗169と、ゲート
保護抵抗171、172と、ブリーダ抵抗151、15
2、174、175と、バイアス抵抗153、154、
176、177を有している。
The frequency conversion circuit 192 includes a power supply terminal 150 common to a buffer circuit for local oscillation signals, RF signal input terminals 178 and 179, an intermediate frequency output terminal 155, a gain control voltage signal input terminal 173, and an output transformer 156. have. Further, the frequency conversion circuit 192 includes frequency conversion transistors 157, 158, 159, and 160,
A noise characteristic improving capacitor 161, RF buffer transistors 162 and 163, a gain controlling transistor 164,
165, gain control amount adjusting resistors 166 and 167, current source transistor 168, grounding resistor 169, gate protection resistors 171 and 172, and bleeder resistors 151 and 15
2, 174, 175 and bias resistors 153, 154,
176 and 177.

【0027】トランス156の出力側巻線には中間周波
出力端子155が接続され、電源側巻線は中間タップを
有しており、電源側巻線の一方の入力には周波数変換用
トランジスタ(第1のトランジスタ)157のドレイン
と周波数変換用トランジスタ(第3のトランジスタ)1
59のドレインが接続され、第1の中間周波信号を出力
する。電源側巻線の他方の入力には周波数変換用トラン
ジスタ(第2のトランジスタ)158のドレインと周波
数変換用トランジスタ(第4のトランジスタ)160の
ドレインが接続され、第2の中間周波信号を出力し、出
力巻線からは第1と第2の中間周波信号が合成されて出
力される。
An intermediate frequency output terminal 155 is connected to the output side winding of the transformer 156, the power supply side winding has an intermediate tap, and one input of the power supply side winding has a frequency conversion transistor (the Drain of transistor 157 and transistor for frequency conversion (third transistor) 1
A drain 59 is connected and outputs a first intermediate frequency signal. The other input of the power supply side winding is connected to the drain of the frequency conversion transistor (second transistor) 158 and the drain of the frequency conversion transistor (fourth transistor) 160 to output a second intermediate frequency signal. The first and second intermediate frequency signals are combined and output from the output winding.

【0028】さらに電源側巻線の中間タップを介して局
部発振信号のバッファ回路と共通の電源端子150より
電源電圧が供給される。そして、周波数変換用トランジ
スタ157と158のソースと、周波数変換用トランジ
スタ159と160のソースはそれぞれ共通接続され、
それぞれRFバッファトランジスタ162、163(第
5、第6のトランジスタ)のドレインに接続される。
Further, a power supply voltage is supplied from a power supply terminal 150 common to the local oscillation signal buffer circuit via an intermediate tap of the power supply side winding. The sources of the frequency conversion transistors 157 and 158 and the sources of the frequency conversion transistors 159 and 160 are commonly connected, respectively.
They are connected to the drains of RF buffer transistors 162 and 163 (fifth and sixth transistors), respectively.

【0029】RFバッファトランジスタ162、163
のソースには、利得制御用トランジスタ(第7のトラン
ジスタ)164と利得制御量調整用抵抗(第1の抵抗)
166の並列接続体と、利得制御用トランジスタ(第8
のトランジスタ)165と利得制御量調整用抵抗(第2
の抵抗)167の並列接続体がそれぞれ接続され、電流
源トランジスタ168と電流値設定用抵抗170を経て
接地される。
RF buffer transistors 162 and 163
, A gain control transistor (seventh transistor) 164 and a gain control amount adjusting resistor (first resistor)
166 and a gain control transistor (eighth
Transistor 165 and a gain control amount adjusting resistor (second
167 are connected in parallel, and are grounded via a current source transistor 168 and a current value setting resistor 170.

【0030】さらにRFバッファトランジスタ162、
163のドレイン間には雑音特性改善容量161が接続
され、電流源トランジスタ168のゲートは接地抵抗1
69により接地される。利得制御用トランジスタ16
4、165のゲートにはそれぞれ抵抗171、172を
介し利得制御電圧信号端子173に接続される。
Further, the RF buffer transistor 162,
A noise characteristic improving capacitor 161 is connected between the drains of the current source transistor 163 and the ground of the ground resistance 1.
69 is grounded. Gain control transistor 16
4 and 165 are connected to a gain control voltage signal terminal 173 via resistors 171 and 172, respectively.

【0031】周波数変換用トランジスタ157と160
のゲートと周波数変換用トランジスタ158、159の
ゲートはそれぞれ共通接続され、ブリーダ抵抗151、
152により分圧された電圧がそれぞれバイアス抵抗1
53、154を介し印加される。
Frequency conversion transistors 157 and 160
And the gates of the frequency conversion transistors 158 and 159 are connected in common, respectively, and the bleeder resistor 151,
The voltages divided by the respective resistors 152
It is applied through 53 and 154.

【0032】また、RFバッファトランジスタ162、
163のゲートはそれぞれRF信号入力端子178、1
79に接続されるとともに、ブリーダ抵抗174、17
5により分圧された電圧がそれぞれバイアス抵抗17
6、177を介し印加される。
Further, the RF buffer transistor 162,
163 have RF signal input terminals 178, 1
79 and the bleeder resistors 174, 17
5 are applied to the bias resistors 17 respectively.
6, 177 are applied.

【0033】以上のミクサ回路の動作を次に説明する。
局部発振器101からの局部発振信号は結合容量10
2、103を介し局部発振信号のバッファ回路191に
入力される。入力された局部発振信号は2段構成の差動
増幅回路により増幅され周波数変換回路192に入力さ
れる。
The operation of the above mixer circuit will now be described.
The local oscillation signal from the local oscillator 101 has a coupling capacitance of 10
The local oscillation signal is input to the buffer circuit 191 via the second and the third signals 103. The input local oscillation signal is amplified by a two-stage differential amplifier circuit and input to the frequency conversion circuit 192.

【0034】RF信号入力端子178、179間に入力
されたRF信号は周波数変換回路192に入力された局
部発振信号により中間周波信号に周波数変換され中間周
波出力端子155に出力される。なお、利得制御は、利
得制御電圧信号入力端子173に印加する電圧により制
御可能であり、利得制御量を大としたい場合は利得制御
量調整用抵抗166、167の抵抗値を大きくし、利得
制御量を小としたい場合は利得制御量調整用抵抗16
6、167の抵抗値を小さくすればよい。
The RF signal input between the RF signal input terminals 178 and 179 is converted into an intermediate frequency signal by the local oscillation signal input to the frequency conversion circuit 192, and is output to the intermediate frequency output terminal 155. Note that the gain control can be controlled by the voltage applied to the gain control voltage signal input terminal 173. If the gain control amount is to be increased, the resistance values of the gain control amount adjusting resistors 166 and 167 are increased, and the gain control is performed. To reduce the amount, the gain control amount adjusting resistor 16 is used.
6, 167 may be reduced.

【0035】また、図1の実施例では、トランジスタの
浮遊容量等による寄生発振を防ぐため電流源トランジス
タ119、139、168のゲートを数10Ωから10
0Ω程度の抵抗を介し接地している。
In the embodiment of FIG. 1, the gates of the current source transistors 119, 139, and 168 are set to several tens of Ω to prevent parasitic oscillation due to stray capacitance of the transistors.
It is grounded via a resistor of about 0Ω.

【0036】以上の構成とすることで、利得制御用トラ
ンジスタに直流電流が流れることにより、ドレイン−ソ
ース間のチャネル抵抗の非直線性が改善されるので、利
得制御時の歪特性の劣化を抑えることができる。
According to the above-described structure, since a direct current flows through the gain control transistor, the non-linearity of the channel resistance between the drain and the source is improved, so that the deterioration of the distortion characteristic during the gain control is suppressed. be able to.

【0037】さらに局部発振信号のバッファ回路の出力
段を差動増幅回路とすることでバッファ回路の低出力イ
ンピーダンス化を図り、次段の周波数変換回路のゲート
容量の影響を小とした。これにより、特に、周波数変換
回路に流れる電流を大とした場合や周波数変換用トラン
ジスタのゲートサイズを大とした場合にも駆動能力が不
足せず、良好な雑音特性と歪特性が得られる。
Further, by making the output stage of the buffer circuit for the local oscillation signal a differential amplifier circuit, the output impedance of the buffer circuit is reduced, and the influence of the gate capacitance of the next-stage frequency conversion circuit is reduced. As a result, even when the current flowing through the frequency conversion circuit is large or when the gate size of the frequency conversion transistor is large, the driving capability is not insufficient, and good noise characteristics and distortion characteristics can be obtained.

【0038】また、RFバッファトランジスタ162、
163のドレイン間に容量を接続し、RFバッファトラ
ンジスタへの局部発振信号の漏れ込みを抑えることで変
換損失の低減と雑音特性の改善が図れる。
Further, the RF buffer transistor 162,
By connecting a capacitor between the drains of the RF buffer transistor 163 and suppressing leakage of a local oscillation signal into the RF buffer transistor, conversion loss can be reduced and noise characteristics can be improved.

【0039】[実施例2]次に本発明のミクサ回路の第
2の実施例を図2を用いて説明する。なお、実施例1と
同様の動作を行うものは同じ符号を付し、説明を省略す
る。
Second Embodiment Next, a second embodiment of the mixer circuit of the present invention will be described with reference to FIG. Components performing the same operation as in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0040】本実施例2のミクサ回路は実施例1のミク
サ回路と比較して、局部発振信号のバッファ回路の出力
段を差動増幅回路からソースホロワ回路としたことに特
徴を有しており、トランジスタ215、216、電流源
トランジスタ217、218、接地抵抗219、電流値
設定抵抗220、ブリーダ抵抗211、212、バイア
ス抵抗213、214が実施例1と相違している。
The mixer circuit according to the second embodiment is characterized in that the output stage of the buffer circuit for the local oscillation signal is changed from a differential amplifier circuit to a source follower circuit, as compared with the mixer circuit according to the first embodiment. The transistors 215 and 216, the current source transistors 217 and 218, the ground resistor 219, the current value setting resistor 220, the bleeder resistors 211 and 212, and the bias resistors 213 and 214 are different from the first embodiment.

【0041】このバッファ回路の出力段はトランジスタ
215とトランジスタ217およびトランジスタ216
とトランジスタ218がそれぞれ直列に接続され、トラ
ンジスタ217とトランジスタ218のゲートは接地抵
抗219を経て接地されるとともにソースは電流値設定
用抵抗220を経て接地される。上記トランジスタ21
5とトランジスタ216のゲートにはブリーダ抵抗21
1、212により分圧された電圧がそれぞれバイアス抵
抗213、214を介し印加される。上記トランジスタ
215とトランジスタ217の接続点およびトランジス
タ216とトランジスタ218の接続点は、それぞれ周
波数変換回路192の周波数変換用トランジスタのゲー
トに接続されている。
The output stage of this buffer circuit includes transistors 215, 217 and 216.
And the transistor 218 are connected in series. The gates of the transistor 217 and the transistor 218 are grounded via the ground resistor 219, and the source is grounded via the current value setting resistor 220. The above transistor 21
5 and the gate of the transistor 216 are connected to the bleeder resistor 21.
1 and 212 are applied via bias resistors 213 and 214, respectively. The connection point between the transistor 215 and the transistor 217 and the connection point between the transistor 216 and the transistor 218 are connected to the gate of the frequency conversion transistor of the frequency conversion circuit 192, respectively.

【0042】このような構成とすることにより、周波数
変換回路電流が少なく、周波数変換トランジスタのゲー
ト入力容量が小さいときのように、バッファ回路の駆動
能力が小さくても雑音特性や歪み特性の劣化がない場合
には、実施例2のようにバッファ回路の出力段がソース
ホロワ回路であっても駆動能力の不足はなく、しかも、
差動増幅回路に比べ電流を小とすることができるためバ
ッファ回路の低消費電力化が図れる。
With such a configuration, even when the driving capability of the buffer circuit is small, such as when the frequency conversion circuit current is small and the gate input capacitance of the frequency conversion transistor is small, the noise characteristics and distortion characteristics are not deteriorated. In the case where there is no driving capability, even if the output stage of the buffer circuit is a source follower circuit as in the second embodiment, there is no shortage of driving capability.
Since the current can be made smaller than that of the differential amplifier circuit, the power consumption of the buffer circuit can be reduced.

【0043】[実施例3]次に本発明の第3の実施例を
図3を用いて説明する。なお、実施例1と同様の動作を
行うものは同じ符号を付し、説明を省略する。
[Embodiment 3] Next, a third embodiment of the present invention will be described with reference to FIG. Components performing the same operation as in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0044】本実施例3のミクサ回路は実施例1のミク
サ回路と比較して、周波数変換回路のRF信号入力端1
78、179の前段に実施例1と同様な利得制御手段を
有した差動構成のRF増幅回路360を付加したことを
特徴としている。上記RF増幅回路360は、負荷抵抗
333、334と、増幅用トランジスタ335、336
と、利得制御用トランジスタ337、338と、利得制
御量調整用抵抗339、340と、電流源トランジスタ
341と、電流値設定用抵抗343と、接地抵抗342
と、ゲート保護抵抗348、349と、ブリーダ抵抗3
44、345と、バイアス抵抗346、347と、RF
信号入力端子350、351と、結合容量331、33
2を有している。
The mixer circuit of the third embodiment is different from the mixer circuit of the first embodiment in that the RF signal input terminal 1
This embodiment is characterized in that an RF amplifier circuit 360 having a differential configuration having gain control means similar to that of the first embodiment is added to the stage preceding to the stages 78 and 179. The RF amplification circuit 360 includes load resistors 333 and 334 and amplification transistors 335 and 336.
, Gain control transistors 337 and 338, gain control amount adjusting resistors 339 and 340, current source transistor 341, current value setting resistor 343, and ground resistor 342.
, Gate protection resistors 348 and 349, and bleeder resistor 3
44, 345, bias resistors 346, 347, RF
Signal input terminals 350 and 351 and coupling capacitors 331 and 33
Two.

【0045】そして、負荷抵抗333と増幅用トランジ
スタ335と利得制御量調整用抵抗339の直列接続体
と、負荷抵抗334と増幅用トランジスタ336と利得
制御量調整用抵抗340の直列接続体がそれぞれ並列接
続され、電流源トランジスタ341と電流設定用抵抗3
43を経て接地されている。
A series connection of a load resistor 333, an amplification transistor 335 and a gain control amount adjusting resistor 339, and a series connection of a load resistor 334, an amplification transistor 336 and a gain control amount adjustment resistor 340 are connected in parallel. Connected, the current source transistor 341 and the current setting resistor 3
It is grounded via 43.

【0046】上記利得制御量調整用抵抗339、340
にはそれぞれ利得制御用トランジスタ337および33
8が並列に接続され、差動増幅回路を構成している。さ
らに電流源トランジスタ341のゲートは接地抵抗34
2により接地され、利得制御用トランジスタ337、3
38のゲートはそれぞれゲート保護抵抗348、349
を介し利得制御電圧信号入力端子173に接続される。
The gain control amount adjusting resistors 339 and 340
Have gain control transistors 337 and 33, respectively.
8 are connected in parallel to form a differential amplifier circuit. Further, the gate of the current source transistor 341 is connected to the ground resistor 34.
2, and the gain control transistors 337, 3
38 gates are gate protection resistors 348, 349, respectively.
To the gain control voltage signal input terminal 173.

【0047】また、増幅用トランジスタ335、336
のゲートにはブリーダ抵抗344、345により分圧さ
れた電圧がそれぞれバイアス抵抗346、347により
印加される。そして、RF信号入力端子350、351
で入力されたRF信号は増幅用トランジスタ335、3
36により増幅され、結合容量331、332により周
波数変換回路に出力される。
The amplification transistors 335, 336
The voltages divided by the bleeder resistors 344 and 345 are applied to the gates by bias resistors 346 and 347, respectively. Then, the RF signal input terminals 350 and 351
The RF signal input by the amplifier transistors 335, 3
36 and output to the frequency conversion circuit by the coupling capacitors 331 and 332.

【0048】このように周波数変換回路と同様に利得制
御用トランジスタ337、338に直流電流が流れる構
成としたことでドレイン−ソース間のチャネル抵抗の非
直線性が改善されるので、利得制御時の歪特性の劣化を
抑えることができる。
Since the direct current flows through the gain control transistors 337 and 338 in the same manner as the frequency conversion circuit, the non-linearity of the channel resistance between the drain and the source is improved. Deterioration of distortion characteristics can be suppressed.

【0049】以上のようにRF増幅回路にも周波数変換
回路と同様の利得制御構成とすることで、利得制御時に
歪特性の劣化の少なくしかも利得特性および雑音特性が
良好なミクサ回路が得られる。
As described above, by using the same gain control configuration as that of the frequency conversion circuit in the RF amplifier circuit, a mixer circuit with little deterioration in distortion characteristics and good gain characteristics and noise characteristics during gain control can be obtained.

【0050】[実施例4]次に本発明の第4の実施例を
図4を用いて説明する。なお、実施例3と同様の動作を
行うものは同じ符号を付し、説明を省略する。
Fourth Embodiment Next, a fourth embodiment of the present invention will be described with reference to FIG. Components performing the same operation as in the third embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0051】図4のミクサ回路は実施例3のミクサ回路
と比較して、局部発振信号のバッファ回路の出力段を差
動増幅回路からソースホロワ回路としたことに特徴を有
しており、トランジスタ415、416、電流源トラン
ジスタ417、418、接地抵抗419、電流値設定抵
抗420、ブリーダ抵抗411、412、バイアス抵抗
413、414が実施例3と相違している。
The mixer circuit of FIG. 4 is different from the mixer circuit of the third embodiment in that the output stage of the buffer circuit for the local oscillation signal is changed from a differential amplifier circuit to a source follower circuit. 416, current source transistors 417 and 418, a ground resistor 419, a current value setting resistor 420, bleeder resistors 411 and 412, and bias resistors 413 and 414 are different from the third embodiment.

【0052】このバッファ回路の出力段はトランジスタ
415と電流源トランジスタ417およびトランジスタ
416と電流源トランジスタ418がそれぞれ直列に接
続され、電流源トランジスタ417と418のゲートは
共通接続され、接地抵抗419を経て接地されるととも
に、電流源トランジスタ417と418のソースは電流
値設定用抵抗420を経て接地される。
In the output stage of this buffer circuit, a transistor 415 and a current source transistor 417 and a transistor 416 and a current source transistor 418 are connected in series, respectively. The gates of the current source transistors 417 and 418 are connected in common, and While being grounded, the sources of the current source transistors 417 and 418 are grounded via the current value setting resistor 420.

【0053】このトランジスタ415と電流源トランジ
スタ416のゲートにはブリーダ抵抗411、412に
より分圧された電圧がそれぞれバイアス抵抗413、4
14を介し印加される。このトランジスタ415と電流
源トランジスタ417の接続点およびトランジスタ41
6と電流源トランジスタ418の接続点はそれぞれ周波
数変換回路192の周波数変換用トランジスタのゲート
に接続されている。
The voltages divided by the bleeder resistors 411 and 412 are applied to the gates of the transistor 415 and the current source transistor 416, respectively.
14. The connection point between the transistor 415 and the current source transistor 417 and the transistor 41
6 and the current source transistor 418 are connected to the gates of the frequency conversion transistors of the frequency conversion circuit 192, respectively.

【0054】このような構成とすることにより、周波数
変換回路電流が少なく、周波数変換トランジスタのゲー
ト入力容量が小さいときのようにバッファ回路の駆動能
力が小さくても雑音特性や歪み特性の劣化がない場合に
は、実施例4のようにバッファ回路の出力段がソースホ
ロワ回路であっても駆動能力の不足はなく、しかも、差
動増幅回路に比べ電流を小とすることができるためバッ
ファ回路の低消費電力化が図れる。
With this configuration, even if the driving capability of the buffer circuit is small, such as when the frequency conversion circuit current is small and the gate input capacitance of the frequency conversion transistor is small, the noise characteristics and distortion characteristics are not deteriorated. In this case, even if the output stage of the buffer circuit is a source follower circuit as in the fourth embodiment, there is no shortage of driving capability, and the current can be made smaller than that of the differential amplifier circuit. Power consumption can be reduced.

【0055】以上の本発明の実施例の効果の一例とし
て、図6に図5の従来例で示したミクサ回路と図2で示
したミクサ回路の利得制御量に対する利得制御量を示
す。図より、従来例の利得制御回路に比べ本発明の実施
例の構成は利得制御電圧に対する利得制御量の変化が小
さく、ドレイン−ソース間のチャネル抵抗の変化率が小
さいことが分かる。
As an example of the effect of the embodiment of the present invention, FIG. 6 shows a gain control amount with respect to the gain control amount of the mixer circuit shown in the conventional example of FIG. 5 and the mixer circuit shown in FIG. From the figure, it can be seen that the configuration of the embodiment of the present invention has a smaller change in the gain control amount with respect to the gain control voltage and a smaller rate of change in the drain-source channel resistance than the conventional gain control circuit.

【0056】図7には図5の従来例で示したミクサ回路
と図2で示したミクサ回路の利得制御電圧に対する歪特
性を示す。図より、利得制御用トランジスタに直流電流
が流れる利得制御回路を用いることにより、利得制御時
の歪特性の劣化を抑えることができる。
FIG. 7 shows the distortion characteristics with respect to the gain control voltage of the mixer circuit shown in the conventional example of FIG. 5 and the mixer circuit shown in FIG. As shown in the figure, by using a gain control circuit through which a DC current flows in the gain control transistor, it is possible to suppress the deterioration of the distortion characteristic during the gain control.

【0057】[0057]

【発明の効果】本発明によれば、利得制御時に歪特性の
劣化の少ない周波数変換回路を用いるとともに、駆動能
力の大きい局部発振信号のバッファ回路を用いることに
より、利得制御時の歪み特性の劣化が少ないミクサ回路
を得ることができる。
According to the present invention, the use of a frequency conversion circuit with little deterioration in distortion characteristics during gain control and the use of a buffer circuit for a local oscillation signal having a large driving capability allow the deterioration in distortion characteristics during gain control. And a mixer circuit with a small number of components can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による第1の実施例を示す回路図であ
る。
FIG. 1 is a circuit diagram showing a first embodiment according to the present invention.

【図2】本発明による第2の実施例を示す回路図であ
る。
FIG. 2 is a circuit diagram showing a second embodiment according to the present invention.

【図3】本発明による第3の実施例を示す回路図であ
る。
FIG. 3 is a circuit diagram showing a third embodiment according to the present invention.

【図4】本発明による第4の実施例を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a fourth embodiment according to the present invention.

【図5】従来のミクサ回路の一例を示す回路図である。FIG. 5 is a circuit diagram showing an example of a conventional mixer circuit.

【図6】従来のミクサ回路と本発明による実施例との利
得制御電圧に対する利得制御量特性の違いを示す図であ
る。
FIG. 6 is a diagram showing a difference in gain control amount characteristics with respect to a gain control voltage between a conventional mixer circuit and an embodiment according to the present invention.

【図7】従来のミクサ回路と本発明による実施例との利
得制御量に対する歪特性の違いを示す図である。
FIG. 7 is a diagram showing a difference in a distortion characteristic with respect to a gain control amount between a conventional mixer circuit and an embodiment according to the present invention.

【符号の説明】[Explanation of symbols]

101、501…局部発振器、 191、591…局部発振信号のバッファ回路、 104、105、504、505155…局部発振信号
入力端子、 150…電源電圧端子、 192、592…周波数変換回路、 178、179、350、351、577、578…R
F信号入力端子、 173、569…利得制御電圧信号入力端子、 155…中間周波信号出力端子。
101, 501: Local oscillator, 191, 591: Local oscillation signal buffer circuit, 104, 105, 504, 505155: Local oscillation signal input terminal, 150: Power supply voltage terminal, 192, 592: Frequency conversion circuit, 178, 179, 350, 351, 577, 578 ... R
F signal input terminal; 173, 569: Gain control voltage signal input terminal; 155: Intermediate frequency signal output terminal.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】局部発振信号入力手段と、局部発振信号の
バッファ回路と、周波数変換回路と、RF信号入力手段
を有し、入力されたRF信号と、局部発振信号のバッフ
ァ回路を介した局部発振信号入力手段からの局部発振信
号を周波数変換回路に入力することによって中間周波信
号を出力するミクサ回路において、 前記周波数変換回路は、第1および第2のトランジスタ
のソースを共通接続し、前記ソース共通接続点に第5の
トランジスタのドレインを接続した差動回路と、第3お
よび第4のトランジスタのソースを共通接続し、前記ソ
ース共通接続点に第6のトランジスタのドレインを接続
した差動回路と、第1の電流源を有し、第1と第4のト
ランジスタのゲートを共通接続して第1の局部発振信号
の入力端とし、第2と第3のトランジスタのゲートを共
通接続して第2の局部発振信号の入力端とし、第1と第
3のトランジスタのドレインを共通接続して第1の中間
周波信号出力端とし、第2と第4のトランジスタのドレ
インを共通接続して第2の中間周波信号出力端とし、第
5と第6のトランジスタのゲートをそれぞれ第1および
第2のRF信号入力端とした構成のダブルバランス型周
波数変換回路を有し、 前記ダブルバランス型周波数変換回路の利得制御手段
に、第5のトランジスタのソースを第1の抵抗を介して
前記第1の電流源に接続し、第6のトランジスタのソー
スを第2の抵抗を介して前記第1の電流源に接続すると
ともに、第1と第2の抵抗にそれぞれ第7および第8の
トランジスタを並列に接続し、第7と第8のトランジス
タのゲートをそれぞれ第3および第4の抵抗を介して共
通接続し、利得制御電圧端子を設けたことを特徴とする
ミクサ回路。
A local oscillation signal input means, a local oscillation signal buffer circuit, a frequency conversion circuit, and an RF signal input means, wherein the input RF signal and a local oscillation signal are transmitted through a local oscillation signal buffer circuit. A mixer circuit for outputting an intermediate frequency signal by inputting a local oscillation signal from an oscillation signal input means to a frequency conversion circuit, wherein the frequency conversion circuit connects sources of first and second transistors in common, and A differential circuit in which the drain of a fifth transistor is connected to a common connection point, and a differential circuit in which the sources of third and fourth transistors are connected in common and the drain of a sixth transistor is connected to the common source connection point And a first current source. The gates of the first and fourth transistors are connected in common to serve as an input terminal for a first local oscillation signal. The gates of the first and third transistors are commonly connected to form an input terminal for a second local oscillation signal, the drains of the first and third transistors are commonly connected to form a first intermediate frequency signal output terminal, and the second and fourth transistors are connected. Of the fifth and sixth transistors are connected to the first and second RF signal input terminals, respectively. The source of a fifth transistor is connected to the first current source via a first resistor, and the source of a sixth transistor is connected to a second resistor for gain control means of the double-balanced frequency conversion circuit. , The seventh and eighth transistors are connected in parallel to the first and second resistors, respectively, and the gates of the seventh and eighth transistors are respectively connected to the third and the third resistors. No. 4. A mixer circuit, wherein the mixer circuit is commonly connected via a resistor of No. 4 and a gain control voltage terminal is provided.
【請求項2】前記第5と第6のトランジスタのドレイン
間に容量を接続した請求項1に記載のミクサ回路。
2. The mixer circuit according to claim 1, wherein a capacitor is connected between the drains of said fifth and sixth transistors.
【請求項3】前記局部発振信号のバッファ回路が、第9
と第10のトランジスタのドレインにそれぞれ第1およ
び第2の負荷抵抗を接続し、第9および第10のトラン
ジスタのソースを共通接続し、前記ソース共通接続点に
第2の電流源を接続し、第9と第10のトランジスタの
ドレインをそれぞれ第1および第2の結合容量を介し第
1および第2の局部発振信号の入力端に接続し、第9と
第10のトランジスタのゲートをそれぞれ第3および第
4の局部発振信号の入力端とした差動増幅回路である請
求項1または2に記載のミクサ回路。
3. The buffer circuit for a local oscillation signal according to claim 1,
First and second load resistors are connected to the drains of the first and the tenth transistors, respectively, the sources of the ninth and tenth transistors are commonly connected, and a second current source is connected to the common source connection point. The drains of the ninth and tenth transistors are connected to the input terminals of the first and second local oscillation signals via the first and second coupling capacitors, respectively, and the gates of the ninth and tenth transistors are respectively connected to the third terminal. 3. The mixer circuit according to claim 1, wherein said mixer circuit is a differential amplifier circuit having an input terminal for a fourth local oscillation signal.
【請求項4】前記RF信号入力手段に第11と第12の
トランジスタのドレインにそれぞれ第3および第4の負
荷抵抗を接続し、第11および第12のトランジスタの
ソースを共通接続し、前記ソース共通接続点に第3の電
流源を接続し、第11と第12のトランジスタのドレイ
ンをそれぞれ第3と第4の結合容量を介し第1および第
2のRF信号の入力端に接続し、第11と第12のトラ
ンジスタのゲートをそれぞれ第3と第4のRF信号の入
力端とした差動増幅回路を付加し、かつ、前記差動増幅
回路に利得制御電圧による利得制御手段を設けた請求項
1ないし3のいずれかに記載のミクサ回路。
4. An RF signal input means, wherein third and fourth load resistors are respectively connected to drains of eleventh and twelfth transistors, and sources of the eleventh and twelfth transistors are commonly connected. A third current source is connected to the common connection point, and drains of the eleventh and twelfth transistors are connected to input terminals of the first and second RF signals via third and fourth coupling capacitors, respectively. A differential amplifier circuit having gates of eleventh and twelfth transistors as input terminals of third and fourth RF signals, respectively, and gain control means using a gain control voltage provided in said differential amplifier circuit. Item 4. The mixer circuit according to any one of Items 1 to 3.
JP27581096A 1996-10-18 1996-10-18 Mixer circuit Pending JPH10126300A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27581096A JPH10126300A (en) 1996-10-18 1996-10-18 Mixer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27581096A JPH10126300A (en) 1996-10-18 1996-10-18 Mixer circuit

Publications (1)

Publication Number Publication Date
JPH10126300A true JPH10126300A (en) 1998-05-15

Family

ID=17560740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27581096A Pending JPH10126300A (en) 1996-10-18 1996-10-18 Mixer circuit

Country Status (1)

Country Link
JP (1) JPH10126300A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337585B1 (en) * 1999-10-29 2002-01-08 Telefonaktiebolaget Lm Ericsson (Publ) Transconductor
US6396330B1 (en) 1999-10-27 2002-05-28 Nec Corporation Mixer circuit
US7772913B2 (en) 2008-04-21 2010-08-10 Seiko Epson Corporation Mixer circuit, communication device, and electronic equipment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396330B1 (en) 1999-10-27 2002-05-28 Nec Corporation Mixer circuit
US6337585B1 (en) * 1999-10-29 2002-01-08 Telefonaktiebolaget Lm Ericsson (Publ) Transconductor
US7772913B2 (en) 2008-04-21 2010-08-10 Seiko Epson Corporation Mixer circuit, communication device, and electronic equipment

Similar Documents

Publication Publication Date Title
US5945878A (en) Single-ended to differential converter
US7602227B2 (en) Differential amplifier circuit and mixer circuit having improved linearity
KR101125500B1 (en) Lna having a post-distortion mode and a high-gain mode
US7701289B2 (en) Variable gain amplifier including series-coupled cascode amplifiers
US8190115B2 (en) Transmission line coupled to circuits and Q-enhancement cell
US7808319B2 (en) Differential amplifier circuit and frequency mixer for improving linearity
US7446590B2 (en) Low noise mixer with reduced distortion
US20050282510A1 (en) Linear mixer with current amplifier
KR20060122915A (en) Radio frequency low noise amplifier with automatic gain control
JP2002043862A (en) Pre-distortion circuit
US8280339B2 (en) Mixer capable of detecting or controlling common mode voltage thereof
EP1735907A2 (en) Highly linear variable gain amplifier
US8217719B2 (en) Variable gain RF amplifier
US7751792B2 (en) Higher linearity passive mixer
US20050128000A1 (en) Ultra fast, low noise voltage feedback operational amplifier with dynamic biasing
US20170111011A1 (en) Balanced up-conversion mixer
CN101662261B (en) High-linearity folding mixer
JPH10126300A (en) Mixer circuit
CN101291136A (en) Frequency converter circuit and receiver
EP1681764B1 (en) Variable transconductance variable gain amplifier utilizing a degenerated differential pair
EP1260015B1 (en) Variable transconductance variable gain amplifier utilizing a degenerated differential pair
US6188284B1 (en) Distributed gain line driver amplifier including improved linearity
EP1177621B1 (en) Mos variable gain amplifier
US7652509B2 (en) Differential input and output transconductance circuit
US6535062B1 (en) Low noise, low distortion, complementary IF amplifier