JPH10123596A - Capacitor boosting circuit - Google Patents

Capacitor boosting circuit

Info

Publication number
JPH10123596A
JPH10123596A JP29466696A JP29466696A JPH10123596A JP H10123596 A JPH10123596 A JP H10123596A JP 29466696 A JP29466696 A JP 29466696A JP 29466696 A JP29466696 A JP 29466696A JP H10123596 A JPH10123596 A JP H10123596A
Authority
JP
Japan
Prior art keywords
capacitor
transistor
circuit
switching means
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29466696A
Other languages
Japanese (ja)
Inventor
Masanori Yamada
正徳 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP29466696A priority Critical patent/JPH10123596A/en
Priority to US08/948,469 priority patent/US6066926A/en
Publication of JPH10123596A publication Critical patent/JPH10123596A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a capacitor boosting circuit capable of preventing undesired loss generated when the capacitor is charged. SOLUTION: An FET as a switching element is shown by figure 21, the gate is connected to the output of an oscillation circuit 29, the source is connected to one end of a resistance 22, besides, the drain is connected to the base of a transistor 5. An FET as a switching element is shown by figure 24, the gate is connected to the output of a comparator 28, the source is connected to one end of a feed-back coil, besides, the drain is connected to the base of the transistor 5. A diode is shown by figure 25. The comparator is shown by figure 28, the output is connected to the gate of the FET 24. When a high-level signal is imparted to the input of the oscillation circuit 29, the oscillation is inhibited, and, the output is controlled to be at a low level, and when the low level signal is imparted to the circuit 29, the oscillation is started.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は閃光装置等に用いら
れるコンデンサの昇圧回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a booster circuit for a capacitor used in a flash device or the like.

【0002】[0002]

【従来の技術】自励発振により昇圧用トランスの1次巻
線に接続されたトランジスタのオン、オフを行うことに
より2次巻線を介してコンデンサを充電する昇圧回路に
おいて、一般に前記コンデンサ電圧が高い時、すなわち
2次巻線よりコンデンサへの充電電流が小さくなってく
ると発振周波数が高くなる。
2. Description of the Related Art In a booster circuit which charges a capacitor via a secondary winding by turning on / off a transistor connected to a primary winding of a booster transformer by self-excited oscillation, generally, the capacitor voltage is increased. When it is high, that is, when the charging current to the capacitor becomes smaller than that of the secondary winding, the oscillation frequency increases.

【0003】この状態においてトランジスタがオフする
直前の1次巻線電流はトランジスタがオフに移行するた
めに必然的に発生するが、コンデンサの充電には寄与し
ておらず、無駄なエネルギーとなっている。従来の昇圧
回路ではこの無駄なエネルギーが前記の高い周波数で繰
り返し発生するため大きなエネルギー損失となってい
た。
In this state, the primary winding current immediately before the transistor is turned off is inevitably generated because the transistor is turned off, but does not contribute to the charging of the capacitor, resulting in wasted energy. I have. In a conventional booster circuit, this wasteful energy is repeatedly generated at the above-mentioned high frequency, resulting in a large energy loss.

【0004】上記の従来の昇圧回路を示した図4、図
5、及び図6を用いて詳細に説明する。
The above-mentioned conventional booster circuit will be described in detail with reference to FIGS. 4, 5 and 6.

【0005】図4において、1は電源電池で、2は電源
スイッチであり、一端は前記電源電池のプラス端子と、
他端は後述のトランジスタ5のエミッタに接続されてい
る。3は抵抗、4はコンデンサであり、前記トランジス
タ5のベースとエミッタ間にそれぞれ接続されている。
5はPNPトランジスタであり、エミッタは前記電源電
池1のプラス端子に、コレクタは後述の昇圧トランス7
の1次巻線の一端に、ベースは前記昇圧トランス7の帰
還巻線の一端にそれぞれ接続されている。
In FIG. 4, 1 is a power battery, 2 is a power switch, and one end is connected to a plus terminal of the power battery.
The other end is connected to an emitter of a transistor 5 described later. Reference numeral 3 denotes a resistor, and 4 denotes a capacitor, which are connected between the base and the emitter of the transistor 5, respectively.
Reference numeral 5 denotes a PNP transistor, the emitter of which is a positive terminal of the power supply battery 1, and the collector of which is a step-up transformer 7 described later.
And the base is connected to one end of the feedback winding of the step-up transformer 7, respectively.

【0006】7は昇圧トランスであり、前記トランジス
タ5のコレクタに一端が、電源電池1のマイナス端子に
他端が、それぞれ接続された1次巻線、前記トランジス
タ5のベースに一端が、抵抗6に他端がそれぞれ接続さ
れた帰還巻線、さらに後述のダイオード8のアノードに
一端が、前述のトランジスタ5のベースに他端がそれぞ
れ接続された2次巻線を有している。8は整流用ダイオ
ードであり、カソードは後述のメインコンデンサ9の陽
極に接続されている。9は後述のキセノン放電管17に
発光エネルギーを与えるためのメインコンデンサであ
り、陽極は前記ダイオード8のカソードに、陰極は前記
電源電池1のマイナス端子に接続されている。
Reference numeral 7 denotes a step-up transformer, one end of which is connected to the collector of the transistor 5, the other end of which is connected to the minus terminal of the power supply battery 1, and one end of which is connected to the base of the transistor 5 and a resistor 6. And a secondary winding having one end connected to the anode of a diode 8 described later and the other end connected to the base of the transistor 5 described above. Reference numeral 8 denotes a rectifying diode, whose cathode is connected to an anode of a main capacitor 9 described later. Reference numeral 9 denotes a main capacitor for providing luminous energy to a xenon discharge tube 17 described later. The anode is connected to the cathode of the diode 8 and the cathode is connected to the minus terminal of the power battery 1.

【0007】10は抵抗であり、後述の発光信号伝達回
路18に一端が、後述のSCR14のゲートに他端がそ
れぞれ接続されている。11は抵抗、12はコンデンサ
であり、並列に接続されており、その並列回路は前記S
CR14のゲートとカソード間に接続されている。13
は抵抗であり、一端は前記メインコンデンサ9の陽極
に、他端は前記SCR14のアノードに接続されてい
る。
Reference numeral 10 denotes a resistor, one end of which is connected to a light emission signal transmission circuit 18 which will be described later, and the other end which is connected to the gate of an SCR 14 which will be described later. 11 is a resistor, 12 is a capacitor, which is connected in parallel.
It is connected between the gate and cathode of CR14. 13
Is a resistor, one end of which is connected to the anode of the main capacitor 9, and the other end of which is connected to the anode of the SCR 14.

【0008】15はトリガ用コンデンサであり、一端は
前記SCR14のアノードに、他端は後述のトリガトラ
ンス16の1次巻線の一端に接続されている。14はゲ
ートが前述の抵抗10の一端に、アノードが前記コンデ
ンサ15の一端に、カソードは前記メインコンデンサ9
の陰極にそれぞれ接続されたSCRである。16は1次
巻線と2次巻線とを有するトリガトランスであり、1次
巻線の一端はコンデンサ15の一端に、他端は前記SC
R14のカソードに、また2次巻線の一端は前記キセノ
ン放電管17のトリガ電極に、他端は前記SCR14の
カソードにそれぞれ接続されている。
A trigger capacitor 15 has one end connected to the anode of the SCR 14 and the other end connected to one end of a primary winding of a trigger transformer 16 described later. Reference numeral 14 denotes a gate at one end of the resistor 10, an anode at one end of the capacitor 15, and a cathode at the main capacitor 9.
SCRs connected to the respective negative electrodes. Reference numeral 16 denotes a trigger transformer having a primary winding and a secondary winding. One end of the primary winding is connected to one end of the capacitor 15 and the other end is connected to the SC.
One end of the secondary winding is connected to the trigger electrode of the xenon discharge tube 17, and the other end is connected to the cathode of the SCR.

【0009】17は閃光発光を行うためのキセノン放電
管であり、陽極は前記メインコンデンサ9の陽極に、カ
ソードは前記メインコンデンサ9の陰極に接続されてい
る。18は不図示のカメラからの発光介し信号を受けて
高レベル信号を発生する発光信号伝達回路である。
Reference numeral 17 denotes a xenon discharge tube for emitting flash light. The anode is connected to the anode of the main capacitor 9, and the cathode is connected to the cathode of the main capacitor 9. Reference numeral 18 denotes a light emission signal transmission circuit which receives a signal from a camera (not shown) via light emission and generates a high level signal.

【0010】図4で、抵抗10,11,13、コンデン
サ12,15、SCR14、トリガトランス16、キセ
ノン放電管17及び発光信号伝達回路は公知のキセノン
管発光回路であり、発光開始信号に応答してキセノン放
電管17は発光するがここでの動作の説明は省略する。
In FIG. 4, the resistors 10, 11, 13, the capacitors 12, 15, the SCR 14, the trigger transformer 16, the xenon discharge tube 17, and the light emission signal transmission circuit are well-known xenon tube light emission circuits, and respond to a light emission start signal. The xenon discharge tube 17 emits light, but the description of the operation here is omitted.

【0011】次に、図4のメインコンデンサ9の昇圧動
作を説明する。電源スイッチ2をオンするとスイッチン
グ素子であるトランジスタ5のベース電流が昇圧トラン
ス7の帰還巻線及び抵抗6を介して流れ、トランス7の
1次巻線にトランジスタ5のコレクタ電流が流れ、抵抗
3,6、コンデンサ4、トランジスタ5、昇圧トランス
7で構成される発振回路が自励発振を開始する。
Next, the boosting operation of the main capacitor 9 in FIG. 4 will be described. When the power switch 2 is turned on, the base current of the transistor 5 as a switching element flows through the feedback winding of the step-up transformer 7 and the resistor 6, and the collector current of the transistor 5 flows through the primary winding of the transformer 7. An oscillation circuit composed of 6, a capacitor 4, a transistor 5, and a step-up transformer 7 starts self-excited oscillation.

【0012】メインコンデンサ9の電圧が低い時の動作
を図6を用いて説明する。図6において、t4にてトラ
ンジスタ5のベース電流が流れ帰還電流の増加が1次巻
線に帰還され、1次巻線電流すなわちトランジスタ5の
コレクタ電流が増加する。さらにこの1次帰還巻線の電
流増加が帰還巻線に帰還されベース巻線の電流が増加
し、トランジスタ5が完全にオンとなる。
The operation when the voltage of the main capacitor 9 is low will be described with reference to FIG. In FIG. 6, at t4, the base current of the transistor 5 flows and the increase in the feedback current is fed back to the primary winding, so that the primary winding current, that is, the collector current of the transistor 5 increases. Further, the current increase in the primary feedback winding is fed back to the feedback winding, and the current in the base winding increases, so that the transistor 5 is completely turned on.

【0013】トランジスタ5のオンによりトランスの2
次側に接続されたダイオード8を介してメインコンデン
サ9に充電電流が流れる。この時のトランジスタ5のコ
レクタ電流の変化はt4からt5の間のような非常に大
きな電流が流れるが、これはメインコンデンサ9の電圧
が低いため、このコンデンサ9の充電電流がコンデンサ
9の電圧が高い時に比べ非常に大きくなる。
When the transistor 5 is turned on, the transformer 2
A charging current flows through the main capacitor 9 via the diode 8 connected to the next side. At this time, the change in the collector current of the transistor 5 causes a very large current to flow between t4 and t5. However, since the voltage of the main capacitor 9 is low, the charging current of the capacitor 9 is reduced by the voltage of the capacitor 9. It is very large when high.

【0014】t4から時間経過に従って2次側への電流
供給に関係のない電流が徐々に増加する。この電流によ
りトランス7の磁性体の磁束密度も徐々に増加する。こ
の電流が図6に示すIPに達し、磁性体の磁束密度の飽
和領域に達すると帰還動作は行われなくなり、トランジ
スタ5はオフに移行する。
As time elapses from t4, the current irrelevant to the current supply to the secondary side gradually increases. With this current, the magnetic flux density of the magnetic material of the transformer 7 also gradually increases. When this current reaches IP shown in FIG. 6 and reaches the saturation region of the magnetic flux density of the magnetic material, the feedback operation is not performed, and the transistor 5 is turned off.

【0015】オン時、コレクタ電流は前記電流Ipに比
べて数倍から数十倍と非常に大きい。また、このオフの
移行時点がt5である。t4からt5までの時間はメイ
ンコンデンサ9の電圧により変化し電圧が低いほど長
い。t5でトランジスタ5がオフになるとトランス7に
蓄えられていたエネルギーにより帰還巻線の出力が振動
し、トランジスタ5のベースに逆バイアスを所定時間印
加し、その後順バイアスを印加し、トランジスタ5のベ
ース電流が流れ再びt4からの動作が繰り返され発振が
継続される。
When turned on, the collector current is several times to several tens times as large as the current Ip. Further, the off transition point is t5. The time from t4 to t5 varies depending on the voltage of the main capacitor 9, and is longer as the voltage is lower. When the transistor 5 is turned off at t5, the output of the feedback winding oscillates due to the energy stored in the transformer 7, a reverse bias is applied to the base of the transistor 5 for a predetermined time, and then a forward bias is applied to the base of the transistor 5. The current flows and the operation from t4 is repeated again to continue the oscillation.

【0016】上記において2次側への電流供給に関係の
ない電流はコレクタ電流に比べ一般に非常に小さいので
損失は非常に少ない。
In the above description, the current irrelevant to the current supply to the secondary side is generally very small as compared with the collector current, so that the loss is very small.

【0017】次に、メインコンデンサ9の電圧が高い時
について図5を用いて説明する。自励発振によりt1で
トランジスタ5のベース電流が流れ始めると図6の説明
で述べたようにトランジスタ5はオンになる。この後2
次巻線及びダイオード8を介してメインコンデンサ9を
充電するが、メインコンデンサ9の電圧が高いため充電
電流は少なく、したがってトランジスタ5のコレクタ電
流も少ない。
Next, a case where the voltage of the main capacitor 9 is high will be described with reference to FIG. When the base current of the transistor 5 starts flowing at t1 due to the self-excited oscillation, the transistor 5 is turned on as described in the description of FIG. After this 2
The main capacitor 9 is charged through the next winding and the diode 8, but the charging current is small because the voltage of the main capacitor 9 is high, and therefore the collector current of the transistor 5 is also small.

【0018】しかし、前述したように、2次側への電流
供給に関係のない電流が徐々に増加する。この電流によ
りトランス7の磁性体の磁束密度も徐々に増加するが、
t2から磁束密度が飽和し始め、トランジスタ5のコレ
クタ電流、すなわち昇圧トランスの1次巻線電流が急激
に増加する。この電流がグラフに示すIpに達し、磁性
体の磁束密度の飽和領域に達すると帰還動作は行われな
くなり、トランジスタ5はオフに移行する。前記のIp
はt1からt2までの電流と比較すると大きく、またt
2からt3までの時間はt1からt2までの時間に比べ
て無視できない値であり、このt2からt3までの間に
大きな損失を生じる。
However, as described above, the current irrelevant to the current supply to the secondary side gradually increases. This current also gradually increases the magnetic flux density of the magnetic material of the transformer 7,
At t2, the magnetic flux density starts to saturate, and the collector current of the transistor 5, that is, the primary winding current of the step-up transformer rapidly increases. When this current reaches Ip shown in the graph and reaches the saturation region of the magnetic flux density of the magnetic body, the feedback operation is not performed, and the transistor 5 is turned off. The above Ip
Is larger than the current from t1 to t2, and t
The time from 2 to t3 is a non-negligible value compared to the time from t1 to t2, and a large loss occurs from t2 to t3.

【0019】[0019]

【発明が解決しようとする課題】従来の昇圧回路におい
ては、自励発振により図5に示す時間t1で1次巻線側
のスイッチングトランジスタのベース電流が流れ始める
と、このトランジスタはオンし、その後、2次巻線を介
してメインコンデンサを充電するが、メインコンデンサ
の電圧が高いため充電電流は少なく、従って前記トラン
ジスタのコレクタ電流も少ない。
In the conventional booster circuit, when the base current of the switching transistor on the primary winding side starts to flow at time t1 shown in FIG. 5 by self-excited oscillation, this transistor is turned on, and thereafter, The main capacitor is charged through the secondary winding, but the charging current is small because the voltage of the main capacitor is high, and the collector current of the transistor is also small.

【0020】しかし前述したように、2次側への電流供
給に関係のない電流が徐々に増加する。この電流により
トランスの磁性体の磁束密度も徐々に増加するが、時間
t2から磁束密度が飽和し始め、前記トランジスタのコ
レクタ電流、すなわち昇圧トランスの1次巻線電流が急
激に増加する。この電流が図5に示すIpに達し、磁性
体の磁束密度の飽和趙域に達すると帰還動作は行われな
くなり、トランジスタはオフに移行する。前記のIpは
t1からt2までの電流と比較すると大きく、またt2
からt3までの時間はt1からt2までの時間に比べて
無視できない値であり、このt2からt3までの間に大
きな損失を生じるという欠点がある。
However, as described above, the current irrelevant to the current supply to the secondary side gradually increases. This current also gradually increases the magnetic flux density of the magnetic material of the transformer, but the magnetic flux density starts to saturate at time t2, and the collector current of the transistor, that is, the primary winding current of the step-up transformer rapidly increases. When the current reaches Ip shown in FIG. 5 and reaches the saturation region of the magnetic flux density of the magnetic material, the feedback operation is not performed, and the transistor is turned off. The above Ip is large compared to the current from t1 to t2, and t2
The time from t2 to t3 is a value that cannot be ignored compared to the time from t1 to t2, and there is a disadvantage that a large loss occurs from t2 to t3.

【0021】本発明はかかる損失を取り除くことを目的
とするためになされたコンデンサ昇圧回路に関するもの
である。
The present invention relates to a capacitor boosting circuit made for the purpose of eliminating such a loss.

【0022】[0022]

【課題を解決するための手段】本願の請求項1記載の発
明は、コンデンサを昇圧するための昇圧トランスと、こ
の昇圧トランスの1次巻線と並列に接続された第1のス
イッチング手段とにより構成されたコンデンサ昇圧回路
において、前記コンデンサの第1の充電電圧検出回路を
設け、前記充電電圧検出回路の検出結果に応じて自励発
振動作から他励発振操作に切り換える構成を有するもの
であり、また、請求項2記載の発明は前記昇圧トランス
は1次巻線と帰還巻線と2次巻線とを有し、前記第1の
スイッチング手段はトランジスタからなり、前記トラン
ジスタは前記1次巻線と電源との間に接続され、前記ト
ランジスタのベースと前記帰還巻線との間に設けられた
第2のスイッチング手段と、前記トランジスタのベース
と電源との間に各々設けられた第3のスイッチング手段
と、前記2次巻線からダイオードを介して充電される前
記コンデンサとを有し、前記第1の充電電圧検出回路の
検出結果により、コンデンサ電圧が第1の所定値より低
い時は前記第1のスイッチング回路をオンし自励発振動
作を行い、前記コンデンサ電圧が前記所定値以上の時は
前記第2のスイッチング手段を第1の所定時間の間オン
し、第2の所定時間の間オフすることを繰り返し他励発
振動作を行う構成を有するものである。
According to the first aspect of the present invention, a boosting transformer for boosting a capacitor and first switching means connected in parallel with a primary winding of the boosting transformer are provided. In the configured capacitor booster circuit, a first charge voltage detection circuit for the capacitor is provided, and the self-excited oscillation operation is switched to a separately excited oscillation operation according to a detection result of the charge voltage detection circuit. According to a second aspect of the present invention, the step-up transformer has a primary winding, a feedback winding, and a secondary winding, the first switching means includes a transistor, and the transistor includes the primary winding. A second switching means connected between the base of the transistor and the feedback winding, and a second switching means provided between the base of the transistor and the power supply. A third switching means provided; and the capacitor charged from the secondary winding via a diode, wherein a capacitor voltage is set to a first predetermined voltage based on a detection result of the first charging voltage detection circuit. When the value is lower than the value, the first switching circuit is turned on to perform a self-excited oscillation operation, and when the capacitor voltage is equal to or more than the predetermined value, the second switching means is turned on for a first predetermined time, 2 for a predetermined period of time to perform a separately excited oscillation operation.

【0023】この構成を有することにより、前記検出回
路の検出結果に応じて自励発振動作から他励発振動作に
切り換えることができ、コンデンサが比較的高圧に充電
された時に生じる損失を防ぐことができる。
With this configuration, it is possible to switch from the self-excited oscillating operation to the separately excited oscillating operation in accordance with the detection result of the detection circuit, and to prevent a loss caused when the capacitor is charged to a relatively high voltage. it can.

【0024】また、本願の請求項3記載の発明は、前記
コンデンサの第2の充電電圧検出回路を設け、前記第2
の充電電圧検出回路の検出結果に基づき前記他励発振時
における前記スイッチ手段のオン時間とオフ時間の内少
なくともオン時間を短くなるように変化させる構成を有
するものである。
The invention according to claim 3 of the present application further comprises a second charging voltage detection circuit for the capacitor,
And changing at least one of the ON time and the OFF time of the switch means during the separately excited oscillation to be shorter based on the detection result of the charging voltage detection circuit.

【0025】さらに請求項4記載の発明は、前記昇圧ト
ランスは1次巻線と帰還巻線と2次巻線とを有し、前記
第1のスイッチング手段はトランジスタからなり、前記
トランジスタは前記1次巻線と電源との間に接続され、
前記トランジスタのベースと前記帰還巻線との間に設け
られた第2のスイッチング手段と、前記トランジスタの
ベースと電源との間に各々設けられた第3のスイッチン
グ手段と、前記2次巻線からダイオードを介して充電さ
れる前記コンデンサとを有し、さらに前記コンデンサの
第2の充電電圧検出回路を設け、前記第2の充電電圧検
出回路の検出により前記コンデンサ電圧が第1の所定値
より高い第2の所定値以上の時は前記第2のスイッチン
グ手段を第3の所定時間の間オンし、第2あるいは第4
の所定時間の間オフすることを繰り返し他励発振動作を
行う構成を有するものである。
According to a fourth aspect of the present invention, the step-up transformer has a primary winding, a feedback winding, and a secondary winding, the first switching means includes a transistor, and the transistor includes the first winding. Connected between the next winding and the power supply,
Second switching means provided between the base of the transistor and the feedback winding, third switching means provided between the base of the transistor and a power supply, and the secondary winding. And a second charge voltage detection circuit for the capacitor, wherein the capacitor voltage is higher than a first predetermined value by detection of the second charge voltage detection circuit. When it is equal to or more than the second predetermined value, the second switching means is turned on for a third predetermined time, and the second or fourth switching means is turned on.
For a predetermined period of time to perform a separately excited oscillation operation.

【0026】これらの構成を有することにより、前記請
求項1及び2記載の構成の場合よりコンデンサがさらに
充電された時に生じる不要な損失を防ぐことができる。
By having these structures, unnecessary loss that occurs when the capacitor is further charged can be prevented as compared with the case of the structures of the first and second aspects.

【0027】[0027]

【発明の実施の形態】本発明の一実施の形態を図1を用
いて説明する。図1において、図4と同一の機能を有す
る素子は図4と同一の番号をつけてあり、構成の説明は
省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIG. In FIG. 1, elements having the same functions as in FIG. 4 are given the same numbers as in FIG. 4, and the description of the configuration is omitted.

【0028】20は抵抗であり、一端は後述のFET2
1のゲートに、他端は電源電池1のマイナス端子に接続
されている。21はスイッチング素子としてのFETで
あり、ゲートは後述の発振回路29の出力に、ソースは
抵抗22の一端に、ドレインは前記トランジスタ5のベ
ースに接続されている。22は抵抗であり、一端は前述
のFET21のソースに、他端が電源電池1のマイナス
端子に接続されている。23は抵抗であり、一端はFE
T24のゲートに、他端は電源電池1のマイナス端子に
接続されている。
Reference numeral 20 denotes a resistor, one end of which is a FET 2 described later.
The other end is connected to the negative terminal of the power battery 1. Reference numeral 21 denotes an FET as a switching element. The gate is connected to the output of an oscillation circuit 29 described later, the source is connected to one end of the resistor 22, and the drain is connected to the base of the transistor 5. Reference numeral 22 denotes a resistor, one end of which is connected to the source of the FET 21 and the other end of which is connected to the minus terminal of the power supply battery 1. 23 is a resistor, one end of which is FE
The other end is connected to the gate of T24, and the other end is connected to the minus terminal of the power supply battery 1.

【0029】24はスイッチング素子としてのFETで
あり、ゲートは後述のコンパレータ28の出力に、ソー
スは帰還巻線の一端に、また、ドレインは前記トランジ
スタ5のベースに接続されている。25はダイオードで
あり、アノードは電源電池1のマイナス端子に、カソー
ドは前記FET24のソースに接続されている。
Reference numeral 24 denotes an FET as a switching element. The gate is connected to the output of a comparator 28 described later, the source is connected to one end of a feedback winding, and the drain is connected to the base of the transistor 5. Reference numeral 25 denotes a diode. The anode is connected to the negative terminal of the power supply battery 1 and the cathode is connected to the source of the FET 24.

【0030】26及び27は直列に接続された抵抗であ
り、この直列回路はメインコンデンサ9と並列に接続さ
れている。28はコンパレータであり、マイナス入力は
前記抵抗26と27の接続点に、プラス入力は不図示の
基準電圧源に、また出力はFET24のゲートに接続さ
れている。
Reference numerals 26 and 27 are resistors connected in series, and this series circuit is connected in parallel with the main capacitor 9. Reference numeral 28 denotes a comparator. The minus input is connected to the connection point between the resistors 26 and 27, the plus input is connected to a reference voltage source (not shown), and the output is connected to the gate of the FET 24.

【0031】29は所定の時間オンし、その後、所定の
時間オフとなり、これを所定の周期で繰り返す発振回路
である。この発振回路29の入力は前記コンパレータ2
8の出力に、また、出力はFET21のゲートに接続さ
れている。この発振回路29は入力に高レベル信号が与
えられることで発振が禁止され、出力はローレベルとな
っており、低レベル信号が与えられると発振が開始され
る。また、コンパレータ28及び発振回路29は電源電
池1より給電されている。
An oscillation circuit 29 is turned on for a predetermined time and then turned off for a predetermined time, and is repeated at a predetermined cycle. The input of the oscillation circuit 29 is the comparator 2
8, and the output is connected to the gate of the FET 21. The oscillation circuit 29 is inhibited from oscillating when a high-level signal is applied to its input, and has a low-level output. Oscillation starts when a low-level signal is applied. Further, the comparator 28 and the oscillation circuit 29 are supplied with power from the power supply battery 1.

【0032】次に、図1の動作を説明する。電源スイッ
チ2をオンすると、コンパレータ28のマイナス入力は
メインコンデンサ9が充電されていないので前記基準電
圧より低く、コンパレータ28の出力はハイレベルとな
っており、発振回路29は入力がハイレベルとなってい
るので発振動作は禁止されている。従ってFET21は
オフとなっている。またハイレベル信号はFET24の
ゲートに与えられているのでFET24はオンとなって
いる。この状態においては、図2のメインコンデンサ9
の電圧が低い時と昇圧動作は同じように自励発振動作が
行われる。
Next, the operation of FIG. 1 will be described. When the power switch 2 is turned on, the minus input of the comparator 28 is lower than the reference voltage because the main capacitor 9 is not charged, the output of the comparator 28 is at the high level, and the input of the oscillation circuit 29 is at the high level. Therefore, the oscillation operation is prohibited. Therefore, the FET 21 is off. Since the high level signal is given to the gate of the FET 24, the FET 24 is on. In this state, the main capacitor 9 shown in FIG.
When the voltage is low, the self-excited oscillation operation is performed in the same manner as the boost operation.

【0033】次に自励発振動作によりメインコンデンサ
9が充電され、抵抗26と27の抵抗値とコンパレータ
28のプラス入力に接続された基準電圧源の電圧で定ま
る所定値にメインコンデンサ9の電圧が達すると、コン
パレータ28の出力はローレベルに移行する。メインコ
ンデンサ9の最終充電電圧は330Vに設定されてお
り、ローレベルに移行するメインコンデンサ電圧は10
0ボルトから200ボルトの間に設定されている。この
コンパレータ28の出力がローレベルとなるとFET2
4はオフとなり、また発振回路29は発振動作を開始し
他励発振による昇圧動作が開始される。
Next, the main capacitor 9 is charged by the self-excited oscillation operation, and the voltage of the main capacitor 9 becomes a predetermined value determined by the resistance values of the resistors 26 and 27 and the voltage of the reference voltage source connected to the plus input of the comparator 28. Upon reaching, the output of the comparator 28 shifts to the low level. The final charging voltage of the main capacitor 9 is set to 330 V, and the main capacitor voltage that shifts to the low level is 10 V.
It is set between 0 and 200 volts. When the output of the comparator 28 becomes low level, FET2
4 is turned off, and the oscillation circuit 29 starts the oscillating operation, and the boosting operation by the separately excited oscillation is started.

【0034】発振回路29の動作及び昇圧動作について
図2を用いて説明する。発振回路29の発振動作は図2
に示すようにt1からt2までハイレベル電圧を出力
し、t2からt3までローレベル電圧が出力され、これ
が繰り返される。前記ハイレベル電圧によりFET21
はt1からオンとなり、トランジスタ5のベース電流は
FET21及び抵抗22を介して流れ、トランジスタ5
はオンとなる。このトランジスタ5のオンはt2まで持
続され、昇圧トランスの2次巻線、ダイオード8、ダイ
オード25を介してメインコンデンサ9を充電する。
The operation of the oscillation circuit 29 and the boosting operation will be described with reference to FIG. The oscillation operation of the oscillation circuit 29 is shown in FIG.
As shown in (1), a high-level voltage is output from t1 to t2, and a low-level voltage is output from t2 to t3, and this is repeated. The high level voltage causes the FET 21
Is turned on from t1, the base current of the transistor 5 flows through the FET 21 and the resistor 22, and the transistor 5
Turns on. The turning on of the transistor 5 is continued until t2, and charges the main capacitor 9 via the secondary winding of the step-up transformer, the diode 8, and the diode 25.

【0035】この時のトランジスタ5のコレクタ電流、
すなわち昇圧トランス7の1次巻線電流を図2に示す。
t2でFET21オフとなり、t3までオフは持続され
る。以後これが繰り返され、メインコンデンサ9は充電
される。ここで、t1からt2、すなわちTon3は図
5におけるt1からt2、すなわちTon1より短く設
定されている。従って図5におけるt2からt3で生じ
る損失を防ぐことができる。
At this time, the collector current of the transistor 5
That is, the primary winding current of the step-up transformer 7 is shown in FIG.
The FET 21 is turned off at t2, and is kept off until t3. Thereafter, this is repeated, and the main capacitor 9 is charged. Here, t1 to t2, that is, Ton3, is set shorter than t1 to t2 in FIG. 5, that is, Ton1. Therefore, it is possible to prevent the loss occurring from t2 to t3 in FIG.

【0036】次に、図2におけるt2からt3までのオ
フ時間について説明する。図2のダイオード8のアノー
ド電圧の波形のように、t2でトランジスタ5がオフに
なると、トランス7に蓄積されているエネルギーにより
一旦負に移行し、再び正電圧となり、一旦メインコンデ
ンサを充電した後に、トランジスタ5をオンに移行する
ように発振回路を設定してある。前記のオフ時間が短過
ぎるとトランジスタ5がオンになった時のエネルギー損
失が大きくなる。
Next, the off time from t2 to t3 in FIG. 2 will be described. As shown in the waveform of the anode voltage of the diode 8 in FIG. 2, when the transistor 5 is turned off at t2, the voltage temporarily shifts to a negative voltage due to the energy stored in the transformer 7, becomes a positive voltage again, and charges the main capacitor once. The oscillation circuit is set so that the transistor 5 is turned on. If the off time is too short, the energy loss when the transistor 5 is turned on increases.

【0037】図3に本発明の他の実施の形態を示す。こ
の図3は図2の点線内の回路の他の実施の形態である。
図1においてt1からt2の間でメインコンデンサ9を
充電するが、充電が進みフル充電状態になると、t2に
達するまでに充電は終了し、その後t2まで不要な電力
を供給することになる。図3はこの不要な電力の損失を
防ぐことを目的としている。
FIG. 3 shows another embodiment of the present invention. FIG. 3 shows another embodiment of the circuit within the dotted line in FIG.
In FIG. 1, the main capacitor 9 is charged during the period from t1 to t2. When the charging proceeds and the battery is fully charged, the charging is completed before reaching t2, and then unnecessary power is supplied until t2. FIG. 3 aims to prevent this unnecessary power loss.

【0038】図3において、28は図1の28と同一の
機能を有したコンパレータであり、マイナス入力、プラ
ス入力及び出力も図1と同様に接続されている。29も
図1の発振回路と同等の機能を有する。31はコンパレ
ータであり、マイナス入力は抵抗26と27の接続点に
接続されており、出力は後述の発振回路32の入力に接
続されている。また、プラス入力は第2の基準電圧源に
接続されている。
In FIG. 3, reference numeral 28 denotes a comparator having the same function as 28 in FIG. 1. The minus input, the plus input and the output are connected in the same manner as in FIG. 29 also has the same function as the oscillation circuit of FIG. A comparator 31 has a negative input connected to a connection point between the resistors 26 and 27, and an output connected to an input of an oscillation circuit 32 described later. The plus input is connected to a second reference voltage source.

【0039】32は発振回路であり、ハイレベル信号入
力で発振が禁止されローレベル信号を出力し、ローレベ
ル信号入力で発振が開始される。また、この発振回路3
2の発振時の出力は、ハイレベル信号出力期間は図2の
t1からt2の期間より短く、またローレベル信号出力
期間は図2のt2からt3の期間と同等あるいは長く設
定されている。33はAND回路であり、入力の一端は
発振回路29の出力に、他端はコンパレータ31の出力
に接続されている。34はOR回路であり、入力の一端
は前記AND回路の出力に、他端は前記発振回路32の
出力に、また出力はFET21のゲートにそれぞれ接続
されている。
Reference numeral 32 denotes an oscillation circuit which is oscillated by a high-level signal input, outputs a low-level signal, and starts oscillating by a low-level signal input. The oscillation circuit 3
The output during the oscillation of No. 2 is set such that the high-level signal output period is shorter than the period from t1 to t2 in FIG. 2, and the low-level signal output period is equal to or longer than the period from t2 to t3 in FIG. An AND circuit 33 has one end connected to the output of the oscillation circuit 29 and the other end connected to the output of the comparator 31. An OR circuit 34 has one end connected to the output of the AND circuit, the other end connected to the output of the oscillation circuit 32, and the output connected to the gate of the FET 21.

【0040】次に、図3の動作を図1を用いて説明す
る。電源スイッチ2をオンすると、コンパレータ28,
31、発振回路29,32、AND回路33、OR回路
34は給電される。メインコンデンサ9の電圧が低い時
はコンパレータ28,31の出力はハイレベルとなって
おり、発振回路29,32は不動作であり、FET24
はオンとなっている。この状態は図1の点線内回路のメ
インコンデンサ9が低い時と同じ動作である。
Next, the operation of FIG. 3 will be described with reference to FIG. When the power switch 2 is turned on, the comparator 28,
31, the oscillation circuits 29 and 32, the AND circuit 33, and the OR circuit 34 are supplied with power. When the voltage of the main capacitor 9 is low, the outputs of the comparators 28 and 31 are at a high level, the oscillation circuits 29 and 32 are inactive, and the FET 24
Is on. This state is the same operation as when the main capacitor 9 of the circuit within the dotted line in FIG. 1 is low.

【0041】次に、メインコンデンサ9が充電されてコ
ンパレータ28の出力がローレベルに移行するとFET
24はオフとなり、発振回路29は動作を開始する。こ
の発振回路29の出力電圧はAND回路33、OR回路
34を介してFET21が発振回路29の出力に対応し
てオンオフする。この状態は図1の点線内回路のメイン
コンデンサ9の電圧が高い時の動作と同じである。
Next, when the main capacitor 9 is charged and the output of the comparator 28 shifts to the low level, the FET
24 is turned off, and the oscillation circuit 29 starts operating. The output voltage of the oscillation circuit 29 is turned on / off by the FET 21 via the AND circuit 33 and the OR circuit 34 in accordance with the output of the oscillation circuit 29. This state is the same as the operation of the circuit within the dotted line in FIG. 1 when the voltage of the main capacitor 9 is high.

【0042】さらにメインコンデンサ9の電圧が上昇
し、コンパレータ31の出力がローレベルに移行すると
発振回路32は動作を開始する。この時、前記ローレベ
ルはAND回路33の入力に伝達されるので、発振回路
29の出力はOR回路34には伝達されない。以上か
ら、発振回路32の出力がOR回路34を介してFET
21のゲートに伝達される。前述のように発振回路32
の出力によりトランジスタ5は図1のt1からt2の時
間より短い時間オンするので、前述のような損失を防ぐ
ことが可能である。コンパレータ31が出力のローレベ
ルに移行する時のメインコンデンサ9の電圧は約300
Vに設定されている。図3においては、コンパレータを
2個設けたがさらに3個以上設け、さらにきめ細かく制
御することも可能である。
When the voltage of the main capacitor 9 further rises and the output of the comparator 31 shifts to the low level, the oscillation circuit 32 starts operating. At this time, since the low level is transmitted to the input of the AND circuit 33, the output of the oscillation circuit 29 is not transmitted to the OR circuit. From the above, the output of the oscillation circuit 32 is connected to the FET via the OR circuit 34.
21 is transmitted to the gate. As described above, the oscillation circuit 32
, The transistor 5 is turned on for a time shorter than the time from t1 to t2 in FIG. 1, so that the above-described loss can be prevented. The voltage of the main capacitor 9 when the output of the comparator 31 shifts to the low level is about 300
V is set. In FIG. 3, two comparators are provided, but three or more comparators can be further provided to perform more detailed control.

【0043】(発明と実施の形態との対応)本願発明の
第1の充電電圧検出回路は、実施の形態におけるコンパ
レータ28と発振回路24とからなる回路からなるもの
であり、また、第2の充電電圧検出回路は、同じくコン
パレータ31と発振回路32とからなる回路からなるも
のである。さらに、第1のスイッチング手段は実施の形
態におけるトランジスタ5を表し、第2のスイッチング
手段は、同じくFET24を表し、第3のスイッチング
手段はFET21を表している。
(Correspondence between the Invention and the Embodiment) The first charging voltage detection circuit according to the invention of the present application comprises the circuit comprising the comparator 28 and the oscillation circuit 24 in the embodiment, The charging voltage detection circuit is also a circuit including a comparator 31 and an oscillation circuit 32. Further, the first switching means represents the transistor 5 in the embodiment, the second switching means also represents the FET 24, and the third switching means represents the FET 21.

【0044】[0044]

【発明の効果】本願の請求項1、または2記載の発明
は、コンデンサの昇圧動作において、コンデンサが比較
的高電圧に充電された時に生じる損失を防ぐことができ
る。
According to the first or second aspect of the present invention, it is possible to prevent a loss caused when the capacitor is charged to a relatively high voltage in the boosting operation of the capacitor.

【0045】また、請求項3または4記載の発明は、コ
ンデンサの昇圧動作において、コンデンサが比較的高電
圧に充電された時に生じる損失を防ぐことができる。ま
た、コンデンサが前記電圧よりさらに充電された時に生
じる不要な損失を防ぐことができる。
According to the third or fourth aspect of the present invention, it is possible to prevent a loss that occurs when the capacitor is charged to a relatively high voltage in the boosting operation of the capacitor. Further, unnecessary loss that occurs when the capacitor is charged further than the voltage can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態を示すブロック図であ
る。
FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】図1の動作を示すタイムチャートである。FIG. 2 is a time chart showing the operation of FIG.

【図3】本発明の他の実施の形態を示すブロック図であ
る。
FIG. 3 is a block diagram showing another embodiment of the present invention.

【図4】従来例を示すブロック図である。FIG. 4 is a block diagram showing a conventional example.

【図5】図4の動作を示すタイムチャートである。FIG. 5 is a time chart showing the operation of FIG. 4;

【図6】図4の動作を示すタイムチャートである。FIG. 6 is a time chart illustrating the operation of FIG. 4;

【符号の説明】[Explanation of symbols]

1 電源電池 2 電源スイッチ 5 トランジスタ 7 昇圧トランス 8 整流用ダイオード 9 メインコンデンサ 17 閃光放電管 21,24 FET 28,31 コンパレータ 29,32 発振回路 33 AND回路 34 OR回路 DESCRIPTION OF SYMBOLS 1 Power supply battery 2 Power switch 5 Transistor 7 Step-up transformer 8 Rectifier diode 9 Main capacitor 17 Flash discharge tube 21, 24 FET 28, 31 Comparator 29, 32 Oscillation circuit 33 AND circuit 34 OR circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 コンデンサを昇圧するための昇圧トラン
スと、この昇圧トランスの1次巻線と並列に接続された
第1のスイッチング手段とにより構成されたコンデンサ
昇圧回路において、 前記コンデンサの第1の充電電圧検出回路を設け、 前記充電電圧検出回路の検出結果に応じて自励発振動作
から他励発振動作に切り換えることを特徴とするコンデ
ンサの昇圧回路。
1. A capacitor boosting circuit comprising a boosting transformer for boosting a capacitor and a first switching means connected in parallel with a primary winding of the boosting transformer. A boosting circuit for a capacitor, comprising: a charging voltage detection circuit; and switching from a self-excited oscillation operation to a separately excited oscillation operation according to a detection result of the charging voltage detection circuit.
【請求項2】 前記昇圧トランスは1次巻線と帰還巻線
と2次巻線とを有し、 前記第1のスイッチング手段はトランジスタからなり、
前記トランジスタは前記1次巻線と電源との間に接続さ
れ、 前記トランジスタのベースと前記帰還巻線との間に設け
られた第2のスイッチング手段と、前記トランジスタの
ベースと電源との間に各々設けられた第3のスイッチン
グ手段と、前記2次巻線からダイオードを介して充電さ
れる前記コンデンサとを有し、 前記第1の充電電圧検出回路の検出結果により、コンデ
ンサ電圧が第1の所定値より低い時は前記第1のスイッ
チング回路をオンし自励発振動作を行い、 前記コンデンサ電圧が前記所定値以上の時は前記第2の
スイッチング手段を第1の所定時間の間オンし、第2の
所定時間の間オフすることを繰り返し他励発振動作を行
うことを特徴とする請求項1記載のコンデンサ昇圧回
路。
2. The step-up transformer has a primary winding, a feedback winding and a secondary winding, and the first switching means comprises a transistor;
The transistor is connected between the primary winding and a power supply, a second switching means provided between the base of the transistor and the feedback winding, and between a base of the transistor and a power supply. A third switching means provided in each case, and the capacitor charged from the secondary winding via a diode, wherein the capacitor voltage is set to a first voltage based on a detection result of the first charging voltage detection circuit. When the voltage is lower than a predetermined value, the first switching circuit is turned on to perform a self-excited oscillation operation. When the capacitor voltage is equal to or higher than the predetermined value, the second switching means is turned on for a first predetermined time, 2. The capacitor booster circuit according to claim 1, wherein the capacitor is stepped off for a second predetermined time to perform a separately excited oscillation operation.
【請求項3】 前記コンデンサの第2の充電電圧検出回
路を設け、 前記第2の充電電圧検出回路の検出結果に基づき前記他
励発振時における前記スイッチ手段のオン時間とオフ時
間の内少なくともオン時間を短くなるように変化させる
ことを特徴とする請求項1記載のコンデンサ昇圧回路。
3. A second charging voltage detection circuit for the capacitor is provided, and at least one of an on time and an off time of the switch means at the time of the separately excited oscillation based on a detection result of the second charging voltage detection circuit. 2. The capacitor boosting circuit according to claim 1, wherein the time is changed so as to shorten the time.
【請求項4】 前記昇圧トランスは1次巻線と帰還巻線
と2次巻線とを有し、 前記第1のスイッチング手段はトランジスタからなり、
前記トランジスタは前記1次巻線と電源との間に接続さ
れ、 前記トランジスタのベースと前記帰還巻線との間に設け
られた第2のスイッチング手段と、前記トランジスタの
ベースと電源との間に各々設けられた第3のスイッチン
グ手段と、前記2次巻線からダイオードを介して充電さ
れる前記コンデンサとを有し、 さらに、前記コンデンサの第2の充電電圧検出回路を設
け、 前記第2の充電電圧検出回路の検出により前記コンデン
サ電圧が第1の所定値より高い第2の所定値以上の時は
前記第2のスイッチング手段を第3の所定時間の間オン
し、第2あるいは第4の所定時間の間オフすることを繰
り返し他励発振動作を行うことを特徴とする請求項2記
載のコンデンサ昇圧回路。
4. The step-up transformer has a primary winding, a feedback winding, and a secondary winding, and the first switching means comprises a transistor;
The transistor is connected between the primary winding and a power supply, a second switching means provided between the base of the transistor and the feedback winding, and between a base of the transistor and a power supply. A third switching means provided therein, and the capacitor charged from the secondary winding via a diode, further comprising a second charging voltage detection circuit for the capacitor, When the capacitor voltage is equal to or higher than a second predetermined value higher than the first predetermined value by the detection of the charging voltage detection circuit, the second switching means is turned on for a third predetermined time, and the second or fourth switching means is turned on. 3. The capacitor booster circuit according to claim 2, wherein the capacitor is stepped off for a predetermined time to perform a separately excited oscillation operation.
JP29466696A 1996-10-17 1996-10-17 Capacitor boosting circuit Pending JPH10123596A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP29466696A JPH10123596A (en) 1996-10-17 1996-10-17 Capacitor boosting circuit
US08/948,469 US6066926A (en) 1996-10-17 1997-10-10 Electronic flash device and power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29466696A JPH10123596A (en) 1996-10-17 1996-10-17 Capacitor boosting circuit

Publications (1)

Publication Number Publication Date
JPH10123596A true JPH10123596A (en) 1998-05-15

Family

ID=17810739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29466696A Pending JPH10123596A (en) 1996-10-17 1996-10-17 Capacitor boosting circuit

Country Status (1)

Country Link
JP (1) JPH10123596A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2343760A (en) * 1998-11-13 2000-05-17 Lg Electronics Inc Automatic rotation of a visual display unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2343760A (en) * 1998-11-13 2000-05-17 Lg Electronics Inc Automatic rotation of a visual display unit
GB2343760B (en) * 1998-11-13 2001-03-14 Lg Electronics Inc Apparatus for automatically rotating visual display unit and method therefor

Similar Documents

Publication Publication Date Title
JP3297446B2 (en) Strobe device
US5107292A (en) Electronic flash unit
US6066926A (en) Electronic flash device and power supply circuit
JPH10123596A (en) Capacitor boosting circuit
JP3167353B2 (en) Flash light emitting device
US6150770A (en) Flash apparatus
JP2507147B2 (en) Strobe device
JPH10186469A (en) Electronic flash device
JP2548342B2 (en) Auto strobe device
JP3860902B2 (en) Flash device
JP2584577Y2 (en) Strobe device
JP3651971B2 (en) Electronic flash device
JPH0528367B2 (en)
JP3297453B2 (en) Strobe device
JP3297451B2 (en) Strobe device
JPH1048714A (en) Stroboscopic device
JP3297454B2 (en) Strobe device
JP3320250B2 (en) Electronic flash device
JP2550399Y2 (en) Strobe device
JP3196039B2 (en) DC-DC converter
JPH0353866B2 (en)
JPS5911440Y2 (en) Power supply circuit for flash discharge light emitter
JP2000102247A (en) Ringing choke converter
JPH1187083A (en) Stroboscope device
JPS62280828A (en) Stroboscopic device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A02 Decision of refusal

Effective date: 20050920

Free format text: JAPANESE INTERMEDIATE CODE: A02