JPH10117130A - Current comparison comparator - Google Patents

Current comparison comparator

Info

Publication number
JPH10117130A
JPH10117130A JP8268045A JP26804596A JPH10117130A JP H10117130 A JPH10117130 A JP H10117130A JP 8268045 A JP8268045 A JP 8268045A JP 26804596 A JP26804596 A JP 26804596A JP H10117130 A JPH10117130 A JP H10117130A
Authority
JP
Japan
Prior art keywords
current
input
transistor
npn transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8268045A
Other languages
Japanese (ja)
Inventor
Makoto Fushimi
真 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8268045A priority Critical patent/JPH10117130A/en
Publication of JPH10117130A publication Critical patent/JPH10117130A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain the current comparison comparator which is small in circuit scale, and further operated at a low voltage. SOLUTION: A 1st input stage IIL1 is made up of a PNP transistor (TR) Q1 and an NPN TR Q2, and a difference current between an input current Iin and a constant current Iinj1 from a 1st constant current source IinjA is used to make the NPN TR Q2 conductive/nonconductive. Furthermore, a 2nd input stage IIL2 is made up of a PNP TR Q3 and an NPN TR Q4, and a difference current between a current from the 1st input stage IIL1 and a constant current Iinj2 from a 2nd constant current source IinjB is used to make the NPN TR Q4 conductive/nonconductive, and their outputs are given to a medium stage MC and an output stage OC consisting of a common emitter TR circuit, and output currents from output terminals Iout1, Iout2 are controlled.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電流比較型コンパレ
ータに関し、特に部品点数の削減と駆動電源の低電圧化
を可能にする電流比較型コンパレータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current comparison type comparator, and more particularly to a current comparison type comparator capable of reducing the number of components and lowering a driving power supply voltage.

【0002】[0002]

【従来の技術】一般に電流比較型コンパレータは、図4
に示すように、測定目的とした入力電流I21と、基準
電流とする入力電流I22を、それぞれ電流−電圧変換
回路23,24に入力し、それぞれ電圧V25,V26
に変換する。変換された電圧V25およびV26は比較
回路27に入力され、両者の比較差に基づく出力電圧V
28を得る構成を有していた。この比較回路27として
は、使用目的や所望する特性により様々な回路構成が用
いられるが、基本的には定電流源と差動増幅器とカレン
トミラー回路と出力段(エミッタフォロアやプッシュプ
ル回路など)で構成されている。そして、その構成手段
や使用Trの個数などにより、その回路を安定に動作さ
せる駆動電源電圧範囲が設定される。
2. Description of the Related Art Generally, a current comparison type comparator is shown in FIG.
As shown in the figure, the input current I21 for the measurement purpose and the input current I22 as the reference current are input to the current-voltage conversion circuits 23 and 24, respectively, and the voltages V25 and V26 are respectively input.
Convert to The converted voltages V25 and V26 are input to a comparison circuit 27, and an output voltage V based on a difference between the two is output.
28. As the comparison circuit 27, various circuit configurations are used depending on the purpose of use and desired characteristics. Basically, a constant current source, a differential amplifier, a current mirror circuit, and an output stage (such as an emitter follower and a push-pull circuit) are used. It is composed of Then, a drive power supply voltage range for stably operating the circuit is set by the configuration means, the number of used Trs, and the like.

【0003】図5はその一例の回路図であり、特に入力
電流を電流−電圧変換する回路23,24の一例を示す
回路図である。この回路は、特願平3−25899号明
細書および図面に記載されているものであって、一端が
高位電源線31に接続された抵抗R31と、抵抗R31
の他端と低位電源線32との間に接続され、入力電流I
in(図示せず)に比例した電流Iiを流す定電流源I
31と、一端が高位電源線31に接続された抵抗R32
と、抵抗R32の他端と低位電源線32との間に接続さ
れ、基準電流IREF を流す定電流源I32とで構成され
る。そして、抵抗R31と定電流源I31の接続点の電
位V31と、抵抗R32と定電流源I32の接続点の電
位V32とを比較部33において比較し、その大小関係
を判定した結果を出力端子V33に出力する構成とされ
ている。
FIG. 5 is a circuit diagram showing one example of such a circuit. In particular, FIG. 5 is a circuit diagram showing an example of circuits 23 and 24 for converting an input current into a current. This circuit is described in Japanese Patent Application No. 3-25899 and the drawing, and includes a resistor R31 having one end connected to the higher power supply line 31, a resistor R31,
Of the input current I
constant current source I for flowing a current Ii proportional to in (not shown)
31 and a resistor R32 having one end connected to the higher power supply line 31.
And a constant current source I32 connected between the other end of the resistor R32 and the lower power supply line 32 and flowing the reference current I REF . Then, the comparing section 33 compares the potential V31 at the connection point between the resistor R31 and the constant current source I31 and the potential V32 at the connection point between the resistor R32 and the constant current source I32, and determines the magnitude relation between the comparison result and the output terminal V33. Is output.

【0004】また、図6は他の例であり、図4の23,
24に相当する電流−電圧変換回路がオペアンプで構成
されており、オペアンプ41の反転入力端子42と出力
端子44との間に接続された抵抗R41で入力電流I4
1は電圧に変換され、オペアンプ41の比反転入力端子
43には直流電圧V41が印加され、出力端子44の電
圧は(V41−I×R)が得られる構成をしている。し
たがって、この回路を2つ並列配置し、各出力に比較部
を接続することで電流比較型コンパレータが構成でき
る。
FIG. 6 shows another example.
A current-voltage conversion circuit corresponding to 24 includes an operational amplifier, and an input current I4 is connected by a resistor R41 connected between an inverting input terminal 42 and an output terminal 44 of the operational amplifier 41.
1 is converted into a voltage, a DC voltage V41 is applied to the ratio inverting input terminal 43 of the operational amplifier 41, and a voltage at the output terminal 44 is (V41−I × R). Therefore, a current comparison type comparator can be configured by arranging two circuits in parallel and connecting a comparison unit to each output.

【0005】[0005]

【発明が解決しようとする課題】このような従来の電流
比較型コンパーレータでは次のような問題が生じてい
る。第1の問題点は、回路の部品点数が多くなるという
事である。部品点数が多くなるため、IC化した時に、
チップの占有面積を多くとってしまう。その理由は、従
来の電流比較型コンパレータは、測定電流と基準電流の
2つの入力電流を比較するために電流−電圧変換回路を
用いて、入力電流を電圧に変換した後、比較回路部で電
圧比較を行うというものであるため、電流−電圧変換回
路や比較回路部の構成が複雑になる。例えば、図5の回
路の場合には、比較部33を構成するためのオペアンプ
が必要であり、このオペアンプを構成するために多数個
のトランジスタが必要とされる。また、図6の回路の場
合には電流−電圧変換回路にオペアンプが必要であり、
同様に構成が複雑化される。
However, such a conventional current comparison type comparator has the following problems. The first problem is that the number of components of the circuit increases. Because the number of parts increases,
The chip occupies a large area. The reason is that the conventional current comparison type comparator uses a current-voltage conversion circuit to compare the two input currents of the measured current and the reference current, and converts the input current to a voltage. Since the comparison is performed, the configurations of the current-voltage conversion circuit and the comparison circuit unit are complicated. For example, in the case of the circuit of FIG. 5, an operational amplifier is required to configure the comparison unit 33, and a large number of transistors are required to configure the operational amplifier. In the case of the circuit of FIG. 6, an operational amplifier is necessary for the current-voltage conversion circuit,
Similarly, the configuration is complicated.

【0006】また、2の問題点は、回路を安定に動作さ
せる駆動電源が高くなるという事である。その理由は、
比較回路部の出力段の回路構成によるが、一般に出力段
のトランジスタのベース−エミッタ間電圧VBE等によ
り、回路が安定に動作する電源が決まってくる。よっ
て、電気的特性の向上や改善を目的として、電流−電圧
変換回路や比較回路部を複雑にすると、トランジスタ数
が増え、回路が安定に動作するための電源電圧が高くな
る。現在、一般的な比較回路としては、低消費電力型で
電源電圧約3Vまでが開発されている。
[0006] The second problem is that the driving power supply for operating the circuit stably increases. The reason is,
Although depending on the circuit configuration of the output stage of the comparison circuit section, generally, the power supply at which the circuit operates stably is determined by the base-emitter voltage V BE of the transistor in the output stage. Therefore, when the current-voltage conversion circuit and the comparison circuit unit are complicated for the purpose of improving and improving the electrical characteristics, the number of transistors increases, and the power supply voltage for operating the circuit stably increases. At present, as a general comparison circuit, a low power consumption type power supply voltage of up to about 3 V has been developed.

【0007】本発明の目的は、回路規模が小さく、しか
も低電圧で動作する電流比較型コンパレータを提供する
事にある。
An object of the present invention is to provide a current comparison type comparator having a small circuit size and operating at a low voltage.

【0008】[0008]

【課題を解決するための手段】本発明の電流比較型コン
パレータは、入力電流を定電流源からの定電流と比較
し、その比較結果に応じた出力をだすトランジスタで構
成される論理回路からなる入力段部と、この入力段部の
出力に基づいて出力端子への電流を制御する電圧駆動型
のトランジスタ回路からなる出力段部とを備えることを
特徴とする。特に、入力段部は、少なくとも定電流と入
力電流がベースに入力され、これら定電流と入力電流と
の差電流に応じてオン,オフ動作されるトランジスタを
備える構成とされる。また、入力段部は、直列接続され
た第1の入力段部と第2の入力段部とで構成され、第1
の入力段部には入力電流と第1の定電流がベースに供給
される第1のトランジスタを備え、第2の入力段部には
前記第1のトランジスタのコレクタ電流と第2の定電流
がベースに供給される第2のトランジスタを備え、この
第2のトランジスタのコレクタ電流を出力電流とする構
成とされる。
A current comparison type comparator according to the present invention comprises a logic circuit composed of a transistor which compares an input current with a constant current from a constant current source and outputs an output according to the comparison result. It is characterized by comprising an input stage and an output stage comprising a voltage-driven transistor circuit for controlling a current to an output terminal based on an output of the input stage. In particular, the input stage has a configuration in which at least a constant current and an input current are input to a base, and a transistor is turned on and off according to a difference current between the constant current and the input current. The input stage includes a first input stage and a second input stage connected in series.
The input stage has a first transistor to which an input current and a first constant current are supplied to a base, and the second input stage has a collector current and a second constant current of the first transistor. A second transistor supplied to the base is provided, and a collector current of the second transistor is used as an output current.

【0009】[0009]

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1は本発明による電流比較型コン
パレータの第1の実施形態の回路構成を示す図である。
同図において、この回路はNANDゲートと等価な第1
と第2の各入力段部IIL1,IIL2と、この第2の
入力段部IIL2の出力に基づいて比較動作を行う中間
段部MCと出力段部OCとで構成される。前記第1の入
力段部IIL1は、PNPトランジスタQ1とNPNト
ランジスタQ2を備えており、測定電流の入力端子Ii
n1はPNPトランジスタQ1のコレクタとNPNトラ
ンジスタQ2のベースに接続されている。PNPトラン
ジスタQ1のベースはGNDに接地され、エミッタはイ
ンジェクター電流を供給する定電流源IinjAに接続
され、定電流Iinj1が供給されている。NPNトラ
ンジスタQ2のエミッタはGNDに接地され、コレクタ
は第2の入力段部IIL2に接続される。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a circuit configuration of a first embodiment of a current comparison type comparator according to the present invention.
In this figure, this circuit has a first equivalent of a NAND gate.
And second input stages IIL1 and IIL2, an intermediate stage MC that performs a comparison operation based on the output of the second input stage IIL2, and an output stage OC. The first input stage IIL1 includes a PNP transistor Q1 and an NPN transistor Q2, and has a measurement current input terminal Ii.
n1 is connected to the collector of the PNP transistor Q1 and the base of the NPN transistor Q2. The base of the PNP transistor Q1 is grounded to GND, the emitter is connected to a constant current source IinjA for supplying an injector current, and the constant current Iinj1 is supplied. The emitter of the NPN transistor Q2 is grounded to GND, and the collector is connected to the second input stage IIL2.

【0010】第2の入力段部IIL2は、PNPトラン
ジスタQ3とNPNトランジスタQ4とを備えており、
PNPトランジスタQ3のコレクタとNPNトランジス
タQ4のベースに前記NPNトランジスタQ2のコレク
タが接続されている。PNPトランジスタQ3のベース
はGNDに接地され、エミッタはインジェクター電流を
供給する定電流源IinjBに接続され、定電流Iin
j2が供給されている。NPNトランジスタQ4のエミ
ッタはGNDに接地され、コレクタは中間段部MCに接
続される。
The second input stage IIL2 has a PNP transistor Q3 and an NPN transistor Q4,
The collector of the NPN transistor Q2 is connected to the collector of the PNP transistor Q3 and the base of the NPN transistor Q4. The base of the PNP transistor Q3 is grounded to GND, the emitter is connected to a constant current source IinjB for supplying an injector current, and the constant current Iin
j2 is supplied. The emitter of NPN transistor Q4 is grounded to GND, and the collector is connected to intermediate stage MC.

【0011】中間段部MCはPNPトランジスタQ5,
Q6を備えており、また、出力段部OCはNPNトラン
ジスタQ7,Q8を備えている。PNPトランジスタQ
5のベースには前記NPNトランジスタQ4のコレクタ
が接続されている。また、PNPトランジスタQ6のベ
ースには前記NPNトランジスタQ2のコレクタが接続
されている。PNPトランジスタQ6のコレクタはGN
Dに接地され、エミッタはPNPトランジスタQ5のコ
レクタとNPNトランジスタQ8のベースに接続されて
いる。PNPトランジスタQ5のエミッタは定電流源と
NPNトランジスタQ7のベースに接続されている。N
PNトランジスタQ7エのエミッタはGNDに接地さ
れ、コレクタは定電流源と出力端子Iout1に接続さ
れている。NPNトランジスタQ8のエミッタはGND
に接地され、コレクタは定電流源と出力端子Iout2
に接続されている。定電流源の他端は安定化DC電源に
接続されている。
The middle stage MC includes PNP transistors Q5 and Q5.
The output stage OC includes NPN transistors Q7 and Q8. PNP transistor Q
The collector of the NPN transistor Q4 is connected to the base of the transistor 5. The collector of the NPN transistor Q2 is connected to the base of the PNP transistor Q6. The collector of the PNP transistor Q6 is GN
D is grounded, and the emitter is connected to the collector of PNP transistor Q5 and the base of NPN transistor Q8. The emitter of PNP transistor Q5 is connected to a constant current source and the base of NPN transistor Q7. N
The emitter of the PN transistor Q7 is grounded to GND, and the collector is connected to the constant current source and the output terminal Iout1. The emitter of the NPN transistor Q8 is GND
And the collector is connected to the constant current source and the output terminal Iout2.
It is connected to the. The other end of the constant current source is connected to a stabilized DC power supply.

【0012】次に、このように構成された電流比較型コ
ンパレータの回路動作を説明する。先ず、入力段部II
L1,IIL2において、入力電流Iin1がインジェ
クター電流Iinj1と比較して小さい場合(Iin1
<Iinj1)には、Iinj1−Iin1にほぼ等し
い電流がNPNトランジスタQ2のベースに流れ込む。
また、PNPトランジスタQ3のコレクタにもIinj
2とほぼ等しい電流が流れる。NPNトランジスタQ2
のベースにはIinj1−Iin1分の電流が流れ込ん
でいるので、NPNトランジスタQ2のコレクタはベー
ス電流のhFE2(トランジスタQ2の電流増幅率、以
下同じ)倍の電流を引き込む事になり、NPNトランジ
スタQ2はオン状態となる。このため、PNPトランジ
スタQ3のインジェクター電流Iinj2が完全にNP
NトランジスタQ2のコレクタ側に引き込まれると、N
PNトランジスタQ4のベースには電流が供給されず、
Q4はオフ状態となり、そのコレクタ端子は等価的に開
放(オープン)となる。
Next, the circuit operation of the current comparison type comparator configured as described above will be described. First, the input stage II
In L1 and IIL2, when the input current Iin1 is smaller than the injector current Iinj1 (Iin1
In <Iinj1), a current substantially equal to Iinj1-Iin1 flows into the base of the NPN transistor Q2.
Also, Iinj is connected to the collector of PNP transistor Q3.
A current approximately equal to 2 flows. NPN transistor Q2
Since the current of Iinj1-Iin1 flows into the base of the NPN transistor Q2, the collector of the NPN transistor Q2 draws a current hFE2 (current amplification factor of the transistor Q2, the same applies hereinafter) times the base current. It turns on. Therefore, the injector current Iinj2 of the PNP transistor Q3 is completely
When pulled into the collector of N transistor Q2, N
No current is supplied to the base of the PN transistor Q4,
Q4 is turned off, and its collector terminal is equivalently opened.

【0013】この結果、PNPトランジスタQ5はオフ
(動作しない)し、定電流I1はNPNトランジスタQ
7のベースに流れ込み、NPNトランジスタQ7がON
(動作する)し、定電流I2はGNDに流れ込んで出力
端子Iout1には電流出力がでない。一方、NPNト
ランジスタQ2がオン(動作する)したため、PNPト
ランジスタQ6はオン状態となり、NPNトランジスタ
Q8のベース電圧はPNPトランジスタQ6のエミッタ
−コレクタ間電圧しか印加されず、NPNトランジスタ
Q8はオフし、定電流I3は出力端子Iout2に流れ
出す。
As a result, the PNP transistor Q5 is turned off (does not operate), and the constant current I1 is supplied to the NPN transistor Q5.
7, the NPN transistor Q7 is turned on.
Then, the constant current I2 flows into the GND, and no current is output to the output terminal Iout1. On the other hand, since the NPN transistor Q2 is turned on (operates), the PNP transistor Q6 is turned on, the base voltage of the NPN transistor Q8 is applied only to the voltage between the emitter and the collector of the PNP transistor Q6, and the NPN transistor Q8 is turned off. The current I3 flows to the output terminal Iout2.

【0014】次に、入力電流Iin1がインジェクター
電流Iinj1と比較して大きい場合(Iin1−Ii
nj1)には、インジェクター電流Iinj1は全て入
力端子1側に引っ張られる。この結果NPNトランジス
タQ2のベースにはインジェクター電流Iinj1が流
れ込まなくなるので、NPNトランジスタQ2はオフす
る。NPNトランジスタQ2がオフすると、NPNトラ
ンジスタQ2のコレクタ端子は等価的にオープンにな
り、PNPトランジスタQ3のインジェクター電流Ii
nj2は、NPNトランジスタQ4のベースに流れ込
む。このため、NPNトランジスタQ4のコレクタに
は、Iinj2×hFE4倍の電流が流れ込まれる事に
なり、NPNトランジスタQ4がオンする。したがっ
て、NPNトランジスタQ4のエミッタ−コレクタ間電
圧が低電位になり、共通ラインであるPNPトランジス
タQ5のベース電圧も低電位になる。
Next, when the input current Iin1 is larger than the injector current Iinj1 (Iin1-Ii
In nj1), the injector current Iinj1 is all pulled to the input terminal 1 side. As a result, the injector current Iinj1 does not flow into the base of the NPN transistor Q2, so that the NPN transistor Q2 is turned off. When the NPN transistor Q2 turns off, the collector terminal of the NPN transistor Q2 becomes equivalently open, and the injector current Ii of the PNP transistor Q3
nj2 flows into the base of NPN transistor Q4. For this reason, a current of Iinj2 × hFE4 times flows into the collector of the NPN transistor Q4, and the NPN transistor Q4 is turned on. Therefore, the voltage between the emitter and the collector of the NPN transistor Q4 becomes low, and the base voltage of the PNP transistor Q5 which is a common line also becomes low.

【0015】この結果、PNPトランジスタQ5のエミ
ッタ−ベース間電圧差が大きくなりPNPトランジスタ
Q5がオンする。このとき、定電流I1を(インジェク
ター電流Iinj2×hFE4×hFE5)より小さく
する事により、PNPトランジスタQ5がオンした時、
定電流I1はPNPトランジスタQ5のエミッタに全て
流れ込む。このため定電流I1はNPNトランジスタQ
7のベースに電流が流れ込まなくなり、NPNトランジ
スタQ7はオフする。この結果NPNトランジスタQ7
のコレクタに接続されている定電流I2は出力端子Io
ut1に出力される。
As a result, the voltage difference between the emitter and the base of the PNP transistor Q5 increases, and the PNP transistor Q5 turns on. At this time, by making the constant current I1 smaller than (injector current Iinj2 × hFE4 × hFE5), when the PNP transistor Q5 is turned on,
The constant current I1 all flows into the emitter of the PNP transistor Q5. Therefore, the constant current I1 is equal to the NPN transistor Q
No current flows into the base of the transistor 7, and the NPN transistor Q7 is turned off. As a result, the NPN transistor Q7
The constant current I2 connected to the collector of the output terminal Io
output to ut1.

【0016】さらに、NPNトランジスタQ2はオフし
ているので、NPNトランジスタQ2のコレクタ端子は
等価的にオープンになっており、共通ラインであるPN
PトランジスタQ6のベースもオープン(=ハンインピ
ーダンス)になる。この結果、PNPトランジスタQ6
はオフし、PNPトランジスタQ5に流れていた定電流
I1はNPNトランジスタQ8のベースに流れ込み、N
PNトランジスタQ8はオンする。これにより、定電流
I3はNPNトランジスタQ8のエミッタからコレク
タ、すなわちGNDに抜けて行き、出力端子Iout2
には電流出力がでなくなる。
Further, since the NPN transistor Q2 is off, the collector terminal of the NPN transistor Q2 is equivalently open and the common line PN
The base of the P transistor Q6 also becomes open (= han impedance). As a result, the PNP transistor Q6
Turns off, the constant current I1 flowing through the PNP transistor Q5 flows into the base of the NPN transistor Q8,
The PN transistor Q8 turns on. As a result, the constant current I3 flows from the emitter of the NPN transistor Q8 to the collector, that is, GND, and the output terminal Iout2
No current output.

【0017】このように、この回路構成ては、インジェ
クター電流Iinj1が入力電流Iin1と比較して大
きいか小さいかで次段以降の出力状態を変化させ、出力
端に設けられた定電流I2かI3を出力できるようにな
っている。したがって、電流−電圧変換回路が不要にな
るとともに、部品点数が多い比較部を構成するオペアン
プが不要であり、トランジスタ数を大幅に削減でき、回
路構成を簡略化し、回路規模を縮小化できる。また、こ
れに伴って動作電圧が低減でき、低消費電力化が可能と
なる。
As described above, according to this circuit configuration, the output state of the next and subsequent stages is changed depending on whether the injector current Iinj1 is larger or smaller than the input current Iin1, and the constant current I2 or I3 provided at the output terminal is changed. Can be output. Therefore, a current-voltage conversion circuit is not required, and an operational amplifier constituting a comparison unit having a large number of components is not required. Therefore, the number of transistors can be significantly reduced, the circuit configuration can be simplified, and the circuit scale can be reduced. In addition, the operating voltage can be reduced, and power consumption can be reduced.

【0018】ただし、本発明の実施形態では前記した説
明から明らかなように次の条件が必要になる。 Iinj1>>Iinj2 もしくは、 Iinj1×hFE2>Iinj2 Iinj2×hFE4×hFE5>I1 トランジスタQ7のベース電流ドライブ能力分>I1 トランジスタQ8のベース電流ドライブ能力分>I1 I1×hFE7>I2 I1×hFE8>I3
However, in the embodiment of the present invention, the following conditions are required as is apparent from the above description. Iinj1 >> Iinj2 or Iinj1 × hFE2> Iinj2 Iinj2 × hFE4 × hFE5> I1 Base current driving capability of transistor Q7> I1 Base current driving capability of transistor Q8> I1 I1 × hFE7> I2 I1 × hFE8> I3

【0019】図2は本発明の第2の実施形態の回路図で
ある。この回路構成は第1及び第2の入力段部IIL
1,IIL2と、中間段部MCと、出力段部OCとで構
成されており、前記各入力段部IIL1,IIL2の構
成と、出力段部の構成は第1の実施形態と同じである
が、中間段部MCは第1の実施形態における中間段部の
PNPトランジスタQ6を省略し、部品点数の削減を行
っている点が相違している。すなわち、PNPトランジ
スタQ6を削除し、その代わりにNPNトランジスタQ
8のベースをNPNトランジスタQ2のコレクタとPN
PトランジスタQ3のコレクタおよびNPNトランジス
タQ4のベースが接続されているラインに接続した事で
ある。
FIG. 2 is a circuit diagram of a second embodiment of the present invention. This circuit configuration includes first and second input stages IIL.
1, IIL2, an intermediate stage MC, and an output stage OC. The configuration of each of the input stages IIL1 and IIL2 and the configuration of the output stage are the same as in the first embodiment. The intermediate stage MC is different from the first embodiment in that the PNP transistor Q6 in the intermediate stage in the first embodiment is omitted and the number of components is reduced. That is, the PNP transistor Q6 is deleted, and instead, the NPN transistor Q6 is replaced.
8 is connected to the collector of NPN transistor Q2 and PN
That is, it is connected to the line to which the collector of the P transistor Q3 and the base of the NPN transistor Q4 are connected.

【0020】この第2の実施形態の動作は第1の実施形
態と同じであり、入力電流Iin1がインジェクター電
流Iinj1と比較して小さい場合(Iin1<Iin
j1)には、Iinj1−Iin1の電流がNPNトラ
ンジスタQ2のベースに流れ込む。また、PNPトラン
ジスタQ3のコレクタにもIinj2とほぼ等しい電流
が流れる。NPNトランジスタQ2のベースにはIin
j1−Iin1分の電流が流れ込んでいるので、NPN
トランジスタQ2のコレクタはベース電流のhFE倍の
電流を引き込む事になる。この結果、NPNトランジス
タQ2のエミッタ−コレクタ間電圧は低電位になり、共
通ラインであるNPNトランジスタQ8のベースも低電
位になってNPNトランジスタQ8はオフする。したが
って定電流I3は出力端子Iout2より出力される。
なお、NPNトランジスタQ4以降の中間段部、および
出力段部の動作は第1の実施形態と同じであり、出力端
子Iout1から定電流I2が出力されることはない。
The operation of the second embodiment is the same as that of the first embodiment, and when the input current Iin1 is smaller than the injector current Iinj1 (Iin1 <Iin
In j1), the current of Iinj1-Iin1 flows into the base of the NPN transistor Q2. Further, a current substantially equal to Iinj2 flows through the collector of the PNP transistor Q3. Iin is connected to the base of NPN transistor Q2.
Since a current of j1-Iin1 flows, NPN
The collector of the transistor Q2 draws a current hFE times the base current. As a result, the voltage between the emitter and the collector of the NPN transistor Q2 becomes low potential, the base of the NPN transistor Q8 which is a common line also becomes low potential, and the NPN transistor Q8 is turned off. Therefore, constant current I3 is output from output terminal Iout2.
The operations of the intermediate stage and the output stage after the NPN transistor Q4 are the same as those in the first embodiment, and the constant current I2 is not output from the output terminal Iout1.

【0021】一方、入力電流Iin1がインジェクター
電流Iinj1と比較して大きい場合(Iin1>Ii
nj1)には、インジェクター電流Iinj1は全て入
力端子Iin1側に引っ張られる。この結果、NPNト
ランジスタQ2のベースにはインジェクター電流Iin
j1が流れ込まなくなるので、NPNトランジスタQ2
はオフする。NPNトランジスタQ2がオフすると、N
PNトランジスタQ2のコレクタ端子は等価的にオープ
ンになり、共通ラインであるNPNトランジスタQ8の
ベースは高電位になり、NPNトランジスタQ8はオン
する。これにより、NPNトランジスタQ8のコレクタ
に接続されている定電流I3はNPNトランジスタQ8
を通って、GNDに抜けて行き、出力端子Iout2に
は電流出力がでない。また、NPNトランジスタQ4以
降の中間段部、および出力段部のの動作は第1の実施形
態と同じであり、出力端子Iout1から定電流I2が
出力されることになる。
On the other hand, when the input current Iin1 is larger than the injector current Iinj1 (Iin1> Ii)
In nj1), all the injector current Iinj1 is pulled toward the input terminal Iin1. As a result, the injector current Iin is connected to the base of the NPN transistor Q2.
Since j1 stops flowing, the NPN transistor Q2
Turns off. When the NPN transistor Q2 turns off, N
The collector terminal of the PN transistor Q2 becomes equivalently open, the base of the NPN transistor Q8, which is a common line, becomes high potential, and the NPN transistor Q8 turns on. Thus, the constant current I3 connected to the collector of the NPN transistor Q8 is
To GND, and there is no current output at the output terminal Iout2. The operations of the intermediate stage and the output stage after the NPN transistor Q4 are the same as those in the first embodiment, and the constant current I2 is output from the output terminal Iout1.

【0022】図3は本発明の第3の実施形態の回路図で
ある。この実施形態においても、入力段部の構成は前記
第1、第2の各実施形態と同じであるが、ここでは出力
段部OCを前記各実施形態の2段構成から1段構成にし
ている。すなわち、第1の実施形態の中間段部、出力段
部に相当するPNPトランジスタQ6とNPNトランジ
スタQ7とNPNトランジスタQ8を削除し、部品点数
の削減と、前実施形態よりも低電圧で駆動できるように
している。この回路では、駆動電源は約1V位から動作
する。
FIG. 3 is a circuit diagram of a third embodiment of the present invention. Also in this embodiment, the configuration of the input stage is the same as that of each of the first and second embodiments, but here, the output stage OC is changed from the two-stage configuration of each embodiment to a single-stage configuration. . That is, the PNP transistor Q6, the NPN transistor Q7, and the NPN transistor Q8 corresponding to the intermediate stage and the output stage of the first embodiment are eliminated, so that the number of parts can be reduced and the drive can be performed at a lower voltage than in the previous embodiment. I have to. In this circuit, the drive power supply operates from about 1V.

【0023】この構成では、入力電流Iin1がインジ
ェクター電流Iinj1と比較して小さい場合(Iin
1<Iinj1)には、Iinj1−Iin1にほぼ等
しい電流がNPNトランジスタQ2のベースに流れ込
む。また、PNPトランジスタQ3のコレクタにもIi
nj2とほぼ等しい電流が流れる。NPNトランジスタ
Q2のベースにはIinj1−Iin1分の電流が流れ
込んでいので、NPNトランジスタQ2のコレクタはベ
ース電流のhFE倍の電流を引き込む事になる。PNP
トランジスタQ3のインジェクター電流Iinj2が完
全にNPNトランジスタQ2のコレクタ側に引き込まれ
ると、NPNトランジスタQ4のベースには電流が供給
されず、コレクタ端子は等価的に開放となる。この結
果、PNPトランジスタQ5はオフし、定電流I1は出
力端子Iout1に流れ出す。
In this configuration, when the input current Iin1 is smaller than the injector current Iinj1 (Iin
At 1 <Iinj1), a current substantially equal to Iinj1-Iin1 flows into the base of the NPN transistor Q2. Further, Ii is also connected to the collector of the PNP transistor Q3.
A current substantially equal to nj2 flows. Since a current of Iinj1-Iin1 flows into the base of the NPN transistor Q2, the collector of the NPN transistor Q2 draws a current hFE times the base current. PNP
When the injector current Iinj2 of the transistor Q3 is completely drawn into the collector of the NPN transistor Q2, no current is supplied to the base of the NPN transistor Q4, and the collector terminal is equivalently opened. As a result, the PNP transistor Q5 turns off, and the constant current I1 flows to the output terminal Iout1.

【0024】一方、入力電流Iin1がインジェクター
電流Iinj1と比較して大きい場合(Iin1>Ii
nj1)には、インジェクター電流Iinj1は全て入
力端子Iin1側に引っ張られる。その結果、NPNト
ランジスタQ2のベースにはインジェクター電流Iin
j1が流れ込まなくなるので、NPNトランジスタQ2
はオフする。NPNトランジスタQ2がオフすると、N
PNトランジスタQ2のコレクタ端子は等価的にオープ
ンになり、PNPトランジスタQ3のインジェクター電
流Iinj2は、NPNトランジスタQ4のベースに流
れ込む。NPNトランジスタQ4のベースにインジェク
ター電流Iinj2が流れ込むと、NPNトランジスタ
Q4のコレクタには、Iinj2×hFE4倍の電流が
流れ込める事になる。NPNトランジスタQ4がオンし
た事で、NPNトランジスタQ4のエミッタ−コレクタ
間電圧が低電位になり、共通ラインであるPNPトラン
ジスタQ5のベース電圧も低電位になる。この結果、P
NPトランジスタQ5のエミッタ−ベース間電圧差が大
きくなりPNPトランジスタQ5がオンし、定電流I1
はPNPトランジスタQ5のコレクタを通りGNDに流
れ込み、出力端子Iout1には電流出力がでない。
On the other hand, when the input current Iin1 is larger than the injector current Iinj1 (Iin1> Ii)
In nj1), all the injector current Iinj1 is pulled toward the input terminal Iin1. As a result, the base of the NPN transistor Q2 has the injector current Iin
Since j1 stops flowing, the NPN transistor Q2
Turns off. When the NPN transistor Q2 turns off, N
The collector terminal of the PN transistor Q2 becomes equivalently open, and the injector current Iinj2 of the PNP transistor Q3 flows into the base of the NPN transistor Q4. When the injector current Iinj2 flows into the base of the NPN transistor Q4, a current Iinj2 × hFE4 times flows into the collector of the NPN transistor Q4. Since the NPN transistor Q4 is turned on, the voltage between the emitter and the collector of the NPN transistor Q4 becomes low, and the base voltage of the PNP transistor Q5 which is a common line also becomes low. As a result, P
The voltage difference between the emitter and the base of the NP transistor Q5 increases, the PNP transistor Q5 turns on, and the constant current I1
Flows through the collector of the PNP transistor Q5 to GND, and no current is output to the output terminal Iout1.

【0025】以上、第1ないし第3の実施形態で説明し
たように、各実施形態においては、IIL構成で回路を
設計する場合、IIL構成に必要不可欠なインジェクタ
ー電流を比較回路のしきい値に用いるので、従来技術の
電流値を電圧値に変換する電流−電圧変換回路を付加す
る事がないので、部品点数の削減につながる。また、入
力段部IIL1,IIL2は電流駆動型であって電源電
圧の制限を受けななくなる。ただし、厳密にはトランジ
スタQ1およびQ3がオンする電圧、すなわちトランジ
スタQ1,Q2のコレクタ電圧が約0.8V以上は必要
であるが、この場合でも駆動電圧の制限を受けるのは中
間段部と出力段部を構成するトランジスタQ5〜Q8の
部分であって、第1の実施形態および第2の実施形態で
はトランジスタQ5のエミッタ端子電圧が2V以上あれ
ば駆動するようになっている。第2の実施形態では1V
以上あれば駆動する。
As described above in each of the first to third embodiments, in each of the embodiments, when designing a circuit with the IIL configuration, the injector current indispensable for the IIL configuration is used as the threshold value of the comparison circuit. Since it is used, there is no need to add a current-voltage conversion circuit for converting a current value into a voltage value according to the prior art, which leads to a reduction in the number of components. Further, the input stage units IIL1 and IIL2 are of the current drive type and are not subject to the limitation of the power supply voltage. Strictly speaking, a voltage at which the transistors Q1 and Q3 are turned on, that is, a collector voltage of the transistors Q1 and Q2 is required to be about 0.8 V or more. In the first embodiment and the second embodiment, the transistor Q5 is a part of the transistor Q5 to Q8 constituting a stepped portion, and is driven when the emitter terminal voltage of the transistor Q5 is 2 V or more. 1 V in the second embodiment
If it is, drive it.

【0026】[0026]

【発明の効果】以上説明したように本発明は、入力段部
を入力電流と定電流との電流差に応じてオン、オフ動作
されるトランジスタを用いたロジック回路構成とし、定
電流を用いて入力電流を直接比較する回路構成としてい
るので、従来回路において必要とされていた電流−電圧
変換回路が不要になり、部品点数を低減でき、チップの
集積化が可能となり、回路規模を縮小することができ
る。また、入力段部が電流によって駆動される回路構成
であるため、電圧による制限を受けなくなり、低電圧駆
動が可能になり、低消費電力化が実現できるという効果
もある。
As described above, according to the present invention, the input stage has a logic circuit configuration using transistors that are turned on and off in accordance with the current difference between the input current and the constant current. A circuit configuration that directly compares the input current eliminates the need for a current-to-voltage conversion circuit required in conventional circuits, reduces the number of components, enables chip integration, and reduces the circuit scale. Can be. In addition, since the input stage has a circuit configuration driven by current, there is no effect of being limited by voltage, so that low-voltage driving can be performed and power consumption can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明の第2の実施形態の回路図である。FIG. 2 is a circuit diagram according to a second embodiment of the present invention.

【図3】本発明の第3の実施形態の回路図である。FIG. 3 is a circuit diagram of a third embodiment of the present invention.

【図4】一般的な電流比較型コンパレータのブロック図
である。
FIG. 4 is a block diagram of a general current comparison type comparator.

【図5】従来の電流比較型コンパレータの一例の回路図
である。
FIG. 5 is a circuit diagram of an example of a conventional current comparison type comparator.

【図6】従来の電流−電圧変換回路の一例の回路図であ
る。
FIG. 6 is a circuit diagram of an example of a conventional current-voltage conversion circuit.

【符号の説明】[Explanation of symbols]

IIL1 第1入力段部 IIL2 第2入力段部 MC 中間段部 OC 出力段部 1in1 入力電流 Iinj1 第1定電流(第1インジェクター電流) Iinj2 第2定電流(第2インジェクター電流) I1,I2,I3 定電流 Iout1,Iout2 出力端子 Q1,Q3,Q5,Q6 NPNトランジスタ Q2,Q4,Q7,Q8 PNPトランジスタ IIL1 First input stage IIL2 Second input stage MC Intermediate stage OC Output stage 1in1 Input current Iinj1 First constant current (first injector current) Iinj2 Second constant current (second injector current) I1, I2, I3 Constant current Iout1, Iout2 Output terminal Q1, Q3, Q5, Q6 NPN transistor Q2, Q4, Q7, Q8 PNP transistor

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 入力電流を定電流源からの定電流と比較
し、その比較結果に応じた出力をだすトランジスタで構
成される論理回路からなる入力段部と、この入力段部の
出力に基づいて出力端子への電流を制御する電圧駆動型
のトランジスタ回路からなる出力段部とを備えることを
特徴とする電流比較型コンパレータ。
1. An input stage comprising a logic circuit composed of a transistor for comparing an input current with a constant current from a constant current source and outputting an output according to the comparison result, and an output from the input stage. And an output stage comprising a voltage-driven transistor circuit for controlling the current to the output terminal.
【請求項2】 入力段部は、少なくとも定電流と入力電
流がベースに入力され、これら定電流と入力電流との差
電流に応じてオン,オフ動作されるトランジスタを備え
る請求項1の電流比較型コンパレータ。
2. The current comparison circuit according to claim 1, wherein the input stage includes a transistor to which at least a constant current and an input current are inputted to a base, and which is turned on and off in accordance with a difference current between the constant current and the input current. Type comparator.
【請求項3】 入力段部は、定電流源にエミッタが接続
された第1のPNPトランジスタと、この第1のPNP
トランジスタのコレクタと入力電流が入力される入力端
子にベースが接続された第1のNPNトランジスタとを
備え、前記第1のPNPトランジスタのベースと第1の
NPNトランジスタのエミッタを接地し、前記入力端子
より流出する入力電流と前記定電流源の出力電流に対す
る大小に応じて第1のNPNトランジスタをオン,オフ
させて、コレクタ電流をオン、オフ出力する請求項2の
電流比較型コンパレータ。
3. An input stage comprising: a first PNP transistor having an emitter connected to a constant current source;
A first NPN transistor whose base is connected to a collector of the transistor and an input terminal to which an input current is input, wherein the base of the first PNP transistor and the emitter of the first NPN transistor are grounded; 3. The current comparison comparator according to claim 2, wherein the first NPN transistor is turned on and off in accordance with the magnitude of the input current flowing out and the magnitude of the output current of the constant current source to turn on and off the collector current.
【請求項4】 入力段部は、直列接続された第1の入力
段部と第2の入力段部とで構成され、第1の入力段部に
は入力電流と第1の定電流がベースに供給される第1の
トランジスタを備え、第2の入力段部には前記第1のト
ランジスタのコレクタ電流と第2の定電流がベースに供
給される第2のトランジスタを備え、この第2のトラン
ジスタのコレクタ電流を出力電流とする請求項1の電流
比較型コンパレータ。
4. An input stage comprising a first input stage and a second input stage connected in series, wherein an input current and a first constant current are based on the first input stage. And a second transistor provided to the second input stage portion, the collector current and the second constant current of which are supplied to the base of the second input stage. 2. The current comparison type comparator according to claim 1, wherein a collector current of the transistor is an output current.
【請求項5】 第1の入力段部は、第1の定電流源にエ
ミッタが接続された第1のPNPトランジスタと、この
第1のPNPトランジスタのコレクタと入力電流が入力
される入力端子にベースが接続された第1のNPNトラ
ンジスタとを備え、前記第1のPNPトランジスタのベ
ースと第1のNPNトランジスタのエミッタを接地して
おり、第2の入力段部は、第2の定電流源にエミッタが
接続された第2のPNPトランジスタと、この第2のP
NPトランジスタのコレクタと前記第1のNPNトラン
ジスタのコレクタ電流が入力されるラインにベースが接
続された第2のNPNトランジスタとを備え、前記第2
のPNPトランジスタのベースと第2のNPNトランジ
スタのエミッタを接地し、前記入力端子より流出する入
力電流と前記定電流源の出力電流に対する大小に応じて
第1のNPNトランジスタ及び第2のNPNトランジス
タをオン,オフさせて、コレクタ電流をオン、オフ出力
する請求項4の電流比較型コンパレータ。
5. The first input stage includes a first PNP transistor having an emitter connected to a first constant current source, a collector of the first PNP transistor, and an input terminal to which an input current is input. A first NPN transistor having a base connected thereto, wherein a base of the first PNP transistor and an emitter of the first NPN transistor are grounded, and a second input stage section includes a second constant current source. A second PNP transistor having an emitter connected to the second PNP transistor and the second PNP transistor
A second NPN transistor having a base connected to a line to which a collector current of the first NPN transistor is input;
The base of the PNP transistor and the emitter of the second NPN transistor are grounded, and the first NPN transistor and the second NPN transistor are connected in accordance with the magnitude of an input current flowing from the input terminal and an output current of the constant current source. 5. The current comparison type comparator according to claim 4, wherein the comparator is turned on and off to output a collector current on and off.
【請求項6】 出力段部は、低電圧動作が可能なエミッ
タ接地回路で構成される請求項1ないし5のいずれかの
電流比較型コンパレータ。
6. The current comparison comparator according to claim 1, wherein the output stage comprises a common emitter circuit capable of operating at a low voltage.
JP8268045A 1996-10-09 1996-10-09 Current comparison comparator Pending JPH10117130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8268045A JPH10117130A (en) 1996-10-09 1996-10-09 Current comparison comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8268045A JPH10117130A (en) 1996-10-09 1996-10-09 Current comparison comparator

Publications (1)

Publication Number Publication Date
JPH10117130A true JPH10117130A (en) 1998-05-06

Family

ID=17453122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8268045A Pending JPH10117130A (en) 1996-10-09 1996-10-09 Current comparison comparator

Country Status (1)

Country Link
JP (1) JPH10117130A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006318243A (en) * 2005-05-13 2006-11-24 Kyocera Mita Corp Power supply controller
WO2011008165A1 (en) * 2009-07-17 2011-01-20 Milux Holding S.A. An improved medical system comprising implants

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006318243A (en) * 2005-05-13 2006-11-24 Kyocera Mita Corp Power supply controller
WO2011008165A1 (en) * 2009-07-17 2011-01-20 Milux Holding S.A. An improved medical system comprising implants
US9610455B2 (en) 2009-07-17 2017-04-04 Peter Forsell Medical system comprising implants

Similar Documents

Publication Publication Date Title
JPH08265157A (en) Folded amplifier for configuring a/d converter
JP4014383B2 (en) High precision differential switched current source
JP3119335B2 (en) IC test equipment
US7589549B2 (en) Driver circuit and test apparatus
JPH08265060A (en) Voltage to current conversion circuit
US5642062A (en) Comparator circuit operating on variable current
JPH10117130A (en) Current comparison comparator
US4717839A (en) Transistor comparator circuit having split collector feedback hysteresis
US6323683B1 (en) Low distortion logic level translator
US20030222681A1 (en) Comparator
US6518842B1 (en) Bipolar rail-to-rail input stage with selectable transition threshold
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
JPH11174128A (en) Load-current output circuit to electronic device and ic tester
JP3063657B2 (en) Sample hold circuit
JP2930024B2 (en) Voltage comparison circuit
US6411243B1 (en) Mode control circuit
JP4206553B2 (en) Voltage / current conversion circuit
JPH1079656A (en) Current switching type switch circuit
US20020003437A1 (en) Circuit configuration for converting logic levels
KR0135186Y1 (en) Comparator circuit having an improved output speed
JP4593791B2 (en) Series switch driver structure for automatic inspection equipment
KR940002237Y1 (en) Current mode comparator having hysterisis
JPH0823245A (en) Constant voltage bridge circuit
JPH09116399A (en) Comparator circuit
JP2000286344A (en) Current mirror circuit and driving circuit of light emitting element using the current mirror circuit