JPH1011161A - Constant current circuit for integrated circuit - Google Patents
Constant current circuit for integrated circuitInfo
- Publication number
- JPH1011161A JPH1011161A JP16600296A JP16600296A JPH1011161A JP H1011161 A JPH1011161 A JP H1011161A JP 16600296 A JP16600296 A JP 16600296A JP 16600296 A JP16600296 A JP 16600296A JP H1011161 A JPH1011161 A JP H1011161A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- emitter
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、集積化に好適な集
積回路の定電流回路に関する。The present invention relates to a constant current circuit of an integrated circuit suitable for integration.
【０００２】[0002]
【従来の技術】従来、集積回路は、複数の回路を有し、
また、バイアス源となる定電流回路を少なくとも一つ集
積化しておく。そして、前記定電流回路は複数の回路に
定電流を供給し、図２は前記定電流を発生する定電流回
路のうちバンドギャップ型の定電流回路を示す回路図で
ある。2. Description of the Related Art Conventionally, an integrated circuit has a plurality of circuits,
At least one constant current circuit serving as a bias source is integrated. The constant current circuit supplies a constant current to a plurality of circuits. FIG. 2 is a circuit diagram showing a band gap type constant current circuit among the constant current circuits that generate the constant current.
【０００３】図２において、定電流回路が起動すると、
第１電流ミラー回路１の出力電流は第２電流ミラー回路
２で反転された後、第１電流ミラー回路１に供給され、
その為、第１及び第２電流ミラー回路１及び２により正
帰還ループが構成される。また、第２電流ミラー回路２
を構成するトランジスタ２ａのエミッタには抵抗３が接
続されており、トランジスタ２ａのエミッタ電流により
抵抗３に電圧降下が発生する。そして、抵抗３の電圧降
下により、トランジスタ２ａのベース−エミッタ間電圧
が変化し、トランジスタ２ａに流れるエミッタ電流が変
化する。その為、前記エミッタ電流が小さいとき、正帰
還ループによりエミッタ電流は大きくなり、前記エミッ
タ電流が大きいと、トランジスタ２ａのベース−エミッ
タ間電圧が小さくなりエミッタ電流は小さくなる。よっ
て、正帰還ループと抵抗３の電圧降下による負帰還とに
より第１及び第２電流ミラー回路１及び２に流れる電流
は一定になる。そして、前記電流Ｉは、トランジスタ２
ａとトランジスタ２ｂとのエミッタの面積比をｎとし、
Ｋをボルツマン定数、ｑを電荷量とすると、In FIG. 2, when the constant current circuit starts,
The output current of the first current mirror circuit 1 is supplied to the first current mirror circuit 1 after being inverted by the second current mirror circuit 2,
Therefore, the first and second current mirror circuits 1 and 2 form a positive feedback loop. Also, the second current mirror circuit 2
Is connected to the emitter of the transistor 2a, and a voltage drop occurs in the resistor 3 due to the emitter current of the transistor 2a. Then, due to the voltage drop of the resistor 3, the base-emitter voltage of the transistor 2a changes, and the emitter current flowing through the transistor 2a changes. Therefore, when the emitter current is small, the emitter current increases due to the positive feedback loop. When the emitter current is large, the voltage between the base and the emitter of the transistor 2a decreases and the emitter current decreases. Therefore, the current flowing through the first and second current mirror circuits 1 and 2 becomes constant due to the positive feedback loop and the negative feedback due to the voltage drop of the resistor 3. The current I is supplied to the transistor 2
a and the area ratio of the emitter of the transistor 2b to n,
If K is Boltzmann's constant and q is the amount of charge,
【０００４】[0004]
【数１】 (Equation 1)
【０００５】となる。また、トランジスタ４及び５が第
１電流ミラー回路１にミラー接続されているので、トラ
ンジスタ４及び５のコレクタには第１電流ミラー回路１
の入力信号を反転した出力電流が発生する。トランジス
タ４のコレクタ電流は、電流ミラー回路６を介して第１
利用回路７に供給されると共に、トランジスタ５のコレ
クタ電流は電流ミラー回路８を介して第Ｎ利用回路９に
供給される。[0005] Since the transistors 4 and 5 are mirror-connected to the first current mirror circuit 1, the collectors of the transistors 4 and 5 have the first current mirror circuit 1 connected thereto.
An output current is generated by inverting the input signal of. The collector current of the transistor 4 is supplied to the first
While being supplied to the utilization circuit 7, the collector current of the transistor 5 is supplied to the N-th utilization circuit 9 via the current mirror circuit 8.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、図２に
おいて、第１電流ミラー回路１及びそれにミラー接続さ
れるトランジスタ４及び５はＰＮＰトランジスタで構成
されているので、集積化に不適当であるという問題があ
った。一般に、ＰＮＰトランジスタを集積化すると、他
の素子に比べチップ面積は大きくなる。そして、トラン
ジスタ４及び５の如き定電流を供給するためのトランジ
スタは、各セル毎に１個は必ず必要になるので、そのよ
うなトランジスタの数は多数となる。その為、集積回路
において、トランジスタ４及び５の如きトランジスタの
チップ面積が占める割合が大きくなり、高集積化を阻害
していた。また、ＰＮＰトランジスタを用いると、アー
リー効果が大きくなるので、定電流の供給能力が低下す
るという問題もあった。However, in FIG. 2, since the first current mirror circuit 1 and the transistors 4 and 5 connected to the first current mirror circuit 1 are constituted by PNP transistors, they are not suitable for integration. was there. Generally, when a PNP transistor is integrated, a chip area becomes larger than other elements. Since one transistor such as the transistors 4 and 5 for supplying a constant current is necessarily required for each cell, the number of such transistors is large. For this reason, in the integrated circuit, the proportion of the chip area of the transistors such as the transistors 4 and 5 occupies a large area, thereby hindering high integration. In addition, when the PNP transistor is used, the Early effect becomes large, so that there is a problem that the ability to supply a constant current is reduced.
【０００７】[0007]
【課題を解決するための手段】本発明は、出力電圧を昇
圧して発生させるための昇圧回路を含むバンドギャップ
型の出力電圧回路と、該出力電圧が印加されると共に、
ダーリントン接続されたトランジスターより成るエミッ
タフォロワ回路と、該エミッタフォロワ回路の出力電圧
を定電流に電流変換する少なくとも１つの電流変換回路
とから成ることを特徴とする。SUMMARY OF THE INVENTION The present invention provides a bandgap type output voltage circuit including a booster circuit for boosting and generating an output voltage, wherein the output voltage is applied,
An emitter follower circuit composed of a Darlington-connected transistor and at least one current conversion circuit for converting the output voltage of the emitter follower circuit into a constant current.
【０００８】また、第１電流ミラー回路と、入力側が前
記第１電流ミラー回路の出力側に接続されると共に、出
力側が前記第１電流ミラー回路の入力側に接続される第
２電流ミラー回路と、前記第１電流ミラー回路の出力側
と前記第２電流ミラー回路の入力側との間に直列接続さ
れた複数のダイオード素子及び抵抗と、該ダイオード素
子または抵抗の一端に発生する出力電圧が印加されると
共に、前記ダイオードと同一の個数でダーリントン接続
されるトランジスタと、該トランジスタの出力電圧を定
電流に電流変換する少なくとも１つの電流変換回路とか
ら成ることを特徴とする。A first current mirror circuit having an input side connected to an output side of the first current mirror circuit and an output side connected to an input side of the first current mirror circuit; A plurality of diode elements and a resistor connected in series between an output side of the first current mirror circuit and an input side of the second current mirror circuit, and an output voltage generated at one end of the diode element or the resistor is applied; And the same number of transistors as the diodes and Darlington-connected transistors, and at least one current conversion circuit for converting the output voltage of the transistors into a constant current.
【０００９】さらに、前記電流変換回路は、前記トラン
ジスタの出力電圧に応じて電流を発生する第３電流ミラ
ー回路と、該電流ミラー回路の入力側に接続される抵抗
とから成ることを特徴とする。またさらに、前記電流変
換回路は、エミッタが抵抗を介してダーリントン接続さ
れるトランジスタの終段のトランジスタのエミッタに接
続され、ベースが接地される第１トランジスタと、ベー
スが前記第１トランジスタのベースに接続され、エミッ
タが接地され、コレクタを出力端とする第２トランジス
タとから成ることを特徴とする。Further, the current conversion circuit comprises a third current mirror circuit for generating a current according to the output voltage of the transistor, and a resistor connected to an input side of the current mirror circuit. . Still further, in the current conversion circuit, a first transistor whose emitter is connected to the emitter of the last transistor of the Darlington-connected transistor via a resistor and whose base is grounded, and whose base is connected to the base of the first transistor And a second transistor having an emitter connected to ground and a collector serving as an output terminal.
【００１０】さらにまた、前記第２電流ミラー回路の入
出力電流比を１：ｎとすることを特徴とする。Further, the input / output current ratio of the second current mirror circuit is set to 1: n.
【００１１】[0011]
【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、１は電流ミラー回路、２はエミッタサイズが
ｎ：１となるトランジスタ２ａ及び２ｂから成り、第１
電流ミラー回路の入力電流を発生する第２電流ミラー回
路、３は、トランジスタ２ａのエミッタの接続された抵
抗、１０及び１１は第１及び第２電流ミラー回路１及び
２の間に接続されるとともに、ダイオード接続される第
１及び第２トランジスタ、１２はトランジスタ１０のコ
レクタに接続された抵抗、１３及び１４はダーリントン
接続される第３及び第４トランジスタ１３及び１４、１
５はエミッタサイズが第２電流ミラー回路２のトランジ
スタ２ｂのエミッタサイズと同一であるトランジスタ１
５ａと、トランジスタ１５ｂとから成る第３電流ミラー
回路、１６は第３電流ミラー回路１５の入力側に接続さ
れた抵抗、１７はエミッタサイズが第２電流ミラー回路
２のトランジスタ２ｂのエミッタサイズと同一であるト
ランジスタ１７ａと、トランジスタ１７ｂとから成る第
Ｎ電流ミラー回路、１８は第Ｎ電流ミラー回路１７の入
力側に接続された抵抗である。尚、図１において、第１
及び第２電流ミラー回路と、トランジスタ１０及び１１
と、抵抗３及び１２とによりバンドギャップ型の定電圧
を構成し、トランジスタ１３及び１４によりエミッタフ
ォロア回路が構成される。FIG. 1 is a diagram showing an embodiment of the present invention, wherein 1 is a current mirror circuit, 2 is composed of transistors 2a and 2b having an emitter size of n: 1, and
The second current mirror circuit 3 for generating an input current of the current mirror circuit is a resistor connected to the emitter of the transistor 2a, 10 and 11 are connected between the first and second current mirror circuits 1 and 2, and , Diode-connected first and second transistors, 12 is a resistor connected to the collector of transistor 10, 13 and 14 are third and fourth transistors 13 and 14, 1 connected in Darlington connection
5 is a transistor 1 whose emitter size is the same as the emitter size of the transistor 2b of the second current mirror circuit 2.
A third current mirror circuit comprising 5a and a transistor 15b; 16 a resistor connected to the input side of the third current mirror circuit 15; 17 an emitter having the same size as the emitter size of the transistor 2b of the second current mirror circuit 2 And an N-th current mirror circuit 18 including a transistor 17a and a transistor 17b, and a resistor 18 connected to the input side of the N-th current mirror circuit 17. Note that, in FIG.
And second current mirror circuit, transistors 10 and 11
And the resistors 3 and 12 constitute a bandgap-type constant voltage, and the transistors 13 and 14 constitute an emitter follower circuit.
【００１２】図１において、第１電流ミラー回路１の出
力電流が第２電流ミラー回路２で反転され、第１電流ミ
ラー回路１に供給されることにより、第１及び第２電流
ミラー回路１及び２には一定の電流Ｉ１が流れる。電流
Ｉ１により、第１及び第２トランジスタ１０及び１１は
オンし、抵抗１２にも前記電流Ｉ１が流れ、抵抗１２に
かかる電圧降下Ｖ１２は抵抗値をＲ１２とすると、Ｖ１
２＝Ｉ１×Ｒ１２となる。その為、第３トランジスタ１
３のベースに印加される電圧Ｖｂ１３は、トランジスタ
２ｂ、１０及び１１のベースエミッタ間電圧が等しくＶ
ｂｅとすると、In FIG. 1, the output current of the first current mirror circuit 1 is inverted by the second current mirror circuit 2 and supplied to the first current mirror circuit 1, so that the first and second current mirror circuits 1 and 2, a constant current I1 flows. By the current I1, the first and second transistors 10 and 11 are turned on, the current I1 also flows through the resistor 12, and the voltage drop V12 applied to the resistor 12 is represented by V1
2 = I1 × R12. Therefore, the third transistor 1
The voltage Vb13 applied to the base of the third transistor 3 is equal to the voltage between the base and the emitter of the transistors 2b, 10 and 11 and equal to Vb13.
be
【００１３】[0013]
【数２】 (Equation 2)
【００１４】となる。また、そして、第３トランジスタ
１３のベース電圧は第３及び第４トランジスタ１３及び
１４によりレベルシフトされるので、第４トランジスタ
１４のエミッタ電圧は、第３及び第４トランジスタのベ
ース−エミッタ間電圧をＶｂｅとすると、## EQU1 ## Also, since the base voltage of the third transistor 13 is level-shifted by the third and fourth transistors 13 and 14, the emitter voltage of the fourth transistor 14 is equal to the base-emitter voltage of the third and fourth transistors. If Vbe,
【００１５】[0015]
【数３】 (Equation 3)
【００１６】となる。トランジスタ１４のエミッタ電圧
は抵抗１６及び１８に印加される。第３電流ミラー回路
１５において、抵抗１６の一端に第４トランジスタ１４
のエミッタ電圧が印加され、抵抗１６の他端にダイオー
ド接続されるトランジスタ１５ａのベース電圧が印加さ
れているので、抵抗１６に流れる電流Ｉ１６は、抵抗１
６の抵抗値をＲ１６とし、トランジスタ１５ａのベース
−エミッタ間電圧をＶｂｅとすると、## EQU1 ## The emitter voltage of transistor 14 is applied to resistors 16 and 18. In the third current mirror circuit 15, one end of the resistor 16 is connected to the fourth transistor 14.
Is applied, and the base voltage of the transistor 15a diode-connected to the other end of the resistor 16 is applied.
6 is R16, and the base-emitter voltage of the transistor 15a is Vbe.
【００１７】[0017]
【数４】 (Equation 4)
【００１８】となる。抵抗１６の抵抗値が抵抗１２の抵
抗値と同一であるとき、式（４）より抵抗１６に流れる
電流Ｉ６は第１及び第２電流ミラー回路１及び２に流れ
る電流Ｉ１と同一になる。また、トランジスタ１５ａの
エミッタサイズはトランジスタ２ｂのエミッタサイズと
同一にしているので、トランジスタ２ｂ及び１５ｂのベ
ース−エミッタ間電圧Ｖｂｅが等しくなり、トランジス
タ１５ａにも電流Ｉ１が流れる。第３電流ミラー回路１
５のミラー比を１とすると、第３電流ミラー回路１５は
電流Ｉ１をそのまま反転し、第１利用回路７に供給す
る。尚、抵抗１６の抵抗値を変更することによって、抵
抗１６に流れる電流を任意に設定することができる。## EQU1 ## When the resistance value of the resistor 16 is the same as the resistance value of the resistor 12, the current I6 flowing through the resistor 16 is equal to the current I1 flowing through the first and second current mirror circuits 1 and 2 according to equation (4). Since the emitter size of the transistor 15a is the same as the emitter size of the transistor 2b, the base-emitter voltages Vbe of the transistors 2b and 15b become equal, and the current I1 also flows through the transistor 15a. Third current mirror circuit 1
Assuming that the mirror ratio of 5 is 1, the third current mirror circuit 15 inverts the current I1 as it is and supplies it to the first utilization circuit 7. The current flowing through the resistor 16 can be set arbitrarily by changing the resistance value of the resistor 16.
【００１９】また、第４トランジスタ１４のエミッタ電
圧は抵抗１８の一端にも印加され、抵抗１８の他端の電
圧は、トランジスタ１７ａのベース−エミッタ間電圧と
なる。抵抗１８の抵抗値を抵抗１２の抵抗値と同一と
し、トランジスタ１７ａのエミッタサイズをトランジス
タ２ｂのエミッタサイズと同一とすると、第Ｎ電流ミラ
ー回路１７は電流Ｉ１を反転し第Ｎ利用回路９に供給す
る。The emitter voltage of the fourth transistor 14 is also applied to one end of a resistor 18, and the voltage at the other end of the resistor 18 is the base-emitter voltage of the transistor 17a. If the resistance value of the resistor 18 is the same as the resistance value of the resistor 12 and the emitter size of the transistor 17a is the same as the emitter size of the transistor 2b, the Nth current mirror circuit 17 inverts the current I1 and supplies it to the Nth utilization circuit 9. I do.
【００２０】第４トランジスタ１４のエミッタには、電
流ミラー回路だけでなく、アナログトランジスタで構成
される論理回路へインジェクション電流を発生させるた
めの回路２２も接続される。第４トランジスタ１４のエ
ミッタ電圧は、抵抗１９の一端に印加される。また、ト
ランジスタ２０がオンすることにより、抵抗１９の他端
の電圧はトランジスタ２０のベース−エミッタ間電圧と
なる。抵抗１９の抵抗値が抵抗１２の抵抗値と同一であ
るとともに、トランジスタ２０のベース−エミッタ間電
圧がトランジスタ２ｂのベース−エミッタ間電圧と同一
とすると、電流ミラー回路１５の場合と同様に、抵抗１
９に第１及び第２電流ミラー回路１及び２の流れる電流
Ｉ１と同一の電流が流れる。抵抗１９に流れる電流はト
ランジスタ２０のエミッタ−コレクタ路を介してトラン
ジスタ２１のベースに供給され、トランジスタ２１のコ
レクタからインジェクション電流が発生する。The emitter of the fourth transistor 14 is connected not only to a current mirror circuit but also to a circuit 22 for generating an injection current to a logic circuit composed of analog transistors. The emitter voltage of the fourth transistor 14 is applied to one end of the resistor 19. When the transistor 20 is turned on, the voltage at the other end of the resistor 19 becomes the base-emitter voltage of the transistor 20. Assuming that the resistance value of the resistor 19 is the same as the resistance value of the resistor 12 and the base-emitter voltage of the transistor 20 is the same as the base-emitter voltage of the transistor 2b, as in the case of the current mirror circuit 15, 1
9, the same current as the current I1 flowing through the first and second current mirror circuits 1 and 2 flows. The current flowing through the resistor 19 is supplied to the base of the transistor 21 via the emitter-collector path of the transistor 20, and an injection current is generated from the collector of the transistor 21.
【００２１】尚、抵抗１６の場合と同様に、抵抗１８及
び１９の抵抗値を変更すれば、抵抗１８及び１９に流れ
る電流をそれぞれ任意に変更することができる。さら
に、第３及び第４トランジスタ１３及び１４はダーリン
トン接続されているので、第３及び第４トランジスタ１
３及び１４の電流増幅率が同一で十分大とすると、第３
及び第４トランジスタ１３及び１４の複合電流増幅率は
それぞれの電流増幅率の２乗となり、第３及び第４トラ
ンジスタ１３及び１４の電流供給能力は十分に高い。よ
って、ＰＮＰトランジスタを多用することなく第１及び
第２電流ミラー回路に発生する電流を利用回路にバイア
スとして供給させることができる。As in the case of the resistor 16, if the resistances of the resistors 18 and 19 are changed, the currents flowing through the resistors 18 and 19 can be changed arbitrarily. Further, since the third and fourth transistors 13 and 14 are Darlington-connected, the third and fourth transistors 1 and
Assuming that the current amplification factors 3 and 14 are the same and sufficiently large, the third
The composite current gain of the third and fourth transistors 13 and 14 is the square of the respective current gain, and the current supply capabilities of the third and fourth transistors 13 and 14 are sufficiently high. Therefore, the current generated in the first and second current mirror circuits can be supplied to the utilization circuit as a bias without using many PNP transistors.
【００２２】次に、図１の回路を同一基板上に集積化し
た場合、良好な温度特性が得られるという効果について
説明する。図１のトランジスタ２ｂ、１０及び１１のベ
ース−エミッタ間電圧Ｖｂｅは負の温度特性を有すると
ともに、抵抗１２の抵抗値も正の温度特性を有する。そ
して、第３トランジスタ１３のベース電圧は第３及び第
４トランジスタ１３及び１４でレベルルシフトされるの
で、第４トランジスタ１４のエミッタ電圧Ｖｅ１４は式
（３）の如くなる。そして、抵抗１６に流れる電流は、
式（４）の如くなり、式（４）から明らかなようにトラ
ンジスタのベースエミッタ間電圧Ｖｂｅの項がなくなる
ので、前記電流はＶｂｅの温度特性の影響を受けない。
また、同一基板上の集積回路の抵抗の温度特性はその抵
抗値の依らず一定である。式（４）から明らかな如く、
分母及び分子の温度特性は等しくなり、温度特性による
変化がキャンセルされるので、抵抗１６に流れる電流は
温度に応じて変化せず、その電流の温度特性は略フラッ
トになる。また、抵抗１８及び１９に流れる電流も、電
流ミラー回路１５の場合と同様に温度特性が略フラット
になる電流となる。また、抵抗１６の他端の電圧は第４
トランジスタ１４のベース−エミッタ間電圧Ｖｂｅに等
しい。まず、抵抗１６の両端にトランジスタのベース−
エミッタ間電圧Ｖｂｅがそれぞれ印加されるので、トラ
ンジスタのベース−エミッタ間電圧Ｖｂｅの温度特性に
よる抵抗１６の両端の電圧差は変化しない。また、第４
トランジスタ１４のエミッタ電圧は抵抗１２の抵抗値の
温度特性によっても変化する。ここで、同一基板上の集
積回路の抵抗はその値に依らずすべて等しいので、抵抗
１６の抵抗値の温度特性は抵抗１２の温度特性と同一で
ある。エミッタ電圧Ｖｅ１４の温度特性の温度係数と抵
抗１６の温度特性の温度係数は等しくなるので、抵抗１
６に流れる電流の温度特性は略フラットである。但し、
第１及び第２電流ミラー回路１及び２に流れる電流は非
常にフラットである。また、抵抗１８及び抵抗１９に流
れる電流の温度特性も、それぞれの抵抗の一端には第４
トランジスタ１４のエミッタ抵抗が印加され、その他端
の電圧はトランジスタのベース−エミッタ間電圧と同一
になるので、電流回路１５の場合と同様に、略フラット
になる。Next, the effect that good temperature characteristics can be obtained when the circuit of FIG. 1 is integrated on the same substrate will be described. The base-emitter voltages Vbe of the transistors 2b, 10 and 11 in FIG. 1 have a negative temperature characteristic, and the resistance value of the resistor 12 also has a positive temperature characteristic. Then, since the base voltage of the third transistor 13 is level-shifted by the third and fourth transistors 13 and 14, the emitter voltage Ve14 of the fourth transistor 14 becomes as shown in Expression (3). And the current flowing through the resistor 16 is
Equation (4) is obtained, and as is apparent from equation (4), the term of the base-emitter voltage Vbe of the transistor disappears, so that the current is not affected by the temperature characteristics of Vbe.
Further, the temperature characteristic of the resistance of the integrated circuit on the same substrate is constant regardless of the resistance value. As is clear from equation (4),
Since the temperature characteristics of the denominator and the numerator become equal and the change due to the temperature characteristics is canceled, the current flowing through the resistor 16 does not change according to the temperature, and the temperature characteristics of the current become substantially flat. Also, the current flowing through the resistors 18 and 19 is a current whose temperature characteristic becomes substantially flat like the case of the current mirror circuit 15. The voltage at the other end of the resistor 16 is the fourth
It is equal to the base-emitter voltage Vbe of the transistor 14. First, the base of the transistor is connected to both ends of the resistor 16.
Since the emitter-to-emitter voltage Vbe is applied, the voltage difference between both ends of the resistor 16 due to the temperature characteristic of the base-emitter voltage Vbe of the transistor does not change. Also, the fourth
The emitter voltage of the transistor 14 also changes depending on the temperature characteristics of the resistance value of the resistor 12. Here, since the resistances of the integrated circuits on the same substrate are all the same regardless of their values, the temperature characteristics of the resistance value of the resistor 16 are the same as the temperature characteristics of the resistor 12. Since the temperature coefficient of the temperature characteristic of the emitter voltage Ve14 and the temperature coefficient of the temperature characteristic of the resistor 16 are equal, the resistance 1
The temperature characteristic of the current flowing through 6 is substantially flat. However,
The current flowing through the first and second current mirror circuits 1 and 2 is very flat. The temperature characteristics of the current flowing through the resistor 18 and the resistor 19 also have a fourth characteristic at one end of each resistor.
The emitter resistance of the transistor 14 is applied, and the voltage at the other end becomes the same as the voltage between the base and the emitter of the transistor.
【００２３】尚、電流供給能力を高めるため、第３及び
第４トランジスタ１３及び１４の代わりにＭ個のトラン
ジスタをダーリントン接続する場合、トランジスタ２ｂ
と抵抗１２との間にＭ段のダイオード素子を接続する
と、略フラットな温度特性が得られる。When M transistors are connected in Darlington connection instead of the third and fourth transistors 13 and 14 in order to enhance the current supply capability, the transistor 2b
When an M-stage diode element is connected between the resistor and the resistor 12, a substantially flat temperature characteristic can be obtained.
【００２４】[0024]
【発明の効果】以上述べた述べた如く、本発明に依れ
ば、バンドギャップ型の定電圧回路の出力電圧をエミッ
タフォロワ回路を介して発生させ、前記出力電圧を定電
流に電流変換するので、ＰＮＰトランジスタを多用せず
に定電流を得ることができる。特に、定電圧回路を２つ
の電流ミラー回路で構成すれば、ＰＮＰトランジスタは
２個だけ使用するだけでよい。その為、集積化に際し
て、ＰＮＰトランジスタの占める部分を大幅に低減で
き、集積化に好適な定電流回路を提供することができ
る。また、ＰＮＰトランジスタによるアーリー効果を低
減させることができるとともに、エミッタフォロワ回路
をダーリントン接続したトランジスタで構成するので、
複数の利用回路に十分にバイアス電流を供給することが
できる。As described above, according to the present invention, the output voltage of the bandgap type constant voltage circuit is generated via the emitter follower circuit, and the output voltage is converted into a constant current. , A constant current can be obtained without using many PNP transistors. In particular, if the constant voltage circuit is composed of two current mirror circuits, only two PNP transistors need be used. Therefore, at the time of integration, the portion occupied by the PNP transistor can be significantly reduced, and a constant current circuit suitable for integration can be provided. In addition, the early effect of the PNP transistor can be reduced, and the emitter follower circuit is composed of a Darlington-connected transistor.
A sufficient bias current can be supplied to a plurality of utilization circuits.
【００２５】また、定電圧回路の出力電圧をダイオード
素子によりレベルシフトし、ダーリントン接続したトラ
ンジスタによりレベルシフトするとともに、定電圧回路
と同一の特性を有する素子により電流変換回路を構成す
るので、集積化した際、それぞれの素子の温度特性をキ
ャンセルすることができ、定電流の温度特性を略フラッ
トにすることができる。Further, the output voltage of the constant voltage circuit is level-shifted by a diode element, the level is shifted by a Darlington-connected transistor, and the current conversion circuit is constituted by elements having the same characteristics as the constant voltage circuit. Then, the temperature characteristics of each element can be canceled, and the temperature characteristics of the constant current can be made substantially flat.
【図１】本発明の実施の形態を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図２】従来例を示す回路図である。FIG. 2 is a circuit diagram showing a conventional example.
１ 第１電流ミラー回路 ２ 第２電流ミラー回路 ７ 第１利用回路 ８ 第Ｎ利用回路 １５ 第３電流ミラー回路 １７ 第Ｎ電流ミラー回路 DESCRIPTION OF SYMBOLS 1 1st current mirror circuit 2 2nd current mirror circuit 7 1st utilization circuit 8 Nth utilization circuit 15 3rd current mirror circuit 17 Nth current mirror circuit
Claims (5)
回路を含むバンドギャップ型の出力電圧回路と、 該出力電圧が印加されると共に、ダーリントン接続され
たトランジスターより成るエミッタフォロワ回路と、 該エミッタフォロワ回路の出力電圧を定電流に電流変換
する少なくとも１つの電流変換回路とから成ることを特
徴とする集積回路の定電流回路。1. A bandgap type output voltage circuit including a booster circuit for boosting and generating an output voltage, an emitter follower circuit including a transistor connected to the output voltage and having Darlington connection, A constant current circuit for converting the output voltage of the emitter follower circuit into a constant current.
と共に、出力側が前記第１電流ミラー回路の入力側に接
続される第２電流ミラー回路と、 前記第１電流ミラー回路の出力側と前記第２電流ミラー
回路の入力側との間に直列接続された複数のダイオード
素子及び抵抗と、 該ダイオード素子または抵抗の一端に発生する出力電圧
が印加されると共に、前記ダイオードと同一の個数でダ
ーリントン接続されるトランジスタと、 該トランジスタの出力電圧を定電流に電流変換する少な
くとも１つの電流変換回路とから成ることを特徴とする
集積回路の定電流回路。2. A first current mirror circuit, and a second current mirror circuit having an input side connected to an output side of the first current mirror circuit and an output side connected to an input side of the first current mirror circuit. A plurality of diode elements and a resistor connected in series between an output side of the first current mirror circuit and an input side of the second current mirror circuit; and an output voltage generated at one end of the diode element or the resistor is applied. And a current conversion circuit for converting the output voltage of the transistor into a constant current by using the same number of transistors as the diodes. .
３電流ミラー回路と、該電流ミラー回路の入力側に接続
される抵抗とから成ることを特徴とする請求項１または
２記載の集積回路の定電流回路。3. The current conversion circuit according to claim 2, wherein the current conversion circuit includes a third current mirror circuit for generating a current in accordance with an output voltage of the transistor, and a resistor connected to an input side of the current mirror circuit. A constant current circuit for an integrated circuit according to claim 1.
ジスタの終段のトランジスタのエミッタに接続され、ベ
ースが接地される第１トランジスタと、 ベースが前記第１トランジスタのベースに接続され、エ
ミッタが接地され、コレクタを出力端とする第２トラン
ジスタとから成ることを特徴とする請求項１または２記
載の集積回路の定電流回路。4. A current conversion circuit comprising: a first transistor having an emitter connected to the emitter of a transistor at the last stage of a transistor connected in Darlington via a resistor and having a base grounded; and a base having a base connected to the first transistor. 3. The constant current circuit according to claim 1, further comprising a second transistor connected to the base, having an emitter grounded, and having a collector as an output terminal.
１：ｎとすることを特徴とする請求項２記載の集積回路
の定電流回路。5. The constant current circuit for an integrated circuit according to claim 2, wherein the input / output current ratio of said second current mirror circuit is 1: n.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16600296A JP3408063B2 (en) | 1996-06-26 | 1996-06-26 | Integrated circuit constant current circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16600296A JP3408063B2 (en) | 1996-06-26 | 1996-06-26 | Integrated circuit constant current circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1011161A true JPH1011161A (en) | 1998-01-16 |
| JP3408063B2 JP3408063B2 (en) | 2003-05-19 |
Family
ID=15823065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16600296A Expired - Fee Related JP3408063B2 (en) | 1996-06-26 | 1996-06-26 | Integrated circuit constant current circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3408063B2 (en) |
-
1996
- 1996-06-26 JP JP16600296A patent/JP3408063B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3408063B2 (en) | 2003-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101349928B (en) | Ultra low-voltage sub-bandgap voltage reference generator | |
| JPH11506860A (en) | Circuit arrangement for DC current generation | |
| US4243898A (en) | Semiconductor temperature sensor | |
| US4224537A (en) | Modified semiconductor temperature sensor | |
| US4119869A (en) | Constant current circuit | |
| JPH0227806A (en) | Mutual conductance circuit | |
| US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
| JPH07152445A (en) | Voltage generation circuit | |
| JPH08265060A (en) | Voltage to current conversion circuit | |
| US4221979A (en) | Non-inverting buffer circuits | |
| US5130567A (en) | Bipolar transistor arrangement with distortion compensation | |
| JP2581492B2 (en) | Input buffer circuit | |
| KR100292924B1 (en) | Current source circuit | |
| JP4674947B2 (en) | Constant voltage output circuit | |
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| JPH1011161A (en) | Constant current circuit for integrated circuit | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| JPS6154286B2 (en) | ||
| GB2121255A (en) | Comparator circuit | |
| US4230980A (en) | Bias circuit | |
| US5656927A (en) | Circuit arrangement for generating a bias potential | |
| JPH0477329B2 (en) | ||
| JPH0535351A (en) | Constant current circuit | |
| JPH0498683A (en) | Differential amplifier circuit | |
| CN116560448A (en) | Band gap reference voltage source circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |