JPH10107622A - Pll circuit - Google Patents

Pll circuit

Info

Publication number
JPH10107622A
JPH10107622A JP8261571A JP26157196A JPH10107622A JP H10107622 A JPH10107622 A JP H10107622A JP 8261571 A JP8261571 A JP 8261571A JP 26157196 A JP26157196 A JP 26157196A JP H10107622 A JPH10107622 A JP H10107622A
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
charge pump
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8261571A
Other languages
Japanese (ja)
Other versions
JP2907152B2 (en
Inventor
Kazumi Shiikuma
一実 椎熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8261571A priority Critical patent/JP2907152B2/en
Publication of JPH10107622A publication Critical patent/JPH10107622A/en
Application granted granted Critical
Publication of JP2907152B2 publication Critical patent/JP2907152B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a spurious component in an oscillated output from being increased due to production of a leakage current resulting from deteriorated isolation of an output of a charge pump circuit employed in the PLL(phase- locked loop) circuit. SOLUTION: This circuit is connected to a control voltage terminal 13 of a voltage controlled oscillator 3 via a signal pattern 12 connecting to an output terminal 11 of a charge pump circuit 2. Then a capacitor 15, a resistor 16 and a capacitor 17 being components of a loop filter 4 are connected to the signal pattern 12. The capacitor 15, the resistor 16 and the capacitor 17 resident in a range from an output terminal 11 of a charge pump circuit to a control voltage terminal 13 of the voltage controlled oscillator 3 are surrounded by a pattern 6, which is connected to a voltage source 5. The voltage of the voltage source 5 is selected to be equal to a voltage at the control voltage terminal 13 to prevent production of a leakage current.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、チャージポンプ回
路を用いたPLL回路に関し、PLL回路の出力信号に
付随する位相比較周波数成分のスプリアス信号の低減が
できるPLL回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL circuit using a charge pump circuit, and more particularly to a PLL circuit capable of reducing a spurious signal of a phase comparison frequency component accompanying an output signal of the PLL circuit.

【0002】[0002]

【従来の技術】従来のチャージポンプ回路を用いたPL
L回路は、図5(a)のブロック図に示されるように、
制御電圧により出力周波数を可変できる電圧制御発振器
3と、その出力信号と基準信号の位相を比較する位相比
較器1と、その位相比較器1の比較結果に応じた電流信
号を出力するチャージポンプ回路2と、チャージポンプ
回路2の出力を伝達して制御信号を生成するループフィ
ルタ回路4とを有し、そのループフィルタ回路4の出力
電圧を制御信号として電圧制御発振器3に帰還すること
によりPLL回路10を構成している。
2. Description of the Related Art PL using a conventional charge pump circuit
As shown in the block diagram of FIG.
A voltage-controlled oscillator 3 capable of varying an output frequency by a control voltage, a phase comparator 1 for comparing the phase of the output signal with a reference signal, and a charge pump circuit for outputting a current signal according to the comparison result of the phase comparator 1 And a loop filter circuit 4 for transmitting an output of the charge pump circuit 2 to generate a control signal, and the output voltage of the loop filter circuit 4 is fed back to the voltage controlled oscillator 3 as a control signal, thereby providing a PLL circuit. 10.

【0003】前記ループフィルタ回路4としては、通常
は図5(b)に示すような入力8に対して、コンデンサ
15を接地し、さらに並列に抵抗16とコンデンサ17
を直列接続した直列回路を接地し、出力9を得るパッシ
ブフィルタや、図5(c)に示すようなオペアンプ51
の帰還回路として、抵抗15と、抵抗16とコンデンサ
17を直列接続した直列回路との並列回路を接続したア
クティブフィルタが用いられることが多い。
In the loop filter circuit 4, a capacitor 15 is normally grounded to an input 8 as shown in FIG. 5 (b), and a resistor 16 and a capacitor 17 are connected in parallel.
Are connected to each other in series, and a passive filter that obtains an output 9 by grounding a series circuit, or an operational amplifier 51 as shown in FIG.
An active filter in which a parallel circuit of a resistor 15 and a series circuit in which a resistor 16 and a capacitor 17 are connected in series is often used.

【0004】PLL回路10が位相同期している状態で
は、チャージポンプ回路2の出力には信号は出力され
ず、またチャージポンプ回路の出力端子11は高インピ
ーダンス状態となって電圧制御発振器の制御電圧が一定
に保持される。現実のPLL回路においては、位相比較
器の不感帯をなくすため、あるいはチャージポンプ回路
2の出力端子11が実現できる高インピーダンス状態に
限界がある等の理由により、位相同期状態においてもチ
ャージポンプ回路2の出力には位相比較周波数成分の吸
い込み方向および吐き出し方向の出力信号が出力されて
いる。
When the PLL circuit 10 is in phase synchronization, no signal is output to the output of the charge pump circuit 2, and the output terminal 11 of the charge pump circuit is in a high impedance state to control the control voltage of the voltage controlled oscillator. Is kept constant. In an actual PLL circuit, the charge pump circuit 2 is not operated even in the phase-locked state because the dead zone of the phase comparator is eliminated or the high impedance state in which the output terminal 11 of the charge pump circuit 2 can be realized is limited. Output signals of the phase comparison frequency component in the sucking direction and the discharging direction are output.

【0005】これらの信号は互いに打ち消しあうように
出力されているのが理想的であるが、実際にはわずかな
差が生じてこの位相比較周波数成分の信号が電圧制御発
振器3の制御電圧のリップル電圧となり、電圧制御発振
器の出力信号が前記リップル電圧で周波数変調されて、
電圧制御発振器3の出力14には、所望の出力信号に付
随した位相比較周波数成分のスプリアスが発生する。
Ideally, these signals are output so as to cancel each other. However, in practice, a slight difference occurs, and the signal of the phase comparison frequency component is generated by the ripple of the control voltage of the voltage controlled oscillator 3. Voltage, and the output signal of the voltage controlled oscillator is frequency-modulated by the ripple voltage,
At the output 14 of the voltage controlled oscillator 3, a spurious of a phase comparison frequency component accompanying the desired output signal is generated.

【0006】一般には前記理由により発生する前記リッ
プル電圧は、ループフィルタ4により、あるいはさらに
ループフィルタ4にローパスフィルタやリジェクション
フィルタなどを追加することにより、所望の信号対スプ
リアス比が得られるように減衰させることができる。
In general, the ripple voltage generated for the above-described reason can be controlled by a loop filter 4 or by adding a low-pass filter or a rejection filter to the loop filter 4 so that a desired signal-to-spurious ratio can be obtained. Can be attenuated.

【0007】また、低減フィルタ等で使用する部品に損
失電流がある場合等は、PLL回路は損失電流分を補う
ように動作するため、チャージポンプ回路11が常に位
相比較周波数の周期で前記損失電流を補償する信号を出
力する結果、電圧制御発振器3の制御電圧に位相比較周
波数成分のリップルが増大して、電圧制御発振器3の出
力における周波数変調成分のスプリアスが増大し、所望
の信号の純度を劣化させるという問題点となっている。
When the components used in the reduction filter and the like have a loss current, the PLL circuit operates so as to compensate for the loss current, so that the charge pump circuit 11 always operates at the cycle of the phase comparison frequency. As a result, the ripple of the phase comparison frequency component increases in the control voltage of the voltage controlled oscillator 3, the spurious of the frequency modulation component in the output of the voltage controlled oscillator 3 increases, and the purity of the desired signal is reduced. This is a problem of deterioration.

【0008】実開昭63−033221号公報に記載さ
れた技術では、この損失電流をチャージポンプ回路の出
力に定電流源を設けることにより補償して、位相比較周
波数成分のスプリアスを低減する方法について述べられ
ている。
In the technique described in Japanese Utility Model Application Laid-Open No. 63-033221, a method of compensating for this loss current by providing a constant current source at the output of the charge pump circuit to reduce the spurious of the phase comparison frequency component is disclosed. Has been stated.

【0009】[0009]

【発明が解決しようとする課題】以上説明した従来の技
術における問題点としては、通常の動作状態で所望の信
号対スプリアス比が得られているPLL回路では、温度
変化や湿度の変化等により、チャージポンプ回路2の出
力から電圧制御発振器3にいたる信号ラインの絶縁が悪
化して信号ラインとその周辺の接地パターンや電源配線
などとの間にインピーダンスが生じた場合、PLL回路
の電圧制御発振器3からの出力信号14と、その出力信
号に付随する位相比較周波数成分のスプリアスとの信号
比が劣化してしまうことにある。
The problem with the prior art described above is that in a PLL circuit in which a desired signal-to-spurious ratio is obtained in a normal operating state, a change in temperature or humidity causes a change. When the insulation of the signal line from the output of the charge pump circuit 2 to the voltage controlled oscillator 3 is deteriorated and an impedance is generated between the signal line and the surrounding ground pattern or power supply wiring, the voltage controlled oscillator 3 of the PLL circuit is used. In this case, the signal ratio between the output signal 14 and the spurious of the phase comparison frequency component accompanying the output signal is deteriorated.

【0010】その第1の理由としては、信号ラインとそ
の周辺の接地パターンや電源配線間とのインピーダンス
を介して、信号ラインの外部からリーク電流が流れ込
み、あるいは外部にリーク電流が流れ出すからである。
PLL回路はそれらのリーク電流を補償するように動作
するので、チャージポンプ回路2が常に位相比較周波数
の周期で前記リーク電流を補償する信号を出力する結
果、電圧制御発振器3の制御電圧に位相比較周波数成分
のリップルが増大して、電圧制御発振器3の出力におけ
る周波数変調成分のスプリアスが増大し、所望の信号の
純度を劣化させることになる。従来技術で述べたような
チャージポンプ回路の出力に定電流回路部を設けた構成
では、部品の損失電流という固定の成分の補償を目的と
しているため、このような絶縁劣化によるスプリアスの
劣化については、低減することができない。
The first reason is that leak current flows in from outside the signal line or leaks out to the outside via the impedance between the signal line and the surrounding ground pattern or power supply wiring. .
Since the PLL circuit operates to compensate for the leakage current, the charge pump circuit 2 always outputs a signal for compensating the leakage current at the cycle of the phase comparison frequency. The ripple of the frequency component increases, the spurious of the frequency modulation component at the output of the voltage controlled oscillator 3 increases, and the purity of the desired signal deteriorates. In the configuration in which the constant current circuit section is provided at the output of the charge pump circuit as described in the related art, the purpose is to compensate for a fixed component called component loss current. , Can not be reduced.

【0011】次に他の理由としては、通常の位相同期状
態でほぼ打ち消しあうように出力されているチャージポ
ンプ回路の吐き出し方向と吸い込み方向の出力信号のバ
ランスが、チャージポンプ回路の負荷が前記インピーダ
ンスのため変化することにより、劣化するためである。
この場合にも電圧制御発振器3の制御電圧に位相比較周
波数成分のリップルが増大して、電圧制御発振器3の出
力における周波数変調成分のスプリアスが増大し、所望
の信号の純度を劣化させることになる。
Another reason is that the balance between the output signal in the discharge direction and the output signal in the suction direction of the charge pump circuit, which is output so as to almost cancel each other out in the normal phase synchronization state, depends on the load of the charge pump circuit. For this reason, it is deteriorated by changing.
Also in this case, the ripple of the phase comparison frequency component increases in the control voltage of the voltage controlled oscillator 3, the spurious of the frequency modulation component in the output of the voltage controlled oscillator 3 increases, and the purity of the desired signal deteriorates. .

【0012】本発明は以上説明したような問題を解決す
ることを目的として、温湿度変化等による絶縁劣化によ
って生じる位相比較周波数成分のスプリアスの劣化を防
止することにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the problems described above and to prevent spurious degradation of a phase comparison frequency component caused by insulation degradation due to a change in temperature and humidity.

【0013】[0013]

【課題を解決するための手段】本発明のPLL回路は、
制御電圧により出力周波数が可変する電圧制御発振器
と、前記電圧制御発振器の出力信号と基準信号の位相を
比較する位相比較器と、前記位相比較器の比較結果に応
じた信号を出力するチャージポンプ回路と、チャージポ
ンプ回路の出力に基づき前記制御電圧を発生するループ
フィルタ回路からなるPLL回路において、前記チャー
ジポンプ回路の出力から前記電圧制御発振器の入力まで
の信号パターン及び前記ループフィルタ回路の部品のす
べてあるいはその一部を取り囲み、所定の電位を有する
ガードパターンを設けることを特徴とする。
The PLL circuit of the present invention comprises:
A voltage-controlled oscillator whose output frequency is varied by a control voltage; a phase comparator for comparing the phase of an output signal of the voltage-controlled oscillator with a reference signal; and a charge pump circuit for outputting a signal corresponding to the comparison result of the phase comparator And a PLL circuit comprising a loop filter circuit that generates the control voltage based on the output of the charge pump circuit, wherein all of the signal patterns from the output of the charge pump circuit to the input of the voltage controlled oscillator and the components of the loop filter circuit Alternatively, a part of the guard pattern is provided, and a guard pattern having a predetermined potential is provided.

【0014】また、前記所定の電位は、前記制御電圧の
変化範囲の中央の電圧とすることを特徴とする。
Further, the predetermined potential is a voltage at the center of a change range of the control voltage.

【0015】さらに、前記所定の電位は、前記ループフ
ィルタがパッシブ型の場合に、前記ガードパターンに直
流電圧源を接続して供給されることを特徴とする。
Further, the predetermined potential is supplied by connecting a DC voltage source to the guard pattern when the loop filter is of a passive type.

【0016】ここで、前記所定の電位は、前記ループフ
ィルタがパッシブ型の場合に、前記制御電圧をバッファ
増幅器を介して前記ガードパターンに接続することによ
り供給されることを特徴とする。
Here, the predetermined potential is supplied by connecting the control voltage to the guard pattern via a buffer amplifier when the loop filter is of a passive type.

【0017】また、前記所定の電位は、前記ループフィ
ルタがオペアンプの反転増幅器を用いたアクティブフィ
ルタの場合に、前記チャージポンプ回路の出力と、前記
オペアンプの反転入力端子までの信号ラインと、前記オ
ペアンプの反転入力端子とを取り囲む第2のガードパタ
ーンを設け、前記第2のガードパターンに前記オペアン
プの非反転入力端子を接続することを特徴とする。
The predetermined potential is, when the loop filter is an active filter using an inverting amplifier of an operational amplifier, an output of the charge pump circuit, a signal line to an inverting input terminal of the operational amplifier, and the operational amplifier. And a non-inverting input terminal of the operational amplifier is connected to the second guard pattern.

【0018】このようにして、本発明は、チャージポン
プ回路の出力に接続される回路信号パターンの絶縁が悪
化した場合においても、信号パターンは、周囲を信号パ
ーンとほぼ同一の電圧を印加された別のパターンで取り
囲まれており、両者の間に電位差がないので、リーク電
流が流れることがなく、また、チャージポンプ回路の負
荷電位が変動しないため、吸い込みおよび吐き出し電流
のバランスを悪化させる要因を取り除く効果を得るもの
である。
As described above, according to the present invention, even when the insulation of the circuit signal pattern connected to the output of the charge pump circuit is deteriorated, substantially the same voltage as the signal pattern is applied to the periphery of the signal pattern. It is surrounded by another pattern and there is no potential difference between the two, so that no leak current flows and the load potential of the charge pump circuit does not fluctuate, which may cause a factor that deteriorates the balance between the suction and discharge currents. It has the effect of removing.

【0019】[0019]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0020】図1は本発明の第1の実施の形態を示す図
である。本図は、PLL回路を構成する部品と、パター
ンの概略を示した図である。基板上に位相比較器1、チ
ャージポンプ回路2、ループフィルタ回路4、電圧制御
発振器3が搭載され、それぞれがパターンで接続されて
いる。チャージポンプ回路2の出力端子11に接続され
たパッシブ型のループフィルタ回路4が信号パターン1
2で配線され、さらに電圧制御発振器3の周波数制御端
子13に信号パターン12で接続される。チャージポン
プ回路の出力端子11から信号ライン12および周波数
制御端子13までは、パターン6で取り囲まれ、パター
ン6には電圧源5により電圧が印加されている。電圧源
5の電位は、電圧制御発振器3の所望の出力周波数に相
当する周波数制御電圧にほぼ等しく設定される。また、
電圧源5の電位は、所望の出力周波数が得られる周波数
制御電圧の可変範囲のほぼ中央の電圧に設定され、ある
いはチャージポンプ回路の吸い込み、吐き出し電流のバ
ランスが劣化しない負荷電位に設定されている。
FIG. 1 is a diagram showing a first embodiment of the present invention. This figure is a diagram schematically showing components constituting a PLL circuit and a pattern. A phase comparator 1, a charge pump circuit 2, a loop filter circuit 4, and a voltage controlled oscillator 3 are mounted on a substrate, and are connected in a pattern. The passive type loop filter circuit 4 connected to the output terminal 11 of the charge pump circuit 2
2 and further connected to a frequency control terminal 13 of the voltage controlled oscillator 3 by a signal pattern 12. The pattern from the output terminal 11 of the charge pump circuit to the signal line 12 and the frequency control terminal 13 is surrounded by a pattern 6, and a voltage is applied to the pattern 6 by a voltage source 5. The potential of the voltage source 5 is set substantially equal to a frequency control voltage corresponding to a desired output frequency of the voltage controlled oscillator 3. Also,
The potential of the voltage source 5 is set to a voltage substantially at the center of the variable range of the frequency control voltage at which a desired output frequency can be obtained, or set to a load potential that does not degrade the balance between the suction and discharge currents of the charge pump circuit. .

【0021】尚、図1においては、電圧制御発振器3と
位相比較器1との接続や位相比較器1への基準発振周波
数の入力は省略されている。
In FIG. 1, the connection between the voltage controlled oscillator 3 and the phase comparator 1 and the input of the reference oscillation frequency to the phase comparator 1 are omitted.

【0022】図1に示した本発明の実施例の動作につい
て、図2を参照して具体的に説明する。図2(a)に、
従来のチャージポンプ回路2とループフィルタ回路4と
電圧制御発振器3をプリント基板上に搭載した図を示し
ている。
The operation of the embodiment of the present invention shown in FIG. 1 will be specifically described with reference to FIG. In FIG. 2 (a),
FIG. 1 shows a diagram in which a conventional charge pump circuit 2, a loop filter circuit 4, and a voltage controlled oscillator 3 are mounted on a printed circuit board.

【0023】温湿度等の変化により、基板の絶縁が悪化
して、信号ライン12と、その周辺のグラウンド31と
の間にZなるインピーダンス21が生じたものとする。
位相同期状態での電圧制御発振器3の制御電圧端子13
の電圧をVCとすると、この場合に信号ライン12から
グラウンドへ流れるリーク電流Iは、 I=VC/Z (1) で表わさられる。この結果、チャージポンプ回路2が常
に位相比較周波数の周期で前記リーク電流を補償する信
号を出力して、電圧制御発振器3の制御電圧に位相比較
周波数成分のリップルが増大し、すなわち電圧制御発振
器3の出力14における周波数変調成分のスプリアスが
増大し、所望の信号の純度を劣化させる。また、信号ラ
イン12と、その周辺の電位VDを有する電源ライン3
2との間に、インピーダンス22が生じた場合は、その
時のリーク電流Iは、 I=(VD−VC)/Z (2) となる。この結果、リーク電流がグラウンドに流れ出る
場合と同様に所望の信号の純度を劣化させてしまう。
It is assumed that the insulation of the substrate deteriorates due to changes in temperature and humidity, and that an impedance 21 of Z is generated between the signal line 12 and the ground 31 around the signal line 12.
The control voltage terminal 13 of the voltage controlled oscillator 3 in the phase locked state
Is VC, the leak current I flowing from the signal line 12 to the ground in this case is represented by I = VC / Z (1). As a result, the charge pump circuit 2 always outputs a signal for compensating the leak current at the cycle of the phase comparison frequency, and the ripple of the phase comparison frequency component increases in the control voltage of the voltage controlled oscillator 3, that is, the voltage controlled oscillator 3 The spurious of the frequency modulation component at the output 14 increases, and the purity of the desired signal is degraded. Further, the signal line 12 and the power supply line 3 having a potential VD around the signal line 12 are provided.
When the impedance 22 is generated between the two, the leak current I at that time becomes I = (VD−VC) / Z (2) As a result, the purity of the desired signal deteriorates as in the case where the leak current flows to the ground.

【0024】次に本発明の実施例の動作について、図2
(b)を参照して説明する。温湿度等の変化により、基
板の絶縁が悪化して、信号ライン12と、その周辺を取
り囲むパターン6との間にインピーダンス21やインピ
ーダンス21が生じた場合を考える。パターン6の電位
Vは電圧源5により位相同期状態での電圧制御発振器3
の制御電圧端子13の電圧VCに等しく設定してあると
する。ここで、信号ライン12とパターン6の間に流れ
るリーク電流Iは、 I=(VC−V)/Z=0 (3) であり、図2(a)の従来の場合と比較して、リーク電
流が流れることが無く、したがって信号の純度が劣化す
ることがない。
Next, the operation of the embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. It is assumed that the insulation of the substrate is deteriorated due to a change in temperature and humidity, and an impedance 21 or 21 is generated between the signal line 12 and the pattern 6 surrounding the signal line 12. The potential V of the pattern 6 is controlled by the voltage source 5 in the voltage controlled oscillator 3 in a phase-locked state.
Is set equal to the voltage VC of the control voltage terminal 13 of FIG. Here, the leak current I flowing between the signal line 12 and the pattern 6 is I = (VC−V) / Z = 0 (3), which is smaller than the conventional case of FIG. No current flows and therefore the signal purity does not degrade.

【0025】上記リーク電流について、具体的な数値を
挙げて説明する。
The leak current will be described with specific numerical values.

【0026】図2(a)において、たとえば位相同期状
態での制御電圧端子13の電圧VCを+2.5V、絶縁
悪化により生じたインピーダンスZを1MΩ、電源ライ
ン32の電位を+5Vとすると、電源ライン32と信号
ライン12間の絶縁悪化によるリーク電流は、 I=(+5V−(+2.5V))/1MΩ=2.5μA (4) となり、同様にグラウンド31と信号ライン12間の絶
縁悪化によるリーク電流は、 (0V−(+2.5V))/1MΩ=−2.5μA (5) となる。次に、図2(b)において、電圧源5の電位V
を+2.6Vに設定したと仮定すると、リーク電流は、 (+2.6V−(+2.5V))/1MΩ=0.1μA (6) となり、図2(a)の場合と比較すると、リーク電流を
25分の1に低減することができる。もちろん、電圧源
5の電位Vが、制御電圧端子13の電位VCに近ければ
近いほど低減効果が大きいことは言うまでもない。
In FIG. 2A, for example, assuming that the voltage VC of the control voltage terminal 13 in the phase synchronization state is +2.5 V, the impedance Z caused by insulation deterioration is 1 MΩ, and the potential of the power supply line 32 is +5 V, the power supply line The leak current due to the poor insulation between the signal line 32 and the signal line 12 is I = (+ 5V − (+ 2.5V)) / 1MΩ = 2.5 μA (4) Similarly, the leak current due to the poor insulation between the ground 31 and the signal line 12 The current is (0V − (+ 2.5V)) / 1MΩ = −2.5 μA (5) Next, in FIG. 2B, the potential V
Is assumed to be set to +2.6 V, the leak current is (+2.6 V − (+ 2.5 V)) / 1 MΩ = 0.1 μA (6), and the leak current is compared with the case of FIG. Can be reduced by a factor of 25. Of course, it goes without saying that the closer the potential V of the voltage source 5 is to the potential VC of the control voltage terminal 13, the greater the reduction effect.

【0027】このため、電圧源5の電位Vを可変電圧源
として、電位VCと等しくなるよう調整する構成が良り
望ましい。
For this reason, it is desirable to use a configuration in which the potential V of the voltage source 5 is adjusted to be equal to the potential VC by using a variable voltage source.

【0028】さらに、周波数制御電圧VCがある可変範
囲、たとえば+2.5V±0.5Vを持つ場合について
は、図2(a)の構成では、(4)式と同様の計算をす
ると、リーク電流は2.0〜2.5μA流れることにな
る。一方、本発明の構成では(6)式に基づき計算する
と、リーク電流は最大でも0.6μAであり、リーク電
流を従来の場合と比較すると約7割低減することが可能
である。
Further, in the case where the frequency control voltage VC has a certain variable range, for example, +2.5 V ± 0.5 V, in the configuration of FIG. Will flow from 2.0 to 2.5 μA. On the other hand, in the configuration of the present invention, when calculated based on the equation (6), the leak current is 0.6 μA at the maximum, and it is possible to reduce the leak current by about 70% as compared with the conventional case.

【0029】以上の説明では、パターン6によりチャー
ジポンプ出力端子11、電圧制御発振器の制御入力端子
13、ループフィルタ4の構成部品の全てを囲っている
が、リーク電流の低減は少ないがかならずしも全てを囲
う必要はなく端子11から信号ライン12を介して端子
13に到る部分を囲うことにより、かなりのリーク電流
を低減できる。
In the above description, all of the components of the charge pump output terminal 11, the control input terminal 13 of the voltage controlled oscillator, and the loop filter 4 are surrounded by the pattern 6, but the leakage current is reduced little but not all. It is not necessary to surround it, and by surrounding the portion from the terminal 11 to the terminal 13 via the signal line 12, a considerable leak current can be reduced.

【0030】次に図3(a)に本発明の第2の実施の形
態を示す。図1中の電圧源5を増幅器40で置き換えた
以外は、図1と同様の構成である。
Next, FIG. 3A shows a second embodiment of the present invention. The configuration is the same as that of FIG. 1 except that the voltage source 5 in FIG.

【0031】増幅器40は、入力端子41に印加されて
いる電圧と同一の電圧を出力端子42から出力する増幅
器であり、たとえば図3(b)で示すように、オペアン
プ43を用いたバッファ増幅回路で構成される。この実
施の形態では、パターン6の電位は常に信号ライン12
と同じ電位に保たれるので、電圧制御発振器3の制御電
圧範囲がある可変範囲を有している場合においても、リ
ーク電流が流れることがない。
The amplifier 40 outputs the same voltage as the voltage applied to the input terminal 41 from the output terminal 42. For example, as shown in FIG. 3B, a buffer amplifier circuit using an operational amplifier 43 It consists of. In this embodiment, the potential of the pattern 6 is always set to the signal line 12.
Therefore, even when the control voltage range of the voltage controlled oscillator 3 has a certain variable range, no leak current flows.

【0032】次に、本発明の第3の実施の形態を図4に
示す。図1中のパッシブ型のループフィルタ4をアクテ
ィブ型50に置き換えた以外は、図1と同様の構成であ
る。アクティブ型フィルタ50は、オペアンプ51と、
チャージポンプ回路2出力11の負荷電位を一定に保つ
ような電圧源52を備えている。
Next, a third embodiment of the present invention is shown in FIG. The configuration is the same as that of FIG. 1 except that the passive loop filter 4 in FIG. The active filter 50 includes an operational amplifier 51,
A voltage source 52 is provided to keep the load potential of the output 11 of the charge pump circuit 2 constant.

【0033】チャージポンプ回路2の出力信号は、ルー
プフィルタ50によって伝達され、電圧制御発振器3の
制御電圧を発生している。チャージポンプ回路2の出力
端子11から信号ライン12を通じてオペアンプ51の
反転入力端子53までが、別のパターン6によって取り
囲まれており、パターン6には、電圧源52からある電
圧が印加されている。従って、信号ライン12とパター
ン6の電位は等しく保持されている。
The output signal of the charge pump circuit 2 is transmitted by the loop filter 50, and generates a control voltage of the voltage controlled oscillator 3. The pattern from the output terminal 11 of the charge pump circuit 2 to the inverting input terminal 53 of the operational amplifier 51 through the signal line 12 is surrounded by another pattern 6, and a voltage from a voltage source 52 is applied to the pattern 6. Therefore, the potentials of the signal line 12 and the pattern 6 are kept equal.

【0034】ここで、基板の絶縁が悪化した場合を考え
ると、チャージポンプ回路2の出力端子11から信号ラ
イン12を通じてオペアンプ51の反転入力端子53ま
で、周囲をそれらと同じ電位のパターン6で取り囲んで
いるため、リーク電流が流れることがない。またチャー
ジポンプ回路2の負荷に周辺の電源やグラウンドに対す
るインピーダンスが生じないため、負荷は常に所望の電
位に保たれ、チャージポンプ回路2の出力電流の吸い込
みおよび吐き出しのバランスが劣化することを防ぐこと
が可能である。
Here, considering the case where the insulation of the substrate is deteriorated, the periphery from the output terminal 11 of the charge pump circuit 2 through the signal line 12 to the inverting input terminal 53 of the operational amplifier 51 is surrounded by the pattern 6 having the same potential as those. Therefore, no leak current flows. In addition, since the load of the charge pump circuit 2 does not have an impedance with respect to the surrounding power supply or ground, the load is always kept at a desired potential, and the balance between sinking and discharging of the output current of the charge pump circuit 2 is prevented from deteriorating. Is possible.

【0035】[0035]

【発明の効果】以上述べたように、本発明のPLL回路
の効果としては、温湿度変化等による基板の絶縁悪化に
よる位相比較周波数成分のスプリアスの増加を抑制する
ことができることにある。
As described above, the effect of the PLL circuit of the present invention is that the increase in spurious of the phase comparison frequency component due to deterioration of the insulation of the substrate due to a change in temperature and humidity can be suppressed.

【0036】なぜなら、チャージポンプ回路の出力から
電圧制御発振器に至る信号ライン全体またはその一部を
別のある電位を有するパターンで取り囲むことにより、
絶縁悪化によるリーク電流を抑制することができるから
である。また、チャージポンプ回路の負荷が絶縁悪化に
より変動しないためである。
This is because the entire signal line from the output of the charge pump circuit to the voltage controlled oscillator or a part thereof is surrounded by another pattern having a certain potential.
This is because leakage current due to deterioration of insulation can be suppressed. Another reason is that the load of the charge pump circuit does not change due to deterioration of insulation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のPLL回路の実施の形態を示す回路図
である。
FIG. 1 is a circuit diagram showing an embodiment of a PLL circuit of the present invention.

【図2】(a)従来のPLL回路の動作を説明するため
の回路図である。 (b)図1の動作を説明するための回路図である。
FIG. 2A is a circuit diagram for explaining an operation of a conventional PLL circuit. FIG. 2B is a circuit diagram for explaining the operation of FIG. 1.

【図3】(a)本発明の第二の実施の形態を示す回路図
である。 (b)図3(a)の増幅器部40の回路を示す図であ
る。
FIG. 3A is a circuit diagram showing a second embodiment of the present invention. FIG. 3B is a diagram illustrating a circuit of the amplifier unit 40 in FIG.

【図4】本発明の第三の実施の形態を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a third embodiment of the present invention.

【図5】(a)従来のPLL回路の一例を示す構成図で
ある。 (b)図5(a)のループフィルタ4について、パッシ
ブ型ループフィルタの一例を示す回路図である。 (c)図5(a)のループフィルタ4についてアクティ
ブ型ループフィルタの一例を示す回路図である。
FIG. 5A is a configuration diagram illustrating an example of a conventional PLL circuit. FIG. 6B is a circuit diagram showing an example of a passive loop filter for the loop filter 4 of FIG. FIG. 6C is a circuit diagram showing an example of an active loop filter for the loop filter 4 of FIG.

【符号の説明】[Explanation of symbols]

1 位相比較器 2 チャージポンプ回路 3 電圧制御発振器 4 ループフィルタ回路 5 電圧源 6 パターン 7 基準信号 8 入力端子 9 出力端子 10 PLL回路 11 チャージポンプ出力端子 12 信号ライン 13 制御電圧端子 14 出力 15 コンデンサ 16 抵抗 17 コンデンサ 21 インピーダンス 22 インピーダンス 31 グラウンド 32 電源配線 40 増幅器 41 入力端子 42 出力端子 43 オペアンプ 50 アクティブフィルタ 51 オペアンプ 52 電圧源 53 反転入力端子 54 非反転入力端子 DESCRIPTION OF SYMBOLS 1 Phase comparator 2 Charge pump circuit 3 Voltage controlled oscillator 4 Loop filter circuit 5 Voltage source 6 Pattern 7 Reference signal 8 Input terminal 9 Output terminal 10 PLL circuit 11 Charge pump output terminal 12 Signal line 13 Control voltage terminal 14 Output 15 Capacitor 16 Resistance 17 Capacitor 21 Impedance 22 Impedance 31 Ground 32 Power supply wiring 40 Amplifier 41 Input terminal 42 Output terminal 43 Operational amplifier 50 Active filter 51 Operational amplifier 52 Voltage source 53 Inverting input terminal 54 Non-inverting input terminal

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 制御電圧により出力周波数が可変する電
圧制御発振器と、前記電圧制御発振器の出力信号と基準
信号の位相を比較する位相比較器と、前記位相比較器の
比較結果に応じた信号を出力するチャージポンプ回路
と、チャージポンプ回路の出力に基づき前記制御電圧を
発生するループフィルタ回路からなるPLL回路におい
て、前記チャージポンプ回路の出力から前記電圧制御発
振器の入力までの信号パターン及び前記ループフィルタ
回路の部品のすべてあるいはその一部を取り囲み、所定
の電位を有するガードパターンを設けることを特徴とす
るPLL回路。
1. A voltage-controlled oscillator whose output frequency is varied by a control voltage, a phase comparator that compares a phase of an output signal of the voltage-controlled oscillator with a reference signal, and a signal corresponding to a comparison result of the phase comparator. In a PLL circuit comprising a charge pump circuit for outputting and a loop filter circuit for generating the control voltage based on an output of the charge pump circuit, a signal pattern from an output of the charge pump circuit to an input of the voltage controlled oscillator and the loop filter A PLL circuit surrounding all or a part of a circuit component and having a guard pattern having a predetermined potential.
【請求項2】 前記所定の電位は、前記制御電圧の変化
範囲の中央の電圧とすることを特徴とする請求項1記載
のPLL回路。
2. The PLL circuit according to claim 1, wherein the predetermined potential is a voltage at the center of a change range of the control voltage.
【請求項3】 前記所定の電位は、前記ループフィルタ
がパッシブ型の場合に、前記ガードパターンに直流電圧
源を接続して供給されることを特徴とする請求項1、2
記載のPLL回路。
3. The guard pattern according to claim 1, wherein the predetermined potential is supplied by connecting a DC voltage source to the guard pattern when the loop filter is of a passive type.
The PLL circuit as described in the above.
【請求項4】 前記所定の電位は、前記ループフィルタ
がパッシブ型の場合に前記制御電圧をバッファ増幅器を
介して前記ガードパターンに接続することにより供給さ
れることを特徴とする請求項1、2記載のPLL回路。
4. The control circuit according to claim 1, wherein the predetermined potential is supplied by connecting the control voltage to the guard pattern via a buffer amplifier when the loop filter is of a passive type. The PLL circuit as described in the above.
【請求項5】 前記所定の電位は、前記ループフィルタ
がオペアンプの反転増幅器を用いたアクティブフィルタ
の場合に、前記チャージポンプ回路の出力と、前記オペ
アンプの反転入力端子までの信号ラインと、前記オペア
ンプの反転入力端子とを取り囲む第2のガードパターン
を設け、前記第2のガードパターンに前記オペアンプの
非反転入力端子を接続することを特徴とする請求項1記
載のPLL回路。
5. When the loop filter is an active filter using an inverting amplifier of an operational amplifier, the predetermined potential is an output of the charge pump circuit, a signal line extending to an inverting input terminal of the operational amplifier, and the operational amplifier. 2. The PLL circuit according to claim 1, wherein a second guard pattern surrounding the inverting input terminal is provided, and a non-inverting input terminal of the operational amplifier is connected to the second guard pattern.
JP8261571A 1996-10-02 1996-10-02 PLL circuit Expired - Lifetime JP2907152B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8261571A JP2907152B2 (en) 1996-10-02 1996-10-02 PLL circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8261571A JP2907152B2 (en) 1996-10-02 1996-10-02 PLL circuit

Publications (2)

Publication Number Publication Date
JPH10107622A true JPH10107622A (en) 1998-04-24
JP2907152B2 JP2907152B2 (en) 1999-06-21

Family

ID=17363768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8261571A Expired - Lifetime JP2907152B2 (en) 1996-10-02 1996-10-02 PLL circuit

Country Status (1)

Country Link
JP (1) JP2907152B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928785B2 (en) 2007-11-07 2011-04-19 Samsung Electronics Co., Ltd. Loop filter, phase-locked loop, and method of operating the loop filter
CN109167572A (en) * 2018-10-12 2019-01-08 南京屹信航天科技有限公司 It is a kind of for minimizing the frequency synthesizer of ODU receiving channel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928785B2 (en) 2007-11-07 2011-04-19 Samsung Electronics Co., Ltd. Loop filter, phase-locked loop, and method of operating the loop filter
CN109167572A (en) * 2018-10-12 2019-01-08 南京屹信航天科技有限公司 It is a kind of for minimizing the frequency synthesizer of ODU receiving channel

Also Published As

Publication number Publication date
JP2907152B2 (en) 1999-06-21

Similar Documents

Publication Publication Date Title
US6744243B2 (en) System and method for dynamically regulating a step down power supply
US6320435B1 (en) PLL circuit which can reduce phase offset without increase in operation voltage
US6163207A (en) Integrator-filter circuit
JP2008271599A (en) Circuit configuration for compensation of leakage currents in voltage-controlled oscillator of pll circuit
JP4357674B2 (en) Frequency synthesizer
JP2907152B2 (en) PLL circuit
US7932785B2 (en) Phase lock loop with continuous calibration and method therefor
JP3334565B2 (en) Frequency synthesizer
JP4699402B2 (en) Oscillator and frequency synthesizer
JPH11251902A (en) Pll circuit
JP2830815B2 (en) PLL frequency synthesizer
JPH10256899A (en) Non-adjustment voltage controlled oscillation circuit
JPH104350A (en) Pll-ic and pll module using same
JP3393172B2 (en) Frequency hopping oscillator
JP2768013B2 (en) Divider
JP3081718B2 (en) PLL circuit
JP2001196926A (en) Pll circuit
JP3008938B1 (en) PLL circuit
JP3163808B2 (en) PLL circuit with double loop structure
KR100200775B1 (en) Voltage controlled oscillation device
JPH04113720A (en) Phase synchronizing oscillator
JPH0258932A (en) Transmitting circuit
JPS6172416A (en) Phase locked loop circuit
JPH04200015A (en) Phase locked loop
von Stahl-Khan et al. Integrated low distortion 198 MHz PLL with quadrature outputs and stabilized amplitude

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990302