JPH10107107A - ショットキー接合の解析方法、半導体ウェーハの評価方法、絶縁膜の評価方法、およびショットキー接合解析装置 - Google Patents

ショットキー接合の解析方法、半導体ウェーハの評価方法、絶縁膜の評価方法、およびショットキー接合解析装置

Info

Publication number
JPH10107107A
JPH10107107A JP9036770A JP3677097A JPH10107107A JP H10107107 A JPH10107107 A JP H10107107A JP 9036770 A JP9036770 A JP 9036770A JP 3677097 A JP3677097 A JP 3677097A JP H10107107 A JPH10107107 A JP H10107107A
Authority
JP
Japan
Prior art keywords
voltage
schottky junction
capacitance
schottky
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9036770A
Other languages
English (en)
Other versions
JP3685429B2 (ja
Inventor
U Shiyu
雨 朱
Masaaki Ishimaru
昌晃 石丸
Masabumi Shimizu
正文 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP03677097A priority Critical patent/JP3685429B2/ja
Priority to US08/893,044 priority patent/US5942909A/en
Publication of JPH10107107A publication Critical patent/JPH10107107A/ja
Priority to US09/330,457 priority patent/US6239608B1/en
Application granted granted Critical
Publication of JP3685429B2 publication Critical patent/JP3685429B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 内蔵電位Ｖbiやコンタクト層の不純物濃度Ｎ
ｄなどのパラメータの値の抽出を不要とし、複雑な半導
体層構造を持つ半導体ウェーハにおいてもショットキー
接合の解析を可能とする。 【解決手段】 半導体ウェーハ１０上に形成されたショ
ットキー接合について、電流計測器１２によりリーク電
流を、容量計測器１３により接合容量を計測し、関数導
出手段１４及び１５により、該ショットキー接合の電流
−電圧特性および容量−電圧特性を求め、積分演算器１
６により容量電圧関数の積分を行い、依存性抽出用演算
装置１７により、これらの電流−電圧特性、上記積分に
より得られた空乏層電荷−電圧特性に基づいてショット
キー障壁高さの電界依存性を算出するようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ショットキー接合
の解析方法、半導体ウェーハの評価方法、絶縁膜の評価
方法、およびショットキー接合解析装置に関し、特に、
ショットキー接合における障壁高さが、ショットキー接
合界面に印加される電界に依存する程度を示すショット
キー障壁高さの電界依存性を求める方法の改良に関する
ものである。
【０００２】
【従来の技術】半導体ウェーハを構成する半導体結晶の
評価、およびショットキー接合を有する半導体素子の特
性評価においては、半導体領域とショットキー電極との
界面に形成されるショットキー接合の障壁高さの測定
は、非常に重要なものであり、従来から、特開昭６０−
２０７３４５号公報（文献１）にも開示されているよう
に、ショットキー接合の電流−電圧特性または容量−電
圧特性などの測定によってショットキー障壁を評価する
方法が広く用いられている。
【０００３】一般的にショットキー接合の電流電圧特性
は、Physics of Semiconductor Devices, 1981, John W
iley & Sons（文献２）に開示されているように、以下
の（１）式，（２）式により与えられる。
【０００４】
【数１】
【０００５】
【数２】
【０００６】ここで、Ｊはショットキー接合を流れる電
流、Ｊｓは飽和電流密度、Φｂはショットキー障壁高
さ、ｑはキャリア電荷、Ｖはショットキー接合に印加さ
れる電圧、ｋはボルツマン定数、Ｔは絶対温度（°
Ｋ）、Ａは実効リチャードソン定数である。
【０００７】（１）式によれば、ショットキー接合に順
バイアス電圧を印加すると、ショットキー接合を流れる
電流Ｊは指数的に増加し、一方、該ショットキー接合に
逆バイアス電圧を印加すると、ショットキー接合を流れ
る電流Ｊは−Ｊｓで飽和する。
【０００８】ところで、多くの文献に開示されているよ
うに、逆バイアス電圧の増加により、ショットキー接合
における逆方向電流（以下、リーク電流と呼ぶ。）の顕
著な増加、言い換えると、実効障壁の低下が観測されて
いる。これは、（２）式におけるショットキー障壁高さ
Φｂが逆バイアスＶにより変化していることになる。
【０００９】このような実効的な障壁の低下現象は、障
壁を通過するトンネリング電流、及びショットキー電極
と半導体との間に介在する絶縁膜により説明することが
できる。
【００１０】まず、トンネリング電流に起因する実効障
壁の低下について説明する。ショットキー接合を流れる
リーク電流としては、ショットキー障壁を越える熱放出
電流と、該障壁を通過するトンネリング電流とが存在す
る。ここで、Solid State Electronics,１９７６年６
月，第１９巻第６号、５３７〜５４３頁（文献３）に開
示されているように、ショットキー接合界面に印加され
る電界が大きいほど、ショットキー障壁の厚さが薄くな
り、トンネリング電流が増加し、実効障壁が低下する。
【００１１】続いて、絶縁膜に起因する実効障壁の低下
について説明する。J.Appl.Phys.,１９９３年２月，第
７３巻第３号、１２８４〜１２８７頁（文献４）に開示
されているように、ショットキー電極と半導体領域との
間に介在する絶縁膜が薄い場合は、絶縁膜自身の障壁が
無視でき、ショットキー障壁が絶縁膜上のショットキー
電極に印加される逆バイアスに依存する。つまり、ショ
ットキー電極に印加される逆バイアスが大きいほど、シ
ョットキー接合界面に発生する電界が大きくなり、ショ
ットキー障壁が低くなる。
【００１２】また、J.Vac.Sci.Technol.,１９７４年１
１月，第１１巻第６号、９７２〜９８４頁（文献５）お
よび上記文献３に開示されているように、上記説明した
トンネリング電流及び絶縁膜の膜厚に支配されるショッ
トキー障壁高さの電界依存性（つまりショットキー障壁
高さがショットキー接合界面の電界強度に依存する依存
性）は、トンネリング電流と絶縁膜とについて同様に下
記（３）式により表すことができる。
【００１３】
【数３】
【００１４】ここで、Ｅはショットキー接合界面での電
界強度、Φb0は、Ｅ＝０の時のショットキー障壁高さ、
αは比例係数であり、トンネリング電流が大きいほど、
また、ショットキー接合界面における絶縁膜（ショット
キー電極と半導体領域との間に介在する絶縁膜）が厚い
ほど、上記比例定数αは大きくなる。
【００１５】従って、ショットキー接合の評価、特にシ
ョットキー接合におけるリーク電流の解析においては、
ショットキー障壁の電界依存性、言い換えるとこの依存
性を決定する上記比例定数αの測定が必要となる。
【００１６】ところが、上記（３）式における界面電界
強度Ｅの直接測定は困難であるため、従来は、界面電界
強度の電圧依存性を表す解析式（下記の（４）式）を用
いて、界面電界強度を計算し、上記比例定数αを抽出し
ていた。なお、上記（３）式における障壁高さΦb0（Ｅ
＝０）は、ショットキー接合についての容量−電圧特性
から簡単に求めることができ、また、上記（３）式にお
ける障壁高さΦbは、ショットキー接合についての電流
−電圧特性や電流−温度特性から比較的簡単に求めるこ
とができる。
【００１７】つまり、文献２に開示されているように、
ショットキーコンタクト層（半導体領域）の厚さが空乏
層の厚さより厚い場合には、ショットキー接合界面での
電界強度は、下記の（４）式で表すことができる。
【００１８】
【数４】
【００１９】ここで、Ｖbiは内蔵電位で、Ｎｄはショッ
トキーコンタクト層の不純物濃度、εは半導体領域の誘
電率である。
【００２０】この（４）式を用いることにより、Appl.P
hys.Lett.,１９９３年４月，第６２巻第１６号、１９６
４〜１９６６頁（文献６）に開示されているように、シ
ョットキー接合に印加される電圧からショットキー接合
界面での電界強度を計算し、この電界強度を、上記障壁
高さΦb，Φb0とともに上記（３）式に適用して障壁の
電界依存性（つまり比例定数α）を抽出することができ
る。
【００２１】
【発明が解決しようとする課題】しかしながら、上述し
た従来のショットキー障壁の電界依存性を求める方法で
は、ショットキー接合に印加するバイアス電圧からショ
ットキー接合界面の電界強度を算出するために、上記
（４）式、つまり界面電界強度の電圧依存性を表す解析
式を用いており、このため、該（４）式における内蔵電
位Ｖbiやコンタクト層の不純物濃度Ｎｄなどのパラメー
タの値が必要となり、これらのパラメータの測定誤差に
よって、算出結果の信頼性が低下する恐れがある。
【００２２】しかも、ショットキーコンタクト層の厚さ
が空乏層の厚さより薄い場合には、上記（４）式が成り
立たなくなるので、これらの構造に成り立つ解析式を見
つける必要がある。
【００２３】また、高電子移動度トランジスタなどを構
成する、エピタキシャル層を複数積層してなる多層エピ
構造を有する半導体ウェーハでは、空乏層中の電子の分
布が複雑になり、界面電界強度の電圧依存性を表す精確
な解析式の導出が困難であり、このような素子構造にお
けるショットキー障壁の電界依存性を抽出することはで
きなかった。
【００２４】本発明は、上記のような問題点を解決する
ためになされたもので、内蔵電位Ｖbiやコンタクト層の
不純物濃度Ｎｄなどのパラメータの値の抽出を必要とす
ることなく、複雑な半導体層構造を持つ半導体ウェーハ
においてもショットキー接合の解析が可能なショットキ
ー接合の解析方法及びショットキー接合解析装置を得る
ことを目的とする。
【００２５】また、本発明は、上記ショットキー接合の
解析方法を用いた半導体ウェーハの評価方法及び絶縁膜
の評価方法を提供することを目的としている。
【００２６】
【課題を解決するための手段】この発明（請求項１）に
係るショットキー接合の解析方法は、半導体ウェーハ上
にショットキー接合を形成する工程と、該ショットキー
接合に逆バイアスを印加したときに該ショットキー接合
を流れる電流、及び該逆バイアス印加時のショットキー
接合の容量を、種々の電圧値の逆バイアスに対して測定
して、該ショットキー接合について電流−電圧特性及び
容量−電圧特性を求める工程と、該容量−電圧特性を規
定する容量電圧関数を電圧について積分し、該積分値で
ある空乏層の蓄積電荷と電圧との間の相関を示す空乏層
電荷−電圧特性を算出する工程と、該電流−電圧特性及
び空乏層電荷−電圧特性に基づいて、該ショットキー接
合における障壁高さが、該ショットー接合界面に印加さ
れる電界に依存する度合いを示すショットキー障壁高さ
の電界依存性を求める工程とを含んでいる。そのことに
より上記目的が達成される。
【００２７】この発明（請求項２）に係るショットキー
接合の解析方法は、半導体ウェーハ上にショットキー接
合を形成する工程と、該ショットキー接合に逆バイアス
を印加したときに該ショットキー接合を流れる電流、及
び該逆バイアス印加時のショットキー接合の容量を、種
々の電圧値の逆バイアスに対して測定して、該ショット
キー接合について電流−電圧特性及び容量−電圧特性を
求める工程と、該電流−電圧特性を規定する電流電圧関
数を電圧について微分し、該微分値であるショットキー
接合のコンダクタンスと電圧との間の相関を示すコンダ
クタンス−電圧特性を算出する工程と、該容量−電圧特
性及び該コンダクタンス−電圧特性に基づいて、該ショ
ットキー接合における障壁高さが、該ショットー接合界
面に印加される電界に依存する度合いを示すショットキ
ー障壁高さの電界依存性を求める工程とを含んでいる。
そのことにより上記目的が達成される。
【００２８】この発明（請求項３）に係るショットキー
接合の解析方法は、半導体ウェーハ上にショットキー接
合を形成する工程と、該ショットキー接合に逆バイアス
を印加したときの該ショットキー接合のコンダクタン
ス、及び該逆バイアス印加時のショットキー接合の容量
を、種々の電圧値の逆バイアスに対して測定して、該シ
ョットキー接合についてコンダクタンス−電圧特性及び
容量−電圧特性を求める工程と、該コンダクタンス−電
圧特性及び容量−電圧特性に基づいて、該ショットキー
接合における障壁高さが、該ショットー接合界面に印加
される電界に依存する度合いを示すショットキー障壁高
さの電界依存性を求める工程とを含んでいる。そのこと
により上記目的が達成される。
【００２９】この発明（請求項４）は、請求項１ないし
３のいずれかに記載のショットキー接合の解析方法を用
いる半導体ウェーハの評価方法であって、該半導体ウェ
ーハ上に形成したショットキー接合について、該ショッ
トキー接合の解析方法により前記ショットキー障壁高さ
の電界依存性を求める工程を含み、該ショットキー障壁
高さの電界依存性に基づいて、該半導体ウェーハを構成
する半導体結晶の評価を行うものである。
【００３０】この発明（請求項５）は、請求項１ないし
３のいずれかに記載のショットキー接合の解析方法を用
いる絶縁膜の評価方法であって、該半導体ウェーハ上に
絶縁膜を形成し、該絶縁膜上にショットキー電極を形成
する工程と、該半導体ウェーハの該ショットキー電極と
対向する部分に形成されるショットキー接合について、
該ショットキー接合の解析方法によりショットキー障壁
の電界依存性を求める工程とを含み、該ショットキー接
合の電界依存性に基づいて、該半導体ウェーハ上の絶縁
膜の誘電率及び厚さについての評価を行うものである。
【００３１】この発明（請求項６）に係るショットキー
接合解析装置は、半導体ウェーハ上に形成されたショッ
トキー接合に逆バイアスを印加するバイアス印加手段
と、該逆バイアス印加時にショットキー接合を流れるリ
ーク電流を計測する電流計測器と、該ショットキー接合
の容量を計測する容量計測器と、該バイアス印加手段及
び電流計測器の出力を受け、該ショットキー接合に印加
される電圧と、該ショットキー接合を流れる電流との対
応関係を規定する電流電圧関数を電流−電圧特性として
求める第１の関数導出手段と、該バイアス印加手段及び
容量計測器の出力を受け、該ショットキー接合に印加さ
れる電圧と、該ショットキー接合の容量との対応関係を
規定する容量電圧関数を容量−電圧特性として求める第
２の関数導出手段と、該容量電圧関数を電圧について積
分する積分演算、及び該電流電圧関数を電圧について微
分する微分演算の少なくとも一方の演算を行う演算手段
とを備えている。
【００３２】そして、この解析装置は、該積分された容
量電圧関数により規定される、空乏層の蓄積電荷と電圧
との対応関係としての電荷−電圧特性と、電流−電圧特
性とに基づいて、あるいは該微分された電流電圧関数に
より規定される、ショットキー接合のコンダクタンスと
電圧との対応関係としてのコンダクタンス−電圧特性
と、該容量−電圧特性とに基づいて、該ショットキー接
合における障壁高さが、該ショットー接合界面に印加さ
れる電界に依存する度合いを示すショットキー障壁高さ
の電界依存性を導出するよう構成されている。そのこと
により上記目的が達成される。
【００３３】この発明（請求項７）に係るショットキー
接合解析装置は、半導体ウェーハ上に形成されたショッ
トキー接合に逆バイアスを印加するバイアス印加手段
と、該ショットキー接合のコンダクタンスを計測するコ
ンダクタンス計測器と、該ショットキー接合の容量を計
測する容量計測器と、該バイアス印加手段及びコンダク
タンス計測器の出力を受け、該ショットキー接合に印加
される電圧と、該ショットキー接合のコンダクタンスと
の対応関係を規定するコンダクタンス電圧関数をコンダ
クタンス−電圧特性として求める第１の関数導出手段
と、該バイアス印加手段及び容量計測器の出力を受け、
該ショットキー接合に印加される電圧と、該ショットキ
ー接合の容量との対応関係を規定する容量電圧関数を容
量−電圧特性として求める第２の関数導出手段とを備え
ている。
【００３４】そして、この解析装置は、該コンダクタン
ス−電圧特性と該容量−電圧特性とに基づいて、該ショ
ットキー接合における障壁高さが、該ショットー接合界
面に印加される電界に依存する度合いを示すショットキ
ー障壁高さの電界依存性を導出するよう構成されてい
る。そのことにより上記目的が達成される。
【００３５】この発明（請求項８）に係わるショットキ
ー接合の解析方法は、半導体ウェハー上にショットキー
接合を形成する工程と、該ショットキー接合に逆バイア
スを印加したときの該ショットキー接合に流れる電流を
種々の電圧値の逆バイアスに対して測定して、該ショッ
トキー接合について電流−電圧特性を求める工程と、こ
の電流−電圧特性を規定する電流電圧関数を電圧につい
て微分し、該微分値である該ショットキー接合のコンダ
クタンスと電圧との間の相関を示すコンダクタンス−電
圧特性、及び既知のショットキー障壁高さの電界依存特
性に基づいて、該ショットキー接合について容量−電圧
特性を求める工程とを含んでいる。そのことにより上記
目的が達成される。
【００３６】この発明（請求項９）に係わるショットキ
ー接合の解析方法は、半導体ウェハー上にショットキー
接合を形成する工程と、該ショットキー接合に逆バイア
スを印加したときの該ショットキー接合の容量を種々の
電圧値の逆バイアスに対して測定して、該ショットキー
接合について容量−電圧特性を求める工程と、この容量
−電圧特性を規定する容量電圧関数を電圧について積分
し、該積分値である空乏層の蓄積電荷と電圧との間の相
関を示す空乏層電荷−電圧特性、及び既知のショットキ
ー障壁高さの電界依存特性に基づいて、該ショットキー
接合について電流−電圧特性を求める工程とを含んでい
る。そのことにより上記目的が達成される。
【００３７】以下、本発明の作用について説明する。
【００３８】この発明（請求項１）においては、ショッ
トキー接合について電流−電圧特性及び容量−電圧特性
を求め、該容量−電圧特性を規定する容量電圧関数を電
圧について積分し、該積分値である空乏層の蓄積電荷と
電圧との間の相関を示す空乏層電荷−電圧特性を算出す
るので、該空乏層電荷−電圧特性と、電界を電荷及び誘
電率により示す一般的な関係式とから、界面電界強度−
電圧特性を求めることができる。これにより内蔵電位Ｖ
biやコンタクト層の不純物濃度Ｎｄなどのパラメータを
含む、界面電界強度の電圧依存性を表す解析式を用いる
ことなく、ショットキー障壁高さと電界強度との関係を
示す関係式から、ショットキー障壁高さの電界依存性，
つまり該関係式におけるパラメータを求めることができ
る。
【００３９】この発明（請求項２）においては、ショッ
トキー接合について電流−電圧特性及び容量−電圧特性
を求め、該電流−電圧特性を規定する電流電圧関数を電
圧について微分し、該微分値であるショットキー接合の
コンダクタンスと電圧との間の相関を示すコンダクタン
ス−電圧特性を算出するので、ショットキー接合のコン
ダクタンスとその容量との対応関係を示す関係式に含ま
れるショットキー障壁高さの電界依存性を、容量−電圧
特性とコンダクタンス−電圧特性とに基づいて求めるこ
とができる。このため、内蔵電位Ｖbiやコンタクト層の
不純物濃度Ｎｄなどのパラメータを含む、界面電界強度
の電圧依存性を表す解析式を用いることなく、ショット
キー障壁高さと電界強度との関係を示す関係式における
ショットキー障壁高さの電界依存性，つまり該関係式に
おけるパラメータを求めることができる。
【００４０】この発明（請求項３，７）においては、シ
ョットキー接合についてコンダクタンス−電圧特性及び
容量−電圧特性を求めるので、上記請求項２の発明と同
様、内蔵電位Ｖbiやコンタクト層の不純物濃度Ｎｄなど
のパラメータを含む、界面電界強度の電圧依存性を表す
解析式を用いることなく、ショットキー障壁高さと電界
強度との関係を示す関係式におけるショットキー障壁高
さの電界依存性，つまり該関係式におけるパラメータを
求めることができる。
【００４１】しかも、この発明では、コンダクタンス−
電圧特性を直接求めているため、電流−電圧特性を規定
する電流電圧関数を電圧について微分してコンダクタン
ス−電圧特性を算出する場合に比べて、微分による測定
誤差の増幅を回避でき、コンダクタンス−電圧特性にお
けるデータ精度が低下するのを回避できる。
【００４２】この発明（請求項４）においては、半導体
ウェーハ上に形成されたショットキー障壁高さの電界依
存性を、界面電界強度の電圧依存性を表す解析式を用い
ない方法により求めるので、該解析式に含まれる内蔵電
位Ｖbiやコンタクト層の不純物濃度Ｎｄなどのパラメー
タの測定誤差により半導体ウェーハの評価結果の信頼性
が低下するのを回避できる。
【００４３】また、半導体ウェーハの評価のためのショ
ットキー接合の解析を行うのに、界面電界強度の電圧依
存性を表す解析式を用いないので、高電子移動度トラン
ジスタなどの多層エピ構造を有する、界面電界強度の電
圧依存性を表す正確な解析式の導出が困難な半導体ウェ
ーハについても、ショットキー障壁の電界依存性を抽出
して、その評価を行うことができる。
【００４４】この発明（請求項５）においては、半導体
ウェーハ上に絶縁膜を介して形成されたショットキー障
壁高さの電界依存性を、界面電界強度の電圧依存性を表
す解析式を用いない方法により求めるので、解析式に含
まれる内蔵電位Ｖbiやコンタクト層の不純物濃度Ｎｄな
どのパラメータの測定誤差により半導体ウェーハ上の絶
縁膜の評価結果の信頼性が低下するのを回避できる。
【００４５】また、半導体ウェーハ上の絶縁膜の評価の
ためのショットキー接合の解析を行うのに、界面電界強
度の電圧依存性を表す解析式を用いないので、高電子移
動度トランジスタなどの多層エピ構造を有する、界面電
界強度の電圧依存性を表す正確な解析式の導出が困難な
半導体ウェーハ上の絶縁膜についても、ショットキー障
壁の電界依存性を抽出して、その評価を行うことができ
る。
【００４６】この発明（請求項６）においては、バイア
ス印加手段及び電流計測器の出力に基づいて、ショット
キー接合に印加される電圧と、該ショットキー接合を流
れる電流との対応関係を規定する電流電圧関数を電流−
電圧特性として求める第１の関数導出手段と、バイアス
印加手段及び容量計測器の出力を受け、ショットキー接
合に印加される電圧と、該ショットキー接合の容量との
対応関係を規定する容量電圧関数を容量−電圧特性とし
て求める第２の関数導出手段とを備え、該容量電圧関数
を電圧について積分する積分演算、及び該電流電圧関数
を電圧について微分する微分演算の少なくとも一方の演
算を行うようにしたので、該空乏層電荷−電圧特性と、
電界を電荷及び誘電率により示す一般的な関係式とか
ら、界面電界強度−電圧特性を求めたり、ショットキー
接合のコンダクタンスとその容量との対応関係を示す関
係式に含まれるショットキー障壁高さの電界依存性を、
容量−電圧特性とコンダクタンス−電圧特性とに基づい
て求めることができる。このため、内蔵電位Ｖbiやコン
タクト層の不純物濃度Ｎｄなどのパラメータを含む、界
面電界強度の電圧依存性を表す解析式を用いることな
く、ショットキー障壁高さと電界強度との関係を示す関
係式におけるショットキー障壁高さの電界依存性，つま
り該関係式におけるパラメータを求めることができる。
【００４７】この発明（請求項８）においては、ショッ
トキー接合について電流−電圧特性を求め、この電流−
電圧特性を規定する電流電圧関数を電圧について微分し
て、ショットキー接合のコンダクタンスと電圧との間の
相関を示すコンダクタンス−電圧特性を求め、このコン
ダクタンス−電圧特性、及び既知のショットキー障壁高
さの電界依存特性に基づいて、該ショットキー接合につ
いて容量−電圧特性を求めている。すなわち、請求項２
に記載の方法とは逆の手順であって、ショットキー障壁
高さの電界依存特性が既に判明していることを前提にし
て、コンダクタンス−電圧特性を測定及び演算によって
求め、コンダクタンス−電圧特性及びショットキー障壁
高さの電界依存特性に基づいて、容量−電圧特性を求め
ている。
【００４８】この発明（請求項９）においては、ショッ
トキー接合について容量−電圧特性を求め、この容量−
電圧特性を規定する容量電圧関数を電圧について積分し
て、空乏層の蓄積電荷と電圧との間の相関を示す空乏層
電荷−電圧特性を求め、この空乏層電荷−電圧特性、及
び既知のショットキー障壁高さの電界依存特性に基づい
て、該ショットキー接合について電流−電圧特性を求め
ている。この方法は、請求項１に記載の方法とは逆の手
順であって、ショットキー障壁高さの電界依存特性が既
に判明していることを前提にして、空乏層電荷−電圧特
性を測定及び演算によって求め、空乏層電荷−電圧特性
及びショットキー障壁高さの電界依存特性に基づいて、
電流−電圧特性を求めている。
【００４９】
【発明の実施の形態】まず、本発明の基本原理について
説明する。
【００５０】本発明は、従来の電流−電圧特性による評
価法、または、容量−電圧特性による評価法とは異なっ
た観点からショットキー接合を考察し、初めてショット
キー接合の電流−電圧特性と容量−電圧特性との相関を
見いだし、さらに、その相関に基づいてショットキー接
合の評価を行うものである。
【００５１】本発明のショットキー接合の評価方法で
は、電流−電圧特性と容量−電圧特性との組み合わせに
より、電流−電圧特性または容量−電圧特性を単独で用
いて行うショットキー接合の評価方法では得られない情
報を得ることができる。
【００５２】以下、詳述すると、ショットキー接合の電
流−電圧特性と容量−電圧特性との間には相関があり、
図４及び図５はそれぞれ、ｎ−ＧａＡｓ層と、その上に
Ｔｉ層，Ｐｔ層，Ａｕ層を順次積層してなるショットキ
ー電極とからなるショットキーダイオードにおける電流
−電圧特性および容量−電圧特性をグラフで示してい
る。
【００５３】また図６は、容量−電圧特性を規定する容
量電圧関数を電圧について数値積分して得られた、空乏
層の蓄積電荷と電圧との関係（空乏層電荷−電圧特性）
をグラフで示している。
【００５４】図４に示す特性グラフと図５に示す特性グ
ラフとの間には相関がはっきり見えないが、図４の特性
グラフと図６に示す特性グラフとの間には相関が明確に
みられる。これは、電流−電圧特性と容量−電圧特性と
の間に相関があることを示している。
【００５５】また、この相関は特定の電極材科、半導体
材料、エピタキシャル層構造によるものではなく、我々
の測定したすべてのショットキー接合において観測され
た。ここで、電極材料としては、Ａｌ，Ａｕなどが挙げ
られ、半導体材料としては、ＧａＡｓ，ＡｌＧａＡｓ，
ＩｎＡｌＡｓなどが挙げられ、さらにエピタキシャル層
構造としては、単層構造，ＨＥＭＴ構造などが挙げられ
る。
【００５６】次に、上記電流−電圧特性と容量−電圧特
性との間の相関についての論理的な根拠について説明す
る。
【００５７】上述した（２）式を、Φb について変形す
ると、以下に示す（５）式が得られる。
【００５８】
【数５】
【００５９】一方、周知のように、容量Ｃは以下の
（６）式により電荷Ｑと電圧Ｖにより定義されている。
【００６０】
【数６】
【００６１】従って、上記容量Ｃがショットキー接合の
容量であるとすると、上記（６）式を電圧について積分
すると、下記の（７）式に示すように、ショットキー接
合界面近傍の半導体領域に形成される空乏層の蓄積電荷
Ｑと電圧Ｖとの関係が得られる。
【００６２】
【数７】
【００６３】また、上記空乏層の厚さがショットキー電
極の大きさに比べて充分小さい場合には、ショットキー
接合界面の電界強度Ｅは、下記の（８）式により表すこ
とができる。
【００６４】
【数８】
【００６５】なお、ここで、εは半導体領域の誘電率で
ある。
【００６６】このように、ショットキー接合についての
容量−電圧特性を規定する容量電圧関数を電圧について
積分して、空乏層電荷−電圧特性を規定する関数
（（７）式）を求め、これをショットキー接合の界面電
界と電荷との関係式（（８）式）に代入することによ
り、ショットキー接合界面電界−電圧特性を規定する関
係式（（９）式）を得ることができる。
【００６７】
【数９】
【００６８】この結果、ショットキー障壁高さとショッ
トキー界面電界との関係を示す（３）式に、このショッ
トキー接合電界−電圧特性を示す（９）式を適用するこ
とにより、ショットキー障壁高さの電界依存性（比例定
数α）を求めることができる。
【００６９】また、上記（３）式の左辺に（５）式を代
入し、該（３）式の右辺に上記（８）式及び（７）式を
入れて整理すると、下記の（１０）式が得られる。
【００７０】
【数１０】
【００７１】この（１０）式は、ショットキー障壁の電
界依存性を特定する、電流−電圧特性と容量−電圧特性
との相関関係を表している。
【００７２】さらに、この（１０）式に示す相関を利用
して、障壁の電界依存性を求めることもできる。
【００７３】以下、本発明の実施形態について説明す
る。
【００７４】（実施形態１）図１は本発明の実施形態１
によるショットキー接合の解析方法を説明するための図
であり、図１（ａ）は該解析方法の処理プロセスのフロ
ーを示す図、図１（ｂ）は該ショットキー接合の解析に
用いる解析装置の構成を示すブロック図である。
【００７５】図において、１０１は、本実施形態１のシ
ョットキー接合解析装置で、半導体ウェーハ１０上に形
成されたショットキー接合に逆バイアスを印加するバイ
アス印加手段１１と、該逆バイアス印加時にショットキ
ー接合を流れるリーク電流を計測する電流計測器１２
と、該ショットキー接合の容量を計測する容量計測器１
３とを有している。ここで、上記ショットキー接合は、
ｎ−ＧａＡｓ層と、Ｔｉ層，Ｐｔ層，Ａｕ層からなる金
属電極との間に形成されるものとしている。
【００７６】また、この解析装置１０１は、該バイアス
印加手段１１及び電流計測器１２の出力を受け、該ショ
ットキー接合に印加される電圧と、該ショットキー接合
を流れる電流との対応関係を規定する電流電圧関数を電
流−電圧特性として求める電流電圧関数導出手段１４
と、該バイアス印加手段１１及び容量計測器１３の出力
を受け、該ショットキー接合に印加される電圧と、該シ
ョットキー接合の容量との対応関係を規定する容量電圧
関数を容量−電圧特性として求める容量電圧関数導出手
段１５と、該容量電圧関数を電圧について積分する積分
演算器１６とを備えている。
【００７７】そして、この解析装置１０１では、依存性
抽出用演算装置１７により、該積分された容量電圧関数
により規定される、空乏層の蓄積電荷と電圧との対応関
係としての電荷−電圧特性と、電流−電圧特性とに基づ
いて、該ショットキー接合における障壁高さが、該ショ
ットー接合界面に印加される電界に依存する度合いを示
すショットキー障壁高さの電界依存性を導出するよう構
成されている。
【００７８】次に、ショットキー接合の解析方法につい
て説明する。
【００７９】まず、バイアス印加手段１１により上記半
導体ウェーハ１０のショットキー接合に逆バイアスを印
加し、該逆バイアスの値を変化させて、各逆バイアスの
値に対応するリーク電流及び接合容量を、上記電流計測
器１２及び容量計測器１３により求める。
【００８０】次に、上記電流電圧関数導出手段１４によ
り、上記測定したリーク電流と印加した逆バイアスに基
づいて、電流電圧関数を電流−電圧特性（図４参照）と
して求める（プロセスＰ１）。続いて、上記（２）式を
用いて、この電流−電圧特性から障壁−電圧特性を求め
る（プロセスＰ２）。
【００８１】また、上記容量電圧関数導出手段１５によ
り、上記測定した容量と印加した逆バイアスに基づい
て、容量電圧関数を容量−電圧特性（図５参照）として
求める（プロセスＰ３）。次に、この容量電圧関数を電
圧について積分して、空乏層電荷−電圧特性（図６参
照）を求める（プロセスＰ４）。続いて、上記（７）式
〜（１０）式を用いて、この空乏層電荷−電圧特性から
界面電界強度−電圧特性を求める（プロセスＰ５）。
【００８２】そして、上記依存性抽出用演算装置１７に
より、上記障壁−電圧特性および界面電界強度−電圧特
性から障壁−電界強度特性を求める。この障壁−電界強
度特性を、横軸に電界強度、縦軸に障壁高さを示す座標
上でグラフとして表し、その傾きと、縦軸の切片とをこ
のグラフ（図７参照）により求める（プロセスＰ６）。
【００８３】この傾きと縦軸の切片がそれぞれ、上記
（３）式の比例定数αと障壁高さΦb0（Ｅ＝０）を表す
ものとなっている。図７から、α＝７５オングストロー
ムが抽出されて、上記文献３の計算結果とよく一致す
る。
【００８４】このようなショットキー接合の解析を、シ
ョットキー接合を形成した半導体ウェーハに対して行う
ことにより、ショットキー障壁の電界依存性（上記
（３）式における比例定数α）が半導体の結晶性に依存
することから、半導体ウェーハを構成する半導体の結晶
性を評価することができる。
【００８５】次に、具体的な素子構造であるＨＥＭＴ構
造におけるショットキー接合の解析方法について説明す
る。
【００８６】図８は、ショットキー接合の解析の対象と
なる、エピタキシャル成長層を積層してなるＨＥＭＴ構
造を示す。
【００８７】図において、１００はショットキー接合を
有するＨＥＭＴ構造であり、このＨＥＭＴ構造１００
は、半絶縁性ＩｎＰ基板１上に、膜厚３００ｎｍのＩｎ
Ｐバッファ層２を介して形成された、アンドープの膜厚
３０ｎｍのＩｎ0.47Ｇａ0.53Ａｓチャネル層３と、該チ
ャネル層３上にアンドープの膜厚２ｎｍのＩｎ0.52Ａｌ
0.48Ａｓスペーサ層４を介して形成された、Ｓｉを９×
１０18ｃｍ-3ドーピングした膜厚３ｎｍのｎ型Ｉｎ0.52
Ａｌ0.48Ａｓキャリア供給層５と、該キャリア供給層５
上に形成された膜厚１７ｎｍのアンドープのＩｎ0.52Ａ
ｌ0.48Ａｓショットキーコンタクト層６とを有してい
る。そしてこのショットキーコンタクト層６の表面の所
定領域には、Ｔｉ／Ｐｔ／Ａｕからなるショットキー電
極８が形成され、該ショットキーコンタクト層６の表面
の、該ショットキー電極８の両側には、Ｓｉを５×１０
18ｃｍ-3ドーピングした膜厚２ｎｍのｎ型Ｉｎ0.47Ｇａ
0.53Ａｓオーミックコンタクト層７を介して、ＡｕＧｅ
／Ｎｉ／Ａｕからなるオーミック電極９が形成されてい
る。
【００８８】このようなＨＥＭＴ構造１００において
も、上述した実施形態１のショットキー接合解析方法を
適用することができ、上記プロセスＰ１及びＰ３によ
り、上記ＨＥＭＴ構造１００のショットキー接合につい
ての電流−電圧特性（図９参照）、及び容量−電圧特性
（図１０参照）を求めることができる。
【００８９】また、上記プロセスＰ４により、この容量
−電圧特性の電圧についての数値積分処理を行って空乏
層電荷−電圧特性（図１１参照）を得ることができる。
図９に示す特性と図１１に示す特性との間には相関が明
確に見られる。
【００９０】そしてさらに、上記電流−電圧特性と空乏
層電荷−電圧特性との組み合せにより、障壁−電界特性
（図１２参照）を求めることができる。つまり上記プロ
セスＰ２により電流−電圧特性から障壁−電圧特性を求
め、上記プロセスＰ５により空乏層電荷−電圧特性から
界面電界−電圧特性を求め、上記プロセスＰ６により障
壁−電圧特性と界面電界−電圧特性とから上記障壁−電
界特性を求める。
【００９１】図１２に示す障壁電界特性の傾きから、α
＝６３オングストロームが得られた。
【００９２】このようなＨＥＭＴ構造１００では、チャ
ネル層３内に二次元電子ガスが存在するので、ショット
キー接合界面における電界の電圧依存性が複雑になり、
従来の方法では、障壁の電圧依存性を抽出することがで
きない。これに対し、本発明では、障壁の電圧依存性の
抽出には、従来の解析方法のように電界の電圧依存性を
表す解析式を必要としないので、複雑な半導体層の積層
構造をもつ素子でも、電流−電圧特性及び容量−電圧特
性を求めるだけで、簡単にショットキー障壁の電圧依存
性を抽出することができる。
【００９３】なお、以下に、ショットキー障壁の電圧依
存性と、ショットキーコンタクト層の表面のプラズマに
よるダメージとの関係について簡単に説明する。
【００９４】図８に示す素子構造１００のショットキー
コンタクト層６の表面に、ゲート電極を形成する前に、
バレル酸素プラズマアッシング装置にて、０．５Ｔｏｒ
ｒ，１５０℃の条件で１５分間、プラズマ処理を施すこ
とにより、上記コンタクト層６のゲート電極の形成領域
にダメージを与える。
【００９５】その後、プラズマ処理されたコンタクト層
６の表面上にゲート電極８を形成し、さらに、ゲート電
極を形成したＨＥＭＴ構造１００を窒素雰囲気中に配置
し、１分間の熱処理を行う。この熱処理は処理温度をそ
れぞれ２００，２５０，３００，３５０℃と変えて行
い、熱処理を行わないものを含めて５つのサンプル素子
を作製する。
【００９６】それぞれのサンプル素子について電流−電
圧特性、容量−電圧特性を測定し、本発明で提案された
解析方法を用いて、障壁の電界依存性，つまり上記
（３）式における比例定数αを抽出する。
【００９７】図１３は、抽出された比例定数αの処理条
件依存性を示しており、図に示すように、プラズマダメ
ージを有するサンプル素子については、２００，２５０
℃で熱処理を施したものの比例定数αの増加が観測さ
れ、３００，３５０℃で熱処理を施したものの比例定数
αの減少が観測された。
【００９８】図１３に示される比例定数αの処理条件依
存性については次のように説明することができる。
【００９９】つまり、２５０℃以下の熱処理では、プラ
ズマダメージが活性化されて、ショットキーコンタクト
層に深い準位が生じ、これらの深い準位によるトンネリ
ング電流の増加を招き、この結果、上記比例定数αが増
加したものと考えられる。
【０１００】一方、３００℃以上の熱処理では、プラズ
マダメージの回復が顕著になり、深い準位によるトンネ
リング電流が減少することとなり、その結果上記比例定
数αが低下したものと考えられる。
【０１０１】なお、上記実施形態１では、上記（１０）
式に基づき、積分した容量−電圧特性と電流−電圧特性
の組み合せにより、障壁の電界依存性の抽出を行った
が、この（１０）式の両側を電圧について微分すると下
記の（１１）式が得られる。
【０１０２】
【数１１】
【０１０３】電流−電圧特性と容量−電圧特性の相関を
利用する本発明の基本原理から分かるように、微分した
電流−電圧特性と容量−電圧特性との組み合せにより、
障壁の電界依存性を抽出でき、以下このような特性の組
み合わせにより障壁の電界依存性を抽出する方法を実施
形態２として説明する。
【０１０４】（実施形態２）図２は本発明の実施形態２
によるショットキー接合の解析方法を説明するための図
であり、図２（ａ）は、該解析方法の処理プロセスのフ
ローを示す図、図２（ｂ）は該ショットキー接合の解析
に用いる解析装置の構成を示すブロック図である。
【０１０５】図において、１０２は、本実施形態２のシ
ョットキー接合解析装置であり、この解析装置１０２
は、実施形態１の解析装置１０１における積分演算器１
６に代えて、関数導出手段１４により求めた電流電圧関
数を電圧について微分する微分演算器１８を備え、依存
性抽出用演算装置１９により、該微分された電流電圧関
数により規定される、ショットキー接合のコンダクタン
スと電圧との対応関係を示すコンダクタンス−電圧特性
と、容量−電圧特性とに基づいて、ショットキー障壁高
さの電界依存性を導出するようにしたものである。その
他の構成は、上記実施形態１のショットキー接合解析装
置１０１と同一である。
【０１０６】次に、ショットキー接合の解析方法につい
て説明する。
【０１０７】まず、上記実施形態１と同様にして、上記
電流電圧関数導出手段１４により、測定したリーク電流
と印加した逆バイアスに基づいて、電流電圧関数を電流
−電圧特性（図４参照）として求めるとともに（プロセ
スＰ１）、上記容量電圧関数導出手段１５により、測定
した容量と印加した逆バイアスに基づいて、容量電圧関
数を容量−電圧特性（図５参照）として求める（プロセ
スＰ３）。
【０１０８】また、上記電流電圧関数を電圧について微
分して、上記コンダクタンス−電圧特性を求める（プロ
セスＰ７）。
【０１０９】そして、上記依存性抽出用演算装置１９に
より、上記コンダクタンス−電圧特性および容量−電圧
特性から障壁−電界強度特性を求める（プロセスＰ
８）。
【０１１０】つまり、この依存性抽出用演算装置１９で
は、上記（１０）式の両辺を電圧について微分して得ら
れる上記（１１）式が、ショットキー接合のコンダクタ
ンスとショットキー接合の容量との関係を比例定数αを
含む形で表していることから、この（１１）式に上記コ
ンダクタンス−電圧特性および容量−電圧特性を組み合
わせて比例定数αを求める演算を行う。上記（１１）式
におけるｄＪｓ／ｄｖはショットキー接合のコンダクタ
ンスである。
【０１１１】なお、この実施形態２では、コンダクタン
ス−電圧特性を、電流−電圧特性を示す関数を電圧につ
いて微分することにより求めたが、ショットキー接合の
コンダクタンスは直接測定可能であり、コンダクタンス
−電圧特性は、測定により求めることもでき、以下、コ
ンダクタンス−電圧特性を測定により求めるショットキ
ー接合の解析方法を本発明の実施形態３として説明す
る。
【０１１２】（実施形態３）図３は本発明の実施形態３
によるショットキー接合の解析方法を説明するための図
であり、図３（ａ）は、該解析方法の処理プロセスのフ
ローを示す図、図３（ｂ）は該ショットキー接合の解析
に用いる解析装置の構成を示すブロック図である。
【０１１３】図において、１０３は、本実施形態３のシ
ョットキー接合解析装置であり、この解析装置１０３
は、実施形態２の解析装置１０２の構成に加えて、ショ
ットキー接合におけるコンダクタンスを測定するコンダ
クタンス計測器２０と、バイアス印加手段１１及びコン
ダクタンス計測器２０の出力を受け、該ショットキー接
合に印加される電圧と、該ショットキー接合のコンダク
タンスとの対応関係を規定するコンダクタンス電圧関数
をコンダクタンス−電圧特性として求めるコンダクタン
ス電圧関数導出手段２１を備えている。
【０１１４】そして本実施形態の解析装置１０３では、
依存性抽出用演算装置２１により、該コンダクタンス−
電圧特性、容量−電圧特性、さらには電流−電圧特性に
基づいて、ショットキー障壁高さの電界依存性を導出す
るようになっている。
【０１１５】その他の構成は、上記実施形態２のショッ
トキー接合解析装置１０２と同一である。
【０１１６】次に、ショットキー接合の解析方法につい
て説明する。
【０１１７】まず、上記実施形態２と同様にして、上記
電流電圧関数導出手段１４により、測定したリーク電流
と印加した逆バイアスに基づいて、電流電圧関数を電流
−電圧特性（図４参照）として求めるとともに（プロセ
スＰ１）、上記容量電圧関数導出手段１５により、測定
した容量と印加した逆バイアスに基づいて、容量電圧関
数を容量−電圧特性（図５参照）として求める（プロセ
スＰ３）。
【０１１８】そして、本実施形態では、さらに上記コン
ダクタンス電圧関数導出手段２１により、測定したコン
ダクタンスと印加した逆バイアスに基づいて、コンダク
タンス−電圧特性を求める（プロセスＰ９）。
【０１１９】そして、上記依存性抽出用演算装置２１に
より、上記コンダクタンス−電圧特性、容量−電圧特
性、及び電流−電圧特性に基づいて、障壁−電界強度特
性を求める（プロセスＰ１０）。
【０１２０】つまり、この依存性抽出用演算装置２１で
は、上記（１０）式の両辺を電圧について微分して得ら
れる上記（１１）式に、測定により求めたコンダクタン
ス−電圧特性および容量−電圧特性を組み合わせて比例
定数αを求める演算を行う。この（１１）式では、ｄＪ
ｓ／ｄｖがショットキー接合のコンダクタンスである。
【０１２１】この実施形態３では、上記実施形態２のよ
うに、電流電圧関数を微分して得られるコンダクタンス
−電圧特性を用いるのではなく、直接測定したコンダク
タンス−電圧特性を用いるので、電流−電圧特性を規定
する電流電圧関数を微分することにより、電流−電圧特
性における測定誤差が増幅されて、テーダ精度の落ちる
恐れを回避できる。
【０１２２】また、上記実施形態３では、上記（１１）
式に、測定により求めたコンダクタンス−電圧特性およ
び容量−電圧特性を組み合わせて、ショットキー接合の
解析を行うので、原理的には電流−電圧特性を求める必
要はないが、電流−電圧特性を求めておくことにより、
コンダクタンス−電圧特性を規定する関数を積分して得
られる電流電圧特性と、測定により得られた電流−電圧
特性との比較により、測定により得られたコンダクタン
ス−電圧特性の測定精度などを判定することができ、シ
ョットキー接合解析を行う上で有効である。
【０１２３】（実施形態４）図１４は本発明の実施形態
４によるショットキー接合の解析方法を説明するための
図であり、図１４（ａ）は、該解析方法の処理プロセス
のフローを示す図、図１４（ｂ）は該ショットキー接合
の解析に用いる解析装置の構成を示すブロック図であ
る。
【０１２４】本実施形態４のショットキー接合解析装置
１０４では、実施形態２における容量計測器１３及び容
量電圧関数導電手段１５を削除し、かつ依存性抽出用演
算装置１９に代えて、容量電圧特性演算装置２３を備
え、実施形態２とは逆に、ショットキー障壁高さの電界
依存特性が既に判明していることを前提条件とし、ショ
ットキー接合のコンダクタンス−電圧特性を測定及び演
算によって求め、コンダクタンス−電圧特性及びショッ
トキー障壁高さの電界依存特性に基づいて、ショットキ
ー接合の容量−電圧特性を算出する。
【０１２５】次に、ショットキー接合の解析方法につい
て説明する。
【０１２６】まず、上記実施形態２と同様にして、電流
電圧関数を電流−電圧特性（図４参照）として求め（プ
ロセスＰ１）、この電流−電圧特性を電圧について微分
して、上記コンダクタンス−電圧特性を求める（プロセ
ス７）。
【０１２７】そして、上記容量電圧特性演算装置２３に
より、上記コンダクタンス−電圧特性及び既知のショッ
トキー障壁高さの電界依存特性（プロセス１１）からシ
ョットキー接合の容量−電圧特性を求める（プロセス１
２）。
【０１２８】つまり、この容量電圧特性演算装置２３で
は、既知のショットキー障壁高さの電界依存特性である
上記（１１）式がショットキー接合のコンダクタンス−
電圧特性及び容量−電圧特性を表していることから、こ
れらのうちの一方であるコンダクタンス−電圧特性を測
定及び演算から導出し、他方である容量−電圧特性を演
算のみによって求めている。
【０１２９】図１５のグラフは、本実施形態４の解析方
法によって求められたＧａＡｓショットキー接合の容量
−電圧特性と、実測されたＧａＡｓショットキー接合の
容量−電圧特性を示している。このグラフから明らかな
様に、計算値と実測値は十分に一致する。
【０１３０】（実施形態５）図１６は本発明の実施形態
５によるショットキー接合の解析方法を説明するための
図であり、図１６（ａ）は、該解析方法の処理プロセス
のフローを示す図、図１６（ｂ）は該ショットキー接合
の解析に用いる解析装置の構成を示すブロック図であ
る。
【０１３１】本実施形態５のショットキー接合解析装置
１０５では、実施形態１における電流計測器１２及び電
流電圧関数導電手段１４を削除し、かつ依存性抽出用演
算装置１７に代えて、電流電圧特性演算装置２４を備
え、実施形態１とは逆に、ショットキー障壁高さの電界
依存特性が既に判明していることを前提条件とし、ショ
ットキー接合の空乏層電荷−電圧特性を測定及び演算に
よって求め、空乏層電荷−電圧特性及びショットキー障
壁高さの電界依存特性に基づいて、ショットキー接合の
電流−電圧特性を算出する。
【０１３２】次に、ショットキー接合の解析方法につい
て説明する。
【０１３３】まず、上記実施形態１と同様にして、容量
電圧関数を容量−電圧特性（図５参照）として求め（プ
ロセスＰ３）、この容量−電圧特性を電圧について積分
して、空乏層電荷−電圧特性（図６参照）を求める（プ
ロセス４）。
【０１３４】そして、上記容量電圧特性演算装置２３に
より、上記空乏層電荷−電圧特性及び既知のショットキ
ー障壁高さの電界依存特性（プロセス１１）からショッ
トキー接合の電流−電圧特性を求める（プロセス１
３）。
【０１３５】つまり、この電流電圧特性演算装置２４で
は、既知のショットキー障壁高さの電界依存特性である
上記（１０）式がショットキー接合の電流−電圧特性及
び容量−電圧特性を表していることから、これらのうち
の一方である容量−電圧特性を測定及び演算から導出
し、他方である電流−電圧特性を演算のみによって求め
ている。
【０１３６】図１７のグラフは、本実施形態５の解析方
法によって求められたＧａＡｓショットキー接合の電流
−電圧特性と、実測されたＧａＡｓショットキー接合の
電流−電圧特性を示している。このグラフから明らかな
様に、計算値と実測値は十分に一致する。
【０１３７】この様な各実施形態４及び５の解析方法
は、半導体デバイスの容量及び電流についての真性成分
と寄生成分の分離、半導体デバイスの等価回路モデルの
構築を行う上で有効である。
【０１３８】なお、本発明のショットキー接合の解析方
法は、ショットキーコンタクト層に生じる空乏層の厚さ
がショットキー電極の大きさに比べて充分小さいなら、
つまり平行平板型の容量がショットキー接合界面に形成
されるなら、（５）式，（６）式，（７）式，（８）式
が成り立つので、いかなるショットキー接合に対しても
適用可能である。
【０１３９】また、上記各実施形態では、上記（３）式
における比例定数αの、半導体領域（具体的にはショッ
トキーコンタクト層）の結晶性に依存することを利用し
て、半導体ウェーハの結晶性の評価を行う場合を示した
が、文献（４）に開示されるように、ショットキー電極
と半導体領域との間の絶縁膜が存在する場合には、上記
比例定数αは、絶縁膜の厚さに比例し、絶縁膜が厚い
程、該比例定数αが大きくなることから、この比例定数
αを測定することにより、これらの絶縁膜の評価、つま
り絶縁膜の性能の目安となる誘電率の評価をすることが
できる。
【０１４０】このような絶縁膜の評価は、例えば、実施
形態１における解析の対象となる半導体ウェーハ１０
を、ショットキーコンタクト層上に絶縁膜を介してショ
ットキー電極を形成した構造とし、このショットキー電
極とショットキーコンタクト層との間でのショットキー
接合の解析を、上記実施形態１と同様に行うことにより
実施することができる。
【０１４１】
【発明の効果】以上のように本発明によれば、内蔵電位
Ｖbiやコンタクト層の不純物濃度Ｎｄなどのパラメータ
の値の抽出を必要とすることなく、複雑な半導体層構造
を持つ半導体ウェーハにおいてもショットキー接合の解
析が可能となり、これまで測定困難であったショットキ
ー障壁の電界依存性を、簡単かつ確実に測定することが
できる。この結果、半導体ウェーハ、半導体ウェーハ上
の絶縁膜、およびショットキー接合を用いる半導体装置
等の特性の評価を、ショットキー接合の解析により簡単
かつ確実に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態１によるショットキー接合の
解析方法を説明するための図であり、図１（ａ）は、該
解析方法の処理プロセスのフローを示す図、図１（ｂ）
は該ショットキー接合の解析に用いる解析装置の構成を
示すブロック図である。
【図２】本発明の実施形態２によるショットキー接合の
解析方法を説明するための図であり、図２（ａ）は、該
解析方法の処理プロセスのフローを示す図、図２（ｂ）
は該ショットキー接合の解析に用いる解析装置の構成を
示すブロック図である。
【図３】本発明の実施形態３によるショットキー接合の
解析方法を説明するための図であり、図３（ａ）は、該
解析方法の処理プロセスのフローを示す図、図３（ｂ）
は該ショットキー接合の解析に用いる解析装置の構成を
示すブロック図である。
【図４】上記各実施形態の解析方法における所定のプロ
セスで求めたＧａＡｓショットキー接合の電流−電圧特
性をグラフで示す図である。
【図５】上記各実施形態の解析方法における所定のプロ
セスで求めたＧａＡｓショットキー接合の容量−電圧特
性をグラフで示す図である。
【図６】上記実施形態１の解析方法における所定のプロ
セスで求めたＧａＡｓショットキー接合の空乏層電荷−
電圧特性をグラフで示す図である。
【図７】上記実施形態１の解析方法により求めたＧａＡ
ｓショットキー接合の障壁−電界特性をグラフで示す図
である。
【図８】上記実施形態１の解析方法の対象となる具体的
な素子構造として、ＩｎＡｌＡｓ／ＩｎＧａＡｓ／Ｉｎ
Ｐ構造を有するＨＥＭＴ構造を示す断面図である。
【図９】図８に示すＨＥＭＴ構造におけるショットキー
接合の電流−電圧特性をグラフで示す図である。
【図１０】図８に示すＨＥＭＴ構造におけるショットキ
ー接合の容量−電圧特性をグラフで示す図である。
【図１１】図８に示すＨＥＭＴ構造におけるショットキ
ー接合の空乏層電荷−電圧特性をグラフで示す図であ
る。
【図１２】図８に示すＨＥＭＴ構造におけるショットキ
ー接合の障壁−電界特性をグラフで示す図である。
【図１３】図８に示すＨＥＭＴ構造におけるショットキ
ー障壁の電界依存性（比例定数α）と、ショットキーコ
ンタクト層のプラズマ処理後の熱処理温度との関係、つ
まり比例定数αの温度依存性をグラフで示す図である。
【図１４】図１４は本発明の実施形態４によるショット
キー接合の解析方法を説明するための図であり、図１４
（ａ）は、該解析方法の処理プロセスのフローを示す
図、図１４（ｂ）は該ショットキー接合の解析に用いる
解析装置の構成を示すブロック図である。
【図１５】上記実施形態４の解析方法によって求められ
たＧａＡｓショットキー接合の容量−電圧特性と、実測
されたＧａＡｓショットキー接合の容量−電圧特性をグ
ラフで示す図である。
【図１６】本発明の実施形態５によるショットキー接合
の解析方法を説明するための図であり、図１６（ａ）
は、該解析方法の処理プロセスのフローを示す図、図１
６（ｂ）は該ショットキー接合の解析に用いる解析装置
の構成を示すブロック図である。
【図１７】上記実施形態５の解析方法によって求められ
たＧａＡｓショットキー接合の電流−電圧特性と、実測
されたＧａＡｓショットキー接合の電流−電圧特性をグ
ラフで示す図である。
【符号の説明】
１ 半絶縁性ＩｎＰ基板 ２ ＩｎＰバッファ層 ３ アンドープＩｎ0.47Ｇａ0.53Ａｓチャネル層 ４ アンドープＩｎ0.52Ａｌ0.48Ａｓスペーサ層 ５ Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層 ６ アンドープＩｎ0.52Ａｌ0.48Ａｓショットキーコ
ンタクト層 ７ Ｉｎ0.47Ｇａ0.53Ａｓオーミツクコンタクト層 ８ ショットキー電極 ９ オーミック電極 １０ 半導体ウェーハ １１ バイアス印加手段 １２ 電流計測器 １３ 容量計測器 １４ 電流電圧関数導出手段 １５ 容量電圧関数導出手段 １６ 積分演算器 １７，１９，２２ 依存性抽出用演算装置 １８ 微分演算器 ２０ コンダクタンス計測器 ２１ コンダクタンス電圧関数導出手段 ２３ 容量電圧特性演算装置 ２４ 電流電圧特性演算装置 １０１，１０２，１０３，１０４，１０５ ショットキ
ー接合解析装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０１Ｒ 31/26 Ｇ０１Ｒ 31/26 Ｇ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウェーハ上にショットキー接合を
    形成する工程と、 該ショットキー接合に逆バイアスを印加したときに該シ
    ョットキー接合を流れる電流、及び該逆バイアス印加時
    のショットキー接合の容量を、種々の電圧値の逆バイア
    スに対して測定して、該ショットキー接合について電流
    −電圧特性及び容量−電圧特性を求める工程と、 該容量−電圧特性を規定する容量電圧関数を電圧につい
    て積分し、該積分値である空乏層の蓄積電荷と電圧との
    間の相関を示す空乏層電荷−電圧特性を算出する工程
    と、 該電流−電圧特性及び空乏層電荷−電圧特性に基づい
    て、該ショットキー接合における障壁高さが、該ショッ
    トー接合界面に印加される電界に依存する度合いを示す
    ショットキー障壁高さの電界依存性を求める工程とを含
    むショットキー接合の解析方法。
  2. 【請求項２】 半導体ウェーハ上にショットキー接合を
    形成する工程と、 該ショットキー接合に逆バイアスを印加したときに該シ
    ョットキー接合を流れる電流、及び該逆バイアス印加時
    のショットキー接合の容量を、種々の電圧値の逆バイア
    スに対して測定して、該ショットキー接合について電流
    −電圧特性及び容量−電圧特性を求める工程と、 該電流−電圧特性を規定する電流電圧関数を電圧につい
    て微分し、該微分値であるショットキー接合のコンダク
    タンスと電圧との間の相関を示すコンダクタンス−電圧
    特性を算出する工程と、 該容量−電圧特性及び該コンダクタンス−電圧特性に基
    づいて、該ショットキー接合における障壁高さが、該シ
    ョットー接合界面に印加される電界に依存する度合いを
    示すショットキー障壁高さの電界依存性を求める工程と
    を含むショットキー接合の解析方法。
  3. 【請求項３】 半導体ウェーハ上にショットキー接合を
    形成する工程と、 該ショットキー接合に逆バイアスを印加したときの該シ
    ョットキー接合のコンダクタンス、及び該逆バイアス印
    加時のショットキー接合の容量を、種々の電圧値の逆バ
    イアスに対して測定して、該ショットキー接合について
    コンダクタンス−電圧特性及び容量−電圧特性を求める
    工程と、 該コンダクタンス−電圧特性及び容量−電圧特性に基づ
    いて、該ショットキー接合における障壁高さが、該ショ
    ットー接合界面に印加される電界に依存する度合いを示
    すショットキー障壁高さの電界依存性を求める工程とを
    含むショットキー接合の解析方法。
  4. 【請求項４】 請求項１ないし３のいずれかに記載のシ
    ョットキー接合の解析方法を用いる半導体ウェーハの評
    価方法であって、 該半導体ウェーハ上に形成したショットキー接合につい
    て、該ショットキー接合の解析方法により前記ショット
    キー障壁高さの電界依存性を求める工程を含み、 該ショットキー障壁高さの電界依存性に基づいて、該半
    導体ウェーハを構成する半導体結晶の評価を行う半導体
    ウェーハの評価方法。
  5. 【請求項５】 請求項１ないし３のいずれかに記載のシ
    ョットキー接合の解析方法を用いる絶縁膜の評価方法で
    あって、 該半導体ウェーハ上に絶縁膜を形成し、該絶縁膜上にシ
    ョットキー電極を形成する工程と、 該半導体ウェーハの該ショットキー電極と対向する部分
    に形成されるショットキー接合について、該ショットキ
    ー接合の解析方法によりショットキー障壁の電界依存性
    を求める工程とを含み、 該ショットキー接合の電界依存性に基づいて、該半導体
    ウェーハ上の絶縁膜の誘電率及び厚さについての評価を
    行う絶縁膜の評価方法。
  6. 【請求項６】 半導体ウェーハ上に形成されたショット
    キー接合に逆バイアスを印加するバイアス印加手段と、 該逆バイアス印加時にショットキー接合を流れるリーク
    電流を計測する電流計測器と、 該ショットキー接合の容量を計測する容量計測器と、 該バイアス印加手段及び電流計測器の出力を受け、該シ
    ョットキー接合に印加される電圧と、該ショットキー接
    合を流れる電流との対応関係を規定する電流電圧関数を
    電流−電圧特性として求める第１の関数導出手段と、 該バイアス印加手段及び容量計測器の出力を受け、該シ
    ョットキー接合に印加される電圧と、該ショットキー接
    合の容量との対応関係を規定する容量電圧関数を容量−
    電圧特性として求める第２の関数導出手段と、 該容量電圧関数を電圧について積分する積分演算、及び
    該電流電圧関数を電圧について微分する微分演算の少な
    くとも一方の演算を行う演算手段とを備え、 該積分された容量電圧関数により規定される、空乏層の
    蓄積電荷と電圧との対応関係としての電荷−電圧特性
    と、電流−電圧特性とに基づいて、あるいは該微分され
    た電流電圧関数により規定される、ショットキー接合の
    コンダクタンスと電圧との対応関係としてのコンダクタ
    ンス−電圧特性と、該容量−電圧特性とに基づいて、該
    ショットキー接合における障壁高さが、該ショットー接
    合界面に印加される電界に依存する度合いを示すショッ
    トキー障壁高さの電界依存性を導出するよう構成したシ
    ョットキー接合解析装置。
  7. 【請求項７】 半導体ウェーハ上に形成されたショット
    キー接合に逆バイアスを印加するバイアス印加手段と、 該ショットキー接合のコンダクタンスを計測するコンダ
    クタンス計測器と、 該ショットキー接合の容量を計測する容量計測器と、 該バイアス印加手段及びコンダクタンス計測器の出力を
    受け、該ショットキー接合に印加される電圧と、該ショ
    ットキー接合のコンダクタンスとの対応関係を規定する
    コンダクタンス電圧関数をコンダクタンス−電圧特性と
    して求める第１の関数導出手段と、 該バイアス印加手段及び容量計測器の出力を受け、該シ
    ョットキー接合に印加される電圧と、該ショットキー接
    合の容量との対応関係を規定する容量電圧関数を容量−
    電圧特性として求める第２の関数導出手段とを備え、 該コンダクタンス−電圧特性と該容量−電圧特性とに基
    づいて、該ショットキー接合における障壁高さが、該シ
    ョットー接合界面に印加される電界に依存する度合いを
    示すショットキー障壁高さの電界依存性を導出するよう
    構成したショットキー接合解析装置。
  8. 【請求項８】 半導体ウェハー上にショットキー接合を
    形成する工程と、 該ショットキー接合に逆バイアスを印加したときの該シ
    ョットキー接合に流れる電流を種々の電圧値の逆バイア
    スに対して測定して、該ショットキー接合について電流
    −電圧特性を求める工程と、 この電流−電圧特性を規定する電流電圧関数を電圧につ
    いて微分し、該微分値である該ショットキー接合のコン
    ダクタンスと電圧との間の相関を示すコンダクタンス−
    電圧特性、及び既知のショットキー障壁高さの電界依存
    特性に基づいて、該ショットキー接合について容量−電
    圧特性を求める工程とを含むショットキー接合の解析方
    法。
  9. 【請求項９】 半導体ウェハー上にショットキー接合を
    形成する工程と、 該ショットキー接合に逆バイアスを印加したときの該シ
    ョットキー接合の容量を種々の電圧値の逆バイアスに対
    して測定して、該ショットキー接合について容量−電圧
    特性を求める工程と、 この容量−電圧特性を規定する容量電圧関数を電圧につ
    いて積分し、該積分値である空乏層の蓄積電荷と電圧と
    の間の相関を示す空乏層電荷−電圧特性、及び既知のシ
    ョットキー障壁高さの電界依存特性に基づいて、該ショ
    ットキー接合について電流−電圧特性を求める工程とを
    含むショットキー接合の解析方法。
JP03677097A 1996-08-06 1997-02-20 ショットキー接合の解析方法、半導体ウェーハの評価方法、絶縁膜の評価方法、およびショットキー接合解析装置 Expired - Fee Related JP3685429B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03677097A JP3685429B2 (ja) 1996-08-06 1997-02-20 ショットキー接合の解析方法、半導体ウェーハの評価方法、絶縁膜の評価方法、およびショットキー接合解析装置
US08/893,044 US5942909A (en) 1996-08-06 1997-07-15 Method for analyzing Schottky junction, method for evaluating semiconductor wafer, method for evaluating insulating film, and Schottky junction analyzing apparatus
US09/330,457 US6239608B1 (en) 1996-08-06 1999-06-11 Method for analyzing schottky junction method for evaluating semiconductor wafer method for evaluating insulating film and schottky junction analyzing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20746996 1996-08-06
JP8-207469 1996-08-06
JP03677097A JP3685429B2 (ja) 1996-08-06 1997-02-20 ショットキー接合の解析方法、半導体ウェーハの評価方法、絶縁膜の評価方法、およびショットキー接合解析装置

Publications (2)

Publication Number Publication Date
JPH10107107A true JPH10107107A (ja) 1998-04-24
JP3685429B2 JP3685429B2 (ja) 2005-08-17

Family

ID=26375864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03677097A Expired - Fee Related JP3685429B2 (ja) 1996-08-06 1997-02-20 ショットキー接合の解析方法、半導体ウェーハの評価方法、絶縁膜の評価方法、およびショットキー接合解析装置

Country Status (2)

Country Link
US (2) US5942909A (ja)
JP (1) JP3685429B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11635458B2 (en) 2021-04-20 2023-04-25 Fuji Electric Co., Ltd. Analyzing apparatus, analysis method, and computer-readable medium

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3685429B2 (ja) * 1996-08-06 2005-08-17 シャープ株式会社 ショットキー接合の解析方法、半導体ウェーハの評価方法、絶縁膜の評価方法、およびショットキー接合解析装置
EP1077252A1 (en) * 1998-05-06 2001-02-21 Keijiro Nakamura Microbial culture liquors containing microorganisms differing in characteristics and living in symbiosis and metabolites thereof, carriers and adsorbents containing the active components of the culture liquors and utilization of the same
US6287946B1 (en) * 1999-05-05 2001-09-11 Hrl Laboratories, Llc Fabrication of low resistance, non-alloyed, ohmic contacts to InP using non-stoichiometric InP layers
US6711723B2 (en) * 2000-04-28 2004-03-23 Northrop Grumman Corporation Hybrid semi-physical and data fitting HEMT modeling approach for large signal and non-linear microwave/millimeter wave circuit CAD
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
CN101814100B (zh) * 2009-02-25 2013-03-06 中国科学院微电子研究所 一种对肖特基势垒高度进行镜像力补偿修正的方法
US8564301B2 (en) * 2010-11-08 2013-10-22 Semiconductor Components Industries, Llc Device and method for determining capacitance as a function of voltage
JP5817236B2 (ja) * 2011-06-17 2015-11-18 株式会社Sumco 半導体試料中の金属汚染評価方法および半導体基板の製造方法
CN103576070B (zh) * 2013-11-18 2016-02-17 上海电力学院 一种通过光伏测量提取肖特基势垒高度的方法
CN103728545B (zh) * 2014-01-06 2017-03-22 中国科学院微电子研究所 GaN基器件肖特基接触可靠性的评价方法
US11346872B1 (en) * 2018-12-19 2022-05-31 Synopsys, Inc. Direct measurement of Josephson junction capacitance
CN113140478B (zh) * 2021-04-20 2022-02-18 瀚天天成电子科技（厦门）有限公司 一种半导体掺杂层厚度无损检测方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3731192A (en) * 1971-05-28 1973-05-01 Bell Telephone Labor Inc Method and apparatus for analyzing semiconductors
US4509012A (en) * 1982-12-30 1985-04-02 Lin Shi Tron Method for determining the characteristic behavior of a metal-insulator-semiconductor device in a deep depletion mode
JPS60207345A (ja) * 1984-03-31 1985-10-18 Agency Of Ind Science & Technol 半導体接合評価方法および評価装置
US4675601A (en) * 1985-11-27 1987-06-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of measuring field funneling and range straggling in semiconductor charge-collecting junctions
US5650337A (en) * 1989-03-14 1997-07-22 Yeda Research And Development Co. Ltd. Monolithic optoelectronic and electronic structures
US5216264A (en) * 1989-06-07 1993-06-01 Sharp Kabushiki Kaisha Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact
TW232079B (ja) * 1992-03-17 1994-10-11 Wisconsin Alumni Res Found
US5821766A (en) * 1996-02-20 1998-10-13 Hyundai Electronics Industries Co., Ltd. Method and apparatus for measuring the metallurgical channel length of a semiconductor device
JP3685429B2 (ja) * 1996-08-06 2005-08-17 シャープ株式会社 ショットキー接合の解析方法、半導体ウェーハの評価方法、絶縁膜の評価方法、およびショットキー接合解析装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11635458B2 (en) 2021-04-20 2023-04-25 Fuji Electric Co., Ltd. Analyzing apparatus, analysis method, and computer-readable medium

Also Published As

Publication number Publication date
JP3685429B2 (ja) 2005-08-17
US5942909A (en) 1999-08-24
US6239608B1 (en) 2001-05-29

Similar Documents

Publication Publication Date Title
Deen et al. Electrical characterization of semiconductor materials and devices
Moser et al. High pulsed current density β-Ga2O3 MOSFETs verified by an analytical model corrected for interface charge
Taur MOSFET channel length: Extraction and interpretation
Hickmott et al. Negative charge, barrier heights, and the conduction‐band discontinuity in Al x Ga1− x As capacitors
JP3685429B2 (ja) ショットキー接合の解析方法、半導体ウェーハの評価方法、絶縁膜の評価方法、およびショットキー接合解析装置
Witczak et al. An experimental comparison of measurement techniques to extract Si-SiO2 interface trap density
Solomon et al. Universal tunneling behavior in technologically relevant P/N junction diodes
Ricco et al. Oxide-thickness determination in thin-insulator MOS structures
Servati et al. Modeling of the reverse characteristics of a-Si: H TFTs
US20050061986A1 (en) Circuit for a single photon detector
US5561305A (en) Method and apparatus for performing internal device structure analysis of a dual channel transistor by multiple-frequency Schubnikov-de Haas analysis
Gamiz et al. Universality of electron mobility curves in MOSFETs: A Monte Carlo study
Ma et al. Surface-state spectra from thick-oxide MOS tunnel junctions
Deen et al. Electrical characterization of semiconductor materials and devices
Walstra et al. Thin oxide thickness extrapolation from capacitance-voltage measurements
Giblin et al. High-resolution error detection in the capture process of a single-electron pump
Neyens et al. Probing single electrons across 300-mm spin qubit wafers
Wall Edge injection currents and their effects on 1/f noise in planar Schottky diodes
Quan et al. Quantum CV modeling in depletion and inversion: accurate extraction of electrical thickness of gate oxide in deep submicron MOSFETs
Vostokov et al. Microwave detector diodes based on InGaAs/AlGaAs/GaAs heterostructures
Chen et al. Full shot noise in mesoscopic tunnel barriers
Södergren et al. Cryogenic characteristics of InGaAs MOSFET
Chou et al. Application of the Shubnikov-de Haas oscillations in the characterization of Si MOSFET's and GaAs MODFET's
JPH11163312A (ja) 半導体デバイスの特性評価用モデル及び半導体デバイスの特性評価方法
JP2976624B2 (ja) 半導体の担体濃度分布測定方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050527

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees