JPH10105471A - Semiconductor memory device - Google Patents

Semiconductor memory device

Info

Publication number
JPH10105471A
JPH10105471A JP8253410A JP25341096A JPH10105471A JP H10105471 A JPH10105471 A JP H10105471A JP 8253410 A JP8253410 A JP 8253410A JP 25341096 A JP25341096 A JP 25341096A JP H10105471 A JPH10105471 A JP H10105471A
Authority
JP
Japan
Prior art keywords
area
data
code data
semiconductor memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8253410A
Other languages
Japanese (ja)
Inventor
Tatsuki Nagayama
達樹 永山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP8253410A priority Critical patent/JPH10105471A/en
Publication of JPH10105471A publication Critical patent/JPH10105471A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

PROBLEM TO BE SOLVED: To permit a security protecting function to be the higher one by waiting password code data for plural stages and recognizing that both of a semiconductor memory device and the device to which it is connected are normal. SOLUTION: The plural areas 4a, 4b,...4n of first, second,...n-th password code data are provided and data of the area 4a of password code data is compared with inputted data so as to be inquired. At the time of coincidence, succeeding data is inputted and compared with data of the area 4b of password code data so as to be inquired. This processing is repeated by the number of set stages and access to a storage area is made to be possible when the data comparison inquiry of whole password codes is coincided. A random number is generated by data of the respective password codes and inputted data so that both of the semiconductor memory device and the interface of the device to which it is connected are recognized to be normal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、区分記憶領域内に
複数の暗証コードデータのエリアや再生暗証コードデー
タのエリアを有する半導体メモリ装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device having a plurality of areas for security code data and areas for reproduction security code data in a divided storage area.

【0002】[0002]

【従来の技術】従来のこの種の半導体メモリ装置は、図
4に示すような複数の連続した区分記憶領域で構成され
る記憶手段を有している。図4において、1はカード製
造元のコードを格納する製造元コードデータのエリア、
2はカード発行元のコードを格納する発行元コードデー
タのエリア、3aは第1予備エリア、3bは第2予備エリ
ア、3cは第3予備エリア、3dは第4予備エリア、4は
カードの暗証コードを格納する暗証コードデータのエリ
ア、5は暗証コードの誤入力回数のカウント値を格納す
るエラーカウンタエリア、6は記憶領域全エリアへの書
き込み許可・禁止を決める条件コードデータのエリア、
7aは第1アプリケーションエリア、7bは第2アプリケ
ーションエリアである。
2. Description of the Related Art A conventional semiconductor memory device of this type has a storage means composed of a plurality of continuous divided storage areas as shown in FIG. In FIG. 4, reference numeral 1 denotes an area of manufacturer code data for storing a card manufacturer code;
2 is an area of issuer code data for storing a code of a card issuer, 3a is a first spare area, 3b is a second spare area, 3c is a third spare area, 3d is a fourth spare area, and 4 is a password of the card. An area for security code data for storing codes, an error counter area for storing a count value of the number of times of incorrect input of a security code, an area for condition code data for determining permission / prohibition of writing to all areas of the storage area,
7a is a first application area, and 7b is a second application area.

【0003】以上のような区分記憶領域の各エリアへの
読み出しや書き込みの動作において、書き込みはそれを
許可する書き込み許可命令の他に、各エリアごとにある
条件を満足しないと書き込みができなくなっており、同
様に読み出しについても条件設定が成されており、その
条件については以下に説明する。
In the above-described operation of reading and writing to each area of the divided storage area, in addition to a write permission command for permitting the writing, writing cannot be performed unless certain conditions are satisfied for each area. Similarly, conditions are set for reading as well, and the conditions will be described below.

【0004】製造元コードデータのエリア1は、条件コ
ードデータのエリア6の条件が一致したときに書き込み
可能となり、条件コードデータのエリア6の条件が不一
致のときは書き込み不可能になる。また、読み出しは条
件に関係なく可能である。
The area 1 of the manufacturer code data is writable when the condition of the area 6 of the condition code data is matched, and is not writable when the condition of the area 6 of the condition code data is not matched. Further, reading is possible regardless of conditions.

【0005】発行元コードデータのエリア2は、条件コ
ードデータのエリア6の条件が一致したときに書き込み
可能となり、条件コードデータのエリア6の条件が不一
致のときには書き込み不可能になる。また、読み出しは
条件に関係なく可能である。
The area 2 of the source code data becomes writable when the condition of the area 6 of the condition code data coincides, and becomes impossible when the condition of the area 6 of the condition code data does not coincide. Further, reading is possible regardless of conditions.

【0006】第1,第2,第3,第4予備エリア3a,
3b,3c,3dは、条件コードデータのエリア6の条件
と暗証コードが一致したときに書き込み可能になり、条
件コードデータのエリア6の条件もしくは暗証コードが
不一致のときには書き込み不可能になる。また、読み出
しは条件に関係なく可能である。
[0006] First, second, third and fourth spare areas 3a,
3b, 3c, and 3d become writable when the condition code and area code in area 6 of the condition code data match, and cannot be written when the condition or code in area 6 of the condition code data do not match. Further, reading is possible regardless of conditions.

【0007】暗証コードデータのエリア4は、暗証コー
ドが一致したときに書き込み可能となり、暗証コードが
不一致のときには書き込み不可能になる。また読み出し
はどのような条件でも不可能である。
The area 4 of the personal identification code data becomes writable when the personal identification codes match, and becomes impossible when the personal identification codes do not match. Reading is impossible under any conditions.

【0008】エラーカウンタエリア5は、暗証コードが
不一致のとき先頭ビットから順番に誤入力回数をカウン
トし、暗証コードが一致したときにこのエラーカウンタ
エリア5に格納された誤入力回数のカウント値は自動的
にリセットされる。
The error counter area 5 counts the number of erroneous inputs sequentially from the first bit when the passwords do not match. When the passwords match, the count value of the number of erroneous inputs stored in the error counter area 5 is: Automatically reset.

【0009】条件コードデータのエリア6は、暗証コー
ドが一致したときに書き込み可能になり、暗証コードが
不一致のときには書き込み不可能になる。また、同様に
読み出しも暗証コードが一致したときに可能となり、不
一致のときには不可能となる。
The condition code data area 6 becomes writable when the passwords match, and cannot be written when the passwords do not match. Similarly, reading is enabled when the passwords match, and impossible when the codes do not match.

【0010】第1,第2アプリケーションエリア7a,
7bは、条件コードデータのエリア6の条件と暗証コー
ドが一致したとき書き込み、読み出しが可能となり、条
件コードデータのエリア6の条件が不一致のときには読
み出しのみ可能となる。また、暗証コードが不一致のと
きには読み出しも不可能になる。
[0010] The first and second application areas 7a,
7b allows writing and reading when the condition code of the area 6 of the condition code data and the password match, and enables reading only when the condition of the area 6 of the condition code data does not match. Further, when the passwords do not match, the reading becomes impossible.

【0011】次に、前記のような条件の区分記憶領域の
エリアで構成される半導体メモリ装置の動作を説明す
る。
Next, the operation of the semiconductor memory device constituted by the areas of the divided storage areas under the above conditions will be described.

【0012】まず、半導体メモリ装置からの読み出し動
作は、入力データとして読み出し命令、アドレスデータ
を順次入力すると格納されている記憶領域のデータが出
力される。これは、読み出しを行う前に暗証コードを一
致させておくことにより、内部の記憶領域の状態は変化
しないため暗証コードデータのエリア4以外の各エリア
は連続して読み出しが可能となる。
First, in a read operation from a semiconductor memory device, when a read command and address data are sequentially input as input data, data in a stored storage area is output. This is because the state of the internal storage area does not change by matching the personal identification code before reading, so that each area other than the area 4 of the personal identification code data can be continuously read.

【0013】また、書き込み動作においては、書き込み
許可命令、書き込み命令、アドレスデータ、書き込みデ
ータを順次入力することにより書き込みを行うことにな
る。ただし、書き込み禁止状態のとき、暗証コードが不
一致のとき、条件コードデータのエリア6の条件を満足
していないときは、内部の記憶領域のデータは書き換え
られずに、アドレスデータの入力後書き込みデータを一
時保持した内部バッファはリセットされる。
In the writing operation, writing is performed by sequentially inputting a write enable command, a write command, address data, and write data. However, in the write-protected state, when the passwords do not match, and when the condition of the condition code data area 6 is not satisfied, the data in the internal storage area is not rewritten, and Is temporarily reset.

【0014】暗証コードは、暗証コードデータのエリア
4の内部データと外部より入力されたデータを比較照会
し、一致したときに内部の記憶領域へのアクセスを許可
する。比較照会して不一致となったときはエラーカウン
タエリア5へエラー回数を記憶する。このエラー回数が
予め設定された回数になるとそれ以降の暗証コードの比
較照会の動作を行わなくなり、永久に内部の記憶領域と
のアクセスが不可能になってしまう。また、設定回数未
満で暗証コードと入力データの比較照会が一致すればエ
ラーカウンタエリア5のカウント値はリセットされる。
The personal identification code compares and inquires the internal data in the personal identification code data area 4 with the data inputted from the outside, and permits access to the internal storage area when they match. When the comparison and inquiry result in a mismatch, the number of errors is stored in the error counter area 5. When the number of errors reaches a preset number, the operation of comparing and inquiring the personal identification code thereafter is not performed, and access to the internal storage area becomes permanently impossible. If the comparison inquiry between the personal identification code and the input data matches less than the set number of times, the count value of the error counter area 5 is reset.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、このよ
うな構成の半導体メモリ装置は、暗証コードによる比較
照会によりアクセス許可が一度だけであるため機密保護
の上で十分とは言えない。また、暗証コードと入力デー
タとの比較照会のエラー回数がある設定回数を越えた
り、さらには使用終了した半導体メモリ装置は再生がで
きないために使いきりのものであり、価格面からも高く
なっているという問題点があった。
However, the semiconductor memory device having such a configuration is not sufficient in terms of security because the access permission is made only once by the comparison inquiry using the personal identification code. Also, the number of errors in the comparison inquiry between the personal identification code and the input data exceeds a certain number of times, and furthermore, the used semiconductor memory device cannot be reproduced, so that it is used up and the price becomes high. There was a problem that there is.

【0016】本発明は、前記従来技術の問題点を解決す
るものであり、暗証コードデータを複数段持ち、半導体
メモリ装置とそれが接続される装置との双方が正規のも
のであることを確認可能として、半導体メモリ装置の機
密保護の機能をより高度なものにし、さらに、再生可能
な仕様とすることで価格面からも優れた半導体メモリ装
置を提供することを目的とする。
The present invention has been made to solve the above-mentioned problem of the prior art, and has a plurality of password code data, and confirms that both a semiconductor memory device and a device to which the semiconductor memory device is connected are authentic. It is an object of the present invention to provide a semiconductor memory device that is more cost-effective by making the security function of the semiconductor memory device more sophisticated and having a reproducible specification.

【0017】[0017]

【課題を解決するための手段】この目的を達成するため
に、本発明に係る半導体メモリ装置は、記憶領域内を製
造元コードデータのエリアと、発行元コードデータのエ
リアと、少なくとも2つ以上を有する暗証コードデータ
のエリアと、暗証コードの誤入力回数をカウントするエ
ラーカウンタのエリアと、記憶領域の全エリアへの書き
込み許可・禁止を決める条件コードデータのエリアと、
個人データである個人コードデータのエリアとに区分し
て、ワード単位で各データを記憶する区分記憶領域を複
数連続して成る記憶手段と、入力データと暗証コードデ
ータのエリアに書き込まれているデータにより乱数を発
生させる乱数発生手段と、各データの入出力の処理を行
う入出力手段とを備えたことを特徴とする。
In order to achieve this object, a semiconductor memory device according to the present invention comprises a storage area having at least two areas of manufacturer code data and an area of issuer code data. An area for password code data, an area for an error counter that counts the number of incorrect input of the password, an area for condition code data for determining whether to allow or prohibit writing to all areas of the storage area,
A storage means which is divided into an area of personal code data which is personal data and stores a plurality of continuous storage areas for storing each data in word units, and data written in an area of input data and personal identification code data And random number generating means for generating a random number according to the above, and input / output means for performing input / output processing of each data.

【0018】また、前記記憶手段に、少なくとも2つ以
上を有する再生用暗証コードデータのエリアと、再生回
数をカウントする再生カウンタのエリアとを設けて構成
したものである。
Further, the storage means is provided with an area for at least two pieces of password code for reproduction and an area for a reproduction counter for counting the number of times of reproduction.

【0019】前記構成によれば、暗証コードデータを複
数有し暗証コードの比較照会を複数段階行い、すべての
段階において一致した時のみ記憶領域へアクセス可能と
することができ、また、入力データと暗証コードデータ
のエリアとのデータにより乱数を発生させる乱数発生手
段により、半導体メモリ装置とそれを接続する装置との
双方が正規のものであることを確認できる。
According to the above-mentioned configuration, it is possible to have a plurality of personal identification code data, perform a comparison inquiry of the personal identification code in a plurality of stages, and make it possible to access the storage area only at the time of matching at all the stages. By the random number generating means for generating a random number based on the data in the area of the personal identification code data, it is possible to confirm that both the semiconductor memory device and the device connecting it are authentic.

【0020】また、再生暗証コードデータを複数有し再
生暗証コードの比較照会を複数段階行い、すべての段階
において一致した時のみ半導体メモリ装置の再生を可能
とし再使用することができる。
Further, the semiconductor memory device has a plurality of reproduction security code data, performs comparison inquiry of the reproduction security code in a plurality of stages, and can reproduce and reuse the semiconductor memory device only when all the stages match.

【0021】[0021]

【発明の実施の形態】以下、図面を参照して本発明にお
ける実施の形態1を詳細に説明する。図1は本発明の実
施の形態1おける半導体メモリ装置の構成を示すブロッ
ク図である。11は記憶手段である記憶領域(メモリアレ
イ)、12は入力データと書き込まれている暗証コードデ
ータにより乱数を発生させる手段である乱数回路、13は
入出力データの一時格納するI/Oバッファ、14はI/
Oバッファ13からのアドレスデータをデコードするアド
レスデコーダ、15は記憶領域(メモリアレイ)11とI/O
バッファ13間でやり取りされるデータのデータレジス
タ、16は、入力データからそのモードをデコードして、
区分記憶領域のエリアのアドレスやデータ入出力の制御
するモード・デコーダロジックである。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram showing a configuration of the semiconductor memory device according to the first embodiment of the present invention. 11 is a storage area (memory array) as storage means, 12 is a random number circuit which is a means for generating a random number based on input data and written secret code data, 13 is an I / O buffer for temporarily storing input / output data, 14 is I /
An address decoder 15 decodes address data from the O buffer 13, and 15 is a storage area (memory array) 11 and an I / O
The data register 16 for data exchanged between the buffers 13 decodes the mode from the input data,
Mode decoder logic for controlling the address and data input / output of the area of the divided storage area.

【0022】また、図2は本実施の形態1における半導
体メモリ装置の記憶手段の区分記憶領域の構成を示した
ものである。ここで、従来例を示す図4において説明し
た構成要件と対応するものには同一の符号を付すことに
し、また以下の各図においても同様とする。図2におい
て、1は製造元コードデータのエリア、2は発行元コー
ドデータのエリア、4a,4b,〜4nは第1,第2,〜
第n暗証コードデータのエリア、5はエラーカウンタエ
リア、6は条件コードデータのエリア、7aは第1アプ
リケーションエリア、7bは第2アプリケーションエリ
ア、10は個人コードデータのエリアである。
FIG. 2 shows the configuration of the divided storage area of the storage means of the semiconductor memory device according to the first embodiment. Here, components corresponding to the components described in FIG. 4 showing the conventional example are denoted by the same reference numerals, and the same applies to the following drawings. In FIG. 2, 1 is an area of manufacturer code data, 2 is an area of issuer code data, 4a, 4b,.
The area of the n-th secret code data, 5 is an error counter area, 6 is an area of condition code data, 7a is a first application area, 7b is a second application area, and 10 is an area of personal code data.

【0023】本実施の形態1における区分記憶領域の構
成は、前記従来例の図4において説明した構成の暗証コ
ードデータのエリア4を、図2に示すように第1,第
2,〜第n暗証コードデータのエリア4a,4b,〜4n
を複数設けたものである。それにより暗証コードは、ま
ず暗証コードデータのエリア4aのデータと入力された
データの比較照会を行う。これが一致したとき次の暗証
コードデータを入力し、暗証コードデータのエリア4b
のデータと比較照会を行う。この動作を設定した段階数
繰り返し、すべての暗証コードのデータ比較照会が一致
したときに記憶領域へのアクセスが可能となる。
The configuration of the partitioned storage area in the first embodiment is such that the area 4 of the password code data having the configuration described in FIG. Password code data areas 4a, 4b,-4n
Are provided. As a result, the security code first performs a comparison inquiry between the data in the area 4a of the security code data and the input data. When they match, the next security code data is input, and the security code data area 4b is input.
Make a comparison query with the data in. This operation is repeated for the set number of steps, and the access to the storage area becomes possible when the data comparison inquiries of all the passwords match.

【0024】また、図1に示す各暗証コードのデータと
入力されるデータにより乱数を発生させる乱数回路12に
より、半導体メモリ装置とそれが接続される装置のイン
ターフェイスとの双方が正規のものであることを確認可
能となる。
Further, both the semiconductor memory device and the interface of the device to which the semiconductor memory device is connected are authentic by the random number circuit 12 for generating a random number based on the data of each security code and the input data shown in FIG. Can be confirmed.

【0025】以上のことから、暗証コードにより確認を
予め設定された段階数を繰り返すことにより、また、乱
数回路12により半導体メモリ装置とそれが接続される装
置のインターフェイスが正規のものであることが確認さ
れ、半導体メモリ装置の機密保護の精度がより高いもの
になる。
From the above, by repeating the predetermined number of steps of confirmation using the personal identification code, it is also possible that the random number circuit 12 ensures that the interface between the semiconductor memory device and the device to which the semiconductor memory device is connected is authentic. As a result, the security accuracy of the semiconductor memory device becomes higher.

【0026】次に、図3は本発明の実施の形態2におけ
る半導体メモリ装置の記憶手段の区分記憶領域の構成を
示したものである。図3において、1は製造元コードデ
ータのエリア、2は発行元コードデータのエリア、4
a,4b,〜4nは第1,第2,〜第n暗証コードデータ
のエリア、5はエラーカウンタエリア、6は条件コード
データのエリア、7aは第1アプリケーションエリア、
7bは第2アプリケーションエリア、8a,8b,〜8nは
第1,第2,〜第n再生暗証コードデータのエリア、9
は再生カウンタエリア、10は個人コードデータのエリア
である。
Next, FIG. 3 shows the configuration of the divided storage area of the storage means of the semiconductor memory device according to the second embodiment of the present invention. In FIG. 3, 1 is an area for manufacturer code data, 2 is an area for issuer code data,
a, 4b, to 4n are areas for the first, second to n-th code data, 5 is an error counter area, 6 is an area for condition code data, 7a is a first application area,
7b is a second application area, 8a, 8b,..., 8n are first, second,.
Is a reproduction counter area, and 10 is an area for personal code data.

【0027】本実施の形態2における区分記憶領域の構
成は、前記実施の形態1で説明した区分記憶領域に、新
たに第1,第2,〜第n再生暗証コードデータのエリア
8a,8b,〜8nと再生カウンタエリア9を加えて構成
したものであり、そのほかの構成や動作については本発
明の実施の形態1と同様であるので、その説明は省略す
る。
The configuration of the divided storage area in the second embodiment is different from the divided storage area described in the first embodiment in that areas 8a, 8b, 8b, 8b, 8n and the reproduction counter area 9 are added, and other configurations and operations are the same as those of the first embodiment of the present invention, and therefore description thereof is omitted.

【0028】第1,第2,〜第n再生暗証コードデータ
のエリア8a,8b,〜8nと再生カウンタエリア9を設
け、半導体メモリ装置に再生機能を付加したもので、第
1,第2,〜第n再生暗証コードデータのエリア8a,
8b,〜8nに格納された再生暗証コードデータと入力デ
ータとのデータの比較照会を行い、予め設定された段階
数の全段階において一致したとき、半導体メモリ装置の
再生が可能となる。
The first, second, second to n-th reproduced code data areas 8a, 8b, to 8n and the reproduction counter area 9 are provided, and a reproduction function is added to the semiconductor memory device. To the area 8a of the n-th reproduced security code data,
A comparison inquiry is made between the data of the reproduction security code data stored in 8b and .about.8n and the input data, and when all of the predetermined number of stages match, the semiconductor memory device can be reproduced.

【0029】例えば、エラーカウンタエリア5のカウン
ト値が予め設定された誤入力回数を越え内部の記憶領域
へのアクセスが不可能となった半導体メモリ装置におい
て、そのエラーカウンタエリア5のカウント値をリセッ
トし、第1,第2,〜第n暗証コードデータのエリア4
a,4b,〜4nを書き込み可能として、新たな暗証コー
ドのデータを書き込み、その再生回数を再生カウンタエ
リア9に記憶し半導体メモリ装置を再使用可能とする。
また、再生カウンタエリア9のカウント値も予め設定さ
れており一定回数以上の再使用はできないものとする。
For example, in a semiconductor memory device in which the count value of the error counter area 5 exceeds a preset number of erroneous inputs and access to the internal storage area becomes impossible, the count value of the error counter area 5 is reset. And an area 4 of the first, second, and nth security code data.
The data of the new personal identification code is written, and the number of times of reproduction is stored in the reproduction counter area 9 so that the semiconductor memory device can be reused.
Further, the count value of the reproduction counter area 9 is also set in advance, and cannot be reused more than a certain number of times.

【0030】さらに、前記実施の形態1のように、入力
データと再生暗証コードデータとのデータにより乱数を
発生させる乱数回路12により、半導体メモリ装置とそれ
が接続される装置のインターフェイスとが再生を行う正
規のものであることが確認可能となる。また、再生暗証
コードは記憶領域の許す範囲で暗証コードより多くの段
階数を設けるものとする。
Further, as in the first embodiment, the semiconductor memory device and the interface of the device to which the semiconductor memory device is connected are reproduced by the random number circuit 12 for generating a random number based on the data of the input data and the reproduction code data. It can be confirmed that it is a regular one to be performed. Also, it is assumed that the reproduction security code has a greater number of steps than the security code as far as the storage area allows.

【0031】以上のことから、半導体メモリ装置の機密
保護の精度を高くし、かつ再使用を可能とすることがで
きる。
From the above, it is possible to increase the accuracy of security protection of a semiconductor memory device and enable reuse.

【0032】[0032]

【発明の効果】以上説明したように、本発明によれば、
暗証コードデータのエリアを複数段持つことにより各暗
証コードデータと入力データとの比較照会を複数段階行
い、かつ暗証コードデータと入力データとのデータによ
り乱数を発生させる乱数回路を有することで半導体メモ
リ装置の機密保護の精度がより高いものにできる。
As described above, according to the present invention,
A semiconductor memory having a plurality of levels of personal identification code data, performing a plurality of stages of comparing and inquiring each personal identification code data with input data, and having a random number circuit for generating a random number based on data of the personal identification code data and input data. The security of the device can be more accurate.

【0033】また、複数段の再生暗証コードデータのエ
リアを持つことにより各再生暗証コードデータと入力デ
ータとの比較照会を複数段階行うことにより半導体メモ
リ装置の再生を可能にして、半導体メモリ装置の低価格
化を実現することができるという効果を奏する。
Also, by providing a plurality of stages of the area of the reproduction security code data, the comparison of the reproduction security code data with the input data is performed in a plurality of stages, thereby enabling the reproduction of the semiconductor memory device. This brings about the effect that the price can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1おける半導体メモリ装置
の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a semiconductor memory device according to a first embodiment of the present invention.

【図2】本実施の形態1における半導体メモリ装置の記
憶手段の区分記憶領域の構成を示す図である。
FIG. 2 is a diagram showing a configuration of a partitioned storage area of a storage unit of the semiconductor memory device according to the first embodiment.

【図3】本発明の実施の形態2における半導体メモリ装
置の記憶手段の区分記憶領域の構成を示す図である。
FIG. 3 is a diagram showing a configuration of a partitioned storage area of storage means of a semiconductor memory device according to a second embodiment of the present invention.

【図4】従来の半導体メモリ装置における記憶手段の区
分記憶領域の構成を示す図である。
FIG. 4 is a diagram showing a configuration of a divided storage area of storage means in a conventional semiconductor memory device.

【符号の説明】[Explanation of symbols]

1…製造元コードデータのエリア、 2…発行元コード
データのエリア、 3a,3b,3c,3d…第1,第2,
第3,第4予備エリア、 4…暗証コードデータのエリ
ア、 4a,4b,〜4n…第1,第2,〜第n暗証コー
ドデータのエリア、 5…エラーカウンタエリア、 6
…条件コードデータのエリア、 7a,7b…第1,第2
アプリケーションエリア、 8a,8b,〜8n…第1,
第2,〜第n再生暗証コードデータのエリア、 9…再
生カウンタエリア、 10…個人コードエリア、 11…記
憶領域(メモリアレイ)、 12…乱数回路、 13…I/O
バッファ、 14…アドレスデコーダ、 16…モード・デ
コーダロジック。
1 ... area of manufacturer code data 2 ... area of issuer code data 3a, 3b, 3c, 3d ... first, second and second
3rd and 4th spare areas, 4 ... area of security code data, 4a, 4b,-4n ... areas of first, second, 2nd-nth security code data, 5 ... error counter area, 6
… Condition code data area 7a, 7b… first and second
Application area, 8a, 8b,-8n ... 1st, 1st
Areas of second to n-th reproduced security code data, 9: reproduction counter area, 10: personal code area, 11: storage area (memory array), 12: random number circuit, 13: I / O
Buffer, 14 ... address decoder, 16 ... mode decoder logic.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 記憶領域内を製造元コードデータのエリ
アと、発行元コードデータのエリアと、少なくとも2つ
以上を有する暗証コードデータのエリアと、前記暗証コ
ードの誤入力回数をカウントするエラーカウンタのエリ
アと、前記記憶領域の全エリアへの書き込み許可・禁止
を決める条件コードデータのエリアと、個人データであ
る個人コードデータのエリアとに区分して、ワード単位
で各データを記憶する区分記憶領域を複数連続して成る
記憶手段と、入力データと前記暗証コードデータのエリ
アに書き込まれているデータにより乱数を発生させる乱
数発生手段と、各データの入出力の処理を行う入出力手
段とを備えたことを特徴とする半導体メモリ装置。
1. An area of a manufacturer code data, an area of an issuer code data, an area of a security code data having at least two or more, and an error counter for counting the number of erroneous input of the security code in a storage area. A divided storage area for storing each data in word units by dividing into an area, an area for condition code data for determining permission / inhibition of writing to all areas of the storage area, and an area for personal code data as personal data. Storage means, a random number generation means for generating a random number based on input data and data written in the area of the password code data, and an input / output means for performing input / output processing of each data. A semiconductor memory device.
【請求項2】 記憶領域内を製造元コードデータのエリ
アと、発行元コードデータのエリアと、少なくとも2つ
以上を有する暗証コードデータのエリアと、前記暗証コ
ードの誤入力回数をカウントするエラーカウンタのエリ
アと、前記記憶領域の全エリアへの書き込み許可・禁止
を決める条件コードデータのエリアと、個人データであ
る個人コードデータのエリアと、少なくとも2つ以上を
有する再生用暗証コードデータのエリアと、再生回数を
カウントする再生カウンタのエリアとに区分して、ワー
ド単位で各データを記憶する区分記憶領域を複数連続し
て成る記憶手段と、入力データと前記暗証コードデータ
のエリアに書き込まれているデータにより乱数を発生さ
せる乱数発生手段と、各データの入出力の処理を行う入
出力手段とを備えたことを特徴とする半導体メモリ装
置。
2. An area for a manufacturer code data, an area for an issuer code data, an area for a password code having at least two codes, and an error counter for counting the number of incorrect input of the password. An area, an area of condition code data for determining permission / inhibition of writing to all areas of the storage area, an area of personal code data which is personal data, an area of security code data for reproduction having at least two or more, It is divided into an area of a reproduction counter for counting the number of times of reproduction, and a storage means comprising a plurality of continuous divided storage areas for storing respective data in word units, and written in an area of input data and the above-mentioned password code data. A random number generating means for generating a random number based on data; and an input / output means for performing input / output processing of each data. A semiconductor memory device characterized by the above-mentioned.
JP8253410A 1996-09-25 1996-09-25 Semiconductor memory device Pending JPH10105471A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8253410A JPH10105471A (en) 1996-09-25 1996-09-25 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8253410A JPH10105471A (en) 1996-09-25 1996-09-25 Semiconductor memory device

Publications (1)

Publication Number Publication Date
JPH10105471A true JPH10105471A (en) 1998-04-24

Family

ID=17251005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8253410A Pending JPH10105471A (en) 1996-09-25 1996-09-25 Semiconductor memory device

Country Status (1)

Country Link
JP (1) JPH10105471A (en)

Similar Documents

Publication Publication Date Title
EP1465203B1 (en) Nonvolatile memory with page copy capability and method thereof
KR940004404B1 (en) Nonvolatile semiconductor memory device
US5845066A (en) Security system apparatus for a memory card and memory card employed therefor
KR950007895B1 (en) Portable electronic apparatus
US4051460A (en) Apparatus for accessing an information storage device having defective memory cells
US7515470B2 (en) Semiconductor integrated circuit device
US3659275A (en) Memory correction redundancy system
KR960005397B1 (en) Portable electronic apparatus
US20060184799A1 (en) Security circuit and method to secure information in a device
JPH0444314B2 (en)
JP3209733B2 (en) Nonvolatile semiconductor memory device
US6079019A (en) IC memory card
JP2008152549A (en) Memory device, and password storage method for memory device
US4712177A (en) Circuit for a cord carrier having a memory and an access control unit for secure data access
US5359559A (en) Semiconductor memory device having redundant memory cells
US5384749A (en) Circuit for the management of memory words
US20090073759A1 (en) Device for protecting a memory against attacks by error injection
US5237531A (en) Read-only memory having a security circuit preventing unauthorized memory retrieval
JPH01152589A (en) Portable data carrier
US9111649B2 (en) Tamper resistant semiconductor device with access control
JPH10105471A (en) Semiconductor memory device
US7890721B2 (en) Implementation of integrated status of a protection register word in a protection register array
JPH11328326A (en) Ic card
JP2000181802A (en) Semiconductor storage device
TWI750073B (en) Semiconductor device with security function and security method thereof