JPH0981615A - Circuit designing device and method therefor - Google Patents

Circuit designing device and method therefor

Info

Publication number
JPH0981615A
JPH0981615A JP7236512A JP23651295A JPH0981615A JP H0981615 A JPH0981615 A JP H0981615A JP 7236512 A JP7236512 A JP 7236512A JP 23651295 A JP23651295 A JP 23651295A JP H0981615 A JPH0981615 A JP H0981615A
Authority
JP
Japan
Prior art keywords
circuit
chromosome
logic
pld
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7236512A
Other languages
Japanese (ja)
Inventor
Hiroaki Kitano
宏明 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7236512A priority Critical patent/JPH0981615A/en
Priority to EP96306552A priority patent/EP0763796A3/en
Priority to US08/712,996 priority patent/US5897628A/en
Priority to KR1019960039538A priority patent/KR100432594B1/en
Publication of JPH0981615A publication Critical patent/JPH0981615A/en
Priority to US09/170,541 priority patent/US5926803A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/34Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To design a large scale logic circuit. SOLUTION: Based on genetic algorithm, the circuit constitution of a programmable logic circuit (PLD) is updated and the logic circuit for performing object output is designed. Corresponding to the genetic algorithm, the set of grammatical rules (for instance, (a) to (d)) for leading out the circuit constitution of the PLD is turned to a chromosome, the chromosome (the set of the grammatical rules) is updated and the chromosome for supplying optimum circuit constitution is led out. At the time, since the length of the chromosome is proportional to the number of the grammatical rules, without depending on the scale of the circuit of the PLD, the circuit constitution is designed in appropriate calculation time even when the circuit of the PLD is a large scale.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、回路設計装置およ
び方法に関し、特に、遺伝的アルゴリズムに基づいて、
回路構成を変更していく回路設計装置および方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit designing apparatus and method, and more particularly, based on a genetic algorithm,
The present invention relates to a circuit design device and method for changing a circuit configuration.

【0002】[0002]

【従来の技術】従来、設計者は、ロボットなどを制御す
る複雑な論理回路を設計する場合、多くの基本的な論理
素子を経験的に組み合わせて、論理回路を設計してい
た。しかしながら、最近では、遺伝的アルゴリズム(G
A: Genetic Algorithm)に基づいて、経験的な知識を
必要とせずに論理回路を設計する方法が、例えば、樋口
氏らによって、「遺伝的アルゴリズム(北野宏明編、産
業図書)」において、「遺伝的学習によるハードウェア
進化の基礎実験」として紹介されている。
2. Description of the Related Art Conventionally, when designing a complicated logic circuit for controlling a robot or the like, a designer has empirically combined many basic logic elements to design the logic circuit. However, recently, genetic algorithms (G
A: A method of designing a logic circuit based on the Genetic Algorithm) without requiring empirical knowledge is described in, for example, “History of Genetic Algorithm (Hiroaki Kitano, Sangyo Tosho)” in “Genetics”. Basic experiment of hardware evolution by dynamic learning ”is introduced.

【0003】この方法においては、FPGA(Field Pr
ogrammable Gate Array)に代表される、プログラム可
能な論理回路(PLD: Programmable Logic Device)
の回路構成を、GAに基づいて繰り返し変更し、目的の
出力を行う論理回路を作成する。
In this method, the FPGA (Field Pr
Programmable Logic Device (PLD) represented by ogrammable gate array)
The circuit configuration of (1) is repeatedly changed based on GA to create a logic circuit that outputs a desired signal.

【0004】PLDは、AND論理演算、OR論理演算
などの基本的な論理計算の種類を動的に選択することが
できる論理セルを複数個有し、各論理セルが実行する論
理計算の種類と、これらの論理セル間の回路結合のパタ
ーンを変更することができる。
The PLD has a plurality of logic cells capable of dynamically selecting a basic type of logical calculation such as AND logical operation and OR logical operation, and the type of logical calculation executed by each logical cell. , The pattern of circuit coupling between these logic cells can be changed.

【0005】GAにおいては、最適化する対象を特徴づ
けるものが遺伝子で表現され、この遺伝子を連結するこ
とで、染色体が生成される。そして、複数の染色体を繰
り返し更新することで、対象を最適な状態へ近づけてい
く。
In GA, what characterizes the object to be optimized is expressed by a gene, and by connecting this gene, a chromosome is generated. Then, by repeatedly updating a plurality of chromosomes, the target is brought closer to the optimum state.

【0006】従来、PLDにおける論理セルの機能と論
理セル間の回路結合のパターンが、染色体で表現され、
この染色体(PLDの回路構成)をGAに基づいて更新
していき、目的の出力を行う論理回路を作成するように
なされている。
Conventionally, the function of logic cells in PLD and the pattern of circuit connection between logic cells are represented by chromosomes,
This chromosome (PLD circuit configuration) is updated on the basis of GA to create a logic circuit for performing a desired output.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、複雑な
制御を行う論理回路を設計する場合、多数の論理演算素
子が必要とされ、これらの論理演算素子間の結合パター
ンも複雑になる。従来の技術では、PLDにおける論理
セルの機能と回路結合のパターンを染色体で表現するた
め、染色体の長さは、論理セルの数に応じて長くなる。
従って、大規模な論理回路を設計する場合、非常に長い
染色体に対してGAに基づく演算を行う必要があるた
め、多くの計算時間を要するという課題を有している。
However, when designing a logic circuit that performs complicated control, a large number of logic operation elements are required, and the coupling pattern between these logic operation elements also becomes complicated. In the conventional technique, the function of the logic cell and the pattern of circuit connection in the PLD are expressed by the chromosome, and thus the length of the chromosome becomes longer according to the number of the logic cells.
Therefore, when designing a large-scale logic circuit, it is necessary to perform an operation based on GA for a very long chromosome, which causes a problem that a lot of calculation time is required.

【0008】本発明は、このような状況に鑑みてなされ
たもので、所定の数の文法ルールからなる文法ルールの
集合で、論理セルの機能と結合パターンを生成し、これ
らの文法ルールを染色体で表現することで、染色体の長
さを論理セルの数に依存しないようにし、大規模な論理
回路を設計できるようにするものである。
The present invention has been made in view of such a situation, and a function of a logical cell and a connection pattern are generated by a set of grammar rules consisting of a predetermined number of grammar rules, and these grammar rules are set in a chromosome. By expressing with, the length of the chromosome does not depend on the number of logic cells, and a large-scale logic circuit can be designed.

【0009】[0009]

【課題を解決するための手段】請求項1に記載の回路設
計装置は、演算を行い、動的に演算機能を変更すること
ができる演算手段と、演算機能を導出する文法ルールを
染色体とする遺伝的アルゴリズムに基づいて、演算手段
の出力が目的の出力に近づくように、演算機能を変更す
る制御手段とを備えることを特徴とする。
According to a first aspect of the present invention, there is provided a circuit designing apparatus, wherein an arithmetic means capable of performing an arithmetic operation and dynamically changing the arithmetic function and a grammar rule for deriving the arithmetic function are chromosomes. Control means for changing the arithmetic function so that the output of the arithmetic means approaches the target output based on the genetic algorithm.

【0010】請求項2に記載の回路設計方法は、演算を
行う、動的に演算機能を変更することができる演算素子
の前記演算機能を導出する文法ルールを染色体とする遺
伝的アルゴリズムに基づいて、前記演算の結果が目的の
値に近づくように、前記演算機能を変更することを特徴
とする。
According to a second aspect of the present invention, there is provided a circuit design method based on a genetic algorithm having a chromosome as a grammatical rule for deriving the arithmetic function of an arithmetic element capable of dynamically changing the arithmetic function for performing an arithmetic operation. The arithmetic function is changed so that the result of the arithmetic approaches a target value.

【0011】請求項1に記載の回路設計装置において
は、動的に演算機能を変更することができる演算手段
は、演算を行い、制御手段は、演算機能を導出する文法
ルールを染色体とする遺伝的アルゴリズムに基づいて、
演算手段の出力が目的の出力に近づくように、演算機能
を変更する。
In the circuit design apparatus according to the first aspect, the arithmetic means capable of dynamically changing the arithmetic function performs an arithmetic operation, and the control means causes the genetic rule whose chromosome is a grammatical rule for deriving the arithmetic function. Based on the genetic algorithm
The calculation function is changed so that the output of the calculation means approaches the target output.

【0012】請求項2に記載の回路設計方法において
は、演算を行う、動的に演算機能を変更することができ
る演算素子の前記演算機能を導出する文法ルールを染色
体とする遺伝的アルゴリズムに基づいて、前記演算の結
果が目的の値に近づくように、前記演算機能を変更す
る。
In the circuit designing method according to the second aspect, based on a genetic algorithm having a chromosome as a grammatical rule for deriving the arithmetic function of an arithmetic element which performs an arithmetic operation and can dynamically change the arithmetic function. Then, the calculation function is changed so that the result of the calculation approaches the target value.

【0013】[0013]

【発明の実施の形態】図1は、本発明の回路設計装置の
一実施例の構成例を示している。この構成例は、PLD
1(演算手段)を備える。PLD1は、演算装置2(制
御手段)に接続され、演算装置2の制御信号に従って、
その回路構成を変更し、その回路構成で、ロボット11
に制御信号を出力するようになされている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a configuration example of an embodiment of a circuit designing apparatus of the present invention. This configuration example is a PLD
1 (computing means). The PLD 1 is connected to the arithmetic unit 2 (control means), and according to the control signal of the arithmetic unit 2,
By changing the circuit configuration, the robot 11
The control signal is output to.

【0014】ロボット11は、PLD1から供給される
制御信号に従って、動作を行うようになされている。設
計者21は、ロボット11の動作を観察し、所定の評価
方法(評価関数)に従って、その動作の評価を行い、入
力装置3を操作して演算装置2に、その評価に対応する
入力を行う。
The robot 11 is adapted to operate according to the control signal supplied from the PLD 1. The designer 21 observes the operation of the robot 11, evaluates the operation according to a predetermined evaluation method (evaluation function), operates the input device 3 and inputs the operation device 2 corresponding to the evaluation. .

【0015】演算装置2は、所定の数の染色体を保持
し、各染色体から、PLD1の回路構成を導出して、制
御信号としてPLD1に出力するようになされている。
また、すべての染色体について、ロボット11の動作と
設計者21の評価が終了した後、演算装置2は、GAに
基づいて、評価が高い動作を実現した回路構成に対応す
る染色体の子孫が次世代に多く残る確率を高くして、染
色体を更新するようになされている。
The arithmetic unit 2 holds a predetermined number of chromosomes, derives the circuit configuration of the PLD1 from each chromosome, and outputs it as a control signal to the PLD1.
Further, after the operation of the robot 11 and the evaluation of the designer 21 are completed for all the chromosomes, the arithmetic unit 2 determines that the descendants of the chromosomes corresponding to the circuit configuration realizing the highly evaluated operation are the next generation based on the GA. It is designed to update the chromosomes with a high probability of remaining.

【0016】図2は、PLD1の構成例を示している。
この構成例は、複数の論理セル41−1乃至41−Nを
備える。これらの論理セル41−1乃至41−Nは、A
ND論理演算、OR論理演算などの複数の基本的な論理
計算機能を有し、外部から供給される制御信号に従っ
て、動的に、実行する論理計算の種類を変更するように
なされている。
FIG. 2 shows a configuration example of the PLD 1.
This configuration example includes a plurality of logic cells 41-1 to 41-N. These logic cells 41-1 to 41-N are
It has a plurality of basic logic calculation functions such as ND logic operation and OR logic operation, and dynamically changes the type of logic calculation to be executed according to a control signal supplied from the outside.

【0017】論理セル41−1乃至41−Nは、どの論
理セル同士でも結合することができるようになされてお
り、それぞれの論理セル間を結合するか否かは、外部か
ら供給される制御信号で決定される。論理セル間を結合
する場合は、結合スイッチ42−1乃至42−Mのうち
の対応する結合スイッチをオンにする。例えば、論理セ
ル41−Nと論理セル41−1とを結合する場合、結合
スイッチ42−1をオンにする。
The logic cells 41-1 to 41-N are designed so that any logic cells can be connected to each other. Whether or not to connect the logic cells to each other is determined by a control signal supplied from the outside. Is determined by. When coupling between logic cells, the corresponding coupling switch among the coupling switches 42-1 to 42-M is turned on. For example, when the logic cell 41-N and the logic cell 41-1 are coupled, the coupling switch 42-1 is turned on.

【0018】図3は、演算装置2の構成例を示してい
る。この構成例は、CPU61を備え、このCPU61
は、ROM62に記憶されているプログラムに従って、
各種処理、例えば、GAのプログラムに従って、設計者
21が入力装置3を操作して入力するロボットの動作の
評価に応じて、PLD1の新たな回路構成を算出するよ
うになされている。RAM63は、CPU61が各種処
理をする上において必要なデータ、プログラムなどを適
宜記憶するようになされている。
FIG. 3 shows a configuration example of the arithmetic unit 2. This configuration example includes a CPU 61, and the CPU 61
According to the program stored in the ROM 62,
According to various processes, for example, a program of GA, the designer 21 operates the input device 3 and calculates a new circuit configuration of the PLD 1 according to the evaluation of the operation of the robot input. The RAM 63 is configured to appropriately store data, programs, etc. necessary for the CPU 61 to perform various processes.

【0019】設計者21が入力したロボット11の動作
の評価は、入力装置3からインターフェース64を介し
て入力される。また、PLD1に対する制御信号の出力
も、インターフェース64を介して行われる。
The evaluation of the motion of the robot 11 input by the designer 21 is input from the input device 3 via the interface 64. Further, the output of the control signal to the PLD 1 is also performed via the interface 64.

【0020】次に、図4のフローチャートを参照して、
上記実施例の動作について説明する。
Next, referring to the flowchart of FIG.
The operation of the above embodiment will be described.

【0021】最初に、ステップS1において、演算装置
2は、所定の数の文法ルールを作成する。図5に示すよ
うに、各文法ルールは、左辺に1個のアルファベットを
有し、右辺に各要素がアルファベットである2×2行列
を有する。演算装置2は、この文法ルールから遺伝子を
作成し、遺伝子を所定の数だけ連結したものを染色体と
する。演算装置2は、所定の数の初期染色体を生成す
る。
First, in step S1, the arithmetic unit 2 creates a predetermined number of grammar rules. As shown in FIG. 5, each grammar rule has a 2 × 2 matrix in which one alphabet is on the left side and each element is an alphabet on the right side. The computing device 2 creates a gene from this grammar rule and connects a predetermined number of genes to form a chromosome. The arithmetic unit 2 generates a predetermined number of initial chromosomes.

【0022】例えば、図5(a)のルール1を遺伝子と
する場合、ルール1は、AOCHLと表現される。従っ
て、例えば、図5(a)のルール1、図5(b)のルー
ル2、および図5(c)のルール3を遺伝子で表現し、
これらの遺伝子で始まる染色体を記述すると、図6に示
すように、AOCHLFKHLKHTQJT・・・とな
る。このようにして、所定の長さの染色体を、所定の数
作成する。
For example, when the rule 1 in FIG. 5A is a gene, the rule 1 is expressed as AOCHL. Therefore, for example, the rule 1 of FIG. 5 (a), the rule 2 of FIG. 5 (b), and the rule 3 of FIG. 5 (c) are expressed by genes,
When the chromosomes starting with these genes are described, it becomes AOCHLFKHLKHTQJT ... As shown in FIG. In this way, a predetermined number of chromosomes of a predetermined length are created.

【0023】次に、ステップS2において、これらの文
法ルールを利用して、PLD1における論理セル41−
1乃至41−Nの数に対応する大きさを有するアルファ
ベットの行列を生成する。例えば、図7(a)に示すよ
うに、最初に、1個のアルファベット(O)を設定し、
左辺にこのアルファベット(O)を有する文法ルール、
例えば、図5(d)に示すルール4を適用して、アルフ
ァベット(O)を図7(b)に示す2×2行列に変換す
る。次に、この2×2行列の各要素Q、O、T、および
Eに対して、左辺にこれらのアルファベットを有する文
法ルール(図示せず)を適用することで、この2×2行
列は、図7(c)に示す4×4行列に変換される。
Next, in step S2, the logic cell 41-
Generate an alphabetic matrix with a size corresponding to the numbers 1 to 41-N. For example, as shown in FIG. 7A, first, one alphabet (O) is set,
Grammar rules that have this alphabet (O) on the left side,
For example, the rule 4 shown in FIG. 5D is applied to convert the alphabet (O) into the 2 × 2 matrix shown in FIG. 7B. Then, for each element Q, O, T, and E of this 2 × 2 matrix, by applying a grammar rule (not shown) having these alphabets on the left side, this 2 × 2 matrix becomes It is converted into the 4 × 4 matrix shown in FIG.

【0024】同様に、この4×4行列の各要素に文法ル
ールを適用すると、図7(d)に示す8×8行列にな
り、さらに、この行列の要素に文法ルールを適用する
と、図7(e)の16×16行列となる。このようにし
て、アルファベットの行列における行の数(=列の数)
が、PLD1における論理セル41−1乃至41−Nの
数以上になるまで、行列の各成分に文法ルールを適用す
る。従って、所定の数の文法ルールだけで、大規模なア
ルファベットの行列を作成することもできる。
Similarly, when the grammatical rule is applied to each element of this 4 × 4 matrix, the 8 × 8 matrix shown in FIG. 7D is obtained, and when the grammatical rule is applied to the elements of this matrix, FIG. It becomes the 16 × 16 matrix of (e). Thus, the number of rows (= number of columns) in the alphabet matrix
Applies the grammar rule to each element of the matrix until the number of logic cells 41-1 to 41-N in PLD1 is greater than or equal to. Therefore, it is possible to create a large-scale alphabet matrix with only a predetermined number of grammar rules.

【0025】例えば、論理セル41−1乃至41−Nの
数が16(N=16)である場合、図7(e)に示す行
列の大きさで充分であり、このアルファベットの行列を
変換して、論理セルの結合状態と、各論理セルが実行す
る機能を表す論理回路結合行列を作成する。
For example, when the number of logic cells 41-1 to 41-N is 16 (N = 16), the size of the matrix shown in FIG. 7 (e) is sufficient, and the matrix of this alphabet is converted. Then, a logic circuit coupling matrix representing the coupling state of the logic cells and the function executed by each logic cell is created.

【0026】論理回路結合行列の対角成分は、論理セル
41−1乃至41−Nの機能を表し、論理回路結合行列
の右上半分の成分は、論理セル41−1乃至41−Nの
結合状態を表現する。例えば、論理回路結合行列の第i
行、第j列の成分をAijで表すと、図8に示すよう
に、論理セル41−1乃至41−Nの機能が全部で6個
ある場合、対角成分Aiiは、0乃至5の整数とし、第
i番目の論理セル41−iの機能(AND論理演算、O
R論理演算など)を表現する。
The diagonal elements of the logic circuit connection matrix represent the functions of the logic cells 41-1 to 41-N, and the right upper half elements of the logic circuit connection matrix are the connection states of the logic cells 41-1 to 41-N. Express For example, the i-th logical circuit coupling matrix
If the components of the row and j-th column are represented by Aij, as shown in FIG. 8, when the logic cells 41-1 to 41-N have a total of 6 functions, the diagonal component Aii is an integer of 0 to 5. And the function of the i-th logic cell 41-i (AND logic operation, O
R logical operation).

【0027】また、非対角成分Aijは、0もしくは1
とし、第i番目の論理セル41−iと第j番目の論理セ
ル41−jの結合状態を表現する。Aij=1である場
合、Aijは、論理セル41−iと論理セル41−jが
結合することを表し、Aij=0である場合、Aij
は、これらの論理セル41−i,41−jが結合してい
ないことを表す。従って、この行列の右上半分もしくは
左下半分の成分だけで結合状態を表現することができ
る。この構成例においては、行列の右上半分の成分を利
用している。
The off-diagonal component Aij is 0 or 1
Then, the connection state of the i-th logic cell 41-i and the j-th logic cell 41-j is expressed. When Aij = 1, Aij indicates that the logic cell 41-i and the logic cell 41-j are combined, and when Aij = 0, Aij is Aij.
Indicates that these logic cells 41-i and 41-j are not connected. Therefore, the coupling state can be expressed only by the upper right half or the lower left half of this matrix. In this configuration example, the upper right half component of the matrix is used.

【0028】次に、図7(e)に示すようなアルファベ
ットの行列から、この論理回路結合行列を作成するに
は、例えば、アルファベットの行列の対角成分につい
て、Aからアルファベット順に、0,1,2,3,4,
5,0,1,2,3,・・・と、0乃至5のいずれかに
変換し、非対角成分については、A,B,Cを0に、そ
の他のアルファベットを1に変換する。これにより、図
7(e)に示すアルファベットの行列を、図8に示す論
理回路結合行列に変換することができる。
Next, to create this logical circuit coupling matrix from the alphabet matrix as shown in FIG. 7E, for example, the diagonal elements of the alphabet matrix are 0, 1 in alphabetical order from A. , 2, 3, 4,
5, 0, 1, 2, 3, ..., And 0 to 5, and for non-diagonal components, A, B, and C are converted to 0, and other alphabets are converted to 1. As a result, the alphabet matrix shown in FIG. 7E can be converted into the logic circuit coupling matrix shown in FIG.

【0029】このようにして、演算装置2は、文法ルー
ルの集合から論理回路結合行列を生成し、この行列を制
御信号として、PLD1に出力する。PLD1は、この
制御信号に従って、回路構成(論理セル41−1乃至4
1−Nの機能および結合状態)を変更する。
In this way, the arithmetic unit 2 generates a logic circuit connection matrix from the set of grammar rules, and outputs this matrix to the PLD 1 as a control signal. The PLD 1 has a circuit configuration (logic cells 41-1 to 4-4) according to the control signal.
1-N functions and binding states).

【0030】次にステップS3において、PLD1は、
ステップS2で設定した論理回路に従って、ロボット1
1を動作させる。このロボット11の動作を観察した設
計者21は、ステップS4において、その動作を所定の
評価方法に従って評価し、入力装置3を操作して、その
評価を演算装置2に入力する。
Next, in step S3, the PLD 1
According to the logic circuit set in step S2, the robot 1
1 is operated. The designer 21 observing the operation of the robot 11 evaluates the operation according to a predetermined evaluation method in step S4, operates the input device 3, and inputs the evaluation to the arithmetic unit 2.

【0031】ステップS5において、演算装置2は、設
計者21が入力した評価から、設計者21が満足する動
作をロボット11が行ったか否かを判断し、設計者21
が満足する動作を行った場合は、処理を終了し、設計者
21が満足していない場合、ステップS6に進む。
In step S5, the arithmetic unit 2 determines from the evaluation input by the designer 21 whether or not the robot 11 has performed an operation satisfying the designer 21, and the designer 21
If the designer 21 is not satisfied, the process proceeds to step S6.

【0032】ステップS6においては、すべての染色体
に対応して、ロボット11を動作させたか否かを判断
し、すべての染色体についてロボット11を動作させる
まで、ステップS2乃至ステップS5の処理を繰り返
し、これらの処理が終了した後、ステップS7に進む。
In step S6, it is determined whether or not the robot 11 has been operated for all chromosomes, and the processes of steps S2 to S5 are repeated until the robot 11 is operated for all chromosomes. After the processing of (1) is completed, the process proceeds to step S7.

【0033】そして、ステップS7において、演算装置
2は、各染色体に対するロボット11の動作に対する設
計者21の評価から、GAに基づいて、選択処理、交叉
処理、突然変異処理の3つの処理を行い、次世代の染色
体を生成する。
Then, in step S7, the arithmetic unit 2 performs three processes of selection process, crossover process, and mutation process based on GA based on the evaluation of the designer 21 with respect to the operation of the robot 11 for each chromosome. Generate the next generation of chromosomes.

【0034】選択処理においては、染色体の集団の中か
ら、設計者21の評価に比例した確率で染色体を選択し
て、染色体のペアをつくる。従って、評価の高い(ロボ
ット11の動作を実現する)染色体に対して、多くのペ
アをつくる確率が高くなり、次世代に多くの子孫を残す
確率が高くなる。
In the selection process, a chromosome is selected from a group of chromosomes with a probability proportional to the evaluation of the designer 21, and a pair of chromosomes is created. Therefore, there is a high probability that many pairs will be created for a highly evaluated chromosome (which realizes the operation of the robot 11), and a high probability that many descendants will be left in the next generation.

【0035】交叉処理においては、選択処理で選択され
た各ペアに対して、乱数で2つの染色体を交叉する場所
を決定し、その桁以降のすべての桁の値を、2個の染色
体の間で交換する。例えば、左から4桁目で染色体AO
CHLFKHLK・・・と染色体BTTDTCDMTP
・・・を交叉させる場合、染色体BTTDLFKHLK
・・・と、染色体AOCHTCDMTP・・・の2個の
染色体がつくられる。
In the crossover process, for each pair selected in the selection process, a place where two chromosomes are crossed is determined by a random number, and the values of all the digits after that digit are determined between the two chromosomes. Replace with. For example, at the 4th digit from the left, the chromosome AO
CHLFKHLK ... and chromosome BTTDTCDMTP
When crossing ..., chromosome BTTDLFKHLK
, And two chromosomes of the chromosome AOCHTCDMTP ...

【0036】突然変異処理は、染色体において、乱数で
決定した桁のアルファベットを変化させるもので、次世
代の染色体をつくるとき、ある一定の低い確率で行われ
る。突然変異処理を行う場合は、変化させる桁を乱数を
用いて決定し、その桁のアルファベットを変更する。例
えば、染色体JFAIEMJECPにおいて、左から3
桁目(アルファベットA)で突然変異が起きた場合、処
理後の染色体は、例えば、JFBIEMJECPとな
る。
The mutation processing changes the alphabet of digits determined by a random number in a chromosome, and is performed with a certain low probability when creating a next-generation chromosome. When performing mutation processing, the digit to be changed is determined using a random number and the alphabet of that digit is changed. For example, on the chromosome JFAIEMJECP, 3 from the left
When a mutation occurs in the digit (alphabet A), the treated chromosome is, for example, JFBIEEMEJCP.

【0037】次世代の染色体を生成した後、ステップS
2に戻り、ステップS2乃至ステップS7の処理を、ス
テップS5において設計者21が、ロボットの動作に満
足するまで繰り返す。
After generating the next generation chromosome, step S
Returning to step 2, the processes of steps S2 to S7 are repeated until the designer 21 is satisfied with the operation of the robot in step S5.

【0038】以上のようにして、PLD1の回路構成を
導出する文法ルールの集合を染色体として、GAに基づ
いて文法ルール(染色体)を更新することで、目的の信
号を出力する論理回路を設計する。
As described above, a set of grammatical rules for deriving the circuit configuration of the PLD 1 is set as a chromosome, and the grammatical rule (chromosome) is updated based on GA to design a logic circuit that outputs a target signal. .

【0039】図9は、本発明の回路設計回路および方法
の一実施例でMXOR(多重排他的論理和)問題の一例
を解く場合の、適応度と染色体の世代との関係を示して
いる。適応度は、各染色体が表現するPLDの出力が、
目標となる出力にどの程度近いかを表す指標である。こ
のMXOR問題は、64個の論理セルを有するPLDを
用いて、8個のXOR論理素子から構成される論理回路
の入力と出力の関係(16入力、8出力)を実現するこ
とを課題とする。
FIG. 9 shows the relationship between the fitness and the generation of the chromosome when solving an example of the MXOR (multiple exclusive OR) problem in one embodiment of the circuit design circuit and method of the present invention. For the fitness, the output of the PLD represented by each chromosome is
It is an index showing how close the output is to the target. This MXOR problem aims to realize a relationship between inputs and outputs (16 inputs, 8 outputs) of a logic circuit composed of 8 XOR logic elements by using a PLD having 64 logic cells. .

【0040】PLDに所定の入力を行い、この入力に対
するPLDの出力と、8個のXORを用いた場合の出力
(問題の解)との差が小さくなるように、GAを用い
て、PLDの機能を更新していく。
A predetermined input is applied to the PLD, and the GA is used to reduce the difference between the output of the PLD for this input and the output (solution of the problem) when eight XORs are used. The function will be updated.

【0041】この例においては、従来の技術を用いた場
合、95世代目でも適応度が750(最大値)であるの
に対して、本発明の回路設計装置および方法の一実施例
を用いた場合、10世代目で、適応度が780となる回
路構成を表現する染色体が現れ、迅速に回路設計を行う
ことができる。
In this example, when the conventional technique is used, the fitness is 750 (maximum value) even in the 95th generation, whereas one embodiment of the circuit designing apparatus and method of the present invention is used. In this case, in the 10th generation, a chromosome expressing a circuit configuration having a fitness of 780 appears, and the circuit can be designed quickly.

【0042】図10は、本発明の回路設計装置および方
法の一実施例で、6マルチプレクサ(6-Multiplexor)
問題の一例を解く場合の、適応度と染色体の世代との関
係を示している。
FIG. 10 shows an embodiment of the circuit designing apparatus and method of the present invention, which is a 6-multiplexer.
It shows the relationship between fitness and the generation of chromosomes when solving an example of a problem.

【0043】6マルチプレクサは、4つの入力チャンネ
ルと、2つのマルチプレックス信号チャンネルと、1つ
の出力チャンネルを有し、マルチプレックス信号チャン
ネルの値に従って、4つのうちの1つの入力チャンネル
の値を出力チャンネルに出力する。6マルチプレクサ問
題は、この6マルチプレクサの入力と出力との関係を実
現することを課題とする。
The 6 multiplexer has four input channels, two multiplex signal channels and one output channel, and outputs the value of one of the four input channels according to the value of the multiplex signal channel. Output to. The 6-multiplexer problem is to realize the relationship between the input and the output of the 6-multiplexer.

【0044】この例においては、PLDに4つの入力チ
ャンネルと、2つのマルチプレックス信号チャンネルに
対応する入力を行い、この入力に対するPLDの出力
と、実際の6マルチプレクサの出力(問題の解)との差
が小さくなるように、GAを用いて、PLDの機能を更
新していく。
In this example, the PLD is provided with four input channels and inputs corresponding to two multiplex signal channels, the output of the PLD for this input and the output of the actual 6 multiplexers (solution to the problem). The GA is used to update the function of the PLD so that the difference becomes smaller.

【0045】従来の技術を用いた場合、45世代目でも
適応度が0.66(最大値)であるのに対して、本発明
の回路設計装置および方法の一実施例を用いた場合、5
世代目で、適応度が0.98となる回路構成を表現する
染色体が現れ、迅速に回路設計を行うことができる。
When the conventional technique is used, the fitness is 0.66 (maximum value) even in the 45th generation, whereas when the embodiment of the circuit designing apparatus and method of the present invention is used, 5
In the generation, a chromosome expressing a circuit configuration having a fitness of 0.98 appears, and the circuit can be designed quickly.

【0046】なお、以上の実施例においては、ロボット
11の制御回路を設計したが、一般の論理回路の設計に
も、本発明を適用することができる。
Although the control circuit of the robot 11 is designed in the above embodiments, the present invention can be applied to the design of a general logic circuit.

【0047】上記実施例において、GAを利用して、論
理回路の全域を設計したが、既に設計されている論理回
路を文法ルールに変換し、その文法ルールをGAの染色
体に組み込むことで、その論理回路を、新たに設計する
論理回路の一部として利用することもできる。この場
合、組み込まれる文法ルールに対しては、GAにおける
交叉処理と突然変異処理を行わず、その設計済みの論理
回路が、新たに設計する論理回路に組み込まれるように
する。
In the above embodiment, the entire area of the logic circuit is designed by utilizing the GA, but by converting the already designed logic circuit into grammar rules and incorporating the grammar rules into the GA chromosome, The logic circuit can be used as part of a newly designed logic circuit. In this case, the crossover process and the mutation process in the GA are not performed on the incorporated grammar rule, and the designed logic circuit is incorporated into the newly designed logic circuit.

【0048】[0048]

【発明の効果】以上のように、請求項1に記載の回路設
計装置および請求項2に記載の回路設計方法によれば、
演算機能を導出する文法ルールを染色体とする遺伝的ア
ルゴリズムに基づいて、演算の結果が、目的の値に近づ
くように、演算機能を変更するようにしたので、染色体
の長さは、文法ルールの数に比例し、論理回路の規模に
は依存しないので、大規模な論理回路を迅速かつ簡単に
設計することができる。
As described above, according to the circuit designing apparatus of the first aspect and the circuit designing method of the second aspect,
Based on a genetic algorithm in which the grammatical rule that derives the arithmetic function is a chromosome, the arithmetic function is changed so that the result of the operation approaches the target value. Since it is proportional to the number and does not depend on the scale of the logic circuit, a large-scale logic circuit can be designed quickly and easily.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の回路設計装置の一実施例の構成例を示
すブロック図である。
FIG. 1 is a block diagram showing a configuration example of an embodiment of a circuit design device of the present invention.

【図2】図1の実施例におけるPLD1の構成例を示す
ブロック図である。
FIG. 2 is a block diagram showing a configuration example of a PLD 1 in the embodiment of FIG.

【図3】図1の実施例における演算装置2の構成例を示
すブロック図である。
FIG. 3 is a block diagram showing a configuration example of an arithmetic unit 2 in the embodiment of FIG.

【図4】図1の実施例の動作を説明するフローチャート
である。
FIG. 4 is a flowchart illustrating the operation of the embodiment of FIG.

【図5】図1の実施例で利用される文法ルールの例を示
す図である。
5 is a diagram showing an example of grammar rules used in the embodiment of FIG.

【図6】図1の実施例で利用される染色体の例を示す図
である。
FIG. 6 is a diagram showing an example of a chromosome used in the embodiment of FIG.

【図7】図5に示すような文法ルールに従って、行列を
展開する例を示す図である。
FIG. 7 is a diagram showing an example of expanding a matrix according to the grammatical rule as shown in FIG.

【図8】図1の実施例において導出される論理回路結合
行列の例を示す図である。
FIG. 8 is a diagram showing an example of a logic circuit coupling matrix derived in the embodiment of FIG.

【図9】本発明の一実施例を適用してMXOR問題の一
例を解いたときの、適応度と染色体の世代との関係を示
す図である。
FIG. 9 is a diagram showing the relationship between fitness and chromosome generation when an example of the MXOR problem is solved by applying an example of the present invention.

【図10】本発明の一実施例を適用して6マルチプレク
サ問題の一例を解いたときの、適応度と染色体の世代と
の関係を示す図である。
FIG. 10 is a diagram showing the relationship between fitness and chromosome generation when an example of the 6-multiplexer problem is solved by applying an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 PLD 2 演算装置 3 入力装置 11 ロボット 21 設計者 41−1乃至41−N 論理セル 42−1乃至42−M 結合スイッチ 61 CPU 62 ROM 63 RAM 64 インターフェース 1 PLD 2 arithmetic unit 3 input device 11 robot 21 designer 41-1 to 41-N logic cell 42-1 to 42-M coupling switch 61 CPU 62 ROM 63 RAM 64 interface

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 演算を行い、動的に演算機能を変更する
ことができる演算手段と、 前記演算機能を導出する文法ルールを染色体とする遺伝
的アルゴリズムに基づいて、前記演算手段の出力が目的
の出力に近づくように、前記演算機能を変更する制御手
段とを備えることを特徴とする回路設計装置。
1. An operation means capable of performing an operation and dynamically changing the operation function, and an output of the operation means based on a genetic algorithm having a chromosome as a grammatical rule for deriving the operation function. And a control means for changing the arithmetic function so as to approach the output of the circuit designing device.
【請求項2】 演算を行う、動的に演算機能を変更する
ことができる演算素子の前記演算機能を導出する文法ル
ールを染色体とする遺伝的アルゴリズムに基づいて、前
記演算の結果が目的の値に近づくように、前記演算機能
を変更することを特徴とする回路設計方法。
2. The result of the operation is based on a genetic algorithm having a chromosome as a grammatical rule for deriving the operation function of an operation element that performs the operation and can dynamically change the operation function. A circuit designing method, characterized in that the arithmetic function is changed so as to approach the above.
JP7236512A 1995-09-14 1995-09-14 Circuit designing device and method therefor Pending JPH0981615A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7236512A JPH0981615A (en) 1995-09-14 1995-09-14 Circuit designing device and method therefor
EP96306552A EP0763796A3 (en) 1995-09-14 1996-09-10 Circuit designing device and method using a genetic algorithm
US08/712,996 US5897628A (en) 1995-09-14 1996-09-10 Circuit designing method and circuit designing device
KR1019960039538A KR100432594B1 (en) 1995-09-14 1996-09-12 Circuit designing method and circuit designing device
US09/170,541 US5926803A (en) 1995-09-14 1998-10-13 Circuit designing method and circuit designing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7236512A JPH0981615A (en) 1995-09-14 1995-09-14 Circuit designing device and method therefor

Publications (1)

Publication Number Publication Date
JPH0981615A true JPH0981615A (en) 1997-03-28

Family

ID=17001811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7236512A Pending JPH0981615A (en) 1995-09-14 1995-09-14 Circuit designing device and method therefor

Country Status (4)

Country Link
US (2) US5897628A (en)
EP (1) EP0763796A3 (en)
JP (1) JPH0981615A (en)
KR (1) KR100432594B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004109916A1 (en) * 2003-06-06 2004-12-16 National Institute Of Advanced Industrial Science And Technology Digital system, clock signal adjusting method for digital system, recording medium recording processing program executed in the adjusting method
JP2008517736A (en) * 2004-10-29 2008-05-29 ゼネラル・エレクトリック・カンパニイ Optimized switching configuration for a reconfigurable array of sensor elements

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864833A (en) * 1996-12-23 1999-01-26 Philips Electronics North American Corp. Apparatus for optimizing the layout and charge maps of a flowline of pick and place machines
US5909674A (en) * 1996-12-23 1999-06-01 Philips Electronics North America Corp. Method for optimizing the layout and charge maps of a flowline of pick and place machines
US6336107B1 (en) * 1997-07-31 2002-01-01 Matsushita Electric Industrial Co., Ltd Method and system of automatic arrangement of composing elements
US6260178B1 (en) * 1999-03-26 2001-07-10 Philips Electronics North America Corporation Component placement machine step size determination for improved throughput via an evolutionary algorithm
US6728666B1 (en) 1999-09-13 2004-04-27 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Evolvable circuit with transistor-level reconfigurability
US6526556B1 (en) 1999-09-13 2003-02-25 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Evolutionary technique for automated synthesis of electronic circuits
US7072814B1 (en) 1999-09-13 2006-07-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Evolutionary technique for automated synthesis of electronic circuits
US6768973B1 (en) 2000-04-12 2004-07-27 Unilever Home & Personal Care Usa, Division Of Conopco, Inc. Method for finding solutions
US6757667B1 (en) 2000-04-12 2004-06-29 Unilever Home & Personal Care Usa, Division Of Conopco, Inc. Method for optimizing formulations
US6510547B1 (en) * 2000-10-20 2003-01-21 Xilinx, Inc. Method and apparatus for evolving an object using simulated annealing and genetic processing techniques
GB0105357D0 (en) * 2001-03-03 2001-04-18 Marconi Comm Ltd Evolutionary programming of configurable logic devices
US20020164070A1 (en) * 2001-03-14 2002-11-07 Kuhner Mark B. Automatic algorithm generation
US20030033251A1 (en) * 2001-08-10 2003-02-13 David Sherlock Secure multi-function cash dispensing system
US20040066462A1 (en) * 2002-10-07 2004-04-08 Mark Medow Peripheral component interconnect (PCI) card for controlling a motorized zoom lens of a camera
US20050071302A1 (en) * 2003-09-29 2005-03-31 Mcguffin Tyson R. Method and system for mapping genes to characteristics in a genetic optimization process
GB2408599A (en) * 2003-11-29 2005-06-01 Ibm Multi-objective genetic optimization method
US7171633B1 (en) 2003-12-12 2007-01-30 Altera Corporation Estimating quality during early synthesis
US7100141B1 (en) 2003-12-23 2006-08-29 Altera Corporation Technology mapping technique for fracturable logic elements
SE0402098D0 (en) * 2004-08-30 2004-08-30 Abb Ab A control system
US8706423B2 (en) * 2008-08-29 2014-04-22 Jang Partners, Llc Chemical reaction-type metaheuristic
DE102010032314A1 (en) * 2010-07-27 2012-02-02 Volkswagen Ag Method for model-based designing electronic circuit of distributed system, involves generating hardware-specific code from image of total functionality in dependence of part of functionality assigned to computing unit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390282A (en) * 1992-06-16 1995-02-14 John R. Koza Process for problem solving using spontaneously emergent self-replicating and self-improving entities
JP2974900B2 (en) * 1993-12-13 1999-11-10 株式会社 エイ・ティ・アール人間情報通信研究所 Autonomous evolution hardware design system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004109916A1 (en) * 2003-06-06 2004-12-16 National Institute Of Advanced Industrial Science And Technology Digital system, clock signal adjusting method for digital system, recording medium recording processing program executed in the adjusting method
JP2008517736A (en) * 2004-10-29 2008-05-29 ゼネラル・エレクトリック・カンパニイ Optimized switching configuration for a reconfigurable array of sensor elements

Also Published As

Publication number Publication date
KR100432594B1 (en) 2004-09-04
EP0763796A3 (en) 1998-04-01
US5926803A (en) 1999-07-20
US5897628A (en) 1999-04-27
EP0763796A2 (en) 1997-03-19

Similar Documents

Publication Publication Date Title
JPH0981615A (en) Circuit designing device and method therefor
Cui et al. Adaptive multiple-elites-guided composite differential evolution algorithm with a shift mechanism
Arumugam et al. New hybrid genetic operators for real coded genetic algorithm to compute optimal control of a class of hybrid systems
Datta et al. External control in Markovian genetic regulatory networks
KR102061615B1 (en) Dropout method for improving training speed and memory efficiency on artificial neural network and learning method based on the same
Coello et al. Automated design of combinational logic circuits using genetic algorithms
Coello et al. Using genetic algorithms to design combinational logic circuits
CN111930007A (en) Optimization device and method for controlling the same
Saburov et al. Mathematical models of nonlinear uniform consensus II
EP1040582A2 (en) Binary code converters and comparators
EP3955175A1 (en) Information processing system using an ising model
JPH06314185A (en) Variable logic and arithmetic unit
Galán-Marın et al. Modelling competitive Hopfield networks for the maximum clique problem
JPH09179894A (en) Device and method for circuit design
US20220253507A1 (en) Information processing apparatus
Feizi et al. Digital hardware implementation of lightweight cryptography algorithm using neural networks
JPH07319703A (en) Parallel processing method of many fuzzy-logic-inference rules and its circuit constitution
Balandina Control system synthesis by means of cartesian genetic programming
Bhadra et al. An encoding technique for design and optimization of combinational logic circuit
Xiao et al. Optimizing consistency-based design of context-sensitive gene regulatory networks
Duo et al. The application of multi-criterion satisfactory optimization in fuzzy controller design
JPH06348674A (en) Arithmetic element connection network
JP3786217B2 (en) Chemical reaction apparatus and method
Hiassat et al. An evolutionary method for term selection in the Group Method of Data Handling
EP1193883A2 (en) Correlation matrix learning method and apparatus, and storage medium therefor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051213